特開 2024-164950 フィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024164950

(43)【公開日】2024-11-28

(54)【発明の名称】フィルタ

(51)【国際特許分類】

   H01P 1/203 20060101AFI20241121BHJP

【ＦＩ】

H01P1/203

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023080699

(22)【出願日】2023-05-16

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110004185

【氏名又は名称】インフォート弁理士法人

(74)【代理人】

【識別番号】110002907

【氏名又は名称】弁理士法人イトーシン国際特許事務所

(72)【発明者】

【氏名】澤口 修平

(72)【発明者】

【氏名】後藤 哲三

(72)【発明者】

【氏名】立松 雅大

(72)【発明者】

【氏名】渋谷 敬悟

(72)【発明者】

【氏名】照井 智理

(72)【発明者】

【氏名】芦田 裕太

【テーマコード（参考）】

5J006

【Ｆターム（参考）】

5J006HB04

5J006HB05

5J006HB15

5J006JA01

5J006JA11

5J006JA21

5J006LA03

5J006LA11

5J006MA07

5J006NA07

(57)【要約】

【課題】複数の共振器以外の構造物を利用して所望の特性を実現できるフィルタを実現する。
【解決手段】フィルタ１は、第１の端子２と、第２の端子３と、共振器１１～１６と、複数のスルーホールＴ５，Ｔ６，Ｔ７と、誘電体よりなる本体５０とを備えている。複数のスルーホールＴ５，Ｔ６，Ｔ７は、共振器１１を配置するための第１の領域Ｒ１と共振器１６を配置するための第２の領域Ｒ２との間に位置し、第１の領域Ｒ１と第２の領域Ｒ２とが並ぶ方向と交差する方向に並んでいる。スルーホールＴ６は、第１の間隔Ｄ１を開けてスルーホールＴ５に隣接している。スルーホールＴ７は、第１の間隔Ｄ１とは異なる第２の間隔Ｄ２を開けてスルーホールＴ６に隣接している。
【選択図】図１６

【特許請求の範囲】

【請求項1】

第１の端子と、
第２の端子と、
回路構成上、前記第１の端子と前記第２の端子の間に設けられた第１の共振器および第２の共振器と、
前記第１の共振器を配置するための第１の領域と前記第２の共振器を配置するための第２の領域との間に位置し、前記第１の領域と前記第２の領域とが並ぶ第１の方向と交差する第２の方向に並ぶ複数のスルーホールと、
誘電体よりなり、前記第１の端子、前記第２の端子、前記第１の共振器、前記第２の共振器および前記複数のスルーホールを一体化する本体とを備え、
前記複数のスルーホールは、第１のスルーホールと、第１の間隔を開けて前記第１のスルーホールに隣接する第２のスルーホールと、前記第１の間隔とは異なる第２の間隔を開けて前記第２のスルーホールに隣接する第３のスルーホールとを含むことを特徴とするフィルタ。

【請求項2】

更に、前記第１の端子と前記第１の共振器とを接続する第１の伝送路と、
前記第２の端子と前記第２の共振器とを接続する第２の伝送路とを備えたことを特徴とする請求項１記載のフィルタ。

【請求項3】

前記第１の共振器は、一方向に延在する第１の導体部を含み、
前記第２の共振器は、一方向に延在する第２の導体部を含み、
前記第１の導体部の長さは、前記第１の端子から前記第１の伝送路を経由して前記第１の共振器に至る最短経路の２倍よりも小さく、
前記第２の導体部の長さは、前記第２の端子から前記第２の伝送路を経由して前記第２の共振器に至る最短経路の２倍よりも小さいことを特徴とする請求項２記載のフィルタ。

【請求項4】

前記第１の伝送路は、前記第１の端子と前記第１の共振器のうちの少なくとも一方に電気的に接続され、
前記第２の伝送路は、前記第２の端子と前記第２の共振器のうちの少なくとも一方に電気的に接続されていることを特徴とする請求項２記載のフィルタ。

【請求項5】

前記第１の伝送路と前記第２の伝送路の各々は、互いに間隔を開けて配置された複数の導体層を含むことを特徴とする請求項２記載のフィルタ。

【請求項6】

前記第１の共振器と前記第２の共振器の各々は、片端短絡型共振器であることを特徴とする請求項１記載のフィルタ。

【請求項7】

更に、前記第１の共振器と前記第２の共振器の各々をグランドに接続するための複数のグランド用スルーホールを備えたことを特徴とする請求項６記載のフィルタ。

【請求項8】

更に、複数の特定のスルーホールを備え、
前記第１の共振器は、第１の導体部を含み、
前記第２の共振器は、第２の導体部を含み、
前記複数の特定のスルーホールは、前記第１の導体部と前記第２の導体部を囲むように配置され、
前記第１の間隔は、前記第２の間隔よりも大きく且つ前記複数の特定のスルーホールのうちの隣接する任意の２つのスルーホールの間隔よりも大きいことを特徴とする請求項１記載のフィルタ。

【請求項9】

更に、第１の特定のスルーホールと、
第２の特定のスルーホールとを備え、
前記第１の共振器は、前記第１の特定のスルーホールに電気的に接続され且つ前記第１の特定のスルーホールから前記第２の特定のスルーホールに向かう方向に延在する第１の導体部を含み、
前記第２の共振器は、前記第２の特定のスルーホールに電気的に接続され且つ前記第２の特定のスルーホールから前記第１の特定のスルーホールに向かう方向に延在する第２の導体部を含むことを特徴とする請求項１記載のフィルタ。

【請求項10】

更に、回路構成上、前記第１の共振器と前記第２の共振器との間に設けられた複数の共振器を備えたことを特徴とする請求項１ないし９のいずれかに記載のフィルタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の共振器と複数の共振器以外の構造物とを含むフィルタに関する。

【背景技術】

【0002】

通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。複数の共振器の各々は、例えば、一方向に長い導体部を有している。また、バンドパスフィルタには、周囲へ電磁波が放射されることを防止するために、複数の共振器をシールドで囲った構造のものがある。

【0003】

複数の共振器を備えたバンドパスフィルタでは、２つの共振器の間に、他の構造物が設けられる場合がある。例えば、特許文献１には、グラウンド電極に電気的に接続された複数のビアホール導体と、複数のビアホール導体に囲まれた共振器電極と、グラウンド電極に電気的に接続され且つ共振器電極の貫通孔を貫通するように設けられた貫通導体とを備えたバンドパスフィルタが開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２００９／０６０６９６号

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１では、共振器電極の貫通孔の形状および大きさを調整することによって、共振器電極において生じる２つの共振の結合度を調整している。すなわち、特許文献１では、共振器そのものの形状を調整することによって、バンドパスフィルタの特性を調整している。一方、従来は、特許文献１の貫通電極のように、共振器以外の構造物の形状および構造によってバンドパスフィルタの特性を調整することは、十分に検討されていなかった。

【0006】

本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器と複数の共振器以外の構造物とを含むフィルタであって、構造物を利用して所望の特性を実現することができるフィルタを提供することにある。

【課題を解決するための手段】

【0007】

本発明のフィルタは、第１の端子と、第２の端子と、回路構成上、第１の端子と第２の端子の間に設けられた第１の共振器および第２の共振器と、第１の共振器を配置するための第１の領域と第２の共振器を配置するための第２の領域との間に位置し、第１の領域と第２の領域とが並ぶ第１の方向と交差する第２の方向に並ぶ複数のスルーホールと、誘電体よりなり、第１の端子、第２の端子、第１の共振器、第２の共振器および複数のスルーホールを一体化する本体とを備えている。複数のスルーホールは、第１のスルーホールと、第１の間隔を開けて第１のスルーホールに隣接する第２のスルーホールと、第１の間隔とは異なる第２の間隔を開けて第２のスルーホールに隣接する第３のスルーホールとを含んでいる。

【発明の効果】

【0008】

本発明のフィルタでは、複数のスルーホールは、第１の領域と第２の領域とが並ぶ第１の方向と交差する第２の方向に並んでいる。また、複数のスルーホールは、第１のスルーホールと、第１の間隔を開けて第１のスルーホールに隣接する第２のスルーホールと、第１の間隔とは異なる第２の間隔を開けて第２のスルーホールに隣接する第３のスルーホールとを含んでいる。これにより、本発明によれば、所望の特性を実現することができるという効果を奏する。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施の形態に係るフィルタの回路構成の一例を示す回路図である。

【図2】本発明の一実施の形態に係るフィルタの外観を示す斜視図である。

【図3】本発明の一実施の形態に係るフィルタの本体における１層目の誘電体層のパターン形成面を示す説明図である。

【図4】本発明の一実施の形態に係るフィルタの本体における２層目の誘電体層のパターン形成面を示す説明図である。

【図5】本発明の一実施の形態に係るフィルタの本体における３層目の誘電体層のパターン形成面を示す説明図である。

【図6】本発明の一実施の形態に係るフィルタの本体における４層目の誘電体層のパターン形成面を示す説明図である。

【図7】本発明の一実施の形態に係るフィルタの本体における５層目および６層目の誘電体層のパターン形成面を示す説明図である。

【図8】本発明の一実施の形態に係るフィルタの本体における７層目の誘電体層のパターン形成面を示す説明図である。

【図9】本発明の一実施の形態に係るフィルタの本体における８層目の誘電体層のパターン形成面を示す説明図である。

【図10】本発明の一実施の形態に係るフィルタの本体における９層目の誘電体層のパターン形成面を示す説明図である。

【図11】本発明の一実施の形態に係るフィルタの本体における１０層目の誘電体層のパターン形成面を示す説明図である。

【図12】本発明の一実施の形態に係るフィルタの本体における１１層目ないし１７層目の誘電体層のパターン形成面を示す説明図である。

【図13】本発明の一実施の形態に係るフィルタの本体における１８層目の誘電体層のパターン形成面を示す説明図である。

【図14】本発明の一実施の形態に係るフィルタの本体における１９層目の誘電体層のパターン形成面を示す説明図である。

【図15】本発明の一実施の形態に係るフィルタの本体の内部を示す斜視図である。

【図16】本発明の一実施の形態に係るフィルタの本体の内部を示す平面図である。

【図17】本発明の一実施の形態に係るフィルタの本体の内部を示す平面図である。

【図18】第１のモデルの通過減衰特性を示す特性図である。

【図19】比較例のフィルタの本体の内部を示す平面図である。

【図20】第２のモデルの通過減衰特性を示す特性図である。

【図21】第１の変形例のフィルタの本体の内部を示す平面図である。

【図22】第３のモデルの通過減衰特性を示す特性図である。

【図23】第４および第５のモデルの通過減衰特性を示す特性図である。

【図24】第６および第７のモデルの通過減衰特性を示す特性図である。

【図25】本実施の形態に係るフィルタの等価回路を示す回路図である。

【図26】第８のモデルの通過減衰特性の一例を示す特性図である。

【図27】第１のシミュレーションの結果を示す特性図である。

【図28】第２のシミュレーションの結果を示す特性図である。

【図29】第３のシミュレーションの結果を示す特性図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の一実施の形態に係るフィルタ１の構成の概略について説明する。図１は、本発明の一実施の形態に係るフィルタ１の回路構成を示す回路図である。フィルタ１は、第１の端子２と、第２の端子３と、複数の共振器とを備えている。第１および第２の端子２，３の各々は、信号の入力または出力のための端子である。すなわち、第１の端子２に信号が入力される場合には、第２の端子３から信号が出力される。第２の端子３に信号が入力される場合には、第１の端子２から信号が出力される。

【0011】

複数の共振器は、回路構成上、第１の端子２と第２の端子３の間に設けられている。また、複数の共振器は、回路構成上隣接する２つの共振器が電磁結合するように構成されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

【0012】

図１に示したように、本実施の形態では特に、複数の共振器は、６つの共振器１１，１２，１３，１４，１５，１６を含んでいる。６つの共振器１１，１２，１３，１４，１５，１６は、回路構成上、第１の端子２側からこの順に配置されている。共振器１１～１６は、共振器１１，１２が回路構成上隣接して電磁結合し、共振器１２，１３が回路構成上隣接して電磁結合し、共振器１３，１４が回路構成上隣接して電磁結合し、共振器１４，１５が回路構成上隣接して電磁結合し、共振器１５，１６が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量性である。

【0013】

また、共振器１１～１６は、回路構成上隣接しない特定の２つの共振器が電磁結合するように構成されている。本実施の形態では、共振器１２，１５の組、共振器１１，１３の組および共振器１４，１６の組が電磁結合するように構成されている。本実施の形態では特に、共振器１２，１５間の電磁結合、共振器１１，１３間の電磁結合および共振器１４，１６間の電磁結合は、いずれも、誘導性である。

【0014】

また、本実施の形態では特に、共振器１１～１６の各々は、一端が短絡され他端が開放された片端短絡型の１／４波長共振器である。

【0015】

フィルタ１は、更に、共振器１１，１２間の容量結合を実現するキャパシタＣ１と、共振器１２，１３間の容量結合を実現するキャパシタＣ２と、共振器１３，１４間の容量結合を実現するキャパシタＣ３と、共振器１４，１５間の容量結合を実現するキャパシタＣ４と、共振器１５，１６間の容量結合を実現するキャパシタＣ５とを備えている。

【0016】

共振器１１，１６の一方は、本発明の「第１の共振器」に対応し、共振器１１，１６の他方は、本発明の「第２の共振器」に対応する。

【0017】

フィルタ１は、更に、第１の端子２と共振器１１とを接続する第１の伝送路４と、第２の端子３と共振器１６とを接続する第２の伝送路５とを備えている。第１の伝送路４は、インダクタＬ１を含んでいる。インダクタＬ１の一端は、第１の端子２に電気的に接続されている。インダクタＬ１の他端は、共振器１１に電気的に接続されている。すなわち、共振器１１は、インダクタＬ１を介して、第１の端子２に電気的に接続されている。第１の伝送路４は、第１の端子２と共振器１１に電気的に接続されている。

【0018】

第２の伝送路５は、インダクタＬ２を含んでいる。インダクタＬ２の一端は、第２の端子３に電気的に接続されている。インダクタＬ２の他端は、共振器１６に電気的に接続されている。すなわち、共振器１６は、インダクタＬ２を介して、第２の端子３に電気的に接続されている。第２の伝送路５は、第２の端子３と共振器１２に電気的に接続されている。

【0019】

なお、本出願において、「電気的に接続」という表現は、金属導体（インダクタを含む）を介して電気的に接続する場合を含むが、キャパシタを介して接続する場合を含まない。

【0020】

本実施の形態では、共振器１１～１６、キャパシタＣ１～Ｃ５およびインダクタＬ１，Ｌ２は、フィルタ１が、所定の周波数帯域内の信号を選択的に通過させるバンドパスフィルタとして機能するように構成されている。

【0021】

次に、図２を参照して、フィルタ１のその他の構成について説明する。図２は、フィルタ１の外観を示す斜視図である。

【0022】

フィルタ１は、更に、誘電体よりなり、第１の端子２、第２の端子３、共振器１１～１６、キャパシタＣ１～Ｃ５およびインダクタＬ１，Ｌ２を一体化するための本体５０を備えている。本体５０は、積層された複数の誘電体層と、複数の導体（複数の導体層および複数のスルーホール）とを含んでいる。共振器１１～１６、キャパシタＣ１～Ｃ５およびインダクタＬ１，Ｌ２は、本体５０内に設けられた複数の導体によって構成されている。

【0023】

本体５０は、複数の誘電体層の積層方向Ｔの両端に位置する底面５０Ａおよび上面５０Ｂと、底面５０Ａと上面５０Ｂを接続する４つの側面５０Ｃ～５０Ｆとを有している。側面５０Ｃ，５０Ｄは互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ～５０Ｆは、底面５０Ａおよび上面５０Ｂに対して垂直になっている。

【0024】

ここで、図２に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、積層方向Ｔに平行な一方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。

【0025】

図２に示したように、底面５０Ａは、本体５０における－Ｚ方向の端に位置する。上面５０Ｂは、本体５０におけるＺ方向の端に位置する。側面５０Ｃは、本体５０における－Ｘ方向の端に位置する。側面５０Ｄは、本体５０におけるＸ方向の端に位置する。側面５０Ｅは、本体５０における－Ｙ方向の端に位置する。側面５０Ｆは、本体５０におけるＹ方向の端に位置する。

【0026】

フィルタ１は、更に、本体５０の底面５０Ａに設けられた電極１１１，１１２を備えている。電極１１１は、側面５０Ｃの近傍に配置されている。電極１１２は、側面５０Ｄの近傍に配置されている。電極１１１は第１の端子２に対応し、電極１１２は第２の端子３に対応する。従って、第１および第２の端子２，３は、本体５０の底面５０Ａに設けられている。

【0027】

フィルタ１は、更に、本体５０の底面５０Ａに設けられた複数のグランド電極１１３を備えている。本実施の形態では特に、複数のグランド電極１１３は、電極１１１，１１２と側面５０Ｅとの間に配置された複数の電極と、電極１１１，１１２と側面５０Ｆとの間に配置された複数の電極と、電極１１１と電極１１２との間に配置された複数の電極とを含んでいる。複数のグランド電極１１３の各々は、グランドに接続される。

【0028】

次に、図３ないし図１４を参照して、本体５０を構成する複数の誘電体層および複数の導体の一例について説明する。この例では、本体５０は、積層された１９層の誘電体層を有している。以下、この１９層の誘電体層を、下から順に１層目ないし１９層目の誘電体層と呼ぶ。また、１層目ないし１９層目の誘電体層を符号５１～６９で表す。

【0029】

図３ないし図１２において、複数の円は複数のスルーホールを表している。誘電体層５１～６７の各々には、複数のスルーホールが形成されている。複数のスルーホールは、それぞれ、スルーホール用の孔に導体ペーストを充填することによって形成される。複数のスルーホールの各々は、電極、導体層または他のスルーホールに接続されている。以下の説明では、複数のスルーホールの各々と、電極、導体層または他のスルーホールとの接続関係については、１層目ないし１９層目の誘電体層５１～６９が積層された状態における接続関係について説明している。また、図３ないし図１２では、複数のスルーホールのうちの複数の特定のスルーホールに、それぞれ符号を付している。

【0030】

図３は、１層目の誘電体層５１のパターン形成面を示している。誘電体層５１のパターン形成面には、電極１１１，１１２と、複数のグランド電極１１３とが形成されている。

【0031】

図３において符号５１Ｔ１，５１Ｔ２を付したスルーホールは、それぞれ電極１１１，１１２に接続されている。なお、以下の説明では、符号５１Ｔ１を付したスルーホールを、単にスルーホール５１Ｔ１と記す。また、スルーホール５１Ｔ１以外の符号を付したスルーホールについても、スルーホール５１Ｔ１と同様に記す。

【0032】

図４は、２層目の誘電体層５２のパターン形成面を示している。誘電体層５２のパターン形成面には、導体層５２１が形成されている。また、スルーホール５１Ｔ１，５１Ｔ２は、それぞれ、図４に示したスルーホール５２Ｔ１，５２Ｔ２に接続されている。図４に示したスルーホール５２Ｔ５，５２Ｔ６，５２Ｔ７は、導体層５２１に接続されている。

【0033】

図５は、３層目の誘電体層５３のパターン形成面を示している。スルーホール５２Ｔ１，５２Ｔ２，５２Ｔ５，５２Ｔ６，５２Ｔ７は、それぞれ、図５に示したスルーホール５３Ｔ１，５３Ｔ２，５３Ｔ５，５３Ｔ６，５３Ｔ７に接続されている。

【0034】

図６は、４層目の誘電体層５４のパターン形成面を示している。誘電体層５４のパターン形成面には、インダクタ用の導体層５４１，５４２が形成されている。スルーホール５３Ｔ１と図６に示したスルーホール５４Ｔ１ａ，５４Ｔ１ｂは、導体層５４１に接続されている。スルーホール５３Ｔ２と図６に示したスルーホール５４Ｔ２ａ，５４Ｔ２ｂは、導体層５４２に接続されている。スルーホール５３Ｔ５，５３Ｔ６，５３Ｔ７は、それぞれ、図６に示したスルーホール５４Ｔ５，５４Ｔ６，５４Ｔ７に接続されている。

【0035】

図７は、５層目および６層目の誘電体層５５，５６の各々のパターン形成面を示している。スルーホール５４Ｔ１ａ，５４Ｔ１ｂ，５４Ｔ２ａ，５４Ｔ２ｂ，５４Ｔ５，５４Ｔ６，５４Ｔ７は、それぞれ、誘電体層５５に形成されたスルーホール５５Ｔ１ａ，５５Ｔ１ｂ，５５Ｔ２ａ，５５Ｔ２ｂ，５５Ｔ５，５５Ｔ６，５５Ｔ７に接続されている。また、誘電体層５５，５６では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

【0036】

図８は、７層目の誘電体層５７のパターン形成面を示している。誘電体層５７のパターン形成面には、インダクタ用の導体層５７１，５７２が形成されている。誘電体層５６に形成されたスルーホール５５Ｔ１ａ，５５Ｔ１ｂと図８に示したスルーホール５７Ｔ１は、導体層５７１に接続されている。誘電体層５６に形成されたスルーホール５５Ｔ２ａ，５５Ｔ２ｂと図８に示したスルーホール５７Ｔ２は、導体層５７２に接続されている。誘電体層５６に形成されたスルーホール５５Ｔ５，５５Ｔ６，５５Ｔ７は、それぞれ、図８に示したスルーホール５７Ｔ５，５７Ｔ６，５７Ｔ７に接続されている。

【0037】

図９は、８層目の誘電体層５８のパターン形成面を示している。誘電体層５８のパターン形成面には、導体層５８１，５８２が形成されている。また、スルーホール５７Ｔ１，５７Ｔ２，５７Ｔ５，５７Ｔ６，５７Ｔ７は、それぞれ、図９に示したスルーホール５８Ｔ１，５８Ｔ２，５８Ｔ５，５８Ｔ６，５８Ｔ７に接続されている。

【0038】

図１０は、９層目の誘電体層５９のパターン形成面を示している。誘電体層５９のパターン形成面には、共振器用の導体層５９１，５９２，５９３，５９４，５９５，５９６と、導体層５９７が形成されている。導体層５９１，５９６の各々は、一方向に延在する部分を含んでいる。導体層５９２～５９５の各々は、一方向に長い形状を有している。

【0039】

スルーホール５８Ｔ１，５８Ｔ２は、それぞれ、導体層５９１，５９６に接続されている。図１０に示したスルーホール５９Ｔ３，５９Ｔ４は、それぞれ、導体層５９２，５９５に接続されている。スルーホール５８Ｔ５，５８Ｔ６，５８Ｔ７は、それぞれ、図１０に示したスルーホール５９Ｔ５，５９Ｔ６，５９Ｔ７に接続されている。

【0040】

図１１は、１０層目の誘電体層６０のパターン形成面を示している。誘電体層６０のパターン形成面には、導体層６０１，６０２，６０３が形成されている。また、スルーホール５９Ｔ３，５９Ｔ４，５９Ｔ５，５９Ｔ６，５９Ｔ７は、それぞれ、図１１に示したスルーホール６０Ｔ３，６０Ｔ４，６０Ｔ５，６０Ｔ６，６０Ｔ７に接続されている。

【0041】

図１２は、１１層目ないし１７層目の誘電体層６１～６７の各々のパターン形成面を示している。スルーホール６０Ｔ３，６０Ｔ４，６０Ｔ５，６０Ｔ６，６０Ｔ７は、それぞれ、誘電体層６１に形成されたスルーホール６１Ｔ３，６１Ｔ４，６１Ｔ５，６１Ｔ６，６１Ｔ７に接続されている。また、誘電体層６１～６７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

【0042】

図１３は、１８層目の誘電体層６８のパターン形成面を示している。誘電体層６８のパターン形成面には、導体層６８１が形成されている。誘電体層６７に形成されたスルーホール６１Ｔ３，６１Ｔ４，６１Ｔ５，６１Ｔ６，６１Ｔ７は、導体層６８１に接続されている。

【0043】

図１４は、１９層目の誘電体層６９のパターン形成面を示している。誘電体層６９のパターン形成面には、マーク６９１が形成されている。

【0044】

図２に示した本体５０は、１層目の誘電体層５１のパターン形成面が本体５０の底面５０Ａになり、１９層目の誘電体層６９のパターン形成面が本体５０の上面５０Ｂになるように、１層目ないし１９層目の誘電体層５１～６９が積層されて構成される。

【0045】

図１５は、１層目ないし１９層目の誘電体層５１～６９が積層されて構成された本体５０の内部を示している。図１５に示したように、本体５０の内部では、図３ないし図１３に示した複数の導体層と複数のスルーホールが積層されている。なお、図１５では、マーク６９１を省略している。

【0046】

以下、図１に示したフィルタ１の構成要素と、図２ないし図１４に示した本体５０の内部の構成要素との対応関係について説明する。共振器１１は、共振器用の導体層５９１によって構成されている。共振器１２は、共振器用の導体層５９２と、スルーホール５９Ｔ３，６０Ｔ３，６１Ｔ３とによって構成されている。

【0047】

共振器１３は、共振器用の導体層５９３によって構成されている。共振器１４は、共振器用の導体層５９４によって構成されている。

【0048】

共振器１５は、共振器用の導体層５９５と、スルーホール５９Ｔ４，６０Ｔ４，６１Ｔ４とによって構成されている。共振器１６は、共振器用の導体層５９６によって構成されている。

【0049】

キャパシタＣ１は、導体層５９１，５９２，６０１と、これらの導体層の間の誘電体層５９とによって構成されている。キャパシタＣ２は、導体層５８１，５９２，５９３と、これらの導体層の間の誘電体層５８とによって構成されている。キャパシタＣ３は、導体層５９３，５９４，６０２と、これらの導体層の間の誘電体層５９とによって構成されている。キャパシタＣ４は、導体層５８２，５９４，５９５と、これらの導体層の間の誘電体層５８とによって構成されている。キャパシタＣ５は、導体層５９５，５９６，６０３と、これらの導体層の間の誘電体層５９とによって構成されている。

【0050】

インダクタＬ１は、導体層５４１，５７１と、スルーホール５４Ｔ１ａ，５４Ｔ１ｂ，５５Ｔ１ａ，５５Ｔ１ｂとによって構成されている。第１の伝送路４は、インダクタＬ１を構成する導体層５４１，５７１およびスルーホール５４Ｔ１ａ，５４Ｔ１ｂ，５５Ｔ１ａ，５５Ｔ１ｂと、スルーホール５１Ｔ１，５２Ｔ１，５３Ｔ１，５７Ｔ１，５８Ｔ１によって構成されている。

【0051】

インダクタＬ２は、導体層５４２，５７２と、スルーホール５４Ｔ２ａ，５４Ｔ２ｂ，５５Ｔ２ａ，５５Ｔ２ｂとによって構成されている。第２の伝送路５は、インダクタＬ２を構成する導体層５４２，５７２およびスルーホール５４Ｔ２ａ，５４Ｔ２ｂ，５５Ｔ２ａ，５５Ｔ２ｂと、スルーホール５１Ｔ２，５２Ｔ２，５３Ｔ２１，５７Ｔ２，５８Ｔ２によって構成されている。

【0052】

次に、図１ないし図１７を参照して、本実施の形態に係るフィルタ１の構造上の特徴について説明する。図１６および図１７は、本体５０の内部を示す平面図である。図１６は、上面５０Ｂ側から見た本体５０の内部を示している。なお、図１６では、導体層６８１およびマーク６９１を省略している。また、図１７は、底面５０Ａ側から見た本体５０の内部を示している。なお、図１７では、電極１１１，１１２と、複数のグランド電極１１３と、導体層５２１と、スルーホール５１Ｔ１，５１Ｔ２と、複数のグランド電極１１３に接続された複数のスルーホールとを省略している。

【0053】

始めに、２つ以上のスルーホールが直列に接続されることによって構成された構造物に関わる特徴について説明する。図１５において、符号Ｔ３は、スルーホール５９Ｔ３，６０Ｔ３，６１Ｔ３が直列に接続されることによって構成された構造物を示している。以下、２つ以上のスルーホールが直列に接続されることによって構成された構造物についても、スルーホールと言う。

【0054】

本体５０は、それぞれ２つ以上のスルーホールが直列に接続されることによって構成されたスルーホールＴ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７を含んでいる。スルーホールＴ３の一端は、共振器用の導体層５９２に接続されている。スルーホールＴ３の他端は、導体層６８１に接続されている。共振器１２は、導体層５９２とスルーホールＴ３とによって構成されている。

【0055】

スルーホールＴ４は、スルーホール５９Ｔ４，６０Ｔ４，６１Ｔ４が直列に接続されることによって構成されている。スルーホールＴ４の一端は、共振器用の導体層５９５に接続されている。スルーホールＴ４の他端は、導体層６８１に接続されている。共振器１５は、導体層５９５とスルーホールＴ４とによって構成されている。

【0056】

スルーホールＴ５は、スルーホール５２Ｔ５，５３Ｔ５，５４Ｔ５，５５Ｔ５，５７Ｔ５，５８Ｔ５，５９Ｔ５，６０Ｔ５，６１Ｔ５が直列に接続されることによって構成されている。スルーホールＴ６は、スルーホール５２Ｔ６，５３Ｔ６，５４Ｔ６，５５Ｔ６，５７Ｔ６，５８Ｔ６，５９Ｔ６，６０Ｔ６，６１Ｔ６が直列に接続されることによって構成されている。スルーホールＴ７は、スルーホール５２Ｔ７，５３Ｔ７，５４Ｔ７，５５Ｔ７，５７Ｔ７，５８Ｔ７，５９Ｔ７，６０Ｔ７，６１Ｔ７が直列に接続されることによって構成されている。スルーホールＴ５～Ｔ７の各一端は、導体層５２１に接続されている。スルーホールＴ５～Ｔ７の各他端は、導体層６８１に接続されている。

【0057】

本体５０は、更に、複数のスルーホールＴ８と、複数のスルーホールＴ９Ａと、複数のスルーホールＴ９Ｂとを含んでいる。複数のスルーホールＴ８、複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂの各々は、２つ以上のスルーホールが直列に接続されることによって構成されている。複数のスルーホールＴ８および複数のスルーホールＴ９Ａの各一端は、導体層５２１に接続されている。複数のスルーホールＴ９Ｂの各一端は、導体層５９１，５９３，５９４，５９６，５９７のうちのいずれかに接続されている。複数のスルーホールＴ８および複数のスルーホールＴ９Ｂの各他端は、導体層６８１に接続されている。複数のスルーホールＴ９Ａの各他端は、導体層５９１，５９３，５９４，５９６，５９７のうちのいずれかに接続されている。

【0058】

複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂのうち、導体層５９１に接続された複数のスルーホールは、共振器１１をグランドに接続するためのスルーホールである。図３ないし図１７に示した例では、導体層５９１に接続された複数のスルーホールＴ９Ａの数は２つであり、導体層５９１に接続された複数のスルーホールＴ９Ｂの数は５つである。

【0059】

複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂのうち、導体層５９３に接続された複数のスルーホールは、共振器１３をグランドに接続するためのスルーホールである。図３ないし図１７に示した例では、導体層５９３に接続された複数のスルーホールＴ９Ａの数と、導体層５９３に接続された複数のスルーホールＴ９Ｂの数は、いずれも、２つである。

【0060】

複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂのうち、導体層５９４に接続された複数のスルーホールは、共振器１４をグランドに接続するためのスルーホールである。図３ないし図１７に示した例では、導体層５９４に接続された複数のスルーホールＴ９Ａの数と、導体層５９４に接続された複数のスルーホールＴ９Ｂの数は、いずれも、２つである。

【0061】

複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂのうち、導体層５９６に接続された複数のスルーホールは、共振器１６をグランドに接続するためのスルーホールである。図３ないし図１７に示した例では、導体層５９６に接続された複数のスルーホールＴ９Ａの数は２つであり、導体層５９６に接続された複数のスルーホールＴ９Ｂの数は５つである。

【0062】

導体層６８１は、スルーホールＴ５～Ｔ７、複数のスルーホールＴ８、複数のスルーホールＴ９Ａおよび複数のスルーホールＴ９Ｂを介して導体層５２１に接続されている。導体層５２１は、複数のスルーホールを介して複数のグランド電極１１３に接続されている。導体層５２１，６８１は、グランドに接続されるグランド用導体層である。

【0063】

ここで、以下のように、周囲スルーホールを定義する。まず、それぞれ２つ以上のスルーホールが直列に接続されることによって構成された複数のスルーホールの各々について、本体５０の側面５０Ｃ～５０Ｆのうち、そのスルーホールに最も近い側面を特定する。そして、複数のスルーホールのうち、そのスルーホールと特定された側面との間に他のスルーホールが存在しないスルーホールを、周囲スルーホールと定義する。複数の周囲スルーホールは、側面５０Ｃ～５０Ｆに沿って配置されている。複数の周囲スルーホールは、スルーホールＴ５と、複数のスルーホールＴ８のうちのいくつかと、複数のスルーホールＴ９Ａのうちのいくつかと、複数のスルーホールＴ９Ｂのうちのいくつかとを含んでいる。

【0064】

また、以下のように、第１の領域Ｒ１と第２の領域Ｒ２を定義する。第１の領域Ｒ１は、本体５０内において共振器１１を配置するための領域である。図１６および図１７に示したように、第１の領域Ｒ１には、共振器用の導体層５９１が配置されている。第１の領域Ｒ１には、共振器１１以外の共振器を構成する導体層は配置されていない。

【0065】

第２の領域Ｒ２は、本体５０内において共振器１６を配置するための領域である。図１６および図１７に示したように、第２の領域Ｒ２には、共振器用の導体層５９６が配置されている。第２の領域Ｒ２には、共振器１６以外の共振器を構成する導体層は配置されていない。

【0066】

スルーホールＴ５，Ｔ６，Ｔ７は、第１の領域Ｒ１と第２の領域Ｒ２とが並ぶ方向と交差する方向に並んでいる。本実施の形態では特に、第１の領域Ｒ１と第２の領域Ｒ２は、Ｘ方向に平行な方向に並び、スルーホールＴ５，Ｔ６，Ｔ７は、Ｙ方向に平行な方向に並んでいる。

【0067】

図１６に示したように、スルーホールＴ６は、第１の間隔Ｄ１を開けてスルーホールＴ５に隣接している。スルーホールＴ７は、第２の間隔Ｄ２を開けてスルーホールＴ６に新設している。第１の間隔Ｄ１と第２の間隔Ｄ２は、互いに異なっている。本実施の形態では特に、第１の間隔Ｄ１は、第２の間隔Ｄ２よりも大きい。また、第１の間隔Ｄ１は、複数の周囲スルーホールのうちの隣接する任意の２つのスルーホールの間隔よりも大きい。

【0068】

上述のように、本実施の形態では、第１の間隔Ｄ１を比較的大きくしている。これは、共振器１１に接続される第１の伝送路４と共振器１６に接続される第２の伝送路５が、共第１の伝送路４と第２の伝送路５との間を伝搬するＴＥモードによって結合されるようにするための要件である。なお、第１の間隔Ｄ１の間隔を大きくする代わりに、第２の間隔Ｄ２を大きくしてもよい。

【0069】

次に、共振器用の導体層５９１，５９６に関わる特徴について説明する。図１６および図１７に示したように、共振器用の導体層５９１すなわち共振器１１は、第１の導体部５９１Ａと、第１の導体部５９１Ａに接続された第３の導体部５９１Ｂとを含んでいる。図１６および図１７では、第１の導体部５９１Ａと第３の導体部５９１Ｂとの境界を点線で示している。

【0070】

第１の導体部５９１Ａは、一方向に延在している。図１５および図１６に示した例では、上記一方向は、Ｘ方向に平行な方向である。第１の導体部５９１Ａには、第１の伝送路４を構成するスルーホール５８Ｔ１が接続されている。

【0071】

第３の導体部５９１Ｂは、第１の導体部５９１Ａと本体５０の側面５０Ｃとの間に配置されている。第３の導体部５９１Ｂには、複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂが接続されている。

【0072】

図１６および図１７に示したように、共振器用の導体層５９６すなわち共振器１６は、第２の導体部５９６Ａと、第２の導体部５９６Ａに接続された第４の導体部５９６Ｂとを含んでいる。図１６および図１７では、第２の導体部５９６Ａと第４の導体部５９６Ｂとの境界を点線で示している。

【0073】

第２の導体部５９６Ａは、一方向に延在している。図１５および図１６に示した例では、上記一方向は、Ｘ方向に平行な方向である。第２の導体部５９６Ａには、第２の伝送路５を構成するスルーホール５８Ｔ２が接続されている。

【0074】

第４の導体部５９６Ｂは、第２の導体部５９６Ａと本体５０の側面５０Ｄとの間に配置されている。第４の導体部５９６Ｂには、複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂが接続されている。

【0075】

第１の導体部５９１Ａは、第３の導体部５９１Ｂを介して複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂに電気的に接続されている。第２の導体部５９６Ａは、第４の導体部５９６Ｂを介して複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂに電気的に接続されている。

【0076】

図１６および図１７において、記号Ｌを付した直線は、第１および第２の導体部５９１Ａ，５９６Ａと交差する仮想の直線を示している。仮想の直線Ｌは、第１および第２の導体部５９１Ａ，５９６Ａの各々の延在方向、すなわちＸ方向に平行な方向に延びている。仮想の直線Ｌは、第１の導体部５９１ＡのＹ方向に平行な方向における中心と第２の導体部５９６ＡのＹ方向に平行な方向における中心と交差してもよい。

【0077】

スルーホールＴ５とスルーホールＴ６は、仮想の直線Ｌを挟むように配置されている。スルーホールＴ５と仮想の直線Ｌとの間隔は、スルーホールＴ６と仮想の直線Ｌとの間隔よりも大きくてもよい。Ｚ方向から見たときに、スルーホールＴ５は、スルーホールＴ６よりも、本体５０の外周部すなわち側面５０Ｅにより近い位置に配置されている。

【0078】

スルーホールＴ５と仮想の直線Ｌとの間隔とスルーホールＴ６と仮想の直線Ｌとの間隔との和は、第１の間隔Ｄ１と等しい。この和は、複数の周囲スルーホールのうちの隣接する任意の２つのスルーホールの間隔よりも大きい。

【0079】

ここで、第３の導体部５９１Ｂに接続された複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂのうちの１つのスルーホールを、第１の特定のスルーホールと言う。第１の特定のスルーホールは、仮想の直線Ｌに最も近いまたは仮想の直線Ｌと交差するスルーホールであってもよい。また、第４の導体部５９６Ｂに接続された複数のスルーホールＴ９Ａと複数のスルーホールＴ９Ｂのうちの１つのスルーホールを、第２の特定のスルーホールと言う。第２の特定のスルーホールは、仮想の直線Ｌに最も近いまたは仮想の直線Ｌと交差するスルーホールであってもよい。

【0080】

第１の導体部５９１Ａは、第１の特定のスルーホールから第２の特定のスルーホールに向かう方向（図１６および図１７に示した例ではＸ方向）に延在している。第２の導体部５９６Ａは、第２の特定のスルーホールから第１の特定のスルーホールに向かう方向（図１６および図１７に示した例では－Ｘ方向）に延在している。

【0081】

周囲スルーホールは、第１の導体部５９１Ａと第２の導体部５９６Ａとを囲むが、第３の導体部５９１Ｂと第４の導体部５９６Ｂとを囲まないように配置されている。周囲スルーホールは、更に、共振器用の導体層５９２～５９５を囲むように配置されている。周囲スルーホールは、導体層５２１と導体層６８１とを接続している。導体層５２１，６８１および周囲スルーホールは、共振器１１～１６から周囲へ電磁波が放射されることを防止するシールドとして機能する。

【0082】

次に、第１の伝送路４と第２の伝送路５に関わる特徴について説明する。共振器用の導体層５９１の第１の導体部５９１Ａの長さは、第１の端子２すなわち電極１１１から、第１の伝送路４を経由して、共振器１１すなわち導体層５９１に至る最短経路の２倍よりも小さい。共振器用の導体層５９６の第２の導体部５９６Ａの長さは、第２の端子３すなわち電極１１２から、第２の伝送路５を経由して、共振器１６すなわち導体層５９６に至る最短経路の２倍よりも小さい。

【0083】

第１の伝送路４は、積層方向Ｔにおいて互いに間隔を開けて配置された導体層５４１，５７１を含んでいる。第２の伝送路５は、積層方向Ｔにおいて互いに間隔を開けて配置された導体層５４２，５７２を含んでいる。

【0084】

次に、複数のシミュレーションの結果を参照して、フィルタ１の構造とフィルタ１の特性との関係について説明する。始めに、第１のモデルのシミュレーション結果について説明する。第１のモデルは、図２ないし図１７に示した構造を有するフィルタ１のモデルである。シミュレーションでは、第１のモデルについて、第１の端子２と第２の端子３との間の通過減衰特性と、第１の端子２における反射減衰特性を調べた。

【0085】

図１８は、第１のモデルの通過減衰特性と反射減衰特性を示す特性図である。図１８において、横軸は周波数を示し、縦軸は減衰量を示している。また、図１８において、符号８１を付した曲線は通過減衰特性を示し、符号８２を付した曲線は反射減衰特性を示している。図１８から、第１のモデルすなわち本実施の形態に係るフィルタ１は、バンドパスフィルタとして、実用上、十分な特性を有することが分かる。

【0086】

次に、第２のモデルのシミュレーションの結果について説明する。第２のモデルは、比較例のフィルタ１０１のモデルである。図１９は、比較例のフィルタ１０１の本体５０の内部を示す平面図である。なお、図１９は、比較例のフィルタ１０１の本体５０の上面５０Ｂ側から見た本体５０の内部を示している。比較例のフィルタ１０１では、スルーホールＴ５とスルーホールＴ６との間隔である第１の間隔Ｄ１と、スルーホールＴ６とスルーホールＴ７との間隔である第２の間隔Ｄ２は、互いに等しい。比較例のフィルタ１０１におけるその他の構成は、本実施の形態に係るフィルタ１の構成と同じである。

【0087】

図２０は、第２のモデルの通過減衰特性、すなわち比較例のフィルタ１０１の第１の端子２と第２の端子３との間の通過減衰特性を示す特性図である。図２０において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２０において、実線の曲線は、第２のモデルの通過減衰特性を示している。また、図２０において、破線の曲線は、図１８に示した第１のモデルの通過減衰特性を示している。

【0088】

図２０から理解されるように、第２のモデルすなわち比較例のフィルタ１０１では、通過帯域よりも高域側に発生する減衰極の周波数が、第１のモデルすなわち本実施の形態に係るフィルタ１よりも高くなると共に、減衰極の減衰量の絶対値が、本実施の形態に係るフィルタ１よりも小さくなる。第１のモデルのシミュレーションの結果と第２のモデルのシミュレーションの結果は、スルーホールＴ５，Ｔ６，Ｔ７の配置によって、フィルタ１の特性を調整できることを示している。また、これらのシミュレーションの結果は、本実施の形態に係るフィルタ１によれば、通過帯域よりも高域側に発生する減衰極の減衰量の絶対値を大きくすることができることを示している。

【0089】

次に、第３のモデルのシミュレーションの結果について説明する。第３のモデルは、第１の変形例のフィルタ１０２モデルである。図２１は、第１の変形例のフィルタ１０２の本体５０の内部を示す平面図である。なお、図２１は、第１の変形例のフィルタ１０２の本体５０の底面５０Ａ側から見た本体５０の内部を示している。第１の変形例のフィルタ１０２では、インダクタ用の導体層５４１，５４２，５７１，５７２の各々の長さは、本実施の形態に係るフィルタ１における導体層５４１，５４２，５７１，５７２の各々の長さよりも大きい。これにより、第１の変形例のフィルタ１０２では、第１の端子２すなわち電極１１１から、第１の伝送路４を経由して、共振器１１すなわち導体層５９１に至る最短経路は、本実施の形態に係るフィルタ１よりも長くなる。同様に、第１の変形例のフィルタ１０２では、第２の端子３すなわち電極１１２から、第２の伝送路５を経由して、共振器１６すなわち導体層５９６に至る最短経路は、本実施の形態に係るフィルタ１よりも長くなる。第１の変形例のフィルタ１０２におけるその他の構成は、本実施の形態に係るフィルタ１の構成と同じである。

【0090】

図２２は、第２のモデルの通過減衰特性、すなわち第１の変形例のフィルタ１０２の第１の端子２と第２の端子３との間の通過減衰特性を示す特性図である。図２２において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２２において、実線の曲線は、第２のモデルの通過減衰特性を示している。また、図２２において、破線の曲線は、図１８に示した第１のモデルの通過減衰特性を示している。

【0091】

図２２から理解されるように、第３のモデルすなわち第１の変形例のフィルタ１０２では、通過帯域よりも高域側に発生する減衰極の減衰量の絶対値が、第１のモデルすなわち本実施の形態に係るフィルタ１よりも小さくなる。第１のモデルのシミュレーション結果と第３のモデルのシミュレーションの結果は、第１の端子２から共振器１１に至る最短経路の長さと、第２の端子３から共振器１６に至る最短経路の長さによって、フィルタ１の特性を調整できることを示している。また、これらのシミュレーションの結果は、本実施の形態に係るフィルタ１によれば、第１の端子２から共振器１１に至る最短経路の長さと、第２の端子３から共振器１６に至る最短経路の長さをある程度短くすることによって、通過帯域よりも高域側に発生する減衰極の減衰量の絶対値を大きくすることができることを示している。

【0092】

次に、第４および第５のモデルのシミュレーションの結果について説明する。第４のモデルと第５のモデルは、いずれも、本実施の形態に係るフィルタ１を実装基板に搭載したモデルである。第４のモデルと第５のモデルのいずれにおいても、フィルタ１の複数のグランド電極１１３と実装基板のグランドパターンは、例えばはんだバンプ等の複数の接続導体によって互いに接続されている。第５のモデルでは、更に、複数の接続導体の間の空間が埋まるように、複数の接続導体を導体によって互いに接続している。

【0093】

図２３は、第４および第５のモデルの通過減衰特性、すなわちフィルタ１の第１の端子２と第２の端子３との間の通過減衰特性を示す特性図である。図２３において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２３において、実線の曲線は第４のモデルの通過減衰特性を示し、破線の曲線は第５のモデルの通過減衰特性を示している。図２３では、第４のモデルの通過減衰特性と第５のモデルの通過減衰特性は、ほとんど重なっている。

【0094】

図２３から理解されるように、本実施の形態に係るフィルタ１の特性は、フィルタ１と実装基板との接続の態様が異なっていても、ほとんど変化しない。すなわち、本実施の形態に係るフィルタ１の特性は、フィルタ１の評価系が異なっていても、ほとんど変化しない。

【0095】

次に、第６および第７のモデルのシミュレーションの結果について説明する。第６のモデルは、第２の変形例のフィルタのモデルである。第７のモデルは、第３の変形例のフィルタのモデルである。第２の変形例のフィルタと第３の変形例のフィルタの各々は、本実施の形態におけるインダクタ用の導体層５４１，５４２，５７１，５７２およびスルーホール５２Ｔ１，５２Ｔ２，５３Ｔ１，５３Ｔ２，５４Ｔ１ａ，５４Ｔ１ｂ，５４Ｔ２ａ，５４Ｔ２ｂ，５５Ｔ１ａ，５５Ｔ１ｂ，５５Ｔ２ａ，５５Ｔ２ｂ，５７Ｔ１，５７Ｔ２，５８Ｔ１，５８Ｔ２の代わりに、インダクタ用の第１の導体層と、インダクタ用の第２の導体層と、第１の導体層とスルーホール５１Ｔ１とを接続する複数のスルーホールと、第１の導体層と共振器用の導体層５９１とを接続する複数のスルーホールと、第２の導体層とスルーホール５１Ｔ２とを接続する複数のスルーホールと、第２の導体層と共振器用の導体層５９６とを接続する複数のスルーホールとを含んでいる。

【0096】

第２の変形例のフィルタでは、第１および第２の導体層は、６層目の誘電体層５６のパターン形成面に形成されている。第３の変形例のフィルタでは、第１および第２の導体層は、５層目の誘電体層５５のパターン形成面に形成されている。第２の変形例のフィルタと第３の変形例のフィルタでは、第１の伝送路４のインダクタＬ１は、第１の導体層によって構成され、第２の伝送路５のインダクタＬ２は、第２の導体層によって構成されている。第２の変形例のフィルタと第３の変形例のフィルタの各々におけるその他の構成は、本実施の形態に係るフィルタ１の構成と同じである。

【0097】

図２４は、第６および第７のモデルの通過減衰特性、すなわち第２の変形例のフィルタの第１の端子２と第２の端子３との間の通過減衰特性と第３の変形例のフィルタの第１の端子２と第２の端子３との間の通過減衰特性を示す特性図である。図２４において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２４において、符号８３を付した曲線は、図１８に示した第１のモデルの通過減衰特性を示している。また、図２４において、符号８４を付した曲線は第６のモデルの通過減衰特性を示し、符号８５を付した曲線は第７のモデルの通過減衰特性を示している。

【0098】

図２４から理解されるように、第６のモデルすなわち第２の変形例のフィルタと第７のモデルすなわち第３の変形例のフィルタでは、通過帯域よりも高域側に発生する減衰極の周波数が、第１のモデルすなわち本実施の形態に係るフィルタ１よりも低くなると共に、減衰極の減衰量の絶対値が、本実施の形態に係るフィルタ１よりも小さくなる。第１のモデルのシミュレーションの結果と、第６のモデルのシミュレーションの結果と、第７のモデルのシミュレーションの結果は、インダクタＬ１，Ｌ２の構造によって、フィルタ１の特性を調整できることを示している。また、これらのシミュレーションの結果は、本実施の形態に係るフィルタ１によれば、通過帯域よりも高域側に発生する減衰極の減衰量の絶対値を大きくすることができることを示している。

【0099】

次に、第８のモデルの複数のシミュレーションの結果について説明する。第８のモデルは、本実施の形態に係るフィルタ１の等価回路を用いたモデルである。図２５は、本実施の形態に係るフィルタ１の等価回路２０１を示す回路図である。図２５に示した等価回路２０１は、フィルタ１の共振器１１～１６と、フィルタ１の第１の伝送路４のインダクタＬ１と、フィルタ１の第２の伝送路５のインダクタＬ２と、第１の伝送路４と第２の伝送路５との間を伝搬するＴＥモードによる第１の伝送路４と第２の伝送路５との間の結合とをモデル化した回路である。

【0100】

図２５に示したように、等価回路２０１は、共振器２１１，２１２，２１３，２１４，２１５，２１６を含んでいる。共振器２１１，２１２，２１３，２１４，２１５，２１６は、それぞれ、フィルタ１の共振器１１，１２，１３，１４，１５，１６に対応している。等価回路２０１では、共振器２１１～２１６の各々を、インダクタと抵抗器とキャパシタとが並列接続された共振器で表している。

【0101】

等価回路２０１は、更に、第１の端子２０２と、第２の端子２０３と、インダクタ２０４と、インダクタ２０５と、インダクタ２０６とを含んでいる。第１の端子２０２と第２の端子２０３は、それぞれ、フィルタ１の第１の端子２と第２の端子３に対応している。インダクタ２０４は、フィルタ１の第１の伝送路４のインダクタＬ１に対応している。インダクタ２０５は、フィルタ１の第２の伝送路５のインダクタＬ２に対応している。インダクタ２０６は、第１の伝送路４と第２の伝送路５との間を伝搬するＴＥモードによる第１の伝送路４と第２の伝送路５との間の結合に対応している。

【0102】

第８のモデルは、更に、６つの共振器２１１～２１６の間の結合を表す図示しない結合行列のモデルを用いている。第８のモデルの複数のシミュレーションでは、図２５に示した等価回路２０１のモデルと図示しない結合行列のモデルとを用いて、第１の端子２０２と第２の端子２０３との間の通過減衰特性を求めた。

【0103】

図２６は、第８のモデルの通過減衰特性の一例を示す特性図である。図２６において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２６において、実線の曲線は、第８のモデルの通過減衰特性を示している。また、図２６において、破線の曲線は、図１８に示した第１のモデルの通過減衰特性を示している。

【0104】

図２６は、主に、第８のモデルの通過帯域が第１のモデルと一致し、第８のモデルの通過帯域よりも高域側に発生する減衰極の周波数と減衰量が第１のモデルと一致するように、複数のパラメータを設定することによって得られた通過減衰特性である。以下、図２６に示す通過減衰特性を実現する複数のパラメータを、基準パラメータと言う。

【0105】

図２６から、第８のモデルでは、特に、通過帯域よりも高域側に発生する減衰極の周波数と減衰量について、第１のモデルを再現できることが分かる。なお、図示しないが、第８のモデルでは、スミスチャートについても、第１のモデルを再現することができる。

【0106】

次に、第８のモデルを用いた第１のシミュレーションについて説明する。第１のシミュレーションでは、図２５に示した等価回路２０１のインダクタ２０４，２０５の各々の長さを変えながら、第１の端子２０２と第２の端子２０３との間の通過減衰特性を求めた。具体的には、インダクタ２０４，２０５の各々の長さを基準パラメータの０．４５倍にした第１の場合の通過減衰特性と、インダクタ２０４，２０５の各々の長さを基準パラメータの１．７９倍にした第２の場合の通過減衰特性を求めた。

【0107】

図２７は、第１のシミュレーションの結果を示す特性図である。図２７において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２７において、符号９２を付した曲線は第１の場合の通過減衰特性を示し、符号９３を付した曲線は第２の場合の通過減衰特性を示している。なお、図２７では、図２６に示した第８のモデル、すなわち基準パラメータを用いた場合の第８のモデルの通過減衰特性を、符号９１を付した曲線で示している。

【0108】

図２７から理解されるように、インダクタ２０４，２０５の各々の長さを変えると、通過帯域よりも高域側に発生する減衰極が変化する。また、第１および第２の場合には、図２７に示した周波数の範囲内では、通過帯域の高域側に減衰極が存在しない。また、第２の場合（符号９３）では、通過帯域の低域側の減衰量の絶対値が、第１の場合（符号９２）よりも小さくなる。

【0109】

ここで、第１の端子２から第１の伝送路４を経由して共振器１１に至る最短経路の長さを第１の長さと言い、第２の端子３から第２の伝送路５を経由して共振器１６に至る最短経路の長さを第２の長さと言う。インダクタ２０４の長さは第１の長さに対応し、インダクタ２０５の長さは第２の長さに対応する。第１の長さは、共振器用の導体層５９１の第１の導体部５９１Ａの長さを基準にして設定することが好ましく、第２の長さは、共振器用の導体層５９６の第２の導体部５９６Ａの長さを基準にして設定することが好ましい。

【0110】

第１の長さと第２の長さは、ある程度大きいことが好ましい。具体的には、第１の長さは、第１の導体部５９１Ａの長さの１／２よりも大きいことが好ましく、第２の長さは、第２の導体部５９６Ａの長さの１／２よりも大きいことが好ましい。言い換えると、第１の導体部５９１Ａの長さは、第１の長さの２倍より小さいことが好ましく、第２の導体部５９６Ａの長さは、第２の長さの２倍より小さいことが好ましい。なお、基準パラメータでは、インダクタ２０４，２０５の各々の長さは、第１および第２の導体部５９１Ａ，５９６Ａの各々の長さの０．７倍に相当する。

【0111】

次に、第８のモデルを用いた第２のシミュレーションについて説明する。第２のシミュレーションでは、図２５に示した等価回路２０１のインダクタ２０６のインピーダンスを変えながら、第１の端子２０２と第２の端子２０３との間の通過減衰特性を求めた。具体的には、インダクタ２０６のインピーダンスを基準パラメータの０．５倍にした第３の場合の通過減衰特性と、インダクタ２０６のインピーダンスを無限大にした第４の場合の通過減衰特性を求めた。第４の場合は、第１の伝送路４と第２の伝送路５との間を伝搬するＴＥモードによる第１の伝送路４と第２の伝送路５との間の結合が存在しない場合に対応する。

【0112】

図２８は、第２のシミュレーションの結果を示す特性図である。図２８において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２８において、符号９４を付した曲線は第３の場合の通過減衰特性を示し、符号９５を付した曲線は第４の場合の通過減衰特性を示している。なお、図２８では、図２７と同様に、基準パラメータを用いた場合の第８のモデルの通過減衰特性を、符号９１を付した曲線で示している。

【0113】

図２８から理解されるように、インダクタ２０６のインピーダンスを変えると、通過帯域よりも高域側に発生する減衰極が変化する。また、第３の場合（符号９４）は、通過帯域の高域側の減衰極の周波数が、基準パラメータを用いた場合（符号９１）よりも低くなると共に、通過帯域の高域側の減衰極の絶対値が、基準パラメータが設定された場合よりも小さくなる。また、第４の場合（符号９５）には、図２８に示した周波数の範囲内では、通過帯域の高域側に減衰極が存在しない。第２のシミュレーションの結果は、本実施の形態に係るフィルタ１によれば、第１の伝送路４と第２の伝送路５との間を伝搬するＴＥモードによる第１の伝送路４と第２の伝送路５との間の結合によって、通過帯域の高域側に減衰極を発生させることができることを示している。

【0114】

次に、第８のモデルを用いた第３のシミュレーションについて説明する。第３のシミュレーションでは、共振器２１１と共振器２１６の磁気結合係数ｋ１６を変えながら、第１の端子２０２と第２の端子２０３との間の通過減衰特性を求めた。具体的には、磁気結合係数ｋ１６を０にした第５の場合の通過減衰特性と、磁気結合係数ｋ１６を基準パラメータの２倍にした第６の場合の通過減衰特性を求めた。

【0115】

図２９は、第３のシミュレーションの結果を示す特性図である。図２９において、横軸は周波数を示し、縦軸は減衰量を示している。また、図２９において、符号９６を付した曲線は第５の場合の通過減衰特性を示し、符号９７を付した曲線は第６の場合の通過減衰特性を示している。なお、図２９では、図２７と同様に、基準パラメータを用いた場合の第８のモデルの通過減衰特性を、符号９１を付した曲線で示している。

【0116】

図２９から理解されるように、共振器２１１と共振器２１６の磁気結合係数ｋ１６を変えると、通過帯域よりも高域側に発生する減衰極が変化する。第５の場合（符号９６）は、通過帯域の高域側の減衰極の周波数が、基準パラメータを用いた場合（符号９１）よりも低くなる。第６の場合（符号９７）は、通過帯域の高域側の減衰極の周波数が、基準パラメータを用いた場合（符号９１）よりも高くなる。第３のシミュレーションの結果は、共振器そのものを利用することによって、フィルタ１の特性を調整できることを示している。

【0117】

以上説明したように、本実施の形態によれば、共振器１１～１６以外のフィルタ１の構造物を利用して、所望の特性を実現することが可能である。

【0118】

次に、本実施の形態におけるその他の効果について説明する。本実施の形態では、共振器用の導体層５９１の第１の導体部５９１Ａは、第１の特定のスルーホールから第２の特定のスルーホールに向かう方向、具体的にはＸ方向に延在している。共振器用の導体層５９６の第２の導体部５９６Ａは、第２の特定のスルーホールから第１の特定のスルーホールに向かう方向、具体的には－Ｘ方向に延在している。第１および第２の特定のスルーホールの各々は、グランドに接続される。製造ばらつきに起因して第１および第２の導体部５９１Ａ，５９６Ａまたは第１および第２の特定のスルーホールがＸ方向に平行な方向にずれた場合、第１および第２の導体部５９１Ａ，５９６Ａの一方は長くなり、他方は短くなる。これにより、本実施の形態によれば、第１および第２の導体部５９１Ａ，５９６Ａの長さの変化に起因する共振器１１，１６の特性の変化を相殺することができる。その結果、本実施の形態によれば、製造ばらつきに起因するフィルタ１の特性の変化を抑制することができる。

【0119】

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のフィルタは、バンドパスフィルタに限らず、複数の共振器を備えたバンドパスフィルタ以外のフィルタであってもよい。

【0120】

また、第１の領域Ｒ１と第２の領域Ｒ２とが並ぶ方向と交差する方向に並ぶスルーホールの数は、３つに限らず、４つ以上であってもよい。

【0121】

また、複数の共振器の数は、６つに限らず、５つ以下であってもよいし、７つ以上であってもよい。

【0122】

以上説明したように、本発明のフィルタは、第１の端子と、第２の端子と、回路構成上、第１の端子と第２の端子の間に設けられた第１の共振器および第２の共振器と、第１の共振器を配置するための第１の領域と第２の共振器を配置するための第２の領域との間に位置し、第１の領域と第２の領域とが並ぶ第１の方向と交差する第２の方向に並ぶ複数のスルーホールと、誘電体よりなり、第１の端子、第２の端子、第１の共振器、第２の共振器および複数のスルーホールを一体化する本体とを備えている。複数のスルーホールは、第１のスルーホールと、第１の間隔を開けて第１のスルーホールに隣接する第２のスルーホールと、第１の間隔とは異なる第２の間隔を開けて第２のスルーホールに隣接する第３のスルーホールとを含んでいる。

【0123】

本発明のフィルタは、更に、第１の端子と第１の共振器とを接続する第１の伝送路と、第２の端子と第２の共振器とを接続する第２の伝送路とを備えていてもよい。第１の共振器は、一方向に延在する第１の導体部を含んでいてもよい。第２の共振器は、一方向に延在する第２の導体部を含んでいてもよい。第１の導体部の長さは、第１の端子から第１の伝送路を経由して第１の共振器に至る最短経路の２倍よりも小さくてもよい。第２の導体部の長さは、第２の端子から第２の伝送路を経由して第２の共振器に至る最短経路の２倍よりも小さくてもよい。第１の伝送路は、第１の端子と第１の共振器のうちの少なくとも一方に電気的に接続されていてもよい。第２の伝送路は、第２の端子と第２の共振器のうちの少なくとも一方に電気的に接続されていてもよい。第１の伝送路と第２の伝送路の各々は、互いに間隔を開けて配置された複数の導体層を含んでいてもよい。

【0124】

また、本発明のフィルタにおいて、第１の共振器と第２の共振器の各々は、片端短絡型共振器であってもよい。この場合、本発明のフィルタは、更に、第１の共振器と第２の共振器の各々をグランドに接続するための複数のグランド用スルーホールを備えていてもよい。

【0125】

また、本発明のフィルタは、更に、複数の特定のスルーホールを備えていてもよい。第１の共振器は、第１の導体部を含んでいてもよい。第２の共振器は、第２の導体部を含んでいてもよい。複数の特定のスルーホールは、第１の導体部と第２の導体部を囲むように配置されていてもよい。第１の間隔は、第２の間隔よりも大きく且つ複数の特定のスルーホールのうちの隣接する任意の２つのスルーホールの間隔よりも大きくてもよい。

【0126】

また、本発明のフィルタは、更に、第１の特定のスルーホールと、第２の特定のスルーホールとを備えていてもよい。第１の共振器は、第１の特定のスルーホールに電気的に接続され且つ第１の特定のスルーホールから第２の特定のスルーホールに向かう方向に延在する第１の導体部を含んでいてもよい。第２の共振器は、第２の特定のスルーホールに電気的に接続され且つ第２の特定のスルーホールから第１の特定のスルーホールに向かう方向に延在する第２の導体部を含んでいてもよい。

【0127】

また、本発明のフィルタは、更に、回路構成上、第１の共振器と第２の共振器との間に設けられた複数の共振器を備えていてもよい。

【符号の説明】

【0128】

１…フィルタ、２…第１の端子、３…第２の端子、４…第１の伝送路、５…第２の伝送路、１１，１２，１３，１４，１５，１６…共振器、５０…本体、５１～６９…誘電体層、５９１，５９２，５９３，５９４，５９５，５９６…共振器用の導体層、５９１Ａ…第１の導体部、５９６Ａ…第２の導体部、Ｄ１…第１の間隔、Ｄ２…第２の間隔、Ｒ１…第１の領域、Ｒ２…第２の領域、Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９Ａ，Ｔ９Ｂ…スルーホール。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】