知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024165288
(43)【公開日】2024-11-28
(54)【発明の名称】半導体装置およびインバータ装置
(51)【国際特許分類】
H01L 21/60 20060101AFI20241121BHJP
H01L 25/07 20060101ALI20241121BHJP
【ＦＩ】
H01L21/60 301A
H01L21/60 301F
H01L25/04 C
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023081362
(22)【出願日】2023-05-17
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】福永 悠
(72)【発明者】
【氏名】竹脇 善朗
(72)【発明者】
【氏名】清水 康貴
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044AA05
5F044AA14
5F044AA18
5F044AA19
5F044AA20
5F044FF09
(57)【要約】
【課題】高い寿命予測精度を実現する半導体装置を提供する。
【解決手段】半導体装置は、半導体チップ１、第１エミッタ電極３、第２エミッタ電極４、第３エミッタ電極５、第１エミッタ配線６、第２エミッタ配線７および複数の第３エミッタ配線８を備える。第１エミッタ配線６は、第１エミッタ電極３と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７は、第２エミッタ電極４と半導体チップ１のエミッタパターン９とを接続している。複数の第３エミッタ配線８は、第３エミッタ電極５と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７の直径は、第１エミッタ配線６の直径および複数の第３エミッタ配線８の各々の直径よりも太い。第１エミッタ配線６は、複数の第３エミッタ配線８から離れた位置に設けられている。
【選択図】図１
【解決手段】半導体装置は、半導体チップ１、第１エミッタ電極３、第２エミッタ電極４、第３エミッタ電極５、第１エミッタ配線６、第２エミッタ配線７および複数の第３エミッタ配線８を備える。第１エミッタ配線６は、第１エミッタ電極３と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７は、第２エミッタ電極４と半導体チップ１のエミッタパターン９とを接続している。複数の第３エミッタ配線８は、第３エミッタ電極５と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７の直径は、第１エミッタ配線６の直径および複数の第３エミッタ配線８の各々の直径よりも太い。第１エミッタ配線６は、複数の第３エミッタ配線８から離れた位置に設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
エミッタパターンを含む半導体チップと、
第１エミッタ電極と、
第２エミッタ電極と、
第３エミッタ電極と、
前記第１エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第１エミッタ配線と、
前記第２エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第２エミッタ配線と、
前記第３エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する複数の第３エミッタ配線と、を備え、
前記第２エミッタ配線の直径は、前記第１エミッタ配線の直径および前記複数の第３エミッタ配線の各々の直径よりも太く、
前記第１エミッタ配線は、前記複数の第３エミッタ配線から離れた位置に設けられている、半導体装置。
第１エミッタ電極と、
第２エミッタ電極と、
第３エミッタ電極と、
前記第１エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第１エミッタ配線と、
前記第２エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第２エミッタ配線と、
前記第３エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する複数の第３エミッタ配線と、を備え、
前記第２エミッタ配線の直径は、前記第１エミッタ配線の直径および前記複数の第３エミッタ配線の各々の直径よりも太く、
前記第１エミッタ配線は、前記複数の第３エミッタ配線から離れた位置に設けられている、半導体装置。
【請求項2】
前記第１エミッタ配線の直径は、前記複数の第３エミッタ配線の各々の直径よりも細い、請求項１に記載の半導体装置。
【請求項3】
前記エミッタパターンは、平面視において、前記半導体チップの中央部を含む領域に設けられており、
前記第２エミッタ配線の端部は、前記半導体チップの前記中央部の前記エミッタパターンに接続されている、請求項１に記載の半導体装置。
前記第２エミッタ配線の端部は、前記半導体チップの前記中央部の前記エミッタパターンに接続されている、請求項１に記載の半導体装置。
【請求項4】
前記第２エミッタ配線は、前記第１エミッタ配線および前記複数の第３エミッタ配線を形成している材料よりも、強度が弱い材料で形成されている、請求項１に記載の半導体装置。
【請求項5】
前記エミッタパターンにそれぞれ接続された前記第１エミッタ配線の端部と前記複数の第３エミッタ配線の端部との間の距離は、前記エミッタパターンにそれぞれ接続された前記複数の第３エミッタ配線のうち隣接する２本の第３エミッタ配線の端部の間の距離よりも長い、請求項１に記載の半導体装置。
【請求項6】
前記第１エミッタ配線と前記複数の第３エミッタ配線は、それぞれ、前記エミッタパターンの平面視において、前記エミッタパターンの一方側と、当該一方側に対向する他方側とに配置される、請求項１に記載の半導体装置。
【請求項7】
請求項１に記載の半導体装置を備えるインバータ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置およびインバータ装置に関する。
【背景技術】
【0002】
半導体装置の寿命を予測するため、半導体装置は寿命モニタ用の配線を備える。特許文献１に記載のパワー半導体モジュールはダミー配線を備え、配線の剥離を予知する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００５－２８６００９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
配線劣化による半導体装置の寿命は、メイン配線と寿命モニタ用の配線との電位変化の計測により予測される。しかし、その電位変化はメイン配線の劣化の影響を含むため、精度の良い寿命予測ができない。
【0005】
本開示は、上記の課題を解決するため、高い寿命予測精度を実現する半導体装置の提供を目的とする。
【課題を解決するための手段】
【0006】
本開示に係る半導体装置は、半導体チップ、第１エミッタ電極、第２エミッタ電極、第３エミッタ電極、第１エミッタ配線、第２エミッタ配線および複数の第３エミッタ配線を備える。半導体チップは、エミッタパターンを含む。第１エミッタ配線は、第１エミッタ電極と半導体チップのエミッタパターンとを接続している。第２エミッタ配線は、第２エミッタ電極と半導体チップのエミッタパターンとを接続している。複数の第３エミッタ配線は、第３エミッタ電極と半導体チップのエミッタパターンとを接続している。第２エミッタ配線の直径は、第１エミッタ配線の直径および複数の第３エミッタ配線の各々の直径よりも太い。第１エミッタ配線は、複数の第３エミッタ配線から離れた位置に設けられている。
【発明の効果】
【0007】
本開示によれば、高い寿命予測精度を実現する半導体装置が提供される。
【0008】
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
【図面の簡単な説明】
【0009】
【図1】実施の形態１における半導体装置の構成を示す平面図である。
【図2】実施の形態３における半導体装置の構成を示す平面図である。
【図3】半導体装置の駆動時の半導体チップにおける発熱分布を示す図である。
【図4】実施の形態４における半導体装置の構成を示す平面図である。
【発明を実施するための形態】
【0010】
＜実施の形態１＞
図１は、実施の形態１における半導体装置１０１の構成を示す平面図である。
図１は、実施の形態１における半導体装置１０１の構成を示す平面図である。
【0011】
半導体装置１０１は、半導体チップ１、コレクタ電極２、第１エミッタ電極３、第２エミッタ電極４、第３エミッタ電極５、第１エミッタ配線６、第２エミッタ配線７および複数の第３エミッタ配線８を備える。
【0012】
半導体チップ１は、その上面と下面との間に電流が流れる縦型の半導体素子（図示せず）を含む。半導体素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体素子は、ＩＧＢＴおよび還流ダイオードが１つの半導体チップ１に形成されたＲＣ－ＩＧＢＴ（Reverse-Conducting IGBT）であっても良い。半導体チップ１は、例えば、Ｓｉ等の半導体によって形成されている。半導体は、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３、ダイヤモンド等のいわゆるワイドバンドギャップ半導体であっても良い。実施の形態１における半導体チップ１は、パワー半導体チップである。
【0013】
半導体チップ１は、エミッタパターン９およびコレクタパターン（図示せず）を含む。エミッタパターン９は、半導体チップ１の表面に形成されており、ＩＧＢＴのエミッタに電気的に接続されている。図１においては、説明を簡単にするため、エミッタパターン９は半導体チップ１の表面の全体に設けられているが、実際にはエミッタパターン９は半導体チップ１の表面における所定の位置に設けられている。コレクタパターンは、半導体チップ１の裏面に形成されており、ＩＧＢＴのコレクタに電気的に接続されている。エミッタパターン９およびコレクタパターンは、金属で形成されている。コレクタパターンは、接合材（図示せず）を介してコレクタ電極２に接合されている。つまり、半導体チップ１は、コレクタ電極２上に搭載されている。接合材は、導電性を有する。接合材は、例えば、はんだである。
【0014】
コレクタ電極２、第１エミッタ電極３、第２エミッタ電極４および第３エミッタ電極５は、例えば、絶縁部材（図示せず）の表面に形成されている。絶縁部材は、例えば、セラミック基板または放熱板上に設けられた樹脂層である。コレクタ電極２、第１エミッタ電極３、第２エミッタ電極４および第３エミッタ電極５は、金属など導電性材料で形成されている。
【0015】
第１エミッタ配線６は、第１エミッタ電極３と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７は、第２エミッタ電極４と半導体チップ１のエミッタパターン９とを接続している。複数の第３エミッタ配線８は、第３エミッタ電極５と半導体チップ１のエミッタパターン９とを接続している。第１エミッタ配線６および第２エミッタ配線７は、配線の劣化を検出するためのモニタリング用配線である。第３エミッタ配線８は、半導体装置１０１の主端子（図示せず）に電気的に接続される主配線である。第１エミッタ配線６、第２エミッタ配線７および第３エミッタ配線８は、例えば、金属ワイヤである。
【0016】
第２エミッタ配線７の直径は、第１エミッタ配線６の直径および各第３エミッタ配線８の直径よりも太い。その第２エミッタ配線７の直径は、例えば、５００μｍである。第１エミッタ配線６および各第３エミッタ配線８の直径は、例えば、３００μｍである。第２エミッタ配線７と半導体チップ１との接合面積は、各第３エミッタ配線８と半導体チップ１との接合面積よりも広い。
【0017】
このような構成を有する第２エミッタ配線７は、半導体装置１０１の動作時において、第３エミッタ配線８よりも半導体チップ１との線膨張係数の差異の影響を大きく受ける。第２エミッタ配線７は、第３エミッタ配線８よりも早く破断する。
【0018】
第１エミッタ配線６は、第３エミッタ配線８から離れた位置に設けられている。例えば、エミッタパターン９にそれぞれ接続された第１エミッタ配線６の端部６Ａと各第３エミッタ配線８の端部８Ａとの間の距離は、エミッタパターン９にそれぞれ接続された隣接する２本の第３エミッタ配線８の端部８Ａの間の距離よりも長い。また、第１エミッタ配線６と複数の第３エミッタ配線８とは、エミッタパターンの平面視で対向する一方側と他方側とに、それぞれ配置されている。
【0019】
このような構成を有する第１エミッタ配線６には、第３エミッタ配線８よりも電流が流れにくい。そのため、第１エミッタ配線６は、第３エミッタ配線８よりも劣化しにくい。
【0020】
寿命の予測は、半導体装置１０１の動作時において半導体装置１０１が実装されるユニットで行われる。言い換えると、ユニットは、寿命予測機能を有する。そのユニットは、第１エミッタ配線６と第２エミッタ配線７との電位差を計測する。ユニットは、計測値と初期値との差異を比較することで寿命を予測する。
【0021】
以上をまとめると、実施の形態１における半導体装置１０１は、半導体チップ１、第１エミッタ電極３、第２エミッタ電極４、第３エミッタ電極５、第１エミッタ配線６、第２エミッタ配線７および複数の第３エミッタ配線８を備える。半導体チップ１は、エミッタパターン９を含む。第１エミッタ配線６は、第１エミッタ電極３と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７は、第２エミッタ電極４と半導体チップ１のエミッタパターン９とを接続している。複数の第３エミッタ配線８は、第３エミッタ電極５と半導体チップ１のエミッタパターン９とを接続している。第２エミッタ配線７の直径は、第１エミッタ配線６の直径および複数の第３エミッタ配線８の各々の直径よりも太い。第１エミッタ配線６は、複数の第３エミッタ配線８から離れた位置に設けられている。
【0022】
半導体装置１０１の動作時において、上記のユニットは、他のエミッタ配線よりも電流が流れにくい第１エミッタ配線６と、他のワイヤよりも劣化しやすい第２エミッタ配線７との電位差を計測する。ユニットは、主配線である第３エミッタ配線８の劣化の影響を受けることなく、配線の劣化の程度を精度良く計測する。半導体装置１０１は、半導体チップ１の直近のワイヤボンドの品質劣化を精度良く見積もることを可能にし、高い寿命予測精度を実現する。
【0023】
＜実施の形態２＞
実施の形態２における第１エミッタ配線６の直径は、複数の第３エミッタ配線８の各々の直径よりも細い。また、実施の形態１と同様に、第２エミッタ配線７の直径は、第１エミッタ配線６の直径および各第３エミッタ配線８の直径よりも太い。第１エミッタ配線６の金属ワイヤの直径は、例えば、２００μｍである。第２エミッタ配線７の金属ワイヤの直径は、例えば、５００μｍである。第３エミッタ配線８の金属ワイヤの直径は、例えば、３００μｍである。
実施の形態２における第１エミッタ配線６の直径は、複数の第３エミッタ配線８の各々の直径よりも細い。また、実施の形態１と同様に、第２エミッタ配線７の直径は、第１エミッタ配線６の直径および各第３エミッタ配線８の直径よりも太い。第１エミッタ配線６の金属ワイヤの直径は、例えば、２００μｍである。第２エミッタ配線７の金属ワイヤの直径は、例えば、５００μｍである。第３エミッタ配線８の金属ワイヤの直径は、例えば、３００μｍである。
【0024】
第１エミッタ配線６と半導体チップ１のエミッタパターン９との接触面積が縮小される。半導体チップ１の小面積化、ひいては半導体装置１０１の小型化が可能である。
【0025】
＜実施の形態３＞
図２は、実施の形態３における半導体装置１０３の構成を示す平面図である。半導体チップ１のエミッタパターン９は、平面視において、半導体チップ１の中央部１０を含む領域に設けられている。第２エミッタ配線７の端部７Ａは、半導体チップ１の中央部１０のエミッタパターン９に接合されている。言い換えると、第２エミッタ配線７とエミッタパターン９との接合位置は、半導体チップ１の中央部１０に位置している。
図２は、実施の形態３における半導体装置１０３の構成を示す平面図である。半導体チップ１のエミッタパターン９は、平面視において、半導体チップ１の中央部１０を含む領域に設けられている。第２エミッタ配線７の端部７Ａは、半導体チップ１の中央部１０のエミッタパターン９に接合されている。言い換えると、第２エミッタ配線７とエミッタパターン９との接合位置は、半導体チップ１の中央部１０に位置している。
【0026】
図３は、半導体装置１０３の駆動時の半導体チップ１における発熱分布を示す図である。半導体チップ１の中央部１０における発熱量が最も大きく、周縁部にかけて小さくなる。半導体チップ１の中央部１０に接合された第２エミッタ配線７は、他の部分に接合された配線に比べて、半導体チップ１との線膨張係数の差異の影響を強く受ける。そのため、第２エミッタ配線７の劣化の確実性が高まる。その結果、寿命の予測精度が向上する。半導体装置１０３は、配線の破断による故障を予測することを可能にする。
【0027】
＜実施の形態４＞
図４は、実施の形態４における半導体装置１０４の構成を示す平面図である。第２エミッタ配線１７は、第１エミッタ配線６および第３エミッタ配線８を形成している材料よりも、強度が弱い材料で形成されている。第２エミッタ配線１７は、例えばニッケルを含まない純アルミニウムで形成されている。第３エミッタ配線８は、例えば微量のニッケルを含有するアルミニウムで形成されている。
図４は、実施の形態４における半導体装置１０４の構成を示す平面図である。第２エミッタ配線１７は、第１エミッタ配線６および第３エミッタ配線８を形成している材料よりも、強度が弱い材料で形成されている。第２エミッタ配線１７は、例えばニッケルを含まない純アルミニウムで形成されている。第３エミッタ配線８は、例えば微量のニッケルを含有するアルミニウムで形成されている。
【0028】
このような構成によれば、第２エミッタ配線１７は、第３エミッタ配線８に比べて、半導体チップ１との線膨張係数の差異の影響をより大きく受ける。そのため、第２エミッタ配線１７は、第３エミッタ配線８よりも早く劣化する。また、半導体装置１０４に実施の形態３の構成が適用された場合、第２エミッタ配線１７の劣化速度がさらに早まる。そのため、寿命の予測精度が向上する。半導体装置１０４の全体の故障予測が可能である。
【0029】
＜実施の形態５＞
実施の形態５におけるインバータ装置は、実施の形態１から４のうちいずれかに示された半導体装置を搭載する。インバータ装置は、内蔵する半導体装置の劣化診断、寿命予測を行うことができる。
実施の形態５におけるインバータ装置は、実施の形態１から４のうちいずれかに示された半導体装置を搭載する。インバータ装置は、内蔵する半導体装置の劣化診断、寿命予測を行うことができる。
【0030】
本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【0031】
以下、本開示の諸態様を付記としてまとめて記載する。
【0032】
（付記１）
エミッタパターンを含む半導体チップと、
第１エミッタ電極と、
第２エミッタ電極と、
第３エミッタ電極と、
前記第１エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第１エミッタ配線と、
前記第２エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第２エミッタ配線と、
前記第３エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する複数の第３エミッタ配線と、を備え、
前記第２エミッタ配線の直径は、前記第１エミッタ配線の直径および前記複数の第３エミッタ配線の各々の直径よりも太く、
前記第１エミッタ配線は、前記複数の第３エミッタ配線から離れた位置に設けられている、半導体装置。
エミッタパターンを含む半導体チップと、
第１エミッタ電極と、
第２エミッタ電極と、
第３エミッタ電極と、
前記第１エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第１エミッタ配線と、
前記第２エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する第２エミッタ配線と、
前記第３エミッタ電極と前記半導体チップの前記エミッタパターンとを接続する複数の第３エミッタ配線と、を備え、
前記第２エミッタ配線の直径は、前記第１エミッタ配線の直径および前記複数の第３エミッタ配線の各々の直径よりも太く、
前記第１エミッタ配線は、前記複数の第３エミッタ配線から離れた位置に設けられている、半導体装置。
【0033】
（付記２）
前記第１エミッタ配線の直径は、前記複数の第３エミッタ配線の各々の直径よりも細い、付記１に記載の半導体装置。
前記第１エミッタ配線の直径は、前記複数の第３エミッタ配線の各々の直径よりも細い、付記１に記載の半導体装置。
【0034】
（付記３）
前記エミッタパターンは、平面視において、前記半導体チップの中央部を含む領域に設けられており、
前記第２エミッタ配線の端部は、前記半導体チップの前記中央部の前記エミッタパターンに接続されている、付記１または付記２に記載の半導体装置。
前記エミッタパターンは、平面視において、前記半導体チップの中央部を含む領域に設けられており、
前記第２エミッタ配線の端部は、前記半導体チップの前記中央部の前記エミッタパターンに接続されている、付記１または付記２に記載の半導体装置。
【0035】
（付記４）
前記第２エミッタ配線は、前記第１エミッタ配線および前記複数の第３エミッタ配線を形成している材料よりも、強度が弱い材料で形成されている、付記１から付記３のいずれか１項に記載の半導体装置。
前記第２エミッタ配線は、前記第１エミッタ配線および前記複数の第３エミッタ配線を形成している材料よりも、強度が弱い材料で形成されている、付記１から付記３のいずれか１項に記載の半導体装置。
【0036】
（付記５）
前記エミッタパターンにそれぞれ接続された前記第１エミッタ配線の端部と前記複数の第３エミッタ配線の端部との間の距離は、前記エミッタパターンにそれぞれ接続された前記複数の第３エミッタ配線のうち隣接する２本の第３エミッタ配線の端部の間の距離よりも長い、付記１から付記４のいずれか１項に記載の半導体装置。
前記エミッタパターンにそれぞれ接続された前記第１エミッタ配線の端部と前記複数の第３エミッタ配線の端部との間の距離は、前記エミッタパターンにそれぞれ接続された前記複数の第３エミッタ配線のうち隣接する２本の第３エミッタ配線の端部の間の距離よりも長い、付記１から付記４のいずれか１項に記載の半導体装置。
【0037】
（付記６）
前記第１エミッタ配線と前記複数の第３エミッタ配線は、それぞれ、前記エミッタパターンの平面視において、前記エミッタパターンの一方側と、当該一方側に対向する他方側とに配置される、付記１から付記５のいずれか１項に記載の半導体装置。
前記第１エミッタ配線と前記複数の第３エミッタ配線は、それぞれ、前記エミッタパターンの平面視において、前記エミッタパターンの一方側と、当該一方側に対向する他方側とに配置される、付記１から付記５のいずれか１項に記載の半導体装置。
【0038】
（付記７）
付記１から付記６のいずれか１項に記載の半導体装置を備えるインバータ装置。
付記１から付記６のいずれか１項に記載の半導体装置を備えるインバータ装置。
【符号の説明】
【0039】
１ 半導体チップ、２ コレクタ電極、３ 第１エミッタ電極、４ 第２エミッタ電極、５ 第３エミッタ電極、６ 第１エミッタ配線、６Ａ 端部、７ 第２エミッタ配線、７Ａ 端部、８ 第３エミッタ配線、８Ａ 端部、９ エミッタパターン、１０ 中央部、１７ 第２エミッタ配線、１０１ 半導体装置、１０３ 半導体装置、１０４ 半導体装置。
【図1】
【図2】
【図3】
【図4】