特開 2024-165378 ストレージ装置及びストレージコントローラの制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024165378

(43)【公開日】2024-11-28

(54)【発明の名称】ストレージ装置及びストレージコントローラの制御方法

(51)【国際特許分類】

   G06F 3/06 20060101AFI20241121BHJP

   G06F 13/10 20060101ALI20241121BHJP

   G06F 13/14 20060101ALI20241121BHJP

   G06F 11/20 20060101ALI20241121BHJP

【ＦＩ】

G06F3/06 301K

G06F13/10 340A

G06F13/14 310D

G06F13/14 330E

G06F11/20 671

G06F3/06 306Z

【審査請求】有

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023081528

(22)【出願日】2023-05-17

(71)【出願人】

【識別番号】524132520

【氏名又は名称】日立ヴァンタラ株式会社

(74)【代理人】

【識別番号】110001678

【氏名又は名称】藤央弁理士法人

(72)【発明者】

【氏名】田中 勝也

(72)【発明者】

【氏名】島田 健太郎

【テーマコード（参考）】

5B034

【Ｆターム（参考）】

5B034CC04

(57)【要約】

【課題】コントローラのプロセッサが停止する場合に、ローカルルータのような特別な制御機能部を備えることなく、ホスト装置からのＩ／Ｏ要求に継続して応答することを可能とする。
【解決手段】本発明のコントローラのフロントエンドインターフェースは、コントローラのプロセッサ毎に対応する複数のキューイングインターフェースを持ち、プロセッサからの指示により、ホストＩ／Ｏコマンドのエンキュー先を切り換えることができる。コントローラは、コントローラＯＳの再起動時に、仕掛中ホストＩ／Ｏの完了を待ってコントローラ閉塞と再起動を実施するため、その可否判断のために、プロセッサがキュー切り換えを指示してから切り換え元キューが空になるのを待つ。
【選択図】図９

【特許請求の範囲】

【請求項1】

ホスト装置からの要求を処理するストレージ装置であって、
複数のストレージコントローラを含み、
前記複数のストレージコントローラの内の第１のストレージコントローラは、
前記ホスト装置との通信のプロトコルを制御する第１のフロントエンドインターフェースと、
前記ストレージ装置の制御を行う第１のプロセッサと、を含み、
前記複数のストレージコントローラの内の第２のストレージコントローラは、
前記ストレージ装置の制御を行う第２のプロセッサを含み、
前記第１のストレージコントローラは、更に、
前記第１のプロセッサが用いる第１のアドレスと、前記第１のフロントエンドインターフェースが用いる第２のアドレスとを変換する第１のアドレス変換部と、
前記第２のプロセッサが用いる第３のアドレスと、前記第１のフロントエンドインターフェースが用いる前記第２のアドレスとを変換する第２のアドレス変換部と、
前記第１のフロントエンドインターフェースから前記第１のアドレス変換部を通じた前記第１のプロセッサへのデータ転送を制御する第１のアウトバウンドキューと、
前記第１のプロセッサから前記第１のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第１のインバウンドキューと、を含み、
前記第２のストレージコントローラは、更に、
前記第１のフロントエンドインターフェースから前記第２のアドレス変換部を通じた前記第２のプロセッサへのデータ転送を制御する第２のアウトバウンドキューと、
前記第２のプロセッサから前記第２のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第２のインバウンドキューと、を含み、
前記第１のフロントエンドインターフェースは、前記ホスト装置からの要求のエンキュー先として前記第２のアウトバウンドキューを指定する第１のエンキュー先切り換え指示を受信した後、次に受信する新しいホスト要求に関連する一連作業の識別子が付与された前記ホスト装置からの要求から、エンキュー先を前記第２のアウトバウンドキューに切り換える、ストレージ装置。

【請求項2】

請求項１に記載されたストレージ装置であって、
前記第１のプロセッサは、
処理を停止する前に、前記第１のエンキュー先切り換え指示を前記第１のフロントエンドインターフェースに送信し、
前記第１のアウトバウンドキュー及び前記第１のインバウンドキューが空になった後に処理を停止する、ストレージ装置。

【請求項3】

請求項２に記載されたストレージ装置であって、
前記第１のアウトバウンドキューで最も最近に処理された前記ホスト装置からの要求に関連する一連作業の識別子と、前記ホスト装置からの要求に対する応答のうち前記第１のインバウンドキューで最も最近に処理された応答のホスト要求に関連する一連作業の識別子とが同じホスト要求を示す場合に、前記第１のプロセッサが処理を停止する、ストレージ装置。

【請求項4】

請求項１に記載されたストレージ装置であって、
前記第１のフロントエンドインターフェースは、
前記第１のアウトバウンドキューに関連する第１の割込みの送信先アドレスと、前記第２のアウトバウンドキューに関連する第２の割込みの送信先アドレスと、を個別に設定し、
前記第１の割込みを、前記第１のアドレス変換部を通じて、前記第１のプロセッサに送信し、
前記第２の割込みを、前記第２のアドレス変換部を通じて、前記第２のプロセッサに送信する、ストレージ装置。

【請求項5】

請求項１に記載されたストレージ装置であって、
前記第１のプロセッサは、前記第１のフロントエンドインターフェースのエンキュー先設定を読み出すことができる、ストレージ装置。

【請求項6】

請求項５に記載されたストレージ装置であって、
前記第１のプロセッサは、再起動後に、前記第１のフロントエンドインターフェースから前記ホスト装置からの要求のエンキュー先設定を読み出した結果、エンキュー先が前記第２のアウトバウンドキューであった場合に、エンキュー先を前記第１のアウトバウンドキューに切り換える、ストレージ装置。

【請求項7】

請求項１に記載されたストレージ装置であって、
更に、前記第１のプロセッサが用いる前記第１のアドレスと、第２のフロントエンドインターフェースが用いる第４のアドレスとを変換する第３のアドレス変換部と、
前記第２のプロセッサが用いる前記第３のアドレスと、前記第２のフロントエンドインターフェースが用いる前記第４のアドレスとを変換する第４のアドレス変換部と、を含み、
前記第３のアドレス変換部と、前記第４のアドレス変換部とを通じて、前記第１のプロセッサと前記第２のプロセッサとが相互に通信する、ストレージ装置。

【請求項8】

請求項１に記載されたストレージ装置であって、
更に、前記第１のアドレス変換部と前記第２のアドレス変換部とを含むスイッチを含み、
前記スイッチを通じて前記第１のプロセッサと前記第２のプロセッサとが相互に通信する、ストレージ装置。

【請求項9】

請求項１に記載されたストレージ装置であって、
前記第１のフロントエンドインターフェースは、前記第１のエンキュー先切り換え指示を受信する前に、前記ホスト装置からの要求を、前記第１のアウトバウンドキューまたは前記第２のアウトバウンドキューにエンキューし、
前記第１のプロセッサは、処理を停止する前に、前記第１のエンキュー先切り換え指示を前記第１のフロントエンドインターフェースに送信し、
前記第１のフロントエンドインターフェースは、前記第１のプロセッサから前記第１のエンキュー先切り換え指示を受信すると、次に受信する新しいホスト要求に関連する一連作業の識別子が付与された前記ホスト装置からの要求から、前記第２のアウトバウンドキューのみにエンキューし、
前記第１のプロセッサは、前記第１のアウトバウンドキュー及び前記第１のインバウンドキューが空になった後に処理を停止する、ストレージ装置。

【請求項10】

請求項９に記載されたストレージ装置であって、
前記第２のストレージコントローラは、更に、
前記ホスト装置との通信のプロトコルを制御する第２のフロントエンドインターフェースと、
前記第１のプロセッサが用いる前記第１のアドレスと、前記第２のフロントエンドインターフェースが用いる第４のアドレスとを変換する第３のアドレス変換部と、
前記第２のプロセッサが用いる前記第３のアドレスと、前記第２のフロントエンドインターフェースが用いる第４のアドレスとを変換する第４のアドレス変換部と、
前記第２のフロントエンドインターフェースから前記第４のアドレス変換部を通じた前記第２のプロセッサへのデータ転送を制御する第３のアウトバウンドキューと、
前記第２のプロセッサから前記第４のアドレス変換部を通じた前記第２のフロントエンドインターフェースへのデータ転送を制御する第３のインバウンドキューと、を含み、
前記第１のストレージコントローラは、更に、
前記第２のフロントエンドインターフェースから前記第３のアドレス変換部を通じた前記第１のプロセッサへのデータ転送を制御する第４のアウトバウンドキューと、
前記第１のプロセッサから前記第３のアドレス変換部を通じた前記第２のフロントエンドインターフェースへのデータ転送を制御する第４のインバウンドキューと、を含み、
前記第２のフロントエンドインターフェースは、前記ホスト装置からの要求を、前記第３のアウトバウンドキューまたは前記第４のアウトバウンドキューにエンキューし、
前記第２のプロセッサは、前記第１のプロセッサが処理を停止する前に、前記ホスト装置からの要求のエンキュー先として前記第３のアウトバウンドキューを指定する第２のエンキュー先切り換え指示を前記第２のフロントエンドインターフェースに送信し、
前記第２のフロントエンドインターフェースは、前記第２のエンキュー先切り換え指示を受信すると、次に受信する新しいホスト要求に関連する一連作業の識別子が付与された前記ホスト装置からの要求から、前記第３のアウトバウンドキューのみにエンキューし、
前記第１のプロセッサは、前記第１のアウトバウンドキュー、前記第１のインバウンドキュー、前記第４のアウトバウンドキュー及び前記第４のインバウンドキューが空になった後に処理を停止する、ストレージ装置。

【請求項11】

請求項１０に記載されたストレージ装置であって、
前記第１のアウトバウンドキューで最も最近に処理された前記ホスト装置からの要求に関連する一連作業の識別子と、前記ホスト装置からの要求に対する応答のうち前記第１のインバウンドキューで最も最近に処理された応答のホスト要求に関連する一連作業の識別子とが同じホスト要求を示し、
且つ、前記第４のアウトバウンドキューで最も最近に処理された前記ホスト装置からの要求に関連する一連作業の識別子と、前記ホスト装置からの要求に対する応答のうち前記第４のインバウンドキューで最も最近に処理された応答のホスト要求に関連する一連作業の識別子とが同じホスト要求を示す場合に、前記第１のプロセッサが処理を停止する、ストレージ装置。

【請求項12】

請求項１に記載されたストレージ装置であって、
前記第１のストレージコントローラに故障が発生したとき、前記故障を検出した前記第２のプロセッサが、前記第１のフロントエンドインターフェースに対して、前記第１のエンキュー先切り換え指示を送信する、ストレージ装置。

【請求項13】

ホスト装置からの要求を処理するストレージ装置のストレージコントローラの制御方法であって、
前記ストレージ装置は、複数のストレージコントローラを含み、
前記複数のストレージコントローラの内の第１のストレージコントローラは、
前記ホスト装置との通信のプロトコルを制御する第１のフロントエンドインターフェースと、
前記ストレージ装置の制御を行う第１のプロセッサと、を含み、
前記複数のストレージコントローラの内の第２のストレージコントローラは、
前記ストレージ装置の制御を行う第２のプロセッサを含み、
前記第１のストレージコントローラは、更に、
前記第１のプロセッサが用いる第１のアドレスと、前記第１のフロントエンドインターフェースが用いる第２のアドレスとを変換する第１のアドレス変換部と、
前記第２のプロセッサが用いる第３のアドレスと、前記第１のフロントエンドインターフェースが用いる前記第２のアドレスとを変換する第２のアドレス変換部と、
前記第１のフロントエンドインターフェースから前記第１のアドレス変換部を通じた前記第１のプロセッサへのデータ転送を制御する第１のアウトバウンドキューと、
前記第１のプロセッサから前記第１のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第１のインバウンドキューと、を含み、
前記第２のストレージコントローラは、更に、
前記第１のフロントエンドインターフェースから前記第２のアドレス変換部を通じた前記第２のプロセッサへのデータ転送を制御する第２のアウトバウンドキューと、
前記第２のプロセッサから前記第２のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第２のインバウンドキューと、を含み、
前記ストレージコントローラの制御方法は、
前記第１のフロントエンドインターフェースが、前記ホスト装置からの要求のエンキュー先として前記第２のアウトバウンドキューを指定する第１のエンキュー先切り換え指示を受信するステップと、
前記第１のフロントエンドインターフェースが、前記第１のエンキュー先切り換え指示を受信した後、次に受信する新しいホスト要求に関連する一連作業の識別子が付与された前記ホスト装置からの要求から、エンキュー先を前記第２のアウトバウンドキューに切り換えるステップと、を含む、ストレージコントローラの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フロントエンドインターフェースとプロセッサを含むストレージ装置に関する。

【背景技術】

【0002】

ストレージ装置では、信頼性を向上するため、ストレージ装置の制御を司るストレージコントローラ（以下、単にコントローラと呼ぶ）を複数設けて、いずれかのコントローラで故障が発生して動作が停止しても、残ったコントローラで動作を継続可能としている。このようなコントローラの典型的な個数は２である。

【0003】

例えば、特許文献１には、ストレージ装置のコントローラ部を２つのコントローラで構成する例が開示されている。この場合、各々のコントローラには、システムの制御を行うプロセッサがそれぞれ搭載されており、各プロセッサに接続されるスイッチには、非透過性ブリッジ（ＮＴＢ：ＮＯＮ－ＴＲＡＮＳＰＡＲＥＮＴ ＢＲＩＤＧＥ）が備えられる。

【0004】

このＮＴＢが担う役割の一つは、各スイッチに接続されるプロセッサが用いるアドレスと、それ以外のアドレスとのアドレス変換機能である。特に２つのコントローラを接続する場合には、それぞれのプロセッサが用いるアドレスは、それぞれのプロセッサが制御・管理するため、互いに一方のコントローラのプロセッサが用いるアドレスを他方のコントローラのプロセッサが用いるアドレスに変換する必要がある。例えば、それぞれのプロセッサは、接続されるメモリやプロトコルチップなどに互いに独立なアドレスを割り振るので、そのまま接続して同じアドレスを用いることはできない。２つプロセッサは、その間をＮＴＢで接続し、そしてＮＴＢが通過するパケットの送信先アドレスを変換することにより、相互にデータ転送が可能になる。

【0005】

また各プロセッサの停止時には、それぞれのプロセッサが用いていたアドレスは、制御するプロセッサが不在になるため、例えばどのメモリにどのアドレスを付与していたかが不明になり、利用が不可になる。

【0006】

またストレージ装置において、故障以外にもコントローラのＯＳ（ＯＰＥＲＡＴＩＮＧ ＳＹＳＴＥＭ）のアップデート等でコントローラのプロセッサの停止が必要な場合がある。ストレージ装置では、ホスト装置とのデータの入出力のためにＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）通信を行っている。このホスト装置とのＩ／Ｏ通信に使われるプロトコルは、例えばＦＩＢＲＥ ＣＨＡＮＮＥＬである。

【0007】

コントローラには、プロセッサと共に、このようなＩ／Ｏ通信に使われるプロトコルの制御を行うプロトコルチップを含むフロントエンドインターフェースが搭載される。このような状況において、コントローラのプロセッサを停止すると、当該フロントエンドインターフェースに接続されるプロセッサが不在となり、ホスト装置からのＩ／Ｏ要求に無応答となる。ホスト装置からみると、一時的にストレージ装置がシステムダウンしたように見える。回復するためには、まだ稼働を続けている残ったコントローラにホスト装置を接続しなおす必要がある。

【0008】

この課題の解決には、コントローラにおいて、自動的にホスト装置からのＩ／Ｏ要求をＯＳアップデート等で停止していないプロセッサを持つコントローラに接続し直すことが考えられる。

【0009】

例えば特許文献１に記載されている構成では、システムの制御を行うプロセッサが２つ搭載されているので、一方のコントローラのプロセッサが停止した場合、ホスト装置からのＩ／Ｏ要求を他方のコントローラのプロセッサに伝達することが考えられる。

【0010】

また、特許文献２には、フロントエンドインターフェースからのアクセス先を自動的に各コントローラに振り分けることで、コントローラのプロセッサの停止時にもＩ／Ｏ通信を自動的に切り換えることが可能な機能を持つローカルルータを備えるストレージ装置の例が開示されている。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】米国特許第８、７００、８５６号

【特許文献2】米国特許第８、４２３、６７７号

【発明の概要】

【発明が解決しようとする課題】

【0012】

特許文献１に記載の技術では、ＮＴＢが各コントローラに高々一つしか搭載されておらず、各フロントエンドインターフェースは、それぞれのコントローラのプロセッサが制御するアドレスを使用しており、他方のプロセッサが制御するアドレスは使用していない。そのため、当該コントローラのプロセッサの停止時にはそのアドレスが使用不可となるので、使用できるアドレスがなく、各フロントエンドインターフェースは、ホスト装置からの要求を他方のプロセッサに伝えることができない。

【0013】

また、特許文献２に記載の技術では、ローカルルータは複雑な制御を必要とするので、何らかのプロセッサを搭載してプログラム制御を行う場合があり得る。その場合、ローカルルータ自体のＯＳのアップデート時にはローカルルータの停止・再起動が必要になる。このような場合には、ローカルルータによるホスト装置とのＩ／Ｏ通信を自動的に切り換える機能が利用できず、ホスト装置とのＩ／Ｏ通信が切断される。

【0014】

従って、コントローラのプロセッサが停止する場合に、ローカルルータのような特別な制御機能部を備えることなく、ホスト装置からのＩ／Ｏ要求に継続して応答することを可能とする技術が望まれる。

【課題を解決するための手段】

【0015】

本発明の一実態様は、ホスト装置からの要求を処理するストレージ装置であって、複数のストレージコントローラを含み、前記複数のストレージコントローラの内の第１のストレージコントローラは、前記ホスト装置との通信のプロトコルを制御する第１のフロントエンドインターフェースと、前記ストレージ装置の制御を行う第１のプロセッサと、を含み、前記複数のストレージコントローラの内の第２のストレージコントローラは、前記ストレージ装置の制御を行う第２のプロセッサを含み、前記第１のストレージコントローラは、更に、前記第１のプロセッサが用いる第１のアドレスと、前記第１のフロントエンドインターフェースが用いる第２のアドレスとを変換する第１のアドレス変換部と、前記第２のプロセッサが用いる第３のアドレスと、前記第１のフロントエンドインターフェースが用いる前記第２のアドレスとを変換する第２のアドレス変換部と、前記第１のフロントエンドインターフェースから前記第１のアドレス変換部を通じた前記第１のプロセッサへのデータ転送を制御する第１のアウトバウンドキューと、前記第１のプロセッサから前記第１のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第１のインバウンドキューと、を含み、前記第２のストレージコントローラは、更に、前記第１のフロントエンドインターフェースから前記第２のアドレス変換部を通じた前記第２のプロセッサへのデータ転送を制御する第２のアウトバウンドキューと、前記第２のプロセッサから前記第２のアドレス変換部を通じた前記第１のフロントエンドインターフェースへのデータ転送を制御する第２のインバウンドキューと、を含み、前記第１のフロントエンドインターフェースは、前記ホスト装置からの要求のエンキュー先として前記第２のアウトバウンドキューを指定する第１のエンキュー先切り換え指示を受信した後、次に受信する新しいホスト要求に関連する一連作業の識別子が付与された前記ホスト装置からの要求から、エンキュー先を前記第２のアウトバウンドキューに切り換える。

【発明の効果】

【0016】

本発明の一態様によれば、デュアルコントローラを構成する片方のコントローラのプロセッサが処理を停止しても、他方のコントローラのプロセッサがホスト装置からのＩ／Ｏ要求を引継いで、継続して応答することができる。前述した以外の課題、構成及び効果は、以下の実施例の説明によって明らかにされる。

【図面の簡単な説明】

【0017】

【図1】実施例１に係るストレージ装置を示す図である。

【図2】実施例１に係るコントローラの構成を示す図である。

【図3】実施例１に係るＯＱとＩＱの構成を説明する図である。

【図4】実施例１に係るストレージ装置における、フロントエンドインターフェースとメモリとの間の、正常時のデータ転送経路を説明する図である。

【図5】実施例１に係るストレージ装置における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【図6】実施例１に係るストレージ装置における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【図7】実施例１に係るストレージ装置における、正常時のデータ転送シーケンスを説明する図である。

【図8】実施例１に係るストレージ装置における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送シーケンスを説明する図である。

【図9】実施例１に係るストレージ装置において、片方のコントローラを再起動する場合のフローチャートを説明する図である。

【図10】実施例２に係るストレージ装置における、フロントエンドインターフェースとメモリとの間の、正常時のデータ転送経路を説明する図である。

【図11】実施例２に係るストレージ装置において、片方のコントローラを再起動する場合のフローチャートを説明する図である。

【図12】実施例３に係るストレージ装置におけるコントローラの構成を説明する図である。

【図13】実施例３に係るストレージ装置における、フロントエンドインターフェースとメモリとの間の、正常時のデータ転送経路を説明する図である。

【図14】実施例３に係るストレージ装置における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【図15】実施例３に係るストレージ装置における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【発明を実施するための形態】

【0018】

以下、図面を参照しながら、本発明の幾つかの実施例を説明する。なお、全ての実施例を通して、同一符号が付されている構成要素は、実質的に同じものであるとする。また、プロセッサが実行する処理は、適宜に記憶資源（例えばメモリ）及び通信インターフェース装置（例えば、通信ポート）を用いながら行うため、処理の主語がプロセッサとされてもよい。プロセッサは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の他に専用ハードウェアを有していてもよい。

【実施例0019】

図１から図９を参照して、実施例１に係るストレージ装置の説明を行う。

【0020】

図１は、実施例１に係るストレージ装置を示す図である。

【0021】

ストレージ装置１００は、コントローラ１１０、１２０と、複数のハードディスクドライブまたは複数のソリッドステートドライブを有するドライブボックス１３０と、を含む。

【0022】

コントローラ１１０は、プロセッサ１１１と、メモリ１１２と、フロントエンドインターフェース１１３と、バックエンドインターフェース１１４と、ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）スイッチ１１５と、管理プロセッサ１１６と、を有する。同様に、コントローラ１２０は、プロセッサ１２１と、メモリ１２２と、フロントエンドインターフェース１２３と、バックエンドインターフェース１２４と、ＰＣＩｅスイッチ１２５と、管理プロセッサ１２６と、を有する。プロセッサ１１１、１２１は、それぞれ内部に複数のプロセッサコア（非図示）を有する。

【0023】

ストレージ装置１００にアクセスするホスト装置（非図示）は、フロントエンドインターフェース１１３、１２３を介して、ストレージ装置１００に接続される。ホスト装置とフロントエンドインターフェース１１３、１２３との間は、ファイバチャネルケーブルまたはイーサネットケーブル等の伝送線で接続される。

【0024】

あるいはホスト装置とフロントエンドインターフェース１１３、１２３とが、複数の伝送線と複数のスイッチで構成されたストレージエリアネットワークを介して接続される構成でも良い。フロントエンドインターフェース１１３、１２３は、ホスト装置とストレージ装置１００との間のデータ転送プロトコルと、コントローラ１１０、１２０内のデータ転送プロトコルとを変換する。フロントエンドインターフェース１１３、１２３は、プロトコルチップを含む。

【0025】

ドライブボックス１３０は、バックエンドインターフェース１１４、１２４を介して、コントローラ１１０、１２０に接続される。バックエンドインターフェース１１４、１２４は、コントローラ１１０、１２０内のデータ転送プロトコルと、コントローラ１１０、１２０とドライブボックス１３０との間のデータ転送プロトコルを変換する。なお、ドライブボックス内のドライブがＰＣＩｅ接続のＮＶＭｅＳＳＤである場合、バックエンドインターフェース１１４、１２４は、プロトコル変換を行わないＰＣＩｅスイッチである。

【0026】

プロセッサ１１１、１２１は、フロントエンドインターフェース１１３、１２３を介して接続したホスト装置と、バックエンドインターフェース１１４、１２４を介して接続したドライブボックス１３０との間のデータ転送を制御する。さらに、プロセッサ１１１、１２１は、コントローラ間のデータ転送を制御する。

【0027】

メモリ１１２、１２２は、それぞれ、プロセッサ１１１、１２１の主記憶であり、プロセッサ１１１、１２１が実行するプログラム（ストレージ制御プログラム等）や、プロセッサ１１１、１２１が参照する管理テーブル等を格納する。また、メモリ１１２、１２２は、それぞれコントローラ１１０、１２０のキャッシュメモリとしても使用される。

【0028】

図２は、実施例１に係るコントローラ１１０、１２０の構成を示す図である。

【0029】

図２では、説明を簡単にするため、図１におけるバックエンドインターフェース１１４、１２４を省略している。

【0030】

プロセッサ１１１、１２１は、それぞれＮＴＢ２１１、２３１を有する。ＮＴＢ２１１とＮＴＢ２３１との間は、リンク１４０で接続されている。プロセッサ１１１とプロセッサ１２１とは、リンク１４０を介して相互に通信可能である。このようにして、ストレージ装置１００内は、２個のコントローラ１１０、１２０によりデュアルコントローラを構成する。プロセッサ１１１、１２１は、２つのコントローラ間で二重化されるユーザーデータや、コントローラの制御データを、リンク１４０上で転送する。

【0031】

フロントエンドインターフェース１１３は、割込み設定レジスタ２１７、２１８を有する。フロントエンドインターフェース１１３は、割込み設定レジスタ２１７、２１８に設定されたアドレスにＭＳＩ（Ｍｅｓｓａｇｅ Ｓｉｇｎａｌｅｄ Ｉｎｔｅｒｒｕｐｔ ）等の割込みを送信することができる。例えば、割込み設定レジスタ２１７にはプロセッサ１１１が内蔵する割込みコントローラ（非図示）へのアドレスを設定し、割込み設定レジスタ２１８にはプロセッサ１２１が内蔵する割込みコントローラ（非図示）へのアドレスを設定する。そうすることにより、フロントエンドインターフェース１１３は、プロセッサ１１１または１２１に割込みを送信することができる。これら割込みは、フロントエンドインターフェースからプロセッサへのエラー通知や、後述するデータ転送用制御キューの操作に関連して使用する。

【0032】

同様に、フロントエンドインターフェース１２３は、割込み設定レジスタ２３７、２３８を有する。フロントエンドインターフェース１２３は、割込み設定レジスタ２３７、２３８に設定されたアドレスにＭＳＩ等の割込みを送信することができる。例えば、割込み設定レジスタ２３７にはプロセッサ１２１が内蔵する割込みコントローラへのアドレスを設定し、割込み設定レジスタ２３８にはプロセッサ１１１が内蔵する割込みコントローラへのアドレスを設定する。そうすることにより、フロントエンドインターフェース１２３は、プロセッサ１１１または１２１に割込みを送信することができる。

【0033】

また、フロントエンドインターフェース１１３、１２３がプロセッサ１１１、１２１に送信する割込みは、ＰＣＩｅ ＷｒｉｔｅリクエストとしてＮＴＢを通過することができるＭＳＩまたはＭＳＩ－Ｘのみを使用し、レガシー割込み（ＩＮＴｘ）は使用しない。

【0034】

ＰＣＩｅスイッチ１１５は、ＮＴＢ２１４と２１５とを有する。ＮＴＢ２１４は、プロセッサ１１１のポート２１２と、リンク１１７を介して接続する。ＮＴＢ２１５は、プロセッサ１２１のポート２３３と、リンク１２８を介して接続する。

【0035】

同様に、ＰＣＩｅスイッチ１２５は、ＮＴＢ２３４と２３５とを有する。ＮＴＢ２３４は、プロセッサ１２１のポート２３２と、リンク１２７を介して接続する。ＮＴＢ２３５は、プロセッサ１１１のポート２１３と、リンク１１８を介して接続する。

【0036】

プロセッサ１１１のポート２１３と、プロセッサ１２１のポート２３３とは、ＰＣＩｅのＤＰＣ（Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔ Ｃｏｎｔａｉｎｍｅｎｔ）機能を有効に設定している。これにより、例えばストレージ装置１００からコントローラ１１０を取り外す際に、リンク１１８、１２８がダウンしても、ストレージ装置１００内に残されたコントローラ１２０はリンクダウンをエラーとして扱う必要がないので、動作を継続できる。

【0037】

同様に、例えばストレージ装置１００からコントローラ１２０を取り外す際に、リンク１１８、１２８がダウンしても、ストレージ装置１００内に残されたコントローラ１１０はリンクダウンをエラーとして扱う必要がないので、動作を継続できる。

【0038】

管理プロセッサ１１６は、そのルートポート２１６をＰＣＩｅスイッチ１１５と接続し、フロントエンドインターフェース１１３とＰＣＩｅスイッチ１１５に対するルートコンプレックスとして機能する。

【0039】

同様に、管理プロセッサ１２６は、そのルートポート２３６をＰＣＩｅスイッチ１２５と接続し、フロントエンドインターフェース１２３とＰＣＩｅスイッチ１２５に対するルートコンプレックスとして機能する。

【0040】

なお、管理プロセッサ１１６は、ホスト装置とストレージ装置１００間のデータ転送制御には関与せず、それ以外のフロントエンドインターフェース１１３と、ＮＴＢ２１４、２１５を含むＰＣＩｅスイッチ１１５と、の初期設定等を行う。また、管理プロセッサ１１６は、その代替機能がＰＣＩｅスイッチ１１５に内蔵されてもよい。

【0041】

同様に、管理プロセッサ１２６は、ホスト装置とストレージ装置１００間のデータ転送制御には関与せず、それ以外のフロントエンドインターフェース１２３と、ＮＴＢ２３４、２３５を含むＰＣＩｅスイッチ１２５と、の初期設定等を行う。また、管理プロセッサ１２６は、その代替機能がＰＣＩｅスイッチ１２５に内蔵されてもよい。

【0042】

メモリ１１２、１２２は、プロセッサ１１１、１２１とフロントエンドインターフェース１１３、１２３間のデータ転送を制御するためのキューであるＯＱ（Ｏｕｔｂｏｕｎｄ Ｑｕｅｕｅ）、ＩＱ（Ｉｎｂｏｕｎｄ Ｑｕｅｕｅ）を有する。ＯＱはフロントエンドインターフェースからプロセッサへのデータ転送を制御するキューであり、ＩＱはプロセッサからフロントエンドインターフェースへのデータ転送を制御するキューである。

【0043】

メモリ１１２は、プロセッサ１１１とフロントエンドインターフェース１１３とのデータ転送を制御する、ＯＱ２０１とＩＱ２０２とを有する。また、メモリ１１２は、プロセッサ１１１とフロントエンドインターフェース１２３とのデータ転送を制御する、ＯＱ２０３とＩＱ２０４とを有する。

【0044】

同様に、メモリ１２２は、プロセッサ１２１とフロントエンドインターフェース１２３とのデータ転送を制御する、ＯＱ２２１とＩＱ２２２とを有する。また、メモリ１２２は、プロセッサ１２１とフロントエンドインターフェース１１３とのデータ転送を制御する、ＯＱ２２３とＩＱ２２４とを有する。このように、実施例１に係るストレージ装置では、フロントエンドインターフェースの制御キューが、２つのコントローラに跨がって配置される。

【0045】

なお、図２では、ＯＱ２０１を「ＯＱ００」、ＩＱ２０２を「ＩＱ００」、ＯＱ２０３を「ＯＱ０１」、ＩＱ２０４を「ＩＱ０１」、ＯＱ２２１を「ＯＱ１１」、ＩＱ２２２を「ＩＱ１１」、ＯＱ２２３を「ＯＱ１０」、ＩＱ２２４を「ＩＱ１０」と表示する。

【0046】

また、フロントエンドインターフェース１１３は、プロセッサ１１１からの指示により、ＯＱ２０１とＩＱ２０２とを使用するか、ＯＱ２２３とＩＱ２２４とを使用するか、を切り換えることができる。同様に、フロントエンドインターフェース１２３は、プロセッサ１２１からの指示により、ＯＱ２２１とＩＱ２２２とを使用するか、ＯＱ２０３とＩＱ２０４とを使用するか、を切り換えることができる。

【0047】

上記プロセッサの指示は、例えば、フロントエンドインターフェースのＰＣＩｅレジスタに、プロセッサが所定の値をＰＣＩｅ Ｗｒｉｔｅリクエストで書き込むことにより実行する。

【0048】

また、上記の切り換え設定状況は、ＰＣＩｅでアクセス可能なフロントエンドインターフェース１１３、１２３のレジスタに格納されていて、プロセッサ１１１、１２１が読み出すことができる。

【0049】

フロントエンドインターフェース１１３、１２３は、それぞれ、プロセッサ１１１、１２１のいずれとも、ＮＴＢを介して接続している。これにより、プロセッサ１１１または１２１が停止して、リンク１１７、１１８がリンクダウンするか、または、リンク１２７、１２８がリンクダウンする場合でも、フロントエンドインターフェース１１３、１２３とＰＣＩｅスイッチ１１５、１２５との間のリンクがダウンすることはない。つまり、フロントエンドインターフェース１１３、１２３とＰＣＩｅスイッチ１１５、１２５を接続するリンクの状態は、プロセッサ１１１、１２１の停止の影響を受けない。

【0050】

図３は、実施例１に係るＯＱとＩＱの構成を説明する図である。

【0051】

ＯＱ２０１とＩＱ２０２とは、いずれも、０番からＮ－１番の合計Ｎ個のエレメントに、エントリを格納する。ＯＱ２０１において、エントリの内容は、例えばホスト装置から受信したホストＩ／Ｏコマンドである。ＩＱ２０２において、エントリの内容は、例えば完了したホストＩ／Ｏコマンドに対応するレスポンスや、プロセッサがフロントエンドインターフェースに指示するデータ転送リストである。また、各エントリには、そのエントリがホストＩ／Ｏのどのエクスチェンジに関連するかを示すエクスチェンジの識別情報（すなわちエクスチェンジＩＤ）が含まれる。エクスチェンジとは、ホストとストレージ間のリード動作やライト動作等に関連する一連の作業を示す。

【0052】

図３のＯＱ２０１では、例として、ｉ－１番目からｉ＋５番目のエレメントにエントリが格納されている。ＯＱ２０１のその他のエントリは空である。ＯＱ＿ＰＩ（Ｐｒｏｄｕｃｅｒ Ｉｎｄｅｘ）３０１は、フロントエンドインターフェースが次にエントリを格納するエレメントの場所を示す。ＯＱ＿ＣＩ（Ｃｏｎｓｕｍｅｒ Ｉｎｄｅｘ）３０２は、プロセッサが次に読み出すエントリが格納されているエレメントの場所を示す。ＯＱ＿ＰＩ３０１とＯＱ＿ＣＩ３０２が同じエレメントを示す場合は、ＯＱ２０１には一つも未処理のエントリが格納されておらず、空である状態を示す。また、ｉ－１番目のエレメントには、処理が終わった最新のエントリが格納されている。プロセッサは、このエントリのエクスチェンジＩＤを調べることにより、どのエクスチェンジに関連するエントリの処理が完了したかを判断することができる。

【0053】

図３のＩＱ２０２では、例として、ｊ－１番目からｉ＋４番目のエレメントにエントリが格納されている。ＩＱ２０２のその他のエントリは空である。ＩＱ＿ＰＩ３１１は、プロセッサが次にエントリを格納するエレメントの場所を示す。ＩＱ＿ＣＩ３１２は、フロントエンドインターフェースが次に読み出すエントリが格納されているエレメントの場所を示す。ＩＱ＿ＰＩ３１１とＩＱ＿ＣＩ３１２が同じエレメントを示す場合は、ＩＱ２０２には一つも未処理のエントリが格納されておらず、空である状態を示す。また、ｊ－１番目のエレメントには、処理が終わった最新のエントリが格納されている。プロセッサは、このエントリのエクスチェンジＩＤを調べることにより、どのエクスチェンジに関連するエントリの処理が完了したかを判断することができる。

【0054】

図４は、実施例１に係るストレージ装置１００における、フロントエンドインターフェースとメモリとの間の、正常時のデータ転送経路を説明する図である。

【0055】

ここでは、フロントエンドインターフェース１１３とプロセッサ１１１とは図２のＯＱ２０１とＩＱ２０２とを使用し、フロントエンドインターフェース１２３とプロセッサ１２１とは図２のＯＱ２２１とＩＱ２２２とを使用する場合を想定している。

【0056】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４、リンク１１７およびプロセッサ１１１を通るデータ転送経路４００を介して、メモリ１１２にアクセスする。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４、リンク１２７およびプロセッサ１２１を通るデータ転送経路４０１を介して、メモリ１２２にアクセスする。また、メモリ１１２とメモリ１２２との間は、プロセッサ１１１、１２１がリンク１４０を通るデータ転送経路４０２を介して、データを転送する。

【0057】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４、リンク１１７を介して、プロセッサ１１１に割込みを送信する。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４、リンク１２７を介して、プロセッサ１２１に割込みを送信する。

【0058】

図５は、実施例１に係るストレージ装置１００における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【0059】

ここでは、フロントエンドインターフェース１１３とプロセッサ１２１とは図２のＯＱ２２３とＩＱ２２４とを使用し、フロントエンドインターフェース１２３とプロセッサ１２１とは図２のＯＱ２２１とＩＱ２２２とを使用する場合を想定している。

【0060】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１５、リンク１２８およびプロセッサ１２１を通るデータ転送経路５００を介して、メモリ１２２にアクセスする。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４、リンク１２７およびプロセッサ１２１を通るデータ転送経路４０１を介して、メモリ１２２にアクセスする。また、メモリ１１２とメモリ１２２間は、プロセッサ１１１、１２１がリンク１４０を通るデータ転送経路４０２を介して、データを転送する。

【0061】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１５、リンク１２８を介して、プロセッサ１２１に割込みを送信する。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４、リンク１２７を介して、プロセッサ１２１に割込みを送信する。

【0062】

図６は、実施例１に係るストレージ装置１００における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送経路を説明する図である。

【0063】

ここでは、フロントエンドインターフェース１１３とプロセッサ１１１とは図２のＯＱ２０１とＩＱ２０２とを使用し、フロントエンドインターフェース１２３とプロセッサ１１１とは図２のＯＱ２０３とＩＱ２０４とを使用する場合を想定している。

【0064】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４、リンク１１７およびプロセッサ１１１を通るデータ転送経路４００を介して、メモリ１１２にアクセスする。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３５、リンク１１８およびプロセッサ１１１を通るデータ転送経路６００を介して、メモリ１１２にアクセスする。また、メモリ１１２とメモリ１２２間は、プロセッサ１１１、１２１がリンク１４０を通るデータ転送経路４０２を介して、データを転送する。

【0065】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４、リンク１１７を介して、プロセッサ１１１に割込みを送信する。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３５、リンク１１８を介して、プロセッサ１１１に割込みを送信する。

【0066】

図７は、実施例１に係るストレージ装置１００における、正常時のデータ転送シーケンスを説明する図である。

【0067】

ここでは、例として、フロントエンドインターフェース１１３とプロセッサ１１１とがＯＱ２０１とＩＱ２０２を使用する場合を述べる。

【0068】

先ず、ホスト装置７００が、フロントエンドインターフェース１１３に、ホストＩ／Ｏコマンド７０１を送信する。

【0069】

ホストＩ／Ｏコマンド７０１を受信したフロントエンドインターフェース１１３は、そのコマンド内容を含むエントリ７０２をＯＱ２０１にエンキューする（ステップ７０３）。

【0070】

次に、フロントエンドインターフェース１１３は、ＯＱにエントリをエンキューしたことをプロセッサ１１１に通知するため、割込み設定レジスタ２１７に設定されたアドレスに、割込みを送信する（ステップ７０４）。さらに、フロントエンドインターフェース１１３は、メモリ１１２にある、ＯＱ２０１のＯＱ＿ＰＩを更新する（ステップ７０５）。

【0071】

割込みを受信したプロセッサ１１１は、ＯＱ２０１からホストＩ／Ｏコマンドの内容が格納されたエントリを読み出す（ステップ７０６）。さらに、プロセッサ１１１は、フロントエンドインターフェース１１３にある、ＯＱ２０１のＯＱ＿ＣＩを更新する（ステップ７０７）。

【0072】

次に、プロセッサ１１１は、ホストＩ／Ｏコマンド７０１に対応するデータ転送リストを含むエントリを、ＩＱ２０２にエンキューする（ステップ７０８）。さらに、プロセッサ１１１は、フロントエンドインターフェース１１３にある、ＩＱ２０２のＩＱ＿ＰＩを更新する（ステップ７０９）。

【0073】

ＩＱ＿ＰＩを更新されたフロントエンドインターフェース１１３は、ＩＱ２０２からデータ転送リストを含むエントリを読み出す（ステップ７１０）。

【0074】

続いて、ホスト装置７００とメモリ１１２との間で、ＩＱ２０２から読み出されたエントリに含まれるデータ転送リストに従い、フロントエンドインターフェース１１３がデータ転送を行う（ステップ７１１）。

【0075】

データ転送が完了すると、フロントエンドインターフェース１１３は、メモリ１１２にある、ＩＱ２０２のＩＱ＿ＣＩを更新する（ステップ７１２）。

【0076】

このようにして、プロセッサ１１１は、フロントエンドインターフェース１１３が受信したホストＩ／Ｏコマンド７０１を処理できる。

【0077】

図８は、実施例１に係るストレージ装置１００における、フロントエンドインターフェースのエンキュー先キュー切り換え後のデータ転送シーケンスを説明する図である。

【0078】

ここでは、例として、フロントエンドインターフェース１１３とプロセッサ１２１とがＯＱ２２３とＩＱ２２４とを使用する場合を述べる。

【0079】

先ず、ホスト装置７００が、フロントエンドインターフェース１１３に、ホストＩ／Ｏコマンド８０１を送信する。

【0080】

ホストＩ／Ｏコマンド８０１を受信したフロントエンドインターフェース１１３は、そのコマンド内容を含むエントリ８０２をＯＱ２２３にエンキューする（ステップ８０３）。

【0081】

次に、フロントエンドインターフェース１１３は、ＯＱにエントリをエンキューしたことをプロセッサ１２１に通知するため、割込み設定レジスタ２１８に設定されたアドレスに、割込みを送信する（ステップ８０４）。さらに、フロントエンドインターフェース１１３は、メモリ１２２にある、ＯＱ２２３のＯＱ＿ＰＩを更新する（ステップ８０５）。

【0082】

割込みを受信したプロセッサ１２１は、ＯＱ２２３からホストＩ／Ｏコマンドの内容が格納されたエントリを読み出す（ステップ８０６）。さらに、プロセッサ１２１は、フロントエンドインターフェース１１３にある、ＯＱ２２３のＯＱ＿ＣＩを更新する（ステップ８０７）。

【0083】

次に、プロセッサ１２１は、ホストＩ／Ｏコマンド８０１に対応するデータ転送リストを含むエントリを、ＩＱ２２４にエンキューする（ステップ８０８）。さらに、プロセッサ１２１は、フロントエンドインターフェース１１３にある、ＩＱ２２４のＩＱ＿ＰＩを更新する（ステップ８０９）。

【0084】

ＩＱ＿ＰＩを更新されたフロントエンドインターフェース１１３は、ＩＱ２２４からデータ転送リストを含むエントリを読み出す（ステップ８１０）。

【0085】

続いて、ホスト装置７００とメモリ１２２の間で、ＩＱ２２４から読み出されたエントリに含まれるデータ転送リストに従い、フロントエンドインターフェース１１３がデータ転送を行う（ステップ８１１）。

【0086】

データ転送が完了すると、フロントエンドインターフェース１１３は、メモリ１２２にある、ＩＱ２２４のＩＱ＿ＣＩを更新する（ステップ８１２）。

【0087】

このようにして、プロセッサ１２１は、フロントエンドインターフェース１１３が受信したホストＩ／Ｏコマンド８０１を処理できる。

【0088】

図９は、実施例１に係るストレージ装置１００において、片方のコントローラを再起動する場合のフローチャートを説明する図である。

【0089】

ここでは、例として、コントローラ１１０を再起動する場合に、フロントエンドインターフェース１１３が受信したホストＩ／Ｏの処理を、コントローラ１２０のプロセッサ１２１が引き継ぐ場合の処理フローを述べる。

【0090】

先ず、プロセッサ１１１が、コントローラ１２０が再起動中か否かを確認する（ステップ９０１）。

【0091】

次に、ステップ９０２において、コントローラ１２０が再起動中であれば、ステップ９０１に戻る。再起動中でなければ、ステップ９０３へ進む。

【0092】

次に、プロセッサ１１１は、プロセッサ１２１に、コントローラ１１０の再起動処理の開始を通知する（ステップ９０３）。

【0093】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３に、操作対象キューをＯＱ２０１、ＩＱ２０２からＯＱ２２３、ＩＱ２２４へ切り換える、キュー切り換えコマンドを送信する（ステップ９０４）。

【0094】

キュー切り換えコマンドを受信したフロントエンドインターフェース１１３は、その後受信したホストＩ／Ｏコマンドを、ＯＱ２２３へエンキューするようになる（ステップ９０５）。言い換えれば、フロントエンドインターフェース１１３は、新しく受信したエクスチェンジから、エンキュー先のＯＱを切り換える。エクスチェンジが新しく始まったか否かは、ホストＩ／Ｏコマンドに含まれるエクスチェンジＩＤを調べることで判断することができる。

【0095】

すなわち、フロントエンドインターフェース１１３は、プロセッサ１１１からキュー切り換えコマンドを受信した後にホスト装置７００から受信したホストＩ／Ｏコマンドのうち、最初にエクスチェンジＩＤが切り替わったホストＩ／Ｏコマンド（すなわち新しいエクスチェンジＩＤが付与された最初のホストＩ／Ｏコマンド）及びそれより後のホストＩ／Ｏコマンドを、ＯＱ２２３へエンキューする。

【0096】

次に、プロセッサ１１１は、ＯＱ２０１とＩＱ２０２が空になるのを待つ（ステップ９０６）。プロセッサ１１１は、ＯＱ２０１のＯＱ＿ＰＩとＯＱ＿ＣＩが等しい場合に、ＯＱ２０１が空であると判断することができる。同様に、プロセッサ１１１は、ＩＱ２０２のＩＱ＿ＰＩとＩＱ＿ＣＩが等しい場合に、ＩＱ２０２が空であると判断することができる。ＯＱ２０１とＩＱ２０２が空であれば、フロントエンドインターフェース１１３が受信したホストＩ／Ｏであって、ＯＱ２０１に関連してプロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0097】

さらに、ＯＱ２０１に関連する未完了のホストＩ／Ｏが無いことを確実にするため、プロセッサ１１１は、ＯＱ２０１で最も最近に処理されたホストＩ／Ｏコマンドに対応するエントリと、ＩＱ２０２で最も最近に処理されたレスポンスに対応するエントリについて、それらに含まれるエクスチェンジＩＤが一致するかを調べてもよい。ＯＱ２０１とＩＱ２０２が空であり、且つそれら２つのエクスチェンジＩＤが一致する場合、フロントエンドインターフェース１１３が受信したホストＩ／Ｏであって、プロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0098】

次に、ストレージ装置１００は、コントローラ１１０を閉塞し、ＯＳのアップデート等の必要な処理を実施する。そして、ストレージ装置１００は、片方のみのコントローラ１２０で動作を継続する。その後、ストレージ装置１００は、コントローラ１１０を再起動する。それに伴いプロセッサ１１１が停止し、再起動する（ステップ９０７）。

【0099】

コントローラ１１０の再起動後、プロセッサ１１１は、フロントエンドインターフェース１１３のキュー切り換え設定状況を確認する（ステップ９０８）。

【0100】

次に、ステップ９０９において、ホストＩ／Ｏコマンドエンキュー先がＯＱ２２３である場合は、ステップ９１０に進む。そうでなければ、処理を終了する。

【0101】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３の操作対象キューが切り換えられた状態でのコントローラ１１０再起動を、プロセッサ１２１へ通知する（ステップ９１０）。

【0102】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３に、操作対象キューをＯＱ２２３、ＩＱ２２４からＯＱ２０１、ＩＱ２０２へ切り換える、キュー切り換えコマンドを送信する（ステップ９１１）。

【0103】

キュー切り換えコマンドを受信したフロントエンドインターフェース１１３は、その後新しいエクスチェンジＩＤで受信したホストＩ／Ｏコマンドを、ＯＱ２０１へエンキューするようになる（ステップ９１２）。

【0104】

次に、プロセッサ１１１は、ＯＱ２２３とＩＱ２２４が空になるのを待つ（ステップ９１３）。プロセッサ１１１は、ＯＱ２２３のＯＱ＿ＰＩとＯＱ＿ＣＩが等しい場合に、ＯＱ２２３が空であると判断することができる。同様に、プロセッサ１１１は、ＩＱ２２４のＩＱ＿ＰＩとＩＱ＿ＣＩが等しい場合に、ＩＱ２２４が空であると判断することができる。ＯＱ２２３とＩＱ２２４が空ということは、プロセッサ１２１が処理すべきフロントエンドインターフェース１１３が受信した未完了のホストＩ／Ｏが無いことを意味する。

【0105】

さらに、ＯＱ２２３に関連する未完了のホストＩ／Ｏが無いことを確実にするため、プロセッサ１１１は、ＯＱ２２３で最も最近に処理されたホストＩ／Ｏコマンドに対応するエントリと、ＩＱ２２４で最も最近に処理されたレスポンスに対応するエントリについて、それらに含まれるエクスチェンジＩＤが一致するかを調べてもよい。

【0106】

最後に、プロセッサ１１１はプロセッサ１２１へ、コントローラ１１０の再起動処理完了を通知する（ステップ９１４）。

【0107】

以上述べたように、実施例１に係るストレージ装置１００は、フロントエンドインターフェースによるエンキュー先ＯＱの切り換え処理が完了し、かつ、切り換え前に処理中であったホストＩ／Ｏが完了した後にコントローラを再起動することにより、片方のコントローラを再起動してもホストＩ／Ｏが途切れることがない。

【0108】

なお、実施例１に係るストレージ装置１００では、各フロントエンドインターフェースがコントローラ毎に一対のＯＱとＩＱを配置する例を説明したが、ストレージ装置１００は、２対以上のＯＱとＩＱを配置してもよい。例えば、各フロントエンドインターフェースがコントローラ毎に２対のＯＱとＩＱを配置する場合、その２対を切り換え処理の単位とする。

【0109】

また、例えば、コントローラ１１０のプロセッサ１１１やメモリ１１２等に故障が発生した場合を想定してもよい。そのような場合でも、ＮＴＢ２１１、２１４、２１５によりその影響が、フロントエンドインターフェース１１３及びコントローラ１２０には伝わらない。ただし、プロセッサ１１１に故障が発生した場合にはプロセッサ１１１がフロントエンドインターフェース１１３に対してキュー切り換えコマンドを送信することができない。その場合、リンク１４０を介したハートビート等で、プロセッサ１１１の故障発生を検出したプロセッサ１２１が、フロントエンドインターフェース１１３に対して、ホストＩ／Ｏコマンドのエンキュー先を正常なコントローラ１２０側へ切り換える指示を、リンク１２８、ＮＴＢ２１５及びＰＣＩｅスイッチ１１５を介して送信する。これにより、実施例１に係るストレージ装置１００は動作を継続することができる。ただし、この場合は、ホスト装置が故障したコントローラ１１０で処理中であった未完了Ｉ／Ｏを再送する必要がある。

【実施例0110】

次に、図１０から図１１を参照して、実施例２に係るストレージ装置の説明を行う。実施例２に係るストレージ装置の構成は、以下に説明する相違点を除き、図１から図９に示された実施例１に係るストレージ装置と同様であるので、説明を省略する。

【0111】

実施例２に係るストレージ装置１００は、正常時に、ＯＱ２０１及びＩＱ２０２の組と、ＯＱ２２３及びＩＱ２２４の組と、の両方を使用して、フロントエンドインターフェース１１３と、プロセッサ１１１、１２１との間のデータ転送を制御する。この場合、フロントエンドインターフェース１１３が受信したホストＩ／Ｏコマンドを、ＯＱ２０１またはＯＱ２２３を介してプロセッサ１１１、１２１の何れかが受信する。そして、プロセッサ１１１からの指示により、データ転送に、ＯＱ２０１及びＩＱ２０２の組を使用するか、ＯＱ２２３及びＩＱ２２４の組を使用するか、を切り換えることができる。

【0112】

同様に、実施例２に係るストレージ装置１００は、正常時に、ＯＱ２２１及びＩＱ２２２の組と、ＯＱ２０３及びＩＱ２０４の組と、の両方を使用して、フロントエンドインターフェース１２３と、プロセッサ１１１、１２１との間のデータ転送を制御する。この場合、フロントエンドインターフェース１２３が受信したホストＩ／Ｏコマンドを、ＯＱ２２１またはＯＱ２０３を介してプロセッサ１１１、１２１の何れかが受信する。そして、プロセッサ１２１からの指示により、データ転送に、ＯＱ２２１及びＩＱ２２２の組を使用するか、ＯＱ２０３及びＩＱ２０４の組を使用するか、を切り換えることができる。

【0113】

なお、実施例２に係るストレージ装置におけるこれらの切り換え処理のことを、「キュー片寄せ」処理と呼ぶことにする。

【0114】

図１０は、実施例２に係るストレージ装置における、フロントエンドインターフェースとメモリとの間の、正常時のデータ転送経路を説明する図である。

【0115】

ここでは、フロントエンドインターフェース１１３およびプロセッサ１１１は図２のＯＱ２０１およびＩＱ２０２を使用し、フロントエンドインターフェース１１３およびプロセッサ１２１は図２のＯＱ２２３およびＩＱ２２４を使用する場合を想定している。

【0116】

また、フロントエンドインターフェース１２３およびプロセッサ１２１は図２のＯＱ２２１およびＩＱ２２２を使用し、フロントエンドインターフェース１２３およびプロセッサ１１１は図２のＯＱ２０３およびＩＱ２０４を使用する場合を想定している。

【0117】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４、リンク１１７およびプロセッサ１１１を通るデータ転送経路４００を介して、メモリ１１２にアクセスする。また、フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１５、リンク１２８およびプロセッサ１２１を通るデータ転送経路１０００を介して、メモリ１２２にアクセスする。

【0118】

フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４、リンク１２７およびプロセッサ１２１を通るデータ転送経路４０１を介して、メモリ１２２にアクセスする。また、フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３５、リンク１１８およびプロセッサ１１１を通るデータ転送経路１００１を介して、メモリ１１２にアクセスする。

【0119】

また、メモリ１１２とメモリ１２２との間は、プロセッサ１１１および１２１がリンク１４０を通るデータ転送経路４０２を介して、データを転送する。

【0120】

フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１４およびリンク１１７を介して、プロセッサ１１１に割込みを送信する。フロントエンドインターフェース１１３は、ＰＣＩｅスイッチ１１５、ＮＴＢ２１５およびリンク１２８を介して、プロセッサ１２１に割込みを送信する。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３５およびリンク１１８を介して、プロセッサ１１１に割込みを送信する。フロントエンドインターフェース１２３は、ＰＣＩｅスイッチ１２５、ＮＴＢ２３４およびリンク１２７を介して、プロセッサ１２１に割込みを送信する。

【0121】

図１１は、実施例２に係るストレージ装置において、片方のコントローラを再起動する場合のフローチャートを説明する図である。

【0122】

ここでは、例として、コントローラ１１０を再起動する場合に、フロントエンドインターフェース１１３が受信したホストＩ／Ｏの処理を、コントローラ１２０のプロセッサ１２１が引き継ぐ場合の処理フローを述べる。

【0123】

先ず、プロセッサ１１１が、コントローラ１２０が再起動中か否かを確認する（ステップ１１０１）。

【0124】

次に、ステップ１１０２において、コントローラ１２０が再起動中であれば、ステップ１１０１に戻る。再起動中でなければ、ステップ１１０３へ進む。

【0125】

次に、プロセッサ１１１は、プロセッサ１２１に、コントローラ１１０の再起動処理の開始を通知する（ステップ１１０３）。

【0126】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３に、操作対象キューをＯＱ２２３およびＩＱ２２４のみに切り換えるための、キュー片寄せコマンドを送信する。プロセッサ１２１は、フロントエンドインターフェース１２３に、操作対象キューをＯＱ２２１およびＩＱ２２３のみに切り換えるための、キュー片寄せコマンドを送信する（ステップ１１０４）。

【0127】

キュー片寄せコマンドを受信したフロントエンドインターフェース１１３は、その後新しいエクスチェンジＩＤで受信したホストＩ／Ｏコマンドを、ＯＱ２２３のみにエンキューするようになる。キュー片寄せコマンドを受信したフロントエンドインターフェース１２３は、その後新しいエクスチェンジＩＤで受信したホストＩ／Ｏコマンドを、ＯＱ２２１のみにエンキューするようになる（ステップ１１０５）。

【0128】

次に、プロセッサ１１１は、ＯＱ２０１、ＩＱ２０２、ＯＱ２０３およびＩＱ２０４が空になるのを待つ（ステップ１１０６）。プロセッサ１１１は、ＯＱ２０１のＯＱ＿ＰＩとＯＱ＿ＣＩとが等しい場合に、ＯＱ２０１が空であると判断することができる。同様に、プロセッサ１１１は、ＩＱ２０２のＩＱ＿ＰＩとＩＱ＿ＣＩとが等しい場合に、ＩＱ２０２が空であると判断することができる。ＯＱ２０１およびＩＱ２０２が空であれば、フロントエンドインターフェース１１３が受信したホストＩ／Ｏであって、ＯＱ２０１に関連してプロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0129】

さらに、ＯＱ２０１に関連する未完了のホストＩ／Ｏが無いことを確実にするため、プロセッサ１１１は、ＯＱ２０１で最も最近に処理されたホストＩ／Ｏコマンドに対応するエントリと、ＩＱ２０２で最も最近に処理されたレスポンスに対応するエントリについて、それらに含まれるエクスチェンジＩＤが一致するかを調べてもよい。ＯＱ２０１およびＩＱ２０２が空であり、且つそれら２つのエクスチェンジＩＤが一致する場合、フロントエンドインターフェース１１３が受信したホストＩ／Ｏであって、ＯＱ２０１およびＩＱ２０２に関連してプロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0130】

また、プロセッサ１１１は、ＯＱ２０３のＯＱ＿ＰＩとＯＱ＿ＣＩとが等しい場合に、ＯＱ２０３が空であると判断することができる。同様に、プロセッサ１１１は、ＩＱ２０４のＩＱ＿ＰＩとＩＱ＿ＣＩとが等しい場合に、ＩＱ２０４が空であると判断することができる。ＯＱ２０３およびＩＱ２０４が空であれば、フロントエンドインターフェース１２３が受信したホストＩ／Ｏであって、ＯＱ２０３に関連してプロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0131】

さらに、ＯＱ２０３に関連する未完了のホストＩ／Ｏが無いことを確実にするため、プロセッサ１１１は、ＯＱ２０３で最も最近に処理されたホストＩ／Ｏコマンドに対応するエントリと、ＩＱ２０４で最も最近に処理されたレスポンスに対応するエントリについて、それらに含まれるエクスチェンジＩＤが一致するかを調べてもよい。ＯＱ２０３およびＩＱ２０４が空であり、且つそれら２つのエクスチェンジＩＤが一致する場合、フロントエンドインターフェース１２３が受信したホストＩ／Ｏであって、ＯＱ２０３およびＩＱ２０４に関連してプロセッサ１１１が処理すべき未完了のホストＩ／Ｏが無いことがわかる。

【0132】

次に、実施例２に係るストレージ装置１００は、コントローラ１１０を閉塞し、ＯＳのアップデート等の必要な処理を実施する。そして、実施例２に係るストレージ装置１００は、片方のみのコントローラ１２０で動作を継続する。この閉塞処理に伴い、プロセッサ１１１が停止する。その後、ストレージ装置１００は、コントローラ１１０を再起動する。それに伴いプロセッサ１１１が停止し、再起動する（ステップ１１０７）。

【0133】

コントローラ１１０の再起動後、プロセッサ１１１は、フロントエンドインターフェース１１３の片寄せ設定状況を確認する（ステップ１１０８）。

【0134】

次に、ステップ１１０９において、ホストＩ／Ｏコマンドエンキュー先がＯＱ２２３のみである場合は、ステップ１１１０に進む。そうでなければ、処理を終了する。

【0135】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３の操作対象キューが片寄せされた状態でのコントローラ１１０再起動をプロセッサ１２１へ通知する（ステップ１１１０）。

【0136】

次に、プロセッサ１１１は、フロントエンドインターフェース１１３に、キュー片寄せ状態を解除するコマンドを送信する。プロセッサ１２１は、フロントエンドインターフェース１２３に、キュー片寄せ状態を解除するコマンドを送信する（ステップ１１１１）。

【0137】

キュー片寄せ解除コマンドを受信したフロントエンドインターフェース１１３は、その後新しいエクスチェンジＩＤで受信したホストＩ／Ｏコマンドを、ＯＱ２０１またはＯＱ２２３へエンキューするようになる。キュー片寄せ解除コマンドを受信したフロントエンドインターフェース１２３は、その後新しいエクスチェンジＩＤで受信したホストＩ／Ｏコマンドを、ＯＱ２２１またはＯＱ２０３へエンキューするようになる（ステップ１１１２）。

【0138】

最後に、プロセッサ１１１はプロセッサ１２１へ、コントローラ１１０の再起動処理完了を通知する（ステップ１１１３）。

【0139】

以上述べたように、実施例２に係るストレージ装置１００は、フロントエンドインターフェースによるエンキュー先ＯＱの片寄せ処理が完了し、かつ、片寄せ処理によるエンキュー先ＯＱの切り換えの前に処理中であったホストＩ／Ｏが完了した後にコントローラを再起動することにより、コントローラを再起動してもホストＩ／Ｏが途切れることがない。

【0140】

なお、実施例２に係るストレージ装置１００では、各フロントエンドインターフェースがコントローラ毎に一対のＯＱおよびＩＱを配置する例を説明したが、ストレージ装置１００は、二対以上のＯＱおよびＩＱを配置してもよい。例えば、各フロントエンドインターフェースがコントローラ毎に二対のＯＱおよびＩＱを配置する場合、その二対を片寄せ処理の単位とする。