知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024165380
(43)【公開日】2024-11-28
(54)【発明の名称】電子部品
(51)【国際特許分類】
H01L 25/00 20060101AFI20241121BHJP
H05K 1/18 20060101ALI20241121BHJP
H01L 23/12 20060101ALI20241121BHJP
【ＦＩ】
H01L25/00 B
H05K1/18 J
H01L23/12 B
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023081530
(22)【出願日】2023-05-17
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】110000578
【氏名又は名称】名古屋国際弁理士法人
(72)【発明者】
【氏名】笹木 悠一郎
(72)【発明者】
【氏名】國枝 大佳
(72)【発明者】
【氏名】平松 聖史
【テーマコード（参考）】
5E336
【Ｆターム（参考）】
5E336AA04
5E336AA12
5E336BB02
5E336CC31
5E336CC52
5E336CC53
5E336CC58
5E336CC60
5E336EE03
5E336GG30
(57)【要約】
【課題】メイン基板にＢＧＡ接続可能な電子部品において、コアを有するはんだボールを使用することなく、メイン基板に対し一定間隔ではんだ付けできるようにする。
【解決手段】電子部品２，４は、メイン基板と対向して配置される面１０Ｂに、第１チップ部品２４と、前記面からの高さが第１チップ部品よりも高い第２チップ部品２６と、ＢＧＡ接続のためのはんだボール２２を備える。電子部品の前記面は矩形形状であり、第２チップ部品は、前記面の周囲の各辺に平行で前記面の中心を通る２本の線分Ｘ０，Ｙ０、若しくは前記面の周囲の４つの角を対角に結んだ２本の線分にて前記面を分割した４つの分割領域Ｄ１～Ｄ４に、それぞれ、１つ以上設けられている。
【選択図】図１
【解決手段】電子部品２，４は、メイン基板と対向して配置される面１０Ｂに、第１チップ部品２４と、前記面からの高さが第１チップ部品よりも高い第２チップ部品２６と、ＢＧＡ接続のためのはんだボール２２を備える。電子部品の前記面は矩形形状であり、第２チップ部品は、前記面の周囲の各辺に平行で前記面の中心を通る２本の線分Ｘ０，Ｙ０、若しくは前記面の周囲の４つの角を対角に結んだ２本の線分にて前記面を分割した４つの分割領域Ｄ１～Ｄ４に、それぞれ、１つ以上設けられている。
【選択図】図１
【特許請求の範囲】
【請求項1】
メイン基板（４０）に対し、はんだを介してＢＧＡ接続可能な電子部品（２，４）であって、
前記メイン基板にＢＧＡ接続された際に前記メイン基板と対向する面（１０Ｂ）に実装された第１チップ部品（２４）と、
前記面の前記第１チップ部品とは異なる位置に実装され、前記面からの高さが前記第１チップ部品よりも高い第２チップ部品（２６）と、
当該電子部品を前記メイン基板に対し前記ＢＧＡ接続するために、前記面の前記第１チップ部品及び前記第２チップ部品とは異なる位置に設けられたはんだボール（２２）と、
を備え、
当該電子部品の前記面は、矩形形状であり、
前記第２チップ部品は、前記面の周囲の各辺に平行で、前記面の中心を通る２本の線分（Ｘ０，Ｙ０）、若しくは、前記面の周囲の４つの角を対角に結んだ２本の線分（ＤＬ１，ＤＬ２）、にて前記面を分割した４つの分割領域（Ｄ１～Ｄ４，ＤＡ～ＤＤ）に、それぞれ、１つ以上設けられている、電子部品。
前記メイン基板にＢＧＡ接続された際に前記メイン基板と対向する面（１０Ｂ）に実装された第１チップ部品（２４）と、
前記面の前記第１チップ部品とは異なる位置に実装され、前記面からの高さが前記第１チップ部品よりも高い第２チップ部品（２６）と、
当該電子部品を前記メイン基板に対し前記ＢＧＡ接続するために、前記面の前記第１チップ部品及び前記第２チップ部品とは異なる位置に設けられたはんだボール（２２）と、
を備え、
当該電子部品の前記面は、矩形形状であり、
前記第２チップ部品は、前記面の周囲の各辺に平行で、前記面の中心を通る２本の線分（Ｘ０，Ｙ０）、若しくは、前記面の周囲の４つの角を対角に結んだ２本の線分（ＤＬ１，ＤＬ２）、にて前記面を分割した４つの分割領域（Ｄ１～Ｄ４，ＤＡ～ＤＤ）に、それぞれ、１つ以上設けられている、電子部品。
【請求項2】
請求項１に記載の電子部品であって、
前記４つの前記分割領域にそれぞれ設けられた４つの前記第２チップ部品同士を接続することにより形成される四角形（Ｓ２）の中心と、当該電子部品の前記面の中心（ＰＣ）とが、所定の誤差範囲内にて一致している、電子部品。
前記４つの前記分割領域にそれぞれ設けられた４つの前記第２チップ部品同士を接続することにより形成される四角形（Ｓ２）の中心と、当該電子部品の前記面の中心（ＰＣ）とが、所定の誤差範囲内にて一致している、電子部品。
【請求項3】
請求項１又は請求項２に記載の電子部品であって、
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域（ＯＡ）と、前記面の中心を含む中心領域（ＣＡ）と、前記外周領域と前記中心領域との間の中間領域（ＭＡ）とに分割した３つの領域のうち、前記外周領域及び前記中心領域に、それぞれ、所定密度で複数設けられており、
前記第１チップ部品及び前記第２チップ部品は、前記はんだボールが設けられない前記中間領域に実装されている、電子部品。
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域（ＯＡ）と、前記面の中心を含む中心領域（ＣＡ）と、前記外周領域と前記中心領域との間の中間領域（ＭＡ）とに分割した３つの領域のうち、前記外周領域及び前記中心領域に、それぞれ、所定密度で複数設けられており、
前記第１チップ部品及び前記第２チップ部品は、前記はんだボールが設けられない前記中間領域に実装されている、電子部品。
【請求項4】
請求項１又は請求項２に記載の電子部品であって、
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域と、該外周領域よりも内側の内周領域（ＩＡ）とに分割した２つの領域内に、それぞれ、所定密度で複数設けられており、
前記内周領域は、前記外周領域に比べて前記はんだボールの密度が粗く、前記第１チップ部品及び前記第２チップ部品は、前記内周領域に実装されている、電子部品。
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域と、該外周領域よりも内側の内周領域（ＩＡ）とに分割した２つの領域内に、それぞれ、所定密度で複数設けられており、
前記内周領域は、前記外周領域に比べて前記はんだボールの密度が粗く、前記第１チップ部品及び前記第２チップ部品は、前記内周領域に実装されている、電子部品。
【請求項5】
請求項１又は請求項２に記載の電子部品であって、
集積回路（４）若しくは該集積回路を含む複数の電子部品を搭載したモジュール基板（１０）にて構成されている、電子部品。
集積回路（４）若しくは該集積回路を含む複数の電子部品を搭載したモジュール基板（１０）にて構成されている、電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、メイン基板に対しはんだを介してＢＧＡ接続可能な電子部品に関する。
【背景技術】
【0002】
特許文献１には、集積回路やマルチチップモジュールなどの電子部品を、メイン基板にＢＧＡ接続する技術として、２種類のはんだボールを使用することが記載されている。なお、ＢＧＡは、ボールグリッドアレイの略である。
【0003】
２種類のはんだボールのうち、第１のはんだボールは、はんだだけで構成され、第２のはんだボールは、銅又はニッケルなどの金属素材にて構成されるコアと、コアを囲むはんだとにより構成される。このため、集積回路やマルチチップモジュールなどの電子部品をメイン基板にＢＧＡ接続する際、第２のはんだボールのコアにて、電子部品とメイン基板との間隔を一定に保つことができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－４８３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記特許文献１に記載の技術によれば、電子部品に加わる荷重によって、電子部品のメイン基板との対向面がメイン基板に対し傾いたり、変形したりするのを抑制することができる。このため、例えば、電子部品のメイン基板との対向面に実装されたチップ部品がメイン基板に接触して、電子部品とメイン基板とで構成される回路基板装置が故障するのを抑制できる。
【0006】
しかし、第２のはんだボールは、はんだボールの中に金属素材にて構成されるコアを設ける必要があるので、上記特許文献１に記載の技術では、回路基板装置のコストアップを招くという問題がある。また、上記特許文献１に記載の技術では、２種類のはんだボールを使用するため、第１のはんだボールだけを使用する既存の製造装置を利用することができず、これによってもコストアップを招くという問題がある。
【0007】
本開示の一局面は、メイン基板にＢＧＡ接続可能な電子部品において、コアを有するはんだボールを使用することなく、メイン基板に対し一定間隔ではんだ付けできるようにすることを目的とする。
【課題を解決するための手段】
【0008】
本開示の一局面の電子部品は、メイン基板（４０）に対し、はんだを介してＢＧＡ接続可能な電子部品（２，４）である。そして、当該電子部品がメイン基板にＢＧＡ接続された際にメイン基板と対向する面（１０Ｂ）には、ＢＧＡ接続のためのはんだボール（２２）と、２種類のチップ部品が設けられている。
【0009】
２種類のチップ部品は、電子部品の前記面の異なる位置に実装されており、第２チップ部品（２６）は、電子部品の前記面からの高さが第１チップ部品（２４）よりも高いチップ部品にて構成されている。また、はんだボールは、電子部品の前記面において、第１チップ部品及び第２チップ部品とは異なる位置に設けられている。
【0010】
電子部品の前記面は、矩形形状である。そして、第２チップ部品は、電子部品の前記面の周囲の各辺に平行で、前記面の中心を通る２本の線分（Ｘ０，Ｙ０）、若しくは、電子部品の前記面の周囲の４つの角を対角に結んだ２本の線分（ＤＬ１，ＤＬ２）、にて前記面を分割した４つの分割領域（Ｄ１～Ｄ４，ＤＡ～ＤＤ）に、それぞれ、１つ以上設けられている。
【0011】
従って、本開示の電子部品によれば、はんだボールを介してメイン基板にはんだ付けされた際にメイン基板と対向する面の４つの分割領域に設けられた第２チップ部品によって、メイン基板との間隔を一定に保つことができる。
【0012】
つまり、メイン基板に対し電子部品をＢＧＡ接続する際には、リフローはんだ付けによりはんだボールが溶けることから、電子部品がメイン基板に対し傾くことがある。これに対し、本開示の電子部品においては、第２チップ部品が、電子部品においてメイン基板と対向する面の中心周りの４箇所以上に分散して配置される。このため、その複数の第２チップ部品により、電子部品がメイン基板に対し傾くのを抑制し、電子部品とメイン基板との間隔を一定に保つことができる。
【0013】
従って、本開示の電子部品によれば、メイン基板にＢＧＡ接続した際に、第１チップ部品がメイン基板に接触して、電気回路が故障するのを抑制できる。また、メイン基板との間隔が短くなって、電気的特性が不安定になるのを抑制できる。
【0014】
また、第２チップ部品によって、電子部品とメイン基板との間隔を一定間隔に保持することができるので、電子部品がメイン基板にＢＧＡ接続される部分のはんだの高さが安定し、はんだ寿命を安定させることができる。つまり、はんだの高さが変化すると、はんだボールの形状が変わるので、基板間でのはんだ寿命のばらつきが大きくなるが、高さを安定させることで、はんだボールの形状変化を抑制し、はんだ寿命を安定させることができる。
【0015】
また、第２チップ部品には、電子部品においてメイン基板と対向する面からの高さが、第１チップ部品よりも高いチップ部品、換言すれば、第１チップ部品よりも体格が大きい既存のチップ部品、を使用することができる。つまり、特許文献１に記載のように、高さ調整のために、金属素材にて構成されるコアを設けたはんだボールを使用する必要がない。このため、本開示の電子部品は、特許文献１に記載の技術に比べて、低コストで製造することができる。
【図面の簡単な説明】
【0016】
【図1】第１実施形態のマルチチップモジュールの構成を表す平面図である。
【図4】第２チップ部品単体の構成を表す説明図である。
【図5】第１変形例のマルチチップモジュールの構成を表す平面図である。
【図6】第２変形例のマルチチップモジュールの構成を表す平面図である。
【図7】第３変形例のマルチチップモジュールの構成を表す平面図である。
【図8】第２実施形態のマルチチップモジュールの構成を表す平面図である。
【図9】第３実施形態のマルチチップモジュールの構成を表す平面図である。
【発明を実施するための形態】
【0017】
以下、図面を参照しながら、本開示の実施形態を説明する。
［第１実施形態］
図２に示すように、本実施形態の回路基板装置５０は、マルチチップモジュール２と、メイン基板４０とを備える。また、マルチチップモジュール２は、モジュール基板１０と、モジュール基板１０の表面１０Ｆに実装された複数の電子部品１２、１４、１６とを備える。
［第１実施形態］
図２に示すように、本実施形態の回路基板装置５０は、マルチチップモジュール２と、メイン基板４０とを備える。また、マルチチップモジュール２は、モジュール基板１０と、モジュール基板１０の表面１０Ｆに実装された複数の電子部品１２、１４、１６とを備える。
【0018】
マルチチップモジュール２において、電子部品１２は、集積回路であり、モジュール基板１０の表面１０Ｆとは反対側の裏面１０Ｂには、電子部品１２との対応位置に、複数の第１チップ部品２４が実装されている。
【0019】
第１チップ部品２４は、ノイズ対策やマルチチップモジュール２の特性補正などを行うためのものであり、抵抗器、コンデンサ、インダクタなど、所定の電気特性を有する矩形形状の回路素子である。そして、第１チップ部品２４には、マルチチップモジュール２の小型・軽量化のために、比較的体格が小さいチップ部品が利用される。なお、本実施形態では、第１チップ部品２４は、電子部品１２との対応位置に設けられているが、他の電子部品１４、１６との対応位置に設けられてもよく、電子部品１２～１６の周囲の配線領域に設けられてもよい。
【0020】
また、マルチチップモジュール２は、均一なはんだにてボール状に形成されたはんだボール２２を利用して、メイン基板４０の上面にはんだ付けされている。つまり、マルチチップモジュール２は、メイン基板４０にＢＧＡ接続されている。従って、本実施形態において、マルチチップモジュール２は、本開示の電子部品に相当し、単体では、メイン基板４０にＢＧＡ接続可能である。そして、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際には、モジュール基板１０の裏面１０Ｂが、メイン基板４０に対向配置される。
【0021】
図１に示すように、はんだボール２２は、マルチチップモジュール２がメイン基板４０にＢＧＡ接続された際にメイン基板４０と対向する面、つまり、モジュール基板１０の裏面１０Ｂの、外周領域ＯＡ及び中心領域ＣＡに、それぞれ複数設けられている。
【0022】
モジュール基板１０は、矩形形状であり、裏面１０Ｂは、モジュール基板１０の外周に沿った大小２つの矩形の枠Ｌ１、Ｌ２にて、最も外側の外周領域ＯＡと、最も内側の中心領域ＣＡと、これらの間の中間領域ＭＡとに区分されている。そして、はんだボール２２は、外周領域ＯＡと中心領域ＣＡに、それぞれ、ほぼ等間隔で複数分散して設けられている。
【0023】
また、はんだボール２２が設けられない中間領域ＭＡには、上記複数の第１チップ部品２４が実装されている。また、中間領域ＭＡにおいて、第１チップ部品２４とは異なる位置には、第１チップ部品２４に比べて裏面１０Ｂからの高さが高い第２チップ部品２６が実装されている。
【0024】
第２チップ部品２６は、第１チップ部品２４よりも体格が大きいものの、第１チップ部品２４と同様、抵抗器、コンデンサ、インダクタなど、所定の電気特性を有する矩形形状の回路素子である。
【0025】
そして、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂ周囲の各辺に平行で、裏面１０Ｂの中心ＰＣを通る２本の線分Ｘ０、Ｙ０にて裏面１０Ｂを分割した４つの分割領域Ｄ１～Ｄ４に、それぞれ、１つ以上設けられている。本実施形態では、第２チップ部品２６は、各分割領域Ｄ１～Ｄ４の中間領域ＭＡ内で、中間領域ＭＡの外周及び内周の角部付近にそれぞれ設けられている。
【0026】
第１チップ部品２４及び第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの電極１０Ｅにペースト状のはんだを介して固定され、リフローはんだ付けにより電極１０Ｅにはんだ付けされる。
【0027】
また、マルチチップモジュール２において、はんだボール２２の裏面１０Ｂからの高さは、第２チップ部品２６よりも高くなっている。つまり、モジュール基板１０の裏面１０Ｂからの高さは、はんだボール２２＞第２チップ部品２６＞第１チップ部品２４となっている。従って、マルチチップモジュール２をメイン基板４０にはんだ付けする前には、はんだボール２２がメイン基板４０の基板面に当接される。
【0028】
そして、マルチチップモジュール２をメイン基板４０にはんだ付けする際には、リフローはんだ付けにより、はんだボール２２が溶けることから、マルチチップモジュール２とメイン基板４０との間隔が短くなる。第２チップ部品２６は、第１チップ部品２４に比べて裏面１０Ｂからの高さが高いことから、はんだボール２２が溶けることで、メイン基板４０に当接される。
【0029】
従って、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂとメイン基板４０の基板面との間隔を、第１チップ部品２４がメイン基板４０に接触することのない一定間隔以上に保持する、高さ調整部品として機能する。
【0030】
次に、図３に示すように、メイン基板４０において、第２チップ部品２６との対応位置には、はんだ付け用の電極４０Ｅが設けられている。この電極４０Ｅには、マルチチップモジュール２がメイン基板４０にはんだ付けされる前に、ペースト状のはんだが塗布される。このペースト状のはんだは、リフローはんだ付けによりマルチチップモジュール２をメイン基板４０にはんだ付けする際に溶けることから、第２チップ部品２６は、モジュール基板１０の電極１０Ｅだけでなく、メイン基板４０の電極４０Ｅにもはんだ付けされる。
【0031】
モジュール基板１０及びメイン基板４０において、第２チップ部品２６がはんだ付けされる電極１０Ｅ、４０Ｅは、基板表面に形成された配線パターンのうち、ソルダレジストが設けられていない配線パターンにて構成される。そして、本実施形態では、これらの電極１０Ｅ、４０Ｅは、回路基板装置５０の電気回路に接続されない独立した配線パターンにて構成される。
【0032】
このため、第２チップ部品２６は、図３Ａに示すように、所定の電気特性を有する本体部分の両端に設けられた２つの電極層２６Ｅを使って、モジュール基板１０の電極１０Ｅとメイン基板４０の電極４０Ｅとを、それぞれ、同時に接続することができる。
【0033】
なお、図３Ａにおいて、第２チップ部品２６がはんだ付けされる電極１０Ｅ、４０Ｅは、第２チップ部品２６の２つの電極層２６Ｅに対応して、２箇所に設けられている。しかし、これら各電極１０Ｅ、４０Ｅは回路基板装置５０の電気回路に接続されないので、第２チップ部品２６の２つの電極層２６Ｅをはんだ付けできるように、１つにまとめられてもよい。
【0034】
またこのように、第２チップ部品２６を、回路基板装置５０の電気回路に接続しない高さ調整部品として使用する場合、第２チップ部品２６としては、図４Ａに示す構成のチップ部品２６Ａを利用するとよい。
【0035】
つまり、図４Ａに示すチップ部品２６Ａには、チップ部品２６Ａの長手方向両端側の２箇所に、導電体層にて構成される電極層２６Ｅが設けられている。そして、その２つの電極層２６Ｅは、チップ部品２６Ａにおいて、長手方向両端側の端面、及び、モジュール基板１０やメイン基板４０に対し対向配置される表裏面だけでなく、表裏面の間の両側面にも設けられている。
【0036】
従って、第２チップ部品２６として、図４Ａに示すチップ部品２６Ａを使用すれば、チップ部品２６Ａの表裏面、両側面及び端面の５箇所に設けられた電極層２６Ｅを使って、電極１０Ｅと電極４０Ｅとを、直接、はんだ２７にて接続することができる。つまり、この場合、第２チップ部品２６を利用して、モジュール基板１０とメイン基板４０とを、より強固に接続することができる。
【0037】
このように、表裏面、両側面及び端面に電極層２６Ｅを備えたチップ部品２６Ａとしては、コンデンサが一般的である。このため、本実施形態のように、第２チップ部品２６を、回路基板装置５０の電気回路に接続されない、独立した高さ調整部品として使用する場合には、第２チップ部品２６として、コンデンサのチップ部品を利用するようにするとよい。
【0038】
ところで、第２チップ部品２６は、モジュール基板１０のメイン基板４０からの高さを調整する高さ調整部品として利用できるだけでなく、回路基板装置５０の電気回路の一部を構成する電子部品として利用することもできる。この場合、第２チップ部品２６に、コンデンサを利用すると、電気回路の信号経路のインピーダンスが変化して、電気回路の高周波特性に影響を与えることが考えられる。
【0039】
そこで、第２チップ部品２６を、回路基板装置５０の電気回路の一部として利用する際には、第２チップ部品２６として、電気回路の高周波特性に影響を与えることが少ない、抵抗器を利用するとよい。
【0040】
なお、抵抗器のチップ部品は、図４Ｂに示すチップ部品２６Ｂのように、図４Ａに示したチップ部品２６Ａと同様、長手方向両端側の２箇所に電極層２６Ｅが設けられるものの、各電極層２６Ｅは、チップ部品２６Ｂの両側面に設けられないのが一般的である。
【0041】
次に、第２チップ部品２６を回路基板装置５０の電気回路の一部として使用する場合には、図３Ｂに示すように、モジュール基板１０及びメイン基板４０に、第２チップ部品２６の２つの電極層２６Ｅに各々はんだ付けされる２つの電極１０Ｅ、４０Ｅを設ける。
【0042】
そして、モジュール基板１０及びメイン基板４０の２つの電極１０Ｅ、４０Ｅのうち、第２チップ部品２６において異なる電極層２６Ｅに接続される電極１０Ｅ、４０Ｅを、モジュール基板１０及びメイン基板４０の電気回路に接続する。
【0043】
このようにすれば、第２チップ部品２６を、高さ調整部品として利用できるだけでなく、モジュール基板１０の電気回路とメイン基板４０の電気回路とを接続して、両基板間の信号経路を形成する電子部品としても利用することができる。
【0044】
なお、第２チップ部品２６としては、必ずしも、コンデンサ、或いは、抵抗器のチップ部品２６Ａ、２６Ｂを用いる必要はなく、インダクタのチップ部品を利用することもできる。つまり、第２チップ部品２６としては、抵抗、コンデンサ、インダクタなどの電気特性を有するチップ部品を利用することができる。
【0045】
そして、これらのチップ部品には、既存のものを利用することができ、第２チップ部品２６には、既存のチップ部品の中から、第１チップ部品２４に比べて体格が大きいチップ部品を選択すればよい。
【0046】
このため、第１チップ部品２４及び第２チップ部品２６をモジュール基板１０へマウントする際には、一般的なマウント装置を利用することができ、マルチチップモジュール２、延いては、回路基板装置５０の製造コストが上昇するのを抑制することができる。
【0047】
以上説明したように、本実施形態のマルチチップモジュール２においては、集積回路を含む複数の電子部品１２～１６がモジュール基板１０の表面１０Ｆに搭載され、モジュール基板１０の裏面１０Ｂに複数のはんだボール２２が設けられている。このため、マルチチップモジュール２は、この複数のはんだボール２２を利用して、メイン基板４０にＢＧＡ接続可能である。
【0048】
また、モジュール基板１０の裏面１０Ｂには、ＢＧＡ接続のためのはんだボール２２とは別に、第１チップ部品２４及び第２チップ部品２６の２種類のチップ部品が設けられている。そして、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂからの高さが第１チップ部品２４よりも高いチップ部品にて構成されている。
【0049】
第１チップ部品２４は、モジュール基板１０の裏面１０Ｂにおいて、表面１０Ｆに設けられた電子部品１２との対応位置に設けられており、第２チップ部品２６は、第１チップ部品２４とは異なる位置に設けられている。
【0050】
また、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの周囲の各辺に平行で、裏面１０Ｂの中心ＰＣを通る２本の線分Ｘ０、Ｙ０にて分割された、裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４に、それぞれ、設けられている。
【0051】
そして、第２チップ部品２６は、各分割領域Ｄ１～Ｄ４において、はんだボール２２が設けられない中間領域ＭＡ内で、中間領域ＭＡの外周及び内周の角部付近に設けられている。
【0052】
従って、中間領域ＭＡの外周の角部付近、若しくは、中間領域ＭＡの内周の角部付近に設けられた４つの第２チップ部品２６同士を接続することにより形成される四角形の中心は、モジュール基板１０の裏面１０Ｂの中心ＰＣとほぼ一致する。
【0053】
このため、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際、各分割領域Ｄ１～Ｄ４に設けられた第２チップ部品２６には、モジュール基板１０からほぼ均等に荷重が加わり、モジュール基板１０がメイン基板４０に対し傾くのを抑制できる。
【0054】
よって、本実施形態のマルチチップモジュール２によれば、第２チップ部品２６によって、モジュール基板１０とメイン基板４０との間隔が一定となるように、メイン基板４０にＢＧＡ接続することができる。
【0055】
従って、本実施形態のマルチチップモジュール２によれば、メイン基板４０にＢＧＡ接続した際に、第１チップ部品２４がメイン基板４０に接触して、マルチチップモジュール２の電気回路が故障したり、電気回路の電気的特性が不安定になるのを抑制できる。
【0056】
また、第２チップ部品２６によって、モジュール基板１０とメイン基板４０との間隔を一定間隔に保持することができるので、マルチチップモジュール２がメイン基板４０にＢＧＡ接続される部分のはんだの高さも安定する。その結果、はんだボール２２の形状変化を抑制し、はんだ寿命を安定させることができる。
【0057】
また、第２チップ部品２６には、モジュール基板１０の裏面１０Ｂからの高さが第１チップ部品２４よりも高いチップ部品を使用すればよく、特許文献１に記載のように、高さ調整のために、コアを有する特殊なはんだボールを使用する必要がない。このため、本実施形態のマルチチップモジュール２は、特許文献１に記載の技術に比べて、低コストで製造することができる。
【0058】
ここで、本実施形態では、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４において、中間領域ＭＡ内の外周及び内周の角部付近に１つずつ設けられるものとして説明した。
【0059】
しかし、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４に少なくとも１つ以上設けられていればよく、第２チップ部品２６の配置位置についても、はんだボール２２や第１チップ部品２４と異なる位置であればよい。
【0060】
そこで、次に、本第１実施形態の変形例について説明する。
（第１変形例）
図５に示すように、第１変形例のマルチチップモジュール２においては、第２チップ部品２６が、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４の中間領域ＭＡ内に、それぞれ、１つずつ設けられている。また、各第２チップ部品２６は、４つの分割領域Ｄ１～Ｄ４において、中間領域ＭＡの外周の角部と内周の角部との間の中間位置に配置されている。
（第１変形例）
図５に示すように、第１変形例のマルチチップモジュール２においては、第２チップ部品２６が、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４の中間領域ＭＡ内に、それぞれ、１つずつ設けられている。また、各第２チップ部品２６は、４つの分割領域Ｄ１～Ｄ４において、中間領域ＭＡの外周の角部と内周の角部との間の中間位置に配置されている。
【0061】
このため、本第１変形例のマルチチップモジュール２においても、メイン基板４０にＢＧＡ接続する際にモジュール基板１０がメイン基板４０に対し傾くのを抑制することができ、上記実施形態と同様の効果を得ることができる。
【0062】
（第２変形例）
図６に示すように、第２変形例のマルチチップモジュール２においては、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４のうち、分割領域Ｄ１に第２チップ部品２６が２個設けられ、分割領域Ｄ２～Ｄ４に第２チップ部品２６が１個設けられている。また、第２チップ部品２６は、各分割領域Ｄ１～Ｄ４の中間領域ＭＡ内で、任意の位置に設けられおり、各分割領域Ｄ１～Ｄ４での配置位置が異なっている。
図６に示すように、第２変形例のマルチチップモジュール２においては、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４のうち、分割領域Ｄ１に第２チップ部品２６が２個設けられ、分割領域Ｄ２～Ｄ４に第２チップ部品２６が１個設けられている。また、第２チップ部品２６は、各分割領域Ｄ１～Ｄ４の中間領域ＭＡ内で、任意の位置に設けられおり、各分割領域Ｄ１～Ｄ４での配置位置が異なっている。
【0063】
このように、本第２変形例のマルチチップモジュール２においては、４つの分割領域Ｄ１～Ｄ４に設けられる第２チップ部品２６の数及び配置位置が、上記実施形態とは異なるものの、第２チップ部品２６は、各分割領域Ｄ１～Ｄ４に少なくとも１つ以上設けられる。従って、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの中心ＰＣ周りに分散して配置されることになる。
【0064】
よって、本第２変形例においても、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際に、モジュール基板１０がメイン基板４０に対し傾くのを抑制することができ、上記実施形態と同様の効果を得ることができる。
【0065】
また、本第２変形例のマルチチップモジュール２においては、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４での第２チップ部品２６の配置位置を、それぞれ、任意に設定できる。
【0066】
このため、例えば、モジュール基板１０の表面１０Ｆに設けられる電子部品との対応位置に第２チップ部品２６を配置するとか、その電子部品から大きな荷重が加わる領域に第２チップ部品２６を複数配置するといったことができる。従って、本第２変形例によれば、マルチチップモジュール２の設計の自由度を高めることができる。
【0067】
（第３変形例）
図７に示すように、第３変形例のマルチチップモジュール２においては、本第２変形例と同様、４つの分割領域Ｄ１～Ｄ４に設けられる第２チップ部品２６の数及び配置位置が、上記実施形態とは異なる。
図７に示すように、第３変形例のマルチチップモジュール２においては、本第２変形例と同様、４つの分割領域Ｄ１～Ｄ４に設けられる第２チップ部品２６の数及び配置位置が、上記実施形態とは異なる。
【0068】
具体的には、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂの４つの分割領域Ｄ１～Ｄ４の中間領域ＭＡ内に、それぞれ、分割領域Ｄ２では２個、分割領域Ｄ１、Ｄ３、Ｄ４では１個、設けられている。
【0069】
そして、各分割領域Ｄ１～Ｄ４の中から１つずつ選択された４つの第２チップ部品２６-1、２６-2、２６-3、２６-4は、これらを結ぶ線分にて形成される四角形Ｓ２の中心が、モジュール基板１０の裏面１０Ｂの中心ＰＣとほぼ一致するように配置されている。
【0070】
つまり、第２チップ部品２６-1～２６-4は、第２チップ部品２６-1～２６-4同士を接続することにより形成される四角形Ｓ２の中心が、所定の誤差範囲内にて、モジュール基板１０の裏面１０Ｂの中心ＰＣと一致するように配置されている。なお、所定の誤差範囲は、例えば、モジュール基板１０の裏面１０Ｂの長さに対し、ずれ量が１０％以内である。
【0071】
このため、本第３変形例のマルチチップモジュール２によれば、第２変形例に比べて、メイン基板４０にＢＧＡ接続する際に、モジュール基板１０の裏面１０Ｂの第２チップ部品２６に加わる荷重をより良好に分散させて、モジュール基板１０が傾くのを抑制できる。
【0072】
つまり、図６に示すように、第２変形例では、各分割領域Ｄ１～Ｄ４から選択された４つの第２チップ部品２６-1～２６-4同士を接続することにより形成される四角形Ｓ１の中心が、モジュール基板１０の裏面１０Ｂの中心ＰＣからずれている。このため、第２変形例では、メイン基板４０にＢＧＡ接続する際に、モジュール基板１０がメイン基板４０に対し少し傾くことも考えられるが、第３変形例では、こうした問題が発生するのを抑制できる。
【0073】
［第２実施形態］
第１実施形態では、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂ周囲の各辺に平行で、裏面１０Ｂの中心ＰＣを通る２本の線分Ｘ０、Ｙ０にて裏面１０Ｂを分割した４つの分割領域Ｄ１～Ｄ４に、それぞれ、１つ以上設けられるものとして説明した。
第１実施形態では、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂ周囲の各辺に平行で、裏面１０Ｂの中心ＰＣを通る２本の線分Ｘ０、Ｙ０にて裏面１０Ｂを分割した４つの分割領域Ｄ１～Ｄ４に、それぞれ、１つ以上設けられるものとして説明した。
【0074】
これに対し、本実施形態では、図８に示すように、第２チップ部品２６は、モジュール基板１０の裏面１０Ｂを、周囲の４つの角を対角に結んだ２本の線分ＤＬ１、ＤＬ２にて分割した４つの分割領域ＤＡ、ＤＢ、ＤＣ、ＤＤに、それぞれ、設けられている。
【0075】
より詳しくは、第２チップ部品２６は、各分割領域ＤＡ～ＤＤの中間領域ＭＡの中心部分に１つ設けられている。
このため、本実施形態においても、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際、各分割領域ＤＡ～ＤＤに設けられた第２チップ部品２６に略均等に荷重が加わり、モジュール基板１０がメイン基板４０に対し傾くのを抑制できる。よって、本実施形態のマルチチップモジュール２においても、上記第１実施形態と同様の効果を得ることができる。
このため、本実施形態においても、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際、各分割領域ＤＡ～ＤＤに設けられた第２チップ部品２６に略均等に荷重が加わり、モジュール基板１０がメイン基板４０に対し傾くのを抑制できる。よって、本実施形態のマルチチップモジュール２においても、上記第１実施形態と同様の効果を得ることができる。
【0076】
なお、図８に示すマルチチップモジュール２においては、第２チップ部品２６が、４つの分割領域ＤＡ～ＤＤに１つずつ設けられているが、第２チップ部品２６は、第１実施形態のように、各分割領域ＤＡ～ＤＤに、それぞれ、複数設けられていてもよい。また、第１実施形態の第２変形例及び第３変形例に記載のように、各分割領域ＤＡ～ＤＤに設けられる第２チップ部品２６の数や配置位置は、適宜変更されてもよい。
【0077】
［第３実施形態］
第１実施形態及び第２実施形態では、モジュール基板１０の裏面１０Ｂは、外側から外周領域ＯＡ、中間領域ＭＡ、中心領域ＣＡの３つの領域に区分され、外周領域ＯＡと中心領域ＣＡに、はんだボール２２が設けられるものとして説明した。
第１実施形態及び第２実施形態では、モジュール基板１０の裏面１０Ｂは、外側から外周領域ＯＡ、中間領域ＭＡ、中心領域ＣＡの３つの領域に区分され、外周領域ＯＡと中心領域ＣＡに、はんだボール２２が設けられるものとして説明した。
【0078】
これに対し、本実施形態では、図９に示すように、モジュール基板１０の裏面１０Ｂが、モジュール基板１０の外周に沿った１つの枠Ｌ１にて、外周領域ＯＡと内周領域ＩＡとの２つの領域に区分されている。そして、内周領域ＩＡには、外周領域ＯＡに比べて、はんだボール２２の配置密度が低くなるよう、はんだボール２２が設けられている。
【0079】
このように、モジュール基板１０の裏面１０Ｂの全域にはんだボール２２が設けられる場合であっても、第１チップ部品２４及び第２チップ部品２６は、はんだボール２２の間隔が広い内周領域ＩＡに配置することができる。
【0080】
そして、図９に示すマルチチップモジュール２において、第２チップ部品２６は、第１実施形態の第１変形例と同様、４つの分割領域Ｄ１～Ｄ４に、それぞれ１つずつ設けられている。この結果、４つの第２チップ部品２６の中心が、モジュール基板１０の裏面１０Ｂの中心ＰＣと略一致する。
【0081】
このため、本実施形態においても、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際、各分割領域Ｄ１～Ｄ４に設けられた第２チップ部品２６に略均等に荷重が加わり、モジュール基板１０がメイン基板４０に対し傾くのを抑制できる。よって、本実施形態のマルチチップモジュール２においても、第１実施形態と同様の効果を得ることができる。
【0082】
なお、第２チップ部品２６は、第２実施形態と同様、４つの分割領域ＤＡ～ＤＤに、それぞれ１つずつ設けるようにしてもよい。このようにしても、４つの第２チップ部品２６の中心が、モジュール基板１０の裏面１０Ｂの中心ＰＣと略一致するので、上記と同様の効果を得ることができる。
【0083】
また、本実施形態においても、第１実施形態或いは第２実施形態と同様、第２チップ部品２６は、４つの分割領域Ｄ１～Ｄ４若しくはＤＡ～ＤＤに、それぞれ、複数設けられていてもよい。また、各分割領域Ｄ１～Ｄ４若しくはＤＡ～ＤＤに設けられる第２チップ部品２６の数や配置位置は、適宜変更されてもよい。
【0084】
［第４実施形態］
上記各実施形態では、はんだボール２２を利用してメイン基板４０にＢＧＡ接続される電子部品は、モジュール基板１０の表面１０Ｆに複数の電子部品１２～１６が搭載されたマルチチップモジュール２であるとして説明した。しかし、本開示の技術は、集積回路４をメイン基板４０に直接ＢＧＡ接続する場合であっても、上記実施形態と同様に適用できる。
上記各実施形態では、はんだボール２２を利用してメイン基板４０にＢＧＡ接続される電子部品は、モジュール基板１０の表面１０Ｆに複数の電子部品１２～１６が搭載されたマルチチップモジュール２であるとして説明した。しかし、本開示の技術は、集積回路４をメイン基板４０に直接ＢＧＡ接続する場合であっても、上記実施形態と同様に適用できる。
【0085】
つまり、各種制御回路が組み込まれた集積回路４は、図１０に例示するように、メイン基板４０との対向面に、回路特性調整用の第１チップ部品２４が設けられることがある。そして、このような集積回路４を、はんだボール２２を利用してメイン基板４０にはんだ付けする場合にも、上記各実施形態と同様に、集積回路４とメイン基板４０との間に、第２チップ部品２６を設けるようにする。
【0086】
このようにすれば、集積回路４とメイン基板４０との間隔を一定間隔に保持して、第１チップ部品２４がメイン基板４０に接触するのを抑制できる。また、集積回路４がメイン基板４０から離れる方向に変形して、電気特性が変化するのを抑制することができる。
【0087】
［他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
【0088】
（ａ）第１実施形態では、第２チップ部品２６は、マルチチップモジュール２のモジュール基板１０の電極１０Ｅと、メイン基板４０の電極４０Ｅとの両方にはんだ付けされるものとして説明した。
【0089】
しかし、第１実施形態において、第２チップ部品２６の少なくとも１つが、モジュール基板１０の電極１０Ｅとメイン基板４０の電極４０Ｅにはんだ付けされ、それ以外の第２チップ部品２６は、モジュール基板１０の電極１０Ｅにだけはんだ付けされてもよい。また、第２チップ部品２６の全てが、モジュール基板１０の電極１０Ｅにだけはんだ付けされてもよい。
【0090】
このようにしても、全ての第２チップ部品２６にて、モジュール基板１０とメイン基板４０との間隔を一定間隔以上に保持することができる。従って、マルチチップモジュール２をメイン基板４０にＢＧＡ接続する際に、モジュール基板１０がメイン基板４０に対し傾くのを抑制することができる。
【0091】
また、この場合、メイン基板４０において、モジュール基板１０の電極１０Ｅにだけはんだ付けされる第２チップ部品２６との対応位置には、電極４０Ｅを設ける必要がなく、設計変更時に、位置変更が必要な電極４０Ｅの数を少なくすることができる。このため、メイン基板４０の設計の自由度を高めることができる。
【0092】
なお、第１実施形態における第２チップ部品２６のはんだ付け構成、或いは、上記（ａ）のはんだ付け構成は、第２実施形態或いは第３実施形態においても、適宜、同様に適用することができる。
【0093】
（ｂ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。
【0094】
（ｃ）上述したマルチチップモジュール２や集積回路４などのＢＧＡ接続可能な電子部品の他、この電子部品を構成要素とするシステム、メイン基板への電子部品の接続方法など、種々の形態で本開示を実現することもできる。
【0095】
［本明細書が開示する技術思想］
（１）メイン基板（４０）に対し、はんだを介してＢＧＡ接続可能な電子部品（２，４）であって、
前記メイン基板にＢＧＡ接続された際に前記メイン基板と対向する面（１０Ｂ）に実装された第１チップ部品（２４）と、
前記面の前記第１チップ部品とは異なる位置に実装され、前記面からの高さが前記第１チップ部品よりも高い第２チップ部品（２６）と、
当該電子部品を前記メイン基板に対し前記ＢＧＡ接続するために、前記面の前記第１チップ部品及び前記第２チップ部品とは異なる位置に設けられたはんだボール（２２）と、
を備え、
当該電子部品の前記面は、矩形形状であり、
前記第２チップ部品は、前記面の周囲の各辺に平行で、前記面の中心を通る２本の線分（Ｘ０，Ｙ０）、若しくは、前記面の周囲の４つの角を対角に結んだ２本の線分（ＤＬ１，ＤＬ２）、にて前記面を分割した４つの分割領域（Ｄ１～Ｄ４，ＤＡ～ＤＤ）に、それぞれ、１つ以上設けられている、電子部品。
（１）メイン基板（４０）に対し、はんだを介してＢＧＡ接続可能な電子部品（２，４）であって、
前記メイン基板にＢＧＡ接続された際に前記メイン基板と対向する面（１０Ｂ）に実装された第１チップ部品（２４）と、
前記面の前記第１チップ部品とは異なる位置に実装され、前記面からの高さが前記第１チップ部品よりも高い第２チップ部品（２６）と、
当該電子部品を前記メイン基板に対し前記ＢＧＡ接続するために、前記面の前記第１チップ部品及び前記第２チップ部品とは異なる位置に設けられたはんだボール（２２）と、
を備え、
当該電子部品の前記面は、矩形形状であり、
前記第２チップ部品は、前記面の周囲の各辺に平行で、前記面の中心を通る２本の線分（Ｘ０，Ｙ０）、若しくは、前記面の周囲の４つの角を対角に結んだ２本の線分（ＤＬ１，ＤＬ２）、にて前記面を分割した４つの分割領域（Ｄ１～Ｄ４，ＤＡ～ＤＤ）に、それぞれ、１つ以上設けられている、電子部品。
【0096】
（２）（１）に記載の電子部品であって、
前記４つの前記分割領域にそれぞれ設けられた４つの前記第２チップ部品同士を接続することにより形成される四角形（Ｓ２）の中心と、当該電子部品の前記面の中心（ＰＣ）とが、所定の誤差範囲内にて一致している、電子部品。
前記４つの前記分割領域にそれぞれ設けられた４つの前記第２チップ部品同士を接続することにより形成される四角形（Ｓ２）の中心と、当該電子部品の前記面の中心（ＰＣ）とが、所定の誤差範囲内にて一致している、電子部品。
【0097】
（３）（１）又は（２）に記載の電子部品であって、
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域（ＯＡ）と、前記面の中心を含む中心領域（ＣＡ）と、前記外周領域と前記中心領域との間の中間領域（ＭＡ）とに分割した３つの領域のうち、前記外周領域及び前記中心領域に、それぞれ、所定密度で複数設けられており、
前記第１チップ部品及び前記第２チップ部品は、前記はんだボールが設けられない前記中間領域に実装されている、電子部品。
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域（ＯＡ）と、前記面の中心を含む中心領域（ＣＡ）と、前記外周領域と前記中心領域との間の中間領域（ＭＡ）とに分割した３つの領域のうち、前記外周領域及び前記中心領域に、それぞれ、所定密度で複数設けられており、
前記第１チップ部品及び前記第２チップ部品は、前記はんだボールが設けられない前記中間領域に実装されている、電子部品。
【0098】
（４）（１）又は（２）に記載の電子部品であって、
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域と、該外周領域よりも内側の内周領域（ＩＡ）とに分割した２つの領域内に、それぞれ、所定密度で複数設けられており、
前記内周領域は、前記外周領域に比べて前記はんだボールの密度が粗く、前記第１チップ部品及び前記第２チップ部品は、前記内周領域に実装されている、電子部品。
前記はんだボールは、当該電子部品の前記面を、前記面の外周に沿った外周領域と、該外周領域よりも内側の内周領域（ＩＡ）とに分割した２つの領域内に、それぞれ、所定密度で複数設けられており、
前記内周領域は、前記外周領域に比べて前記はんだボールの密度が粗く、前記第１チップ部品及び前記第２チップ部品は、前記内周領域に実装されている、電子部品。
【0099】
（５）（１）～（４）の何れか１項に記載の電子部品であって、
集積回路（４）若しくは該集積回路を含む複数の電子部品を搭載したモジュール基板（１０）にて構成されている、電子部品。
集積回路（４）若しくは該集積回路を含む複数の電子部品を搭載したモジュール基板（１０）にて構成されている、電子部品。
【符号の説明】
【0100】
２…マルチチップモジュール、４…集積回路、２２…はんだボール、２４…第１チップ部品、２６…第２チップ部品、Ｘ０，Ｙ０，ＤＬ１，ＤＬ２…線分、Ｄ１～Ｄ４，ＤＡ～ＤＤ…分割領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】