特開 2024-165573 情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024165573

(43)【公開日】2024-11-28

(54)【発明の名称】情報処理装置

(51)【国際特許分類】

   G06F 15/78 20060101AFI20241121BHJP

   G06F 3/00 20060101ALI20241121BHJP

   G06F 8/656 20180101ALI20241121BHJP

【ＦＩ】

G06F15/78 513

G06F3/00 A

G06F8/656

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023081863

(22)【出願日】2023-05-17

(71)【出願人】

【識別番号】000003562

【氏名又は名称】東芝テック株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】渡邊 豪志

【テーマコード（参考）】

5B062

5B376

【Ｆターム（参考）】

5B062EE01

5B376CA23

5B376CA25

5B376CA63

(57)【要約】

【課題】マイクロコンピュータに対する操作性を向上させる情報処理装置を提供する。
【解決手段】実施形態の情報処理装置は、複数の第１基板を接続可能な第２基板を有する情報処理装置である。前記第１基板は、プロセッサーを備える。前記第２基板は、複数の前記第１基板から選択された一の前記第１基板と、マイクロコンピュータと接続する接続切替部を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の第１基板を接続可能な第２基板を有する情報処理装置であって、
前記第１基板は、プロセッサーを備え、
前記第２基板は、複数の前記第１基板から選択された一の前記第１基板と、マイクロコンピュータと接続する接続切替部を備える、
情報処理装置。

【請求項2】

前記第２基板は、前記マイクロコンピュータと接続する前記第１基板の切り替えを指示する通知を受け付けた場合に、前記接続切替部に接続の切り替えを指示する切替信号を出力する第１マイクロコンピュータを備える、
請求項１に記載の情報処理装置。

【請求項3】

前記第１基板は、前記マイクロコンピュータのファームウェアを出力し、
前記接続切替部は、前記第１マイクロコンピュータの前記ファームウェアのアップデート中に、前記第１マイクロコンピュータと異なる第２マイクロコンピュータと、前記第１基板とを接続させることはできない、
請求項２に記載の情報処理装置。

【請求項4】

前記第２基板は、複数の前記マイクロコンピュータを有し、
前記第１基板は、それぞれ異なる前記マイクロコンピュータと接続し、
前記接続切替部は、前記マイクロコンピュータの接続先を、一の前記第１基板に切り替える、
請求項２に記載の情報処理装置。

【請求項5】

前記第１基板は、前記マイクロコンピュータを識別可能な識別情報を有するデータを前記マイクロコンピュータのそれぞれに出力し、
前記マイクロコンピュータは、前記識別情報に基づいて、自装置に対する前記データであるかを判定する、
請求項１から請求項４の何れか一項に記載の情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、情報処理装置に関する。

【背景技術】

【0002】

従来、情報処理装置は、複数のマイクロコンピュータを有する基板と、各マイクロコンピュータに対応付けられたプロセッサーボードとを有する場合が有る。操作者は、各マイクロコンピュータにファームウェア等をアップデートする場合、それぞれのプロセッサーボードを操作することで、各マイクロコンピュータにデータを送信している。

【0003】

操作者は、各マイクロコンピュータをアップデートする場合、プロセッサーボードを操作するために、各プロセッサーボードに操作装置や表示装置の外部機器を接続する必要があった。

【0004】

しかしながら、操作者は、複数のマイクロコンピュータをアップデートする毎に、外部機器を抜挿して、接続先を変更するのは煩雑であった。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、マイクロコンピュータに対する操作性を向上させる情報処理装置を提供することである。

【課題を解決するための手段】

【0006】

実施形態の情報処理装置は、複数の第１基板を接続可能な第２基板を有する情報処理装置である。前記第１基板は、プロセッサーを備える。前記第２基板は、複数の前記第１基板から選択された一の前記第１基板と、マイクロコンピュータと接続する接続切替部を備える。

【図面の簡単な説明】

【0007】

【図1】図１は、第１の実施形態に係る情報処理装置の一例を示す図である。

【図2】図２は、第１の実施形態に係る情報処理装置が実行するアップデート処理の一例を示すフローチャートである。

【発明を実施するための形態】

【0008】

以下、添付図面を参照して、情報処理装置の実施形態を詳細に説明する。なお、以下に説明する実施形態は、情報処理装置の一実施形態であって、その構成や仕様等を限定するものではない。

【0009】

（第１の実施形態）
図１は、第１の実施形態に係る情報処理装置１の一例を示す図である。例えば、情報処理装置１は、スーパーマーケットなどの店舗においてＰＯＳ（Point Of Sales）端末を管理する店舗サーバである。

【0010】

情報処理装置１は、第１ＣＰＵ（Central Processing Unit）ボード１０と、第２ＣＰＵボード２０と、ベースボード３０とを備える。第１ＣＰＵボード１０は、第１接続部４０を介して、ベースボード３０と接続する。第２ＣＰＵボード２０は、第２接続部５０を介して、ベースボード３０と接続する。これら複数のＣＰＵボードのそれぞれは、第１基板の一例である。

【0011】

なお、情報処理装置１は、第１ＣＰＵボード１０と、第２ＣＰＵボード２０との２つのＣＰＵボードに限らず、３つ以上のＣＰＵボードを有していてもよい。また、ベースボード３０は、第１ＣＰＵボード１０と、第２ＣＰＵボード２０と、の２つに限らず、３つ以上のＣＰＵボードと接続していてもよい。

【0012】

第１ＣＰＵボード１０は、ベースボード３０に実装された第１マイクロコンピュータ３１を対応付けられた基板である。さらに詳しくは、第１ＣＰＵボード１０は、第１マイクロコンピュータ３１と接続された基板である。

【0013】

第１ＣＰＵボード１０は、ＣＰＵ１１と、端子部１２と、ＰＣＨ（Platform Controller Hub）１３とを備える。ＣＰＵ１１は、第１ＣＰＵボード１０を制御するプロセッサーである。

【0014】

端子部１２は、外部機器に接続される端子である。例えば、端子部１２は、ＵＳＢ（Universal Serial Bus）などの規格に準拠した端子である。

【0015】

ＰＣＨ１３は、ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）等の記憶装置に対する書き込みや読み出しの制御や、入出力制御などを実行するチップセットである。そして、ＰＣＨ１３は、第１接続部４０を介して、ベースボード３０との通信を実行する。

【0016】

また、第１ＣＰＵボード１０は、ファームウェア等のデータをマイクロコンピュータに送信する場合、マイクロコンピュータを識別可能な識別情報を有するデータをマイクロコンピュータのそれぞれに出力する。そして、第１マイクロコンピュータ３１及び第２マイクロコンピュータ３２は、識別情報に基づいて、自装置に対するデータであるかを判定する。

【0017】

第１接続部４０は、第１ＣＰＵボード１０と、ベースボード３０との間の通信を実行するインターフェースである。例えば、第１接続部４０は、ＰＣＩｅ（Peripheral Component Interconnect-Express）などの規格に準拠した通信を実行する。

【0018】

例えば、第１接続部４０は、第１マイクロコンピュータ３１と第２マイクロコンピュータ３２とのファームウェアを出力する。

【0019】

第２ＣＰＵボード２０は、ベースボード３０に実装された第２マイクロコンピュータ３２を対応付けられた基板である。言い換えると、第２ＣＰＵボード２０は、第２マイクロコンピュータ３２と接続された基板である。また、第２ＣＰＵボード２０は、第１ＣＰＵボード１０と略同一の機能を有する。

【0020】

さらに詳しくは、第２ＣＰＵボード２０は、ＣＰＵ２１と、端子部２２と、ＰＣＨ２３とを備える。ＣＰＵ２１は、第２ＣＰＵボード２０を制御するプロセッサーである。

【0021】

端子部２２は、外部機器に接続される端子である。例えば、端子部２２は、ＵＳＢなどの規格に準拠した端子である。

【0022】

ＰＣＨ２３は、ＨＤＤやＳＳＤ等の記憶装置に対する書き込みや読み出しの制御や、入出力制御などを実行するチップセットである。そして、ＰＣＨ２３は、ベースボード３０との通信を実行する。

【0023】

第２接続部５０は、第２ＣＰＵボード２０と、ベースボード３０との間の通信を実行するインターフェースである。例えば、第２接続部５０は、ＰＣＩｅなどの規格に準拠した通信を実行する。

【0024】

このように、第１ＣＰＵボード１０と第２ＣＰＵボード２０とは、それぞれ異なるマイクロコンピュータに接続される。

【0025】

ベースボード３０は、複数のＣＰＵボードが接続可能な基板である。ベースボード３０は、第２基板の一例である。ベースボード３０は、第１ハブ部３３、第２ハブ部３４、スイッチ部３５、第１マイクロコンピュータ３１、及び第２マイクロコンピュータ３２を備える。すなわち、ベースボード３０は、複数のマイクロコンピュータを有する。

【0026】

第１ハブ部３３は、第１ＣＰＵボード１０と、ベースボード３０に実装された各マイクロコンピュータとの間を中継するハブである。さらに詳しくは、第１ハブ部３３は、ＵＳ（UpStream）ポート、第１ＤＳ（DownStream）ポート、及び第２ＤＳポートを有する。

【0027】

ＵＳポートは、第１接続部４０を介して、第１ＣＰＵボード１０と接続するポートである。

【0028】

第１ＤＳポートは、第１マイクロコンピュータ３１と接続するポートである。例えば、第１ハブ部３３は、第１ＣＰＵボード１０が接続された場合に、第１ＤＳポートを介して第１マイクロコンピュータ３１に通知する。

【0029】

第２ＤＳポートは、スイッチ部３５と接続するポートである。例えば、第１ハブ部３３は、第２ＤＳポートを介して、ファームウェアなどのデータをスイッチ部３５に出力する。第１ハブ部３３は、スイッチ部３５の接続状態に応じて、第２マイクロコンピュータ３２と接続される。

【0030】

第２ハブ部３４は、第２ＣＰＵボード２０と、スイッチ部３５との間を中継するハブである。

【0031】

さらに詳しくは、第２ハブ部３４は、ＵＳポート、及びＤＳポートを有する。ＵＳポートは、第２接続部５０を介して、第２ＣＰＵボード２０と接続するポートである。ＤＳポートは、スイッチ部３５と接続するポートである。第２ハブ部３４は、スイッチ部３５の接続状態に応じて、第２マイクロコンピュータ３２と接続される。

【0032】

スイッチ部３５は、複数のＣＰＵボードから選択された一のＣＰＵボードと、第２マイクロコンピュータ３２と接続する。スイッチ部３５は、接続切替部の一例である。すなわち、スイッチ部３５は、第２マイクロコンピュータ３２の接続先を、第１ＣＰＵボード１０に切り替える。さらに詳しくは、スイッチ部３５は、第１マイクロコンピュータ３１から出力される切替信号に基づいて、第２マイクロコンピュータ３２の接続先を切り替える。

【0033】

例えば、スイッチ部３５は、切替信号が接続先の切り替え有効を示している場合に、第１ハブ部３３と第２マイクロコンピュータ３２とを接続する。言い換えると、第１接続部４０及び第１ハブ部３３を介して、第１ＣＰＵボード１０から入力されたデータを、スイッチ部３５は、第２マイクロコンピュータ３２に出力する。

【0034】

また、スイッチ部３５は、切替信号が接続先の切り替え無効を示している場合に、第２ハブ部３４と第２マイクロコンピュータ３２とを接続する。言い換えると、第２接続部５０及び第２ハブ部３４を介して、第２ＣＰＵボード２０から入力されたデータを、スイッチ部３５は、第２マイクロコンピュータ３２に出力する。

【0035】

第１マイクロコンピュータ３１は、ベースボード３０に実装されたマイクロコンピュータである。第１マイクロコンピュータ３１は、第１ＣＰＵボード１０から出力されたファームウェアにより、インストールされているファームウェアをアップデートする。

【0036】

また、第１マイクロコンピュータ３１は、第２マイクロコンピュータ３２と接続するＣＰＵボードの切り替えを指示する通知を第１ＣＰＵボード１０から受け付けた場合に、スイッチ部３５に接続の切り替えを指示する切替信号を出力する。また、第１マイクロコンピュータ３１は、第２マイクロコンピュータ３２と接続するＣＰＵボードの切り替えを戻す通知を第１ＣＰＵボード１０から受け付けた場合に、切替信号の出力を停止する。言い換えると、第１マイクロコンピュータ３１は、接続先の切り替え無効を示す切替信号を出力する。

【0037】

また、第１マイクロコンピュータ３１は、アップデートの最中、切替信号として初期値を出力する。言い換えると、第１マイクロコンピュータ３１は、第２マイクロコンピュータ３２の接続先の切り替え無効を示す切替信号を出力する。したがって、スイッチ部３５は、第１マイクロコンピュータ３１のファームウェアのアップデート中に、第２マイクロコンピュータ３２と、第１ＣＰＵボード１０とを接続させることはできない。

【0038】

第２マイクロコンピュータ３２は、ベースボード３０に実装されたマイクロコンピュータである。第１マイクロコンピュータ３１は、第１ＣＰＵボード１０から出力されたファームウェアにより、インストールされているファームウェアをアップデートする。

【0039】

次に、第１の実施形態に係る情報処理装置１が実行するアップデート処理について説明する。

【0040】

アップデート処理は、第１ＣＰＵボード１０から出力されたデータを用いて、第１マイクロコンピュータ３１及び第２マイクロコンピュータ３２のファームウェアをアップデートする処理である。

【0041】

図２は、第１の実施形態に係る情報処理装置１が実行するアップデート処理の一例を示すフローチャートである。

【0042】

第１ＣＰＵボード１０は、端子部１２に外部機器が接続されたことを検出する（ステップＳ１）。

【0043】

第１ＣＰＵボード１０のＣＰＵ１１は、第１マイクロコンピュータ３１に対して、第２マイクロコンピュータ３２の接続先の切り替えを通知する（ステップＳ２）。

【0044】

第１マイクロコンピュータ３１は、第２マイクロコンピュータ３２の接続先を切り替える切替信号をスイッチ部３５に送信する（ステップＳ３）。すなわち、第１マイクロコンピュータ３１は、切り替え有効を示す切替信号をスイッチ部３５に送信する。これにより、スイッチ部３５は、第１ハブ部３３と第２マイクロコンピュータ３２とを接続する。

【0045】

第１ＣＰＵボード１０のＣＰＵ１１は、第１接続部４０、第１ハブ部３３、及びスイッチ部３５を介して、ファームウェアのデータを第２マイクロコンピュータ３２に送信する（ステップＳ４）。

【0046】

第２マイクロコンピュータ３２は、ファームウェアのデータを用いて、ファームウェアを書き換える（ステップＳ５）。すなわち、第２マイクロコンピュータ３２は、ファームウェアをアップデートする。

【0047】

第１ＣＰＵボード１０のＣＰＵ１１は、第２マイクロコンピュータ３２の接続先を切り替える切替信号をスイッチ部３５に送信する（ステップＳ６）。

【0048】

第１マイクロコンピュータ３１は、第２マイクロコンピュータ３２の接続先を切り替える切替信号をスイッチ部３５に送信する（ステップＳ７）。すなわち、第１マイクロコンピュータ３１は、切り替え無効を示す切替信号をスイッチ部３５に送信する。これにより、スイッチ部３５は、第２ハブ部３４と第２マイクロコンピュータ３２とを接続する。

【0049】

第１ＣＰＵボード１０のＣＰＵ１１は、第１接続部４０、第１ハブ部３３、及びスイッチ部３５を介して、ファームウェアのデータを第１マイクロコンピュータ３１に送信する（ステップＳ８）。

【0050】

第１マイクロコンピュータ３１は、ファームウェアのデータを用いて、ファームウェアを書き換える（ステップＳ９）。すなわち、第１マイクロコンピュータ３１は、ファームウェアをアップデートする。

【0051】

以上により、情報処理装置１は、アップデート処理を終了する。

【0052】

以上のように、第１の実施形態に係る情報処理装置１は、第２マイクロコンピュータ３２とをアップデートする場合に、第２マイクロコンピュータ３２の接続先を、第２ＣＰＵボード２０から第１ＣＰＵボード１０に切り替える。したがって、操作者は、第１ＣＰＵボード１０に接続させていた外部機器を用いて、第２ＣＰＵボード２０のアップデートを行うことができる。すなわち、操作者は、外部機器の抜挿を行う必要がない。よって、情報処理装置１は、マイクロコンピュータに対する操作性を向上させることができる。

【0053】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0054】

１ 情報処理装置
１０ 第１ＣＰＵ（Central Processing Unit）ボード
１１ ＣＰＵ
１２ 端子部
１３ ＰＣＨ（Platform Controller Hub）
２０ 第２ＣＰＵボード
２１ ＣＰＵ
２２ 端子部
２３ ＰＣＨ
３０ ベースボード
３１ 第１マイクロコンピュータ
３２ 第２マイクロコンピュータ
３３ 第１ハブ部
３４ 第２ハブ部
３５ スイッチ部
４０ 第１接続部
５０ 第２接続部

【先行技術文献】

【特許文献】

【0055】

【特許文献1】特開２０１４－０９３０７５号公報

【図1】

【図2】