知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024165607
(43)【公開日】2024-11-28
(54)【発明の名称】ＥＢＧ構造基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20241121BHJP
H05K 1/02 20060101ALI20241121BHJP
H05K 1/16 20060101ALI20241121BHJP
【ＦＩ】
H05K3/46 N
H05K1/02 J
H05K1/16 Z
【審査請求】未請求
【請求項の数】2
【出願形態】ＯＬ
(21)【出願番号】P 2023081935
(22)【出願日】2023-05-18
(71)【出願人】
【識別番号】000236920
【氏名又は名称】富山県
(74)【代理人】
【識別番号】100114074
【弁理士】
【氏名又は名称】大谷 嘉一
(74)【代理人】
【識別番号】100222324
【弁理士】
【氏名又は名称】西野 千明
(72)【発明者】
【氏名】宮田 直幸
【テーマコード（参考）】
4E351
5E316
5E338
【Ｆターム（参考）】
4E351AA02
4E351GG06
4E351GG20
5E316AA32
5E316AA43
5E316BB02
5E316BB03
5E316BB04
5E316CC08
5E316FF01
5E316HH01
5E316HH22
5E316HH24
5E338AA03
5E338AA16
5E338BB13
5E338BB25
5E338CC04
5E338CC06
5E338CD17
5E338EE11
5E338EE22
5E338EE24
(57)【要約】 （修正有）
【課題】小型化、薄型化を図るのに有効なＥＢＧ構造からなる基板の提供を目的とする。
【解決手段】ＥＢＧ構造の単位構造は、平行に配設された第１導体プレーン１１と、第２導体プレーン１２と、を備え、第１導体プレーン１１と第２導体プレーン１２との間であって、一端が第１導体ビア３１で接続された第１伝送線路２１と、第２伝送線路２２を有し、第１伝送線路２１の一端は、第１導体プレーン１１に短絡接続され、第２伝送線路２２の他端は、第２導体プレーン１２に対して開放端になっている単位構造が１次元または２次元に配列されていることを特徴とする。
【選択図】図１
【解決手段】ＥＢＧ構造の単位構造は、平行に配設された第１導体プレーン１１と、第２導体プレーン１２と、を備え、第１導体プレーン１１と第２導体プレーン１２との間であって、一端が第１導体ビア３１で接続された第１伝送線路２１と、第２伝送線路２２を有し、第１伝送線路２１の一端は、第１導体プレーン１１に短絡接続され、第２伝送線路２２の他端は、第２導体プレーン１２に対して開放端になっている単位構造が１次元または２次元に配列されていることを特徴とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
平行に配設された第１導体プレーンと第２導体プレーンとを備え、
前記第１導体プレーンと第２導体プレーンとの間であって、一端が導体ビアで接続された第１伝送線路と第２伝送線路を有し、
前記第１伝送線路の他端は前記第１導体プレーンに短絡接続され、前記第２伝送線路の他端は前記第２導体プレーンに対して開放端になっている単位構造が１次元または２次元に配列されていることを特徴とするＥＢＧ構造基板。
前記第１導体プレーンと第２導体プレーンとの間であって、一端が導体ビアで接続された第１伝送線路と第２伝送線路を有し、
前記第１伝送線路の他端は前記第１導体プレーンに短絡接続され、前記第２伝送線路の他端は前記第２導体プレーンに対して開放端になっている単位構造が１次元または２次元に配列されていることを特徴とするＥＢＧ構造基板。
【請求項2】
前記第１導体プレーンの外側に配設した第３導体プレーンと前記第２導体プレーンの外側に配設した第４導体プレーンの間であって、前記第１伝送線路は前記第１導体プレーンの外側に配設した第３伝送線路を介して前記第１導体プレーンの外側に短絡接続され、
前記第２伝送線路は前記第２導体プレーンの外側に配設した第４伝送線路を介して、前記第２導体プレーンの外側にて開放端になっていることを特徴とする請求項１記載のＥＢＧ構造基板。
前記第２伝送線路は前記第２導体プレーンの外側に配設した第４伝送線路を介して、前記第２導体プレーンの外側にて開放端になっていることを特徴とする請求項１記載のＥＢＧ構造基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電磁ノイズ対策に有効なＥＢＧ構造からなる多層基板に関する。
【背景技術】
【0002】
電気・電子機器の小型化に伴い、デジタル回路からアナログ回路への電磁ノイズの影響が無視できなくなっている。
特に多層基板のプレーン間は平行平板共振を起こし、それがノイズ源となり、Ｗｉ－Ｆｉ等のＧＨｚ帯の通信効率が下がる原因となる。
この場合にチップキャパシタを用いると、コスト増大となる。
そこで、特定の周波数帯において、電磁波伝搬が抑制される特性（阻止帯域）を持つメタマテリアルの１つであるＥＢＧ（electromagnetic bandgap）構造が注目されている。
多層基板においては、配列されたパターンを形成することでＥＢＧ構造が得られる。
この場合に、電気的特性は基板材料やパターンを形成する単位構造にて決定される。
ここで単位構造のサイズと、阻止帯域の周波数の低周波数化とはトレードオフの関係があり、２ＧＨｚレベルの低周波数帯を電磁ノイズ対象のターゲットにするには、単位構造のサイズが大きくなり、これまでは実用化が難しかった。
特に多層基板のプレーン間は平行平板共振を起こし、それがノイズ源となり、Ｗｉ－Ｆｉ等のＧＨｚ帯の通信効率が下がる原因となる。
この場合にチップキャパシタを用いると、コスト増大となる。
そこで、特定の周波数帯において、電磁波伝搬が抑制される特性（阻止帯域）を持つメタマテリアルの１つであるＥＢＧ（electromagnetic bandgap）構造が注目されている。
多層基板においては、配列されたパターンを形成することでＥＢＧ構造が得られる。
この場合に、電気的特性は基板材料やパターンを形成する単位構造にて決定される。
ここで単位構造のサイズと、阻止帯域の周波数の低周波数化とはトレードオフの関係があり、２ＧＨｚレベルの低周波数帯を電磁ノイズ対象のターゲットにするには、単位構造のサイズが大きくなり、これまでは実用化が難しかった。
【0003】
特許文献１には、小型化を目的にした導波路構造を開示している。
同公報に開示する構造はオープンスタブ構造であり、面積の大きさを必要としないスタブ長の調整で所望の周波数帯で効果を発揮させられるため、小型化を可能にしている。
通常は導体プレーンの片側だけを使用するケースが多いが、低周波数化を図るのに伝送線路を概ね２倍にする例が開示されている。
同公報図１１に記載されている導波路構造を模式的に表現し、その等価回路を図４に示す。
伝送線路１２１，１２２を導体プレーン１１１の表裏の両側に配設することで、バンドギャップが現われる周波数は導体プレーンの片面のみに使用する構造よりも概ね１／２になるものの、この導体プレーンを信号線路のリターンパスとして使用できなくなり、その目的のためには新たに導体プレーン１１２，１１３を追加する必要が生じる。
なお、図４中、１３１，１３２は導体ビア、１４１～１４４は誘電体層を示す。
同公報に開示する構造はオープンスタブ構造であり、面積の大きさを必要としないスタブ長の調整で所望の周波数帯で効果を発揮させられるため、小型化を可能にしている。
通常は導体プレーンの片側だけを使用するケースが多いが、低周波数化を図るのに伝送線路を概ね２倍にする例が開示されている。
同公報図１１に記載されている導波路構造を模式的に表現し、その等価回路を図４に示す。
伝送線路１２１，１２２を導体プレーン１１１の表裏の両側に配設することで、バンドギャップが現われる周波数は導体プレーンの片面のみに使用する構造よりも概ね１／２になるものの、この導体プレーンを信号線路のリターンパスとして使用できなくなり、その目的のためには新たに導体プレーン１１２，１１３を追加する必要が生じる。
なお、図４中、１３１，１３２は導体ビア、１４１～１４４は誘電体層を示す。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１０－１０１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、小型化、薄型化を図るのに有効なＥＢＧ構造からなる基板の提供を目的とする。
【課題を解決するための手段】
【0006】
本発明に係るＥＢＧ構造基板は、平行に配設された第１導体プレーンと第２導体プレーンとを備え、前記第１導体プレーンと第２導体プレーンとの間であって、一端が導体ビアで接続された第１伝送線路と第２伝送線路を有し、前記第１伝送線路の他端は前記第１導体プレーンに短絡接続され、前記第２伝送線路の他端は前記第２導体プレーンに対して開放端になっている単位構造が１次元または２次元に配列されていることを特徴とする。
ここで、バンドギャップに重なりがあれば、必ずしも周期的な配列からなる単位構造である必要はないが、この単位構造は１次元または２次元的な周期配列であってもよい。
ここで、バンドギャップに重なりがあれば、必ずしも周期的な配列からなる単位構造である必要はないが、この単位構造は１次元または２次元的な周期配列であってもよい。
【0007】
このような構造例を図１に示す。
詳細な説明は後述するが、本発明に係るＥＢＧ構造の単位構造は、オープンスタブにショートスタブを直列に配設した点に特徴がある。
これにより、２枚の導体プレーンの内側だけを使用して、バンドギャップ（阻止帯域）の低周波数化を図ることができる点で、特許文献１では新たに余分な導体プレーンの追加が必要なのと相違し、薄型化、低コスト化を図ることができる。
詳細な説明は後述するが、本発明に係るＥＢＧ構造の単位構造は、オープンスタブにショートスタブを直列に配設した点に特徴がある。
これにより、２枚の導体プレーンの内側だけを使用して、バンドギャップ（阻止帯域）の低周波数化を図ることができる点で、特許文献１では新たに余分な導体プレーンの追加が必要なのと相違し、薄型化、低コスト化を図ることができる。
【0008】
本発明においては、前記第１導体プレーンの外側に配設した第３導体プレーンと前記第２導体プレーンの外側に配設した第４導体プレーンの間であって、前記第１伝送線路は前記第１導体プレーンの外側に配設した第３伝送線路を介して前記第１導体プレーンの外側に短絡接続され、前記第２伝送線路は前記第２導体プレーンの外側に配設した第４伝送線路を介して、前記第２導体プレーンの外側にて開放端にすることもできる。
【0009】
本発明においては、図２に示すように伝送線路の線路長としてオープンスタブの部分にて導体プレーンの内側と外側の両面を使用するとともに、ショートスタブの部分にても導体プレーンの内側と外側の両面を使用することができる。
これにより、オープンスタブの部分での２倍長とショートスタブの部分の２倍長と合せて概ね４倍にすることができ、バンドギャップの周波数を概ね１／４にできることになる。
この場合に、オープンスタブの部分とショートスタブの部分のそれぞれ外側がリターンパスとして利用できなくなるものの、バンドギャップの低周波数化の効果が大きい。
これにより、オープンスタブの部分での２倍長とショートスタブの部分の２倍長と合せて概ね４倍にすることができ、バンドギャップの周波数を概ね１／４にできることになる。
この場合に、オープンスタブの部分とショートスタブの部分のそれぞれ外側がリターンパスとして利用できなくなるものの、バンドギャップの低周波数化の効果が大きい。
【発明の効果】
【0010】
本発明は、ＥＢＧ構造のユニットセルにオープンスタブ構造とショートスタブ構造とを直列に配設したので、従来（特許文献１）のオープンスタブ構造のみの構造とは異なる電気的特性が得られる。
これにより、バンドギャップ周波数の低周波数化ができ、単位構造の小型化、薄型化が可能になる。
これにより、バンドギャップ周波数の低周波数化ができ、単位構造の小型化、薄型化が可能になる。
【図面の簡単な説明】
【0011】
【図1】本発明に係る単位構造の構造例（実施例１）を示す。
【図2】本発明に係る単位構造の他の構造例（実施例２）を示す。
【図3】ＥＢＧ構造の分散図を示す。
【図4】従来のＥＢＧ構造における単位構造の例を示す。
【発明を実施するための形態】
【0012】
まず、ＥＢＧ構造について説明する。
基板の電源プレーンとグランドプレーンとの回路はｘ方向に周期的に続く回路として捉えることができる。
この時、以下に示すような方程式（１）が成り立つ。
ここで、ω：角周波数、ｋｘ：波数、Ｙ：１周期あたりのアドミッタンス、ａｘ：ｘ方向の１周期の長さ、Ｌｐ：１周期あたりのプレーンのインダクタンスである。
この式のωとｋｘの間の関係を分散関係と言い、双方が実数として式を満たす時、そのような波が伝播できること意味する。
左辺はｋｘが実数の範囲を動いた時に式（２）の間を動くため、式（３）の範囲では波が減衰し、そのような周波数の範囲をバンドギャップまたはストップバンドと呼ぶ。
バンドギャップ内の周波数では、ノイズ抑制効果が期待でき、そのような効果を持たせた構造をＥＢＧ構造と呼ぶ。
基板の電源プレーンとグランドプレーンとの回路はｘ方向に周期的に続く回路として捉えることができる。
この時、以下に示すような方程式（１）が成り立つ。
この式のωとｋｘの間の関係を分散関係と言い、双方が実数として式を満たす時、そのような波が伝播できること意味する。
左辺はｋｘが実数の範囲を動いた時に式（２）の間を動くため、式（３）の範囲では波が減衰し、そのような周波数の範囲をバンドギャップまたはストップバンドと呼ぶ。
バンドギャップ内の周波数では、ノイズ抑制効果が期待でき、そのような効果を持たせた構造をＥＢＧ構造と呼ぶ。
【0013】
図１に本発明に係るＥＢＧ構造の単位構造の例（実施例１）を示す。
多層基板は、第１誘電体層４１～第３誘電体層４３の三層構造の例になっている。
電源プレーンまたは、グランドプレーンとして第１導体プレーン１１と第２導体プレーン１２とが平行平板に配置されている。
この第１導体プレーン１１と第２導体プレーン１２との間（内側）であって、第１誘電体層４１と第２誘電体層４２との境界部に第１伝送線路２１を配設し、第２誘電体層４２と第３誘電体層４３との境界部に第２伝送線路２２とを有する。
第１伝送線路２１と第２伝送線路２２との一端は第２導体ビア３２で電気接続されている。
また、第１伝送線路２１の他端は、第１導体ビア３１にて第１導体プレーン１１に短絡接続されたショートスタブ構造になっていて、第２伝送線路の他端は第２導体プレーンの内側にて開放端となるオープンスタブ構造になっている。
伝送線路としては、正方形，長方形等の金属パッチ構造，線形状，スパイラル形状，ミアンダ形状等，電気的特性に応じて選択できる。
図１（ｂ）に、その等価回路を示し、下記式（４）が成り立つ。
多層基板は、第１誘電体層４１～第３誘電体層４３の三層構造の例になっている。
電源プレーンまたは、グランドプレーンとして第１導体プレーン１１と第２導体プレーン１２とが平行平板に配置されている。
この第１導体プレーン１１と第２導体プレーン１２との間（内側）であって、第１誘電体層４１と第２誘電体層４２との境界部に第１伝送線路２１を配設し、第２誘電体層４２と第３誘電体層４３との境界部に第２伝送線路２２とを有する。
第１伝送線路２１と第２伝送線路２２との一端は第２導体ビア３２で電気接続されている。
また、第１伝送線路２１の他端は、第１導体ビア３１にて第１導体プレーン１１に短絡接続されたショートスタブ構造になっていて、第２伝送線路の他端は第２導体プレーンの内側にて開放端となるオープンスタブ構造になっている。
伝送線路としては、正方形，長方形等の金属パッチ構造，線形状，スパイラル形状，ミアンダ形状等，電気的特性に応じて選択できる。
図１（ｂ）に、その等価回路を示し、下記式（４）が成り立つ。
【0014】
図２は実施例２として、平行に配置された第１導体プレーン１１の外側に第３導体プレーン１３を追加し、第２導体プレーン１２の外側に第４導体プレーン１４を追加することで、第１導体プレーン１１の内側と外側の両面に第３導体ビア３３を介して、第１伝送線路２１と第３伝送線路２３との一端を接続してある。
また、第２導体プレーン１２の内側と外側の両面に第４導体ビア３４を介して第２伝送線路２２と第４伝送線路２４との一端を接続してある。
第１伝送線路２１の他端は第１導体ビア３１にて、第１導体プレーン１１の外側の面で短絡したショートスタブ構造であり、第４伝送線路２４の他端は第２導体プレーン１２の外側の面に対して開放端となるオープンスタブ構造になっている。
この場合には、誘電体層は４１～４７の７層構造となっている、
本実施例は、実施例１よりも伝送線路長が２倍になり、バンドギャップの周波数は概ね１／２の周波数になる。
また、第２導体プレーン１２の内側と外側の両面に第４導体ビア３４を介して第２伝送線路２２と第４伝送線路２４との一端を接続してある。
第１伝送線路２１の他端は第１導体ビア３１にて、第１導体プレーン１１の外側の面で短絡したショートスタブ構造であり、第４伝送線路２４の他端は第２導体プレーン１２の外側の面に対して開放端となるオープンスタブ構造になっている。
この場合には、誘電体層は４１～４７の７層構造となっている、
本実施例は、実施例１よりも伝送線路長が２倍になり、バンドギャップの周波数は概ね１／２の周波数になる。
【0015】
次に本発明に係る図１に示した実施例と図４に示した従来例とを比較したので、以下、説明する。
図４（ｂ）に示す従来のオープンスタブＥＢＧ構造では、アドミッタンスＹは、
と見積もることができる。
一方、図１（ｂ）の本発明のＥＢＧ構造のアドミッタンスＹは、前述したとおり、式（４）と見積もることができる。
ここでＺ０とｌは、それぞれの図において下側の伝送線路における特性インピーダンスと線路長を、Ｚ０’とｌ’は、上側の伝送線路における特性インピーダンスと線路長を、Ｃｐは電源／グラウンド層間の容量を、Ｌｖは導体ビアのインダクタンスを表す。
他の記号については、上記と同一である（上記２例のアドミッタンスは、Ｚ０＝Ｚ０’かつｌ＝ｌ’の時、同一になる。
これは本発明における方法がこの場合において、伝送線路の線路長を２倍にしたのと同様の効果を持つことを意味する。）。
数値計算法としては、ＦＤＴＤ法を用いた。
図４（ｂ）に示す従来のオープンスタブＥＢＧ構造では、アドミッタンスＹは、
一方、図１（ｂ）の本発明のＥＢＧ構造のアドミッタンスＹは、前述したとおり、式（４）と見積もることができる。
ここでＺ０とｌは、それぞれの図において下側の伝送線路における特性インピーダンスと線路長を、Ｚ０’とｌ’は、上側の伝送線路における特性インピーダンスと線路長を、Ｃｐは電源／グラウンド層間の容量を、Ｌｖは導体ビアのインダクタンスを表す。
他の記号については、上記と同一である（上記２例のアドミッタンスは、Ｚ０＝Ｚ０’かつｌ＝ｌ’の時、同一になる。
これは本発明における方法がこの場合において、伝送線路の線路長を２倍にしたのと同様の効果を持つことを意味する。）。
数値計算法としては、ＦＤＴＤ法を用いた。
【0016】
具体的な計算対象としては、正方形伝送線路の一辺２．１ｍｍ、電源／グラウンド層間の誘電体の厚み０．２１６ｍｍ、最小線幅０．１ｍｍ、最小線間ギャップ０．１ｍｍ、正方形ランドの一辺０．５ｍｍ、導体ビアの直径０．２５ｍｍ、誘電体の比誘電率４．５とした場合のＥＢＧ構造で、可能な限り１．４ＧＨｚ近くが下限であるような幅広い周波数帯のバンドギャップを持つものを検討した。
その結果、どちらも図の下側の伝送線路が０．１ｍｍ幅で線路長が７．２ｍｍ、図の上側の伝送線路が０．２ｍｍ幅で線路長が１３．６ｍｍ、どちらの伝送線路も最も近い導体プレーンとの間隔を０．０１３ｍｍとしたような構造を選択した。
図５（ａ）は従来タイプ、図５（ｂ）に本発明のＦＤＴＤ法による結果を示す。
バンドギャップの評価のため、両方ともｋｘ＝ｋｙの線上の値を用いた。
（ａ）では１．３８～３．０２ＧＨｚに、（ｂ）では１．４０～３．４９ＧＨｚにバンドギャップができていることがわかる。
ここで、（ａ）の破線は、従来のタイプの計算において、プレーンに必ず間隙が必要となるが、吸収境界条件を用いた場合計算量が増大するため、代替的な計算手法として、プレーンをｚ軸の方向に追加することでｚ軸の方向に関して閉じたためである。
そのような場合、電源／グラウンド層間のモード以外にも破線のようなプレーン間の平面波のモードに由来するバンドが現れる。
計算結果のように、本発明は従来のタイプと同様の効果を持つことがわかる。
その結果、どちらも図の下側の伝送線路が０．１ｍｍ幅で線路長が７．２ｍｍ、図の上側の伝送線路が０．２ｍｍ幅で線路長が１３．６ｍｍ、どちらの伝送線路も最も近い導体プレーンとの間隔を０．０１３ｍｍとしたような構造を選択した。
図５（ａ）は従来タイプ、図５（ｂ）に本発明のＦＤＴＤ法による結果を示す。
バンドギャップの評価のため、両方ともｋｘ＝ｋｙの線上の値を用いた。
（ａ）では１．３８～３．０２ＧＨｚに、（ｂ）では１．４０～３．４９ＧＨｚにバンドギャップができていることがわかる。
ここで、（ａ）の破線は、従来のタイプの計算において、プレーンに必ず間隙が必要となるが、吸収境界条件を用いた場合計算量が増大するため、代替的な計算手法として、プレーンをｚ軸の方向に追加することでｚ軸の方向に関して閉じたためである。
そのような場合、電源／グラウンド層間のモード以外にも破線のようなプレーン間の平面波のモードに由来するバンドが現れる。
計算結果のように、本発明は従来のタイプと同様の効果を持つことがわかる。
【符号の説明】
【0017】
１１ 第１導体プレーン
１２ 第２導体プレーン
１３ 第３導体プレーン
１４ 第４導体プレーン
２１ 第１伝送線路
２２ 第２伝送線路
２３ 第３伝送線路
２４ 第４伝送線路
３１ 第１導体ビア
３２ 第２導体ビア
３３ 第３導体ビア
３４ 第４導体ビア
４１ 第１誘電体層
４２ 第２誘電体層
４３ 第３誘電体層
１２ 第２導体プレーン
１３ 第３導体プレーン
１４ 第４導体プレーン
２１ 第１伝送線路
２２ 第２伝送線路
２３ 第３伝送線路
２４ 第４伝送線路
３１ 第１導体ビア
３２ 第２導体ビア
３３ 第３導体ビア
３４ 第４導体ビア
４１ 第１誘電体層
４２ 第２誘電体層
４３ 第３誘電体層
【図1】
【図2】
【図3】
【図4】