特開 2024-165788 制御装置及び制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024165788

(43)【公開日】2024-11-28

(54)【発明の名称】制御装置及び制御方法

(51)【国際特許分類】

   H02M 7/12 20060101AFI20241121BHJP

【ＦＩ】

H02M7/12 P

H02M7/12 A

H02M7/12 Q

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023082282

(22)【出願日】2023-05-18

(71)【出願人】

【識別番号】510123839

【氏名又は名称】ニデックモビリティ株式会社

(74)【代理人】

【識別番号】100155712

【弁理士】

【氏名又は名称】村上 尚

(72)【発明者】

【氏名】高野 将成

(72)【発明者】

【氏名】大元 靖理

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006AA02

5H006CA01

5H006CA02

5H006CB01

5H006CB07

5H006CB08

5H006CC08

5H006DA02

5H006DA04

5H006DB01

5H006DC05

(57)【要約】      （修正有）

【課題】スイッチング素子の損失が大きくなることによる故障のリスクを低減させる制御装置及び制御方法を提供する。
【解決手段】交流電源の力率を改善する力率改善回路１０に用いられる制御装置２０であって、第１～第４スイッチング素子Ｑ１～Ｑ４のオンオフ状態をパルス幅変調（ＰＷＭ）のキャリア信号の周期に相当する周波数である第１周波数より低い電源周波数である第２周波数で制御するで制御する第１モードと、第１モードとは異なる方式で第１～第４スイッチング素子Ｑ１～Ｑ４のオンオフ状態を制御する第２モードと、を交流電源１００から入力される交流電圧の絶対値が所定の閾値以下となる期間である所定のタイミングで切り替える。これにより、第１レグＲ１及び第２レグＲ２のどちらか一方にスイッチング損失が偏ることがなくなり、スイッチング損失が平均化され、スイッチング素子の故障のリスクを低減できる。
【選択図】図１

【特許請求の範囲】

【請求項1】

交流電源の力率を改善する力率改善回路に用いられる制御装置であって、
前記力率改善回路は、第１スイッチング素子及び前記第１スイッチング素子に直列に接続される第２スイッチング素子から構成される第１レグと、第３スイッチング素子及び前記第３スイッチング素子に直列に接続される第４スイッチング素子から構成され、かつ前記第１レグに並列に接続される第２レグと、を有し、
前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を所定の第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数より低い第２周波数で制御する第１モードと、前記交流電源から入力される交流電圧の１サイクルのうち正の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第２周波数で切り替え、前記正の半サイクルに続く負の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第２周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数で制御する第２モードと、を所定のタイミングで切り替えるコントローラを備える、
制御装置。

【請求項2】

前記コントローラは、前記力率改善回路で伝送する電力が第１閾値より小さい値から前記第１閾値以上の値に変化した場合は、前記所定のタイミングで前記第２モードから前記第１モードに切り替え、前記電力が前記第１閾値以上の値から前記第１閾値より小さい値に変化した場合は、前記所定のタイミングで前記第１モードから前記第２モードに切り替える、
請求項１に記載の制御装置。

【請求項3】

前記所定のタイミングは、前記交流電源から入力される交流電圧の絶対値が第２閾値以下となる期間である、
請求項１に記載の制御装置。

【請求項4】

前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、及び前記第４スイッチング素子は、いずれも同一の半導体材料によって形成される、
請求項１～３のいずれか１項に記載の制御装置。

【請求項5】

交流電源の力率を改善する力率改善回路に用いられる制御装置の制御方法であって、
前記力率改善回路は、第１スイッチング素子及び前記第１スイッチング素子に直列に接続される第２スイッチング素子から構成される第１レグと、第３スイッチング素子及び前記第３スイッチング素子に直列に接続される第４スイッチング素子から構成され、かつ前記第１レグに並列に接続される第２レグと、を有し、
前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を所定の第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数より低い第２周波数で制御する第１モードと、前記交流電源から入力される交流電圧の１サイクルのうち正の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第２周波数で切り替え、前記正の半サイクルに続く負の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第２周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数で制御する第２モードと、を所定のタイミングで切り替える、
制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、交流電源の力率を改善する力率改善（ＰＦＣ：Power Factor Correction）回路に用いられる制御装置及び制御方法に関する。

【背景技術】

【0002】

従来、特許文献１に記載されているように、力率を改善するため一方のレグを高速でスイッチング動作させ、他方のレグを整流動作させる方法が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－０８９１１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載された方法では、高速レグのスイッチング素子の損失が大きくなり、故障が発生するリスクが大きくなるおそれがある。

【0005】

本開示の一態様は、スイッチング素子の故障のリスクを低減させることを目的とする。

【課題を解決するための手段】

【0006】

前記の課題を解決するために、本開示の一態様に係る制御装置は、交流電源の力率を改善する力率改善回路に用いられる制御装置であって、前記力率改善回路は、第１スイッチング素子及び前記第１スイッチング素子に直列に接続される第２スイッチング素子から構成される第１レグと、第３スイッチング素子及び前記第３スイッチング素子に直列に接続される第４スイッチング素子から構成され、かつ前記第１レグに並列に接続される第２レグと、を有し、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を所定の第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数より低い第２周波数で制御する第１モードと、前記交流電源から入力される交流電圧の１サイクルのうち正の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第２周波数で切り替え、前記正の半サイクルに続く負の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第２周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数で制御する第２モードと、を所定のタイミングで切り替えるコントローラを備える。

【0007】

前記の課題を解決するために、本開示の一態様に係る制御方法は、交流電源の力率を改善する力率改善回路に用いられる制御装置の制御方法であって、前記力率改善回路は、第１スイッチング素子及び前記第１スイッチング素子に直列に接続される第２スイッチング素子から構成される第１レグと、第３スイッチング素子及び前記第３スイッチング素子に直列に接続される第４スイッチング素子から構成され、かつ前記第１レグに並列に接続される第２レグと、を有し、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を所定の第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数より低い第２周波数で制御する第１モードと、前記交流電源から入力される交流電圧の１サイクルのうち正の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第１周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第２周波数で切り替え、前記正の半サイクルに続く負の半サイクルでは、前記第１スイッチング素子及び前記第２スイッチング素子のオンオフ状態を前記第２周波数で制御する一方で、前記第３スイッチング素子及び前記第４スイッチング素子のオンオフ状態を前記第１周波数で制御する第２モードと、を所定のタイミングで切り替える。

【0008】

本開示の態様に係る制御装置の機能は、コンピュータによって実行してもよく、この場合には、前記制御装置をコンピュータにて実行させる制御プログラム、及びそれを記録したコンピュータが読み取り可能な記録媒体も、本開示の範疇に入る。

【発明の効果】

【0009】

本開示の一態様によれば、スイッチング素子の故障のリスクを低減できる。

【図面の簡単な説明】

【0010】

【図1】本開示の実施形態に係る力率改善回路の一例を示す概略構成図である。

【図2】スイッチング制御モードの切替方法の一例を示すタイミングチャートである。

【図3】力率改善回路に流れる電流の経路を示す図である。

【図4】力率改善回路に流れる電流の経路を示す図である。

【図5】力率改善回路に流れる電流の経路を示す図である。

【図6】力率改善回路に流れる電流の経路を示す図である。

【図7】力率改善回路に流れる電流の経路を示す図である。

【図8】力率改善回路で伝送する電力を用いた切替方法の一例を示すグラフである。

【図9】力率改善回路の他の例を示す概略構成図である。

【発明を実施するための形態】

【0011】

以下、本開示の一実施形態について、詳細に説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

【0012】

図１は、本開示の実施形態に係る力率改善回路１０の一例を示す概略構成図である。力率改善回路１０は、トーテムポール接続されたブリッジレス力率改善回路として構成される。力率改善回路１０は、２個ずつ直列に接続された４つの第１～第４スイッチング素子Ｑ１～Ｑ４と、第１～第４スイッチング素子Ｑ１～Ｑ４のそれぞれに逆方向に並列に接続された４つのダイオードと、リアクトル１１と、平滑コンデンサ１３と、を備える。

【0013】

力率改善回路１０の用途は特に限定されないが、本実施形態では一例として力率改善回路１０は電気自動車又はプラグインハイブリッド自動車などに搭載され、オンボードチャージャーに適用される場合について説明する。オンボードチャージャーとは、一般住宅又は公共施設などから提供される交流電圧を直流電圧に変換し、電気自動車又はプラグインハイブリッド自動車などに搭載される駆動用の高圧バッテリを充電するためのシステムである。力率改善回路１０は車外の交流電源１００に接続されたときに交流電源１００の力率を改善するために用いられる。交流電源１００の一例は、電源周波数が５０Ｈｚ又は６０Ｈｚである家庭用電源、商用電源などである。

【0014】

力率改善回路１０は、交流電源１００に第１電力線Ｌ１及び第２電力線Ｌ２を介して接続される。交流電源１００と力率改善回路１０との間には、フィルタ１０１及びフィルタコンデンサ１０２が接続される。フィルタ１０１は、特に限定されないが、例えば交流電源１００の電源周波数を中心周波数とするバンドパスフィルタ（ＢＰＦ）、又は電源周波数よりも高いカットオフ周波数を持つローパスフィルタ（ＬＰＦ）などである。フィルタ１０１は、第１電力線Ｌ１及び第２電力線Ｌ２に接続される。フィルタコンデンサ１０２の一端は第１電力線Ｌ１に接続され、フィルタコンデンサ１０２の他端は第２電力線Ｌ２に接続される。

【0015】

第１レグＲ１は、第１スイッチング素子Ｑ１と、第１スイッチング素子Ｑ１に直列に接続される第２スイッチング素子Ｑ２とを含む。第２レグＲ２は、第３スイッチング素子Ｑ３と、第３スイッチング素子Ｑ３に直列に接続される第４スイッチング素子Ｑ４とを含む。第１レグＲ１と第２レグＲ２は、並列に接続される。

【0016】

第１～第４スイッチング素子Ｑ１～Ｑ４としては、例えば、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が用いられるが、これに限定されず、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などが用いられてもよい。また、第１～第４スイッチング素子Ｑ１～Ｑ４は、いずれも同一の半導体材料によって形成されてもよい。半導体材料として、Ｓｉ、ＳｉＣ、及びＧａＮなどが挙げられるが、これらに限定されず、酸化ガリウム（Ｇａ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）などが用いられてもよい。

【0017】

第１スイッチング素子Ｑ１は、第３電力線Ｌ３と第１ノードＮ１とを結ぶ経路に設けられ、オン状態になることにより第１ノードＮ１を第３電力線Ｌ３に接続する。第１スイッチング素子Ｑ１のドレインは第３電力線Ｌ３に接続され、ソースは第１ノードＮ１に接続される。また、第１スイッチング素子Ｑ１のゲートには制御装置２０からゲート信号が供給される。

【0018】

第２スイッチング素子Ｑ２は、第４電力線Ｌ４と第１ノードＮ１とを結ぶ経路に設けられ、オン状態になることにより第１ノードＮ１を第４電力線Ｌ４に接続する。第２スイッチング素子Ｑ２のドレインは第１ノードＮ１に接続され、ソースは第４電力線Ｌ４に接続される。また、第２スイッチング素子Ｑ２のゲートには制御装置２０からゲート信号が供給される。

【0019】

第３スイッチング素子Ｑ３は、第３電力線Ｌ３と第２ノードＮ２とを結ぶ経路に設けられ、オン状態になることにより第２ノードＮ２を第３電力線Ｌ３に接続する。第３スイッチング素子Ｑ３のドレインは第３電力線Ｌ３に接続され、ソースは第２ノードＮ２に接続される。また、第３スイッチング素子Ｑ３のゲートには制御装置２０からゲート信号が供給される。

【0020】

第４スイッチング素子Ｑ４は、第４電力線Ｌ４と第２ノードＮ２とを結ぶ経路に設けられ、オン状態になることにより第２ノードＮ２を第４電力線Ｌ４に接続する。第４スイッチング素子Ｑ４のドレインは第２ノードＮ２に接続され、ソースは第４電力線Ｌ４に接続される。また、第４スイッチング素子Ｑ４のゲートには制御装置２０からゲート信号が供給される。

【0021】

第１スイッチング素子Ｑ１のソースと第２スイッチング素子Ｑ２のドレインとの接続点である第１ノードＮ１は、リアクトル１１の一方の端子に接続される。リアクトル１１の他方の端子は、第１電力線Ｌ１に接続される。

【0022】

第３スイッチング素子Ｑ３のソースと第４スイッチング素子Ｑ４のドレインとの接続点である第２ノードＮ２は、第２電力線Ｌ２に接続される。

【0023】

平滑コンデンサ１３の一端は第３電力線Ｌ３に接続され、他端は第４電力線Ｌ４に接続される。平滑コンデンサ１３によって平滑化された電圧は、正極出力端３０及び負極出力端３１に接続される図示しない高圧バッテリに印加される。

【0024】

制御装置２０は、例えばマイクロコンピュータなどで構成できる。一例として、制御装置２０は、図示しないメモリ及び中央演算処理装置（ＣＰＵ：Central Processing Unit）から構成されるコントローラを内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、後述する制御動作を実行できる。あるいは、後述する制御動作の一部または全部について、ソフトウェア処理に代えて、制御装置２０に内蔵された専用の電子回路などを用いたハードウェア処理によって実行できる。

【0025】

制御装置２０は、予め設定された目標力率値に従って、第１～第４スイッチング素子Ｑ１～Ｑ４のスイッチング動作を制御する。具体的には、制御装置２０は、リアクトル１１に流れる電流の位相が目標力率値に対応する位相に近づくように目標電流を設定し、リアクトル１１に流れる電流がこの目標電流に近づくように第１～第４スイッチング素子Ｑ１～Ｑ４のスイッチング動作を制御する。

【0026】

一般的なトーテムポールブリッジレス動作では、一方のレグに含まれる２つのスイッチング素子は高周波数でスイッチング制御され、他方のレグに含まれる２つのスイッチング素子は電源周波数でスイッチング制御される。以下では、高周波数を用いたスイッチング制御を「高速スイッチング制御」と称し、電源周波数を用いたスイッチング制御を「低速スイッチング制御」と称する。また、以下では、高速スイッチング制御される２つのスイッチング素子を含むレグを「高速レグ」と称し、低速スイッチング制御される２つのスイッチング素子を含むレグを「低速レグ」と称する。なお、高速スイッチング制御におけるスイッチング動作の周期は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）のキャリア信号の周期に相当し、電源周波数に対して十分に短い時間に設定される。

【0027】

本実施形態においても、一般的なトーテムポールブリッジレス動作と同じ動作が行われる。ただし、所定のタイミングでトーテムポールブリッジレス動作とブリッジレスＰＦＣ動作を切り替える点が、一般的なトーテムポールブリッジレス動作と異なる。

【0028】

次に、図２を参照して、本実施形態におけるトーテムポールブリッジレス動作及びブリッジレスＰＦＣ動作の詳細、及び、トーテムポールブリッジレス動作とブリッジレスＰＦＣ動作の切替方法について説明する。なお、以下ではトーテムポールブリッジレス動作で制御されるモードを「第１モード」と称する場合がある。また、ブリッジレスＰＦＣ動作で制御されるモードを「第２モード」と称する場合がある。

【0029】

タイミングＴ１～Ｔ２の期間は、交流電源１００から入力される交流電圧Ｖａｃの正の半サイクルを示す。タイミングＴ２～Ｔ３の期間は、交流電圧Ｖａｃの負の半サイクルを示す。すなわち、タイミングＴ１～Ｔ３の期間は、交流電圧Ｖａｃの１サイクルを示す。同様に、タイミングＴ３～Ｔ４の期間は、交流電圧Ｖａｃの正の半サイクルを示す。タイミングＴ４～Ｔ５の期間は、交流電圧Ｖａｃの負の半サイクルを示す。すなわち、タイミングＴ３～Ｔ５の期間は、交流電圧Ｖａｃの１サイクルを示す。

【0030】

また、タイミングＴ１，Ｔ３，及びＴ５は、交流電圧Ｖａｃの極性が負から正に切り替わるゼロクロス点を示す。タイミングＴ２及びＴ４は、交流電圧Ｖａｃの極性が正から負に切り替わるゼロクロス点を示す。

【0031】

タイミングＴ１～Ｔ３の期間はトーテムポールブリッジレス動作が行われる期間を示し、タイミングＴ３～Ｔ５の期間はブリッジレスＰＦＣ動作が行われる期間を示す。

【0032】

タイミングＴ１～Ｔ２の期間において、制御装置２０は、第３スイッチング素子Ｑ３をオフ状態とし、第４スイッチング素子Ｑ４をオン状態とする。制御装置２０は、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２を高速スイッチング制御して、互いのオンオフ状態を切り替える。

【0033】

タイミングＴ２において、制御装置２０は、第３スイッチング素子Ｑ３のオンオフ状態をオフ状態からオン状態に切り替え、タイミングＴ３までオン状態で固定する。また、タイミングＴ２において、制御装置２０は、第４スイッチング素子Ｑ４のオンオフ状態をオン状態からオフ状態に切り替え、タイミングＴ３までオフ状態で固定する。

【0034】

タイミングＴ２～Ｔ３の期間において、制御装置２０は、タイミングＴ１～Ｔ２の期間に引き続き、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２を高速スイッチング制御して、互いのオンオフ状態を切り替える。

【0035】

このように、本実施形態に係るトーテムポールブリッジレス動作では、第１レグＲ１が高速スイッチング制御され、第２レグＲ２が低速スイッチング制御される。すなわち、タイミングＴ１～Ｔ３の期間では、第１レグＲ１が高速レグであり、第２レグＲ２が低速レグである。

【0036】

制御装置２０は、交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間に第１モードから第２モードに切り替える。「交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間」の一例としては、交流電圧Ｖａｃの絶対値が５０％以下となる期間、交流電圧Ｖａｃの絶対値が１０％以下となる期間などを挙げることができる。なお、交流電圧Ｖａｃの取得方法については、例えば力率改善回路１０に電圧センサを設け、制御装置２０が電圧センサから交流電圧Ｖａｃを取得するようにすればよい。

【0037】

図２では、ゼロクロス点であるタイミングＴ３で第１モードから第２モードに切り替える例を示すが、交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間であればゼロクロス点でなくてもよい。

【0038】

タイミングＴ３において、制御装置２０は、第１モードから第２モードに切り替える。以下、第２モード、すなわち、ブリッジレスＰＦＣ動作の具体例について説明する。

【0039】

タイミングＴ３において、制御装置２０は、第３スイッチング素子Ｑ３のオンオフ状態をオン状態からオフ状態に切り替え、タイミングＴ４までオフ状態で固定する。また、タイミングＴ３において、制御装置２０は、第４スイッチング素子Ｑ４のオンオフ状態をオフ状態からオン状態に切り替え、タイミングＴ４までオン状態で固定する。また、制御装置２０は、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２を高速スイッチング制御して、互いのオンオフ状態を切り替える。

【0040】

タイミングＴ４において、制御装置２０は、第１スイッチング素子Ｑ１をオフ状態とし、タイミングＴ５までオフ状態で固定する。また、タイミングＴ４において、制御装置２０は、第２スイッチング素子Ｑ２をオン状態とし、タイミングＴ５までオン状態で固定する。

【0041】

タイミングＴ４～Ｔ５の期間において、制御装置２０は、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４を高速スイッチング制御して、互いのオンオフ状態を切り替える。

【0042】

このように本実施形態に係るブリッジレスＰＦＣ動作では、交流電圧Ｖａｃの１サイクルのうち、正の半サイクルと負の半サイクルにおいて高速レグと低速レグが切り替わる。正の半サイクルでは第１レグＲ１が高速レグであり、第２レグＲ２が低速レグである。負の半サイクルでは第１レグＲ１が低速レグであり、第２レグＲ２が高速レグである。

【0043】

タイミングＴ５において、制御装置２０は、第２モードから第１モードに切り替える。図２では、ゼロクロス点であるタイミングＴ５で第２モードから第１モードに切り替える例を示すが、交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間であればゼロクロス点でなくてもよい。タイミングＴ５以降の制御として、例えば、高圧バッテリの充電が完了するまで、制御装置２０は交流電圧Ｖａｃの１サイクルごとに、第１モードと第２モードを切り替えることができる。

【0044】

このように、本実施形態では、制御装置２０は、交流電圧Ｖａｃの１サイクルごとに、第１モードと第２モードを切り替える。これにより、高速スイッチング制御される高速レグと低速スイッチング制御される低速レグを切り替えることができる。上述した従来技術のようにどちらか一方のレグを高速スイッチング制御し、他方のレグを低速スイッチング制御する場合、一方のレグにスイッチング損失が偏ることになり、スイッチング素子の故障のリスクが高まるおそれがある。

【0045】

これに対し、本実施形態のように、高速レグと低速レグを切り替えることにより、どちらか一方のレグにスイッチング損失が偏ることがなくなり、スイッチング損失が平均化される。これにより、スイッチング素子の故障のリスクを低減させることができる。

【0046】

なお、第１モードと第２モードを切り替えるタイミングは、交流電圧Ｖａｃの１サイクルごとに限定されない。第１モードと第２モードを切り替えるタイミングは、交流電圧Ｖａｃの２サイクルごとでもよいし、所定の整数倍のサイクルごとでも構わない。

【0047】

次に、図３～７を参照して、図２のタイミングＴ１～Ｔ５における各スイッチング素子のオンオフ状態に応じた電流経路について説明する。

【0048】

最初に、図３～６を参照して図２のタイミングＴ１～Ｔ３、すなわち第１モードにおける各スイッチング素子のオンオフ状態に応じた電流経路について説明する。

【0049】

図３は、図２のタイミングＴ１～Ｔ２において、第１スイッチング素子Ｑ１がオフ状態、第２スイッチング素子Ｑ２がオン状態、第３スイッチング素子Ｑ３がオフ状態、及び第４スイッチング素子Ｑ４がオン状態であるときの電流経路を示す。交流電源１００から出力された電流は、リアクトル１１、第１ノードＮ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、及び第２ノードＮ２を通って流れる。このとき、リアクトル１１は励磁され正極性に電流が蓄積される。

【0050】

図３に示すオンオフ状態から、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフ状態が切り替えられると、図４に示すように、リアクトル１１に蓄積された電流が第１スイッチング素子Ｑ１を通って平滑コンデンサ１３へ流れ、リアクトル１１の電流は減少する。

【0051】

図５は、図２のタイミングＴ２～Ｔ３において、第１スイッチング素子Ｑ１がオン状態、第２スイッチング素子Ｑ２がオフ状態、第３スイッチング素子Ｑ３がオン状態、及び第４スイッチング素子Ｑ４がオフ状態であるときの電流経路を示す。交流電源１００から出力された電流は、第２ノードＮ２、第３スイッチング素子Ｑ３、第１スイッチング素子Ｑ１、第１ノードＮ１、及びリアクトル１１を通って流れる。このとき、リアクトル１１は励磁され負極性に電流が蓄積される。

【0052】

図５に示すオンオフ状態から、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフ状態が切り替えられると、図６に示すように、リアクトル１１に蓄積された電流が第２スイッチング素子Ｑ２を通って平滑コンデンサ１３へ流れ、リアクトル１１の電流は減少する。

【0053】

次に、図７を参照して、図２のタイミングＴ３～Ｔ５、すなわち第２モードにおける各スイッチング素子のオンオフ状態に応じた電流経路について説明する。

【0054】

図７は、タイミングＴ４～Ｔ５において、第１スイッチング素子Ｑ１がオフ状態、第２スイッチング素子Ｑ２がオン状態、第３スイッチング素子Ｑ３がオフ状態、及び第４スイッチング素子Ｑ４がオン状態であるときの電流経路を示す。交流電源１００から出力された電流は、第２ノードＮ２、第４スイッチング素子Ｑ４、第２スイッチング素子Ｑ２、第１ノードＮ１、及びリアクトル１１を通って流れる。リアクトル１１は励磁され負極性に電流が蓄積される。

【0055】

図７に示すオンオフ状態から、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４のオンオフ状態が切り替えられると、リアクトル１１に蓄積された電流が第３スイッチング素子Ｑ３を通って平滑コンデンサ１３へ流れ、リアクトル１１の電流は減少する。このときの電流経路は、図６と同じとなる。

【0056】

なお、タイミングＴ３～Ｔ４における電流経路は、図３～４を用いて説明した電流経路と同じである。

【0057】

第１モードと第２モードを切り替える際に、交流電圧Ｖａｃの絶対値の他に、力率改善回路１０で伝送する電力を切り替えの条件に加えてもよい。力率改善回路１０で伝送する電力を用いた切替方法の一例について図８を参照して説明する。

【0058】

図８の横軸は時間を示し、縦軸は力率改善回路１０で伝送する電力を示す。タイミングＴ１１は、力率改善回路１０で伝送する電力が予め設定された閾値ＴＨ以上の値に変化したタイミングを示す。タイミングＴ１２は、力率改善回路１０で伝送する電力が閾値ＴＨより小さい値に変化したタイミングを示す。

【0059】

制御装置２０は、タイミングＴ１１までの期間は第２モードで制御し、タイミングＴ１１以降で交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間において、第２モードから第１モードに切り替えてもよい。また、制御装置２０は、タイミングＴ１２以降で交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間において、第１モードから第２モードに切り替えてもよい。

【0060】

なお、力率改善回路１０で伝送する電力の取得方法については、例えば力率改善回路１０に電圧センサ及び電流センサを設け、電圧センサ及び電流センサの値から電力を算出して取得すればよい。

【0061】

以上説明したように、実施形態によれば、以下の作用効果が得られる。

【0062】

制御装置２０は、交流電源１００の力率を改善する力率改善回路１０に用いられる。力率改善回路１０は、第１スイッチング素子Ｑ１及び第１スイッチング素子Ｑ１に直列に接続される第２スイッチング素子Ｑ２から構成される第１レグＲ１と、第３スイッチング素子及び第３スイッチング素子に直列に接続される第４スイッチング素子から構成され、かつ第１レグＲ１に並列に接続される第２レグＲ２と、を有する。

【0063】

制御装置２０は、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフ状態を所定の第１周波数で制御する一方で、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４のオンオフ状態を第１周波数より低い第２周波数で制御する第１モードと、交流電源１００から入力される交流電圧Ｖａｃの１サイクルのうち正の半サイクルでは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフ状態を第１周波数で制御する一方で、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４のオンオフ状態を第２周波数で切り替え、正の半サイクルに続く負の半サイクルでは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフ状態を第２周波数で制御する一方で、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４のオンオフ状態を第１周波数で制御する第２モードと、を所定のタイミングで切り替える。

【0064】

第１周波数の一例は、ＰＷＭのキャリア信号の周期に相当する周波数である。第２周波数の一例は、電源周波数である。

【0065】

上記構成によれば、第１モードと第２モードとを所定のタイミングで切り替えることにより、高速スイッチング制御される高速レグと低速スイッチング制御される低速レグを切り替えることができる。これにより、どちらか一方のレグにスイッチング損失が偏ることがなくなり、スイッチング損失が平均化される。これにより、スイッチング素子の故障のリスクを低減できる。

【0066】

また、従来技術では、高速レグのスイッチング損失が大きいため、高速レグには性能が高い高コストのスイッチング素子を使わざるを得ないおそれがある。これに対し、上記構成によれば、高速レグと低速レグを切り替えることにより、どちらか一方のレグにスイッチング損失が偏ることがなくなるため、どちらか一方のレグのスイッチング素子について必ずしも高コストのスイッチング素子を採用する必要がなくなる。性能を低くしたとしても所望の力率改善効果が得られるのであれば、低コストのスイッチング素子を採用しても足りることになるから、コスト削減に寄与する。

【0067】

また、従来技術では、高速レグのスイッチング損失が大きいため、高速レグに用いる放熱装置を大型化せざるを得ず電力変換装置全体の体格も大きくなってしまう。これに対し、上記構成によれば、スイッチング損失が低減されるため、小型の放熱装置を採用でき、電力変換装置の小型化に寄与する。

【0068】

制御装置２０は、力率改善回路１０で伝送する電力が閾値ＴＨより小さい値から閾値ＴＨ以上の値に変化した場合は、所定のタイミングで第２モードから第１モードに切り替え、電力が閾値ＴＨ以上の値から閾値ＴＨより小さい値に変化した場合は、所定のタイミングで第１モードから第２モードに切り替えてもよい。ここでいう閾値ＴＨは「第１閾値」に対応する。

【0069】

力率改善回路１０で伝送する電力が閾値ＴＨより小さい場合、すなわち軽負荷時においては、第２モードのほうがゼロクロス点までスイッチングできる。そこで、軽負荷時は、第１モードから第２モードに切り替えることにより、力率を改善できる。

【0070】

また、第２モードのほうが第１モードよりデッドタイムを短くすることができる。第１モードでは軽負荷時において、第２モードと比較して同期整流の精度が低くなる場合がある。そこで、軽負荷時は、第１モードから第２モードに切り替えることにより、同期整流の精度を向上させることができる。

【0071】

所定のタイミングは、交流電源１００から入力される交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間である。ここでいう所定の閾値は「第２閾値」に対応する。交流電圧Ｖａｃの絶対値が所定の閾値以下となる期間には、交流電圧Ｖａｃのゼロクロス点が含まれる。ゼロクロス点で第１モードから第２モードに切り替えることにより、第１モードにおける特有のゼロクロスサージを抑制できる。

【0072】

第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、及び第４スイッチング素子Ｑ４は、いずれも同一の半導体材料によって形成されてもよい。同一の半導体材料によって形成されたスイッチング素子を用いることにより、コスト削減に寄与する。

【0073】

本開示は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。

【0074】

例えば、図９に示すように、第２電力線Ｌ２と第２ノードＮ２との間に、リアクトル１１とは別のリアクトル１２が設けられてもよい。２つのリアクトル１１，１２が設けられても上述の効果と同様の効果が得られる。なお、２つのリアクトル１１，１２が設けられた場合の電流経路は、上述の電流経路と同じである。

【0075】

制御装置２０としての機能は、コンピュータとコンピュータを機能させるためのプログラムにより実行することができる。

【0076】

この場合、制御装置２０は、プログラムを実行するためのハードウェアとして、少なくとも１つの演算処理装置と少なくとも１つの記憶装置を有するコンピュータを備えている。コンピュータがプログラムを実行することにより、上述した実施形態で説明した各機能が実行される。

【0077】

プログラムは、一時的ではなく、コンピュータが読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、制御装置２０が備えていてもよいし、備えていなくてもよい。後者の場合、プログラムは、有線または無線の伝送媒体を介して制御装置２０に供給されてもよい。

【符号の説明】

【0078】

１０ 力率改善回路
２０ 制御装置
１００ 交流電源
Ｑ１ 第１スイッチング素子
Ｑ２ 第２スイッチング素子
Ｑ３ 第３スイッチング素子
Ｑ４ 第４スイッチング素子
Ｒ１ 第１レグ
Ｒ２ 第２レグ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】