特開2024-165788IP Force 特許公報全文掲載

技術分野

交流電源の力率を改善する力率改善(PFC:Power Factor Correction)回路に用いられる制御装置及び制御方法

要約特許出願時に添付された[要約書]

【課題】スイッチング素子の損失が大きくなることによる故障のリスクを低減させる制御装置及び制御方法を提供する。
【解決手段】交流電源の力率を改善する力率改善回路10に用いられる制御装置20であって、第1~第4スイッチング素子Q1~Q4のオンオフ状態をパルス幅変調(PWM)のキャリア信号の周期に相当する周波数である第1周波数より低い電源周波数である第2周波数で制御するで制御する第1モードと、第1モードとは異なる方式で第1~第4スイッチング素子Q1~Q4のオンオフ状態を制御する第2モードと、を交流電源100から入力される交流電圧の絶対値が所定の閾値以下となる期間である所定のタイミングで切り替える。これにより、第1レグR1及び第2レグR2のどちらか一方にスイッチング損失が偏ることがなくなり、スイッチング損失が平均化され、スイッチング素子の故障のリスクを低減できる。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献1に記載された方法では、高速レグのスイッチング素子の損失が大きくなり、故障が発生するリスクが大きくなるおそれがある。

課題を解決するための手段[発明の詳細な説明]から抜粋

前記の課題を解決するために、本開示の一態様に係る制御装置は、交流電源の力率を改善する力率改善回路に用いられる制御装置であって、前記力率改善回路は、第1スイッチング素子及び前記第1スイッチング素子に直列に接続される第2スイッチング素子から構成される第1レグと、第3スイッチング素子及び前記第3スイッチング素子に直列に接続される第4スイッチング素子から構成され、かつ前記第1レグに並列に接続される第・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示の一態様によれば、スイッチング素子の故障のリスクを低減できる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本開示の力率改善回路の一例を示す概略構成図である。
【図2】 スイッチング制御モードの切替方法の一例を示すタイミングチャートである。
【図3】 力率改善回路に流れる電流の経路を示す図である。
【図4】 力率改善回路に流れる電流の経路を示す図である。
【図5】 力率改善回路に流れる電流の経路を示す図である。
【図6】 力率改善回路に流れる電流の経路を示す図である。
【図7】 力率改善回路に流れる電流の経路を示す図である。
【図8】 力率改善回路で伝送する電力を用いた切替方法の一例を示すグラフである。
【図9】 力率改善回路の他の例を示す概略構成図である。

選択図 図1出願人が指定した本件の代表的な図

10 力率改善回路 20 制御装置 100 交流電源 Q1 第1スイッチング素子 Q2 第2スイッチング素子 Q3 第3スイッチング素子 Q4 第4スイッチング素子 R1 第1レグ R2 第2レグ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります