知財求人 - 知財ポータルサイト「IP Force」
▶ エスティーマイクロエレクトロニクス インターナショナル エヌ．ブイ．の特許一覧
特開2024-166088ゲートドライバデバイスのための安全回路、対応するゲートドライバデバイス及びドライバシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166088
(43)【公開日】2024-11-28
(54)【発明の名称】ゲートドライバデバイスのための安全回路、対応するゲートドライバデバイス及びドライバシステム
(51)【国際特許分類】
H02M 1/08 20060101AFI20241121BHJP
H03K 17/687 20060101ALI20241121BHJP
【ＦＩ】
H02M1/08 A
H03K17/687 F
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024063855
(22)【出願日】2024-04-11
(31)【優先権主張番号】102023000007197
(32)【優先日】2023-04-14
(33)【優先権主張国・地域又は機関】IT
(31)【優先権主張番号】18/627,197
(32)【優先日】2024-04-04
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】312014443
【氏名又は名称】エスティーマイクロエレクトロニクス インターナショナル エヌ．ブイ．
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】ポリ，エンリコ
(72)【発明者】
【氏名】マラーノ，ヴィンチェンツォ
(72)【発明者】
【氏名】フェハー，アンドリヤ
(72)【発明者】
【氏名】アラサーリ，ペッカ サカリ
(57)【要約】 （修正有）
【課題】集積回路内にセーフトルクオフ（ＳＴＯ）安全機能を実装する安全回路及びゲートドライバデバイスを提供する。
【解決手段】ゲートドライバデバイス１４のために、単一のハイサイドＰＷＭ駆動信号ＩＮＨ及び単一のローサイドＰＷＭ駆動信号ＩＮＬ、システム供給電圧ＶＤＤ並びに第１の安全信号ＳＴＯ１及び第２の安全信号ＳＴＯ２を受信する安全回路１３は、第１の安全信号がデアサートされた場合、ＰＷＭ駆動信号を伝搬してゲート駆動信号ＩＮＨｇ、ＩＮＬｇを生成し、かつ、ＰＷＭ駆動信号の伝搬を無効にし、ゲート駆動信号をデアサートする第１の論理回路２０２、２１３と、第２の安全信号がデアサートされた場合、電力供給出力ノードをシステム供給電圧に結合して、ドライバ供給電圧ＶＳＵＰＰＬＹを生成し、第２の安全信号がアサートされた場合、電力供給出力ノードをシステム供給電圧から切り離す第２の論理回路２１６と、を含む。
【選択図】図３
【解決手段】ゲートドライバデバイス１４のために、単一のハイサイドＰＷＭ駆動信号ＩＮＨ及び単一のローサイドＰＷＭ駆動信号ＩＮＬ、システム供給電圧ＶＤＤ並びに第１の安全信号ＳＴＯ１及び第２の安全信号ＳＴＯ２を受信する安全回路１３は、第１の安全信号がデアサートされた場合、ＰＷＭ駆動信号を伝搬してゲート駆動信号ＩＮＨｇ、ＩＮＬｇを生成し、かつ、ＰＷＭ駆動信号の伝搬を無効にし、ゲート駆動信号をデアサートする第１の論理回路２０２、２１３と、第２の安全信号がデアサートされた場合、電力供給出力ノードをシステム供給電圧に結合して、ドライバ供給電圧ＶＳＵＰＰＬＹを生成し、第２の安全信号がアサートされた場合、電力供給出力ノードをシステム供給電圧から切り離す第２の論理回路２１６と、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
少なくとも１つのＰＷＭ駆動信号を受信するように構成された少なくとも１つのＰＷＭ入力ピンと、
システム供給電圧を受け取るように構成された電力供給入力ピンと、
第１の安全信号を受信するように構成された第１の安全入力ピン及び第２の安全信号を受信するように構成された第２の安全入力ピンと、
ハイサイドゲート駆動信号を生成するように構成されたハイサイド駆動出力ノード及びローサイドゲート駆動信号を生成するように構成されたローサイド駆動出力ノードと、
ドライバ供給電圧を生成するように構成された電力供給出力ノードと、
第１の論理回路であって、
前記第１の安全信号がデアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号を伝搬して、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成された、第１の論理回路と、
第２の論理回路であって、
前記第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、前記システム供給電圧を前記ドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成された、第２の論理回路と
を備える安全回路。
システム供給電圧を受け取るように構成された電力供給入力ピンと、
第１の安全信号を受信するように構成された第１の安全入力ピン及び第２の安全信号を受信するように構成された第２の安全入力ピンと、
ハイサイドゲート駆動信号を生成するように構成されたハイサイド駆動出力ノード及びローサイドゲート駆動信号を生成するように構成されたローサイド駆動出力ノードと、
ドライバ供給電圧を生成するように構成された電力供給出力ノードと、
第１の論理回路であって、
前記第１の安全信号がデアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号を伝搬して、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成された、第１の論理回路と、
第２の論理回路であって、
前記第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、前記システム供給電圧を前記ドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成された、第２の論理回路と
を備える安全回路。
【請求項2】
前記少なくとも１つのＰＷＭ入力ピンは、ハイサイドＰＷＭ駆動信号を受信するように構成されたハイサイドＰＷＭ入力ピンと、ローサイドＰＷＭ駆動信号を受信するように構成されたローサイドＰＷＭ入力ピンとを備え、
前記第１の論理回路は、
前記第１の安全信号がデアサートされることに応答して、前記ハイサイドＰＷＭ駆動信号を前記ハイサイド駆動出力ノードに伝搬して、前記ハイサイドゲート駆動信号を生成し、前記ローサイドＰＷＭ駆動信号を前記ローサイド駆動出力ノードに伝搬して、前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記ハイサイド駆動出力ノードへの前記ハイサイドＰＷＭ駆動信号の伝搬を無効にし、前記ローサイド駆動出力ノードへの前記ローサイドＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成される、請求項１に記載の安全回路。
前記第１の論理回路は、
前記第１の安全信号がデアサートされることに応答して、前記ハイサイドＰＷＭ駆動信号を前記ハイサイド駆動出力ノードに伝搬して、前記ハイサイドゲート駆動信号を生成し、前記ローサイドＰＷＭ駆動信号を前記ローサイド駆動出力ノードに伝搬して、前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記ハイサイド駆動出力ノードへの前記ハイサイドＰＷＭ駆動信号の伝搬を無効にし、前記ローサイド駆動出力ノードへの前記ローサイドＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成される、請求項１に記載の安全回路。
【請求項3】
前記第１の論理回路は、前記第１の論理回路の動作において故障が検出されたことに応答して、第１の複合された故障信号をアサートするように構成され、
前記第２の論理回路は、前記第２の論理回路の動作において故障が検出されたことに応答して、第２の複合された故障信号をアサートするように構成され、
前記安全回路は、
前記第１の複合された故障信号がアサートされることに応答して、前記第２の安全信号をアサート状態に強制するように構成された第１のバックアップ起動回路と、
前記第２の複合された故障信号がアサートされることに応答して、前記第１の安全信号をアサート状態に強制するように構成された第２のバックアップ起動回路と
を更に備える、請求項１に記載の安全回路。
前記第２の論理回路は、前記第２の論理回路の動作において故障が検出されたことに応答して、第２の複合された故障信号をアサートするように構成され、
前記安全回路は、
前記第１の複合された故障信号がアサートされることに応答して、前記第２の安全信号をアサート状態に強制するように構成された第１のバックアップ起動回路と、
前記第２の複合された故障信号がアサートされることに応答して、前記第１の安全信号をアサート状態に強制するように構成された第２のバックアップ起動回路と
を更に備える、請求項１に記載の安全回路。
【請求項4】
前記第１の論理回路は、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、前記ハイサイドゲート駆動信号を生成するように構成された第１のＡＮＤ論理ゲートと、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、前記ローサイドゲート駆動信号を生成するように構成された第２のＡＮＤ論理ゲートと
を備える、請求項１に記載の安全回路。
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、前記ハイサイドゲート駆動信号を生成するように構成された第１のＡＮＤ論理ゲートと、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、前記ローサイドゲート駆動信号を生成するように構成された第２のＡＮＤ論理ゲートと
を備える、請求項１に記載の安全回路。
【請求項5】
前記第１の論理回路は、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、ハイサイドチェック信号を生成するように構成された第３のＡＮＤ論理ゲートと、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、ローサイドチェック信号を生成するように構成された第４のＡＮＤ論理ゲートと、
前記ハイサイドゲート駆動信号及び前記ハイサイドチェック信号にＸＯＲ論理処理を適用して、ハイサイド故障信号を生成するように構成された第１のＸＯＲ論理ゲートと、
前記ローサイドゲート駆動信号及び前記ローサイドチェック信号にＸＯＲ論理処理を適用してローサイド故障信号を生成するように構成された第２のＸＯＲ論理ゲートと、
前記ハイサイド故障信号及び前記ローサイド故障信号にＯＲ論理処理を適用して、第１の複合された故障信号を生成するように構成されたＯＲ論理ゲートと
を備え、
前記安全回路は、前記第１の複合された故障信号がアサートされることに応答して、前記第２の安全信号をアサート状態に強制するように構成された第１のバックアップ起動回路を更に備える、請求項４に記載の安全回路。
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、ハイサイドチェック信号を生成するように構成された第３のＡＮＤ論理ゲートと、
前記少なくとも１つのＰＷＭ駆動信号及び前記第１の安全信号にＡＮＤ論理処理を適用して、ローサイドチェック信号を生成するように構成された第４のＡＮＤ論理ゲートと、
前記ハイサイドゲート駆動信号及び前記ハイサイドチェック信号にＸＯＲ論理処理を適用して、ハイサイド故障信号を生成するように構成された第１のＸＯＲ論理ゲートと、
前記ローサイドゲート駆動信号及び前記ローサイドチェック信号にＸＯＲ論理処理を適用してローサイド故障信号を生成するように構成された第２のＸＯＲ論理ゲートと、
前記ハイサイド故障信号及び前記ローサイド故障信号にＯＲ論理処理を適用して、第１の複合された故障信号を生成するように構成されたＯＲ論理ゲートと
を備え、
前記安全回路は、前記第１の複合された故障信号がアサートされることに応答して、前記第２の安全信号をアサート状態に強制するように構成された第１のバックアップ起動回路を更に備える、請求項４に記載の安全回路。
【請求項6】
前記第１のバックアップ起動回路は、
それぞれのセット端子において前記第１の複合された故障信号を受信し、それぞれのリセット端子においてパワーオンリセット信号の前記補数を受信し、それぞれのデータ出力端子において第１の起動信号を生成するように構成されたラッチ要素と、
前記ラッチ要素に結合され、前記第１の起動信号がアサートされることに応答して、前記第２の安全信号をプルダウンするように構成されたプルダウンスイッチと
を備える、請求項５に記載の安全回路。
それぞれのセット端子において前記第１の複合された故障信号を受信し、それぞれのリセット端子においてパワーオンリセット信号の前記補数を受信し、それぞれのデータ出力端子において第１の起動信号を生成するように構成されたラッチ要素と、
前記ラッチ要素に結合され、前記第１の起動信号がアサートされることに応答して、前記第２の安全信号をプルダウンするように構成されたプルダウンスイッチと
を備える、請求項５に記載の安全回路。
【請求項7】
前記第２の論理回路は、方形波セルフテスト信号を受信するように構成され、
前記第２の論理回路は、
前記電力供給入力ピンと前記電力供給出力ノードとの間に直列に配置された第１のスイッチ及び第２のスイッチであって、前記第１のスイッチは、前記第２の安全信号及び前記セルフテスト信号にＡＮＤ論理処理を適用するように構成されたＡＮＤ論理ゲートの出力によって制御され、前記第２のスイッチは、前記セルフテスト信号によって制御される、第１のスイッチ及び第２のスイッチと、
前記電力供給入力ピンと前記電力供給出力ノードとの間に直列に配置された第３のスイッチ及び第４のスイッチであって、前記第３のスイッチは、ＡＮＤ論理処理を前記第２の安全信号及び前記セルフテスト信号の補数にＡＮＤ論理処理を適用するように構成されたＡＮＤ論理ゲートの出力によって制御され、前記第４のスイッチは、前記セルフテスト信号の前記補数によって制御される、第３のスイッチ及び第４のスイッチと
を備える、請求項１に記載の安全回路。
前記第２の論理回路は、
前記電力供給入力ピンと前記電力供給出力ノードとの間に直列に配置された第１のスイッチ及び第２のスイッチであって、前記第１のスイッチは、前記第２の安全信号及び前記セルフテスト信号にＡＮＤ論理処理を適用するように構成されたＡＮＤ論理ゲートの出力によって制御され、前記第２のスイッチは、前記セルフテスト信号によって制御される、第１のスイッチ及び第２のスイッチと、
前記電力供給入力ピンと前記電力供給出力ノードとの間に直列に配置された第３のスイッチ及び第４のスイッチであって、前記第３のスイッチは、ＡＮＤ論理処理を前記第２の安全信号及び前記セルフテスト信号の補数にＡＮＤ論理処理を適用するように構成されたＡＮＤ論理ゲートの出力によって制御され、前記第４のスイッチは、前記セルフテスト信号の前記補数によって制御される、第３のスイッチ及び第４のスイッチと
を備える、請求項１に記載の安全回路。
【請求項8】
前記第２の論理回路は、
前記第１のスイッチと前記第２のスイッチとの中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第１の不足電圧検出器と、
前記第３のスイッチと前記第４のスイッチとの中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第２の不足電圧検出器と、
前記セルフテスト信号及び前記第１の不足電圧検出器からの前記出力信号がデアサートされることに応答して、第１の供給故障信号をアサートするように構成された第１の論理ゲートと、
前記セルフテスト信号がアサートされ、前記第２の不足電圧検出器からの前記出力信号がデアサートされることに応答して、第２の供給故障信号をアサートするように構成された第２の論理ゲートと、
前記第１の供給故障信号及び前記第２の供給故障信号にＯＲ論理処理を適用して、第２の複合された故障信号を生成するように構成されたＯＲ論理ゲートと
を備え、
前記安全回路は、前記第２の複合された故障信号がアサートされることに応答して、前記第１の安全信号をアサート状態に強制するように構成された第２のバックアップ起動回路を更に備える、請求項７に記載の安全回路。
前記第１のスイッチと前記第２のスイッチとの中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第１の不足電圧検出器と、
前記第３のスイッチと前記第４のスイッチとの中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第２の不足電圧検出器と、
前記セルフテスト信号及び前記第１の不足電圧検出器からの前記出力信号がデアサートされることに応答して、第１の供給故障信号をアサートするように構成された第１の論理ゲートと、
前記セルフテスト信号がアサートされ、前記第２の不足電圧検出器からの前記出力信号がデアサートされることに応答して、第２の供給故障信号をアサートするように構成された第２の論理ゲートと、
前記第１の供給故障信号及び前記第２の供給故障信号にＯＲ論理処理を適用して、第２の複合された故障信号を生成するように構成されたＯＲ論理ゲートと
を備え、
前記安全回路は、前記第２の複合された故障信号がアサートされることに応答して、前記第１の安全信号をアサート状態に強制するように構成された第２のバックアップ起動回路を更に備える、請求項７に記載の安全回路。
【請求項9】
前記第１の複合された故障信号及び前記第２の複合された故障信号のうちのいずれか１つがアサートされることに応答して、診断出力ピンにおいてフォルト信号をアサートするように更に構成される、請求項３に記載の安全回路。
【請求項10】
前記第２のバックアップ起動回路は、前記セルフテスト信号の周波数が予想範囲外であることに応答して、ウォッチドッグ信号をアサートするように構成されたウォッチドッグ回路を備え、前記第２のバックアップ起動回路は、前記ウォッチドッグ信号がアサートされることに応答して、前記第１の安全信号をアサート状態に強制するように構成される、請求項８に記載の安全回路。
【請求項11】
前記第２のバックアップ起動回路は、
前記第２の複合された故障信号と前記ウォッチドッグ信号とにＯＲ論理処理を適用するように構成されたＯＲ論理ゲートと、
それぞれのセット端子において前記ＯＲ論理ゲートから前記出力信号を受信し、それぞれのリセット端子においてパワーオンリセット信号の補数を受信し、それぞれのデータ出力端子において第２の起動信号を生成するように構成されたラッチ要素と、
前記ラッチ要素に結合され、前記第２の起動信号がアサートされることに応答して、前記第１の安全信号をプルダウンするように構成されたプルダウンスイッチと
を備える、請求項１０に記載の安全回路。
前記第２の複合された故障信号と前記ウォッチドッグ信号とにＯＲ論理処理を適用するように構成されたＯＲ論理ゲートと、
それぞれのセット端子において前記ＯＲ論理ゲートから前記出力信号を受信し、それぞれのリセット端子においてパワーオンリセット信号の補数を受信し、それぞれのデータ出力端子において第２の起動信号を生成するように構成されたラッチ要素と、
前記ラッチ要素に結合され、前記第２の起動信号がアサートされることに応答して、前記第１の安全信号をプルダウンするように構成されたプルダウンスイッチと
を備える、請求項１０に記載の安全回路。
【請求項12】
前記第１の論理回路は、前記第１の安全信号がアサートされている間に前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号がデアサートされることに応答して、第１の内部フィードバック信号をアサートするように構成され、
前記第２の論理回路は、前記電力供給出力ノードにおける電圧が閾値よりも低いことに応答して、第２の内部フィードバック信号をアサートするように構成され、
前記安全回路は、前記第１の内部フィードバック信号及び前記第２の内部フィードバック信号のうちのいずれか１つがアサートされることに応答して、フィードバック出力ピンにおいてフィードバック信号をアサートするように更に構成される、請求項１に記載の安全回路。
前記第２の論理回路は、前記電力供給出力ノードにおける電圧が閾値よりも低いことに応答して、第２の内部フィードバック信号をアサートするように構成され、
前記安全回路は、前記第１の内部フィードバック信号及び前記第２の内部フィードバック信号のうちのいずれか１つがアサートされることに応答して、フィードバック出力ピンにおいてフィードバック信号をアサートするように更に構成される、請求項１に記載の安全回路。
【請求項13】
ゲートドライバデバイスであって、
安全回路であって、
少なくとも１つのＰＷＭ入力ピンと、
電力供給入力ピンと、
第１安全入力ピン及び第２安全入力ピンと、
ハイサイド駆動出力ノードと、
ローサイド駆動出力ノードと、
電力供給出力ノードと、
第１論理回路と、
第２の論理回路と
を含む安全回路と、
レベルシフタ回路及び出力ハイサイドドライバ回路であって、前記レベルシフタ回路は、前記ハイサイド駆動出力からハイサイドゲート駆動信号を受信し、前記出力ハイサイドドライバ回路を駆動するように構成される、レベルシフタ回路及び出力ハイサイドドライバ回路と、
プリドライバ回路及び出力ローサイドドライバ回路であって、前記プリドライバ回路は、前記ローサイド駆動出力からローサイドゲート駆動信号を受信し、前記出力ローサイドドライバ回路を駆動するように構成される、プリドライバ回路及び出力ローサイドドライバ回路と
を備える、ゲートドライバデバイス。
安全回路であって、
少なくとも１つのＰＷＭ入力ピンと、
電力供給入力ピンと、
第１安全入力ピン及び第２安全入力ピンと、
ハイサイド駆動出力ノードと、
ローサイド駆動出力ノードと、
電力供給出力ノードと、
第１論理回路と、
第２の論理回路と
を含む安全回路と、
レベルシフタ回路及び出力ハイサイドドライバ回路であって、前記レベルシフタ回路は、前記ハイサイド駆動出力からハイサイドゲート駆動信号を受信し、前記出力ハイサイドドライバ回路を駆動するように構成される、レベルシフタ回路及び出力ハイサイドドライバ回路と、
プリドライバ回路及び出力ローサイドドライバ回路であって、前記プリドライバ回路は、前記ローサイド駆動出力からローサイドゲート駆動信号を受信し、前記出力ローサイドドライバ回路を駆動するように構成される、プリドライバ回路及び出力ローサイドドライバ回路と
を備える、ゲートドライバデバイス。
【請求項14】
前記レベルシフタ回路は、ドライバ供給電圧によってバイアスされるように前記電力供給出力ノードに結合される、請求項１３に記載のゲートドライバデバイス。
【請求項15】
前記レベルシフタ回路は、ドライバ供給電圧によってバイアスされるように前記プリドライバ回路に結合される、請求項１３に記載のゲートドライバデバイス。
【請求項16】
前記レベルシフタ回路は、ドライバ供給電圧によってバイアスされるように前記出力ローサイドドライバ回路に結合される、請求項１３に記載のゲートドライバデバイス。
【請求項17】
前記第１論理回路は、
第１の安全信号がデアサートされることに応答して、少なくとも１つのＰＷＭ駆動信号を伝搬してハイサイドゲート駆動信号及びローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成され、
前記第２の論理回路は、
第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、システム供給電圧をドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成される、請求項１３に記載のゲートドライバデバイス。
第１の安全信号がデアサートされることに応答して、少なくとも１つのＰＷＭ駆動信号を伝搬してハイサイドゲート駆動信号及びローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成され、
前記第２の論理回路は、
第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、システム供給電圧をドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成される、請求項１３に記載のゲートドライバデバイス。
【請求項18】
前記出力ハイサイドドライバ回路はブートストラップ電圧によってバイアスされ、前記出力ローサイドドライバ回路はローサイド供給電圧によってバイアスされ、前記ゲートドライバデバイスは、
前記ブートストラップ電圧を感知し、前記ブートストラップ電圧が閾値よりも低いことに応答して前記出力ハイサイドドライバ回路の駆動信号をデアサートするように構成された第１の不足電圧保護回路と、
前記ローサイド供給電圧を感知し、前記ローサイド供給電圧が閾値よりも低いことに応答して、前記出力ハイサイドドライバ回路の駆動信号及び前記出力ローサイドドライバ回路の駆動信号をデアサートするように構成された第２の不足電圧保護回路と、
前記電力供給入力ピンにおいて前記システム供給電圧を感知し、前記システム供給電圧が予想範囲外であることに応答して、前記出力ハイサイドドライバ回路の駆動信号及び前記出力ローサイドドライバ回路の駆動信号をデアサートするように構成された不足電圧及び過電圧保護回路と
を備える、請求項１７に記載のゲートドライバデバイス。
前記ブートストラップ電圧を感知し、前記ブートストラップ電圧が閾値よりも低いことに応答して前記出力ハイサイドドライバ回路の駆動信号をデアサートするように構成された第１の不足電圧保護回路と、
前記ローサイド供給電圧を感知し、前記ローサイド供給電圧が閾値よりも低いことに応答して、前記出力ハイサイドドライバ回路の駆動信号及び前記出力ローサイドドライバ回路の駆動信号をデアサートするように構成された第２の不足電圧保護回路と、
前記電力供給入力ピンにおいて前記システム供給電圧を感知し、前記システム供給電圧が予想範囲外であることに応答して、前記出力ハイサイドドライバ回路の駆動信号及び前記出力ローサイドドライバ回路の駆動信号をデアサートするように構成された不足電圧及び過電圧保護回路と
を備える、請求項１７に記載のゲートドライバデバイス。
【請求項19】
制御ユニットと、
安全回路であって、
少なくとも１つのＰＷＭ入力ピンと
電力供給入力ピンと、
第１安全入力ピン及び第２安全入力ピンと、
ハイサイド駆動出力ノードと、
ローサイド駆動出力ノードと、
電力供給出力ノードと、
第１の論理回路と、
第２の論理回路とを含む安全回路と、
前記安全回路に結合されたゲートドライバデバイスと、電力段とを備え、
前記制御ユニットは、前記電力段の動作を制御するための少なくとも１つのＰＷＭ駆動信号を生成するように構成され、
前記安全回路は、前記少なくとも１つのＰＷＭ駆動信号、第１の安全信号、及び第２の安全信号を受信し、ハイサイドゲート駆動信号、ローサイドゲート駆動信号、及びドライバ供給電圧を生成するように構成され、
前記ゲートドライバデバイスは、前記ハイサイドゲート駆動信号、前記ローサイドゲート駆動信号及び前記ドライバ供給電圧を受信し、前記電力段のそれぞれのスイッチを駆動するためのシフトされたＰＷＭ駆動信号を生成するように構成される、ドライバシステム。
安全回路であって、
少なくとも１つのＰＷＭ入力ピンと
電力供給入力ピンと、
第１安全入力ピン及び第２安全入力ピンと、
ハイサイド駆動出力ノードと、
ローサイド駆動出力ノードと、
電力供給出力ノードと、
第１の論理回路と、
第２の論理回路とを含む安全回路と、
前記安全回路に結合されたゲートドライバデバイスと、電力段とを備え、
前記制御ユニットは、前記電力段の動作を制御するための少なくとも１つのＰＷＭ駆動信号を生成するように構成され、
前記安全回路は、前記少なくとも１つのＰＷＭ駆動信号、第１の安全信号、及び第２の安全信号を受信し、ハイサイドゲート駆動信号、ローサイドゲート駆動信号、及びドライバ供給電圧を生成するように構成され、
前記ゲートドライバデバイスは、前記ハイサイドゲート駆動信号、前記ローサイドゲート駆動信号及び前記ドライバ供給電圧を受信し、前記電力段のそれぞれのスイッチを駆動するためのシフトされたＰＷＭ駆動信号を生成するように構成される、ドライバシステム。
【請求項20】
前記第１の論理回路は
前記第１の安全信号がデアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号を伝搬して、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成され、
前記第２の論理回路は、
前記第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、システム供給電圧を前記ドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成される、請求項１９に記載のドライバシステム。
前記第１の安全信号がデアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号を伝搬して、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号を生成し、
前記第１の安全信号がアサートされることに応答して、前記少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、前記ハイサイドゲート駆動信号及び前記ローサイドゲート駆動信号をデアサートするように構成され、
前記第２の論理回路は、
前記第２の安全信号がデアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンに結合して、システム供給電圧を前記ドライバ供給電圧として伝搬し、
前記第２の安全信号がアサートされることに応答して、前記電力供給出力ノードを前記電力供給入力ピンから切り離して、前記システム供給電圧の伝搬を無効にするように構成される、請求項１９に記載のドライバシステム。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２３年４月１４日付けで出願された「ゲートドライバデバイスのための安全回路、対応するゲートドライバデバイス及びドライバシステム」という名称のイタリア特許出願第１０２０２３０００００７１９７号の優先権利益を主張するものであり、これは、法律によって許容される最大範囲に関して参照により本明細書に組み込まれる。
本出願は、２０２３年４月１４日付けで出願された「ゲートドライバデバイスのための安全回路、対応するゲートドライバデバイス及びドライバシステム」という名称のイタリア特許出願第１０２０２３０００００７１９７号の優先権利益を主張するものであり、これは、法律によって許容される最大範囲に関して参照により本明細書に組み込まれる。
【0002】
（発明の分野）
本記載は、特にモータ制御用途のために、ゲートドライバデバイス（例えば、ゲートドライバ集積回路、ゲートドライバＩＣ）と共に使用することができる（例えば結合された、又は統合された）安全回路に関連してよい。
本記載は、特にモータ制御用途のために、ゲートドライバデバイス（例えば、ゲートドライバ集積回路、ゲートドライバＩＣ）と共に使用することができる（例えば結合された、又は統合された）安全回路に関連してよい。
【0003】
そのようなゲートドライバデバイスは、例えば、産業用ドライバに適用されてよい。
【背景技術】
【0004】
現代の産業用デバイス、特にモータドライバは、いくつかの安全要件を満たすように設計されている。モータ駆動（モータ制御）を伴う用途において望ましい安全機能は、いわゆるセーフトルクオフ（ＳＴＯ）、すなわち、モータがトルクを生成するのを防止するためにドライバ出力における電力をオフにし、それによって特定の安全要件（例えば規格ＥＮ ６１８００－５－２「調整可能な速度電力駆動システムパート５－２：安全要件」によって定義されるように）を満たす安全機能である。
【0005】
従来、モータドライバの製造業者は、個別の構成要素及び安全ファームウェアに基づいて、それらの製品又は解決策を設計及び認証している。そうすることによって、認証された製品又は解決策に対して行われる任意の後続の変更は、新しい認証プロセスを有し、それは、認証コスト及び時間の増加、統合の可能性の制限（離散構成要素アプローチによる）、革新の遅延（変更に対するコスト駆動抵抗による）、ならびに以前に取得された認証を失うリスクさえもたらす。
【0006】
したがって、本開示は、集積回路内にＳＴＯ安全機能を実装する（例えば、組み込む、統合する）安全回路を提供することを対象とする。そのような安全回路は、その後、例えばゲートドライバＩＣなどのより複雑なデバイスに更に統合されてもよく、又は最終用途においてそれに結合されてもよい。
【発明の概要】
【0007】
１つ又は複数の実施形態の目的は、集積回路内に安全ＳＴＯ機能を実装するそのような安全回路を提供することに寄与することである。
【0008】
１つ又は複数の実施形態によれば、そのような目的は、添付の特許請求の範囲に記載の特徴を有する安全回路によって達成することができる。
【0009】
１つ又は複数の実施形態は、対応するゲートドライバデバイスに関連してよい。
【0010】
１つ又は複数の実施形態は、対応するドライバシステムに関連してよい。
【0011】
特許請求の範囲は、実施形態に関して本明細書で提供される技術的教示の不可欠な部分である。
【0012】
本記載の一態様によれば、ＳＴＯ安全回路（例えば集積回路）は、少なくとも１つのＰＷＭ駆動信号を受信するように構成された少なくとも１つのＰＷＭ入力ピンと、システム供給電圧を受信するように構成された電力供給入力ピンと、第１の安全信号を受信するように構成された第１の安全入力ピン及び第２の安全信号を受信するように構成された第２の安全入力ピンとを含む。安全回路は、ハイサイドゲート駆動信号を生成するように構成されたハイサイド駆動出力ノード及びローサイドゲート駆動信号を生成するように構成されたローサイド駆動出力ノードと、ドライバ供給電圧を生成するように構成された電力供給出力ノードとを含む。安全回路は、第１の安全信号がデアサートされるのに応答して、少なくとも１つのＰＷＭ駆動信号を伝搬して、それに応じてハイサイドゲート駆動信号及びローサイドゲート駆動信号を生成し、第１の安全信号がデアサートされるのに応答して、少なくとも１つのＰＷＭ駆動信号の伝搬を無効にし、ハイサイドゲート駆動信号及びローサイドゲート駆動信号をデアサートする（例えば、結果として外部電力段のハイサイドスイッチ及びローサイドスイッチがオフになる）ように構成された第１の論理回路を含む。安全回路は、第２の安全信号がデアサートされるのに応答して、電力供給出力ノードを電力供給入力ピンに結合してシステム供給電圧をドライバ供給電圧として伝播し、第２の安全信号がアサートされるのに応答して、電力供給出力ノードを電力供給入力ピンから切り離してシステム供給電圧の伝播を無効にするように構成された第２の論理回路を含む。
【0013】
したがって、１つ又は複数の実施形態は、半導体レベルで安全ＳＴＯ機能を組み込み、ＳＴＯについて認定される安全回路を提供してよい。これは、（スタンドアロンＩＣデバイスとして、又はゲートドライバもしくは完全集積インバータなどの他の機能を提供する別のＩＣデバイスに統合されたものいずれかとして）異なるモータドライバ製品又は解決策における安全ＩＣの再使用を容易にし、それによって認証フローを単純化し、予期しない認証問題のリスクを低減する。
【0014】
本記載書の別の態様によれば、ゲートドライバデバイスは、本記載の１つ又は複数の実施形態による安全回路と、レベルシフタ回路と、出力ハイサイドドライバ回路と、プリドライバ回路と、出力ローサイドドライバ回路とを含む。レベルシフタ回路は、ハイサイドゲート駆動信号を受信し、それに応じて出力ハイサイドドライバ回路を駆動するように構成される。プリドライバ回路は、ローサイドゲート駆動信号を受信し、それに応じて出力ローサイドドライバ回路を駆動するように構成される。レベルシフタ回路、プリドライバ回路、出力ローサイドドライバ回路は、ドライバ供給電圧によってバイアスされるように安全回路の電力供給出力ノードに結合される。
【0015】
本記載の別の態様によれば、ドライバシステムは、制御ユニットと、本記載の１つ又は複数の実施形態によるゲートドライバデバイスに結合された安全回路、あるいは本記載の１つ又は複数の実施形態によるゲートドライバデバイスと、電力段とを含む。制御ユニットは、電力段の動作を制御するための少なくとも１つのＰＷＭ駆動信号を生成するように構成される。安全回路は、少なくとも１つのＰＷＭ駆動信号、第１の安全信号、及び第２の安全信号を受信し、ハイサイドゲート駆動信号、ローサイドゲート駆動信号、及びドライバ供給電圧を生成するように構成される。ゲートドライバデバイスは、ハイサイドゲート駆動信号、ローサイドゲート駆動信号及びドライバ供給電圧を受信し、電力段のそれぞれのスイッチを駆動するためのシフトされたＰＷＭ駆動信号を生成するように構成される。
【図面の簡単な説明】
【0016】
次に、添付の図面を参照して、１つ又は複数の実施形態を単なる例として説明する。
【図1】本記載の実施形態によるドライバシステムの例示的な回路ブロック図である。
【図2】本記載の実施形態によるドライバシステムの例示的な回路ブロック図である。
【図5】本記載の１つ又は複数の実施形態による、ＳＴＯ安全回路の第１のチャネルの例示的な回路ブロック図である。
【図6】本記載の１つ又は複数の実施形態による、ＳＴＯ安全回路の第２のチャネルを起動するように構成されるバックアップ起動回路の例示的な回路ブロック図である。
【図7】本記載の１つ又は複数の実施形態による、ＳＴＯ安全回路の第２のチャネルの例示的な回路ブロック図である。
【図8】本記載の１つ又は複数の実施形態による、ＳＴＯ安全回路の第１のチャネルを起動するように構成されるバックアップ起動回路の例示的な回路ブロック図である。
【発明を実施するための形態】
【0017】
以下の説明では、この説明の実施形態の例の詳細な理解を提供することを目的として、１つ又は複数の具体的な詳細が示されている。実施形態は、特定の詳細のうちの１つ又は複数を用いずに、又は他の方法、構成要素、材料などを用いて獲得されてよい。他の場合には、既知の構造、材料、又は動作は、実施形態の特定の態様が不明瞭にならないように詳細に図示又は説明されない。
【0018】
本明細書の枠組みにおける「実施形態」又は「一実施形態」への言及は、実施形態に関連して説明された特定の構成、構造、又は特性が少なくとも１つの実施形態に含まれることを示すことを意図している。したがって、本記載の１つ又は複数の点に存在し得る「一実施形態では」又は「一実施形態では」などの語句は、必ずしも１つの同じ実施形態を指すとは限らない。更に、特定の構成、構造、又は特性は、１つ又は複数の実施形態において任意の適切な方法で組み合わされてもよい。
【0019】
本明細書で使用される見出し及び参考文献は、単に便宜上提供されており、したがって保護の程度又は実施形態の範囲は定義していない。
【0020】
本明細書に添付された図面を通して、文脈がそうでないことを示さない限り、同様の部分又は要素は同様の参照及び数字で示され、対応する説明は簡潔にするために繰り返されない。
【0021】
予想されるように、１つ又は複数の実施形態は、ゲートドライバデバイスのためのＳＴＯ安全機能を実装する安全回路に関する。ゲートドライバデバイスは、産業用ドライバ（例えば、モータドライバ）において使用され得る。
【0022】
特に、いくつかの実施形態は、安全回路がスタンドアロン集積回路として実装される、図１の回路ブロック図に例示されるようなアーキテクチャで使用するための安全回路に関する。図１は、制御ユニット１２（例えば、マイクロコントローラユニット、ＭＣＵ）、安全ＳＴＯ機能を実装する安全回路１３、２チャネルゲートドライバデバイス１４、電力段１６（例えば、三相インバータ）及びモータ１８（例えば、永久磁石同期モータ、ＰＭＳＭ、又はブラシレスＤＣモータ、ＢＬＤＣ）を含む産業用ドライバ１０を示す。マイクロコントローラ１２は、パルス幅変調された（ＰＷＭ）駆動信号（例えば、低電圧領域における論理信号）、例えば、三相インバータ１６の６つのスイッチを制御するための６つのＰＷＭ駆動信号を生成する。安全回路１３は、マイクロコントローラ１２からＰＷＭ駆動信号を受信し、システム供給電圧ＶＤＤを受信し、第１のチャネル及び第２のチャネルの統合されたＳＴＯ機能をそれぞれ制御するための第１の安全信号ＳＴＯ１及び第２の安全信号ＳＴＯ２を（例えば、産業用ドライバ１０の外部から）受信する。特に、信号ＳＴＯ１及びＳＴＯ２はアクティブローであってもよく、これは、ロー論理値（「０」）がそれぞれのＳＴＯ機能が要求されていること（アサート状態）に対応し、ハイ論理値（「１」）がそれぞれのＳＴＯ機能が要求されていないこと（デアサート状態）に対応することを意味する。安全回路１３は、ゲートドライバデバイス１４に渡される出力ＰＷＭ駆動信号（例えば、依然として低電圧領域にある）６つのＰＷＭ信号を生成し、ゲートドライバデバイス１４のための供給電圧ＶＳＵＰＰＬＹを生成する。以下で更に考察するように、第１の安全信号ＳＴＯ１は、（例えば、信号ＳＴＯ１がアサートされるときに出力ＰＷＭ駆動信号を安全値に設定することによって）マイクロコントローラ１２からゲートドライバデバイス１４へのＰＷＭ駆動信号の伝搬に実質的に影響を及ぼし、その一方で、第２の安全信号ＳＴＯ２は、（例えば、信号ＳＴＯ２がアサートされたときに供給電圧ＶＳＵＰＰＬＹを切断することによって）ゲートドライバデバイス１４のバイアスに実質的に影響を及ぼす。更に、安全回路１３は、マイクロコントローラ１２及び産業用ドライバ１０の外部に伝搬されるＳＴＯフィードバック信号ＳＴＯＦＢＫと、マイクロコントローラ１２に伝搬される診断信号ｎＦＡＵＬＴとを生成する。ゲートドライバデバイス１４は、安全回路１３からＰＷＭ駆動信号及び供給電圧ＶＳＵＰＰＬＹを受信し、（例えば、高電圧領域において）ＰＷＭ駆動信号を駆動電圧にシフトし、シフトされたＰＷＭ駆動信号を電力段１６に渡し、結果として、電力段１６はそれぞれのＰＷＭモータ駆動信号を生成する。したがって、モータ１８は、電力段１６によって駆動される。
【0023】
いくつかの実施形態は、安全回路が別のＩＣに統合され、特にゲートドライバデバイスに統合される、図２の回路ブロック図に例示されるようなアーキテクチャで使用するための安全回路に関する。ここで、図１のアーキテクチャとは異なり、ゲートドライバデバイス１４’は、マイクロコントローラ１２からＰＷＭ駆動信号を受信し、システム供給電圧ＶＤＤを受信し、（例えば、産業用ドライバ１０の外部から）第１の安全信号ＳＴＯ１及び第２の安全信号ＳＴＯ２を受信する。ゲートドライバデバイス１４’は、安全回路１３のハードウェアを組み込み、同じＳＴＯ安全機能を実装し、したがって、それは、電力段１６に渡されるシフトされたＰＷＭ駆動信号、ならびにＳＴＯフィードバック信号ＳＴＯＦＢＫ及び診断信号ｎＦＡＵＬＴを直接生成する。
【0024】
図３は、図１を参照して考察したゲートドライバデバイス１４に結合されるように構成された安全回路１３の可能なアーキテクチャの例示的な回路ブロック図である。安全回路１３は、２チャネルアーキテクチャに基づいてもよく、それは、外部からの介入なしの完全自己診断を含むことができ（すなわち、ＳＴＯ機能自体が故障の存在を内部で検証することができる）、過電圧（ＯＶ）事象及び不足電圧（ＵＶ）事象に対する電力供給監視を含むことができる。特に、統合ＳＴＯ機能に関して、安全回路１３には２つのチャネルが設けられている。信号ＳＴＯ１は、特に、ロジック２０２によって（ゲートドライバデバイス１４のレベルシフタ２０６及びプリドライバ２０８をそれぞれ介して）ゲートドライバデバイス１４のドライバ回路２０４ＨＳ、２０４ＬＳに提供されるゲート駆動信号ＩＮＨｇ、ＩＮＬｇを、結果として外部電力段１６がオフになる値に強制することによって、安全回路１３の制御ロジック２０２に作用する。信号ＳＴＯ２は、特に制御ロジック２０２（例えば、レベルシフタ２０６、プリドライバ２０８、及びローサイドドライバ回路２０４ＬＳの電力供給部）の下流に配置された電力セクションの電力供給部を作動停止にする（例えば、オフにする、切断する）ことによって、ゲートドライバデバイス１４の電力供給セクションに作用し、その結果、ドライバ回路２０４ＨＳ、２０４ＬＳは、電力段１６のターンオフを意味するそのデフォルト状態に戻ることができる。
【0025】
図３の回路図では、例示を容易にするために、単一のハーフブリッジのドライバ回路を見ることができ（例えば、三相インバータ１６の単相）、また同様に、単一のハイサイドＰＷＭ駆動信号ＩＮＨ及び単一のローサイドＰＷＭ駆動信号ＩＮＬを見ることができることに留意されたい。様々な用途において、ドライバ回路（例えば、２０４ＨＳ、２０４ＬＳ、２０６、２０８）及び関連する制御ロジック（例えば、２０２）は、安全回路１３及びゲートドライバデバイス１４において、それによって駆動されるハーフブリッジの数と同じ数だけ（例えば、本明細書で考慮されるような三相インバータの場合には３回）実装されてもよい。
【0026】
したがって、安全回路１３は、以下の入力パッドを含んでもよく、すなわち、信号ＳＴＯ１（アクティブーロー）を受信するためのパッド、信号ＳＴＯ２（アクティブーロー）を受信するためのパッド、ＰＷＭ駆動信号ＩＮＨ及びＩＮＬを受信するためのパッド（例えば、６つのパッド）、ならびにシステム供給電圧ＶＤＤを受信するためのパッドを含み得る。安全回路１３はまた、以下の出力パッドを含んでもよく、すなわち、フィードバック信号ＳＴＯＦＢＫ（アクティブーハイ）を提供するためのパッド、診断信号ｎＦＡＵＬＴ（アクティブーロー）を提供するためのパッド、供給電圧ＶＳＵＰＰＬＹを提供するためのパッド、ならびにハイサイドゲート駆動信号ＩＮＨｇ及びローサイドゲート駆動信号ＩＮＬｇ（例えば、６つのパッド）を提供するためのパッドを含み得る。ＰＷＭ駆動信号ＩＮＨ、ＩＮＬは、ゲートドライバデバイス１４のレベルシフタ２０６に渡されるハイサイドゲート駆動信号ＩＮＨｇ、及びゲートドライバデバイス１４のプリドライバ２０８に渡されるローサイド駆動信号ＩＮＬｇを生成するために、以下でより詳細に考察するように、論理回路２０２において信号ＳＴＯ１と組み合わされる。ここでもまた、説明を容易にするために、図３は、ハイサイドＰＷＭ駆動信号ＩＮＨ及びローサイドＰＷＭ駆動信号ＩＮＬ、ならびにハイサイドゲート駆動信号ＩＮＨｇ及びローサイドゲート駆動信号ＩＮＬｇのみを示していることに留意されたい。また、特定の実施形態では、ＰＷＭ駆動信号ＩＮＨ及びＩＮＬは、それ自体知られている方法で、ハイサイドドライバ又はローサイドドライバがハイに駆動されるときにゲート駆動回路に示す単一のＰＷＭ駆動信号を提供する第１の入力と、ハイサイドドライバ及びローサイドドライバの両方をローに駆動する必要があるかどうかを示すイネーブル信号ＥＮＡＢＬＥを提供する第２の入力とによって置き換えられてもよい。
【0027】
レベルシフタ２０６は、（以下でより詳細に考察するように、信号ＳＴＯ２を使用して）安全回路１３を介してシステム供給電圧ＶＤＤに選択的に接続可能な供給電圧ＶＳＵＰＰＬＹによってバイアスされ（供給され）、ハイサイドゲート駆動信号ＩＮＨｇをハイサイドドライバ回路２０４ＨＳに渡す。ハイサイドドライバ回路２０４ＨＳは、ゲートドライバデバイス１４のフローティングセクション２２に実装され、ブートストラップ電圧ＶＢＯＯＴによってバイアス（供給）され、（例えば、パッドＧＨＳがハーフブリッジのハイサイド電力スイッチのゲート端子に結合するように構成され、パッドＳＨＳが同じハイサイド電力スイッチのソース端子に結合するように構成された状態で）ハイサイドゲート出力パッドＧＨＳとハイサイドソース出力パッドＳＨＳとの間でハイサイド出力信号を生成する。フローティングセクション２２はまた、ブートストラップ供給ノードＶＢＯＯＴに結合され、ノードＶＢＯＯＴにおいて不足電圧状態が検出されたときにハイサイドドライバ２０４ＨＳの駆動信号をロー値に強制する不足電圧検出信号を生成するように構成された不足電圧保護回路２１０を含んでもよい。例えば、回路２１０は、不足電圧が検出されたことに応答して、その出力信号をアサート（ローに）してもよく、レベルシフタ２０６からの出力信号は、ハイサイドドライバ回路２０４ＨＳに渡される前に、ＡＮＤ論理ゲート２１１によって回路２１０からの出力信号と組み合わされてよい。
【0028】
プリドライバ２０８は、（以下でより詳細に考察するように信号ＳＴＯ２を使用して）安全回路１３を介してシステム供給電圧ＶＤＤに選択的に接続可能な供給電圧ＶＳＵＰＰＬＹによって選択的にバイアス（供給）され、ローサイドゲート駆動信号ＩＮＬｇをローサイドドライバ回路２０４ＬＳに渡す。ローサイドドライバ回路２０４ＨＳは、ローサイド供給電圧ＶＣＣによってバイアスされ（供給され）、（例えば、パッドＧＬＳが、ハーフブリッジのローサイド電力スイッチのゲート端子に結合するように構成され、パッドＧＮＤが、同じローサイド電力スイッチのソース端子に結合するように構成された状態で）ローサイドゲート出力パッドＧＬＳと接地パッドＧＮＤとの間にローサイド出力信号を生成する。ローサイド供給電圧ノードＶＣＣに結合される不足電圧保護回路２１２は、保護論理回路（図３では見ることができない）に渡される不足電圧検出信号を生成するように構成され、ノードＶＣＣにおいて不足電圧状態が検出されると、全てのハイサイドドライバ２０４ＨＳ及び全てのローサイドドライバ２０４ＬＳの駆動信号をロー値に強制する。
【0029】
特定の実施形態（本明細書に添付される図では見ることはできない）では、回路２０６及び２０８の「選択的」バイアスに加えて、又はその代わりに、ローサイドドライバ回路２０４ＬＳの供給電圧は、（以下でより詳細に考察するように信号ＳＴＯ２を使用して）安全回路１３を介してシステム供給電圧ＶＤＤに選択的に接続可能であってもよい。言い換えれば、ＳＴＯ安全機能の第２のチャネル（ＳＴＯ２）は、回路２０６、２０８、及び２０４ＬＳの供給電圧のいずれにも適用することができる。
【0030】
外部から受信された信号ＳＴＯ１は、内部信号ＳＴＯ１＿ＩＮＴとして安全回路１３の第１のＳＴＯ介入回路２１３（例えば、論理回路２０２）に渡され、信号ＩＮＨ、ＩＮＬの伝搬を信号ＩＮＨｇ、ＩＮＬｇとして制御する。任意選択で、介入回路２１３、特に論理回路２０２は、以下でより詳細に考察するように、ＳＴＯ１機能が正しく起動されたことを示すためにアサート（ハイに）されるフィードバック信号ＳＴＯ１＿ＦＢＫを生成する。任意選択で、自己診断回路が、ＳＴＯ介入回路２１３内に設けられ、第１のＳＴＯチャネル（ＳＴＯ１）内の故障を検出するように構成される。第１のＳＴＯチャネル（ＳＴＯ１）における故障が検出された場合、それぞれのフォルト信号ＳＴＯ１＿ＦＡＩＬがアサート（ハイに）される。任意選択で、フォルト信号ＳＴＯ１＿ＦＡＩＬはまた、以下でより詳細に考察するように、第２のＳＴＯチャネルの起動信号（すなわち、信号ＳＴＯ２＿ＩＮＴ）をアサートされた（ロー）状態に強制するように構成されたバックアップ起動回路４０を制御する。
【0031】
外部から受信した信号ＳＴＯ２は、内部信号ＳＴＯ２＿ＩＮＴとして安全回路１３の第２のＳＴＯ介入回路２１６に渡され、システム供給電圧ＶＤＤのレベルシフタ２０６、プリドライバ２０８、及びローサイドドライバ回路２０４ＬＳへの伝搬を制御する。任意選択で、介入回路２１６は、以下でより詳細に考察するように、ＳＴＯ２機能が正しく起動されたことを示すためにアサート（ハイに）されるフィードバック信号ＳＴＯ２＿ＦＢＫを生成する。任意選択で、自己診断回路がＳＴＯ介入回路２１６に設けられ、第２のＳＴＯチャネル（ＳＴＯ２）の故障を検出するように構成される。第２のＳＴＯチャネル（ＳＴＯ２）における故障が検出された場合、それぞれのフォルト信号ＳＴＯ２＿ＦＡＩＬがアサート（ハイに）される。任意選択で、フォルト信号ＳＴＯ２＿ＦＡＩＬはまた、以下でより詳細に考察するように、第１のＳＴＯチャネルの起動信号（すなわち、信号ＳＴＯ１＿ＩＮＴ）をアサートされた（ロー）状態に強制するように構成されたバックアップ起動回路６０を制御する。
【0032】
加えて、システム供給電圧ノードＶＤＤに結合された不足電圧又は過電圧保護回路２１９は、保護論理回路（図２では見ることができない）に渡され、ノードＶＤＤにおいて不足電圧状態又は過電圧状態が検出されたときに全てのハイサイドドライバ２０４ＨＳ及び全てのローサイドドライバ２０４ＬＳの駆動信号をロー値に強制する不足電圧又は過電圧検出信号を生成するように構成される。
【0033】
フィードバック信号ＳＴＯ１＿ＦＢＫ及びＳＴＯ２＿ＦＢＫは、論理ゲート２２０（例えば、ＯＲ論理ゲート）によって組み合わされて、ＳＴＯ１チャネル及びＳＴＯ２チャネルのうちのいずれか１つが正しく起動されたとき（例えば信号ＳＴＯ１＿ＦＢＫ、ＳＴＯ２＿ＦＢＫのいずれか１つがアサートされるとき）にアサート（ハイに）される全体的なフィードバック信号ＳＴＯＦＢＫを生成してよい。回路２１３及び２１６によって生成されたフォルト信号ＳＴＯ１＿ＦＡＩＬ及びＳＴＯ２＿ＦＡＩＬは、論理ゲート２２２（例えば、ＯＲ論理ゲート）によって第３のフォルト信号と組み合わされて、パッドｎＦＡＵＬＴと接地ＧＮＤとの間に結合されたプルダウン（オープンドレイン）トランジスタ２２４のためのゲート制御信号を生成してよい。第３のフォルト信号は、他の故障状態（例えば、不足電圧、過電圧、サーマルシャットダウンなど）が検出されたときアサート（ハイに）されてもよい。したがって、３つのフォルト信号のいずれかがアサートされる（ハイになる）ことに応答して、プルダウントランジスタ２２４が起動され、全体的なフォルト信号ｎＦＡＵＬＴがアサート（ロー）にされる。
【0034】
図４は、図２を参照して考察したように、ゲートドライバデバイス１４’に統合されるように構成された安全回路１３の可能なアーキテクチャの例示的な回路ブロック図である。図４に示される安全回路のアーキテクチャは、図３に示されるアーキテクチャと実質的に同じであり、同じ原理に従って動作するが、ゲート駆動信号ＩＮＨｇ、ＩＮＬｇ及び供給電圧ＶＳＵＰＰＬＹが同じ集積回路内で内部で渡されるという違いがあることに留意されたい。したがって、以下の詳細な説明は、全ての実施形態に等しく適用される。
【0035】
図５は、第１のＳＴＯ介入回路２１３の可能な実装形態の例示的な回路ブロック図である。予期されるように、信号ＳＴＯ１＿ＩＮＴがアサート（ローに）されて、（レベルシフタ２０６を介して渡された）ハイサイドドライバ２０４ＨＳについてのゲート駆動信号ＩＮＨｇ及び（プリドライバ２０８を介して渡された）ローサイドドライバ２０４ＬＳについてのゲート駆動信号ＩＮＬｇをロー論理値に強制する。言い換えれば、信号ＳＴＯ１＿ＩＮＴはイネーブル信号として作用し、信号ＳＴＯ１＿ＩＮＴがハイであるとき、ドライバ２０４ＨＳ及び２０４ＬＳの動作は、マイクロコントローラ１２によって発行されるＰＷＭ信号によって指示されるように行われ、信号ＳＴＯ１＿ＩＮＴがローであるとき、ドライバ２０４ＨＳ及び２０４ＬＳは強制的にオフ状態になる。例えば、ＳＴＯ介入回路２１３は、信号ＩＮＨとＳＴＯ１＿ＩＮＴとを組み合わせて、レベルシフタ２０６に渡されるハイサイドゲート駆動信号ＩＮＨｇを生成する第１のＡＮＤ論理ゲート３０２と、信号ＩＮＬとＳＴＯ１＿ＩＮＴとを組み合わせて、プリドライバ２０８に渡されるローサイドゲート駆動信号ＩＮＬｇを生成する第２のＡＮＤ論理ゲート３０４とを含む。
【0036】
更に、第１のＳＴＯ介入回路２１３は、特に、安全信号ＳＴＯ１がアサート（ローに）され、ゲート駆動信号ＩＮＨｇ、ＩＮＬｇの両方がローであるときに信号ＳＴＯ１＿ＦＢＫをアサート（ハイに）することによって、ＳＴＯ１機能が正しく起動されたことを示すためにフィードバック信号ＳＴＯ１＿ＦＢＫをアサート（ハイに）するように構成されたフィードバック論理回路を含んでもよい。したがって、ＳＴＯ介入回路２１３は、信号ＩＮＨｇ及びＩＮＬｇを組み合わせるＮＯＲ論理ゲート３０６と、ゲート３０６からの出力を信号ＳＴＯ１＿ＩＮＴの補数と組み合わせてフィードバック信号ＳＴＯ１＿ＦＢＫを生成する第３のＡＮＤ論理ゲート３０８とを含んでもよい。あるいは、信号ＳＴＯ１＿ＦＢＫは、信号ＩＮＨｇ、ＩＮＬｇ、及びＳＴＯ１＿ＩＮＴを組み合わせる３入力ＮＯＲ論理ゲートの出力において生成されてもよい。
【0037】
加えて、第１のＳＴＯ介入回路２１３には、第１のＳＴＯチャネルのフォルト信号ＳＴＯ１＿ＦＡＩＬを生成するための自己診断回路が備わっていてもよい。したがって、ＳＴＯ介入回路２１３は、ゲート３０２（すなわち、信号ＩＮＨ及びＳＴＯ１＿ＩＮＴを組み合わせる冗長制御経路）の動作を複製してハイサイドチェック信号ＩＮＨｃを生成する第４のＡＮＤ論理ゲート３１０と、ゲート３０４（すなわち、信号ＩＮＬ及びＳＴＯ１＿ＩＮＴを組み合わせる冗長制御経路）の動作を複製してローサイドチェック信号ＩＮＬｃを生成する第５のＡＮＤ論理ゲート３１２とを含んでもよい。ＳＴＯ介入回路２１３は、信号ＩＮＨｇ及びＩＮＨｃが、故障を示す２つの異なる論理値を有する場合にアサート（ハイに）される第１のフェイル信号ＳＴＯ１＿ＦＡＩＬ＿Ｈを生成するために、信号ＩＮＨｇ及びＩＮＨｃを組み合わせる第１のＸＯＲ論理ゲート３１４を含んでもよい。ＳＴＯ介入回路２１３は、信号ＩＮＬｇ及びＩＮＬｃが、故障を示す２つの異なる論理値を有する場合にアサート（ハイに）される第２のフェイル信号ＳＴＯ１＿ＦＡＩＬ＿Ｌを生成するために、信号ＩＮＬｇ及びＩＮＬｃを組み合わせる第２のＸＯＲ論理ゲート３１６を含んでもよい。ＳＴＯ介入回路２１３は、信号ＳＴＯ１＿ＦＡＩＬ＿Ｈ及びＳＴＯ１＿ＦＡＩＬ＿Ｌを組み合わせて第１のフォルト信号ＳＴＯ１＿ＦＡＩＬを生成するＯＲ論理ゲート３１８を含んでもよく、第１のフォルト信号ＳＴＯ１＿ＦＡＩＬは、信号ＳＴＯ１＿ＦＡＩＬ＿Ｈ及びＳＴＯ１＿ＦＡＩＬ＿Ｌのいずれかがアサートされるときにアサート（ハイに）される。
【0038】
信号ＳＴＯ１＿ＦＡＩＬ＿Ｈ及びＳＴＯ１＿ＦＡＩＬ＿Ｌのいずれかがアサート（ハイに）されることによって故障状態が検出されると、すなわち、ＳＴＯ１経路がもはや信頼できない場合、フォルト信号ＳＴＯ１＿ＦＡＩＬがアサート（ハイ）にされ、信号ＳＴＯ２＿ＩＮＴが結果としてアサートされて（例えば、ロー論理値に強制され）、更なるＰＯＲ信号（パワーオンリセット）が提供されるまで、（供給電圧ＶＤＤを切断するために）ＳＴＯ機能の第２のチャネルを独立して起動してよい。したがって、図３及び図４を参照して予想されるように、安全回路１３は、信号ＳＴＯ２＿ＩＮＴをアサート（ロー）状態に強制するように構成された、図６の回路図に例示されるようなバックアップ起動回路４０を更に含んでもよい。特に、バックアップ起動回路４０は、パワーオンリセット信号ＰＯＲの補数を生成するインバータゲート４０４と、そのセット入力端子Ｓにおいてフォルト信号ＳＴＯ１＿ＦＡＩＬを受信し、そのリセット入力端子Ｒにおいてインバータ４０４からの出力を受信し、そのデータ出力端子Ｑにおいて出力信号を生成するラッチ要素４０６（例えば、セットリセットフリップフロップ）とを含んでもよい。バックアップ起動回路４０は、信号ＳＴＯ２＿ＩＮＴの伝搬ラインと接地ＧＮＤとの間に接続されたプルダウンスイッチ４０８を更に含んでもよく、スイッチ４０８は、ラッチ４０６からの出力信号がアサート（ハイに）されるときに導通状態になり、ラッチ４０６からの出力信号がデアサート（ローに）されるときに非導通状態になるように制御される。例えば、スイッチ４０８は、ラッチ４０６のデータ出力端子Ｑに結合されたゲート端子を有するオープンドレインＭＯＳトランジスタを含んでもよい。したがって、フォルト信号ＳＴＯ１＿ＦＡＩＬがアサート（ハイに）されると、次のパワーアップ（ＰＯＲ＝０）までラッチ要素４０６がセット（Ｑ＝１）され、内部安全信号ＳＴＯ２＿ＩＮＴがアサート（ローに）される。
【0039】
図７は、第２のＳＴＯ介入回路２１６の可能な実装形態の例示的な回路ブロック図である。予想されるように、信号ＳＴＯ２＿ＩＮＴは、ゲートドライバデバイス１４のドライバ部分から（特に、回路２０６、２０８、２０４ＬＳから）システム供給ノードＶＤＤを切断するためにアサート（ロー）にされる。例えば、ＳＴＯ介入回路２１６は、電圧ＶＤＤを回路２０６、２０８、及び２０４ＬＳに伝搬するための第１のチャネル５０Ａ及び第２のチャネル５０Ｂを含み、第２のチャネルは、第１のチャネルと並列に配置される。２つのチャネルは、回路２０６、２０８、及び２０４ＬＳに供給するために独立して使用することができる。第１のチャネル５０Ａは、システム供給ノードＶＤＤと、回路２０６、２０８、及び２０４ＬＳがバイアスされる下流電力供給ノード５０２との間に直列に接続された第１のスイッチ５２Ａを含み、任意選択で第２のスイッチ５４Ａを含む。第２のチャネル５０Ｂは、ノードＶＤＤとノード５０２との間に直列に接続された第１のスイッチ５２Ｂを含み、任意選択で第２のスイッチ５４Ｂを含む。スイッチ５２Ａ及び５２Ｂは、信号ＳＴＯ２＿ＩＮＴによって制御され（場合によっては、以下でより詳細に記載するように、自己診断の目的で論理ゲートによってゲート制御される）、その結果、信号ＳＴＯ２＿ＩＮＴがアサート（ローに）されると、（以下で考察するように、セルフテスト信号ＳＴＯ２＿ＳＴの値とは無関係に）スイッチ５２Ａ及び５２Ｂの両方が開放され、ノード５０２における電力供給が切断され、それによってＳＴＯ２機能を起動する。
【0040】
加えて、第２のＳＴＯ介入回路２１６は、特に、ノード５０２における電圧がローであるときに（ハイ）信号ＳＴＯ２＿ＦＢＫをアサートすることによって、ＳＴＯ２機能が正しく起動されたことを示すためにフィードバック信号ＳＴＯ２＿ＦＢＫをアサート（ハイに）するように構成されたフィードバック論理回路を含んでもよい。したがって、ＳＴＯ介入回路２１６は、ノード５０２における電圧ＶＳＵＰＰＬＹが閾値よりも低いときにフィードバック信号ＳＴＯ２＿ＦＢＫをアサート（ハイに）するハイにするノード５０２に結合された不足電圧検出器（例えば比較器）５０４を含んでもよい。任意選択で、ＳＴＯ介入回路２１６は、不足電圧検出器５０４からの出力を信号ＳＴＯ２＿ＩＮＴの補数と組み合わせてフィードバック信号ＳＴＯ２＿ＦＢＫを生成するＡＮＤ論理ゲート５０５を追加で含んでもよく、その結果、フィードバック信号ＳＴＯ２＿ＦＢＫは、第２の安全信号ＳＴＯ２＿ＩＮＴがアサートされている間にノード５０２における電圧が閾値よりも低いことに応答してアサートされる。
【0041】
加えて、第２のＳＴＯ介入回路２１６には、第２のＳＴＯチャネルのフォルト信号ＳＴＯ２＿ＦＡＩＬを生成するための自己診断回路が備わっていてもよい。したがって、ＳＴＯ介入回路２１６は、セルフテスト信号ＳＴＯ２＿ＳＴ（例えば、発振器によって生成される方形波信号又はクロック信号）を受信するように構成されてもよく、信号ＳＴＯ２＿ＩＮＴ及びＳＴＯ２＿ＳＴを組み合わせる第１のＡＮＤ論理ゲート５０６と、信号ＳＴＯ２＿ＩＮＴ及び信号ＳＴＯ２＿ＳＴの補数を組み合わせる第２のＡＮＤ論理ゲート５０８と、信号ＳＴＯ２＿ＳＴの補数を生成するインバータゲート５１０とを含んでもよい。スイッチ５２Ａは、ゲート５０６によって出力される信号によって制御され、スイッチ５２Ｂは、ゲート５０８によって出力される信号によって制御され、スイッチ５４Ａは、セルフテスト信号ＳＴＯ２＿ＳＴによって制御され、スイッチ５４Ｂは、インバータ５１０によって生成されるセルフテスト信号ＳＴＯ２＿ＳＴの補数によって制御される。４つのスイッチ全てについて、ロー制御信号はスイッチが開いていることを意味し、ハイ制御信号はスイッチが閉じていることを意味する。更に、自己診断回路は、ノード中間スイッチ５２Ａ及び５４Ａに結合され、そのノードの電圧が閾値よりも低いときにそれぞれの信号をアサート（ハイに）する不足電圧検出器（例えば、比較器）５１２と、ノード中間スイッチ５２Ｂ及び５４Ｂに結合され、そのノードの電圧が閾値よりも低いときにそれぞれの信号をアサート（ハイに）する不足電圧検出器（例えば、比較器）５１４とを含んでもよい。更に、自己診断回路は、検出器５１２によって出力された信号の補数とセルフテスト信号ＳＴＯ２＿ＳＴの補数とを組み合わせて、信号ＳＴＯ２＿ＳＴと検出器５１２からの出力との両方が、故障を示すロー論理値を有する場合にアサート（ハイに）され、そうでない場合にデアサート（ローに）され、チェックに合格したことを示す、第１のフェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａを生成するＡＮＤ論理ゲート５１６を含んでもよい。同じ論理信号ＳＴＯ２＿ＦＡＩＬ＿Ａが、信号ＳＴＯ２＿ＳＴと、検出器５１２によって出力された信号とを組み合わせるＮＯＲ論理ゲートの出力として生成され得ることに留意されたい。更に、自己診断回路は、検出器５１４によって出力された信号の補数とセルフテスト信号ＳＴＯ２＿ＳＴの補数とを組み合わせて、信号ＳＴＯ２＿ＳＴがハイ論理値を有し、検出器５１４からの出力が、故障を示すロー論理値を有する場合にアサート（ハイに）され、そうでない場合にデアサート（ローに）され、チェックに合格したことを示す、第２のフェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ｂを生成するＡＮＤ論理ゲート５１８を含んでもよい。ＳＴＯ介入回路２１６は、信号ＳＴＯ２＿ＦＡＩＬ＿Ａ及びＳＴＯ２＿ＦＡＩＬ＿Ｂを組み合わせて、第２のフォルト信号ＳＴＯ２＿ＦＡＩＬを生成するＯＲ論理ゲート５２０を含んでもよく、第２のフォルト信号ＳＴＯ２＿ＦＡＩＬは、信号ＳＴＯ２＿ＦＡＩＬ＿Ａ及びＳＴＯ２＿ＦＡＩＬ＿Ｂのいずれかがアサートされるときにアサート（ハイに）される。
【0042】
したがって、故障が存在しない場合、以下のようになり、
ＳＴＯ２＿ＩＮＴがアサート（ローに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴの値とは無関係に、スイッチ５２Ａ及び５２Ｂが開放され、スイッチ５２Ａ及び５２Ｂの下流の電圧はローであり、比較器５１２及び５１４はハイ信号を出力し、これがフォルト信号ＳＴＯ２＿ＦＡＩＬをデアサート（ロー）状態に駆動し、比較器５０４がフィードバック信号ＳＴＯ２＿ＦＢＫをアサート（ハイ）状態に駆動し、
ＳＴＯ２＿ＩＮＴがデアサート（ハイに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴがロー（「０」）である場合、第１のチャネル５０Ａがテストされ、第２のチャネル５０Ｂがドライバ回路に供給するために使用され、スイッチ５２Ａ及び５４Ａは開であると予想され、スイッチ５２Ｂ及び５４Ｂは閉であると予想され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａは、比較器５１２のハイ出力によってデアサート状態（ロー）に駆動され、
フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ｂは、セルフテスト信号ＳＴＯ２＿ＳＴのロー値によってデアサート（ロー）状態に駆動され、フォルト信号ＳＴＯ２＿ＦＡＩＬは、ＯＲ論理ゲート５２０によってデアサート（ロー）状態に駆動され、比較器５０４は、フィードバック信号ＳＴＯ２＿ＦＢＫをデアサート（ロー）状態に駆動し、
ＳＴＯ２＿ＩＮＴがデアサート（ハイに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴがハイ（「１」）である場合、第２のチャネル５０Ｂがテストされ、第１のチャネル５０Ａがドライバ回路に供給するために使用され、スイッチ５２Ｂ及び５４Ｂは開であると予想され、スイッチ５２Ａ及び５４Ａは閉であると予想され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ｂは、比較器５１４のハイ出力によってデアサート状態（ロー）に駆動され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａは、セルフテスト信号ＳＴＯ２＿ＳＴのハイ値によってデアサート（ロー）状態に駆動され、フォルト信号ＳＴＯ２＿ＦＡＩＬは、ＯＲ論理ゲート５２０によってデアサート（ロー）状態に駆動され、比較器５０４は、フィードバック信号ＳＴＯ２＿ＦＢＫをデアサート（ロー）状態に駆動する。
ＳＴＯ２＿ＩＮＴがアサート（ローに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴの値とは無関係に、スイッチ５２Ａ及び５２Ｂが開放され、スイッチ５２Ａ及び５２Ｂの下流の電圧はローであり、比較器５１２及び５１４はハイ信号を出力し、これがフォルト信号ＳＴＯ２＿ＦＡＩＬをデアサート（ロー）状態に駆動し、比較器５０４がフィードバック信号ＳＴＯ２＿ＦＢＫをアサート（ハイ）状態に駆動し、
ＳＴＯ２＿ＩＮＴがデアサート（ハイに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴがロー（「０」）である場合、第１のチャネル５０Ａがテストされ、第２のチャネル５０Ｂがドライバ回路に供給するために使用され、スイッチ５２Ａ及び５４Ａは開であると予想され、スイッチ５２Ｂ及び５４Ｂは閉であると予想され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａは、比較器５１２のハイ出力によってデアサート状態（ロー）に駆動され、
フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ｂは、セルフテスト信号ＳＴＯ２＿ＳＴのロー値によってデアサート（ロー）状態に駆動され、フォルト信号ＳＴＯ２＿ＦＡＩＬは、ＯＲ論理ゲート５２０によってデアサート（ロー）状態に駆動され、比較器５０４は、フィードバック信号ＳＴＯ２＿ＦＢＫをデアサート（ロー）状態に駆動し、
ＳＴＯ２＿ＩＮＴがデアサート（ハイに）されるとき、セルフテスト信号ＳＴＯ２＿ＳＴがハイ（「１」）である場合、第２のチャネル５０Ｂがテストされ、第１のチャネル５０Ａがドライバ回路に供給するために使用され、スイッチ５２Ｂ及び５４Ｂは開であると予想され、スイッチ５２Ａ及び５４Ａは閉であると予想され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ｂは、比較器５１４のハイ出力によってデアサート状態（ロー）に駆動され、フェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａは、セルフテスト信号ＳＴＯ２＿ＳＴのハイ値によってデアサート（ロー）状態に駆動され、フォルト信号ＳＴＯ２＿ＦＡＩＬは、ＯＲ論理ゲート５２０によってデアサート（ロー）状態に駆動され、比較器５０４は、フィードバック信号ＳＴＯ２＿ＦＢＫをデアサート（ロー）状態に駆動する。
【0043】
故障の（例えば、スイッチ５２Ａ、５４Ａ、５２Ｂ、５４Ｂのいずれかが開くと予想されるときに閉じている）場合、故障は検出器５１２及び５１４のうちの１つによって検出され、対応するフェイル信号ＳＴＯ２＿ＦＡＩＬ＿Ａ又はＳＴＯ２＿ＦＡＩＬ＿Ｂがアサート（ハイに）され、複合されたフォルト信号ＳＴＯ２＿ＦＡＩＬがアサート（ハイに）される。
【0044】
信号ＳＴＯ２＿ＦＡＩＬ＿Ａ及びＳＴＯ２＿ＦＡＩＬ＿Ｂのいずれかがアサート（ハイに）されることによって故障状態が検出されると、すなわち、ＳＴＯ２経路がもはや信頼できない場合、フォルト信号ＳＴＯ２＿ＦＡＩＬがアサート（ハイに）され、信号ＳＴＯ１＿ＩＮＴが結果としてアサートされ（例えば、ロー論理値に強制され）て、更なるＰＯＲ信号（パワーオンリセット）が提供されるまで、（駆動信号ＩＮＨｇ、ＩＮＬｇを「ゲート制御する」ために）ＳＴＯ機能の第１のチャネルを独立して起動してよい。したがって、図３及び図４を参照して予想されるように、安全回路１３は、信号ＳＴＯ１＿ＩＮＴをアサート（ロー）状態に強制するように構成される、図８の回路ブロック図に例示されるようなバックアップ起動回路６０を更に含んでもよい。特に、バックアップ起動回路６０は、パワーオンリセット信号ＰＯＲの補数を生成するインバータゲート６０４と、そのセット入力端子Ｓにおいてフォルト信号ＳＴＯ２＿ＦＡＩＬを受信し、そのリセット入力端子Ｒにおいてインバータ６０４からの出力を受信し、そのデータ出力端子Ｑにおいて出力信号を生成するラッチ要素６０６（例えば、セットリセットフリップフロップ）とを含んでもよい。バックアップ起動回路６０は、信号ＳＴＯ１＿ＩＮＴの伝搬ラインと接地ＧＮＤとの間に接続されたプルダウンスイッチ６０８を更に含んでもよく、スイッチ６０８は、ラッチ６０６からの出力信号がアサート（ハイに）されるときに導通状態になり、ラッチ６０６からの出力信号がデアサート（ローに）されるときに非導通状態になるように制御される。例えば、スイッチ６０８は、ラッチ６０６のデータ出力端子Ｑに結合されたゲート端子を有するオープンドレインＭＯＳトランジスタを含んでもよい。したがって、フォルト信号ＳＴＯ２＿ＦＡＩＬがアサート（ハイに）されると、次のパワーアップ（ＰＯＲ＝０）までラッチ要素６０６がセット（Ｑ＝１）され、内部安全信号ＳＴＯ１＿ＩＮＴがアサート（ローに）される。任意選択で、バックアップ起動回路６０は、セルフテスト信号ＳＴＯ２＿ＳＴを生成する発振器ＯＳＣに結合されたウィンドウウォッチドッグ回路６１０を含んでもよい。回路６１０は、発振器ＯＳＣの周波数を監視し、周波数が予想範囲外である（例えば、低すぎる、又は高すぎる）場合、それぞれのウォッチドッグ信号Ｗをアサート（ハイに）する。バックアップ起動回路６０は、信号ＳＴＯ２＿ＦＡＩＬ及びＷを組み合わせて、発振器のセルフテスト不合格の場合に内部安全信号ＳＴＯ１＿ＩＮＴのアサートを強制するＯＲ論理ゲート６０２を含んでもよい（すなわち、この場合、ラッチ要素６０６のセット入力端子Ｓに渡されるのは、ＯＲ論理ゲート６０２からの出力である）。
【0045】
したがって、本明細書で例示される１つ又は複数の実施形態は、認証されたＳＴＯ安全機能を統合し、場合によってはゲートドライバデバイスに統合される安全回路を提供してよく、以下の利点のうちの１つ又は複数をもたらす。
・最終用途における構成要素の数が減少し、小型化が改善され、コストが削減される（部品表（ＢＯＭ）の削減）、
・最終アプリケーションの安全性証明のための時間及びコストの削減、及び
・低リスクでの高いＩＰ再利用性である。
・最終用途における構成要素の数が減少し、小型化が改善され、コストが削減される（部品表（ＢＯＭ）の削減）、
・最終アプリケーションの安全性証明のための時間及びコストの削減、及び
・低リスクでの高いＩＰ再利用性である。
【0046】
基礎となる原理を損なうことなく、詳細及び実施形態は、保護の範囲から逸脱することなく、単なる例として説明されたものに関して、大幅に変更されてもよい。
【0047】
安全回路（１３）は、少なくとも１つのＰＷＭ駆動信号（ＩＮＨ、ＩＮＬ）を受信するように構成された少なくとも１つのＰＷＭ入力ピンと、システム供給電圧（ＶＤＤ）を受け取るように構成された電力供給入力ピンと、第１の安全信号（ＳＴＯ１、ＳＴＯ１＿ＩＮＴ）を受信するように構成された第１の安全入力ピン及び第２の安全信号（ＳＴＯ２、ＳＴＯ２＿ＩＮＴ）を受信するように構成された第２の安全入力ピンと、ハイサイドゲート駆動信号（ＩＮＨｇ）を生成するように構成されたハイサイド駆動出力ノード及びローサイドゲート駆動信号（ＩＮＬｇ）を生成するように構成されたローサイド駆動出力ノードと、ドライバ供給電圧（ＶＳＵＰＰＬＹ）を生成するように構成された電力供給出力ノード（５０２）と、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）がデアサートされることに応答して、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ、ＩＮＬ）を伝搬して、それに応じて当該ハイサイドゲート駆動信号（ＩＮＨｇ）及び当該ローサイドゲート駆動信号（ＩＮＬｇ）を生成し、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）がアサートされることに応答して、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ、ＩＮＬ）の伝搬を無効にし、当該ハイサイドゲート駆動信号（ＩＮＨｇ）及び当該ローサイドゲート駆動信号（ＩＮＨｇ）をデアサートするように構成された第１の論理回路（２０２、２１３）と、当該第２の安全信号（ＳＴＯ２＿ＩＮＴ）がデアサートされることに応答して、当該電力供給出力ノード（５０２）を当該電力供給入力ピンに結合して、当該システム供給電圧（ＶＤＤ）を当該ドライバ供給電圧（ＶＳＵＰＰＬＹ）として伝搬し、当該第２の安全信号（ＳＴＯ２＿ＩＮＴ）がアサートされることに応答して、当該電力供給出力ノード（５０２）を当該電力供給入力ピンから切り離して、当該システム供給電圧（ＶＤＤ）の伝搬を無効にするように構成された第２の論理回路（２１６）とを含むように要約されてよい。
【0048】
当該少なくとも１つのＰＷＭ入力ピンは、ハイサイドＰＷＭ駆動信号（ＩＮＨ）を受信するように構成されたハイサイドＰＷＭ入力ピンと、ローサイドＰＷＭ駆動信号（ＩＮＬ）を受信するように構成されたローサイドＰＷＭ入力ピンとを含んでよく、当該第１の論理回路（２０２、２１３）は、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）がデアサートされることに応答して、当該ハイサイドＰＷＭ駆動信号（ＩＮＨ）を当該ハイサイド駆動出力ノードに伝搬して当該ハイサイドゲート駆動信号（ＩＮＨｇ）を生成し、当該ローサイドＰＷＭ駆動信号（ＩＮＬ）を当該ローサイド駆動出力ノードに伝搬して当該ローサイドゲート駆動信号（ＩＮＬｇ）を生成し、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）がアサートされることに応答して、当該ハイサイドＰＷＭ駆動信号（ＩＮＨ）の当該ハイサイド駆動出力ノードへの伝搬を無効にし、当該ローサイドＰＷＭ駆動信号（ＩＮＨ）の当該ローサイド駆動出力ノードへの伝搬を無効にし、当該ハイサイドゲート駆動信号（ＩＮＨｇ）及び当該ローサイドゲート駆動信号（ＩＮＨｇ）をデアサートするように構成されてよい。
【0049】
当該第１の論理回路（２０２、２１３）は、当該第１の論理回路（２０２、２１３）の動作において故障が検出されたことに応答して、第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）をアサートするように構成されてもよい。当該第２の論理回路（２１６）は、当該第２の論理回路（２１６）の動作において故障が検出されたことに応答して、第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）をアサートするように構成されてもよく、当該安全回路（１３）は、当該第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）がアサートされることに応答して、当該第２の安全信号（ＳＴＯ２＿ＩＮＴ）をアサート状態にするように構成された第１のバックアップ起動回路（４０）と、当該第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）がアサートされることに応答して、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）をアサート状態にするように構成された第２のバックアップ起動回路（６０）とを更に備えてもよい。
【0050】
当該第１の論理回路（２１３）は、当該ハイサイドゲート駆動信号（ＩＮＨｇ）を生成するために、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ）及び当該第１安全信号（ＳＴＯ１＿ＩＮＴ）にＡＮＤ論理処理を適用するように構成された第１のＡＮＤ論理ゲート（３０２）と、当該ローサイドゲート駆動信号（ＩＮＬｇ）を生成するために、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＬ）及び当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）にＡＮＤ論理処理を適用するように構成された第２のＡＮＤ論理ゲート（３０４）とを含んでもよい。
【0051】
当該第１の論理回路（２１３）は、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ）及び当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）にＡＮＤ論理処理を適用して、ハイサイドチェック信号（ＩＮＨｃ）を生成するように構成された第３のＡＮＤ論理ゲート（３１０）と、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＬ）及び当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）にＡＮＤ論理処理を適用して、ローサイドチェック信号（ＩＮＬｃ）を生成するように構成された第４のＡＮＤ論理ゲート（３１２）と、当該ハイサイドゲート駆動信号（ＩＮＨｇ）及び当該ハイサイドチェック信号（ＩＮＨｃ）にＸＯＲ論理処理を適用して、ハイサイド故障信号（ＳＴＯ１＿ＦＡＩＬ＿Ｈ）を生成するように構成された第１のＸＯＲ論理ゲート（３１４）と、当該ローサイドゲート駆動信号（ＩＮＬｇ）及び当該ローサイドチェック信号（ＩＮＬｃ）にＸＯＲ論理処理を適用して、ローサイド故障信号（ＳＴＯ１＿ＦＡＩＬ＿Ｌ）を生成するように構成された第２のＸＯＲ論理ゲート（３１６）と、当該ハイサイド故障信号（ＳＴＯ１＿ＦＡＩＬ＿Ｈ）及び当該ローサイド故障信号（ＳＴＯ１＿ＦＡＩＬ＿Ｌ）にＯＲ論理処理を適用して、第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）を生成するように構成されたＯＲ論理ゲート（３１８）とを備え、当該安全回路（１３）は、当該第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）がアサートされることに応答して、当該第２の安全信号（ＳＴＯ２＿ＩＮＴ）をアサート状態に強制するように構成された第１のバックアップ起動回路（４０）を更に含んでもよい。
【0052】
当該第１のバックアップ起動回路（４０）は、それぞれのセット端子において当該第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）を受信し、それぞれのリセット端子においてパワーオンリセット信号（ＰＯＲ）の補数（４０４）を受信し、それぞれのデータ出力端子において第１の起動信号を生成するように構成されたラッチ要素（４０６）と、当該ラッチ要素（４０６）に結合され、当該第１の起動信号がアサートされることに応答して、当該第２の安全信号（ＳＴＯ２＿ＩＮＴ）をプルダウンするように構成されたプルダウンスイッチ（４０８）とを含んでもよい。
【0053】
当該第２の論理回路（２１６）は、方形波セルフテスト信号（ＳＴＯ２＿ＳＴ）を受信するように構成されてもよく、当該第２の論理回路（２１６）は、当該電力供給入力ピン（ＶＤＤ）と当該電力供給出力ノード（５０２）との間に直列に配置された第１のスイッチ（５２Ａ）及び第２のスイッチ（５４Ａ）であって、当該第１のスイッチ（５２Ａ）は、当該第２の安全信号（ＳＴＯ２、ＳＴＯ２＿ＩＮＴ）及び当該セルフテスト信号（ＳＴＯ２＿ＳＴ）にＡＮＤ論理処理を適用するように構成されたＡＮＤ論理ゲート（５０６）の出力によって制御され、当該第２のスイッチ（５４Ａ）は、当該セルフテスト信号（ＳＴＯ２＿ＳＴ）によって制御される、第１のスイッチ（５２Ａ）及び第２のスイッチ（５４Ａ）と、当該電力供給入力ピン（ＶＤＤ）と当該電力供給出力ノード（５０２）との間に直列に配置された第３のスイッチ（５２Ｂ）及び第４のスイッチ（５４Ｂ）であって、当該第３のスイッチ（５２Ｂ）は、ＡＮＤ論理処理を当該第２の安全信号（ＳＴＯ２、ＳＴＯ２＿ＩＮＴ）及び当該セルフテスト信号（ＳＴＯ２＿ＳＴ）の補数に適用するように構成されたＡＮＤ論理ゲート（５０８）の出力によって制御され、当該第４のスイッチ（５４Ｂ）は、当該セルフテスト信号（ＳＴＯ２＿ＳＴ）の補数によって制御される、第３のスイッチ（５２Ｂ）及び第４のスイッチ（５４Ｂ）とを含んでよい。
【0054】
当該第２の論理回路（２１６）は、当該第１のスイッチ（５２Ａ）と当該第２のスイッチ（５４Ａ）との中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第１の不足電圧検出器（５１２）と、当該第３のスイッチ（５２Ｂ）と当該第４のスイッチ（５４Ｂ）との中間のノードにおける電圧が閾値よりも低いことに応答して、それぞれの出力信号をアサートするように構成された第２の不足電圧検出器（５１４）と、当該セルフテスト信号（ＳＴＯ２＿ＳＴ）及び当該第１の不足電圧検出器（５１２）からの当該出力信号がデアサートされることに応答して、第１の供給故障信号（ＳＴＯ２＿ＦＡＩＬ＿Ａ）をアサートするように構成された第１の論理ゲート（５１６）と、当該セルフテスト信号（ＳＴＯ２＿ＳＴ）がアサートされ、当該第２の不足電圧検出器（５１４）からの当該出力信号がデアサートされることに応答して、第２の供給故障信号（ＳＴＯ２＿ＦＡＩＬ＿Ｂ）をアサートするように構成された第２の論理ゲート（５１８）と、当該第１の供給故障信号（ＳＴＯ２＿ＦＡＩＬ＿Ａ）及び当該第２の供給故障信号（ＳＴＯ２＿ＦＡＩＬ＿Ｂ）にＯＲ論理処理を適用して、第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）を生成するように構成されたＯＲ論理ゲート（５２０）とを含んでよく、当該安全回路（１３）は、当該第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）がアサートされることに応答して、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）をアサート状態に強制するように構成された第２のバックアップ起動回路（６０）を更に含んでもよい。
【0055】
安全回路（１３）は、当該第１の複合された故障信号（ＳＴＯ１＿ＦＡＩＬ）及び当該第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）のいずれか１つがアサートされることに応答して、フォルト信号（ｎＦＡＵＬＴ）を診断出力ピンにおいてアサートするように更に構成されてもよい（２２２、２２４）。
【0056】
当該第２のバックアップ起動回路（６０）は、当該セルフテスト信号（ＳＴＯ２＿ＳＴ）の周波数が予想範囲外であることに応答して、ウォッチドッグ信号（Ｗ）をアサートするように構成されたウォッチドッグ回路（６１０）を含んでもよく、当該第２のバックアップ起動回路（６０）は、当該ウォッチドッグ信号（Ｗ）がアサートされることに応答して、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）をアサート状態に強制するように構成されてもよい。
【0057】
当該第２のバックアップ起動回路（６０）は、当該第２の複合された故障信号（ＳＴＯ２＿ＦＡＩＬ）及び当該ウォッチドッグ信号（Ｗ）にＯＲ論理処理を適用するように構成されたＯＲ論理ゲート（６０２）と、それぞれのセット端子において当該ＯＲ論理ゲート（６０２）から当該出力信号を受信し、それぞれのリセット端子においてパワーオンリセット信号（ＰＯＲ）の補数（６０４）を受信し、それぞれのデータ出力端子において第２の起動信号を生成するように構成されたラッチ要素（６０６）と、当該ラッチ要素（６０６）に結合され、当該第２の起動信号がアサートされることに応答して、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）をプルダウンするように構成されたプルダウンスイッチ（６０８）とを含んでもよい。
【0058】
当該第１の論理回路（２０２、２１３）は、当該第１の安全信号（ＳＴＯ１＿ＩＮＴ）がアサートされている間に当該ハイサイドゲート駆動信号（ＩＮＨｇ）及び当該ローサイドゲート駆動信号（ＩＮＨｇ）がデアサートされることに応答して、第１の内部フィードバック信号（ＳＴＯ１＿ＦＢＫ）をアサートするように構成されてもよく（３０６、３０８）、当該第２の論理回路（２１６）は、当該電力供給出力ノード（５０２）における電圧が閾値よりも低いことに応答して、第２の内部フィードバック信号（ＳＴＯ２＿ＦＢＫ）をアサートするように構成されてもよく（５０４）、当該安全回路（１３）は、当該第１の内部フィードバック信号（ＳＴＯ１＿ＦＢＫ）及び当該第２の内部フィードバック信号（ＳＴＯ２＿ＦＢＫ）のいずれか１つがアサートされることに応答して、フィードバック出力ピンにおいてフィードバック信号（ＳＴＯＦＢＫ）をアサートするように更に構成されてもよい（２２０）。
【0059】
ゲートドライバデバイス（１４’）は、安全回路（１３）とレベルシフタ回路（２０６）及び出力ハイサイドドライバ回路（２０４ＨＳ）であって、レベルシフタ回路（２０６）は、当該ハイサイドゲート駆動信号（ＩＮＨｇ）を受信し、それに応じて出力ハイサイドドライバ回路（２０４ＨＳ）を駆動するように構成された、レベルシフタ回路（２０６）及び出力ハイサイドドライバ回路（２０４ＨＳ）と、
プリドライバ回路（２０８）及び出力ローサイドドライバ回路（２０４ＬＳ）であって、プリドライバ回路（２０８）は、当該ローサイドゲート駆動信号（ＩＮＬｇ）を受信し、それに応じて出力ローサイドドライバ回路（２０４ＬＳ）を駆動するように構成され、当該レベルシフタ回路（２０６）、当該プリドライバ回路（２０８）、及び当該出力ローサイドドライバ回路（２０４ＬＳ）は、当該ドライバ供給電圧（ＶＳＵＰＰＬＹ）によってバイアスされるように、当該電力供給出力ノード（５０２）に結合されている、プリドライバ回路（２０８）及び出力ローサイドドライバ回路（２０４ＬＳ）とを含むように要約されてもよい。
プリドライバ回路（２０８）及び出力ローサイドドライバ回路（２０４ＬＳ）であって、プリドライバ回路（２０８）は、当該ローサイドゲート駆動信号（ＩＮＬｇ）を受信し、それに応じて出力ローサイドドライバ回路（２０４ＬＳ）を駆動するように構成され、当該レベルシフタ回路（２０６）、当該プリドライバ回路（２０８）、及び当該出力ローサイドドライバ回路（２０４ＬＳ）は、当該ドライバ供給電圧（ＶＳＵＰＰＬＹ）によってバイアスされるように、当該電力供給出力ノード（５０２）に結合されている、プリドライバ回路（２０８）及び出力ローサイドドライバ回路（２０４ＬＳ）とを含むように要約されてもよい。
【0060】
当該出力ハイサイドドライバ回路（２０４ＨＳ）は、ブートストラップ電圧（ＶＢＯＯＴ）によってバイアスされてもよく、当該出力ローサイドドライバ回路（２０４ＬＳ）は、ローサイド供給電圧（ＶＣＣ）によってバイアスされてもよく、ゲートドライバデバイス（１４’）は、当該ブートストラップ電圧（ＶＢＯＯＴ）を感知し、当該ブートストラップ電圧（ＶＢＯＯＴ）が閾値より低いことに応答して、出力ハイサイドドライバ回路（２０４ＨＳ）の駆動信号をデアサートするように構成された第１の不足電圧保護回路（２１０、２１１）、及び／又は当該ローサイド供給電圧（ＶＣＣ）を感知し、当該ローサイド供給電圧（ＶＣＣ）が閾値より低いことに応答して、出力ハイサイドドライバ回路（２０４ＨＳ）の駆動信号及び出力ローサイドドライバ回路（２０４ＬＳ）の駆動信号をデアサートするように構成された第２の不足電圧保護回路（２１２）、及び／又は当該電力供給入力ピンにおいて当該システム供給電圧（ＶＤＤ）を感知し、当該システム供給電圧（ＶＤＤ）が予想範囲外であることに応答して、出力ハイサイドドライバ回路（２０４ＨＳ）の駆動信号及び出力ローサイドドライバ回路（２０４ＬＳ）の駆動信号をデアサートするように構成された不足電圧／過電圧保護回路（２１９）を含んでもよい。
【0061】
ドライバシステム（１０）は、制御ユニット（１２）と、ゲートドライバデバイス（１４）又はゲートドライバデバイス（１４’）に結合された安全回路（１３）と、電力段（１６）とを含み、当該制御ユニット（１２）は、電力段（１６）の動作を制御するために当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ、ＩＮＬ）を生成するように構成され、安全回路（１３）は、当該少なくとも１つのＰＷＭ駆動信号（ＩＮＨ、ＩＮＬ）、当該第１の安全信号（ＳＴＯ１）、及び当該第２の安全信号（ＳＴＯ２）を受信し、当該ハイサイドゲート駆動信号（ＩＮＨｇ）、当該ローサイドゲート駆動信号（ＩＮＬｇ）、及び当該ドライバ供給電圧（ＶＳＵＰＰＬＹ）を生成するように構成され、当該ゲートドライバデバイス（１４、１４’）は、当該ハイサイドゲート駆動信号（ＩＮＨｇ）、当該ローサイドゲート駆動信号（ＩＮＬｇ）、及び当該ドライバ供給電圧（ＶＳＵＰＰＬＹ）を受信し、当該電力段（１６）のそれぞれのスイッチを駆動するためのシフトされたＰＷＭ駆動信号を生成するように構成されるように要約されてよい。
【0062】
上で説明される様々な実施形態を組み合わせて、更なる実施形態を提供することができる。実施形態の態様は、必要に応じて、様々な特許、出願、及び刊行物の概念を採用するように変更して、更なる実施形態を提供することができる。
【0063】
これらの変更は、上記の詳細な説明に照らして実施形態に対して行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を与えられる均等物の全範囲と共に全ての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって限定されるものではない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【外国語明細書】