(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166106
(43)【公開日】2024-11-28
(54)【発明の名称】インクジェットヘッドチップ識別回路
(51)【国際特許分類】
B41J 2/14 20060101AFI20241121BHJP
B41J 2/01 20060101ALI20241121BHJP
B41J 2/175 20060101ALI20241121BHJP
【FI】
B41J2/14 611
B41J2/01 451
B41J2/175 175
B41J2/175 305
【審査請求】有
【請求項の数】13
【出願形態】OL
【外国語出願】
(21)【出願番号】P 2024074890
(22)【出願日】2024-05-02
(31)【優先権主張番号】112118196
(32)【優先日】2023-05-16
(33)【優先権主張国・地域又は機関】TW
(31)【優先権主張番号】112118197
(32)【優先日】2023-05-16
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】508252837
【氏名又は名称】研能科技股▲ふん▼有限公司
【氏名又は名称原語表記】Microjet Technology Co.,Ltd.
【住所又は居所原語表記】NO. 28, R&D 2nd Rd. Science-Based Industrial Park, Hsin-Chu, Taiwan
(74)【代理人】
【識別番号】110001139
【氏名又は名称】SK弁理士法人
(74)【代理人】
【識別番号】100130328
【弁理士】
【氏名又は名称】奥野 彰彦
(74)【代理人】
【識別番号】100130672
【弁理士】
【氏名又は名称】伊藤 寛之
(72)【発明者】
【氏名】莫皓然
(72)【発明者】
【氏名】張正明
(72)【発明者】
【氏名】廖文雄
【テーマコード(参考)】
2C056
2C057
【Fターム(参考)】
2C056EA20
2C056EA22
2C056EB20
2C056EB45
2C056EB50
2C056EB59
2C057AF61
2C057AK02
(57)【要約】 (修正有)
【課題】識別回路を含むインクジェットヘッドチップ識別回路であって、識別回路がインクジェットプリンタをマッチングすることで、インクジェットプリンタは、マッチング結果に従ってインクジェットヘッドチップに印刷に必要な情報を提供する。
【解決手段】識別回路は複数のメモリセルを含み、前記複数のメモリセルはアレイ構造を形成し、前記アレイ構造は、第1のトランジスタ、第3のトランジスタ、ヒューズ、またはそれらの組み合わせを含む。本発明では、アレイ構造内の素子を書き込むまたは書き込まないことによって、メモリセルのデータ信号を読み取る。前記第1のトランジスタはトランジスタアンチヒューズ(MOSFET Anti-Fuse)であり、第3のトランジスタは消去可能でプログラム可能な読み取り専用メモリ(EPROM)であり、上記第1、第3のトランジスタおよびヒューズは、同一のインクジェットヘッドチップ上に形成されている。
【選択図】
図6
【特許請求の範囲】
【請求項1】
識別回路を含むインクジェットヘッドチップ識別回路であって、
前記識別回路がインクジェットプリンタをマッチングすることで、インクジェットプリンタは、マッチング結果に従ってインクジェットヘッドチップに情報を提供し、
前記識別回路は複数のメモリセルを含み、前記複数のメモリセルはアレイ構造を形成し、
前記複数のメモリセルは、第1のトランジスタ、第3のトランジスタ、ヒューズ、またはそれらの組み合わせを含み、前記第1のトランジスタはトランジスタアンチヒューズ(MOSFET_Anti-Fuse)であり、前記第3のトランジスタは消去可能でプログラム可能な読み取り専用メモリ(EPROM)であり、
前記第1のトランジスタ、前記第3のトランジスタ、または前記ヒューズを書き込むまたは書き込まないことによって、データ信号の読み取りを制御し、前記第1のトランジスタ、前記第3のトランジスタ、および前記ヒューズは、同一のインクジェットヘッドチップ上に配置されている、
インクジェットヘッドチップ識別回路。
【請求項2】
前記第1のトランジスタは、N型金属酸化物半導体電界効果トランジスタ(NMOSFET)またはP型金属酸化物半導体電界効果トランジスタ(PMOSFET)から選択される、請求項1に記載のインクジェットヘッドチップ識別回路。
【請求項3】
前記第3のトランジスタは、ソース、ドレイン、ポリシリコンゲート、フローティングゲート、第1の誘電体層、制御ゲート、第2の誘電体層を含み、
前記第1の誘電体層は、前記ポリシリコンゲートと前記フローティングゲートとの間に設けられ、前記第2の誘電体層は、前記フローティングゲートと前記制御ゲートとの間に設けられ、前記ポリシリコンゲートは、前記ソースと前記ドレインを接続する、
請求項1に記載のインクジェットヘッドチップ識別回路。
【請求項4】
前記フローティングゲートおよび前記制御ゲートは金属材料で形成される、請求項3に記載のインクジェットヘッドチップ識別回路。
【請求項5】
前記ヒューズは、多結晶シリコンヒューズ(polyfuse)または金属ヒューズ(metal fuse)から選択される、請求項1に記載のインクジェットヘッドチップ識別回路。
【請求項6】
前記複数のメモリセルは、
前記ヒューズ、前記第1のトランジスタまたは前記第3のトランジスタに接続され、識別電位を提供する識別信号端子と、
データ電位を提供するデータ端子と、
第2のトランジスタであって、前記ヒューズ、前記第1のトランジスタまたは前記第3のトランジスタに接続され、前記第2のトランジスタのゲートが前記データ端子に接続される、第2のトランジスタと、
をさらに含み、
前記複数のメモリセルは、前記データ電位と前記識別電位を制御することにより、前記データ信号を読み出す、
請求項1に記載のインクジェットヘッドチップ識別回路。
【請求項7】
前記識別信号端子が前記第1のトランジスタに接続され、前記識別電位が崩壊電位よりも小さく、前記データ端子が高電位を提供する場合、前記識別信号端子は対応する前記複数のメモリセルにおいて高抵抗状態となり、出力される前記データ信号は、対応する前記複数のメモリセルが未書き込み状態にあることを示す、請求項6に記載のインクジェットヘッドチップ識別回路。
【請求項8】
前記第1のトランジスタのゲート酸化層(GOX)の構造は無傷状態である、請求項7に記載のインクジェットヘッドチップ識別回路。
【請求項9】
前記識別信号端子が前記第1のトランジスタに接続され、前記識別電位が崩壊電位よりも大きい場合、前記識別信号端子は対応する前記複数のメモリセルにおいて低抵抗状態となり、出力される前記データ信号は、対応する前記複数のメモリセルが書き込み済み状態にあることを示す、請求項6に記載のインクジェットヘッドチップ識別回路。
【請求項10】
前記第1のトランジスタのゲート酸化層(GOX)の構造が崩壊状態である、請求項9に記載のインクジェットヘッドチップ識別回路。
【請求項11】
前記識別回路に記録さる情報は、インクカートリッジのシリアル番号、識別コード(Identification Code)、インクの種類、インク容量、インクの色、ノズル数、製造年月日、工場出荷日、インクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数、またはそれらの任意の組み合わせを含む、請求項1に記載のインクジェットヘッドチップ識別回路。
【請求項12】
前記第1のトランジスタには、インクカートリッジのシリアル番号、識別コード、インクの種類、インク容量、インクの色、ノズル数、製造年月日、工場出荷日、またはそれらの任意の組み合わせを含む、インクジェットヘッドチップ内の変化しない情報が記録される、請求項11に記載のインクジェットヘッドチップ識別回路。
【請求項13】
前記第3のトランジスタには、インクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数、またはそれらの任意の組み合わせを含む、インクジェットヘッドチップ内の変化する情報が記録される、請求項11に記載のインクジェットヘッドチップ識別回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インクジェットヘッドチップ識別回路に関し、より詳しくは、インクジェットヘッドチップのメモリセルの構造を改良することにより、インクカートリッジのデータ記録の柔軟性とデータセキュリティを向上させるインクジェットヘッドチップ識別回路に関するものである。
【背景技術】
【0002】
「Inkjet Printing」とも呼ばれるインクジェット印刷技術は、広く使用されている印刷技術であり、その歴史は英国HP社(Hewlett-Packard)がインクジェット印刷技術を発明した1950年代にまで遡る。それ以来、インクジェット印刷技術は急速に発展し、インクジェットプリンタは家庭用および商業用印刷の主流の技術になっている。インクジェットプリンタは、低コストであり、特に家庭や中小企業での使用に経済的であり、印刷品質が高く、特に写真や画像などで高解像度および高品質の画像を提供でき、使いやすく、設置が簡単で、ほとんどのインクジェットプリンタはコンピュータやモバイルデバイスから印刷でき、近年登場したオールインワン機能(FAX、コピー、スキャンなど)を搭載した事務機と組み合わせることで、オフィスでの事務処理の柔軟性が急速に広がるなど多くの利点がある。
【0003】
インクジェットプリンタにおけるインクジェットヘッド識別回路は、インクジェット印刷技術の重要なコンポーネントである。インクジェットプリンタの種類ごとに対応するインクジェットヘッドが必要であり、またインクジェットヘッドには、構造、使用するインク、ノズル数、制御回路など、それぞれに特有の仕様があるため、インクジェットヘッド識別回路を介してインクジェットプリンタと連携して動作するには、互換性のある印刷システムが必要である。具体的には、インクジェットヘッド識別回路は、ヒューズ、トランジスタアンチヒューズ、および関連する回路コンポーネントを含み、印刷の品質と効率を確保するために、インクカートリッジのシリアル番号、インクの種類、インク容量、インクの色、インクジェットヘッドとインクジェットプリンタのマッチング情報を含む(ただし、これらに限定されない)情報を保存するために使用される。
【0004】
図1A、
図1Bを参照し、従来技術におけるインクカートリッジ識別回路のメモリに含まれるメモリセル100が、上記のインクカートリッジのシリアル番号、インクの種類、インクジェットヘッドとインクジェットプリンタのマッチング情報などの情報を記憶する態様を説明する。前記メモリセル100は、識別信号端子110、データ端子120、ヒューズ130、およびトランジスタ素子140を含む。より詳細には、データ端子120が高電位を提供する場合、トランジスタ素子140は導通状態となり、識別信号端子110が低電位を提供する場合、メモリセル100は書き込み動作を実行しない(
図1Aに示すように)。一方、データ端子120が高電位を提供する場合、トランジスタ素子140は導通状態となり、識別信号端子110が書き込み電位を提供すると、メモリセル100は書き込み動作を実行する(
図1Bに示すように)。メモリセル100を読み出すとき、データ端子120が高電位を提供する場合、トランジスタ素子140は導通状態となる。このとき、識別信号端子110が未書き込みのヒューズ130を読み出す場合、低電位を読み出す。そうでない場合は、高電位を読み出す。このように、メモリセル100は、ヒューズ130が溶断するか否かを制御することにより、メモリセル100の各ビットの情報を表す高電圧または低電圧の送信信号を送信して、情報を記録する目的を達成することができる。
【0005】
しかし、上記インクカートリッジ識別回路には、依然として以下のような欠点がある。メモリセル100にヒューズが溶断するか否かによって情報を記録することは、確かに高電位または低電位の信号を出力することができるが、インクジェットプリンタの機能が充実するにつれて、そこに含まれる情報量も増大しており、情報の記録はヒューズ130だけでは不十分となり、産業応用の観点からは、ヒューズ130がインクカートリッジ識別回路において溶断するか否かの態様と順序をリバースエンジニアリングすることによって、インクジェットヘッドとインクジェットプリンタのマッチング情報を簡単に入手できるため、企業の知的財産権を侵害するだけでなく、ユーザは品質の悪いインクカートリッジを購入し、印刷品質や権利に影響を及ぼし、インクジェットプリンタを使用する企業やユーザは経済的または知的財産上の損失を被る可能性がある。また、ヒューズ130が溶断すると、当該メモリセル100内の情報を再修正することができなくなる。インクカートリッジ識別回路に使用されるソフトウェアの演算ミスや情報の書き込みミスがある場合は、再修正は不可能になる。しかし、一方、ヒューズ130は、その構造および原理が単純であるため、他の記録方式に比べて操作が容易であり、低コストであるという利点を有する。從って、現在の市場では、同じチップにおいて、経済的なコストを維持しながら、適用状況に応じて適度な修正を加えることができるとともに、同じインクカートリッジ識別回路を簡単に操作でき、コストを抑えるという利点を維持しつつ、情報記録とセキュリティを効果的に向上させるインクジェットヘッドチップ識別回路が依然として強く求められている。
【発明の概要】
【0006】
上記の理由に基づいて、本発明は、インクジェットヘッドチップ識別回路を提案する。インクジェットヘッドのメモリセルを改良することにより、メモリセル内の回路コンポーネントの多様性を高めるとともに、メモリセルに修正可能な機能を持たせ、さらに、製造コストを増加させることなく、保存されているインクカートリッジのシリアル番号、識別コード(Identification Code)、インクの種類、インク容量、インクの色、ノズル数、製造年月日、工場出荷日、インクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数などの情報をより詳細かつ完全に記録できるだけでなく、インクジェットヘッドチップ識別回路をリバースエンジニアリングする際の難易度を高め、知的財産保護の有効性を向上させることもできる。前記インクジェットヘッドチップ識別回路は識別回路を含む。前記識別回路がインクジェットプリンタをマッチングすることで、インクジェットプリンタは、そのマッチング結果に従ってインクジェットヘッドチップに印刷に必要な情報を提供する。識別回路は複数のメモリセルを含み、前記複数のメモリセルはアレイ構造を形成し、前記アレイ構造は、第1のトランジスタ、第3のトランジスタ、ヒューズ、またはそれらの組み合わせを含む。上記第1のトランジスタ、第3のトランジスタ、およびヒューズを書き込むまたは書き込まないことによって、メモリセルのデータ信号を読み取り、前記識別回路に記録された情報を解読する。本発明の実施形態では、上記第1のトランジスタはトランジスタアンチヒューズ(MOSFET Anti-Fuse)であり、第3のトランジスタはEPROMであり、上記第1のトランジスタ、第3のトランジスタ、およびヒューズは、同一のインクジェットヘッドチップ上に形成されている。
【0007】
本発明の内容によれば、前記第1のトランジスタは金属酸化物半導体電界効果トランジスタ(MOSFET)であってもよく、必要に応じてN型金属酸化物半導体電界効果トランジスタ(NMOSFET)またはP型金属酸化物半導体電界効果トランジスタ(PMOSFET)から選択できる。さらに、前記第3のトランジスタは消去可能でプログラム可能な読み取り専用メモリ(Erasable Programmable Read Only Memory、EPROM)であってもよい。前記ヒューズは、用途に応じて多結晶シリコンヒューズ(polyfuse)または金属ヒューズ(metal fuse)から選択できる。
【0008】
本発明の内容によれば、各メモリセルは、識別信号端子、データ端子、及び第2のトランジスタをさらに含む。前記識別信号端子は、第1のトランジスタ、第3のトランジスタまたはヒューズに接続され、前記データ端子は、第2のトランジスタのゲートに接続され、第1のトランジスタ、第3のトランジスタ、およびヒューズは、第2のトランジスタに接続されている。
【図面の簡単な説明】
【0009】
以下の本発明の詳細な説明および実施形態の概略図は、本発明をより十分に理解できるようにするものであるが、これらは本発明の応用を理解するための参考としてのみ使用されるものであって、本発明を特定の実施形態に限定するものではないことを理解されたい。
【0010】
【
図1A】従来技術における書き込み前のメモリセルの回路アーキテクチャを示す。
【
図1B】従来技術における書き込み後のメモリセルの回路アーキテクチャを示す。
【
図2A】本実施形態のインクジェットヘッドチップ識別回路において、識別回路がインクジェットプリンタをマッチングして、マッチング結果に従って印刷に必要な情報を提供することを示す。
【
図2B】インクジェットヘッドにおける情報を記録するために
図2Aの識別回路に含まれるメモリセルによって形成されるアレイ構造を示す。
【
図3A】本発明のメモリセルの一実施形態の回路構造を示す。
【
図3B】本発明のメモリセルの一実施形態の回路構造を示す。
【
図3C】本発明のメモリセルの一実施形態の回路構造を示す。
【
図3D】本発明のメモリセルの一実施形態の回路構造を示す。
【
図3E】メモリセルの回路構造に第3のトランジスタ、すなわちEPROMが使用される場合の本発明の一実施形態を示す。
【
図3F】メモリセルの回路構造にヒューズが使用される場合の本発明の一実施形態を示す。
【
図4A】本発明における書き込み前のN型金属酸化物半導体電界効果トランジスタの断面構造を示す。
【
図4B】本発明における書き込み後のN型金属酸化物半導体電界効果トランジスタの断面構造を示す。
【
図5A】本発明における書き込み前のP型金属酸化物半導体電界効果トランジスタの断面構造を示す。
【
図5B】本発明における書き込み後のP型金属酸化物半導体電界効果トランジスタの断面構造を示す。
【
図5C】本発明におけるEPROMの断面構造を示す。
【
図6】本発明のメモリセルの一実施形態における第1および第3のトランジスタ、およびヒューズから構成されるアレイ構造を示す。
【
図7】本発明のメモリセルの別の実施形態における第1および第3のトランジスタ、およびヒューズから構成されるアレイ構造を示す。
【発明を実施するための形態】
【0011】
以下、本発明を好ましい実施形態および観点によって詳細に説明する。以下の説明は、読者がこれらの実施形態がどのように実施されるかを完全に理解できるように、本発明の具体的な実施の詳細を提供する。しかし、当業者は、本発明がこれらの詳細がなくても実施できることを理解するであろう。また、本発明は、他の特定の実施形態を通じて使用および実施することもでき、本明細書に記載される様々な詳細は、異なる要件に基づいて適用することもでき、本発明の精神から逸脱することなく、様々な修正または変更を行うことができる。したがって、本発明を好ましい実施形態および観点によって説明するが、そのような説明は本発明の構造を説明するものであり、本発明の特許請求の範囲を限定するものではない。以下の説明で使用される用語は、本発明の特定の実施形態の詳細な説明と併せて使用できるように、最も広義に解釈され、当業者は、実際の産業上の要件を満たすように、製造要件または応用要件に従って本発明の構造を調整することができる。本明細書では、言及されるヒューズは、単にFuseと呼ばれることがあり、第1のトランジスタは、単にMOSと呼ばれることがある。第1のトランジスタがトランジスタアンチヒューズ(MOSFET Anti-Fuse)である場合、本明細書ではMOSまたはMOS-Anti-Fuseとも呼ばれ、同様に、第3のトランジスタが消去可能でプログラム可能な読み取り専用メモリである場合、単にEPROMと呼ばれることがあり、これについては先に説明する。
【0012】
図2A、
図2B、
図3A、
図3B、
図3C、
図3D、
図3E、及び
図3Fを参照する。本発明の一実施形態では、識別回路210を含むインクジェットヘッドチップ識別回路200が提案される。識別回路210がインクジェットプリンタをマッチングすることで、インクジェットプリンタは、そのマッチング結果に従ってインクジェットヘッドチップに印刷に必要な情報を提供することができる。識別回路210は複数のメモリセル211を含み、前記複数のメモリセル211はアレイ構造を形成し、前記アレイ構造は、第1のトランジスタ211C、第3のトランジスタ211G、ヒューズ211F、またはそれらの組み合わせを含む。上記第1のトランジスタ211C、第3のトランジスタ211G、およびヒューズ211Fを書き込むまたは書き込まないことによって、メモリセル211はデータ信号を出力するように制御され、その結果、識別回路210は、メモリセル211によって形成されるアレイ構造に従って、インクジェットプリンタに対応するインクカートリッジのシリアル番号、識別コード(Identification Code)、インクの種類、インク容量、インクの色、ノズル数、製造年月日、工場出荷日、インクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数などの情報を提供することができるが、これらに限定されない。これにより、インクジェットプリンタは、インクカートリッジ内のインクジェットヘッドの機種や種類などの情報を識別することができる。前記第1のトランジスタ211Cはトランジスタアンチヒューズ(MOSFET Anti-Fuse)であり、前記第3のトランジスタ211Gは消去可能でプログラム可能な読み取り専用メモリ(EPROM)であり、前記ヒューズ211Fは多結晶シリコンヒューズ(polyfuse)または金属ヒューズ(metal fuse)から選択され、第1のトランジスタ211C、第3のトランジスタ211G、およびヒューズ211Fは同一のインクジェットヘッドチップ上に形成されている。
【0013】
本発明の一観点によれば、本発明によって提案されるインクジェットヘッドチップ識別回路200では、第1のトランジスタ211Cに採用されたMOSFET Anti-Fuse及びヒューズ211Fは、主に、仕様パラメータ、インクカートリッジのシリアル番号、識別コード、インクの種類、インク容量、インクの色、ノズル数、製造年月日、工場出荷日、またはそれらの任意組み合わせなど、インクジェットヘッドチップにおいて変化しない情報を記録する。一方、第3のトランジスタ211Gに採用されたEPROMは、書き込むたびに抵抗値が変化し、主に、印刷時のインクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数、またはそれらの任意組み合わせなどの可変情報の記録媒体として使用することができる。本発明の実施形態では、MOSFET Anti-FuseおよびEPROMが書き込み段階を経たか否かに関係なく、インクジェットヘッドチップの外観に前後の差異がなく、インクジェットヘッドチップの読み取り、書き込み、使用のいずれの場合でも、特定のソフトウェアアルゴリズムを搭載する必要があるため、知的財産権および産業上の利用の観点から、情報セキュリティ攻撃者が本発明のヒューズ211Fの全ての溶断パターンおよびシーケンスをコピーしたとしても、MOSFET Anti-FuseおよびEPROMが書き込まれたかどうかに関する情報はなく、本発明を使用するインクジェットヘッドチップを、リバースエンジニアリングによって偽造することができないため、情報セキュリティを強化し、消費者と製造業者の両方の権利と利益を保護し、インクカートリッジの暗号化機能と記録可能な情報をより完全にするという目的を達成するとともに、ヒューズ211Fを固定情報記録として使用することもでき、構造が簡単で、コスト管理が容易というメリットがある。
【0014】
引き続き
図3A、
図3B、
図3C、及び
図3Dを参照する。本発明の実施形態では、
図3A、
図3Bの第1のトランジスタ211CはP型であり、
図3C、
図3Dの第1のトランジスタ211CはN型である。また、
図3Eは、メモリセル211の回路構造における第3のトランジスタ211GにEPROMが採用される場合の本発明の一実施形態を示す。さらに、本発明の実施形態では、第1のトランジスタ211Cおよび第3のトランジスタ211Gを書き込む機能を提供するために、各メモリセル211は、識別信号端子211A、データ端子211B、及び第2のトランジスタ211Eをさらに含む。識別信号端子211Aは識別電位を伝送し、メモリセル211において第1のトランジスタ211C、第3のトランジスタ211G、ヒューズ211Fに接続され、第1のトランジスタ211C、第3のトランジスタ211Gまたはヒューズ211Fの書き込み/非書き込みを制御するために使用される。また、前記データ端子211Bはデータ電位を伝送し、第2のトランジスタ211EのゲートGに接続され、前記第1のトランジスタ211C、第3のトランジスタ211Gまたはヒューズ211Fは、第2のトランジスタ211Eに接続される。メモリセル211は、データ電位と識別電位を調整することにより、データ信号の出力を制御する。本発明のいくつかの実施形態では、第1のトランジスタ211Cは、金属酸化物半導体電界効果トランジスタ(MOSFET)から選択でき、N型またはP型から選択することができる。また、第3のトランジスタ211GはEPROMであり、上記第1のトランジスタ211C、第3のトランジスタ211G、およびヒューズ211Fは、実際の要件に応じて上記の種類から選択してメモリセル211によって形成されたアレイ構造において任意に組み合わせて、情報記録の柔軟性を向上させることができる。
【0015】
図4A、
図4B、
図5A、
図5Bを参照し、メモリセル211において書き込み済みと未書き込みの第1のトランジスタ211Cの状態を示す。これらの状態に応じて、メモリセル211はバイナリ(binary digit)データ信号を出力することができる。
図4Aおよび
図4Bは、本発明の一実施形態において、第1のトランジスタ211CにN型金属酸化物半導体電界効果トランジスタが採用される場合を示す。
図4Aにおいて、前記第1のトランジスタ211CのゲートGの下端には、ゲート酸化層GOXが設けられている。識別信号端子211Aによって提供される識別電位が崩壊電位よりも小さい場合、ゲート酸化層GOXの構造は無傷であり、この時点でデータ端子211Bが高電位を提供すると、第2のトランジスタ211Eは導通状態となり、識別信号端子211Aは、メモリセル211において高抵抗状態に読み出され、それによって出力されるデータ信号は、メモリセル211が未書き込み状態にあることを示す。一方、
図4Bでは、識別信号端子211Aによって提供される電位が崩壊電位よりも大きい場合、ゲート酸化層GOXの構造が崩壊し、ゲートGが第1のトランジスタ211Cの基板(substrate)に接続され、不可逆的な損傷が発生する。これにより、識別信号端子211Aは、メモリセル211において低抵抗状態に読み出され、出力される前記データ信号は、メモリセル211が書き込み済み状態にあることを示し、それによって、バイナリデータ信号を出力するという目的が達成される。なお、本発明において、上記バイナリデータ信号は、0と1が必ずしも低抵抗または高抵抗に対応するものではなく、1と0がそれぞれ低抵抗または高抵抗に対応するものであってもよく、実際の用途に応じて設定、変更、または修正することができる。さらに、
図5A、
図5Bでは、第1のトランジスタ211CはP型金属酸化物半導体電界効果トランジスタであってもよいことを示す。同様に、識別信号端子211Aによって提供される電位の大きさを制御して、ゲート酸化層GOXが崩壊するかどうかを制御し、それによって、メモリセル211を書き込む/書き込まないことで、バイナリデータ信号の出力を制御するという目的を達成し、その書き込み/非書き込みのメカニズムはN型金属酸化物半導体電界効果トランジスタと同じであるため、以下では繰り返さない。
【0016】
図5Cを参照し、本発明の第3のトランジスタ211Gの断面構造を示す。本発明の実施形態では、第3のトランジスタ211GがEPROMである場合、その主な構成要素としては、ソース(Source)、ドレイン(Drain)、ポリシリコンゲート(Poly gate)、フローティングゲート(Floating gate)M1、第1の誘電体層ILD、制御ゲート(Control gate)M2、第2の誘電体層IMDを含む。ソースおよびドレインはN型またはP型半導体を用いることができ、第1の誘電体層ILDは、ポリシリコンゲートとフローティングゲートM1との間に設けられ、第2の誘電体層ILDは、フローティングゲートM1と制御ゲートM2との間に設けられ、ポリシリコンゲートは、ソースとドレインを接続するために使用され、フローティングゲートM1および制御ゲートM2は、金属材料で形成される。本発明の一実施形態では、ソースおよびドレインがN型半導体である場合について説明すると、書き込みが開始されると、ドレインに高電圧が供給され、このとき、電子はポリシリコンゲートを通ってソースからドレインに移動し、高電圧の作用により、電子の移動力が強化され、そのエネルギーにより電子の温度が上昇し、ホットエレクトロン(hot electron)になる。次に、制御ゲートM2に高電圧が供給され、ホットエレクトロンは、第1の誘電体層ILDのポテンシャルエネルギーを克服してフローティングゲートM1に遷移する。このとき、制御ゲートM2とドレインの高電圧をオフにすると、ホットエレクトロンがフローティングゲートM1にトラップ(蓄積)され、書き込みが完了する。第3のトランジスタ211Gが書き込みを完了すると、読み出される値は高抵抗(high)となり、これに対し、書き込み前のフローティングゲートM1にホットエレクトロンがない場合に読み出された値は低抵抗(low)となっている。このように、メモリセル211は、バイナリ(binary digit)データ信号を出力することができ、同様に、上記バイナリデータ信号は、0と1が必ずしも低抵抗または高抵抗に対応するものではなく、1と0がそれぞれ低抵抗または高抵抗に対応するものであってもよく、実際の用途に応じて設定、変更、または修正することができる。さらに、第3のトランジスタ211GのEPROMが複数回書き込みを行うと、読み取り時にその抵抗値が変化し、前記インクカートリッジの容量変化(インク容量)、インクカートリッジの使用回数など、繰り返し書き込み際の情報の可変記録として使用することができる。
【0017】
本発明の実施形態では、
図6および
図7を参照し、識別回路210において複数のメモリセル211から構成されるアレイ構造を示す。前記アレイ構造は、ヒューズ211F、MOSFET Anti-Fuseである第1のトランジスタ211C、およびEPROMである第3のトランジスタ211Gを含む。
図6および
図7では、識別回路210の組み合わせにおいて、識別回路210内の各メモリセル211の多様性を高めることができることを示している。すなわち、前記識別回路210のアレイ構造がN個のメモリセル211を有する場合、前記アレイ構造の配置が複数のデータ記録方法を有することができる。このような構造の利点は、まず、経済的な観点から、ヒューズ130のみを使用する従来技術と同程度にFuse、MOSFET Anti-Fuse、EPROMが混在する識別回路210の製造コストを抑えることができることである。データ信号記録の観点から、識別回路210の書き込みタイプの選択肢が多くなり、識別回路210は、インクカートリッジのシリアル番号、識別コード(Identification Code)、インクの種類、インク容量、インクの色、インクジェットヘッドの温度など、より多く、より完全な情報を記録することもできる。最後に、情報セキュリティおよび知的財産の観点から、インクジェットヘッドチップ識別回路200は、インクジェットプリンタとのマッチングの過程で、関連する認識ソフトウェア、認識プログラム、または認識アルゴリズムを組み合わせる必要があるため、識別回路210の書き込みタイプと多様性が増加し、上記の演算メカニズムと組み合わせることによって、インクジェットヘッドチップ識別回路200の情報セキュリティ暗号化の厳密性も向上し、それによって、企業の知的財産およびユーザの権利を保護することができる。ここで、
図6の複数のメモリセル211から構成されるアレイ構造は一例に過ぎず、アレイ構造におけるFuse、MOSFET Anti-Fuse、およびEPROMの配置位置(すなわち、各メモリセル211の選択態様)およびビット数は、本発明の実際の適用においては限定されないことに留意されたい。例えば、
図6は本発明の一態様を示し、
図7は上記の説明における別の実施態様を示す。当業者は、本明細書を読んだ後、実際の用途に基づいて選択または修正することができる。
【0018】
上記のように、本発明は、インクジェットヘッドチップ識別回路内のメモリセルの構造を改良することにより、従来のインクカートリッジのデータ記録の柔軟性と情報セキュリティを向上させるものである。本発明は、当業者なら様々な修正を加えることができるが、特許請求の範囲によって定義される範囲から逸脱することはない。
【符号の説明】
【0019】
100:メモリセル
110:識別信号端子
120:データ端子
130:ヒューズ
140:トランジスタ素子
200:インクジェットヘッドチップ識別回路
210:識別回路
211:メモリセル
211A:識別信号端子
211B:データ端子
211C:第1のトランジスタ
211E:第2のトランジスタ
211F:ヒューズ
211G:第3のトランジスタ
G:ゲート
N:N型
P:P型
GOX:ゲート酸化層
MOSFET Anti-Fuse:金属酸化物半導体電界効果トランジスタアンチヒューズ
Source:ソース
Drain:ドレイン
Poly gate:ポリシリコンゲート
M1:フローティングゲート
M2:制御ゲート
ILD:第1の誘電体層
IMD:第2の誘電体層
EPROM:消去可能でプログラム可能な読み取り専用メモリ
【外国語明細書】