知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166618
(43)【公開日】2024-11-29
(54)【発明の名称】半導体モジュール
(51)【国際特許分類】
H01L 25/07 20060101AFI20241122BHJP
H02M 7/48 20070101ALI20241122BHJP
【ＦＩ】
H01L25/04 C
H02M7/48 Z
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2023082823
(22)【出願日】2023-05-19
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110003177
【氏名又は名称】弁理士法人旺知国際特許事務所
(72)【発明者】
【氏名】岸 朋哉
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA21
5H770DA44
5H770HA02X
5H770HA06X
5H770JA19X
5H770PA21
5H770PA42
5H770QA01
5H770QA05
5H770QA06
5H770QA08
5H770QA28
(57)【要約】 （修正有）
【課題】複数のセンス端子に出現する電圧の波形の差異を抑制する半導体モジュールを提供する。
【解決手段】特定半導体ユニット４Ａは、上アーム回路４４Ｕから出力される主電流及び第１導電体パターンＥＰ１が設けられた絶縁基板を備え、複数の半導体ユニットの列の一方の辺に配置された第１センス端子ＴＳ１及び他方の辺に配置された第２センス端子ＴＳ２を備える。第１センス端子ＴＳ１は、絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路ＥＲ１を介して、複数の半導体ユニットの何れか１つの半導体ユニットの第１半導体チップ４２－１のエミッタと接続される。第２センス端子ＴＳ２は、第１導電体パターンＥＰ１を介さず、第１導電体パターンＥＰ１とは別に絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路ＥＲ２を介して、第１センス端子ＴＳ１が接続された第１半導体チップ４２－１のエミッタと電気的に接続される。
【選択図】図３
【解決手段】特定半導体ユニット４Ａは、上アーム回路４４Ｕから出力される主電流及び第１導電体パターンＥＰ１が設けられた絶縁基板を備え、複数の半導体ユニットの列の一方の辺に配置された第１センス端子ＴＳ１及び他方の辺に配置された第２センス端子ＴＳ２を備える。第１センス端子ＴＳ１は、絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路ＥＲ１を介して、複数の半導体ユニットの何れか１つの半導体ユニットの第１半導体チップ４２－１のエミッタと接続される。第２センス端子ＴＳ２は、第１導電体パターンＥＰ１を介さず、第１導電体パターンＥＰ１とは別に絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路ＥＲ２を介して、第１センス端子ＴＳ１が接続された第１半導体チップ４２－１のエミッタと電気的に接続される。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１半導体チップを含む上アーム回路、及び、第２半導体チップを含む下アーム回路と、前記第１半導体チップから出力される主電流及び前記第２半導体チップに入力される主電流が流れる第１導電体パターンが設けられた絶縁基板とを備える複数の半導体ユニットを備え、前記複数の半導体ユニットが列状に並んだ半導体モジュールにおいて、
前記複数の半導体ユニットの列の一方の辺に配置された第１センス端子、及び、他方の辺に配置された第２センス端子を備え、
前記第１センス端子は、
前記絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路を介して、前記複数の半導体ユニットのいずれか１つの半導体ユニットの第１半導体チップのエミッタと電気的に接続され、
前記第２センス端子は、
前記第１導電体パターンを介さず、前記第１導電体パターンとは別に前記絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路を介して、前記第１センス端子が接続された前記第１半導体チップの前記エミッタと接続される
半導体モジュール。
前記複数の半導体ユニットの列の一方の辺に配置された第１センス端子、及び、他方の辺に配置された第２センス端子を備え、
前記第１センス端子は、
前記絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路を介して、前記複数の半導体ユニットのいずれか１つの半導体ユニットの第１半導体チップのエミッタと電気的に接続され、
前記第２センス端子は、
前記第１導電体パターンを介さず、前記第１導電体パターンとは別に前記絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路を介して、前記第１センス端子が接続された前記第１半導体チップの前記エミッタと接続される
半導体モジュール。
【請求項2】
前記第１センス用導電体パターン、及び前記第２センス用導電体パターンは、それぞれ、ボンディングワイヤによって前記第１半導体チップが備えるエミッタ電極部に接続される
請求項１に記載の半導体モジュール。
請求項１に記載の半導体モジュール。
【請求項3】
前記第１センス用導電体パターンと前記第２センス用導電体パターンとは、互いに連続するパターンである、
請求項１に記載の半導体モジュール。
請求項１に記載の半導体モジュール。
【請求項4】
前記第１センス端子が電気的に接続された前記第１半導体チップと、前記第２センス端子との間に、前記第１導電体パターンが配置される、
請求項１から３のいずれか１に記載の半導体モジュール。
請求項１から３のいずれか１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体モジュールに関する。
【背景技術】
【0002】
半導体チップ、及び導電体パターンが設けられた絶縁基板を備える複数の半導体ユニットを備え、これらの半導体ユニットが列状に並べられた半導体モジュールが知られている（例えば、特許文献１、及び特許文献２）。
この種の半導体モジュールにおいて、複数の半導体ユニットが、それぞれ、第１半導体チップを有する上アーム回路と、第２半導体チップを有する下アーム回路とを含み、それぞれの半導体ユニットが電気的に並列に接続された構成を含むモジュールがあり、この構成を含む半導体モジュールは電力変換装置などに利用されている。
この種の半導体モジュールにおいて、複数の半導体ユニットが、それぞれ、第１半導体チップを有する上アーム回路と、第２半導体チップを有する下アーム回路とを含み、それぞれの半導体ユニットが電気的に並列に接続された構成を含むモジュールがあり、この構成を含む半導体モジュールは電力変換装置などに利用されている。
【0003】
さらに、この構成を含む半導体モジュールにおいて、いずれか１つの半導体ユニットの第１半導体チップのエミッタに電気的に接続された第１センス端子、及び第２半導体チップのコレクタに電気的に接続された第２センス端子を備えたモジュールも実施されている。第１半導体チップのエミッタ、及び第２半導体チップのコレクタは互いに導通するため、第１センス端子、及び第２センス端子の電位も等しくなる。したがって、例えば半導体モジュールのスイッチング動作を評価する評価試験の際には、第１センス端子、及び第２センス端子のどちらを用いても同じ評価を行うことができる。
【0004】
また、第１センス端子、及び第２センス端子が、それぞれ、互いに対向した辺に配置された構成の半導体モジュールも実施されている（例えば、非特許文献１参照）。この半導体モジュールによれば、装置等への組込状態に応じて、第１センス端子、及び第２センス端子を使い分けることができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０１９／２０２８６６号
【特許文献2】国際公開第２０２２／１３０９５１号
【非特許文献】
【0006】
【非特許文献1】富士電機株式会社、“2MBI1800XXF170-50”、[online]、[令和５年３月３１日検索]、インターネット<URL:https://americas.fujielectric.com/wp-content/uploads/2019/08/2MBI1800XXG170-50.pdf>
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、第１センス端子と第２センス端子とが、個々の半導体ユニットの並びを挟んで配置された構成の半導体モジュールにおいて、第１センス端子、及び第２センス端子のそれぞれに出現する電圧波形に差異が生じる場合がある。
【0008】
本開示は、第１センス端子、及び第２センス端子に出現する電圧波形の差異を抑えることができる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【0009】
本開示の１つの態様に係る半導体モジュールは、第１半導体チップを含む上アーム回路、及び、第２半導体チップを含む下アーム回路と、前記第１半導体チップから出力される主電流及び前記第２半導体チップに入力される主電流が流れる第１導電体パターンが設けられた絶縁基板とを備える複数の半導体ユニットを備え、前記複数の半導体ユニットが列状に並んだ半導体モジュールにおいて、前記複数の半導体ユニットの列の一方の辺に配置された第１センス端子、及び、他方の辺に配置された第２センス端子を備え、前記第１センス端子は、前記絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路を介して、前記複数の半導体ユニットのいずれか１つの半導体ユニットの第１半導体チップのエミッタと接続され、前記第２センス端子は、前記第１導電体パターンを介さず、前記第１導電体パターンとは別に前記絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路を介して、前記第１センス端子が接続された前記第１半導体チップの前記エミッタと接続される。
【発明の効果】
【0010】
本開示の1つの態様によれば、第１センス端子、及び第２センス端子に出現する電圧波形の差異を抑えることができる。
【図面の簡単な説明】
【0011】
【図1】本開示の実施形態に係る半導体モジュールの一例を示す平面図である。
【図3】特定半導体ユニットの等価回路の一例を示す図である。
【図4】対比構成を対象としたスイッチング動作の評価試験結果を示す図である。
【図5】本変形例に係る半導体ユニットの平面構成の一例を簡略化して示す平面図である。
【発明を実施するための形態】
【0012】
１．実施形態
以下、図面を参照しながら本開示に係る好適な形態を説明する。なお、図面において、各部の寸法、及び縮尺が実際と適宜に異なる場合があり、理解を容易にするために模式的に示している部分を含む場合がある。また、以下の説明において、本開示を限定する旨の特段の記載が無い限り、本開示の範囲は以下の説明に記載された形態に限られない。本開示の範囲は当該形態の均等の範囲を含む。
以下、図面を参照しながら本開示に係る好適な形態を説明する。なお、図面において、各部の寸法、及び縮尺が実際と適宜に異なる場合があり、理解を容易にするために模式的に示している部分を含む場合がある。また、以下の説明において、本開示を限定する旨の特段の記載が無い限り、本開示の範囲は以下の説明に記載された形態に限られない。本開示の範囲は当該形態の均等の範囲を含む。
【0013】
図１は、本実施形態に係る半導体モジュール１の一例を示す平面図である。
半導体モジュール１は、放熱基板２と、複数の半導体ユニット４と、を備え、複数の半導体ユニット４が放熱基板２の主面２Ｓに列状に並べられている。放熱基板２の主材には、高熱伝導性を有する材料が用いられる。当該材料の例には、銅、アルミニウム等の金属、及び合金等が挙げられる。放熱基板２の主面２Ｓは、耐蝕性を高めるために、ニッケル等の金属、及び合金等のめっき処理が施されてもよい。また、放熱基板２の平面視形状は適宜であり、本実施形態では、半導体ユニット４の並びの方向に長い平面視矩形状である。
半導体モジュール１は、放熱基板２と、複数の半導体ユニット４と、を備え、複数の半導体ユニット４が放熱基板２の主面２Ｓに列状に並べられている。放熱基板２の主材には、高熱伝導性を有する材料が用いられる。当該材料の例には、銅、アルミニウム等の金属、及び合金等が挙げられる。放熱基板２の主面２Ｓは、耐蝕性を高めるために、ニッケル等の金属、及び合金等のめっき処理が施されてもよい。また、放熱基板２の平面視形状は適宜であり、本実施形態では、半導体ユニット４の並びの方向に長い平面視矩形状である。
【0014】
図２は、図１における左端側の２つの半導体ユニット４を拡大して示す平面図である。
本実施形態において、半導体モジュール１が有する複数の半導体ユニット４は、それぞれ同一構成のユニットである。半導体ユニット４は、第１半導体チップ４２－１を有する上アーム回路４４Ｕ、及び、第２半導体チップ４２－２を有する下アーム回路４４Ｄを備える。また、半導体ユニット４は、平面視矩形状の絶縁基板４０を備え、この絶縁基板４０の主面４０Ｓには、第１半導体チップ４２－１が設けられた正極導電パターンと、第２半導体チップ４２－２が設けられ、第１半導体チップ４２－１から出力された主電流、及び第２半導体チップ４２－２に入力される主電流が流れる第１導電体パターンＥＰ１と、第２半導体チップ４２－２から出力された主電流が流れる負極導電パターンと、第１センス用導電体パターンＥＰＳ１と、第２センス用導電体パターンＥＰＳ２と、が設けられる。
絶縁基板４０は、上記放熱基板２の主面２Ｓに接合されており、絶縁基板４０の主材には、絶縁性、及び高熱伝導性を有する材料が用いられる。当該材料の例には、アルミナ等のセラミックが挙げられる。
本実施形態において、半導体モジュール１が有する複数の半導体ユニット４は、それぞれ同一構成のユニットである。半導体ユニット４は、第１半導体チップ４２－１を有する上アーム回路４４Ｕ、及び、第２半導体チップ４２－２を有する下アーム回路４４Ｄを備える。また、半導体ユニット４は、平面視矩形状の絶縁基板４０を備え、この絶縁基板４０の主面４０Ｓには、第１半導体チップ４２－１が設けられた正極導電パターンと、第２半導体チップ４２－２が設けられ、第１半導体チップ４２－１から出力された主電流、及び第２半導体チップ４２－２に入力される主電流が流れる第１導電体パターンＥＰ１と、第２半導体チップ４２－２から出力された主電流が流れる負極導電パターンと、第１センス用導電体パターンＥＰＳ１と、第２センス用導電体パターンＥＰＳ２と、が設けられる。
絶縁基板４０は、上記放熱基板２の主面２Ｓに接合されており、絶縁基板４０の主材には、絶縁性、及び高熱伝導性を有する材料が用いられる。当該材料の例には、アルミナ等のセラミックが挙げられる。
【0015】
第１半導体チップ４２－１、及び第２半導体チップ４２－２はスイッチング素子であり、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)、及びパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)等である。上アーム回路４４Ｕ、及び下アーム回路４４Ｄは、電気的に直列に接続されており、インバータ回路における１相分の回路要素を構成する。
【0016】
第１導電体パターンＥＰ１、正極導電パターン、負極導電パターン、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、いずれも、導電性を有し、例えば、銅、アルミニウム等の金属、及び合金等の導電体を主材とするパターンによって形成される。また、第１導電体パターンＥＰ１と、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２とは、互いに直接は接続されず、第１半導体チップ４２－１のエミッタ電極部ＴＥＥ、並びに、当該エミッタ電極部ＴＥＥに接続された後述の第１センス用配線部材ＷＳ－１、及び第２センス用配線部材ＷＳ－２を介して接続される。
第１導電体パターンＥＰ１は、上アーム回路４４Ｕ、及び下アーム回路４４Ｄを直列に接続するパターンである。第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２については後述する。
第１導電体パターンＥＰ１は、上アーム回路４４Ｕ、及び下アーム回路４４Ｄを直列に接続するパターンである。第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２については後述する。
【0017】
本実施形態の半導体モジュール１は、それぞれが上アーム回路４４Ｕ、及び下アーム回路４４Ｄを備える６つの半導体ユニット４を有し、それぞれの半導体ユニット４が複数本の配線６、配線７、及び、非図示の主端子接続配線によって互いに電気的に並列に接続されることにより、直流電力を交流に変換する電力変換装置として機能する。主端子接続配線は、正極端子Ｐ１、負極端子Ｎ１、及び出力端子Ｏ１からなる各半導体ユニット４の主電流端子同士を接続する配線である。配線６に用いられる部材は適宜であり、例えばボンディングワイヤが用いられる。
かかる半導体モジュール１は、モータ駆動回路に用いられるインバータ回路、直流サーボ回路、及び交流サーボ回路、電源装置、又は、パワーコンディショナなどの各種の用途に用いられる。
かかる半導体モジュール１は、モータ駆動回路に用いられるインバータ回路、直流サーボ回路、及び交流サーボ回路、電源装置、又は、パワーコンディショナなどの各種の用途に用いられる。
【0018】
また、前掲図１に示すように、本実施形態の半導体モジュール１は、第１センス端子ＴＳ１、第２センス端子ＴＳ２、第３センス端子ＴＳ３、第４センス端子ＴＳ４の４つのセンス端子と、２つのゲート端子ＴＧと、温度検出端子ＴＳＴと、サーミスタ８と、が放熱基板２の主面２Ｓに設けられる。
サーミスタ８は半導体モジュール１の温度を検出する温度検出素子である。温度検出端子ＴＳＴはサーミスタ８に接続され、当該サーミスタ８によって検出された温度の外部出力に用いられる。
サーミスタ８は半導体モジュール１の温度を検出する温度検出素子である。温度検出端子ＴＳＴはサーミスタ８に接続され、当該サーミスタ８によって検出された温度の外部出力に用いられる。
【0019】
第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、それぞれ、本開示における「第１センス端子」、及び「第２センス端子」に相当する。以下の説明では、列状に並んだ複数の半導体ユニット４のうちの左端に位置するユニットを「特定半導体ユニット４Ａ」と称する。
【0020】
図３は、特定半導体ユニット４Ａの等価回路の一例を示す図である。
特定半導体ユニット４Ａは、上述の通り、第１半導体チップ４２－１を有する上アーム回路４４Ｕと、第２半導体チップ４２－２を有する下アーム回路４４Ｄと、を有し、それぞれが上述の第１導電体パターンＥＰ１によって直列に接続される。上アーム回路４４Ｕには、第１ダイオード４６Ｄ１が第１半導体チップ４２－１に逆並列に接続され、また、下アーム回路４４Ｄには、第２ダイオード４６Ｄ２が第２半導体チップ４２－２に逆並列に接続される。また特定半導体ユニット４Ａには、正極端子Ｐ１、負極端子Ｎ１、及び出力端子Ｏ１が設けられる。
特定半導体ユニット４Ａは、上述の通り、第１半導体チップ４２－１を有する上アーム回路４４Ｕと、第２半導体チップ４２－２を有する下アーム回路４４Ｄと、を有し、それぞれが上述の第１導電体パターンＥＰ１によって直列に接続される。上アーム回路４４Ｕには、第１ダイオード４６Ｄ１が第１半導体チップ４２－１に逆並列に接続され、また、下アーム回路４４Ｄには、第２ダイオード４６Ｄ２が第２半導体チップ４２－２に逆並列に接続される。また特定半導体ユニット４Ａには、正極端子Ｐ１、負極端子Ｎ１、及び出力端子Ｏ１が設けられる。
【0021】
正極端子Ｐ１、及び第３センス端子ＴＳ３は、外部に設けられた直流電源の正極側に接続される端子であり、第１半導体チップ４２－１のコレクタに電気的に接続される。
負極端子Ｎ１、及び第４センス端子ＴＳ４は、外部に設けられた直流電源の負極側に接続される端子であり、第２半導体チップ４２－２のエミッタに電気的に接続される。
出力端子Ｏ１、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、外部への出力側に接続される端子であり、第１半導体チップ４２－１のエミッタ及び第２半導体チップ４２－２のコレクタに電気的に接続される。
なお、前述のとおり正極端子Ｐ１、負極端子Ｎ１、出力端子Ｏ１からなる主電流端子は、非図示の主端子接続配線により主電流用の外部接続端子に並列に接続される。
ゲート端子ＴＧは、外部に設けられた制御回路の制御信号が入力される端子であり、第１半導体チップ４２－１、及び第２半導体チップ４２－２のそれぞれのゲートに電気的に接続される。
負極端子Ｎ１、及び第４センス端子ＴＳ４は、外部に設けられた直流電源の負極側に接続される端子であり、第２半導体チップ４２－２のエミッタに電気的に接続される。
出力端子Ｏ１、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、外部への出力側に接続される端子であり、第１半導体チップ４２－１のエミッタ及び第２半導体チップ４２－２のコレクタに電気的に接続される。
なお、前述のとおり正極端子Ｐ１、負極端子Ｎ１、出力端子Ｏ１からなる主電流端子は、非図示の主端子接続配線により主電流用の外部接続端子に並列に接続される。
ゲート端子ＴＧは、外部に設けられた制御回路の制御信号が入力される端子であり、第１半導体チップ４２－１、及び第２半導体チップ４２－２のそれぞれのゲートに電気的に接続される。
【0022】
正極端子Ｐ１、及び負極端子Ｎ１に直流電源の直流電力が供給された状態において、ゲート端子ＴＧを通じて第１半導体チップ４２－１、及び第２半導体チップ４２－２に制御信号が入力されることにより、第１半導体チップ４２－１、及び第２半導体チップ４２－２が、それぞれスイッチング動作する。この結果、交流電流が第１導電体パターンＥＰ１上の出力端子Ｏ１に流れ、１相分の交流電力が出力される。
【0023】
上述の通り、各半導体ユニット４は、配線６、配線７、及び主端子接続配線によって互いに並列接続される。したがって、各半導体ユニット４のそれぞれは、正極端子Ｐ１、負極端子Ｎ１、及びゲート端子ＴＧに供給される直流電力又は制御信号によって特定半導体ユニット４Ａと同様に動作する。
【0024】
また、本実施形態の半導体モジュール１において、第３センス端子ＴＳ３は、図１に示される通り、特定半導体ユニット４Ａの隣の半導体ユニット４が備える第１半導体チップ４２－１のコレクタに接続される。
【0025】
次いで、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２について詳述する。
【0026】
図３に示される通り、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、いずれも、特定半導体ユニット４Ａにおける第１半導体チップ４２－１のエミッタに接続される端子であり、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２には、それぞれ、第１半導体チップ４２－１のエミッタの電圧が出現する。第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、例えば半導体モジュール１のスイッチング動作を評価する評価試験の際に用いられる。
【0027】
なお、第１半導体チップ４２－１のエミッタは、第２半導体チップ４２－２のコレクタと電気的に接続される。そのため、第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタは基本的には同電位であり、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２には、それぞれ、第２半導体チップ４２－２のコレクタの電圧が出現するとも言える。
【0028】
前掲図１に示すように、半導体モジュール１の平面視において、第１センス端子ＴＳ１は、複数の半導体ユニット４の並びを間に挟む一方の位置に配置されており、第２センス端子ＴＳ２は、他方の位置に配置されている。換言すれば、第１センス端子ＴＳ１は、複数の半導体ユニット４の列の一方の辺に配置されており、第２センス端子ＴＳ２は、他方の辺に配置されている。
したがって、他の装置などに組み付けられたときの半導体モジュール１の姿勢、及び、半導体モジュール１の周囲に設けられたスペース等の組付状態に応じて、ユーザは、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２の中から、評価試験の際などに使用し易い方の端子を適宜に選ぶことができ、利便性が高められる。
したがって、他の装置などに組み付けられたときの半導体モジュール１の姿勢、及び、半導体モジュール１の周囲に設けられたスペース等の組付状態に応じて、ユーザは、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２の中から、評価試験の際などに使用し易い方の端子を適宜に選ぶことができ、利便性が高められる。
【0029】
ところで、上述の通り、第１半導体チップ４２－１のエミッタと、第２半導体チップ４２－２のコレクタとは基本的には同電位である。したがって、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のうち、例えば第２センス端子ＴＳ２を第２半導体チップ４２－２のコレクタに接続した構成でも、理想的には、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに同じ電圧が出現する。この構成の具体的形態としては、第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタとを接続する上記第１導電体パターンＥＰ１に第２センス端子ＴＳ２を接続する構成が有り得る。以下、この構成を「対比構成」と称する。
【0030】
図４は、対比構成を対象としたスイッチング動作の評価試験結果を示す図である。
この評価試験は、各半導体ユニット４における下アーム回路４４Ｄの第２半導体チップ４２－２をオフにした状態で、各半導体ユニット４における上アーム回路４４Ｕの第１半導体チップ４２－１をスイッチング動作させた、そのときの第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタの間の電圧を評価する試験である。この電圧の計測には第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれが用いられる。以下では、第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタの間の電圧を、「エミッタ－コレクタ間電圧ＶＥＣ」と言う。
なお、図４において、矢印ＡＧが指す線はゲート電圧を示し、矢印ＡＩが指す線は出力電流を示し、矢印ＡＣＥが示す線はエミッタ－コレクタ間電圧を示す。ゲート電圧は、ゲート端子ＴＧを通じて第１半導体チップ４２－１のゲートに与えられる電圧である。出力電流は第１半導体チップ４２－１のエミッタから第１導電体パターンＥＰ１に出力される電流である。
この評価試験は、各半導体ユニット４における下アーム回路４４Ｄの第２半導体チップ４２－２をオフにした状態で、各半導体ユニット４における上アーム回路４４Ｕの第１半導体チップ４２－１をスイッチング動作させた、そのときの第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタの間の電圧を評価する試験である。この電圧の計測には第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれが用いられる。以下では、第１半導体チップ４２－１のエミッタと第２半導体チップ４２－２のコレクタの間の電圧を、「エミッタ－コレクタ間電圧ＶＥＣ」と言う。
なお、図４において、矢印ＡＧが指す線はゲート電圧を示し、矢印ＡＩが指す線は出力電流を示し、矢印ＡＣＥが示す線はエミッタ－コレクタ間電圧を示す。ゲート電圧は、ゲート端子ＴＧを通じて第１半導体チップ４２－１のゲートに与えられる電圧である。出力電流は第１半導体チップ４２－１のエミッタから第１導電体パターンＥＰ１に出力される電流である。
【0031】
第１センス端子ＴＳ１と第２センス端子ＴＳ２とで、そこに出現するエミッタ－コレクタ間電圧の波形を比較すると、図４の矢印Ｘで示すように、スイッチング動作時のターンオン波形に顕著な差異が生じる。
この差異は、次のように説明される。すなわち、第１導電体パターンＥＰ１には比較的大きな主電流が流れることに加え、第１導電体パターンＥＰ１の線幅は、そこでの発熱を抑えるために半導体ユニット４に設けられた他の導電体パターンよりも大きいため、インダクタンス等の電気特性が他の導電体パターンと異なる。
そして、第２センス端子ＴＳ２は、かかる第１導電体パターンＥＰ１を第２半導体チップ４２－２のコレクタに至るまでの配線経路に含むのに対し、第１センス端子ＴＳ１は、第１半導体チップ４２－１のエミッタに至るまでの配線経路に第１導電体パターンＥＰ１を含まない。
この結果、第２センス端子ＴＳ２は、主電流の影響により、そこに出現する電圧の波形が第１センス端子ＴＳ１とは異なることになる。
この差異は、次のように説明される。すなわち、第１導電体パターンＥＰ１には比較的大きな主電流が流れることに加え、第１導電体パターンＥＰ１の線幅は、そこでの発熱を抑えるために半導体ユニット４に設けられた他の導電体パターンよりも大きいため、インダクタンス等の電気特性が他の導電体パターンと異なる。
そして、第２センス端子ＴＳ２は、かかる第１導電体パターンＥＰ１を第２半導体チップ４２－２のコレクタに至るまでの配線経路に含むのに対し、第１センス端子ＴＳ１は、第１半導体チップ４２－１のエミッタに至るまでの配線経路に第１導電体パターンＥＰ１を含まない。
この結果、第２センス端子ＴＳ２は、主電流の影響により、そこに出現する電圧の波形が第１センス端子ＴＳ１とは異なることになる。
【0032】
一方、本実施形態の半導体モジュール１は、対比構成とは異なり、第２センス端子ＴＳ２は勿論のこと第１センス端子ＴＳ１も、第１半導体チップ４２－１のエミッタに至るまでの配線経路に第１導電体パターンＥＰ１を経路に含まない。
したがって、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のいずれの端子においても、そこに出現する電圧の波形が第１導電体パターンＥＰ１の影響を受けることはなく、それぞれの電圧の波形の間の差異が抑えられることとなる。
したがって、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のいずれの端子においても、そこに出現する電圧の波形が第１導電体パターンＥＰ１の影響を受けることはなく、それぞれの電圧の波形の間の差異が抑えられることとなる。
【0033】
次いで、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれから第１半導体チップ４２－１のエミッタに至るまでの配線経路について、より詳細に説明する。
以下では、第１センス端子ＴＳ１から第１半導体チップ４２－１のエミッタまでの配線経路を「第１配線経路ＥＲ１」と称し、第２センス端子ＴＳ２から第１半導体チップ４２－１のエミッタまでの配線経路を「第２配線経路ＥＲ２」と称する。
以下では、第１センス端子ＴＳ１から第１半導体チップ４２－１のエミッタまでの配線経路を「第１配線経路ＥＲ１」と称し、第２センス端子ＴＳ２から第１半導体チップ４２－１のエミッタまでの配線経路を「第２配線経路ＥＲ２」と称する。
【0034】
前掲図２に示すように、第１配線経路ＥＲ１は、絶縁基板４０に設けられた上述の第１センス用導電体パターンＥＰＳ１と、第１センス用配線部材ＷＳ－１とを含む。第１センス用配線部材ＷＳ－１は、第１半導体チップ４２－１が備えるエミッタ電極部ＴＥＥと第１センス用導電体パターンＥＰＳ１との接続、並びに、第１センス用導電体パターンＥＰＳ１と第１センス端子ＴＳ１との接続に用いられる部材である。
一方、第２配線経路ＥＲ２は、絶縁基板４０に設けられた上述の第２センス用導電体パターンＥＰＳ２と、第２センス用配線部材ＷＳ－２とを含む。第２センス用配線部材ＷＳ－２は、第１半導体チップ４２－１のエミッタ電極部ＴＥＥと第２センス用導電体パターンＥＰＳ２との接続、並びに、第２センス用導電体パターンＥＰＳ２と第２センス端子ＴＳ２との接続に用いられる部材である。
第１センス用配線部材ＷＳ－１、及び第２センス用配線部材ＷＳ－２には、例えば、ボンディングワイヤが用いられる。
一方、第２配線経路ＥＲ２は、絶縁基板４０に設けられた上述の第２センス用導電体パターンＥＰＳ２と、第２センス用配線部材ＷＳ－２とを含む。第２センス用配線部材ＷＳ－２は、第１半導体チップ４２－１のエミッタ電極部ＴＥＥと第２センス用導電体パターンＥＰＳ２との接続、並びに、第２センス用導電体パターンＥＰＳ２と第２センス端子ＴＳ２との接続に用いられる部材である。
第１センス用配線部材ＷＳ－１、及び第２センス用配線部材ＷＳ－２には、例えば、ボンディングワイヤが用いられる。
【0035】
このように、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、いずれも、第１センス用配線部材ＷＳ－１、及び第２センス用配線部材ＷＳ－２によって第１半導体チップ４２－１が備えるエミッタ電極部ＴＥＥに物理的に接続される。したがって、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２が、それぞれ異なる箇所に接続される構成に比べ、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が更に抑えられる。
【0036】
また、本実施形態の特定半導体ユニット４Ａにおいて、第１センス用導電体パターンＥＰＳ１は、第１センス端子ＴＳ１に最も近い第１の辺４Ｓ１の近傍に配置され、当該第１の辺４Ｓ１に沿って延在する。したがって、第１センス端子ＴＳ１の近くに第１センス用導電体パターンＥＰＳ１が位置するため、両者を接続する第１センス用配線部材ＷＳ－１の配線長を短縮できる。
また、第２センス用導電体パターンＥＰＳ２は、半導体ユニット４の並びを挟んで、換言すれば第１半導体チップ４２－１を挟んで第１の辺４Ｓ１と反対側の辺である第２の辺４Ｓ２の近傍に配置され、当該第２の辺４Ｓ２に沿って延在する。したがって、第２センス用導電体パターンＥＰＳ２についても第２センス端子ＴＳ２の近くに位置するため、両者を接続する第２センス用配線部材ＷＳ－２の配線長を短縮できる。
また、第２センス用導電体パターンＥＰＳ２は、半導体ユニット４の並びを挟んで、換言すれば第１半導体チップ４２－１を挟んで第１の辺４Ｓ１と反対側の辺である第２の辺４Ｓ２の近傍に配置され、当該第２の辺４Ｓ２に沿って延在する。したがって、第２センス用導電体パターンＥＰＳ２についても第２センス端子ＴＳ２の近くに位置するため、両者を接続する第２センス用配線部材ＷＳ－２の配線長を短縮できる。
【0037】
ここで、本実施形態において、第２センス端子ＴＳ２は、特定半導体ユニット４Ａの第２センス用配線部材ＷＳ－２に直接、接続されるのではく、その隣に位置する半導体ユニット４の第２センス用配線部材ＷＳ－２に接続される。
具体的には、特定半導体ユニット４Ａの第２センス用導電体パターンＥＰＳ２と、その隣に位置する半導体ユニット４の第２センス用導電体パターンＥＰＳ２とが第２センス用配線部材ＷＳ－２によって接続されており、当該隣に位置する半導体ユニット４の第２センス用導電体パターンＥＰＳ２に、第２センス端子ＴＳ２が第２センス用配線部材ＷＳ－２によって接続される。
具体的には、特定半導体ユニット４Ａの第２センス用導電体パターンＥＰＳ２と、その隣に位置する半導体ユニット４の第２センス用導電体パターンＥＰＳ２とが第２センス用配線部材ＷＳ－２によって接続されており、当該隣に位置する半導体ユニット４の第２センス用導電体パターンＥＰＳ２に、第２センス端子ＴＳ２が第２センス用配線部材ＷＳ－２によって接続される。
【0038】
第２センス端子ＴＳ２が、特定半導体ユニット４Ａが備える第１半導体チップ４２－１のエミッタ電極部ＴＥＥに、その隣の半導体ユニット４の第２センス用導電体パターンＥＰＳ２を経由して接続される構成であるため、放熱基板２の主面２Ｓの任意の位置に、特定半導体ユニット４Ａの位置に拘束されることなく第２センス端子ＴＳ２を配置できる。なお、第２センス端子ＴＳ２が特定半導体ユニット４Ａに、他の２以上の半導体ユニット４の第２センス用導電体パターンＥＰＳ２を経由して接続されてもよい。
【0039】
本実施形態において、第１配線経路ＥＲ１、及び第２配線経路ＥＲ２は、それぞれ、インダクタンス、及び抵抗といった、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２に出現する電圧の波形に影響を及ぼす電気特性が略等しくなっている。例えば、係る電気特性は、例えば、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２のそれぞれの線幅、厚み、平面視形状、及び主材などを適宜に調整することにより実施されてもよい。また、例えば、電気特性は、第１センス用配線部材ＷＳ－１、及び、第２センス用配線部材ＷＳ－２のそれぞれの断面積、長さ、及び接合材料などを適宜に調整することによって実施されてもよい。
第１配線経路ＥＲ１、及び第２配線経路ＥＲ２の電気特性が略等しくなることで、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が更に抑えられる。
第１配線経路ＥＲ１、及び第２配線経路ＥＲ２の電気特性が略等しくなることで、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が更に抑えられる。
【0040】
以上説明したように、本実施形態の半導体モジュール１は、第１半導体チップ４２－１を含む上アーム回路４４Ｕ、及び、第２半導体チップ４２－２を含む下アーム回路４４Ｄと、第１半導体チップ４２－１から出力される主電流、及び第２半導体チップ４２－２に入力される主電流が流れる第１導電体パターンＥＰ１が設けられた絶縁基板４０とを備える複数の半導体ユニット４を備え、複数の半導体ユニット４が列状に並んだモジュールである。また、半導体モジュール１は、複数の半導体ユニット４の列の一方の辺に配置された第１センス端子ＴＳ１、及び、他方の辺に配置された第２センス端子ＴＳ２を備える。そして、第１センス端子ＴＳ１は、絶縁基板４０に設けられた第１センス用導電体パターンＥＰＳ１を含む第１配線経路ＥＲ１を介して、特定半導体ユニット４Ａの第１半導体チップ４２－１のエミッタと接続される。また、第２センス端子ＴＳ２は、第１導電体パターンＥＰ１を介さず、第１導電体パターンＥＰ１とは別に絶縁基板４０に設けられた第２センス用導電体パターンＥＰＳ２を含む第２配線経路ＥＲ２を介して、第１センス端子ＴＳ１に接続された第１半導体チップ４２－１のエミッタと接続される。
【0041】
この構成によれば、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２は、それぞれ、第１センス用導電体パターンＥＰＳ１を含む第１配線経路ＥＲ１、及び、第２センス用導電体パターンＥＰＳ２を含む第２配線経路ＥＲ２を介して、互いに同じ第１半導体チップ４２－１のエミッタに接続される。
したがって、第１配線経路ＥＲ１、及び第２配線経路ＥＲ２の電気特性を揃えることにより、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が抑えられる。
加えて、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、いずれも、第１導電体パターンＥＰ１とは別に設けられている。
したがって、例えば、上述の対象構成のように、第２センス端子ＴＳ２が第２センス用導電体パターンＥＰＳ２に代えて、第１導電体パターンＥＰ１に物理的に接続される構成に比べ、第１導電体パターンＥＰ１に流れる主電流の影響によって、第２センス端子ＴＳ２に出現する電圧の波形が、第１センス端子ＴＳ１に出現する電圧の波形から大きく異なることもない。
したがって、第１配線経路ＥＲ１、及び第２配線経路ＥＲ２の電気特性を揃えることにより、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が抑えられる。
加えて、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、いずれも、第１導電体パターンＥＰ１とは別に設けられている。
したがって、例えば、上述の対象構成のように、第２センス端子ＴＳ２が第２センス用導電体パターンＥＰＳ２に代えて、第１導電体パターンＥＰ１に物理的に接続される構成に比べ、第１導電体パターンＥＰ１に流れる主電流の影響によって、第２センス端子ＴＳ２に出現する電圧の波形が、第１センス端子ＴＳ１に出現する電圧の波形から大きく異なることもない。
【0042】
また、本実施形態の半導体モジュール１において、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、それぞれ、第１センス用配線部材ＷＳ－１、及び第２センス用配線部材ＷＳ－２によって第１半導体チップ４２－１が備えるエミッタ電極部ＴＥＥに接続される。
【0043】
この構成によれば、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２がいずれも同じ第１半導体チップ４２－１のエミッタ電極部ＴＥＥに物理的に接続されるため、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が更に抑えられる。
【0044】
また、本実施形態の半導体モジュール１において、第１センス端子ＴＳ１が接続された第１半導体チップ４２－１を挟んで、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２が配置される。
【0045】
この構成によれば、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれと、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２のそれぞれとの間の配線長を短縮できる。
【0046】
２．変形例
以上に例示した実施形態に付加される変形の形態を以下に例示する。以下の例示から任意に選択された２以上の形態を、相互に矛盾しない範囲で適宜に併合してもよい。
以上に例示した実施形態に付加される変形の形態を以下に例示する。以下の例示から任意に選択された２以上の形態を、相互に矛盾しない範囲で適宜に併合してもよい。
【0047】
（変形例１）
図５は、本変形例に係る半導体ユニット４の平面構成の一例を簡略化して示す平面図である。
同図に示すように、半導体ユニット４において、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は互いに連続することにより物理的に繋がっていてもよい。
本変形例によれば、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２が連続するパターンであるため、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２の電気的特性の差異が抑えられる。この結果、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が抑えられる。
図５は、本変形例に係る半導体ユニット４の平面構成の一例を簡略化して示す平面図である。
同図に示すように、半導体ユニット４において、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は互いに連続することにより物理的に繋がっていてもよい。
本変形例によれば、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２が連続するパターンであるため、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２の電気的特性の差異が抑えられる。この結果、第１センス端子ＴＳ１、及び第２センス端子ＴＳ２のそれぞれに出現する電圧の波形の差異が抑えられる。
【0048】
なお、第１センス用導電体パターンＥＰＳ１、及び第２センス用導電体パターンＥＰＳ２は、それぞれ、複数の物理的に分離したパターンを含み、各パターンが配線部材によって電気的に接続されてもよい。
【符号の説明】
【0049】
１…半導体モジュール、２…放熱基板、４…半導体ユニット、４Ａ…特定半導体ユニット、４０…絶縁基板、４２－１…第１半導体チップ、４２－２…第２半導体チップ、４４Ｄ…下アーム回路、４４Ｕ…上アーム回路、ＥＰ１…第１導電体パターン、ＥＰＳ１…第１センス用導電体パターン、ＥＰＳ２…第２センス用導電体パターン、ＥＲ１…第１配線経路、ＥＲ２…第２配線経路、ＴＥＥ…エミッタ電極部、ＴＳ１…第１センス端子、ＴＳ２…第２センス端子、ＷＳ－１…第１センス用配線部材、ＷＳ－２…第２センス用配線部材。
【図1】
【図2】
【図3】
【図4】
【図5】