(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166718
(43)【公開日】2024-11-29
(54)【発明の名称】多層配線基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20241122BHJP
H05K 1/03 20060101ALI20241122BHJP
【ＦＩ】
H05K3/46 Q
H05K1/03 610B
H05K3/46 B
H05K3/46 N
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023083018
(22)【出願日】2023-05-19
(71)【出願人】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】狩野 典子
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA32
5E316AA35
5E316AA43
5E316CC08
5E316CC09
5E316CC10
5E316CC16
5E316CC18
5E316CC31
5E316CC32
5E316CC33
5E316CC36
5E316CC38
5E316CC39
5E316DD24
5E316EE31
5E316FF04
5E316GG15
5E316GG17
5E316GG28
5E316HH06
5E316HH22
5E316HH25
5E316JJ14
(57)【要約】
【課題】優れた特性のＭＩＭキャパシタを備える多層配線基板を提供する。
【解決手段】実施形態の多層配線基板は、基板１０と導電体層２０、４０、６０ａ及び８０ａと誘電体層３０とを含む。基板１０は絶縁性を有する。導電体層２０は基板１０上に設けられる。誘電体層３０は導電体層２０の一部分の上に設けられる。導電体層４０は誘電体層３０上に設けられる。導電体層６０ａは、底部が導電体層４０に接したビア部Ｖ１ａと、ビア部Ｖ１ａの上部に設けられたランド部Ｌ１ａとを含む。導電体層８０ａは、底部がランド部Ｌ１ａに接したビア部Ｖ２ａと、ビア部Ｖ２ａの上部に設けられたランド部Ｌ２ａとを含む。導電体層２０の一部分と誘電体層３０と導電体層４０とは、ＭＩＭキャパシタの一方電極、絶縁膜、及び他方電極にそれぞれ対応する。平面視においてランド部Ｌ１ａは、導電体層４０と重なっており、導電体層４０と重ならない部分を有しない。
【選択図】図１
【解決手段】実施形態の多層配線基板は、基板１０と導電体層２０、４０、６０ａ及び８０ａと誘電体層３０とを含む。基板１０は絶縁性を有する。導電体層２０は基板１０上に設けられる。誘電体層３０は導電体層２０の一部分の上に設けられる。導電体層４０は誘電体層３０上に設けられる。導電体層６０ａは、底部が導電体層４０に接したビア部Ｖ１ａと、ビア部Ｖ１ａの上部に設けられたランド部Ｌ１ａとを含む。導電体層８０ａは、底部がランド部Ｌ１ａに接したビア部Ｖ２ａと、ビア部Ｖ２ａの上部に設けられたランド部Ｌ２ａとを含む。導電体層２０の一部分と誘電体層３０と導電体層４０とは、ＭＩＭキャパシタの一方電極、絶縁膜、及び他方電極にそれぞれ対応する。平面視においてランド部Ｌ１ａは、導電体層４０と重なっており、導電体層４０と重ならない部分を有しない。
【選択図】図１
【特許請求の範囲】
【請求項1】
絶縁性を有する基板と、
前記基板上に設けられた第１の導電体層と、
前記第１の導電体層の一部分の上に設けられた誘電体層と、
前記誘電体層上に設けられた第２の導電体層と、
底部が前記第２の導電体層に接した第１のビア部と、前記第１のビア部の上部に設けられた第１のランド部とを有する第３の導電体層と、
底部が前記第１のランド部に接した第２のビア部と、前記第２のビア部の上部に設けられた第２のランド部とを有する第４の導電体層と、
前記第１の導電体層の前記一部分と、前記誘電体層と、前記第２の導電体層とは、ＭＩＭ（Metal-Insulator-Metal）キャパシタの一方電極、絶縁膜、及び他方電極にそれぞれ対応し、
平面視において、前記第１のランド部は、前記第２の導電体層と重なっており、前記第２の導電体層と重ならない部分を有しない、
多層配線基板。
前記基板上に設けられた第１の導電体層と、
前記第１の導電体層の一部分の上に設けられた誘電体層と、
前記誘電体層上に設けられた第２の導電体層と、
底部が前記第２の導電体層に接した第１のビア部と、前記第１のビア部の上部に設けられた第１のランド部とを有する第３の導電体層と、
底部が前記第１のランド部に接した第２のビア部と、前記第２のビア部の上部に設けられた第２のランド部とを有する第４の導電体層と、
前記第１の導電体層の前記一部分と、前記誘電体層と、前記第２の導電体層とは、ＭＩＭ（Metal-Insulator-Metal）キャパシタの一方電極、絶縁膜、及び他方電極にそれぞれ対応し、
平面視において、前記第１のランド部は、前記第２の導電体層と重なっており、前記第２の導電体層と重ならない部分を有しない、
多層配線基板。
【請求項2】
平面視において、前記第１のランド部の外縁部は、前記第２の導電体層の外縁部よりも内側に配置される、
請求項１に記載の多層配線基板。
請求項１に記載の多層配線基板。
【請求項3】
前記基板上に回路層と絶縁体層とが交互に積層されたビルドアップ層をさらに備え、
前記ビルドアップ層は、前記第１の導電体層を含む第１の回路層と、前記第１のビア部が貫通した部分を含む第１の絶縁体層と、前記第１のランド部を含む第２の回路層と、前記第２のビア部が貫通した部分を含む第２絶縁体層と、前記第２のランド部を含む第３の回路層とを含む、
請求項１に記載の多層配線基板。
前記ビルドアップ層は、前記第１の導電体層を含む第１の回路層と、前記第１のビア部が貫通した部分を含む第１の絶縁体層と、前記第１のランド部を含む第２の回路層と、前記第２のビア部が貫通した部分を含む第２絶縁体層と、前記第２のランド部を含む第３の回路層とを含む、
請求項１に記載の多層配線基板。
【請求項4】
前記基板は、前記第１の導電体層と接した第１の面と、前記第１の面の反対側の第２の面と、少なくとも１つの貫通孔とを有し、前記第１の面側に設けられた回路と前記第２の面側に設けられた回路とは、前記少なくとも１つの貫通孔を介して電気的に接続される、
請求項１に記載の多層配線基板。
請求項１に記載の多層配線基板。
【請求項5】
前記基板は、ガラスからなる、
請求項１に記載の多層配線基板。
請求項１に記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層配線基板に関する。
【背景技術】
【0002】
積層された複数の回路層（配線層）を備える多層配線基板が知られている。多層配線基板に対しては、電子機器の高機能化及び小型化に伴い、回路の高密度化や高周波特性への要求が高まっている。回路を高い周波数で動作させるためには、インダクタンス及びキャパシタンスのそれぞれが小さく、且つ高いＱ値を有する受動素子を用いることが好ましい。Ｑ値は、素子のインピーダンスから素子の寄生抵抗成分を差し引いた数値に対応する。
【0003】
また、多層配線基板に形成される受動素子の一つとして、ＭＩＭ（Metal-Insulator-Metal）キャパシタが知られている。ＭＩＭキャパシタは、容量（単位：Ｆ）を得ることができる容量素子の一種である。ＭＩＭキャパシタは、２つの電極により絶縁膜（誘電体）が挟まれた構造を有する。多層配線基板に形成された回路は、ＭＩＭキャパシタの素子特性が改善されることによって、高い周波数で動作することができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１８－２００９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、優れた素子特性を有するＭＩＭキャパシタを備える多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の第１の態様によると、絶縁性を有する基板と、上記基板上に設けられた第１の導電体層と、上記第１の導電体層の一部分の上に設けられた誘電体層と、上記誘電体層上に設けられた第２の導電体層と、底部が上記第２の導電体層に接した第１のビア部と上記第１のビア部の上部に設けられた第１のランド部とを有する第３の導電体層と、底部が上記第１のランド部に接した第２のビア部と前記第２のビア部の上部に設けられた第２のランド部とを有する第４の導電体層とを含み、上記第１の導電体層の上記一部分と上記誘電体層と上記第２の導電体層とはＭＩＭ（Metal-Insulator-Metal）キャパシタの一方電極、絶縁膜、及び他方電極にそれぞれ対応し、平面視において上記第１のランド部は上記第２の導電体層と重なっており上記第２の導電体層と重ならない部分を有しない多層配線基板が提供される。
【0007】
本発明の第２の態様によると、平面視において、上記第１のランド部の外縁部は、上記第２の導電体層の外縁部よりも内側に配置される第１の態様に係る多層配線基板が提供される。
【0008】
本発明の第３の態様によると、上記基板上に回路層と絶縁体層とが交互に積層されたビルドアップ層をさらに含み、上記ビルドアップ層は、上記第１の導電体層を含む第１の回路層と、上記第１のビア部が貫通した部分を含む第１の絶縁体層と、上記第１のランド部を含む第２の回路層と、上記第２のビア部が貫通した部分を含む第２絶縁体層と、上記第２のランド部を含む第３の回路層とを含む第１の態様に係る多層配線基板が提供される。
【0009】
本発明の第４の態様によると、上記基板は、上記第１の導電体層と接した第１の面と、上記第１の面の反対側の第２の面と、少なくとも１つの貫通孔とを有し、上記第１の面側に設けられた回路と上記第２の面側に設けられた回路とは、上記少なくとも１つの貫通孔を介して電気的に接続される第１の態様に係る多層配線基板が提供される。
【0010】
本発明の第５の態様によると、上記基板はガラスからなる第１の態様に係る多層配線基板が提供される。
【発明の効果】
【0011】
本発明によれば、優れた特性のＭＩＭキャパシタを備える多層配線基板を提供することができる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
以下に、実施形態について図面を参照して説明する。実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。本発明の技術的思想は、請求の範囲に記載された請求項が規定する技術的範囲内において変更され得る。図面は、模式的又は概念的なものである。図面に示された構成要素の位置、大きさ、形状、範囲などは、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、実施形態は、図面で開示された位置、大きさ、形状、範囲などに限定されない。
【0014】
以下の説明において、略同一の機能及び構成を有する構成要素には、同一の符号が付加される。以下の説明では、互いに交差する２種類の水平方向のことを、それぞれ「Ｘ軸方向」及び「Ｙ軸方向」と呼ぶ。以下の説明では、Ｘ軸方向とＹ軸方向とのそれぞれと平行な平面のことを、「ＸＹ平面」と呼ぶ。以下の説明では、水平に載置された板状部材や層などの構成要素に対する垂直方向のことを、「Ｚ軸方向」と呼ぶ。
【0015】
本明細書において、「上方」とは、水平に載置された板状部材や層などの構成要素に対する垂直上方のことを意味する。本明細書において、「下方」とは、水平に載置された構成要素に対する垂直下方のことを意味する。本明細書において、「平面視」とは、例えば、水平に載置された構成要素を上方から視認することを意味する。本明細書において、「平面形状」とは、平面視における形状のことを意味する。本明細書において、「断面視」とは、例えば、構成要素が特定の方向で切断された場合に、切断面を水平方向から視認することを意味する。本明細書において、「断面形状」とは、断面視における形状のことを意味する。
【0016】
本明細書において、「面」とは、例えば、板状部材の面のみならず、板状部材に含まれる層のうち、板状部材の面と略平行な層の界面のことを示してもよい。本明細書において、「上面」とは、例えば、板状部材や板状部材に含まれる層の断面が図示された場合に、図面の上側に配置された面のことを意味する。本明細書において、「下面」とは、例えば、板状部材や板状部材に含まれる層の断面が図示された場合に、図面の下側に配置された面のことを意味する。本明細書において、「側面」とは、例えば、板状部材における面の厚みの部分や、板状部材に含まれる層における層の厚みの部分のことを意味する。本明細書において、「径」とは、平面視において、真円形状の場合に直径を意味し、楕円形状の場合に短径及び長径の中間値を意味する。
【0017】
＜１＞多層配線基板１の構成
まず、実施形態に係る多層配線基板１の構成について説明する。なお、本明細書において、「多層配線基板」は、基板と、この基板の上面及び下面の少なくとも一方に設けられた積層体とを含む構造のことを意味する。基板に設けられた積層体は、絶縁体層及び導電体層を含み、配線として用いられる部分や電子部品（例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタ）として用いられる部分を含む。基板の表面に順次形成される回路層及び絶縁体層の集合は、「ビルドアップ層」と呼ばれてもよい。多層配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップやプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
まず、実施形態に係る多層配線基板１の構成について説明する。なお、本明細書において、「多層配線基板」は、基板と、この基板の上面及び下面の少なくとも一方に設けられた積層体とを含む構造のことを意味する。基板に設けられた積層体は、絶縁体層及び導電体層を含み、配線として用いられる部分や電子部品（例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタ）として用いられる部分を含む。基板の表面に順次形成される回路層及び絶縁体層の集合は、「ビルドアップ層」と呼ばれてもよい。多層配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップやプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
【0018】
図１は、実施形態に係る多層配線基板１の断面構造の一例を示す断面図である。図1は、多層配線基板１のうち一部を抽出して示している。図１に示すように、多層配線基板１は、例えば、コア基板１０、導電体層２０、誘電体層３０、上部電極層４０、絶縁体層５０、導電体層６０ａ及び６０ｂ、絶縁体層７０、並びに導電体層８０ａ及び８０ｂを含む。また、多層配線基板１は、ＭＩＭキャパシタ１００として機能する部分を含む。
【0019】
コア基板１０は、回路の支持体として用いられる。コア基板１０の材料としては、電気絶縁性を有し、且つシリコンの線膨張係数に近い材料が用いられることが好ましい。また、コア基板１０の材料としては、１ＧＨｚを超える周波数帯域において７０×１０－４以下の損失係数（ｔａｎδ）を有し、且つ４０ＧＨｚ以下の周波数帯域において５０×１０－４以下の損失係数（ｔａｎδ）を有する材料が用いられることが好ましい。コア基板１０の材料としては、例えば、ガラスやセラミックなどの無機材料や、絶縁性有機樹脂などが用いられる。以下では、コア基板１０がガラス基板である場合について説明する。ガラスからなるコア基板１０は、表面の平坦性及び平滑性と、電気絶縁性と、寸法安定性との点で、高周波で用いられる多層配線基板１に適している。なお、コア基板１０の表面には、所定の表面処理が施されていてもよい。例えば、コア基板１０の表面には、フッ酸処理が施されていてもよいし、シリコン処理が施されていてもよい。本明細書において、コア基板１０は、単に「基板」と呼ばれてもよい。
【0020】
導電体層２０は、コア基板１０上に設けられる。導電体層２０は、対応付けられた回路層の配線として用いられる。また、導電体層２０の一部分は、ＭＩＭキャパシタ１００の下部電極として用いられる。導電体層２０の材料としては、例えば、銅、銀、すず、金、タングステン、導電性樹脂などの導電材料が用いられる。導電体層２０の材料としては、好ましくは銅が用いられる。導電体層２０は、複数層で構成されてもよい。本例において、導電体層２０は、下方から順に、シード層２１、シード層２２、及びめっき層２３が積層された構造を有する。シード層２１は、コア基板１０上にシード層２２を形成するための薄膜である。シード層２２は、シード層２１上にめっき層２３を形成するための薄膜である。シード層２１及び２２の組は、めっきのための密着層として用いられる。めっき層２３は、電界めっきにより形成された導電部材である。めっき層２３の材料としては、例えば、銅が用いられる。この場合、例えば、シード層２１の材料としてチタンが用いられ、シード層２２の材料として銅が用いられる。
【0021】
誘電体層３０は、導電体層２０上に設けられる。誘電体層３０は、ＭＩＭキャパシタ１００の絶縁膜として用いられる。誘電体層３０の材料としては、例えば、ＳｉＮ、ＳｉＯ２、ＴａＯｘなどの誘電材料が用いられる。誘電体層３０の誘電率は、６以上であることが好ましい。
【0022】
上部電極層４０は、誘電体層３０上に設けられる。上部電極層４０は、ＭＩＭキャパシタ１００の上部電極として用いられる。上部電極層４０の材料としては、例えば、銅、銀、すず、金、タングステン、導電性樹脂などの導電材料が用いられる。上部電極層４０の材料としては、好ましくは銅が用いられる。上部電極層４０は、複数層で構成されてもよい。本例において、上部電極層４０は、下方から順に、シード層４１及びめっき層４３が積層された構造を有する。シード層４１は、誘電体層３０上にめっき層４２を形成するための薄膜である。シード層４１は、めっきのための密着層として用いられる。めっき層４２は、電界めっきにより形成された導電部材である。めっき層４２の材料としては、例えば、銅が用いられる。この場合、シード層４１の材料としては、例えば、チタン、又はチタンと銅との組み合わせが用いられる。なお、上部電極層４０は、「導電体層」と呼ばれてもよい。
【0023】
絶縁体層５０は、コア基板１０の上方に設けられる。絶縁体層５０は、層間絶縁膜として用いられる。絶縁体層５０は、コア基板１０上に設けられた導電体層２０、誘電体層３０、及び上部電極層４０の組と、導電体層６０ａ及び６０ｂのそれぞれの一部とを覆う部分を有する。絶縁体層５０の材料としては、例えば、エポキシ樹脂系材料、エポキシアクリルレート系樹脂、ポリイミド系樹脂などの絶縁性材料が用いられる。絶縁体層５０として用いられるこれらの絶縁性材料は、充填剤を含んでいてもよい。材料特性と入手性との観点からは、絶縁体層５０の材料として、線膨張係数が７ｐｐｍ／Ｋ以上１３０ｐｐｍ／Ｋ以下の範囲に含まれるエポキシ配合樹脂が用いられることが好ましい。絶縁体層５０の誘電率は、４以下であることが好ましい。なお、絶縁体層５０の材料としては、層間絶縁樹脂層を形成できる感光性樹脂組成物やフォトビア材料などであってもよい。このような感光性樹脂組成物やフォトビア材料は、導電材料との密着性を有し、且つ優れた絶縁信頼性を有する。
【0024】
導電体層６０ａ及び６０ｂのそれぞれは、層間接続に用いられる部分を有する配線である。導電体層６０ａは、ビア部Ｖ１ａと、ビア部Ｖ１ａの上部に設けられたランド部Ｌ１ａとを有する。ビア部Ｖ１ａは、Ｚ軸方向に延伸し且つ絶縁体層５０を貫通して設けられる。ビア部Ｖ１ａの底部は、上部電極層４０に接している。ビア部Ｖ１ａの高さをｈとした場合に、ビア部Ｖ１ａの径は、ビア部Ｖ１ａの底部からｈ／３以下の高さにおいて、４５ｕｍ以下となるように設計されることが好ましい。ランド部Ｌ１ａは、ビア部Ｖ１ａ上に設けられた部分と、絶縁体層５０上に設けられた部分とを有する。導電体層６０ｂは、ビア部Ｖ１ｂと、ビア部Ｖ１ｂの上部に設けられたランド部Ｌ１ｂとを有する。ビア部Ｖ１ｂは、Ｚ軸方向に延伸し且つ絶縁体層５０を貫通して設けられる。ビア部Ｖ１ｂの底部は、導電体層２０に接している。ランド部Ｌ１ｂは、ビア部Ｖ１ｂ上に設けられた部分と、絶縁体層５０上に設けられた部分とを有する。
【0025】
導電体層６０ａ及び６０ｂの材料としては、例えば、銅、銀、すず、金、タングステン、導電性樹脂などの導電材料が用いられる。導電体層６０ａ及び６０ｂの材料としては、好ましくは銅が用いられる。導電体層６０ａ及び６０ｂは、複数層で構成されてもよい。本例において、導電体層６０ａ及び６０ｂのそれぞれは、下方から順に、シード層６１及びめっき層６２が積層された構造を有する。シード層６１は、上部電極層４０又は導電体層２０上にめっき層６２を形成するための薄膜である。シード層６１は、めっきのための密着層として用いられる。めっき層６２は、電界めっきにより形成された導電材料である。めっき層６２の材料としては、例えば、銅が用いられる。この場合、シード層６１の材料としては、例えば、銅が用いられる。なお、導電体層６０ａ及び６０ｂのそれぞれは、コンフォーマルビアを構成してもよい。
【0026】
絶縁体層７０は、絶縁体層５０の上方に設けられる。絶縁体層７０は、層間絶縁膜として使用される。絶縁体層７０は、導電体層６０ａのランド部Ｌ１ａと、導電体層６０ｂのランド部Ｌ１ｂと、導電体層８０ａ及び８０ｂとのそれぞれの一部を覆う部分を有する。絶縁体層７０の材料としては、例えば、絶縁体層５０と同様に、エポキシ樹脂系材料、エポキシアクリルレート系樹脂、ポリイミド系樹脂などの絶縁性材料が用いられる。なお、絶縁体層７０の材料としては、絶縁体層５０と同様に、層間絶縁樹脂層を形成できる感光性樹脂組成物やフォトビア材料などが用いられてもよい。
【0027】
導電体層８０ａ及び８０ｂのそれぞれは、層間接続に用いられる部分を有する配線である。導電体層８０ａは、ビア部Ｖ２ａと、ビア部Ｖ２ａの上部に設けられたランド部Ｌ２ａとを有する。ビア部Ｖ２ａは、Ｚ軸方向に延伸し且つ絶縁体層７０を貫通して設けられる。ビア部Ｖ２ａの底部は、導電体層６０ａのランド部Ｌ１ａに接している。ランド部Ｌ２ａは、ビア部Ｖ２ａ上に設けられた部分と、絶縁体層７０上に設けられた部分とを有する。導電体層８０ｂは、ビア部Ｖ２ｂと、ビア部Ｖ２ｂ上のランド部Ｌ２ｂとを有する。ビア部Ｖ２ｂは、Ｚ軸方向に延伸し且つ絶縁体層７０を貫通して設けられる。ビア部Ｖ２ｂの底部は、導電体層６０ｂのランド部Ｌ１ｂに接している。ランド部Ｌ２ｂは、ビア部Ｖ２ｂ上に設けられた部分と、絶縁体層７０上に設けられた部分とを有する。なお、上部電極層４０とランド部Ｌ１ａとのそれぞれのサイズによっては、ビア部Ｖ１ａの上方にビア部Ｖ２ａが配置されていなくてもよい。すなわち、平面視において、ビア部Ｖ１ａとビア部Ｖ２ａとは重なっていてもよいし、重なっていなくてもよい。また、導電体層８０ａ及び８０ｂのそれぞれは、コンフォーマルビアを構成してもよい。導電体層６０ａ及び６０ｂと導電体層８０ａ及び８０ｂとのそれぞれがコンフォーマルビアで構成される場合、導電体層６０ａ及び８０ａの組と、導電体層６０ｂ及び８０ｂの組とのそれぞれは、スタックビアを構成してもよい。また、コンフォーマルビアを構成する導電体層６０ａのランド部Ｌ１ａ上に、導電体層８０ａのビア部Ｖ２ａが設けられてもよい。
【0028】
導電体層８０ａ及び８０ｂの材料としては、例えば、銅、銀、すず、金、タングステン、導電性樹脂などの導電材料が用いられる。導電体層８０ａ及び８０ｂの材料としては、好ましくは銅が用いられる。導電体層８０ａ及び８０ｂは、複数層で構成されてもよい。本例において、導電体層８０ａ及び８０ｂのそれぞれは、下方から順に、シード層８１及びめっき層８２が積層された構造を有する。シード層８１は、導電体層８０ａ又は８０ｂ上にめっき層８２を形成するための薄膜である。めっき層８２は、電界めっきにより形成された導電部材である。めっき層８２の材料としては、例えば、銅が用いられる。この場合、シード層８１の材料としては、例えば、銅が用いられる。本例において、導電体層８０ａのランド部Ｌ２ａと導電体層８０ｂのランド部Ｌ２ｂとのそれぞれは、多層配線基板１の最上層に配置されるため、「電極パッド」と呼ばれてもよい。
【0029】
以上のように、多層配線基板１に含まれたＭＩＭキャパシタ１００は、導電体層２０、誘電体層３０、及び上部電極層４０により構成される。なお、絶縁体層５０及び７０のそれぞれは、単層で構成されてもよいし、複数層で構成されてもよい。図１には、多層配線基板１の上方に３層の回路層が設けられる場合が例示されているが、これに限定されない。多層配線基板１が備える回路層の積層数は、任意の積層数に変更され得る。
【0030】
なお、多層配線基板１には、コア基板１０上に、受動素子であるキャパシタ（記号Ｃ）やコイル（記号Ｌ）を設けることによって、所望の周波数応答特性を有する機能が付加され得る。その結果、多層配線基板１は、ＬＣ回路を有する高周波用部品として機能し得る。このような高周波用部品としては、例えば、ローパスフィルタ、バンドパスフィルタ、アンテナ・カップラ、ダイプレクサ、バランなどが挙げられる。コイルは、ソレノイド、ヘリカル、又はスパイラル形状の導電体が、コア基板１０にパターニングされることにより形成される。コイルは、コア基板１０に設けられた絶縁体層との位置関係などに応じて任意のインダクタンス値（単位：Ｈ）に設計され得る。コア基板１０が備える回路には、配線自身による自己インダクタンスが使用されてもよい。高周波回路の設計では、ＬＣ回路が他の受動部品や能動部品と組み合わされてもよい。ＬＣ回路は、インピーダンスマッチングや、同調回路や、共振回路としても使用され得る。
【0031】
図２は、実施形態に係る多層配線基板１の平面レイアウトの一例を示す平面図である。図２は、多層配線基板１のうち図１に示された部位をコア基板１０の上方から見た場合の各構成の配置を示している。図２に示すように、平面視において、導電体層２０は、コア基板１０の上面の一部に設けられる。平面視において、導電体層６０ａ及び６０ｂのそれぞれは、導電体層２０と重なっている。
【0032】
平面視において、誘電体層３０の外周縁は、導電体層２０の外周縁よりも内側に配置される。平面視において、上部電極層４０の外周縁は、誘電体層３０の外周縁よりも内側に配置される。すなわち、誘電体層３０のうち、上部電極層４０の外縁部よりも外側にはみ出している部分の上面及び側面は、絶縁体層５０により覆われている。
【0033】
平面視において、導電体層６０ａのランド部Ｌ１ａの外周縁は、上部電極層４０の外周縁よりも内側に配置される。平面視において、導電体層６０ｂのビア部Ｖ１ｂの底部の外周縁は、ランド部Ｌ１ｂの外周縁よりも内側に配置される。なお、ビア部Ｖ１ａの底部の径（面積）は、ＭＩＭキャパシタ１００の上部電極層４０の径（面積）よりも小さい。この理由は、レーザビア加工時の上下層間の位置ずれを許容するために、ビア部Ｖ１ａの底部の上部電極層４０に対するレジストレーション間隔が考慮されているためである。
【0034】
以上のように、多層配線基板１において、導電体層６０ａのランド部Ｌ１ａは、同じ回路層内で独立した状態で設けられている。そして、ランド部Ｌ１ａの一辺の長さ（幅）は、上部電極層４０の一辺の長さ（幅）よりも小さい。具体的には、例えば、Ｚ軸方向とＸ軸方向とのそれぞれに平行な断面において、ランド部Ｌ１ａのＸ軸方向に沿った幅は、上部電極層４０のＸ軸方向に沿った幅よりも小さい。なお、上部電極層４０ａと導電体層６０ａのそれぞれの平面形状は、矩形に限定されず、任意の形状に設計され得る。
【0035】
なお、平面視において、誘電体層３０の外周縁の一部又は全てが、上部電極層４０の外周縁と重なっていてもよい。また、平面視において、導電体層６０ａのランド部Ｌ１ａの外周縁の一部又は全てが、上部電極層４０の外周縁と重なっていてもよい。平面視において、導電体層６０ａのランド部Ｌ１ａは、上部電極層４０と重なり、且つ上部電極層４０と重ならない部分を有しない。平面視において、導電体層６０ａのランド部Ｌ１ａの面積は、上部電極層４０の面積よりも可能な範囲で小さく設計されることが好ましい。
【0036】
本明細書において、多層配線基板の構造の観察には、Ｘ線構造解析装置や３次元Ｘ線顕微鏡（Ｘ線ＣＴ）を使用することが考えられる。Ｘ線構造解析装置やＸ線ＣＴは、対象物の内部を非破壊で観察することができる。例えば、３次元Ｘ線顕微鏡を用いた対象物の観察では、まず、上部電極層４０、ビア部Ｖ１ａ、及びランド部Ｌ１ａに対応する部位の位置関係が確認される。そして、該当する部位の断面が、樹脂埋め処理及び研磨処理後に、光学顕微鏡や走査電子顕微鏡（ＳＥＭ）により観察されることによって確認される。なお、「樹脂埋め処理」は、該当する部位が含まれる基板片をエポキシ樹脂で包埋する処理に対応する。「研磨処理」は、観察対象面（断面）を機械研磨した上で、バフ研磨などで表面を平滑に整える処理に対応する。
【0037】
＜２＞多層配線基板１の製造方法
以下に、図３乃至図１７を参照して、実施形態に係る多層配線基板１の製造方法について説明する。図３乃至図１７のそれぞれは、実施形態に係る多層配線基板の製造途中の断面構造の一例を示す断面図である。図３乃至図１７のそれぞれは、図１に示された多層配線基板１の一部分に対応する領域を抽出して示している。
以下に、図３乃至図１７を参照して、実施形態に係る多層配線基板１の製造方法について説明する。図３乃至図１７のそれぞれは、実施形態に係る多層配線基板の製造途中の断面構造の一例を示す断面図である。図３乃至図１７のそれぞれは、図１に示された多層配線基板１の一部分に対応する領域を抽出して示している。
【0038】
まず、図３に示すように、コア基板１０が用意される。コア基板１０の厚さは、製造時のハンドリングを鑑みて、０．０８ｍｍ以上０．８ｍｍ以下であることが好ましい。多層配線基板１は、コア基板１０が他の支持基板に貼り合わされた状態で製造されてもよい。支持基板の材料は、特定のものに限定されない。
【0039】
次に、図４に示すように、コア基板１０上にシード層２１及び２２が順に形成される。本処理では、シード層２１及び２２のそれぞれの膜厚が１００ｎｍ以上５００ｎｍ以下の範囲に含まれるように、シード層２１及び２２が成膜される。シード層２１及び２２の形成には、例えば、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、又は無電解めっき法が用いられる。シード層２１及び２２の材料としては、例えば、クロム、モリブデン、チタン、銅などが用いられる。
【0040】
次に、図５に示すように、フォトレジスト９０が形成され、めっき層２３が形成される。具体的には、まず、シード層２２上に、フォトレジスト９０が形成される。フォトレジスト９０としては、例えば、昭和電工マテリアルズ社製のドライフォトレジストが用いられる。そして、露光処理により、フォトレジスト９０に対して導電体層２０に対応するパターンが描画（露光）される。その後、現像処理により、描画されたパターンに基づいて、フォトレジスト９０の一部が除去される。すると、導電体層２０に対応する部分において、シード層２２の表面が露出する。続いて、電界めっき処理によりシード層２２に電力が供給され、シード層２２の表面の露出部分にめっき層２３が形成される。本処理では、めっき層２３の厚さが２ｕｍ以上１０ｕｍ以下の範囲に含まれるように、めっき層２３が形成される。本処理で形成されるめっき層２３は、ＭＩＭキャパシタ１００の下部電極として用いられる部分を含む。めっき層２３の材料としては、例えば、銅が用いられる。
【0041】
次に、図６に示すように、フォトレジスト９０が除去される。具体的には、めっき層２３が形成された後に、不要になったフォトレジスト９０の溶解剥離が実行される。
【0042】
次に、図７に示すように、誘電体層３０及びシード層４１が形成される。具体的には、まず、めっき層２３の上面及び側面が覆われるように、誘電体層３０が形成される。言い換えると、誘電体層３０は、めっき層２３のパターン上に設けられる。本処理で形成される誘電体層３０は、ＭＩＭキャパシタ１００の絶縁膜として用いられる部分を含む。誘電体層３０の形成には、任意の公知の方法が適用可能であり、例えば、プラズマＣＶＤ法が用いられる。誘電体層３０の材料としては、例えば、ＳｉＮ、ＳｉＯ２、ＴａＯｘなどが用いられる。その後、誘電体層３０上に、シード層４１が形成される。シード層４１の形成には、例えば、スパッタ法、ＣＶＤ法、又は無電解めっき法が用いられる。シード層４１の材料としては、例えば、クロム、モリブデン、チタン、銅などが用いられる。
【0043】
次に、図８に示すように、フォトレジスト９１が形成され、めっき層４２が形成される。具体的には、まず、シード層４１上に、フォトレジスト９１が形成される。フォトレジスト９１としては、例えば、昭和電工マテリアルズ社製のドライフォトレジストが用いられる。そして、露光処理により、フォトレジスト９１に対して上部電極層４０に対応するパターンが描画（露光）される。その後、現像処理により、描画されたパターンに基づいて、フォトレジスト９１の一部が除去される。すると、上部電極層４０に対応する部分において、シード層４１の表面が露出する。続いて、電界めっき処理によりシード層４１に電力が供給され、シード層４１の表面の露出部分にめっき層４２が形成される。本処理で形成されるめっき層４２は、ＭＩＭキャパシタ１００の上部電極として用いられる。めっき層４２の材料としては、例えば、銅が用いられる。なお、本処理で形成されるめっき層４２の厚さは、０．２ｕｍ以上３０ｕｍ以下の範囲に含まれることが望ましい。電解銅めっきの厚みが０．２ｕｍ未満である場合、後のエッチング処理によって回路が消失するおそれや、回路の接続信頼性や電気伝導性が低下するおそれがある。一方で、電解銅めっき厚が３０ｕｍを超える場合、３０ｕｍ厚以上のレジスト層（フォトレジスト９１）の形成が要求される。この場合、製造コストが増大するとともに、レジスト解像性の低下により３０ｕｍ以下の微細なピッチの配線の形成が困難となる。このため、本処理で形成されるめっき層４２の厚さは、より好ましくは０．３ｕｍ以上２５ｕｍ以下であり、さらに好ましくは０．５ｕｍ以上１０ｕｍ以下である。
【0044】
次に、図９に示すように、フォトレジスト９１が除去された後に、フォトレジスト９２が形成される。具体的には、まず、フォトレジスト９１が除去される。それから、シード層４１及びめっき層４２それぞれの露出部分を覆うように、フォトレジスト９２が形成される。フォトレジスト９２としては、例えば、昭和電工マテリアルズ社製のドライフォトレジストが用いられる。そして、露光処理及び現像処理により、平面視においてめっき層４２の全体と重なる部分を含む形状にフォトレジスト９２が加工される。言い換えると、上部電極層４０として残す部位を覆うように、フォトレジスト９２が形成される。例えば、平面視において、現像処理後のフォトレジスト９２の外周縁は、めっき層２３の外周縁と、めっき層４２の外周縁との間に位置する。
【0045】
次に、図１０に示すように、シード層２１、２２及び４１、並びに誘電体層３０のそれぞれの一部が除去される。具体的には、図９に示されたフォトレジスト９２をマスクとして、例えば、ドライエッチング処理が実行される。これにより、フォトレジスト９２により覆われていない部分のシード層４１及び誘電体層３０が除去される。シード層４１及び誘電体層３０が除去された後に、フォトレジスト９２は除去される。続けて、フラッシュエッチング処理によって、シード層２１及び２２のうち、平面視においてめっき層２３と重ならない部分が除去される。フラッシュエッチング処理は、配線間に残ったシード層２１及び２２を除去する目的で実施される。フラッシュエッチングには、例えば、硫酸などの酸性溶液や、過酸化水素などの酸化性溶液が用いられる。本処理により、図１に示された導電体層２０、誘電体層３０、及び上部電極層４０の構造が形成される。つまり、下部電極として導電体層２０の一部分を利用し、絶縁膜として誘電体層３０を利用し、上部電極として上部電極層４０を利用したＭＩＭキャパシタ１００の構造が完成する。
【0046】
次に、図１１に示すように、絶縁体層５０が形成される。絶縁体層５０は、コア基板１０、導電体層２０、誘電体層３０、及び上部電極層４０のそれぞれの露出部分を覆うように設けられる。絶縁体層５０の材料としては、例えば、非感光性絶縁樹脂、又は感光性絶縁樹脂が用いられる。
【0047】
次に、図１２に示すように、ホールＨ１ａ及びＨ１ｂが形成される。ホールＨ１ａ及びＨ１ｂは、それぞれビア部Ｖ１ａ及びＶ１ｂに対応して設けられる。ホールＨ１ａの底部では、上部電極層４０（具体的には、めっき層４２）の一部が露出する。ホールＨ１ｂの底部では、導電体層２０（具体的には、めっき層２３）の一部が露出する。
【0048】
絶縁体層５０が非感光性絶縁樹脂である場合、ホールＨ１ａ及びＨ１ｂは、例えば、レーザを用いて形成され得る。ホールＨ１ａ及びＨ１ｂの加工に用いることができるレーザは、例えば、ＣＯ２レーザ、ＭＶレーザ、ピコ秒レーザ、フェムト秒レーザからなる群から選択され得る。処理の簡便性の観点からは、ＭＶレーザ、又はＣＯ２レーザが用いられることが好ましい。なお、レーザを用いてホールＨ１ａ及びＨ１ｂが形成された後に、非感光性絶縁樹脂の残渣を除去するために、デスミア処理が実行されてもよい。
【0049】
絶縁体層５０が感光性絶縁樹脂である場合、絶縁体層５０は、例えば、真空プレスラミネートにより形成される。そして、絶縁体層５０に対して露光処理及び現像処理が実行されることによって、ホールＨ１ａ及びＨ１ｂが形成される。その後、ポストＵＶキュア及び／又は熱キュアによる後硬化処理によって、感光性絶縁樹脂が硬化する。これにより、感光性絶縁樹脂を用いた層間絶縁層（絶縁体層５０）が形成される。なお、本工程の露光処理では、マスク露光法が採用されてもよいし、ＬＤＩ（Laser Direct Imaging）露光法やＤＬＰ（Digital Light Processing）露光法などの直接描画露光法が採用されてもよい。本工程の現像処理では、ウェット現像処理と、ドライ現像処理とのいずれが採用されてもよい。ウェット現像処理が採用される場合、現像液の構成は、感光性絶縁樹脂の組成に応じて適宜選択される。現像液としては、例えば、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）水溶液などのアルカリ性水溶液が用いられる。
【0050】
次に、図１３に示すように、シード層６１及びフォトレジスト９３が形成される。具体的には、まず、シード層６１が、絶縁体層５０の上面と、ホールＨ１ａ及びＨ１ｂのそれぞれの側面及び底面とに沿って形成される。それから、シード層６１上に、フォトレジスト９３が形成される。フォトレジスト９３としては、例えば、昭和電工マテリアルズ社製のドライフォトレジストが用いられる。そして、露光処理及び現像処理により、平面視においてホールＨ１ａ及びＨ１ｂのそれぞれの上部が露出するようにフォトレジスト９３が加工される。言い換えると、平面視において、導電体層６０ａのランド部Ｌ１ａが形成される部分と、導電体層６０ｂのランド部Ｌ１ｂが形成される部分とが開口するように、フォトレジスト９３が形成される。なお、露光処理及び現像処理が実行されたフォトレジスト９３は、その他の回路のパターンを含んでいてもよい。
【0051】
次に、図１４に示すように、めっき層６２が形成される。具体的には、電界めっき処理によりシード層６１に電力が供給され、シード層６１の表面の露出部分にめっき層６２が形成される。本処理で形成されためっき層６２は、ホールＨ１ａ及びＨ１ｂのそれぞれに埋め込まれる。ホールＨ１ａに形成されたシード層６１及びめっき層６２の組は、導電体層６０ａのビア部Ｖ１ａに対応する。ホールＨ１ｂに形成されたシード層６１及びめっき層６２の組は、導電体層６０ｂのビア部Ｖ１ｂに対応する。また、めっき層６２は、ホールＨ１ａ及びＨ１ｂの上部にも形成される。ホールＨ１ａ及びＨ１ｂの上部に形成されためっき層６２は、フォトレジスト９３と同じ高さに設けられる。めっき層６２の材料としては、例えば、銅が用いられる。
【0052】
次に、図１５に示すように、フォトレジスト９３と、シード層６１の一部とが除去される。具体的には、まず、フォトレジスト９３が除去される。それから、例えば、フラッシュエッチング処理によって、シード層６１のうち不要な部分（例えば、平面視においてめっき層６２と重ならない部分）が除去される。これにより、図１に示された導電体層６０ａ及び６０ｂの構造が形成される。つまり、ビア部Ｖ１ａの上部に形成されたシード層６１及びめっき層６２の組は、導電体層６０ａのランド部Ｌ１ａに対応する。ビア部Ｖ１ｂの上部に形成されたシード層６１及びめっき層６２の組は、導電体層６０ｂのランド部Ｌ１ｂに対応する。
【0053】
次に、図１６に示すように、絶縁体層７０が形成され、ホールＨ２ａ及びＨ２ｂが形成され、シード層８１が形成される。具体的には、まず、絶縁体層７０が、絶縁体層５０と、導電体層６０ａのランド部Ｌ１ａと、導電体層６０ｂのランド部Ｌ１ｂとのそれぞれの露出部分を覆うように設けられる。絶縁体層７０の材料としては、例えば、絶縁体層５０と同様に、非感光性絶縁樹脂、又は感光性絶縁樹脂が用いられる。そして、ホールＨ２ａ及びＨ２ｂが、平面視においてランド部Ｌ１ａ及びＬ１ｂとそれぞれ重なるように形成される。ホールＨ２ａ及びＨ２ｂの形成方法は、例えば、ホールＨ１ａ及びＨ１ｂの形成方法と同様である。その後、シード層８１が、絶縁体層５０の上面と、ホールＨ１ａ及びＨ１ｂのそれぞれの側面及び底面とに沿って形成される。
【0054】
次に、図１７に示すように、フォトレジスト９４が形成され、めっき層８２が形成される。具体的には、まず、シード層８１上に、フォトレジスト９４が形成される。フォトレジスト９４としては、例えば、昭和電工マテリアルズ社製のドライフォトレジストが用いられる。そして、露光処理及び現像処理により、平面視においてホールＨ２ａ及びＨ２ｂのそれぞれの上部が露出するように、フォトレジスト９４が加工される。その後、電界めっき処理により、シード層８１の表面の露出部分にめっき層８２が形成される。本処理で形成されためっき層８２は、ホールＨ２ａ及びＨ２ｂのそれぞれに埋め込まれる。また、めっき層８２は、ホールＨ２ａ及びＨ２ｂの上部にも形成される。
【0055】
次に、フォトレジスト９４と、シード層８１のうち不要な部分（例えば、平面視においてめっき層８２と重ならない部分）が除去される。これにより、図１に示された導電体層８０ａ及び８０ｂの構造が形成される。つまり、ホールＨ２ａに形成されたシード層８１及びめっき層８２の組は、導電体層８０ａのビア部Ｖ２ａに対応する。ビア部Ｖ２ａの上部に形成されたシード層８１及びめっき層８２の組は、導電体層８０ａのランド部Ｌ２ａに対応する。ホールＨ２ｂに形成されたシード層８１及びめっき層８２の組は、導電体層８０ｂのビア部Ｖ２ｂに対応する。ビア部Ｖ２ｂの上部に形成されたシード層８１及びめっき層８２の組は、導電体層８０ｂのランド部Ｌ２ｂに対応する。
【0056】
なお、以上で説明された導電体層２０、６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれの形成方法は、その他の方法であってもよい。例えば、導電体層２０、６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれは、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷などにより形成されてもよい。ビアの加工サイズを縮小することは、レーザ照射を用いる場合よりも、フォトリソグラフィ法を用いた場合の方が容易である。このため、パターンの高密度化に応じて、レーザ照射によるビア加工が困難なサイズのビアを形成する場合には、ビアの加工にフォトリソグラフィ法が利用されることが好ましい。つまり、小径のビアに設計された導電体層６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれの形成には、フォトビア法によるセミアディティブ法が用いられることが好ましい。
【0057】
なお、以上で説明された絶縁体層５０及び７０の形成方法は、その他の方法であってもよい。絶縁体層５０及び７０を形成する工程において、液状又はフィルム状の絶縁性材料が使用されてもよいし、絶縁性材料の感光特性がネガ型及びポジ型のいずれであってもよい。絶縁性材料が液状である場合、絶縁体層５０及び７０は、スピンコート法、ダイコータ法、カーテンコート法、ルールコータ法、ドクターブレード法、スクリーン印刷などにより形成され得る。絶縁性材料がフィルム状である場合、絶縁体層５０及び７０は、例えば、真空ラミネート法により形成され得る。このように形成された絶縁体層５０及び７０のそれぞれは、加熱又は光照射により硬化させてもよい。
【0058】
なお、本明細書で説明されたセミアディティブ法は、以下の（１）、（２）及び（３）の処理を含む。
【0059】
（１）まず、導電体回路（例えば、導電体層２０やＭＩＭキャパシタ１００）上に、絶縁膜（例えば、絶縁体層５０）が形成される。その後、層間接続用のビア（例えば、ホールＨ１ａ及びＨ１ｂ）が、レーザ照射により形成される。ビアが形成された後に、樹脂の残渣除去のために、デスミア処理が実行されてもよい。
【0060】
（２）次に、基板（例えば、コア基板１０）に対してスパッタ処理や無電解銅めっき処理が施される。導電体層（例えば、導電体層６０）の回路パターンは、ドライフィルムレジスト（例えば、フォトレジスト９３）によりパターンが形成された後に、電解銅めっきを行うことにより形成される。
【0061】
（３）最後に、ドライフィルムレジストが剥離され、スパッタ層（例えば、シード層６１）ないし無電解銅めっき層（例えば、めっき層６２）のフラッシュエッチング処理が実行される。これにより、導電体層（例えば、導電体層６０ａ及び６０ｂ）の回路パターンが形成される。
【0062】
＜３＞実施形態の効果
以上で説明された実施形態によれば、優れた素子特性を有するＭＩＭキャパシタ１００を備える多層配線基板１を提供することができる。以下に、実施形態の効果の詳細について、比較例を用いて説明する。
以上で説明された実施形態によれば、優れた素子特性を有するＭＩＭキャパシタ１００を備える多層配線基板１を提供することができる。以下に、実施形態の効果の詳細について、比較例を用いて説明する。
【0063】
図１８は、比較例に係る多層配線基板１Ｚの一部の断面構造の一例を示す断面図である。図１８は、図１に示された多層配線基板１と同様の領域を抽出して示している。図１８に示すように、多層配線基板１Ｚは、多層配線基板１に対して、ＭＩＭキャパシタ１００に接続された導電体層６０ａのランド部Ｌ１ａが、ランド部Ｌ１ｚに置き換えられた構成を有する。具体的には、多層配線基板１Ｚでは、平面視において、導電体層６０ａのランド部Ｌ１ｚの外周縁が、上部電極層４０の外周縁よりも外側に設けられている。このため、多層配線基板１Ｚのランド部Ｌ１ｚの面積は、多層配線基板１のランド部Ｌ１ａの面積よりも大きい。多層配線基板１Ｚの導電体層６０ａは、回路の引き回しのために、ランド部Ｌ１ｚからＸＹ平面内で延伸した配線部を有していてもよい。ランド部Ｌ１ｚから配線が引き回されることにより、小型且つ省スペースな回路が実現され得る。
【0064】
多層配線基板１Ｚでは、異なる回路層間が、層間ビア（例えば、導電体層６０ａや導電体層８０ａ）を介して接続される。そして、上部電極層４０のパターンの設計には、レーザビア加工時の位置ずれによる、ビア部Ｖ１ａの上部電極層４０からの脱落を抑制するために、レジストレーション間隔が考慮される。例えば、上部電極層４０の径は、レーザビアの最小径よりも片側数十ｕｍ大きく設計される。具体的には、ＭＩＭキャパシタ１００の上部電極層４０の寸法は、ビア部Ｖ１ａの底部の直径が４５ｕｍである場合に、６０ｕｍ以上で設けられる。同様に、導電体層６０ａのランド部Ｌ１ｚのパターンは、ランド部Ｌ１ｚに接続されるビア部Ｖ２ａのレジストレーション間隔を確保するために、大きく設計されることが好ましいと考えられていた。
【0065】
しかしながら、ＭＩＭキャパシタ１００の寄生成分は、上部電極層４０の周囲に配置される配線の有無に応じて変化する。例えば、素子同士を接続するための引出配線や、パッドとビアとのレギュレーション部分は、ＭＩＭキャパシタ１００の寄生成分となり得る。
【0066】
そこで、実施形態に係る多層配線基板１では、平面視において、ＭＩＭキャパシタ１００に接続される導電体層６０ａのランド部Ｌ１ａが、ＭＩＭキャパシタ１００の上部電極（上部電極層４０）と同じ、若しくは上部電極層４０よりも小さく設けられる。
【0067】
具体的には、多層配線基板１は、ＭＩＭキャパシタ１００の上部電極にビア部Ｖ１ａを介して接続されたランド部Ｌ１ａが、同じ回路層内で周囲のパターンから独立した構造を有する。そして、平面視において、ランド部Ｌ１ａの外縁部が、例えば、上部電極層４０の外縁部よりも内側に形成される。つまり、ランド部Ｌ１ａは、平面視において、ＭＩＭキャパシタ１００の上部電極と重ならない領域に延伸して設けられた部分を有しない。
【0068】
このような多層配線基板１では、ランド部Ｌ１ａと上部電極層４０との間の寄生インダクタンスが、平面視においてランド部Ｌ１ａが上部電極層４０よりも小さいことにより低減される。また、多層配線基板１では、配線の引き回し部分における寄生インダクタンスが、ランド部Ｌ１ａにおいて同じ回路層における配線の引き回しがないことにより低減される。これにより、多層配線基板１において、ＭＩＭキャパシタ１００の上部電極の周囲における寄生容量は、比較例よりも低減され得る。
【0069】
以上のように、実施形態に係る多層配線基板１は、比較例よりも、ＭＩＭキャパシタ１００の寄生成分が低減された構造を有している。その結果、多層配線基板1では、ＭＩＭキャパシタ１００のＱ値の低下が抑制される。つまり、実施形態によれば、コア基板１０を備える多層配線基板１において、寄生成分が低減され、且つＱ値の優れたＭＩＭキャパシタ１００を有する高周波回路を得ることができる。従って、実施形態によれば、優れた素子特性を有するＭＩＭキャパシタ１００を備える多層配線基板１が提供され得る。
【0070】
なお、周波数ばらつきが小さく且つ寄生成分の少ないビア部Ｖ１ａを有した多層配線基板１を得るためには、ＭＩＭキャパシタ１００の上部電極及び下部電極のばらつきが低減されることが好ましい。また、導電体層６０ａにおいて、ビア部Ｖ１ａとランド部Ｌ１ａとの接続部が省略されることによって、インピーダンスの不連続点が削減されることが好ましい。つまり、導電体層６０ａなどの層間接続に用いられる導電体層を構成するビア部とランド部との組では、導電体がビア部とランド部との間で連続的に形成されていることが好ましい。また、導電体層６０ａのビア部Ｖ１ａとＭＩＭキャパシタ１００とは、コア基板１０に垂直な方向（Ｚ軸方向）に接続されることが好ましい。これらの施策により、ＭＩＭキャパシタ１００のＱ値が改善され得る。
【0071】
＜４＞変形例
実施形態に係る多層配線基板１は、種々の変形が可能である。以下に、多層配線基板１の変形例として、第１変形例と第２変形例について順に説明する。
実施形態に係る多層配線基板１は、種々の変形が可能である。以下に、多層配線基板１の変形例として、第１変形例と第２変形例について順に説明する。
【0072】
（第１変形例）
実施形態では、コア基板１０の上面に導電体層及び絶縁体層が積層される場合について例示したが、これに限定されない。多層配線基板１は、コア基板１０の上面及び下面のそれぞれに導電体層及び絶縁体層が積層された構造を有していてもよい。
実施形態では、コア基板１０の上面に導電体層及び絶縁体層が積層される場合について例示したが、これに限定されない。多層配線基板１は、コア基板１０の上面及び下面のそれぞれに導電体層及び絶縁体層が積層された構造を有していてもよい。
【0073】
図１９は、第１変形例に係る多層配線基板１Ａの一部の断面構造の一例を示す断面図である。図１９に示すように、第１変形例に係る多層配線基板１Ａは、両面積層の多層配線基板である。そして、多層配線基板１Ａでは、コア基板１０の上面ＴＳと、コア基板の下面ＢＳとの少なくとも一方に、実施形態で説明されたＭＩＭキャパシタ１００及び導電体層６０ａが設けられる。本例では、コア基板１０の上面ＴＳ側に、絶縁体層５０ａ及び７０ａが積層され、コア基板１０の下面ＢＳ側に、絶縁体層５０ｂ及び７０ｂが積層されている。そして、コア基板１０及び絶縁体層５０ａの間と、絶縁体層５０ａ及び７０ａの間と、コア基板１０及び絶縁体層５０ｂの間と、絶縁体層５０ｂ及び７０ｂの間とのそれぞれに、回路層が適宜設けられている。また、実施形態と同様のＭＩＭキャパシタ１００及び導電体層６０ａが、コア基板１０の上面ＴＳに設けられている。
【0074】
多層配線基板１Ａでは、コア基板１０の上面ＴＳ及び下面ＢＳに導電体層が形成されるとともに、コア基板１０に貫通電極が形成されることによって、コア基板１０の上面ＴＳに設けられた回路と、コア基板１０の下面ＢＳに設けられた回路とが接続される。
【0075】
具体的には、まず、コア基板１０に貫通孔ＶＨが形成される。貫通孔ＶＨは、例えば、レーザ、薬品処理、放電加工、又はこれらを複数組み合わせた工法によって形成される。なお、貫通孔ＶＨの形成後に、貫通孔ＶＨの側面の平滑化を目的とした薬品処理が実行されてもよい。また、貫通孔ＶＨの形成には、例えば、フォトレジスト材料が用いられる。この場合、パターニングされたフォトレジスト材料をマスクとして、サンドブラスト加工、ドライエッチング加工、フッ化水素酸などによるエッチング加工が実行される。貫通孔ＶＨの形成には、プロセスの簡便性とスループットの観点から、レーザ加工又は放電加工が用いられることが好ましい。レーザ加工で用いるレーザは、例えば、ＣＯ２レーザ、ＭＶレーザ、ピコ秒レーザ、フェムト秒レーザから選択される。貫通孔ＶＨの開口径は、貫通孔ＶＨの直上に配置される導電体層２０の配線幅よりも小さいことが好ましい。
【0076】
そして、貫通孔ＶＨと、コア基板の上面ＴＳ及び下面ＢＳとが覆われるように、導電体層２０が形成される。例えば、シード層２１及び２２が形成され、電界めっきによりめっき層２３が形成される。シード層２１及び２２は、例えば、スパッタ法、又はＣＶＤ法により形成される。導電体層２０の材料としては、例えば、クロム、モリブデン、チタン、銅などが用いられる。これにより、コア基板１０の上面ＴＳに設けられた回路と、コア基板１０の下面ＢＳに設けられた回路とが電気的に接続される。その後、上面ＴＳ及び下面ＢＳのそれぞれにおいて、サブトラクティブ法やセミアディティブ法により、各回路層の配線パターンが形成される。本例では、コア基板１０の上面ＴＳ側に設けられた導電体層６０ａ及び８０ａが、貫通孔ＶＨを介して、コア基板１０の下面ＢＳ側に設けられた導電体層６０ｃ及び８０ｃに電気的に接続されている。
【0077】
以上で説明された第１変形例に係る多層配線基板１Ａは、実施形態と同様に、導電体層６０ａのランド部Ｌ１ａと上部電極層４０とが構成されることによって、実施形態と同様の効果を得ることができる。
【0078】
なお、コア基板１０の厚さは、貫通孔ＶＨを形成するプロセスや製造時のハンドリングを鑑みて、０．０８ｍｍ以上０．８ｍｍ以下であることが好ましい。上面ＴＳに設けられた回路と及び下面ＢＳに設けられた回路との接続が不要である場合、多層配線基板１Ａから貫通孔ＶＨが省略されてもよい。図１９では、コア基板１０の上面ＴＳ及び下面ＢＳのそれぞれに３層の回路層を有するビルドアップ層が設けられる場合について例示したが、これに限定されない。多層配線基板１Ａが備える導電体層の積層数は、任意の数に変更され得る。コア基板１０の上面ＴＳに設けられる構造と、コア基板１０の下面ＢＳに設けられる構造とは、Ｚ軸方向に対称であってもよいし、非対称であってもよい。
【0079】
（第２変形例）
実施形態では、導電体層６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれが、電解めっきにより形成される場合について例示したが、これに限定されない。導電体層６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれは、単一種類の材料により形成されてもよいし、３種類以上の材料を用いて形成されてもよい。なお、導電体層が単一種類の材料で構成されることは、微量の不純物を含むことを除外せず、主要な材料が単一種類の材料により構成されていればよい。
実施形態では、導電体層６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれが、電解めっきにより形成される場合について例示したが、これに限定されない。導電体層６０ａ、６０ｂ、８０ａ及び８０ｂのそれぞれは、単一種類の材料により形成されてもよいし、３種類以上の材料を用いて形成されてもよい。なお、導電体層が単一種類の材料で構成されることは、微量の不純物を含むことを除外せず、主要な材料が単一種類の材料により構成されていればよい。
【0080】
図２０は、第２変形例に係る多層配線基板１Ｂの一部の断面構造の一例を示す断面図である。図２０に示すように、多層配線基板１Ｂは、多層配線基板１に対して、導電体層６０ａ及び６０ｂが単一種類の導電部材６３により構成され、導電体層８０ａ及び８０ｂが単一種類の導電部材８３により構成された構成を有する。第２変形例に係る多層配線基板１Ｂは、実施形態と同様に、導電体層６０ａのランド部Ｌ１ａと上部電極層４０とが構成されることによって、多層配線基板１Ｂは、実施形態と同様の効果を得ることができる。
【0081】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、実施形態及び各変形例は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【実施例0082】
以下に、本発明に関連して行った電磁界シミュレーションについて記載する。電磁界シミュレーションでは、ＭＩＭキャパシタ１００に接続される導電体層６０ａのランド部Ｌ１ａの大きさを可変としたモデルを作成し、Ｑ値（１ＧＨｚ）の評価を行った。電磁界シミュレーションには、ＡＮＳＹＳ社製ＨＦＳＳ（ｖｅｒ．２０２２ Ｒ１）を使用した。電磁界シミュレーションにおいては、以下のように解析条件を設定した。
【0083】
図２１は、電磁界シミュレーションに利用した多層配線基板１Ｃのモデルを示す断面図である。図２１に示すように、多層配線基板１Ｃは、多層配線基板１と類似した構成を有する。多層配線基板１Ｃでは、誘電体層３０を挟んで対向する２つの電極（導電体層２０及び上部電極層４０）の間で、コンデンサ（キャパシタ）が形成される。本シミュレーションでは、導電体層２０、上部電極層４０、導電体層６０ａ及び８０ｂのそれぞれの材料を、銅とした。誘電体層３０の材料を、シリコンナイトライド（ＳｉＮｘ）とした。
【0084】
本シミュレーションでは、コア基板１０の厚さを０．１３ｍｍとした。絶縁体層５０の厚さを、２０ｎｍとした。絶縁体層７０の厚さを、３５ｎｍとした。導電体層６０ａのランド部Ｌ１ａの厚さを、１５ｎｍとした。導電体層８０ａのランド部Ｌ２ａの厚さを、１５ｎｍとした。図示が省略されているが、コア基板１０の表面に形成された１層の支持体の厚さを、１ｍｍとした。
【0085】
本シミュレーションでは、平面視において、上部電極層４０と、導電体層６０ａのランド部Ｌ１ａと、導電体層８０ａのそれぞれの形状を矩形（正方形）にモデリングした。上部電極層４０の一辺の長さを「上部電極辺Ｗ１」とした。導電体層６０ａのランド部Ｌ１ａの一辺の長さを「ランド辺Ｗ２」とした。本シミュレーションでは、上部電極辺Ｗ１を、６５ｕｍ、８０ｕｍ、１００ｕｍの３つの条件で変えて評価した。本シミュレーションでは、ランド辺Ｗ２を、６０ｕｍ、８０ｕｍ、１００ｕｍ、１２０ｕｍの４つの条件で変えて評価した。なお、導電体層８０ａのランド部Ｌ２ａの形状は、円形、長方形、多角形などであってもよい。
【0086】
本シミュレーションでは、導電体層６０ａのビア部Ｖ１ａの形状を、下側（ボトム側）が小径となるような円筒形（円錐台形）とした。導電体層６０ａのビア部Ｖ１ａの上部の径を「ビア径トップＤ１」とした。導電体層６０ａのビア部Ｖ１ａの底部の径を「ビア径ボトムＤ２」とした。本シミュレーションでは、ビア径トップＤ１を、６０ｕｍとした。本シミュレーションでは、ビア径ボトムＤ２を、４５ｕｍ、２０ｕｍの２つの条件で変えて評価した。
【0087】
以下では、ビア径ボトムＤ２が４５ｕｍである場合の、上部電極辺Ｗ１及びランド辺Ｗ２のそれぞれの条件の組み合わせに応じたＱ値を算出する電磁界シミュレーションを、第１実施例とした。また、ビア径ボトムＤ２が２０ｕｍである場合の、上部電極辺Ｗ１及びランド辺Ｗ２のそれぞれの条件の組み合わせに応じたＱ値を算出する電磁界シミュレーションを、第２実施例とした。つまり、第１実施例と第２実施例との間では、ビア径ボトムＤ２の数値のみ異なっている。
【0088】
（実施例１）
下記の表１は、第１実施例における電磁界シミュレーション結果を示している。
下記の表１は、第１実施例における電磁界シミュレーション結果を示している。
【0089】
【表1】
【0090】
表１に示されるように、上部電極辺Ｗ１が６５ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が６５ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0091】
同様に、上部電極辺Ｗ１が８０ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が８０ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0092】
同様に、上部電極辺Ｗ１が１００ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が１００ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0093】
（実施例２）
下記の表２は、第２実施例における電磁界シミュレーション結果を示している。
下記の表２は、第２実施例における電磁界シミュレーション結果を示している。
【0094】
【表2】
【0095】
表２に示されるように、上部電極辺Ｗ１が６５ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が６５ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0096】
同様に、上部電極辺Ｗ１が８０ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が８０ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0097】
同様に、上部電極辺Ｗ１が１００ｕｍである場合、ランド辺Ｗ２が小さいほど、Ｑ値の値が大きくなっていることが確認された。この条件では、特に、ランド辺Ｗ２が１００ｕｍ以下であり、平面視においてランド部Ｌ１ａが上部電極層４０と重ならない部分を有しない場合に、Ｑ値の低下が抑制されていることが確認された。
【0098】
以上で説明された第１実施例の電磁界シミュレーション結果と第２実施例の電磁界シミュレーション結果とを比較すると、上部電極辺Ｗ１とランド辺Ｗとビア径トップＤ１とが同じである場合、ビア径ボトムＤ２が４５ｕｍから２０ｕｍへ縮小されることによって、Ｑ値の低下が１．０％以下に抑制されていることが確認された。このように、ビア部Ｖ１ａの底部の径を小さくすることのＱ値への影響は、限定的である。従って、ランド部Ｌ１ａのサイズを小さくするためにビア部Ｖ１ａの底部の径が小さく設計された場合にも、優れたＱ値のＭＩＭキャパシタ１００を実現することができる。
【0099】
以上のように、実施形態で説明された多層配線基板１の構造により、寄生成分が小さく、Ｑ値が大きいキャパシタ構造が得られることが確認された。従って、実施形態によれば、寄生成分の小さいＭＩＭキャパシタ１００を有し、高周波数で使用され得る回路を備える多層配線基板１を実現することができる。
【符号の説明】
【0100】
１，１Ａ，１Ｂ，１Ｃ，１Ｚ…多層配線基板、１０…コア基板、２０…導電体層、２１，２２…シード層、２３…めっき層、３０…誘電体層、４０…上部電極層、４１…シード層、４２…めっき層、５０…絶縁体層、６０ａ，６０ｂ，６０ｃ…導電体層、６１…シード層、６２…めっき層、６３…導電部材、７０…絶縁体層、８０ａ，８０ｂ，８０ｃ…導電体層、８１…シード層、８２…めっき層、８３…導電部材、９０～９５…フォトレジスト、１００…ＭＩＭキャパシタ、Ｖ１ａ，Ｖ１ｂ，Ｖ２ａ，Ｖ２ｂ…ビア部、Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ…ランド部、Ｈ１ａ，Ｈ１ｂ，Ｈ２ａ，Ｈ２ｂ…ホール、ＯＥ１，ＯＥ２…外縁部、ＴＳ…上面、ＢＳ…下面、Ｄ１…ビア径トップ、Ｄ２…ビア径ボトム、Ｗ１…上部電極辺、Ｗ２…ランド辺
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
