(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166743
(43)【公開日】2024-11-29
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20241122BHJP
H01L 29/739 20060101ALI20241122BHJP
H01L 29/12 20060101ALI20241122BHJP
H01L 21/336 20060101ALI20241122BHJP
【ＦＩ】
H01L29/78 652H
H01L29/78 655B
H01L29/78 652T
H01L29/78 658A
H01L29/78 658H
H01L29/78 653A
H01L29/78 655A
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023083061
(22)【出願日】2023-05-19
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和元年度、防衛装備庁 安全保障技術研究推進制度「高性能ＳｉＣパワーデバイスを活用した大電力パルス電源小型化のための研究」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000005108
【氏名又は名称】株式会社日立製作所
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】渡辺 直樹
(57)【要約】
【課題】オン抵抗の低減とターンオフ損失の低減というトレードオフ関係を改善することができる技術を提供する。
【解決手段】ドリフト領域４の上面側に炭素空孔密度の小さな低炭素空孔密度領域２０を形成する一方、ドリフト領域４の下面側に炭素空孔密度の大きな高炭素空孔密度領域３０を形成することを前提として、低炭素空孔密度領域２０と高炭素空孔密度領域３０との間の境界領域４０に含まれる等密度線であって、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が、ＩＧＢＴをターンオフした際にドリフト領域４に延びる空乏層の端部２００よりも深い位置にある。
【選択図】図１
【解決手段】ドリフト領域４の上面側に炭素空孔密度の小さな低炭素空孔密度領域２０を形成する一方、ドリフト領域４の下面側に炭素空孔密度の大きな高炭素空孔密度領域３０を形成することを前提として、低炭素空孔密度領域２０と高炭素空孔密度領域３０との間の境界領域４０に含まれる等密度線であって、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が、ＩＧＢＴをターンオフした際にドリフト領域４に延びる空乏層の端部２００よりも深い位置にある。
【選択図】図１
【特許請求の範囲】
【請求項1】
絶縁ゲートバイポーラトランジスタを含む半導体装置であって、
前記絶縁ゲートバイポーラトランジスタは、第１導電型のドリフト領域を有し、
前記ドリフト領域は、炭化珪素を構成材料に含み、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、前記絶縁ゲートバイポーラトランジスタをターンオフした際に前記ドリフト領域に延びる空乏層の端部よりも深い位置にある、半導体装置。
前記絶縁ゲートバイポーラトランジスタは、第１導電型のドリフト領域を有し、
前記ドリフト領域は、炭化珪素を構成材料に含み、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、前記絶縁ゲートバイポーラトランジスタをターンオフした際に前記ドリフト領域に延びる空乏層の端部よりも深い位置にある、半導体装置。
【請求項2】
請求項１に記載の半導体装置において、
前記第２密度は、１×１０１３／ｃｍ３以上である、半導体装置。
前記第２密度は、１×１０１３／ｃｍ３以上である、半導体装置。
【請求項3】
請求項１に記載の半導体装置において、
前記第１領域における少数キャリアの寿命は、前記第２領域における少数キャリアの寿命よりも長い、半導体装置。
前記第１領域における少数キャリアの寿命は、前記第２領域における少数キャリアの寿命よりも長い、半導体装置。
【請求項4】
請求項１に記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタをターンオフした際にコレクタとエミッタとの間に印加される電圧をＶｃｃ（Ｖ）とし、
前記第１領域の厚さをＷ（ｃｍ）とし、
前記第１領域の不純物濃度をＮｄ（１／ｃｍ３）とし、
電子の電荷量をｑ（Ｃ）とし、
前記第１領域の誘電率をεｓ（Ｆ／ｃｍ）とする場合、
Ｖｃｃ＜｛（ｑ・Ｎｄ）／（２・εｓ）｝・Ｗ２
の関係が成立する、半導体装置。
前記絶縁ゲートバイポーラトランジスタをターンオフした際にコレクタとエミッタとの間に印加される電圧をＶｃｃ（Ｖ）とし、
前記第１領域の厚さをＷ（ｃｍ）とし、
前記第１領域の不純物濃度をＮｄ（１／ｃｍ３）とし、
電子の電荷量をｑ（Ｃ）とし、
前記第１領域の誘電率をεｓ（Ｆ／ｃｍ）とする場合、
Ｖｃｃ＜｛（ｑ・Ｎｄ）／（２・εｓ）｝・Ｗ２
の関係が成立する、半導体装置。
【請求項5】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記低濃度ドリフト領域内に設けられ、
前記第２領域は、前記低濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記低濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記低濃度ドリフト領域内に存在する、半導体装置。
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記低濃度ドリフト領域内に設けられ、
前記第２領域は、前記低濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記低濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記低濃度ドリフト領域内に存在する、半導体装置。
【請求項6】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記バッファ領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記バッファ領域内に設けられ、
前記等密度線は、前記バッファ領域内に存在し、
前記空乏層の端部は、前記バッファ領域内に存在する、半導体装置。
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記バッファ領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記バッファ領域内に設けられ、
前記等密度線は、前記バッファ領域内に存在し、
前記空乏層の端部は、前記バッファ領域内に存在する、半導体装置。
【請求項7】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高い高濃度ドリフト領域と、
前記高濃度ドリフト領域の下層に位置して前記高濃度ドリフト領域と接し、かつ、前記高濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記高濃度ドリフト領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記高濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記高濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記高濃度ドリフト領域内に存在する、半導体装置。
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高い高濃度ドリフト領域と、
前記高濃度ドリフト領域の下層に位置して前記高濃度ドリフト領域と接し、かつ、前記高濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記高濃度ドリフト領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記高濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記高濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記高濃度ドリフト領域内に存在する、半導体装置。
【請求項8】
請求項１に記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタは、トレンチゲート型絶縁ゲートバイポーラトランジスタである、半導体装置。
前記絶縁ゲートバイポーラトランジスタは、トレンチゲート型絶縁ゲートバイポーラトランジスタである、半導体装置。
【請求項9】
ターンオフした際に延びる空乏層の端部がドリフト領域の内部に留まる絶縁ゲートバイポーラトランジスタを含む半導体装置の製造方法であって、
（ａ）炭化珪素を構成材料に含む第１導電型のドリフト領域を形成する工程、
（ｂ）前記ドリフト領域の上面に炭素原子を導入する工程、
（ｃ）前記炭素原子を前記ドリフト領域の内部に拡散する工程、
を備え、
前記（ｃ）工程後において、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、ターンオフした際に延びる前記空乏層の端部よりも深い位置にある、半導体装置の製造方法。
（ａ）炭化珪素を構成材料に含む第１導電型のドリフト領域を形成する工程、
（ｂ）前記ドリフト領域の上面に炭素原子を導入する工程、
（ｃ）前記炭素原子を前記ドリフト領域の内部に拡散する工程、
を備え、
前記（ｃ）工程後において、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、ターンオフした際に延びる前記空乏層の端部よりも深い位置にある、半導体装置の製造方法。
【請求項10】
請求項９に記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記炭素原子をイオン注入する、半導体装置の製造方法。
前記（ｂ）工程では、前記炭素原子をイオン注入する、半導体装置の製造方法。
【請求項11】
請求項９に記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｃ）工程は、熱酸化工程によって実施される、半導体装置の製造方法。
前記（ｂ）工程および前記（ｃ）工程は、熱酸化工程によって実施される、半導体装置の製造方法。
【請求項12】
請求項９に記載の半導体装置の製造方法において、
前記（ａ）工程で形成される前記ドリフト領域は、炭素空孔密度が１×１０１３（１／ｃｍ３）以上である、半導体装置の製造方法。
前記（ａ）工程で形成される前記ドリフト領域は、炭素空孔密度が１×１０１３（１／ｃｍ３）以上である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、例えば、絶縁ゲートバイポーラトランジスタを有する半導体装置およびその製造方法に適用して有効な技術に関する。
【背景技術】
【0002】
パワーエレクトロニクス機器の省エネルギー化のため、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、ダイアモンドなどのワイドギャップ半導体材料を用いた低損失パワー半導体素子が研究されている。炭化珪素や窒化ガリウムは、絶縁破壊電界強度がシリコン（Ｓｉ）よりも１０倍程度高いため、同じ耐圧のパワー半導体素子の場合、ドリフト領域の膜厚をシリコンの１０分の１にすることができる。このようにドリフト領域を薄くすることにより、ドリフト領域での抵抗値を大幅に下げられるため、素子全体のオン抵抗を下げることができる。
【0003】
ワイドギャップ半導体材料の応用先として、ユニポーラ素子であるショットキーバリアダイオード（Schottky Barrier Diode:ＳＢＤ）やパワーＭＯＳＦＥＴ(Metal Oxide Field Effect Transistor)、またバイポーラ素子であるｐｎ接合ダイオードや絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor:ＩＧＢＴ）などがある。特に、炭化珪素を用いたバイポーラ素子は、６．５ｋＶを超える超高耐圧用途において低い導通損失を実現する素子として期待することができる。
【0004】
炭化珪素においては、エピタキシャル結晶層の成長終了状態（アズグロウン状態、アズグロウンはas-grownの意）の材料における少数キャリア寿命がシリコンに比べて大幅に小さい。そのため、バイポーラ素子における伝導度変調効果を向上させてオン動作時の抵抗を低減する目的で、素子製造時にドリフト領域の少数キャリア寿命を増大させる工程を実施することが行われる。一方で、ドリフト領域全体の少数キャリア寿命が大きい場合は、素子がオン状態からオフ状態に切り替わるターンオフ動作時に排出する残留キャリアが多くなるため、ターンオフ損失が大きくなる。そのため、ドリフト領域のうちコレクタ側の少数キャリア寿命のみが局所的に小さい「局所ライフタイム制御構造」により、オン電圧とターンオフ損失を少なくすることができる。
【0005】
特許文献１には、動作電圧印加時にドリフト領域中に形成される空乏層の端部を、少数キャリア寿命が小さい領域内に存在させた素子が記載されている。
【0006】
また、特許文献２においては、炭化珪素エピタキシャル層の内部に少数キャリア寿命を伸長させる領域を形成するときに、炭化珪素エピタキシャル層へイオン注入した炭素原子を拡散および活性化させるためのアニールのアニール温度またはアニール時間を変更することで、炭化珪素エピタキシャル層の注入面からキャリア寿命伸長領域が達する深さを任意に変える方法を用いて、その厚さをエピタキシャル層のそれ以外の領域よりも厚くする方法が記載されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特許第３６２２４０５号公報
【特許文献2】特開２０２１－１９１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、上述した特許文献１では、空乏層内に少数キャリア寿命が小さい領域が存在することになる。空乏層では残留キャリアは存在しないため、当該空乏層の少数キャリア寿命が小さくてもターンオン損失抑制には影響がないが、一方で、オン抵抗の増大を引き起こすため、オン抵抗とターンオフ損失のトレードオフ関係の悪化を引き起こす。
【0009】
また、上述した特許文献２ではキャリア寿命伸長領域と空乏層との関係について何らの記載がないため、上述した特許文献１と同様に、オン抵抗とターンオフ損失のトレードオフ関係の悪化を引き起こす可能性がある。
【0010】
以上の課題を鑑み、本発明の目的は、オン抵抗の低減とターンオフ損失の低減というトレードオフ関係を改善することができる技術を提供することを目的とする。
【課題を解決するための手段】
【0011】
一実施の形態における半導体装置は、絶縁ゲートバイポーラトランジスタを含む半導体装置であって、絶縁ゲートバイポーラトランジスタは、第１導電型のドリフト領域を有し、ドリフト領域は、炭化珪素を構成材料に含む。ここで、ドリフト領域は、炭素空孔密度が第１密度である第１領域と、炭素空孔密度が第１密度よりも高い第２密度である第２領域と、第１領域と第２領域とに挟まれ、かつ、第１領域よりも炭素空孔密度が高く、かつ、第２領域よりも炭素空孔密度が低い境界領域と、を有する。このとき、境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する等密度線の位置は、絶縁ゲートバイポーラトランジスタをターンオフした際にドリフト領域に延びる空乏層の端部よりも深い位置にある。
【0012】
一実施の形態における半導体装置の製造方法は、ターンオフした際に延びる空乏層の端部がドリフト領域の内部に留まる絶縁ゲートバイポーラトランジスタを含む半導体装置の製造方法である。ここで、半導体装置の製造方法は、（ａ）炭化珪素を構成材料に含む第１導電型のドリフト領域を形成する工程、（ｂ）前記ドリフト領域の上面に炭素原子を導入する工程、（ｃ）前記炭素原子を前記ドリフト領域の内部に拡散する工程、を備える。
【0013】
そして、（ｃ）工程後において、ドリフト領域は、炭素空孔密度が第１密度である第１領域と、炭素空孔密度が第１密度よりも高い第２密度である第２領域と、第１領域と第２領域とに挟まれ、かつ、第１領域よりも炭素空孔密度が高く、かつ、第２領域よりも炭素空孔密度が低い境界領域と、を有する。このとき、境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する等密度線の位置は、ターンオフした際に延びる空乏層の端部よりも深い位置にある。
【発明の効果】
【0014】
一実施の形態によれば、互いにトレードオフの関係にあるオン電圧の低減とターンオフ損失の低減との両立に向けた改善を図ることができる。
【図面の簡単な説明】
【0015】
【図1】具現化態様におけるＩＧＢＴのアクティブセルを示す図である。
【図2】具現化態様における半導体装置の製造工程を示す図である。
【図8】製法上の変形例を示す図である。
【図9】「局所ライフタイム制御構造」である高炭素空孔密度領域における少数キャリアの寿命を変化させたそれぞれの場合でのターンオフ時における電流および電圧の時間変化のシミュレーション結果を示すグラフである。
【図10】構造上の変形例１を示す図である。
【図11】構造上の変形例２を示す図である。
【図12】構造上の変形例３を示す図である。
【発明を実施するための形態】
【0016】
実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0017】
本実施の形態では、ドリフト領域およびエミッタ領域がｎ型半導体領域から構成され、ボディ領域がｐ型半導体領域から構成されるｎ型チャネル構造を有する絶縁ゲートバイポーラトランジスタを含む半導体装置を例に挙げて説明する。ただし、導電型を反転したｐ型チャネル構造を有する絶縁ゲートバイポーラトランジスタにも本実施の形態における技術的思想を適用できることは言うまでもない。
【0018】
＜本発明者による検討＞
絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ場合がある）では、ゲート電極にしきい値電圧以上のゲート電圧を印加してＩＧＢＴをオンすると、コレクタ領域からドリフト領域に少数キャリアである正孔が注入される。これにより、ドリフト領域においては、注入された正孔に引き寄せられるように、エミッタ領域からドリフト領域に多数キャリアである電子が注入される。この結果、ドリフト領域には、伝導度変調現象が生じて、ＩＧＢＴのオン抵抗が低減される。
絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ場合がある）では、ゲート電極にしきい値電圧以上のゲート電圧を印加してＩＧＢＴをオンすると、コレクタ領域からドリフト領域に少数キャリアである正孔が注入される。これにより、ドリフト領域においては、注入された正孔に引き寄せられるように、エミッタ領域からドリフト領域に多数キャリアである電子が注入される。この結果、ドリフト領域には、伝導度変調現象が生じて、ＩＧＢＴのオン抵抗が低減される。
【0019】
一方、ＩＧＢＴでは、ゲート電極にしきい値よりも小さいゲート電圧を印加してＩＧＢＴをオンからオフする場合、ドリフト領域に注入されている電子と正孔がすべてドリフト領域の外部に掃き出された後、ＩＧＢＴがオフする。すなわち、ＩＧＢＴでは、オフする際、ドリフト領域に注入されている電子と正孔がすべてドリフト領域の外部に掃き出す必要があり、この掃き出しに起因するテイル電流が流れた後、ＩＧＢＴはオフする。
【0020】
このように動作するＩＧＢＴにおいては、少数キャリアである正孔の寿命が長いほどオン抵抗を低減することができる。なぜなら、ドリフト領域に注入された正孔の寿命が長いと、電子を引き寄せるための正孔の数を増加させることができる結果、ドリフト領域に引き寄せられる電子の数が増加することで、オン抵抗が低減されるからである。したがって、ＩＧＢＴのオン抵抗を低減するためには、正孔の寿命を長くすることが望ましい。
【0021】
一方、ＩＧＢＴをオフする際には、ターンオフ損失が生じる。このターンオフ損失の原因となるのがテイル電流である。したがって、ターンオフ損失を低減するためには、テイル電流を低減する必要がある。このテイル電流は、ドリフト領域に注入されている電子と正孔をすべてドリフト領域の外部に掃き出す際に生じる電流であり、正孔の寿命が短いほどテイル電流を低減することができる。なぜなら、正孔の寿命が短ければ、ドリフト領域の外部に掃き出す前に消滅する正孔が多くなる結果、ドリフト領域の外部に掃き出す正孔の数が少なくなり、このことは、テイル電流が低減されることを意味するからである。
【0022】
以上のことから、ＩＧＢＴにおいて、正孔の寿命が長いほどオン抵抗を低減することができる一方、正孔の寿命が短いほどターンオフ損失を低減することができる。すなわち、ＩＧＢＴにおいて、オン抵抗の低減とターンオフ損失の低減とは、互いにトレードオフの関係にある。そこで、本発明者は、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減の両立に向けた改善を検討している。
【0023】
例えば、ドリフト領域は、エピタキシャル成長法を使用することにより形成できるが、炭化珪素を構成材料として使用するＩＧＢＴでは、「アズグロウン状態（as-grown）」のドリフト領域における正孔の寿命が、シリコンを構成材料として使用するＩＧＢＴよりも大幅に短いことが知られている。したがって、「アズグロウン状態」のドリフト領域をそのまま使用すると、正孔の寿命が短いことから、ターンオフ損失を低減できる一方で、オン抵抗の増加を招く。このため、炭化珪素を構成材料として使用するＩＧＢＴでは、「アズグロウン状態」のドリフト領域をそのまま使用することは望ましいとは言えない。
【0024】
この点に関し、炭化珪素を構成材料として使用するドリフト領域には、炭素空孔が存在する。この炭素空孔は、正孔を捕獲するトラップ準位として機能する。このことから、炭素空孔密度が高いドリフト領域では、正孔を捕獲するトラップ準位が多くなるため、正孔の寿命が短くなる。言い換えれば、炭素空孔密度が低いドリフト領域では、正孔を捕獲するトラップ準位が少なくなるため、正孔の寿命が長くなる。
【0025】
以上のことを踏まえると、「アズグロウン状態」のドリフト領域に対して、炭素を導入することにより、導入した炭素で炭素空孔を充填することが考えられる。この場合、正孔を捕獲するトラップ準位として機能する炭素空孔を低減させることができる結果、正孔の寿命を長くすることができる。すなわち、本発明者は、ドリフト領域に対して炭素を導入することにより、正孔の寿命を長くすることを検討している。なぜなら、正孔の寿命を長くすることができれば、ＩＧＢＴのオン抵抗を低減できるからである。
【0026】
ただし、ドリフト領域の全体にわたって炭素を導入すると、ドリフト領域のすべてにおいて正孔の寿命が長くなるため、ターンオフ損失の増加を招く。したがって、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減とのバランスを取るためには、ドリフト領域に炭素を導入する深さを規定することが重要となる。
【0027】
つまり、炭素を導入して炭素空孔密度を低くした低炭素空孔密度領域と、炭素を導入せずに「アズグロウン状態」を維持して炭素空孔密度を高くした高炭素空孔密度領域とをドリフト領域に設けることを前提として、低炭素空孔密度領域と高炭素空孔密度領域との境界領域の深さをどの位置（深さ）に規定するかが重要となる。
【0028】
この点に関し、本発明者は、上述した境界領域の深さを規定するにあたって、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減の両立に向けた改善を図るためには、ＩＧＢＴをオフした際にドリフト領域に延びる空乏層の端部との関係を規定することが重要であることを新規な知見として見出している。
【0029】
例えば、上述した境界領域の深さが、ＩＧＢＴをオフした際にドリフト領域に延びる空乏層の端部よりも浅い位置に存在する場合を考える。この場合、低炭素空孔密度領域が狭くなることからオン抵抗の低減の観点から不利である。一方、空乏層の内部では、空乏層内電界によって残留キャリアが掃き出されて存在しない。このことから、空乏層内において、正孔の寿命の短い高炭素空孔密度領域があっても、この高炭素空孔密度領域が空乏層内に存在することによってターンオフ損失の改善には影響を及ぼさない。
【0030】
すなわち、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減の両立に向けた改善を図る観点からは、境界領域の深さが空乏層の端部よりも浅い位置に存在する構成は妥当であるとはいえない。
【0031】
そこで、本実施の形態では、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減の両立に向けた改善を図るために、低炭素空孔密度領域と高炭素空孔密度領域との境界領域の深さを空乏層の端部との関係において適切に規定する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想を説明する。
【0032】
＜実施の形態における基本思想＞
本実施の形態における基本思想は、炭化珪素を構成材料として使用したＩＧＢＴにおいて、炭素を導入して炭素空孔密度を低くした低炭素空孔密度領域と、炭素を導入せずに「アズグロウン状態」を維持して炭素空孔密度を高くした高炭素空孔密度領域とをドリフト領域に設けることを前提とする。そして、基本思想は、低炭素空孔密度領域と高炭素空孔密度領域との境界領域の位置がＩＧＢＴをオフした際にドリフト領域に延びる空乏層の端部よりも深い位置に存在するという思想である。
本実施の形態における基本思想は、炭化珪素を構成材料として使用したＩＧＢＴにおいて、炭素を導入して炭素空孔密度を低くした低炭素空孔密度領域と、炭素を導入せずに「アズグロウン状態」を維持して炭素空孔密度を高くした高炭素空孔密度領域とをドリフト領域に設けることを前提とする。そして、基本思想は、低炭素空孔密度領域と高炭素空孔密度領域との境界領域の位置がＩＧＢＴをオフした際にドリフト領域に延びる空乏層の端部よりも深い位置に存在するという思想である。
【0033】
この基本思想によれば、正孔の寿命が長い低炭素空孔密度領域の厚さを厚くすることができるため、ＩＧＢＴのオン抵抗を低減することができる。一方、基本思想では、空乏層よりも下層に正孔の寿命が短い高炭素空孔密度領域が設けられているので、高炭素空孔密度領域の厚さを調整することにより、テイル電流に起因するターンオフ損失を低減することができる。すなわち、基本思想によれば、境界領域の位置を空乏層の端部よりも深い位置に設けることにより、互いにトレードオフの関係にあるオン抵抗の低減とターンオフ損失の低減の両立に向けた改善を図ることができる。
以下では、基本思想を具現化した具現化態様について説明する。
以下では、基本思想を具現化した具現化態様について説明する。
【0034】
【0035】
図１において、ＩＧＢＴは、窒素やリンなどのｎ型不純物（ドナー）を含むｎ型のドリフト領域４を有し、ドリフト領域４は、炭化珪素を主構成材料に含む。このドリフト領域４は、例えば、バッファ領域３ａと低濃度ドリフト領域３ｂとを有しており、低濃度ドリフト領域３ｂの下層にバッファ領域３ａが形成されている。すなわち、ドリフト領域４は、低濃度ドリフト領域３ｂと、低濃度ドリフト領域３ｂの下層に位置して低濃度ドリフト領域３ｂと接し、かつ、低濃度ドリフト領域３ｂよりも不純物濃度の高いバッファ領域３ａとを有している。バッファ領域３ａは必ずしも必要なものではないが、ＩＧＢＴの耐圧の向上と導通損失の抑制（ＩＧＢＴのオン抵抗の低減）のために設けられている。
【0036】
バッファ領域３ａの下層には、ｐ＋型コレクタ領域２が設けられており、このｐ＋型コレクタ領域２の下層には、コレクタ電極１が設けられている。ｐ＋型コレクタ領域２は、例えば、アルミニウムやボロンなどのｐ型不純物を含むｐ型半導体領域から構成される。
【0037】
次に、低濃度ドリフト領域３ｂの内部にはアルミニウムやボロンなどを含むｐ型半導体領域であるボディ領域５が形成されており、ボディ領域５の内部には窒素やリンなどを含むｎ＋型エミッタ領域６が形成されている。ボディ領域５のコンタクト開口部には、ボディ領域５よりも不純物濃度が高いボディコンタクト領域７が形成されている。
【0038】
続いて、ｎ＋型エミッタ領域６、ボディ領域５および低濃度ドリフト領域３ｂを被覆するようにゲート絶縁膜８が形成されており、このゲート絶縁膜８を被覆するようにゲート電極９が設けられている。そして、ｎ＋型エミッタ領域６およびボディコンタクト領域７を被覆するようにエミッタ電極１０が設けられており、ゲート電極９とエミッタ電極１０とを絶縁するために層間絶縁膜１１が形成されている。
【0039】
このように構成されているＩＧＢＴにおいては、ドリフト領域４が炭化珪素を主構成材料として含む結果、不可避的に炭素空孔が存在する。そして、具現化態様におけるドリフト領域４では、上述した炭素空孔密度に意図的な分布が存在する。
【0040】
言い換えれば、具現化態様におけるドリフト領域４は、炭素空孔密度が第１密度である低炭素空孔密度領域２０と、炭素空孔密度が第１密度よりも高い第２密度である高炭素空孔密度領域３０と、低炭素空孔密度領域２０と高炭素空孔密度領域３０とに挟まれ、かつ、低炭素空孔密度領域２０よりも炭素空孔密度が高く、かつ、高炭素空孔密度領域３０よりも炭素空孔密度が低い境界領域４０とを有している。例えば、第１密度は、１×１０１３／ｃｍ３よりも小さく、第２密度は、１×１０１３／ｃｍ３以上である。
【0041】
このとき、具現化態様において、低炭素空孔密度領域２０は、低濃度ドリフト領域３ｂ内に設けられている。一方、高炭素空孔密度領域３０は、低濃度ドリフト領域３ｂの一部とバッファ領域３ａに設けられている。そして、境界領域４０に含まれる等密度線であって、炭素空孔濃度が第２密度の１／２の密度に対応する等密度線１００の位置は、ＩＧＢＴをターンオフした際にドリフト領域４に延びる空乏層の端部２００よりも深い位置にある。ここで、具現化態様においては、等密度線１００が低濃度ドリフト領域３ｂ内に存在し、空乏層の端部２００も、低濃度ドリフト領域３ｂ内に存在している。
【0042】
例えば、図１の右側に示すグラフには、ドリフト領域４に含まれる炭素空孔密度の深さ方向の分布（点線）と、コレクタ電極１とエミッタ電極１０との間に電源電圧を印加した状態でＩＧＢＴをターンオフした場合にドリフト領域４に生じる電界の深さ方向の分布（一点鎖線）とが示されている。この図１の右側に示すグラフから、炭素空孔密度の低い低炭素空孔密度領域２０がドリフト領域４の上面側から延びている。そして、低炭素空孔密度領域２０の下層に境界領域４０を挟んで、炭素空孔密度の高い高炭素空孔密度領域３０が形成されている。このとき、境界領域４０内において、炭素空孔密度が高炭素空孔密度領域３０の炭素空孔密度の１／２となる等密度線１００は、ドリフト領域４に生じる電界が「０」となる空乏層の端部２００よりも深い位置に存在している。
【0043】
なお、炭素空孔は、少数キャリア（正孔）を捕獲するトラップ準位として機能する。したがって、炭素空孔密度の低い低炭素空孔密度領域２０における少数キャリアの寿命は、炭素空孔密度の高い高炭素空孔密度領域３０における少数キャリアの寿命よりも長い。このように具現化態様における半導体装置は、ドリフト領域４が互いに少数キャリアの寿命が異なる領域を含むように構成されたＩＧＢＴを有している。
【0044】
＜＜半導体装置の製造方法＞＞
続いて、具現化態様における半導体装置の製造方法について説明する。
まず、図２に示すように、炭化珪素からなるｎ型のバルク基板１２を用意する。そして、バルク基板１２の上面上にエピタキシャル成長法によりｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂを順に成長する。
続いて、具現化態様における半導体装置の製造方法について説明する。
まず、図２に示すように、炭化珪素からなるｎ型のバルク基板１２を用意する。そして、バルク基板１２の上面上にエピタキシャル成長法によりｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂを順に成長する。
【0045】
ここで、ｐ＋型コレクタ領域２の不純物濃度は、例えば、１×１０１８／ｃｍ３以上である。バッファ領域３ａの不純物濃度は、低濃度ドリフト領域３ｂの不純物濃度よりも高い値である。低濃度ドリフト領域３ｂの不純物濃度は、例えば、５×１０１５／ｃｍ３未満である。エピタキシャル成長法における温度は、例えば、１７００℃以上とし、ｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂのそれぞれにおける炭素空孔密度が１×１０１３／ｃｍ３以上となるようにエピタキシャル成長が実施される。低濃度ドリフト領域３ｂの膜厚は、例えば、ＩＧＢＴの耐圧が６．５ｋＶクラスの場合、５０μｍ以上１００μｍ以下程度である。また、例えば、ＩＧＢＴの耐圧が２０ｋＶクラスの場合、低濃度ドリフト領域３ｂの膜厚は、１８０μｍ以上２５０μｍ以下程度である。
【0046】
次に、図３に示すように、低濃度ドリフト領域３ｂの上面から炭素原子をイオン注入する。炭素原子の注入量は、例えば、１×１０１５／ｃｍ２以上である。その後、図４に示すように、熱処理によって炭素原子を低濃度ドリフト領域３ｂの内部に拡散させる。これにより、低濃度ドリフト領域３ｂの上面から所定の深さまでの領域に存在する炭素空孔に炭素原子を充填することができ、これによって、当該領域における炭素空孔密度を減少させることができる。このときの熱処理の温度（アニールの温度）は、例えば、１３００℃以上であり、熱処理の時間は、例えば、６０分以上である。
【0047】
このようにして、図４に示すように、具現化態様においては、炭素空孔密度が第１密度である低炭素空孔密度領域２０と、炭素空孔密度が第１密度よりも高い第２密度である高炭素空孔密度領域３０と、低炭素空孔密度領域２０と高炭素空孔密度領域３０とに挟まれ、かつ、低炭素空孔密度領域２０よりも炭素空孔密度が高く、かつ、高炭素空孔密度領域３０よりも炭素空孔密度が低い境界領域４０とが形成される。なお、図４においては、例えば、境界領域４０に含まれる等密度線１００であって、炭素空孔濃度が第２密度の１／２の密度に対応する等密度線１００が図示されている。
【0048】
続いて、図５に示すように、低濃度ドリフト領域３ｂの上面にボディ領域５、ｎ＋型エミッタ領域６およびボディコンタクト領域７のそれぞれを、例えば、フォトレジストをパターニングマスクとしたイオン注入法により形成する。ボディ領域５の不純物濃度は、例えば２×１０１６／ｃｍ３から２×１０１８／ｃｍ３程度である。ｎ＋型エミッタ領域６およびボディコンタクト領域７のそれぞれは、例えば、不純物濃度が１×１０１９／ｃｍ３以上となるように高濃度に導電型不純物を注入することにより形成する。そして、表面に例えば、炭素で構成される保護膜を形成した後、例えば、１７００℃から１９００℃の熱処理を行うことによって、イオン注入法により導入した導電型不純物を活性化する。
【0049】
次に、例えば、保護膜を酸素プラズマ処理などによって除去した後、例えば、ウェット酸化法、ドライ酸化法あるいはＣＶＤ法(Chemical Vapor Deposition)による酸化シリコン膜の成膜などによって、低濃度ドリフト領域３ｂ上にゲート絶縁膜８を形成する。
【0050】
続いて、ゲート電極９は、ゲート絶縁膜８を形成した後、その直上にＣＶＤ法によってポリシリコン膜を成膜するか、あるいは、ＣＶＤ法によってアモルファスシリコン膜を成膜した後に熱処理でアモルファスシリコン膜をポリシリコン膜に変性させるなどの方法で形成する。そして、ＣＶＤ法によって酸化シリコン膜からなる層間絶縁膜１１を形成した後、例えば、ドライエッチング法を使用することにより、層間絶縁膜１１にコンタクト部を開口する。これにより、コンタクト部の底部には、ｎ＋型エミッタ領域６およびボディコンタクト領域７が層間絶縁膜１１から露出する。
【0051】
その後、例えば、スパッタリング法や金属蒸着法を使用することにより、アルミニウム、チタンあるいはニッケルなどの金属膜からなるエミッタ電極１０を形成する。エミッタ電極１０の一部は、コンタクト部に埋め込まれており、エミッタ電極１０は、ｎ＋型エミッタ領域６およびボディコンタクト領域７と電気的に接続されている。
【0052】
なお、エミッタ電極１０を形成する前に、コンタクト部の底部で露出するｎ＋型エミッタ領域６およびボディコンタクト領域７の上面を覆うシリサイド層を形成してもよい。シリサイド層は、例えば、サリサイド技術を使用することにより形成できる。
【0053】
次に、図６に示すように、研削工程によりバルク基板１２を除去することで、ｐ＋型コレクタ領域２の下面を露出させる。これにより、ｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂからなる半導体基板を取得することができる。
【0054】
なお、ここでは、半導体基板上のゲート電極９などのデバイス構造を形成してからバルク基板１２を除去する例について説明したが、バルク基板１２上のドリフト領域４（エピタキシャル成長層）が充分な強度を有する場合は、図２に示すようにドリフト領域４を形成した後にバルク基板１２を除去し、その後、ボディ領域５およびゲート電極９などのデバイス構造を形成するようにしてもよい。
【0055】
続いて、図７に示すように、ｐ＋型コレクタ領域２の下面にコレクタ電極１を形成する。コレクタ電極１は、例えば、スパッタリング法や金属蒸着法を使用することにより、アルミニウム、チタン、ニッケルあるいは金などの金属膜から形成することができる。ここで、コレクタ電極１を形成する前に、ｐ＋型コレクタ領域２の下面を覆うシリサイド層を形成してもよい。シリサイド層は、例えば、レーザーアニール技術により形成できる。
以上のようにして、具現化態様における半導体装置を製造することができる。
以上のようにして、具現化態様における半導体装置を製造することができる。
【0056】
具現化態様における半導体装置の製造方法をまとめると以下のようになる。すなわち、具現化態様における半導体装置の製造方法は、ターンオフした際に延びる空乏層の端部がドリフト領域４の内部に留まるＩＧＢＴを含む半導体装置の製造方法である。このとき、半導体装置の製造方法は、（ａ）炭化珪素を構成材料に含むｎ型のドリフト領域４を形成する工程、（ｂ）ドリフト領域４の上面に炭素原子を導入する工程、（ｃ）炭素原子をドリフト領域４の内部に拡散する工程、を備える。
【0057】
そして、（ｃ）工程後の半導体装置が完成した状態において、ドリフト領域４は、炭素空孔密度が第１密度である低炭素空孔密度領域と、炭素空孔密度が第１密度よりも高い第２密度である高炭素空孔密度領域と、低炭素空孔密度領域と高炭素空孔密度領域とに挟まれ、かつ、低炭素空孔密度領域よりも炭素空孔密度が高く、かつ、高炭素空孔密度領域よりも炭素空孔密度が低い境界領域と、を有する。そして、境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する等密度線の位置は、ターンオフした際に延びる空乏層の端部よりも深い位置にある。
【0058】
＜＜製法上の変形例＞＞
次に、製法上の変形例について説明する。
本変形例では、図２に示すようにｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂのそれぞれを順に成長した後、図８に示すように、熱酸化法により酸化シリコン膜５０を形成する。この場合、熱酸化処理によって、低濃度ドリフト領域３ｂの上面側の炭化珪素が分解する。この結果、分解で生成されたシリコンは、二酸化シリコンとして酸化シリコン膜５０が形成される一方、分解で生成された炭素は、具現化態様を示す図３と同様に、低濃度ドリフト領域３ｂの上面側に原子として存在する。
次に、製法上の変形例について説明する。
本変形例では、図２に示すようにｐ＋型コレクタ領域２、バッファ領域３ａおよび低濃度ドリフト領域３ｂのそれぞれを順に成長した後、図８に示すように、熱酸化法により酸化シリコン膜５０を形成する。この場合、熱酸化処理によって、低濃度ドリフト領域３ｂの上面側の炭化珪素が分解する。この結果、分解で生成されたシリコンは、二酸化シリコンとして酸化シリコン膜５０が形成される一方、分解で生成された炭素は、具現化態様を示す図３と同様に、低濃度ドリフト領域３ｂの上面側に原子として存在する。
【0059】
同時に、熱酸化処理によって、この炭素原子を拡散させることで、低濃度ドリフト領域３ｂの上面から所定の深さまでの領域に存在する炭素空孔に炭素原子が充填される。この結果、当該領域における炭素空孔密度が減少する。熱酸化処理の温度は、例えば、１３００℃以上であり、熱酸化処理の時間は、例えば、６０分以上である。
【0060】
その後、例えば、フッ酸を使用して酸化シリコン膜５０を取り除いた後、上述した具現化態様と同様にデバイス構造（素子構造）を形成する。
【0061】
このような本変形例における半導体装置の製造方法では、炭素原子の生成と、炭素原子の拡散による炭素空孔への充填とを同一の熱酸化工程で実施することができる。さらに、酸化シリコン膜５０を除去する工程は、具現化態様においても基板表面の洗浄工程として実施されるため、本変形例では、少ない工程数で半導体装置を製造できる。
【0062】
＜＜具現化態様における特徴＞＞
続いて、具現化態様における特徴点について説明する。
具現化態様における特徴点は、例えば、図１に示すように、ドリフト領域４の上面側に炭素空孔密度の小さな低炭素空孔密度領域２０を形成する一方、ドリフト領域４の下面側に炭素空孔密度の大きな高炭素空孔密度領域３０を形成することを前提として、低炭素空孔密度領域２０と高炭素空孔密度領域３０との間の境界領域４０に含まれる等密度線であって、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が、ＩＧＢＴをターンオフした際にドリフト領域４に延びる空乏層の端部２００よりも深い位置にある点にある。
続いて、具現化態様における特徴点について説明する。
具現化態様における特徴点は、例えば、図１に示すように、ドリフト領域４の上面側に炭素空孔密度の小さな低炭素空孔密度領域２０を形成する一方、ドリフト領域４の下面側に炭素空孔密度の大きな高炭素空孔密度領域３０を形成することを前提として、低炭素空孔密度領域２０と高炭素空孔密度領域３０との間の境界領域４０に含まれる等密度線であって、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が、ＩＧＢＴをターンオフした際にドリフト領域４に延びる空乏層の端部２００よりも深い位置にある点にある。
【0063】
ここで、炭素空孔は、炭化珪素における少数キャリアの寿命を小さくする要因として働くため、炭素空孔密度の小さな低炭素空孔密度領域２０における少数キャリアの寿命は、炭素空孔密度の大きな高炭素空孔密度領域３０よりも大きくなる。
【0064】
したがって、低炭素空孔密度領域２０の存在によって、ＩＧＢＴ動作時のオン抵抗を低減することができる。一方、ＩＧＢＴのターンオフ時には、ドリフト領域４に延びる空乏層内における残留キャリアは存在しないため、低炭素空孔密度領域２０が空乏層内にある限りターンオフ損失には影響しない。この結果、具現化態様における特徴点によれば、ＩＧＢＴ動作時のオン抵抗（オン電圧）と、ＩＧＢＴのターンオフ時におけるターンオフ損失とのトレードオフの関係を改善することができる。
【0065】
例えば、電圧印加時にＩＧＢＴに形成される空乏層の深さＷｄ（ｃｍ）は、低濃度ドリフト領域３ｂとボディ領域５との不純物濃度差が大きく、また、炭化珪素のｐｎ接合に生じるビルトイン電圧が電源電圧よりはるかに小さいため、下記の式で表すことができる。
Ｗｄ＝｛（２・εｓ・Ｖｃｃ）／（ｑ・Ｎｄ）｝０．５
Ｗｄ＝｛（２・εｓ・Ｖｃｃ）／（ｑ・Ｎｄ）｝０．５
【0066】
ただし、電源電圧をＶｃｃ（Ｖ）、低濃度ドリフト領域３ｂの不純物濃度をＮｄ（１／ｃｍ３）、電子の電荷量をｑ（Ｃ）、炭化珪素の誘電率をεｓ（Ｆ／ｃｍ）とする。
【0067】
したがって、低炭素空孔密度領域２０の厚さをＷ（ｃｍ）として、具現化態様における特徴点（Ｗｄ＜Ｗ）と上述した関係式とを組み合わせると、特徴点を実現する電源電圧Ｖｃｃは、以下の条件を満たすことになる。
Ｖｃｃ＜｛（ｑ・Ｎｄ）／（２・εｓ）｝・Ｗ２
Ｖｃｃ＜｛（ｑ・Ｎｄ）／（２・εｓ）｝・Ｗ２
【0068】
また、高炭素空孔密度領域３０は、「局所ライフタイム制御構造」と呼ばれる少数キャリアの寿命が小さな領域として働く。すなわち、具現化態様において、高炭素空孔密度領域３０は、「局所ライフタイム制御構造」を構成している。
【0069】
図９は、「局所ライフタイム制御構造」である高炭素空孔密度領域３０における少数キャリアの寿命を変化させたそれぞれの場合でのターンオフ時における電流および電圧の時間変化のシミュレーション結果を示すグラフである。
【0070】
高炭素空孔密度領域３０における少数キャリアの寿命を低炭素空孔密度領域２０と同じとする場合、つまり、「局所ライフタイム制御構造」がない場合、時間経過とともにコレクタ電流が減少していくが、途中で傾きが緩やかとなり、テイル電流が発生している。
【0071】
これに対し、高炭素空孔密度領域３０における少数キャリアの寿命を減少させると、破線で示した５μｓの場合は、「局所ライフタイム制御構造」がない場合とほとんど同じ波形となるが、一点鎖線で示した２μｓの場合や、二点鎖線で示した０．５μｓの場合は、テイル電流が減少していることがわかる。
【0072】
すなわち、高炭素空孔密度領域３０における少数キャリアの寿命を２μｓ程度以下とすることにより、「局所ライフタイム制御構造」によるターンオフ損失の低減効果を得ることができる。このためには、高炭素空孔密度領域３０の炭素空孔密度が１×１０１３／ｃｍ３以上であればよい。この点に関し、高炭素空孔密度領域３０の炭素空孔密度は、エピタキシャル成長層のアズグロウン状態の炭素空孔密度と同一であるため、エピタキシャル成長時に炭素空孔密度が１×１０１３／ｃｍ３以上となるように成長することで、具現化態様における「局所ライフタイム制御構造」を実現することができる。
【0073】
なお、具現化態様では、炭化珪素を半導体材料に用いている。この場合、少数キャリアの寿命を低減させる要因として働く炭素空孔は、炭化珪素の伝導帯から０．６３ｅＶという「深い準位」を形成する。これは、シリコンにおける少数キャリアの寿命を低減させる要因として働く結晶欠陥が形成する準位よりも深い。このため、具現化態様によれば、より高温においても「局所ライフタイム制御構造」を維持してターンオフ損失を低減することができる。ＩＧＢＴは、パワースイッチング素子であり、大電流を通電して使用する。このため、ＩＧＢＴの動作時には高温となる。したがって、半導体材料に炭化珪素を使用することにより、高温でも「局所ライフタイム制御構造」の効果を得ることができ、これによって、より広い動作範囲を有するＩＧＢＴを得ることができる。
【0074】
以上のことから、具現化態様における特徴点によれば、オン抵抗の低減とターンオフ損失の低減というトレードオフを改善することができる。特に、炭化珪素を半導体材料として使用することにより、高温においてもトレードオフの改善効果が得られる。
【0075】
＜＜構造上の変形例１＞＞
次に、本変形例１について説明する。
図１０は、本変形例１におけるＩＧＢＴのアクティブセルを示す断面図である。
本変形例１におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、図１０に示すように、本変形例１では、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置がバッファ領域３ａの内部にあるとともに、空乏層の端部２００もバッファ領域３ａの内部にある点である。
次に、本変形例１について説明する。
図１０は、本変形例１におけるＩＧＢＴのアクティブセルを示す断面図である。
本変形例１におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、図１０に示すように、本変形例１では、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置がバッファ領域３ａの内部にあるとともに、空乏層の端部２００もバッファ領域３ａの内部にある点である。
【0076】
このようなデバイス構造は、具現化態様におけるＩＧＢＴの製造工程のうち、図４に示す炭素原子を注入した後の熱処理（アニール）において、具現化態様よりも熱処理温度や熱処理時間を大きくして、炭素原子をより深くまで拡散させることで実現される。
【0077】
本変形例１では、図１０に示すように、ドリフト領域４は、低濃度ドリフト領域３ｂと、低濃度ドリフト領域３ｂの下層に位置して低濃度ドリフト領域３ｂと接し、かつ、低濃度ドリフト領域３ｂよりも不純物濃度の高いバッファ領域３ａとを有する。
【0078】
このとき、本変形例１においては、低炭素空孔密度領域２０が、バッファ領域３ａの一部と低濃度ドリフト領域３ｂに設けられ、高炭素空孔密度領域３０が、バッファ領域３ａ内に設けられ、等密度線１００はバッファ領域３ａ内に存在し、空乏層の端部２００もバッファ領域３ａ内に存在する。
【0079】
このように構成されているＩＧＢＴでは、ＩＧＢＴをターンオフした際にコレクタ電極１とエミッタ電極１０との間のドリフト領域４に生じる電界の深さ方向の分布について、不純物濃度が大きいバッファ領域３ａではその傾きが急峻となり、電源電圧を大きくしても空乏層の広がりを抑制することができる。このため、電源電圧を大きくしても、等密度線１００の位置を空乏層の端部２００の深さよりも大きくすることができる。したがって、本変形例１によれば、具現化態様における電源電圧範囲よりも大きい電源電圧範囲において、オン抵抗の低減とターンオフ損失の低減というトレードオフを改善できる。
【0080】
＜＜構造上の変形例２＞＞
続いて、本変形例２について説明する。
図１１は、本変形例２におけるＩＧＢＴのアクティブセルを示す断面図である。
本変形例２におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、低濃度ドリフト領域３ｂとバッファ領域３ａとの間に、低濃度ドリフト領域３ｂよりも不純物濃度が大きく、バッファ領域３ａよりも不純物濃度が小さな高濃度ドリフト領域３ｃを設けている点である。さらに異なる点は、図１１に示すように、本変形例２では、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が高濃度ドリフト領域３ｃの内部にあるとともに、空乏層の端部２００も高濃度ドリフト領域３ｃの内部にある点である。
続いて、本変形例２について説明する。
図１１は、本変形例２におけるＩＧＢＴのアクティブセルを示す断面図である。
本変形例２におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、低濃度ドリフト領域３ｂとバッファ領域３ａとの間に、低濃度ドリフト領域３ｂよりも不純物濃度が大きく、バッファ領域３ａよりも不純物濃度が小さな高濃度ドリフト領域３ｃを設けている点である。さらに異なる点は、図１１に示すように、本変形例２では、炭素空孔濃度が高炭素空孔密度領域３０の炭素空孔密度の１／２の密度に対応する等密度線１００の位置が高濃度ドリフト領域３ｃの内部にあるとともに、空乏層の端部２００も高濃度ドリフト領域３ｃの内部にある点である。
【0081】
このようなデバイス構造は、具現化態様におけるＩＧＢＴの製造工程のうち、図２に示すエピタキシャル成長法を使用した低濃度ドリフト領域３ｂを形成する際、供給する不純物ドーピングの原料ガスを、始めの所定の期間だけ増やすことで実現できる。または、バッファ領域３ａを形成した後に高濃度ドリフト領域３ｃを成長し、その後、低濃度ドリフト領域３ｂを形成するようにしてもよい。さらには、バルク基板１２上のドリフト領域４が充分な強度を有する場合は、図５に示すようにｐ＋型コレクタ領域２、バッファ領域３ａ、低濃度ドリフト領域３ｂを順に形成した後にバルク基板１２を除去し、その後、ｐ＋型コレクタ領域２の下面側（裏面側）から、例えば、窒素やリンなどのｎ型不純物（ドナー）をイオン注入することにより高濃度ドリフト領域３ｃを形成してもよい。
【0082】
本変形例２では、図１１に示すように、ドリフト領域４は、低濃度ドリフト領域３ｂと、低濃度ドリフト領域３ｂの下層に位置して低濃度ドリフト領域３ｂと接し、かつ、低濃度ドリフト領域３ｂよりも不純物濃度の高い高濃度ドリフト領域３ｃと、高濃度ドリフト領域３ｃの下層に位置して高濃度ドリフト領域３ｃと接し、かつ、高濃度ドリフト領域３ｃよりも不純物濃度の高いバッファ領域３ａとを有する。
【0083】
このとき、本変形例２では、低炭素空孔密度領域２０が高濃度ドリフト領域３ｃの一部と低濃度ドリフト領域３ｂに設けられ、高炭素空孔密度領域３０が高濃度ドリフト領域３ｃの一部とバッファ領域３ａに設けられ、等密度線１００は高濃度ドリフト領域３ｃ内に存在し、空乏層の端部２００も高濃度ドリフト領域３ｃ内に存在する。
【0084】
このように構成されているＩＧＢＴでは、ＩＧＢＴをターンオフした際にコレクタ電極１とエミッタ電極１０との間のドリフト領域４に生じる電界の深さ方向の分布について、不純物濃度が大きい高濃度ドリフト領域３ｃではその傾きが急峻となり、電源電圧を大きくしても空乏層の広がりを抑制することができる。このため、電源電圧を大きくしても、等密度線１００の位置を空乏層の端部２００の深さよりも大きくすることができる。したがって、本変形例２によれば、具現化態様における電源電圧範囲よりも大きい電源電圧範囲において、オン抵抗の低減とターンオフ損失の低減というトレードオフを改善できる。
【0085】
また、高濃度ドリフト領域３ｃの不純物濃度がバッファ領域３ａも小さいため、上述した変形例１におけるＩＧＢＴよりも、空乏層内の電界の傾きが緩やかになる。したがって、ＩＧＢＴがターンオフした際に空乏層が高濃度ドリフト領域３ｃに達した後におけるコレクタ電極１とエミッタ電極１０との間に印加される電圧の時間変化について、変形例１におけるＩＧＢＴよりもその傾きを緩やかにすることができる。この結果、本変形例２によれば、当該電圧の時間変化によるノイズなどの発生を抑制できる利点が得られる。
【0086】
＜＜構造上の変形例３＞＞
次に、本変形例３について説明する。
図１２は、本変形例３におけるアクティブセルを示す断面図である。
本変形例３におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、本変形例３では、ゲート電極９にトレンチ構造を採用している点である。具体的に、本変形例３では、図１２に示すように、表面からｎ＋型エミッタ領域６およびボディ領域５を貫通するトレンチ１５が形成されている。そして、本変形例３では、ｎ＋型エミッタ領域６とトレンチ１５を被覆するようにゲート絶縁膜８が形成されており、ゲート絶縁膜８を被覆するようにゲート電極９が設けられている。
次に、本変形例３について説明する。
図１２は、本変形例３におけるアクティブセルを示す断面図である。
本変形例３におけるＩＧＢＴと上述した具現化態様におけるＩＧＢＴとの異なる点は、本変形例３では、ゲート電極９にトレンチ構造を採用している点である。具体的に、本変形例３では、図１２に示すように、表面からｎ＋型エミッタ領域６およびボディ領域５を貫通するトレンチ１５が形成されている。そして、本変形例３では、ｎ＋型エミッタ領域６とトレンチ１５を被覆するようにゲート絶縁膜８が形成されており、ゲート絶縁膜８を被覆するようにゲート電極９が設けられている。
【0087】
このようなデバイス構造は、具現化態様におけるＩＧＢＴの製造工程のうち、ボディ領域５、ｎ＋型エミッタ領域６およびボディコンタクト領域７を形成し、イオン注入法によって導入した導電型不純物を活性化した後、例えば、ドライエッチング法によりトレンチ１５を形成することにより実現することができる。
【0088】
本変形例３におけるＩＧＢＴでは、トレンチゲート構造によりセルピッチを縮小することができるため、単位面積当たりのチャネル密度を向上できる結果、ＩＧＢＴのオン抵抗を低減することができる。また、チャネルとしてトレンチ１５の側面の結晶面を使用するが、炭化珪素においては、トレンチの側面におけるチャネル移動度が大きいため、セルピッチの縮小効果との相乗効果によって、さらなるオン抵抗の低減を図ることができる。
【0089】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0090】
１ コレクタ電極
２ ｐ＋型コレクタ領域
３ａ バッファ領域
３ｂ 低濃度ドリフト領域
３ｃ 高濃度ドリフト領域
４ ドリフト領域
５ ボディ領域
６ ｎ＋型エミッタ領域
７ ボディコンタクト領域
８ ゲート絶縁膜
９ ゲート電極
１０ エミッタ電極
１１ 層間絶縁膜
１２ バルク基板
１５ トレンチ
２０ 低炭素空孔密度領域
３０ 高炭素空孔密度領域
４０ 境界領域
５０ 酸化シリコン膜
１００ 等密度線
２００ 端部
２ ｐ＋型コレクタ領域
３ａ バッファ領域
３ｂ 低濃度ドリフト領域
３ｃ 高濃度ドリフト領域
４ ドリフト領域
５ ボディ領域
６ ｎ＋型エミッタ領域
７ ボディコンタクト領域
８ ゲート絶縁膜
９ ゲート電極
１０ エミッタ電極
１１ 層間絶縁膜
１２ バルク基板
１５ トレンチ
２０ 低炭素空孔密度領域
３０ 高炭素空孔密度領域
４０ 境界領域
５０ 酸化シリコン膜
１００ 等密度線
２００ 端部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】