知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166774
(43)【公開日】2024-11-29
(54)【発明の名称】昇圧装置および昇圧システム
(51)【国際特許分類】
H02M 3/155 20060101AFI20241122BHJP
【ＦＩ】
H02M3/155 F
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023083110
(22)【出願日】2023-05-19
【新規性喪失の例外の表示】特許法第３０条第２項適用申請有り （１） 発行日（公開日） 令和４年８月２３日 刊行物 ２０２２年 電子情報通信学会 ソサイエティ大会 講演論文集 ＰＤＦ閲覧 ＊参加者専用アドレスより公開（参加者のみ閲覧可） （公開アドレスＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．ｉｅｉｃｅ－ｔａｉｋａｉ．ｊｐ／２０２２ｓｏｃｉｅｔｙ／ｊｐｎ／ｐｄｆｄｏｗｎｌｏａｄ．ｈｔｍｌ） ＜資 料＞ ２０２２年 電子情報通信学会 ソサイエティ大会 開催日程 ＜資 料＞ 講演論文集 掲載研究論文 （２） 開催日 令和４年９月８日 集会名 電子情報通信学会 ソサイエティ大会 （会期：令和４年９月６日～９日） オンライン開催 ＜資 料＞ ２０２２年 電子情報通信学会 ソサイエティ大会 プログラム ＜資 料＞ オンライン研究発表資料
(71)【出願人】
【識別番号】503360115
【氏名又は名称】国立研究開発法人科学技術振興機構
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100163496
【弁理士】
【氏名又は名称】荒 則彦
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100147267
【弁理士】
【氏名又は名称】大槻 真紀子
(72)【発明者】
【氏名】矢嶋 赳彬
(72)【発明者】
【氏名】イン コウ
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS04
5H730BB14
5H730DD04
5H730EE13
5H730FF09
(57)【要約】
【課題】熱電素子から効率的に必要な電力を得ることができる昇圧装置および昇圧システムを提供する。
【解決手段】昇圧装置は、熱電素子の正電極が接続される正極端子と、負電極が接続される負極端子と、第１端子と第２端子とを備え、正極端子に第１端子が接続される誘導素子と、第１制御端子と、第１入力端子と、第１出力端子とを備え、誘導素子の第２端子に第１入力端子が、負極端子に第１出力端子が接続される第１スイッチ素子と、第２制御端子と、第２入力端子と、第２出力端子とを備え、誘導素子の第２端子に第２入力端子が接続される第２スイッチ素子と、熱電素子が出力する直流電力を昇圧する制御部と、を備え、熱電素子の内部抵抗、誘導素子の直流抵抗、第１スイッチ素子のオン抵抗、配線抵抗、入力電圧、出力電力が所定の条件式を満たす。
【選択図】図１
【解決手段】昇圧装置は、熱電素子の正電極が接続される正極端子と、負電極が接続される負極端子と、第１端子と第２端子とを備え、正極端子に第１端子が接続される誘導素子と、第１制御端子と、第１入力端子と、第１出力端子とを備え、誘導素子の第２端子に第１入力端子が、負極端子に第１出力端子が接続される第１スイッチ素子と、第２制御端子と、第２入力端子と、第２出力端子とを備え、誘導素子の第２端子に第２入力端子が接続される第２スイッチ素子と、熱電素子が出力する直流電力を昇圧する制御部と、を備え、熱電素子の内部抵抗、誘導素子の直流抵抗、第１スイッチ素子のオン抵抗、配線抵抗、入力電圧、出力電力が所定の条件式を満たす。
【選択図】図１
【特許請求の範囲】
【請求項1】
温度差を直流電力に変換する熱電材料と、前記熱電材料から前記直流電力を取り出す正電極および負電極とからなる熱電素子の前記正電極が接続される正極端子と、
前記負電極が接続される負極端子と、
第１端子と第２端子とを備え、前記正極端子に前記第１端子が接続される誘導素子と、
第１制御端子と、第１入力端子と、第１出力端子とを備え、前記誘導素子の前記第２端子に前記第１入力端子が、前記負極端子に前記第１出力端子が接続される第１スイッチ素子と、
第２制御端子と、第２入力端子と、第２出力端子とを備え、前記誘導素子の前記第２端子に前記第２入力端子が接続される第２スイッチ素子と、
前記第１スイッチ素子の前記第１制御端子に第１制御信号を、前記第２スイッチ素子の前記第２制御端子に第２制御信号を、それぞれ所定のデューティ比にして出力し、前記第１スイッチ素子および前記第２スイッチ素子を交互にオン／オフ制御することにより、前記熱電素子が出力する直流電力を昇圧する制御部と、
を備え、
前記熱電素子の内部抵抗をＲIN、前記誘導素子の直流抵抗をＲＬ、第１スイッチ素子のオン抵抗をＲON、前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗をＲCAB、前記正極端子および前記負極端子間の開放時の熱電素子の出力電圧をＶOC、出力端子の両端間に接続される負荷に対して出力される昇圧後の電力を出力電力ＰOUTとした場合に、式（Ａ）
を満たす昇圧装置。
前記負電極が接続される負極端子と、
第１端子と第２端子とを備え、前記正極端子に前記第１端子が接続される誘導素子と、
第１制御端子と、第１入力端子と、第１出力端子とを備え、前記誘導素子の前記第２端子に前記第１入力端子が、前記負極端子に前記第１出力端子が接続される第１スイッチ素子と、
第２制御端子と、第２入力端子と、第２出力端子とを備え、前記誘導素子の前記第２端子に前記第２入力端子が接続される第２スイッチ素子と、
前記第１スイッチ素子の前記第１制御端子に第１制御信号を、前記第２スイッチ素子の前記第２制御端子に第２制御信号を、それぞれ所定のデューティ比にして出力し、前記第１スイッチ素子および前記第２スイッチ素子を交互にオン／オフ制御することにより、前記熱電素子が出力する直流電力を昇圧する制御部と、
を備え、
前記熱電素子の内部抵抗をＲIN、前記誘導素子の直流抵抗をＲＬ、第１スイッチ素子のオン抵抗をＲON、前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗をＲCAB、前記正極端子および前記負極端子間の開放時の熱電素子の出力電圧をＶOC、出力端子の両端間に接続される負荷に対して出力される昇圧後の電力を出力電力ＰOUTとした場合に、式（Ａ）
【数1】
【請求項2】
前記熱電素子は、前記熱電材料と前記正電極および前記負電極との組を、前記直流電力による電流経路上に一組のみ備える単層熱電素子である
請求項１に記載の昇圧装置。
請求項１に記載の昇圧装置。
【請求項3】
前記第１制御信号が前記第１スイッチ素子をオン状態に維持する時間である第１時間と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持する時間である第２時間とについて、前記第１時間は、前記第２時間の１００倍以上の時間である
請求項１に記載の昇圧装置。
請求項１に記載の昇圧装置。
【請求項4】
前記誘導素子のインダクタンスが０．１ミリヘンリー以上であり、
前記制御部は、
前記第１制御信号が前記第１スイッチ素子をオン状態に維持するオン時間と、前記第１スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第１スイッチング周波数と、
前記第２制御信号が前記第２スイッチ素子をオン状態に維持するオン時間と、前記第２スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第２スイッチング周波数と、
をいずれも１００ヘルツから５キロヘルツまでにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する
請求項１に記載の昇圧装置。
前記制御部は、
前記第１制御信号が前記第１スイッチ素子をオン状態に維持するオン時間と、前記第１スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第１スイッチング周波数と、
前記第２制御信号が前記第２スイッチ素子をオン状態に維持するオン時間と、前記第２スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第２スイッチング周波数と、
をいずれも１００ヘルツから５キロヘルツまでにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する
請求項１に記載の昇圧装置。
【請求項5】
前記制御部は、
前記第１制御信号が前記第１スイッチ素子をオン状態に維持する時間と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持する時間とが重ならないようにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する
請求項１に記載の昇圧装置。
前記第１制御信号が前記第１スイッチ素子をオン状態に維持する時間と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持する時間とが重ならないようにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する
請求項１に記載の昇圧装置。
【請求項6】
前記第１スイッチ素子のゲート容量をＣ１、前記第２スイッチ素子のゲート容量をＣ２、前記第１制御端子および前記第２制御端子に印加されるゲート電圧をＶCONT、前記誘導素子を流れるコイル電流の波形の周期をτ、前記熱電素子の内部抵抗ＲINと前記誘導素子の直流抵抗をＲＬと第１スイッチ素子のオン抵抗をＲONと前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗をＲCABとの合成抵抗をＲS、前記正極端子および前記負極端子間の開放時の熱電素子の出力電圧をＶOCとして、式（Ｂ）
を満たす、請求項１に記載の昇圧装置。
【数2】
【請求項7】
前記熱電素子の内部抵抗ＲIN、前記誘導素子の直流抵抗ＲＬ、第１スイッチ素子のオン抵抗ＲON、前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗ＲCABがそれぞれ１０ミリオーム未満である
請求項１に記載の昇圧装置。
請求項１に記載の昇圧装置。
【請求項8】
前記正極端子と、前記負極端子と、前記誘導素子と、前記第１スイッチ素子と、前記第２スイッチ素子とを備える昇圧回路が縦続接続されている
請求項１に記載の昇圧装置。
請求項１に記載の昇圧装置。
【請求項9】
温度差を直流電力に変換する熱電材料と、前記熱電材料に接続されて前記熱電材料から前記直流電力を取り出す正電極および負電極とからなる熱電素子と、
請求項１から請求項７のいずれか一項に記載の昇圧装置と、
を備える昇圧システム。
請求項１から請求項７のいずれか一項に記載の昇圧装置と、
を備える昇圧システム。
【請求項10】
前記昇圧装置の出力側に接続される負荷抵抗Ｒが、前記第１スイッチ素子をオン状態に維持している時間をＴ１とし、前記第１スイッチ素子をオフ状態に維持している時間をＴ２とした場合に、式（Ｃ）
を満たす請求項９に記載の昇圧システム。
【数3】
【請求項11】
前記昇圧装置の出力側に負荷抵抗が接続された場合の出力端子の電圧が、出力端子を開放したときの電圧の半分である
請求項９に記載の昇圧システム。
請求項９に記載の昇圧システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、昇圧装置および昇圧システムに関する。
【背景技術】
【0002】
従来、入力される直流電力の電圧を昇圧して出力する、いわゆるＤＣ－ＤＣコンバータに関する技術が開示されている（例えば、非特許文献１を参照。）。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】A ±0.5-mV-Minimum-Input DC-DC Converter With Stepwise Adiabatic Gate-Drive and Efficient Timing Control for Thermoelectric Energy Harvesting, Eric J. Carlson, Joshua R. Smith, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I: REGULAR PAPERS, Volume: 70 Issue: 2.
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、IoT(Internet of Things)デバイスが発展している。このようなIoTデバイスにおいては動作電源を確保するために、環境中の熱流から発電する熱電発電が期待されている。しかし、現状の熱電素子は、一つの熱電素子当たりの発電電圧が１ｍＶ以下と極めて低い。一方、IoTデバイスが備えるセンサ機能や通信機能などを提供する一般的な電子回路が動作する電圧（例えば、１Ｖ程度）を確保する必要がある。上述のような熱電素子から発生する低い電圧から効率よく必要な電圧の電力を得る点で課題があった。
【0005】
本発明は、上記事情に鑑みなされたものであり、熱電素子から効率よく必要な電圧の電力を得ることができる昇圧装置および昇圧システムを提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一実施形態は、温度差を直流電力に変換する熱電材料と、前記熱電材料から前記直流電力を取り出す正電極および負電極とからなる熱電素子の前記正電極が接続される正極端子と、前記負電極が接続される負極端子と、第１端子と第２端子とを備え、前記正極端子に前記第１端子が接続される誘導素子と、第１制御端子と、第１入力端子と、第１出力端子とを備え、前記誘導素子の前記第２端子に前記第１入力端子が、前記負極端子に前記第１出力端子が接続される第１スイッチ素子と、第２制御端子と、第２入力端子と、第２出力端子とを備え、前記誘導素子の前記第２端子に前記第２入力端子が接続される第２スイッチ素子と、前記第１スイッチ素子の前記第１制御端子に第１制御信号を、前記第２スイッチ素子の前記第２制御端子に第２制御信号を、それぞれ所定のデューティ比にして出力し、前記第１スイッチ素子および前記第２スイッチ素子を交互にオン／オフ制御することにより、前記熱電素子が出力する直流電力を昇圧する制御部と、を備え、前記熱電素子の内部抵抗をＲIN、前記誘導素子の直流抵抗をＲＬ、第１スイッチ素子のオン抵抗をＲON、前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗をＲCAB、前記正極端子および前記負極端子間の開放時の熱電素子の出力電圧をＶOC、出力端子の両端間に接続される負荷に対して出力される昇圧後の電力を出力電力ＰOUTとした場合に、後述の条件式を満たす昇圧装置である。
【0007】
本発明の一実施形態は、上述の昇圧装置において、前記熱電素子は、前記熱電材料と前記正電極および前記負電極との組を、前記直流電力による電流経路上に一組のみ備える単層熱電素子である。
【0008】
本発明の一実施形態は、上述の昇圧装置において、前記第１制御信号が前記第１スイッチ素子をオン状態に維持する時間である第１時間と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持する時間である第２時間とについて、前記第１時間は、前記第２時間の１００倍以上の時間である。
【0009】
本発明の一実施形態は、上述の昇圧装置において、前記誘導素子のインダクタンスが０．１ミリヘンリー以上であり、前記制御部は、前記第１制御信号が前記第１スイッチ素子をオン状態に維持するオン時間と、前記第１スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第１スイッチング周波数と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持するオン時間と、前記第２スイッチ素子をオフ状態に維持するオフ時間とを１周期とする第２スイッチング周波数と、をいずれも１００ヘルツから５キロヘルツまでにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する。
【0010】
本発明の一実施形態は、上述の昇圧装置において、前記制御部は、前記第１制御信号が前記第１スイッチ素子をオン状態に維持する時間と、前記第２制御信号が前記第２スイッチ素子をオン状態に維持する時間とが重ならないようにして、前記第１スイッチ素子および前記第２スイッチ素子をオン／オフ制御する。
【0011】
本発明の一実施形態は、上述の昇圧装置において、前記第１スイッチ素子のゲート容量をＣ１、前記第２スイッチ素子のゲート容量をＣ２、前記第１制御端子および前記第２制御端子に印加されるゲート電圧をＶCONT、前記誘導素子を流れるコイル電流の波形の周期をτ、前記熱電素子の内部抵抗ＲINと前記誘導素子の直流抵抗をＲＬと第１スイッチ素子のオン抵抗をＲONと前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗をＲCABとの合成抵抗をＲS、前記正極端子および前記負極端子間の開放時の熱電素子の出力電圧をＶOCとして、後述の条件式を満たす。
【0012】
本発明の一実施形態は、上述の昇圧装置において、前記熱電素子の内部抵抗ＲIN、前記誘導素子の直流抵抗ＲＬ、第１スイッチ素子のオン抵抗ＲON、前記正極端子から前記誘導素子と前記第１スイッチ素子とを経由して前記負極端子に至る配線抵抗ＲCABがそれぞれ１０ミリオーム未満である。
【0013】
本発明の一実施形態は、上述の昇圧装置において、前記正極端子と、前記負極端子と、前記誘導素子と、前記第１スイッチ素子と、前記第２スイッチ素子とを備える昇圧回路が縦続接続されている。
【0014】
本発明の一実施形態は、温度差を直流電力に変換する熱電材料と、前記熱電材料に接続されて前記熱電材料から前記直流電力を取り出す正電極および負電極とからなる熱電素子と、請求項１から請求項７のいずれか一項に記載の昇圧装置と、を備える昇圧システムである。
【0015】
本発明の一実施形態は、上述の昇圧システムにおいて、前記昇圧装置の出力側に接続される負荷抵抗Ｒが、前記第１スイッチ素子をオン状態に維持している時間をＴ１とし、前記第１スイッチ素子をオフ状態に維持している時間をＴ２とした場合に、後述の条件式を満たす。
【0016】
本発明の一実施形態は、上述の昇圧システムにおいて、前記昇圧装置の出力側に負荷抵抗が接続された場合の出力端子の電圧が、出力端子を開放したときの電圧の半分である。
【発明の効果】
【0017】
本発明によれば、熱電素子から効率よく必要な電圧の電力を得ることができる昇圧装置および昇圧システムを提供することができる。
【図面の簡単な説明】
【0018】
【図1】本実施形態の単層熱電素子の構成の一例を示す図である。
【図2】本実施形態の昇圧装置の構成の一例を示す図である。
【図3】本実施形態の昇圧回路の等価抵抗を示す図である。
【図4】本実施形態の制御装置が出力する制御信号の波形の一例を示す図である。
【図5】合成抵抗値と出力電圧との関係の一例を示す図である。
【図6】本実施形態の昇圧回路の誘導素子のインダクタンスごとの、スイッチング周波数と制御電力および出力電力との関係の一例を示す図である。
【図7】本実施形態の昇圧回路の動作特性の一例を示す図である。
【図8】本実施形態の昇圧回路の動作特性の他の一例を示す図である。
【図9】バイレグ構造の多段熱電素子の一例を示す図である。
【図10】ユニレグ構造の多段熱電素子の一例を示す図である。
【発明を実施するための形態】
【0019】
以下、本実施形態の昇圧システムについて図を参照して説明する。昇圧システムは、昇圧回路１０と、単層熱電素子２０と、制御装置３０とを備え、単層熱電素子２０が発電した電力を必要な電圧に昇圧して、負荷４０に供給する。まず、単層熱電素子２０について説明する。
【0020】
図１は、本実施形態の単層熱電素子２０の構成の一例を示す図である。単層熱電素子２０は、正電極２１と、負電極２２と、熱電材料２３とを備える。
熱電材料２３は、温度差を直流電力に変換する。正電極２１及び負電極２２は、熱電材料２３に接続されて熱電材料２３から直流電力を取り出す。
本実施形態の一例では、熱電材料２３は、ビスマス（Ｂｉ）とテルル（Ｔｅ）との化合物（テルル化ビスマス、ビスマス・テルライドともいう。）を含む。正電極２１及び負電極２２は、例えば銅合金（あるいは純銅）である。
熱電材料２３は、負電極２２側の温度（例えば、温度Ｔ０。基準温度ともいう。）と、正電極２１側の温度（例えば、温度Ｔ０＋ΔＴ）との温度差（すなわち、ΔＴ）が与えられた場合に、例えばゼーベック効果によって、正電極２１及び負電極２２に電位差を発生させる。
以下の説明において、同図に示す正電極２１と負電極２２との間の方向、つまり温度差の方向のことを、熱流方向ともいう。
熱電材料２３は、温度差を直流電力に変換する。正電極２１及び負電極２２は、熱電材料２３に接続されて熱電材料２３から直流電力を取り出す。
本実施形態の一例では、熱電材料２３は、ビスマス（Ｂｉ）とテルル（Ｔｅ）との化合物（テルル化ビスマス、ビスマス・テルライドともいう。）を含む。正電極２１及び負電極２２は、例えば銅合金（あるいは純銅）である。
熱電材料２３は、負電極２２側の温度（例えば、温度Ｔ０。基準温度ともいう。）と、正電極２１側の温度（例えば、温度Ｔ０＋ΔＴ）との温度差（すなわち、ΔＴ）が与えられた場合に、例えばゼーベック効果によって、正電極２１及び負電極２２に電位差を発生させる。
以下の説明において、同図に示す正電極２１と負電極２２との間の方向、つまり温度差の方向のことを、熱流方向ともいう。
【0021】
本実施形態の一例では、温度差ΔＴ：５［Ｋ］である。
また、本実施形態の熱電材料２３について、断面積：１０×０．１［ｃｍ］、熱流方向の寸法：５［ｃｍ］、ゼーベック係数：－２４０［μＶ／Ｋ］、熱伝導率：２Ｗ／（ｍ・Ｋ）、電気伝導率：５００［Ｓ／ｃｍ］である。
本実施形態の正電極２１および負電極２２について、熱伝導率：４００Ｗ／（ｍ・Ｋ）、電気伝導率：６．４Ｅ５［Ｓ／ｃｍ］（Ｅ５は、１０の５乗）である。
上述の一例の場合、単層熱電素子２０の開放電圧は、１．２［ｍＶ］である。
なお、これらの数値は一例であって、これに限られない。
また、本実施形態の熱電材料２３について、断面積：１０×０．１［ｃｍ］、熱流方向の寸法：５［ｃｍ］、ゼーベック係数：－２４０［μＶ／Ｋ］、熱伝導率：２Ｗ／（ｍ・Ｋ）、電気伝導率：５００［Ｓ／ｃｍ］である。
本実施形態の正電極２１および負電極２２について、熱伝導率：４００Ｗ／（ｍ・Ｋ）、電気伝導率：６．４Ｅ５［Ｓ／ｃｍ］（Ｅ５は、１０の５乗）である。
上述の一例の場合、単層熱電素子２０の開放電圧は、１．２［ｍＶ］である。
なお、これらの数値は一例であって、これに限られない。
【0022】
ここで、単層熱電素子２０とは、直流電流経路上に、正電極２１と、負電極２２と、熱電材料２３とを備える熱電素子を一組のみ備えるものをいう。
すなわち、単層熱電素子２０は、温度差を直流電力に変換する熱電材料２３と、熱電材料２３に接続されて熱電材料２３から直流電力を取り出す正電極２１および負電極２２とからなる熱電素子を、直流電力による電流経路上に一組のみ備える。
なお、本実施形態において、単層熱電素子２０を直列接続して発電電圧を高めてもよい。一方で、直列接続した単層熱電素子２０を採用する場合、単層熱電素子２０を積層するための組み立てコストなどにより比較的高価になり、IoTデバイスに搭載するためには、コストの問題を解決しなければならない場合がある。したがって、IoTデバイスに搭載される電源としては、熱電素子を直列接続せずに、単一の（単層の）熱電素子（つまり、単層熱電素子２０）を使用できることが好ましい。
すなわち、単層熱電素子２０は、温度差を直流電力に変換する熱電材料２３と、熱電材料２３に接続されて熱電材料２３から直流電力を取り出す正電極２１および負電極２２とからなる熱電素子を、直流電力による電流経路上に一組のみ備える。
なお、本実施形態において、単層熱電素子２０を直列接続して発電電圧を高めてもよい。一方で、直列接続した単層熱電素子２０を採用する場合、単層熱電素子２０を積層するための組み立てコストなどにより比較的高価になり、IoTデバイスに搭載するためには、コストの問題を解決しなければならない場合がある。したがって、IoTデバイスに搭載される電源としては、熱電素子を直列接続せずに、単一の（単層の）熱電素子（つまり、単層熱電素子２０）を使用できることが好ましい。
【0023】
本実施形態の単層熱電素子２０との対比のために、従来技術による、単層構造でない熱電素子の例を図９および図１０に示す。
図９は、バイレグ構造の多段熱電素子の一例を示す図である。バイレグ構造の多段熱電素子８２０は、ｐ型熱電材料とｎ型熱電材料との複数の熱電材料８２３を交互に接続し、末端のｐ型熱電材料に正電極８２１が、末端のｎ型熱電材料に負電極８２２がそれぞれ接続された構成である。
図９は、バイレグ構造の多段熱電素子の一例を示す図である。バイレグ構造の多段熱電素子８２０は、ｐ型熱電材料とｎ型熱電材料との複数の熱電材料８２３を交互に接続し、末端のｐ型熱電材料に正電極８２１が、末端のｎ型熱電材料に負電極８２２がそれぞれ接続された構成である。
【0024】
図１０は、ユニレグ構造の多段熱電素子の一例を示す図である。ユニレグ構造の多段熱電素子９２０は、複数に分割されたｎ型熱電材料を順に接続し、両端のｎ型熱電材料に正電極９２１または負電極９２２が接続された構成である。
【0025】
これらバイレグ構造の多段熱電素子８２０およびユニレグ構造の多段熱電素子９２０は、いずれも、直流電流経路上に複数の熱電材料が直列に多段接続された構造を有する。熱電材料が直列に多段接続されることにより、例えば単位電池に対する積層電池のように、起電力を向上させることができる。従来の技術によると、例えば数百もの熱電材料を直列に多段接続することにより、数Ｖ（ボルト）程度の起電力を得る熱電素子が提案されている。
しかしながら、熱電素子を多段接続するためには、微細加工や組み立てのコストが発生する。
本実施形態の昇圧装置１は、微細加工や組み立てのコストが、上述した多段熱電素子に比べて非常に低い単層熱電素子２０を利用することにより、安価かつ構成が簡素化された電源装置を提供することを目的としている。
しかしながら、熱電素子を多段接続するためには、微細加工や組み立てのコストが発生する。
本実施形態の昇圧装置１は、微細加工や組み立てのコストが、上述した多段熱電素子に比べて非常に低い単層熱電素子２０を利用することにより、安価かつ構成が簡素化された電源装置を提供することを目的としている。
【0026】
なお、本実施形態の昇圧装置１は、単層熱電素子２０を利用するとして説明するが、これに限られない。安価かつ構成が簡素化された電源装置の必要が小さい場合には、本実施形態の昇圧装置１は、直流電流経路上に複数の熱電材料が直列にいくつか或いは多段接続された熱電素子を用いてもよい。この場合、「単層熱電素子２０」との記載の一部を「熱電素子」と適宜読み替える。
【0027】
本実施形態の昇圧装置１の具体的な構成について、図２を参照して説明する。
【0028】
図２は、本実施形態の昇圧装置１の構成の一例を示す図である。昇圧装置１は、昇圧回路１０と、制御装置３０とを備える。
【0029】
昇圧回路１０は、単層熱電素子２０に接続される端子として、正極電源端子Ｔ１１と、負極電源端子Ｔ１２とを備える。
正極電源端子Ｔ１１（正極端子）は、単層熱電素子２０の正電極２１が接続される。
負極電源端子Ｔ１２（負極端子）は、単層熱電素子２０の負電極２２が接続される。
正極電源端子Ｔ１１（正極端子）は、単層熱電素子２０の正電極２１が接続される。
負極電源端子Ｔ１２（負極端子）は、単層熱電素子２０の負電極２２が接続される。
【0030】
昇圧回路１０は、その内部素子として、誘導素子１１と、第１スイッチ素子１２と、第２スイッチ素子１３と、容量素子１４とを備える。
【0031】
誘導素子１１は、例えばコイルであって、誘導性の電気特性（誘導性リアクタンス）を有している。誘導素子１１は、第１端子１１１と第２端子１１２とを備え、正極電源端子Ｔ１１に第１端子１１１が接続される。本実施形態の誘導素子１１は、直流抵抗値が１０［ｍΩ］未満である。すなわち、本実施形態の誘導素子１１は、直流抵抗値が１０［ｍΩ］未満の素子が選定されている。
【0032】
第１スイッチ素子１２および第２スイッチ素子１３は、いずれも、例えば電界効果トランジスタ（ＦＥＴ）である。
第１スイッチ素子１２は、第１制御端子１２１（例えば、ゲート端子）と、第１入力端子１２２（例えば、ドレイン端子）と、第１出力端子１２３（例えば、ソース端子）とを備える。第１スイッチ素子１２は、誘導素子１１の第２端子１１２に第１入力端子１２２が、負極電源端子Ｔ１２（負極端子）に第１出力端子１２３が接続される。
第１スイッチ素子１２は、第１制御端子１２１（例えば、ゲート端子）と、第１入力端子１２２（例えば、ドレイン端子）と、第１出力端子１２３（例えば、ソース端子）とを備える。第１スイッチ素子１２は、誘導素子１１の第２端子１１２に第１入力端子１２２が、負極電源端子Ｔ１２（負極端子）に第１出力端子１２３が接続される。
【0033】
第２スイッチ素子１３は、第２制御端子１３１（例えば、ゲート端子）と、第２入力端子１３２（例えば、ドレイン端子）と、第２出力端子１３３（例えば、ソース端子）とを備える。第２スイッチ素子１３は、誘導素子１１の第２端子１１２に第２入力端子１３２が接続される。
【0034】
容量素子１４は、例えばコンデンサであって、容量性の電気特性（容量性リアクタンス）を有している。容量素子１４は、一端（第１容量端子１４１）が第２スイッチ素子１３の第２出力端子１３３に接続され、他端（第２容量端子１４２）が負極電源端子Ｔ１２（負極端子）に接続される。
【0035】
昇圧回路１０は、負荷４０に接続される端子として、正極負荷端子Ｔ１３と負極負荷端子Ｔ１４とを備える。正極負荷端子Ｔ１３は、容量素子１４の一端（第１容量端子１４１）に接続される。負極負荷端子Ｔ１４は、容量素子１４の他端（第２容量端子１４２）に接続される。
【0036】
昇圧回路１０は、制御装置３０に接続される端子として、第１制御入力端子Ｔ１５と、第２制御入力端子Ｔ１６とを備える。第１制御入力端子Ｔ１５は、第１スイッチ素子１２の第１制御端子１２１（例えば、ゲート端子）に接続される。第２制御入力端子Ｔ１６は、第２スイッチ素子１３の第２制御端子１３１（例えば、ゲート端子）に接続される。
【0037】
上述した回路構成により、昇圧回路１０は、いわゆる昇圧型ＤＣ-ＤＣコンバータ（昇圧チョッパ）として機能する。
【0038】
制御装置３０は、制御部３１を備えている。この制御部３１は、いわゆる演算増幅器（ＯＰアンプ）や抵抗素子、コンデンサなどのアナログ素子で構成されており、第１スイッチ素子１２や第２スイッチ素子１３の動作タイミングを制御する。また、制御部３１は、演算増幅器（ＯＰアンプ）を使用せずに、複数のトランジスタを組み合わせたディスクリート回路として構成されていてもよい。すなわち、制御部３１は、スイッチングのタイミング制御を行うアナログ回路である。このように構成された制御装置３０は、きわめて小さな電力で動作することができる。
なお、制御装置３０は、電力収支が満たせば組み込み型マイクロコンピュータとして構成されていてもよい。この場合、例えば、制御部３１と、記憶部３２とを備えている。記憶部３２は、半導体メモリ等を備えており、制御部３１の動作を規定するプログラムやデータが予め記憶されている。制御装置３０は、昇圧回路１０の容量素子１４に蓄えられている電力で動作する。なお、同図において、昇圧回路１０から制御装置３０に対する電力供給経路の図示は省略している。
制御部３１は、例えば、組み込み型マイクロコンピュータを備えており、記憶部３２に記憶されているプログラムに基づいて動作することにより、各種の機能を提供する。
以下の説明において、制御部３１と記載した場合、上述したアナログ回路であってもよいし、組み込み型マイクロコンピュータであってもよい。
なお、制御装置３０は、電力収支が満たせば組み込み型マイクロコンピュータとして構成されていてもよい。この場合、例えば、制御部３１と、記憶部３２とを備えている。記憶部３２は、半導体メモリ等を備えており、制御部３１の動作を規定するプログラムやデータが予め記憶されている。制御装置３０は、昇圧回路１０の容量素子１４に蓄えられている電力で動作する。なお、同図において、昇圧回路１０から制御装置３０に対する電力供給経路の図示は省略している。
制御部３１は、例えば、組み込み型マイクロコンピュータを備えており、記憶部３２に記憶されているプログラムに基づいて動作することにより、各種の機能を提供する。
以下の説明において、制御部３１と記載した場合、上述したアナログ回路であってもよいし、組み込み型マイクロコンピュータであってもよい。
【0039】
制御部３１は、第１スイッチ素子１２の第１制御端子１２１に第１制御信号Ｓ１を、第２スイッチ素子１３の第２制御端子１３１に第２制御信号Ｓ２を、それぞれ出力する。
【0040】
第１制御信号Ｓ１は、第１スイッチ素子１２の第１制御端子１２１（例えば、ゲート端子）を駆動することにより、第１スイッチ素子１２をオン状態またはオフ状態に制御する。
第１スイッチ素子１２のオン状態とは、第１スイッチ素子１２の第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間の抵抗値が十分に低くされ、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間が導通状態になることをいう。
本実施形態の第１スイッチ素子１２は、オン状態である場合の直流抵抗値（オン抵抗）が、１０［ｍΩ］未満である。すなわち、本実施形態の第１スイッチ素子１２は、オン抵抗が１０［ｍΩ］未満の素子が選定されている。
第１スイッチ素子１２のオフ状態とは、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間の抵抗値が十分に高くされ、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間が非導通状態になることをいう。
第１スイッチ素子１２のオン状態とは、第１スイッチ素子１２の第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間の抵抗値が十分に低くされ、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間が導通状態になることをいう。
本実施形態の第１スイッチ素子１２は、オン状態である場合の直流抵抗値（オン抵抗）が、１０［ｍΩ］未満である。すなわち、本実施形態の第１スイッチ素子１２は、オン抵抗が１０［ｍΩ］未満の素子が選定されている。
第１スイッチ素子１２のオフ状態とは、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間の抵抗値が十分に高くされ、第１入力端子１２２（例えば、ドレイン端子）と第１出力端子１２３（例えば、ソース端子）との間が非導通状態になることをいう。
【0041】
第２制御信号Ｓ２は、第２スイッチ素子１３の第２制御端子１３１（例えば、ゲート端子）を駆動することにより、第２スイッチ素子１３をオン状態またはオフ状態に制御する。
第２スイッチ素子１３のオン状態とは、第２スイッチ素子１３の第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間の抵抗値が十分に低くされ、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間が導通状態になることをいう。
第２スイッチ素子１３のオフ状態とは、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間の抵抗値が十分に高くされ、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間が非導通状態になることをいう。
第２スイッチ素子１３のオン状態とは、第２スイッチ素子１３の第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間の抵抗値が十分に低くされ、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間が導通状態になることをいう。
第２スイッチ素子１３のオフ状態とは、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間の抵抗値が十分に高くされ、第２入力端子１３２（例えば、ドレイン端子）と第２出力端子１３３（例えば、ソース端子）との間が非導通状態になることをいう。
【0042】
なお、本実施形態の第２スイッチ素子１３は、オン状態である場合の直流抵抗値（オン抵抗）が、１０［ｍΩ］未満であることが望ましい。すなわち、本実施形態の第２スイッチ素子１３は、オン抵抗が１０［ｍΩ］未満の素子が選定されることが望ましい。
【0043】
なお、上述した説明では、誘導素子１１の直流抵抗値、第１スイッチ素子１２のオン抵抗、それぞれ１０［ｍΩ］未満であることが好ましいとして説明した。
さらに、単層熱電素子２０の内部抵抗である抵抗ＲIN（内部抵抗ＲIN）、誘導素子１１の直流抵抗値である抵抗ＲL（直流抵抗ＲL）、第１スイッチ素子１２のオン抵抗である抵抗ＲON（オン抵抗ＲON）、および、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCAB（配線抵抗ＲCAB）が、それぞれ１０［ｍΩ］未満であれば、より好ましい。
さらに、単層熱電素子２０の内部抵抗である抵抗ＲIN（内部抵抗ＲIN）、誘導素子１１の直流抵抗値である抵抗ＲL（直流抵抗ＲL）、第１スイッチ素子１２のオン抵抗である抵抗ＲON（オン抵抗ＲON）、および、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCAB（配線抵抗ＲCAB）が、それぞれ１０［ｍΩ］未満であれば、より好ましい。
【0044】
具体的には、電圧ＶOCを単層熱電素子２０の開放電圧、抵抗ＲINを単層熱電素子２０の内部抵抗、抵抗ＲLを誘導素子１１の直流抵抗、抵抗ＲONを第１スイッチ素子１２のオン抵抗、抵抗ＲCABを配線抵抗とした場合、正極負荷端子Ｔ１３および負極負荷端子Ｔ１４から見込んだ負荷４０の入力インピーダンス（つまり、負荷抵抗）を最適化した場合の最大の出力電力ＰOUTは、式（１）で表される。熱電素子（例えば、単層熱電素子２０。以下の説明において同じ。）と昇圧回路１０の間のインピーダンスマッチングを考えると、熱電素子から取り出せる電力の最大値はVOC^2 / 4RINである（式中の＾（ハット）は、べき乗を表す。VOCは電圧ＶOC、RINは内部抵抗ＲINを意味する。以下の説明において同じ。）。しかし、熱電素子と昇圧回路１０とを組み合わせたものから取り出せる電力の最大値ＰOUTは、VOC^2 / 4RINでは与えられず、RINの部分を、電源回路内部の寄生抵抗も含めたRIN + RL + RON + RCABに置き換えなければならない（式中のRLは直流抵抗ＲL、RONはオン抵抗ＲON、RCABは配線抵抗ＲCABを意味する。以下の説明において同じ。）。つまり熱電素子のRINと昇圧回路１０の寄生抵抗成分（RL + RON + RCAB）を個別に考えていては正しい設計値は得られず、両者をまとめた（RIN + RL + RON + RCAB）という形で協調設計しなければならない。この点が本実施形態における重要な点である。熱電素子の開放電圧VOCが１［ｍＶ］よりも十分大きい場合は、RINが比較的大きくなるためRL + RON + RCABを無視することができ、従ってこれまでRL + RON + RCABはPOUTに直接影響してこなかった（式中のPOUTは出力電力ＰOUTを意味する。以下の説明において同じ。）。しかし、熱電素子の開放電圧VOCが1mV程度しか得られない場合は、RINが極めて小さくなることからRL + RON + RCABがPOUTに強く影響してしまう。その結果、１［ｍＶ］からの昇圧回路においてはRL + RON + RCABを十分考慮して小さく設計する必要があり、その値は、必要なPOUTと発電素子のVOCが与えられたとき、式（１）で与えられる。
【0045】
【数1】
【0046】
ここで、出力電力ＰOUTを数十[μＷ]とする場合、単層熱電素子２０からの入力電圧ＶOCが１[ｍＶ]である場合、単層熱電素子２０の内部抵抗である抵抗ＲIN、誘導素子１１の直流抵抗値である抵抗ＲL、第１スイッチ素子１２のオン抵抗である抵抗ＲON、および、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCABが、それぞれ１０［ｍΩ］未満であることが好ましい。なお、抵抗ＲIN、抵抗ＲL、抵抗ＲONおよび抵抗ＲCABを合成した抵抗を合成抵抗Ｒｓともいう。
【0047】
図３は、本実施形態の昇圧回路の等価抵抗を示す図である。昇圧回路１０は、単層熱電素子２０から正極電源端子Ｔ１１、誘導素子１１、第１スイッチ素子１２、負極電源端子Ｔ１２を通り、単層熱電素子２０に戻る回路を構成する。同図には、この回路の各部の等価抵抗を示す。
具体的には、抵抗２４は、単層熱電素子２０の等価抵抗（抵抗ＲIN）である。なお、抵抗ＲINの抵抗値は極めて小さいため、以下の説明においては記載を省略する場合がある。
抵抗１１４は、誘導素子１１の等価抵抗である。
抵抗１２５は、第１スイッチ素子１２のオン抵抗の等価抵抗である。なお、同図においては、第１スイッチ素子１２は、オン抵抗を考慮しない等価スイッチ素子１２４と、オン抵抗の等価抵抗である抵抗１２５とに分けて示している。
抵抗１５１は、単層熱電素子２０から誘導素子１１に至る配線の等価抵抗である。抵抗１５２は、誘導素子１１から第１スイッチ素子１２に至る配線の等価抵抗である。抵抗１５３は、第１スイッチ素子１２から単層熱電素子２０に至る配線の等価抵抗である。
具体的には、抵抗２４は、単層熱電素子２０の等価抵抗（抵抗ＲIN）である。なお、抵抗ＲINの抵抗値は極めて小さいため、以下の説明においては記載を省略する場合がある。
抵抗１１４は、誘導素子１１の等価抵抗である。
抵抗１２５は、第１スイッチ素子１２のオン抵抗の等価抵抗である。なお、同図においては、第１スイッチ素子１２は、オン抵抗を考慮しない等価スイッチ素子１２４と、オン抵抗の等価抵抗である抵抗１２５とに分けて示している。
抵抗１５１は、単層熱電素子２０から誘導素子１１に至る配線の等価抵抗である。抵抗１５２は、誘導素子１１から第１スイッチ素子１２に至る配線の等価抵抗である。抵抗１５３は、第１スイッチ素子１２から単層熱電素子２０に至る配線の等価抵抗である。
【0048】
なお、抵抗１５１は、単層熱電素子２０から誘導素子１１に至る配線の等価抵抗であるとしたが、これに限られない。例えば、単層熱電素子２０から正極電源端子Ｔ１１に至る配線の抵抗値が十分小さければ、抵抗１５１は、正極電源端子Ｔ１１から誘導素子１１に至る配線の等価抵抗であるとしてもよい。
同様に、抵抗１５３は、第１スイッチ素子１２から単層熱電素子２０に至る配線の等価抵抗であるとしたが、これに限られない。例えば、負極電源端子Ｔ１２から単層熱電素子２０に至る配線の抵抗値が十分小さければ、抵抗１５３は、第１スイッチ素子１２から負極電源端子Ｔ１２に至る配線の等価抵抗であるとしてもよい。
同様に、抵抗１５３は、第１スイッチ素子１２から単層熱電素子２０に至る配線の等価抵抗であるとしたが、これに限られない。例えば、負極電源端子Ｔ１２から単層熱電素子２０に至る配線の抵抗値が十分小さければ、抵抗１５３は、第１スイッチ素子１２から負極電源端子Ｔ１２に至る配線の等価抵抗であるとしてもよい。
【0049】
制御部３１は、第１制御信号Ｓ１および第２制御信号Ｓ２を、それぞれ所定のデューティ比にして出力し、第１スイッチ素子１２および第２スイッチ素子１３を交互にオン／オフ制御することにより、単層熱電素子２０が出力する直流電力を昇圧する。
【0050】
図４は、本実施形態の制御装置３０が出力する制御信号の波形の一例を示す図である。同図（Ａ）は、制御装置３０が出力する第１制御信号Ｓ１の波形の一例を示す。同図において横軸は時刻ｔ、縦軸は第１制御端子１２１への印加電圧Ｖ１を示す。印加電圧Ｖ１について、電圧Ｖ１Ｌが第１スイッチ素子１２をオフ状態にする電圧を、電圧Ｖ１Ｈが第１スイッチ素子１２をオン状態にする電圧を示す。
第１制御信号Ｓ１は、所定のデューティ比によって、第１スイッチ素子１２のオン／オフを制御する信号である。同図に示す第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）は、第１スイッチ素子１２をオン状態に維持している時間である。第１オフ時間Ｔ１ｏｆｆ（第２時間Ｔ２）は、第１スイッチ素子１２をオフ状態に維持している時間である。第１オン時間Ｔ１ｏｎと第１オフ時間Ｔ１ｏｆｆとを合計した時間、すなわち、第１時間Ｔ１と第２時間Ｔ２とを合計した時間を、スイッチング周期τともいう。
第１制御信号Ｓ１は、所定のデューティ比によって、第１スイッチ素子１２のオン／オフを制御する信号である。同図に示す第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）は、第１スイッチ素子１２をオン状態に維持している時間である。第１オフ時間Ｔ１ｏｆｆ（第２時間Ｔ２）は、第１スイッチ素子１２をオフ状態に維持している時間である。第１オン時間Ｔ１ｏｎと第１オフ時間Ｔ１ｏｆｆとを合計した時間、すなわち、第１時間Ｔ１と第２時間Ｔ２とを合計した時間を、スイッチング周期τともいう。
【0051】
同図（Ｂ）は、制御装置３０が出力する第２制御信号Ｓ２の波形の一例を示す。同図において横軸は時刻ｔ、縦軸は第２制御端子１３１への印加電圧Ｖ２を示す。印加電圧Ｖ２について、電圧Ｖ２Ｌが第２スイッチ素子１３をオフ状態にする電圧を、電圧Ｖ２Ｈが第２スイッチ素子１３をオン状態にする電圧を示す。
第２制御信号Ｓ２は、所定のデューティ比によって、第２スイッチ素子１３のオン／オフを制御する信号である。同図に示す第２オン時間Ｔ２ｏｎは、第２スイッチ素子１３をオン状態に維持している時間であり、上述した第２時間Ｔ２に一致する。第２オフ時間Ｔ２ｏｆｆは、第２スイッチ素子１３をオフ状態に維持している時間であり、上述した第１時間Ｔ１に一致する。第２オン時間Ｔ２ｏｎと第２オフ時間Ｔ２ｏｆｆとを合計した時間は、上述したスイッチング周期τに一致する。
第２制御信号Ｓ２は、所定のデューティ比によって、第２スイッチ素子１３のオン／オフを制御する信号である。同図に示す第２オン時間Ｔ２ｏｎは、第２スイッチ素子１３をオン状態に維持している時間であり、上述した第２時間Ｔ２に一致する。第２オフ時間Ｔ２ｏｆｆは、第２スイッチ素子１３をオフ状態に維持している時間であり、上述した第１時間Ｔ１に一致する。第２オン時間Ｔ２ｏｎと第２オフ時間Ｔ２ｏｆｆとを合計した時間は、上述したスイッチング周期τに一致する。
【0052】
同図（Ｃ）は、第１制御信号Ｓ１および第２制御信号Ｓ２によって制御された結果、誘導素子１１に流れるコイル電流ＩＬの波形の一例を示す。同図において横軸は時刻ｔ、縦軸はコイル電流ＩＬの電流値を示す。電流値ＩＬＨは、コイル電流ＩＬの最大値の一例を示す。電流値ＩＬＬは、コイル電流ＩＬの最小値の一例を示す。
【0053】
なお、仮に、第１スイッチ素子１２と、第２スイッチ素子１３とが同時にオン状態にされた場合、容量素子１４から、第２スイッチ素子１３および第１スイッチ素子１２を介して、負極負荷端子Ｔ１４側に漏れ電流が発生する場合がある。この場合、容量素子１４に十分な電荷を蓄積できず、出力電圧が低下する原因となり得る。
【0054】
本実施形態の制御部３１は、第１スイッチ素子１２と、第２スイッチ素子１３とを同時にオン状態にしないように制御するように、回路の各アナログ素子のパラメータが設定されている（或いは、記憶部３２に記憶されているプログラムが設定されている）。すなわち、制御部３１は、第１制御信号Ｓ１が第１スイッチ素子１２をオン状態に維持する時間と、第２制御信号Ｓ２が第２スイッチ素子１３をオン状態に維持する時間とが重ならないようにして、第１スイッチ素子１２および第２スイッチ素子１３をオン／オフ制御する。
【0055】
このように構成された昇圧装置１によれば、容量素子１４から、第２スイッチ素子１３および第１スイッチ素子１２を介して、負極負荷端子Ｔ１４側に漏れ電流が発生することを抑止することができる。
【0056】
ここで、正極電源端子Ｔ１１と負極電源端子Ｔ１２との間の電圧（つまり、単層熱電素子２０の出力電圧）を入力電圧ＶOCとし、正極負荷端子Ｔ１３と負極負荷端子Ｔ１４との間の電圧（つまり、負荷４０に出力される電圧）を出力電圧Ｖoutとする。この場合、入力電圧ＶOC、出力電圧Ｖoutと、第１オン時間Ｔ１ｏｎ（第１時間Ｔ１とも記載する。）、第２オン時間Ｔ２ｏｎ（第２時間Ｔ２とも記載する。）とは、抵抗成分を無視した近似として、式（２）に示す関係を有する。
【0057】
【数2】
【0058】
本実施形態の制御部３１は、第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）と、第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）との比を１００倍以上にして、第１制御信号Ｓ１および第２制御信号Ｓ２を出力する。
すなわち、第１制御信号Ｓ１が第１スイッチ素子１２をオン状態に維持する時間である第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）と、第２制御信号Ｓ２が第２スイッチ素子１３をオン状態に維持する時間である第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）とについて、第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）は、第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）の１００倍以上の時間である。
すなわち、第１制御信号Ｓ１が第１スイッチ素子１２をオン状態に維持する時間である第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）と、第２制御信号Ｓ２が第２スイッチ素子１３をオン状態に維持する時間である第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）とについて、第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）は、第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）の１００倍以上の時間である。
【0059】
このように構成された昇圧装置１によれば、入力電圧ＶOC（つまり、単層熱電素子２０の出力電圧）が１．０～１．５［ｍＶ］程度であったとしても、上述した第１オン時間Ｔ１ｏｎ（第１時間Ｔ１）と第２オン時間Ｔ２ｏｎ（第２時間Ｔ２）との比を、数百倍（例えば、７００倍）から１０００倍程度（例えば、１０００倍）にすれば、出力電圧Ｖoutを１．０［Ｖ］程度にまで昇圧することができる。したがって、昇圧装置１によれば、構成が簡素な単層熱電素子２０を使用しても、一般的な電子回路（例えば、センサ回路や通信回路）が動作する１．０［Ｖ］程度の電力を供給することができる。
【0060】
なお、図４（Ｃ）に示すコイル電流ＩＬの波形の周期をスイッチング周期τとする。単層熱電素子２０の内部抵抗である抵抗ＲIN、誘導素子１１の直流抵抗値である抵抗ＲL、第１スイッチ素子１２のオン抵抗である抵抗ＲON、および、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCABの合成値を合成抵抗Ｒｓとする。誘導素子１１のインダクタンスをインダクタンスＬとする。
この場合、抵抗によるジュール損失を無視できる条件を、周期τ、合成抵抗Ｒｓ、およびインダクタンスＬによって示すと、式（３）となる。合成抵抗ＲｓとインダクタンスＬとの直列接続回路の時定数は（Ｌ／Ｒs）であり、換言すると、式（３）は、この時定数（すなわち、式（３）の左辺）よりもスイッチング周期τ（すなわち、式（３）の右辺）が十分に短ければ、合成抵抗Ｒｓにけるジュール損失が無視できることを意味している。
この場合、抵抗によるジュール損失を無視できる条件を、周期τ、合成抵抗Ｒｓ、およびインダクタンスＬによって示すと、式（３）となる。合成抵抗ＲｓとインダクタンスＬとの直列接続回路の時定数は（Ｌ／Ｒs）であり、換言すると、式（３）は、この時定数（すなわち、式（３）の左辺）よりもスイッチング周期τ（すなわち、式（３）の右辺）が十分に短ければ、合成抵抗Ｒｓにけるジュール損失が無視できることを意味している。
【0061】
【数3】
【0062】
第１スイッチ素子１２のゲート容量を容量Ｃ１とし、第２スイッチ素子１３のゲート容量を容量Ｃ２とし、制御電圧を制御電圧ＶCONTとすると、昇圧回路１０での制御に必要な制御電力ＰCONTは、式（４）で表せる。ここで、制御電圧ＶCONTとは、第１スイッチ素子１２の第１制御端子１２１、および第２スイッチ素子１３の第２制御端子１３１に印加される、いわゆるゲート駆動電圧である。また、制御電力ＰCONTとは、第１スイッチ素子１２および第２スイッチ素子１３のスイッチング動作に必要な制御側の消費電力である。なお、式（４）は、容量Ｃ１および容量Ｃ２の充電１回あたりに必要なエネルギー（充電エネルギー）は、充電電流によるジュール損失分を加味すると［（Ｃ１＋Ｃ２）ＶCONT２］（つまり、式（４）右辺分子）であり、この充電エネルギーをスイッチング周期τ（すなわち、式（４）の右辺分母）で割れば、制御電力ＰCONTが導出されることを意味している。
【0063】
【数4】
【0064】
単層熱電素子２０から昇圧回路１０に供給される電力に基づいて、昇圧回路１０から出力される電力（すなわち、昇圧後の電力）を出力電力ＰOUTとして、昇圧回路１０における損失がほぼゼロであるとすると、上述した式（１）が成り立つ。
なお、Ｄ＝Ｔ１／（Ｔ２＋Ｔ２）と置き、スイッチング周期τの１周期中のインダクタンスＬの電流の増加分と減少分とが等しいとし、インダクタンスＬの平均電流を電流ＩLとすれば、式（５Ａ）が成り立つ。また、昇圧回路１０から負荷４０に出力される出力電流と、負荷４０（ＲLOAD）が消費する電流が等しいという条件（定常条件）から、式（５Ｂ）が成り立つ。
これら式（５Ａ）および式（５Ｂ）を連立することにより、昇圧比ｇが式（５Ｃ）によって表され、負荷４０（ＲLOAD）で消費される電力（すなわち、出力電力ＰOUT）が式（５Ｄ）によって表される。
式（５Ｄ）で表される出力電力ＰOUTが最大値をとる条件は、負荷４０（ＲLOAD）を変数として、式（５Ｄ）の右辺の分母が最小値をとる条件となり、出力電力ＰOUTが取り得る最大値を求めることによって、上述した式（１）が導出される。
なお、Ｄ＝Ｔ１／（Ｔ２＋Ｔ２）と置き、スイッチング周期τの１周期中のインダクタンスＬの電流の増加分と減少分とが等しいとし、インダクタンスＬの平均電流を電流ＩLとすれば、式（５Ａ）が成り立つ。また、昇圧回路１０から負荷４０に出力される出力電流と、負荷４０（ＲLOAD）が消費する電流が等しいという条件（定常条件）から、式（５Ｂ）が成り立つ。
これら式（５Ａ）および式（５Ｂ）を連立することにより、昇圧比ｇが式（５Ｃ）によって表され、負荷４０（ＲLOAD）で消費される電力（すなわち、出力電力ＰOUT）が式（５Ｄ）によって表される。
式（５Ｄ）で表される出力電力ＰOUTが最大値をとる条件は、負荷４０（ＲLOAD）を変数として、式（５Ｄ）の右辺の分母が最小値をとる条件となり、出力電力ＰOUTが取り得る最大値を求めることによって、上述した式（１）が導出される。
【0065】
【数5】
【0066】
ここで、出力電力ＰOUTに対して、制御電力ＰCONTを無視できる条件は、式（６）に示すとおりである。
【0067】
【数6】
【0068】
上述した式（６）に式（１）及び式（４）を代入することにより、式（７）が導出される。
【0069】
【数7】
【0070】
現実に入手可能な誘導素子１１および容量素子１４の代表的なパラメータとして、インダクタンスＬが０．１［ｍＨ］であり、キャパシタンスＣが１［μＦ］であるとする。この場合、式（７）は、スイッチング周期τを、１０の（－４）乗［ｓ］よりも十分に大きくすべきであることを示している。すなわち、この結果は、周期τの逆数であるスイッチング周波数を、最大でも５［ｋＨｚ］以下（例えば、１００［Ｈｚ］から５［ｋＨｚ］まで）とすれば、昇圧回路１０が現実的に成立することを示している。
【0071】
ここで、第１制御信号Ｓ１が第１スイッチ素子１２をオン状態に維持するオン時間と、第１スイッチ素子１２をオフ状態に維持するオフ時間とを１周期とするスイッチング周期（すなわち、スイッチング周期τ）の逆数を第１スイッチング周波数とする。
第２制御信号Ｓ２が第２スイッチ素子１３をオン状態に維持するオン時間と、第２スイッチ素子１３をオフ状態に維持するオフ時間とを１周期とするスイッチング周期（すなわち、スイッチング周期τ）の逆数を第２スイッチング周波数とする。
誘導素子１１のインダクタンスＬが０．１［ｍＨ］以上であるとする。
第２制御信号Ｓ２が第２スイッチ素子１３をオン状態に維持するオン時間と、第２スイッチ素子１３をオフ状態に維持するオフ時間とを１周期とするスイッチング周期（すなわち、スイッチング周期τ）の逆数を第２スイッチング周波数とする。
誘導素子１１のインダクタンスＬが０．１［ｍＨ］以上であるとする。
【0072】
この場合、制御部３１は、第１スイッチング周波数と、第２スイッチング周波数とをいずれも５００ヘルツから５キロヘルツまでにして、第１スイッチ素子１２および第２スイッチ素子１３をオン／オフ制御する。
【0073】
このように構成された昇圧装置１によれば、現実的に入手可能な誘導素子１１、第１スイッチ素子１２、第２スイッチ素子１３、および容量素子１４を組み合わせることにより、入力電圧ＶOCが１［ｍＶ］程度（例えば、１．０～１．５［ｍＶ］程度）であったとしても、一般的な電子回路（例えば、センサ回路や通信回路）が動作する１．０［Ｖ］程度の電力を供給することができる。
すなわち、昇圧装置１は、現実的に入手可能な素子を組み合わせることにより、実現できる。
すなわち、昇圧装置１は、現実的に入手可能な素子を組み合わせることにより、実現できる。
【0074】
図５は、合成抵抗Ｒｓと出力電圧Ｖoutとの関係の一例を示す図である。上述したように、合成抵抗Ｒｓとは、単層熱電素子２０の内部抵抗である抵抗ＲIN、誘導素子１１の直流抵抗値である抵抗ＲL、第１スイッチ素子１２のオン抵抗である抵抗ＲON、および、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCABの合成値である。
同図は、昇圧装置１の各パラメータが上述したように誘導素子１１のインダクタンスＬが０．１［ｍＨ］、容量素子１４のキャパシタンスＣが１［μＦ］、スイッチング周波数が０．５～５［ｋＨｚ］であることを前提として、合成抵抗Ｒｓが仮に１０００［ｍΩ］である場合（同図のＶ１）、仮に１００［ｍΩ］である場合（同図のＶ２）、および本実施形態の合成抵抗Ｒｓの一例である１０［ｍΩ］である場合（同図のＶ３）についての出力電圧Ｖoutを、それぞれ示している。
同図に示すように、実施形態の合成抵抗Ｒｓの一例である１０［ｍΩ］である場合（同図のＶ３）には、合成抵抗Ｒｓがより大きい場合に比べて、十分に高い出力電圧Ｖoutが得られる。
同図は、昇圧装置１の各パラメータが上述したように誘導素子１１のインダクタンスＬが０．１［ｍＨ］、容量素子１４のキャパシタンスＣが１［μＦ］、スイッチング周波数が０．５～５［ｋＨｚ］であることを前提として、合成抵抗Ｒｓが仮に１０００［ｍΩ］である場合（同図のＶ１）、仮に１００［ｍΩ］である場合（同図のＶ２）、および本実施形態の合成抵抗Ｒｓの一例である１０［ｍΩ］である場合（同図のＶ３）についての出力電圧Ｖoutを、それぞれ示している。
同図に示すように、実施形態の合成抵抗Ｒｓの一例である１０［ｍΩ］である場合（同図のＶ３）には、合成抵抗Ｒｓがより大きい場合に比べて、十分に高い出力電圧Ｖoutが得られる。
【0075】
上述した実施形態の具体例について、より詳しく説明する。
以下の説明において、制御電圧ＶCONTは、１．５［Ｖ］である。誘導素子１１の抵抗ＲＬは、４［ｍΩ］である。配線抵抗である抵抗１５１は７［ｍΩ］、抵抗１５２は７［ｍΩ］、抵抗１５３は６［ｍΩ］であり、それらの合計である抵抗ＲCABは、２０［ｍΩ］である。容量素子１４のキャパシタンスＣは、１０［μＦ］である。また、正極電源端子Ｔ１１と、負極電源端子Ｔ１２との間に接続される入力キャパシタ（不図示）のキャパシタンスＣは、１［ｍＦ］である。
第１スイッチ素子１２のオン時間（第１オン時間Ｔ１ｏｎ）は、１０００［μｓ］、オフ時間（第１オフ時間Ｔ１ｏｆｆ）は、１［μｓ］である。第２スイッチ素子１３のオン時間（第２オン時間Ｔ２ｏｎ）は、０．８［μｓ］、オフ時間（第２オフ時間Ｔ２ｏｆｆ）は、１０００．２［μｓ］である。なお、第１スイッチ素子１２のターンオフから第２スイッチ素子１３のターンオンまでの時間および第２スイッチ素子１３のターンオフから第１スイッチ素子１２のターンオンまでの時間（いわゆるデッドタイム）は、いずれも０．１［μｓ］である。
以下の説明において、制御電圧ＶCONTは、１．５［Ｖ］である。誘導素子１１の抵抗ＲＬは、４［ｍΩ］である。配線抵抗である抵抗１５１は７［ｍΩ］、抵抗１５２は７［ｍΩ］、抵抗１５３は６［ｍΩ］であり、それらの合計である抵抗ＲCABは、２０［ｍΩ］である。容量素子１４のキャパシタンスＣは、１０［μＦ］である。また、正極電源端子Ｔ１１と、負極電源端子Ｔ１２との間に接続される入力キャパシタ（不図示）のキャパシタンスＣは、１［ｍＦ］である。
第１スイッチ素子１２のオン時間（第１オン時間Ｔ１ｏｎ）は、１０００［μｓ］、オフ時間（第１オフ時間Ｔ１ｏｆｆ）は、１［μｓ］である。第２スイッチ素子１３のオン時間（第２オン時間Ｔ２ｏｎ）は、０．８［μｓ］、オフ時間（第２オフ時間Ｔ２ｏｆｆ）は、１０００．２［μｓ］である。なお、第１スイッチ素子１２のターンオフから第２スイッチ素子１３のターンオンまでの時間および第２スイッチ素子１３のターンオフから第１スイッチ素子１２のターンオンまでの時間（いわゆるデッドタイム）は、いずれも０．１［μｓ］である。
【0076】
図６は、本実施形態の昇圧回路の誘導素子のインダクタンスごとの、スイッチング周波数と制御電力および出力電力との関係の一例を示す図である。ここで、スイッチング周波数ｆが上昇すると、出力電力ＰOUTが非線形に上昇し、制御電力ＰCONTが線形に上昇する。このとき、出力電力ＰOUTが制御電力ＰCONTを上回る（つまり、昇圧回路１０が電源装置として成立する）スイッチング周波数ｆの範囲が存在する。また、出力電力ＰOUTのスイッチング周波数ｆ特性は、誘導素子１１のインダクタンスＬの大きさに依存する。
上述した回路定数の場合、同図に示すように、出力電力ＰOUTが制御電力ＰCONTを十分に上回るためには、誘導素子１１のインダクタンスＬを十分に大きな値（例えば、１［ｍＨ］）とすることが好ましい。また、誘導素子１１のインダクタンスＬが１［ｍＨ］である場合、スイッチング周波数ｆを所定範囲（例えば、５００［Ｈｚ］から５［ｋＨｚ］）とすることが好ましい。
上述した回路定数の場合、同図に示すように、出力電力ＰOUTが制御電力ＰCONTを十分に上回るためには、誘導素子１１のインダクタンスＬを十分に大きな値（例えば、１［ｍＨ］）とすることが好ましい。また、誘導素子１１のインダクタンスＬが１［ｍＨ］である場合、スイッチング周波数ｆを所定範囲（例えば、５００［Ｈｚ］から５［ｋＨｚ］）とすることが好ましい。
【0077】
さらに、電流のリップルが十分小さくなければならない（式（８）に示す）。式（８）における抵抗ＲOUTは、正極負荷端子Ｔ１３および負極負荷端子Ｔ１４から見込んだ負荷４０の入力インピーダンス（つまり、負荷抵抗）である。
【0078】
【数8】
【0079】
すなわち、本実施例において、昇圧回路１０は、スイッチング周波数をｆ、単層熱電素子２０の内部抵抗を抵抗ＲIN、誘導素子１１のインダクタンスをインダクタンスＬ、誘導素子１１の直流抵抗を抵抗ＲＬ、第１スイッチ素子１２のオン抵抗（抵抗１２５）を抵抗ＲON、配線抵抗（抵抗１５１、抵抗１５２および抵抗１５３の合計）を抵抗ＲCAB、正極負荷端子Ｔ１３および負極負荷端子Ｔ１４の負荷抵抗を抵抗ＲOUTとして、式（９）を満たす。
【0080】
【数9】
【0081】
また、本実施例において、昇圧回路１０は、第１スイッチ素子１２のゲート容量を容量Ｃ１とし、第２スイッチ素子１３のゲート容量を容量Ｃ２とし、第１制御端子１２１および第２制御端子１３１に印加される制御電圧（ゲート電圧）を制御電圧ＶCONTとし、誘導素子を流れるコイル電流の波形の周期をスイッチング周期τとし、熱電素子（例えば、単層熱電素子２０）の内部抵抗である抵抗ＲINと、誘導素子１１の直流抵抗値である抵抗ＲLと、第１スイッチ素子１２のオン抵抗である抵抗ＲONと、これら単層熱電素子２０と誘導素子１１と第１スイッチ素子１２とをつなぐ回路の配線抵抗である抵抗ＲCABとの合成値を合成抵抗Ｒｓとし、正極電源端子Ｔ１１および負極電源端子Ｔ１２間の入力電圧（つまり、熱電素子の出力電圧）を電圧ＶOCとして、上述した式（７）を満たす。
【0082】
さらに、本実施形態の昇圧回路１０は、単層熱電素子２０が発電する電圧（つまり、昇圧回路１０の入力電圧である電圧ＶOC（言い換えると正極電源端子Ｔ１１および負極電源端子Ｔ１２間の入力電圧を電圧ＶOC）と、所要の出力電力ＰOUTとについて、式（１０）を満たす。
【0083】
【数10】
【0084】
またこの時、出力側に接続される負荷抵抗Ｒは、以下の式（１１）を満たすか、または出力側に負荷抵抗Ｒが接続された場合の出力端子の電圧が、出力端子を開放したときの電圧の半分である。
【0085】
【数11】
【0086】
図７は、本実施形態の昇圧回路の動作特性の一例を示す図である。
図７（Ａ）は、第１スイッチ素子１２のオン抵抗（抵抗１２５）の変化による、出力電圧Ｖoutの時間変化波形の一例を示す。同図において、縦軸は出力電圧Ｖout、横軸は時間を示す。同図は、第１スイッチ素子１２のオン抵抗（抵抗１２５）が十分に低い（例えば、１０［ｍΩ］未満である。一例として１［ｍΩ］である。）と、十分に高い出力電圧Ｖout（例えば、０．９［Ｖ］以上）を得ることができることを示す。図７（Ｂ）は、出力電圧Ｖoutと出力電力ＰOUTとの関係の一例を示す。同図において、縦軸は出力電力ＰOUT、横軸は出力電圧Ｖoutを示す。図７（Ｃ）は、第１スイッチ素子１２のオン抵抗（抵抗１２５）と、出力電力ＰOUTとの関係の一例を示す。同図においても、第１スイッチ素子１２のオン抵抗（抵抗１２５）が十分に低い（例えば、１０［ｍΩ］未満である。一例として１［ｍΩ］である。）と、十分に高い出力電力ＰOUT（例えば、６０［μＷ］以上）を得ることができることを示す。
なお、図７（Ｃ）のグラフのうち「Calculation」とは、前述の計算式を用いた算出結果、つまり、計算式に数値を代入して計算した値をプロットしたものであり、「Simulation」とは、市販の、回路モデルを用いたシミュレーションソフトウエアによる結果、つまり、回路図を作成して市販のsimulatorを回し、得られた電圧・電流・電力などの値をプロットしたものである。また、図７（Ａ）（Ｂ）のグラフはいずれも、抵抗ＲＬ＝１［ｍΩ］、抵抗ＲCAB＝内部抵抗ＲIN＝０、スイッチング周波数ｆ＝１［ｋＨｚ］とした場合の「Simulation」の結果を示す。以下の図８（Ｂ）において同様である。
すなわち、本実施形態において前述した式から導き出された結果が、ほぼ正しいことが判る。
図７（Ａ）は、第１スイッチ素子１２のオン抵抗（抵抗１２５）の変化による、出力電圧Ｖoutの時間変化波形の一例を示す。同図において、縦軸は出力電圧Ｖout、横軸は時間を示す。同図は、第１スイッチ素子１２のオン抵抗（抵抗１２５）が十分に低い（例えば、１０［ｍΩ］未満である。一例として１［ｍΩ］である。）と、十分に高い出力電圧Ｖout（例えば、０．９［Ｖ］以上）を得ることができることを示す。図７（Ｂ）は、出力電圧Ｖoutと出力電力ＰOUTとの関係の一例を示す。同図において、縦軸は出力電力ＰOUT、横軸は出力電圧Ｖoutを示す。図７（Ｃ）は、第１スイッチ素子１２のオン抵抗（抵抗１２５）と、出力電力ＰOUTとの関係の一例を示す。同図においても、第１スイッチ素子１２のオン抵抗（抵抗１２５）が十分に低い（例えば、１０［ｍΩ］未満である。一例として１［ｍΩ］である。）と、十分に高い出力電力ＰOUT（例えば、６０［μＷ］以上）を得ることができることを示す。
なお、図７（Ｃ）のグラフのうち「Calculation」とは、前述の計算式を用いた算出結果、つまり、計算式に数値を代入して計算した値をプロットしたものであり、「Simulation」とは、市販の、回路モデルを用いたシミュレーションソフトウエアによる結果、つまり、回路図を作成して市販のsimulatorを回し、得られた電圧・電流・電力などの値をプロットしたものである。また、図７（Ａ）（Ｂ）のグラフはいずれも、抵抗ＲＬ＝１［ｍΩ］、抵抗ＲCAB＝内部抵抗ＲIN＝０、スイッチング周波数ｆ＝１［ｋＨｚ］とした場合の「Simulation」の結果を示す。以下の図８（Ｂ）において同様である。
すなわち、本実施形態において前述した式から導き出された結果が、ほぼ正しいことが判る。
【0087】
図８は、本実施形態の昇圧回路の動作特性の他の一例を示す図である。図８（Ａ）は、誘導素子１１の抵抗ＲＬ（抵抗１１４）および配線抵抗（抵抗１５１、抵抗１５２および抵抗１５３の合計）である抵抗ＲCABとの合計値（抵抗ＲＬ＋抵抗ＲCAB）の変化による、出力電圧Ｖoutの時間変化波形の一例を示す。同図は、抵抗ＲＬ＋抵抗ＲCABが十分に低い（例えば、１０［ｍΩ］未満である）と、十分に高い出力電圧Ｖout（例えば、０．９［Ｖ］以上）を得ることができることを示す。図８（Ｂ）は、抵抗ＲＬ＋抵抗ＲCABと、出力電力ＰOUTとの関係の一例を示す。同図においても、抵抗ＲＬ＋抵抗ＲCABが十分に低い（例えば、１０［ｍΩ］未満である）と、十分に高い出力電力ＰOUT（例えば、６０［μＷ］以上）を得ることができることを示す。
【0088】
なお、本実施形態の昇圧装置１は、上述した昇圧回路１０の後段に第２の昇圧回路（構成は、昇圧回路１０と同様である）を縦続接続（カスケード接続）した構成であってもよい。すなわち、昇圧装置１は、上述した昇圧回路１０といずれも同様の構成である前段の昇圧回路１０－１と、次段の昇圧回路１０－２とを備え、前段の昇圧回路１０－１の正極負荷端子Ｔ１３に、次段の昇圧回路１０－２の正極電源端子Ｔ１１が接続され、前段の昇圧回路１０－１の負極負荷端子Ｔ１４に、次段の昇圧回路１０－２の負極電源端子Ｔ１２が接続される構成であってもよい。この場合、次段の昇圧回路１０－２の正極負荷端子Ｔ１３および負極負荷端子Ｔ１４の間に負荷４０が接続される。
【0089】
以上、本発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、熱電材料としてビスマス・テルライドから作られる材料としたが、これ以外の材料であっても、抵抗値などのパラメータが適合するものであればよい。
また、単層熱電素子として前述の熱電材料２３の形状に限らず、他の形状、例えば、断面積や熱流方向の寸法が、前述した熱電材料２３とは異なったものでもよい。形状に応じて昇圧回路を構成する各素子の素子パラメータ、即ち抵抗値やインダクタの値が適したものに変更されたものでもよい。
また、単層熱電素子を直列にいくつか或いは多段接続したものを用いる場合にも、同様に各素子パラメータをそれに適したものに変更してもよい。
例えば、熱電材料としてビスマス・テルライドから作られる材料としたが、これ以外の材料であっても、抵抗値などのパラメータが適合するものであればよい。
また、単層熱電素子として前述の熱電材料２３の形状に限らず、他の形状、例えば、断面積や熱流方向の寸法が、前述した熱電材料２３とは異なったものでもよい。形状に応じて昇圧回路を構成する各素子の素子パラメータ、即ち抵抗値やインダクタの値が適したものに変更されたものでもよい。
また、単層熱電素子を直列にいくつか或いは多段接続したものを用いる場合にも、同様に各素子パラメータをそれに適したものに変更してもよい。
【0090】
なお、制御装置３０は上述したように内部にコンピュータを有していてもよい。この場合、制御装置３０の各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
【0091】
また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
【符号の説明】
【0092】
１…昇圧装置、１０…昇圧回路、１１…誘導素子、１２…第１スイッチ素子、１３…第２スイッチ素子、１４…容量素子、２０…単層熱電素子、３０…制御装置、４０…負荷
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】