特開 2024-166780 フェーズドアレイアンテナモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024166780

(43)【公開日】2024-11-29

(54)【発明の名称】フェーズドアレイアンテナモジュール

(51)【国際特許分類】

   H01Q 3/26 20060101AFI20241122BHJP

   H04B 7/06 20060101ALI20241122BHJP

   H04B 7/08 20060101ALI20241122BHJP

   H01Q 21/06 20060101ALI20241122BHJP

   H01Q 21/24 20060101ALN20241122BHJP

【ＦＩ】

H01Q3/26 Z

H04B7/06 950

H04B7/08 800

H01Q21/06

H01Q21/24

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023083116

(22)【出願日】2023-05-19

(71)【出願人】

【識別番号】000005186

【氏名又は名称】株式会社フジクラ

(74)【代理人】

【識別番号】100141139

【弁理士】

【氏名又は名称】及川 周

(74)【代理人】

【識別番号】100169764

【弁理士】

【氏名又は名称】清水 雄一郎

(74)【代理人】

【識別番号】100206081

【弁理士】

【氏名又は名称】片岡 央

(74)【代理人】

【識別番号】100188891

【弁理士】

【氏名又は名称】丹野 拓人

(72)【発明者】

【氏名】田邊 宏行

(72)【発明者】

【氏名】佐久間 健

【テーマコード（参考）】

5J021

【Ｆターム（参考）】

5J021AA05

5J021AA09

5J021AA11

5J021FA06

5J021FA12

5J021FA26

5J021FA29

5J021FA31

5J021GA02

5J021HA10

5J021JA05

5J021JA08

(57)【要約】

【課題】遷移時間を短縮することができ、ストローブラッチ信号を送信するタイミングの制約を解消することもできるフェーズドアレイアンテナモジュールを提供する。
【解決手段】フェーズドアレイアンテナモジュール１は、複数のアンテナ素子２１の各々で送受信される信号の強度及び位相の少なくとも一方を調整するアナログ回路部１３と、アナログ回路部１３を制御するデジタル制御部１７と、アナログ回路部１３とデジタル制御部１７との間に設けられ、ストローブラッチ信号ＳＬ２が入力された場合に、デジタル制御部１７から出力される制御信号Ｃ１をラッチし、アナログ回路部１３に出力するストローブ機構部１２と、制御信号Ｃ１が確定した状態であるか否かを判定する状態判定部１８と、状態判定部１８からレディ信号ＲＤが出力された場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ２を出力するタイミング調整部１９と、を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

複数のアンテナ素子の各々で送受信される信号の強度及び位相の少なくとも一方を調整するアナログ回路部と、
前記アナログ回路部を制御するデジタル制御部と、
前記アナログ回路部と前記デジタル制御部との間に設けられ、ストローブラッチ動作を指示する指示信号が入力された場合に、前記デジタル制御部から出力される制御信号をラッチし、前記アナログ回路部に出力するストローブ機構部と、
前記制御信号が確定した状態であるか否かを判定する状態判定部と、
前記指示信号が入力され、且つ前記状態判定部から出力される判定信号が、前記制御信号が確定した状態である旨を示すものである場合に、前記ストローブ機構部に対して前記指示信号を出力するタイミング調整部と、
を備えるフェーズドアレイアンテナモジュール。

【請求項2】

外部から送信されてくる制御コマンドを受信して前記デジタル制御部に出力するインターフェイス部を更に備え、
前記状態判定部は、前記インターフェイス部の状態と前記デジタル制御部の状態とに基づいて、前記制御信号が確定した状態であるか否かを判定する、
請求項１記載のフェーズドアレイアンテナモジュール。

【請求項3】

前記インターフェイス部は、前記制御コマンドを受信した場合に、ビジー状態を示す第１ビジー信号を出力し、前記制御コマンドを前記デジタル制御部に出力する処理が完了した場合に、前記第１ビジー信号を解除し、
前記デジタル制御部は、前記インターフェイス部から出力された前記第１ビジー信号が入力された場合に、ビジー状態を示す第２ビジー信号を出力し、前記制御信号が確定した状態になった場合に、前記第２ビジー信号を解除し、
前記状態判定部は、前記第１ビジー信号及び前記第２ビジー信号が共に解除された場合に、前記制御信号が確定した状態であると判定する、
請求項２記載のフェーズドアレイアンテナモジュール。

【請求項4】

前記タイミング調整部は、前記指示信号をラッチするラッチ回路を備えており、
前記状態判定部から出力される判定信号が、前記制御信号が確定した状態である旨を示すものになった場合に、前記ラッチ回路でラッチされた前記指示信号を前記ストローブ機構部に出力する、
請求項１から請求項３の何れか一項に記載のフェーズドアレイアンテナモジュール。

【請求項5】

前記タイミング調整部は、前記ラッチ回路でラッチされた前記指示信号を前記ストローブ機構部に出力した後に、前記ラッチ回路をクリアする、請求項４記載のフェーズドアレイアンテナモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フェーズドアレイアンテナモジュールに関する。

【背景技術】

【0002】

フェーズドアレイアンテナは、複数のアンテナ素子に供給する信号（送信信号）又は複数のアンテナ素子から供給される信号（受信信号）の強度及び位相の少なくとも一方を調整することによって、ビームパターン（アンテナ指向性）を自在に変化させることができるアンテナである。このようなフェーズドアレイアンテナは、近年では、自動車分野、通信分野、その他の様々な分野で用いられている。

【0003】

以下の特許文献１には、従来のフェーズドアレイアンテナモジュールが開示されている。フェーズドアレイアンテナモジュールは、複数のアンテナ素子（フェーズドアレイアンテナ）と、複数のアンテナ素子に対応する複数の位相制御器と、複数の位相制御器に対して位相の設定値を設定するための回路とを備えている。これに加えて、複数のアンテナ素子に対応する強度制御器を有する場合もある。適切な設定値を位相制御器及び強度制御器に設定し、複数のアンテナ素子から（又は、複数のアンテナへ）供給される複数の信号の位相及び強度を調整することにより、必要なビームパターンを形成するようにしている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１－３０８６２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

フェーズドアレイアンテナモジュールは、上位の制御装置から送信される制御コマンドによって、送受信の切り替え、ビームパターンの切り替え等が制御される。このようなフェーズドアレイアンテナモジュールの状態遷移に要する時間（遷移時間ＴＲ（Transit Time））は短い方が望ましい。しかしながら、上述した特許文献１に開示されたストローブ機構に類似する機構を用いる場合には、フェーズドアレイアンテナモジュールに設けられた回路のレイテンシ（遅延）が遷移時間ＴＲに含まれており、遷移時間ＴＲが長くなる一因となっている。

【0006】

尚、上記のレイテンシとしては、例えば、レジスタに格納されたデジタル情報のビット列を各種アナログ素子の制御端子に応じた制御情報に変換するデコード回路のレイテンシが挙げられる。また、ルックアップテーブル（ＬＵＴ）として用いられるＳＲＡＭ（Static Random Access Memory）からデータを読み出す際の読み出しレイテンシも挙げられる。

【0007】

また、フェーズドアレイアンテナモジュールに設けられた複数のモジュールの中から制御対象のモジュールを選択するためにセレクト信号を用いる場合には、セレクト信号の送信タイミングとストローブラッチ信号の送信タイミングとを調整して制御する必要がある。このように、従来は、上位の制御装置がフェーズドアレイアンテナモジュールに対してストローブラッチ信号を送信するタイミングに制約があった。

【0008】

本発明は上記事情に鑑みてなされたものであり、遷移時間を短縮することができ、ストローブラッチ信号を送信するタイミングの制約を解消することもできるフェーズドアレイアンテナモジュールを提供することを目的とする。

【課題を解決するための手段】

【0009】

上記課題を解決するために、本発明の第１の態様によるフェーズドアレイアンテナモジュール（１、２）は、複数のアンテナ素子（２１）の各々で送受信される信号の強度及び位相の少なくとも一方を調整するアナログ回路部（１３）と、前記アナログ回路部を制御するデジタル制御部（１７）と、前記アナログ回路部と前記デジタル制御部との間に設けられ、ストローブラッチ動作を指示する指示信号（ＳＬ２、ＳＬ３）が入力された場合に、前記デジタル制御部から出力される制御信号（Ｃ１）をラッチし、前記アナログ回路部に出力するストローブ機構部（１２）と、前記制御信号が確定した状態であるか否かを判定する状態判定部（１８）と、前記指示信号が入力され、且つ前記状態判定部から出力される判定信号（ＲＤ）が、前記制御信号が確定した状態である旨を示すものである場合に、前記ストローブ機構部に対して前記指示信号を出力するタイミング調整部（１９、１９Ａ）と、を備える。

【0010】

本発明の第１の態様によるフェーズドアレイアンテナモジュールでは、デジタル制御部とアナログ回路部との間にストローブ機構部を設け、デジタル制御部から出力される制御信号が確定するタイミングで、該制御信号をストローブ機構部がラッチし、アナログ回路部に出力するようにしている。これにより、制御コマンドＣＭの送信開始から送信終了までの時間を、ビームパターンの切り替わりに要する遷移時間から排除することができ、ビームパターンの切り替わりに要する遷移時間を短縮することができる。

【0011】

また、本発明の第１の態様によるフェーズドアレイアンテナモジュールでは、制御信号が確定した状態であるか否かを判定し、その判定結果が、制御信号が確定した状態である旨を示すものである場合に、ストローブ機構部に対してストローブラッチ信号を出力するようにしている。これにより、ストローブラッチ信号を送信するタイミングの制約を解消することもできる。

【0012】

本発明の第２の態様によるフェーズドアレイアンテナモジュールは、本発明の第１の態様によるフェーズドアレイアンテナモジュールにおいて、外部から送信されてくる制御コマンドを受信して前記デジタル制御部に出力するインターフェイス部（１６）を更に備え、前記状態判定部が、前記インターフェイス部の状態と前記デジタル制御部の状態とに基づいて、前記制御信号が確定した状態であるか否かを判定する。

【0013】

本発明の第３の態様によるフェーズドアレイアンテナモジュールは、本発明の第２の態様によるフェーズドアレイアンテナモジュールにおいて、前記インターフェイス部が、前記制御コマンドを受信した場合に、ビジー状態を示す第１ビジー信号（ＢＹ１）を出力し、前記制御コマンドを前記デジタル制御部に出力する処理が完了した場合に、前記第１ビジー信号を解除し、前記デジタル制御部が、前記インターフェイス部から出力された前記第１ビジー信号が入力された場合に、ビジー状態を示す第２ビジー信号（ＢＹ２）を出力し、前記制御信号が確定した状態になった場合に、前記第２ビジー信号を解除し、前記状態判定部が、前記第１ビジー信号及び前記第２ビジー信号が共に解除された場合に、前記制御信号が確定した状態であると判定する。

【0014】

本発明の第４の態様によるフェーズドアレイアンテナモジュールは、本発明の第１から第３の何れかの態様によるフェーズドアレイアンテナモジュールにおいて、前記タイミング調整部が、前記指示信号をラッチするラッチ回路（１９ｂ）を備えており、前記状態判定部から出力される判定信号が、前記制御信号が確定した状態である旨を示すものになった場合に、前記ラッチ回路でラッチされた前記指示信号を前記ストローブ機構部に出力する。

【0015】

本発明の第５の態様によるフェーズドアレイアンテナモジュールは、本発明の第４の態様によるフェーズドアレイアンテナモジュールにおいて、前記タイミング調整部が、前記ラッチ回路でラッチされた前記指示信号を前記ストローブ機構部に出力した後に、前記ラッチ回路をクリアする。

【発明の効果】

【0016】

本発明によれば、遷移時間を短縮することができ、ストローブラッチ信号を送信するタイミングの制約を解消することもできる、という効果がある。

【図面の簡単な説明】

【0017】

【図1】本発明の第１実施形態によるフェーズドアレイアンテナモジュールの構成を示すシステム構成図である。

【図2】本発明の第１実施形態によるフェーズドアレイアンテナモジュールに設けられるビームフォーマＩＣの要部構成を示すブロック図である。

【図3】ビームフォーマＩＣのＲＦフロントエンドに設けられるアナログ回路部の要部構成を示すブロック図である。

【図4】本発明の第１実施形態によるフェーズドアレイアンテナモジュールの主要構成を抜き出してまとめたブロック図である。

【図5】本発明の第１実施形態によるフェーズドアレイアンテナモジュールに設けられる状態判定部の真理値表の一例を示す図である。

【図6】図４に示すフェーズドアレイアンテナモジュールの主要構成の動作を説明するためのタイミングチャートである。

【図7】本発明の第２実施形態によるフェーズドアレイアンテナモジュールの主要構成を抜き出してまとめたブロック図である。

【図8】図７に示すフェーズドアレイアンテナモジュールの主要構成の動作を説明するためのタイミングチャートである。

【発明を実施するための形態】

【0018】

以下、図面を参照して、本発明の実施形態によるフェーズドアレイアンテナモジュールについて詳細に説明する。

【0019】

〔第１実施形態〕
本発明の第１実施形態によるフェーズドアレイアンテナモジュールは、例えば、ミリ波帯を使用し、ビームパターンを自在に変化させることができるビームフォーミングが可能な無線通信装置に設けられる。フェーズドアレイアンテナモジュールは、例えば、公知のプリント基板等の基板の一方の面に実装された複数のＩＣ（Integrated Circuit）と、他方の面に実装されたアンテナアレイとを有する。

【0020】

フェーズドアレイアンテナモジュールを構成する複数のＩＣ及びアンテナアレイは、公知の材料を用いることによって、及び、公知の方法を用いることによって、形成されている。また、複数のＩＣの間の電気接続構造、及び、ＩＣとアンテナアレイとの間の電気接続構造は、特に限定されない。電気接続構造として、公知の接続構造が採用される。

【0021】

〈フェーズドアレイアンテナモジュール〉
図１は、本発明の第１実施形態によるフェーズドアレイアンテナモジュールの構成を示すシステム構成図である。図１に示す通り、フェーズドアレイアンテナモジュール１は、８個のビームフォーマＩＣ１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ（以下、ビームフォーマＩＣ１０Ａ～１０Ｈと称する）、アンテナアレイ２０、周波数変換ＩＣ３０、及びＲＦ信号カプラ／スプリッタ４０を備える。

【0022】

フェーズドアレイアンテナモジュール１は、信号線５１、制御線５２、及び電力線５３を介して、制御装置５０に接続されている。制御装置５０とフェーズドアレイアンテナモジュール１との間では、信号線５１を介して、ＩＦ（中間周波数）信号周波数のＲＦ信号の送受信が行われる。制御装置５０とフェーズドアレイアンテナモジュール１との間では、制御線５２を介して、制御に係る通信電文の送受信が行われる。電力線５３を介して、制御装置５０からフェーズドアレイアンテナモジュール１に電力が供給される。

【0023】

ビームフォーマＩＣ１０Ａ～１０Ｈは、アンテナアレイ２０のビームパターンを制御するＩＣである。ビームフォーマＩＣ１０Ａ～１０Ｈの各々には、アンテナアレイ２０を構成する複数のアンテナ素子２１が接続されている。例えば、ビームフォーマＩＣ１０Ａ～１０Ｈの各々には、水平偏波用の８個のアンテナ素子２１と垂直偏波用の８個のアンテナ素子２１とが接続されている。つまり、アンテナアレイ２０は、水平偏波用の６４個のアンテナ素子２１と、垂直偏波用の６４個のアンテナ素子２１との計１２８個のアンテナ素子２１から構成される。尚、ビームフォーマＩＣ１０Ａ～１０Ｈの詳細については後述する。

【0024】

周波数変換ＩＣ３０は、ＩＦ信号周波数のＲＦ信号と、ビームフォーマＩＣ１０Ａ～１０Ｈ及びアンテナアレイ２０が送受信する周波数のＲＦ信号との周波数変換を行うＩＣである。尚、ビームフォーマＩＣ１０Ａ～１０Ｈ及び周波数変換ＩＣ３０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）で実現される。

【0025】

ＲＦ信号カプラ／スプリッタ４０は、周波数変換ＩＣ３０から出力されたＲＦ信号をビームフォーマＩＣ１０Ａ～１０Ｈの各々に分配する。また、ＲＦ信号カプラ／スプリッタ４０は、ビームフォーマＩＣ１０Ａ～１０Ｈの各々が受信したＲＦ信号を結合して周波数変換ＩＣ３０に入力する。

【0026】

〈ビームフォーマＩＣ〉
図２は、本発明の第１実施形態によるフェーズドアレイアンテナモジュールに設けられるビームフォーマＩＣの要部構成を示すブロック図である。８個のビームフォーマＩＣ１０Ａ～１０Ｈは、互いに同じ構成を有する。このため、以下の説明では、ビームフォーマＩＣ１０Ａ～１０Ｈのうちの１つについて、即ち、ビームフォーマＩＣ１０について説明する場合がある。他の７個のビームフォーマＩＣについては説明を省略する場合がある。

【0027】

ビームフォーマＩＣ１０は、１６個のＲＦフロントエンド５Ａ～５Ｐと、デジタル回路６とを備える。１６個のＲＦフロントエンド５Ａ～５Ｐは、互いに同じ構成を有する。このため、以下の説明では、１６個のＲＦフロントエンド５Ａ～５Ｐのうちの１つについて、即ち、ＲＦフロントエンド５について説明する場合がある。他の１５個のＲＦフロントエンドについては説明を省略する場合がある。

【0028】

図２に示す１つのビームフォーマＩＣ１０においては、１つのアンテナ素子２１と１つのＲＦフロントエンド５とが一対一で対応するように、１６個のＲＦフロントエンド５Ａ～５Ｐの各々が１６個のアンテナ素子２１Ａ～２１Ｐの各々に接続されている。１６個のアンテナ素子２１Ａ～２１Ｐのうち、８個のアンテナ素子（例えば、アンテナ素子２１Ａ～２１Ｈ）が水平偏波用のアンテナ素子であり、残りの８個のアンテナ素子（例えば、アンテナ素子２１Ｉ～２１Ｐ）が垂直偏波用のアンテナ素子である。

【0029】

１６個のアンテナ素子２１Ａ～２１Ｐは、互いに同じ構成、又は、類似した構成を有する。このため、以下の説明では、１６個のアンテナ素子２１Ａ～２１Ｐのうちの１つについて、即ち、アンテナ素子２１について説明する場合がある。他の１５個のアンテナ素子については説明を省略する場合がある。アンテナ素子２１Ａ～２１Ｐは、互いに同じ構成を有してもよい。アンテナ素子２１Ａ～２１Ｐの各々の構成について、水平偏波用のアンテナ素子の構成と、垂直偏波用のアンテナ素子の構成とが僅かに異なってもよい。

【0030】

このように、１つのビームフォーマＩＣ１０においては、１６個のＲＦフロントエンド５Ａ～５Ｐの各々が１６個のアンテナ素子２１Ａ～２１Ｐの各々に一対一で対応するように接続されている。このため、８個のビームフォーマＩＣ１０Ａ～１０Ｈを有するフェーズドアレイアンテナモジュール１の全体では、アンテナアレイ２０を構成する１２８個のアンテナ素子２１の各々が、８個のビームフォーマＩＣ１０Ａ～１０Ｈの各々における１６個のＲＦフロントエンド５Ａ～５Ｐの各々に接続されている。

【0031】

アンテナアレイ２０を構成する１２８個のアンテナ素子２１は、水平偏波の電波を送信及び受信する６４個のアンテナ素子２１と、垂直偏波の電波を送信及び受信する６４個のアンテナ素子２１とに分けられる。８個のビームフォーマＩＣ１０Ａ～１０Ｈは、６４個のアンテナ素子２１における水平偏波の電波の送信及び受信を制御し、且つ、６４個のアンテナ素子２１における垂直偏波の電波の送信及び受信を制御する。水平偏波の電波及び垂直偏波の電波の各々について、６４個のアンテナ素子２１から送信又は受信される合成電波の方向が所定の方向となるように、ビームフォーマＩＣ１０Ａ～１０Ｈは、６４個のアンテナ素子の各々のゲイン及び位相を設定している。

【0032】

図２に示す通り、ＲＦフロントエンド５は、デジタル回路部１１、ストローブ機構部１２、及びアナログ回路部１３を備える。デジタル回路部１１は、図１に示す制御線５２を介して、制御装置５０との間で制御に係る通信電文の送受信を行う。デジタル回路部１１は、制御装置５０から送信されてきた通信電文に基づき、ＲＦフロントエンド５を制御する。

【0033】

本実施形態では、フェーズドアレイアンテナモジュール１と制御装置５０との間でパラレル通信により制御に係る通信電文の送受信が行われる。つまり、デジタル回路部１１は、制御装置５０との間でパラレル通信により制御に係る通信電文の送受信を行う。尚、フェーズドアレイアンテナモジュール１と制御装置５０との間で行われる通信は、パラレル通信に限定されず、シリアル通信であってもよい。

【0034】

制御装置５０からフェーズドアレイアンテナモジュール１に送信される１回の通信トランザクションには、付加情報、コマンド、及びデータが含まれる。通信トランザクションは、固定ビット長である。コマンドは、レジスタへの書き込みやレジスタからの読み出しを指示する場合にはレジスタアドレスである。或いは、コマンドは、ビームフォーマＩＣ１０やＲＦフロントエンド５への動作指示を意味する数値である。コマンドやデータは、固定長である。本実施形態では、コマンドが８ビット、データが８ビットである。

【0035】

デジタル回路部１１は、ビームフォーミングに用いられるビームテーブルを記憶する記憶領域（図示省略）を備える。ビームテーブルは、制御すべきアンテナアレイ２０のビームパターンに応じて設定された、移相量設定値とゲイン設定値との組み合わせが複数格納されたルックアップテーブルである。本実施形態では、移相量設定値とゲイン設定値との組み合わせが１０２４通り規定されたビームテーブル（１０２４項目のビームテーブル）が記憶領域に記憶される。ビームテーブルは、１０ビットのアドレスを用いて記憶領域に書き込まれ、又は、記憶領域から読み出される。

【0036】

上記の記憶領域は、例えば、ＳＲＡＭ（Static Random Access Memory）を用いて実現される。記憶領域は、ＳＲＡＭを用いて実現されるのが好ましいが、レジスタを用いて実現されてもよく、ＤＲＡＭ（Dynamic Random Access Memory）、フラッシュメモリ、ＲＯＭ（Read Only Memory）を用いて実現されてもよい。

【0037】

デジタル回路部１１は、上記の記憶領域以外に、インターフェイス部１６、デジタル制御部１７、状態判定部１８、及びタイミング調整部１９を備える（図４参照）。尚、これらの詳細については後述する。

【0038】

ストローブ機構部１２は、デジタル回路部１１とアナログ回路部１３との間に設けられ、ストローブラッチ動作を指示するストローブラッチ信号（指示信号）が入力された場合に、デジタル回路部１１から出力される制御信号をラッチする。このストローブ機構部１２は、フェーズドアレイアンテナモジュール１の状態遷移に要する時間である遷移時間ＴＲ（Transit Time）から、例えばデジタル回路部１１等のレイテンシを排除して、遷移時間ＴＲを短くするために設けられる。尚、ストローブ機構部１２の詳細については後述する。

【0039】

アナログ回路部１３は、ＲＦフロントエンド５に接続されているアンテナ素子２１に対してＲＦ信号を出力したり、アンテナ素子２１から出力されるＲＦ信号を受信したりする回路である。アナログ回路部１３は、デジタル回路部１１の制御の下で、ＲＦフロントエンド５に接続されているアンテナ素子２１で送受信されるＲＦ信号のゲイン及び位相を調整する。

【0040】

図３は、ビームフォーマＩＣのＲＦフロントエンドに設けられるアナログ回路部の要部構成を示すブロック図である。ビームフォーマＩＣ１０に設けられたＲＦフロントエンド５Ａ～５Ｐは、互いに同じ構成を有する。このため、以下の説明では、１６個のＲＦフロントエンド５Ａ～５Ｐに設けられたアナログ回路部１３のうちの１つについて、即ち、ＲＦフロントエンド５に設けられたアナログ回路部１３について説明する場合がある。他の１５個のＲＦフロントエンドに設けられたアナログ回路部１３については説明を省略する場合がある。

【0041】

図３に示す通り、アナログ回路部１３は、送信回路６１、移相器６２、可変ゲインアンプ６３、パワーアンプ６４、スイッチ６５、低ノイズアンプ６６、可変ゲインアンプ６７、移相器６８、及び受信回路６９を備える。

【0042】

送信回路６１、移相器６２、可変ゲインアンプ６３、及びパワーアンプ６４は、この順で電気的に接続され、送信経路Ｒ１上に設けられており、低ノイズアンプ６６、可変ゲインアンプ６７、移相器６８、及び受信回路６９は、この順で電気的に接続され、受信経路Ｒ２上に設けられている。送信経路Ｒ１は、アンテナ素子２１に出力されるＲＦ信号が通過する経路であり、受信経路Ｒ２は、アンテナ素子２１から入力されるＲＦ信号が通過する経路である。スイッチ６５は、規定された時間間隔で、アンテナ素子２１に対して、送信経路Ｒ１を接続するか、又は、受信経路Ｒ２を接続するかを切り替える。これにより、フェーズドアレイアンテナモジュール１は時分割多重システムとして高周波信号の送受信を行うことができる。

【0043】

送信回路６１は、アンテナ素子２１から電波として送信するＲＦ信号の基となるＲＦ信号を出力する。移相器６２は、図２に示すデジタル回路部１１に設けられた不図示の記憶領域から読み出されるビームテーブルの移相量設定値に応じて送信経路Ｒ１を通過するＲＦ信号の移相量を調整する。可変ゲインアンプ６３は、上記の記憶領域から読み出されるビームテーブルのゲイン設定値に応じて送信経路Ｒ１を通過するＲＦ信号の強度を調整する。パワーアンプ６４は、送信経路Ｒ１を通過するＲＦ信号を所定の増幅率で増幅する。送信経路Ｒ１を通過するＲＦ信号の移相量及び強度を調整することで、フェーズドアレイアンテナモジュール１から送信される電波のビームパターンを変更することができる。

【0044】

低ノイズアンプ６６は、スイッチ６５から入力されるＲＦ信号を所定の増幅率で増幅する。可変ゲインアンプ６７は、上記の記憶領域から読み出されるビームテーブルのゲイン設定値に応じて受信経路Ｒ２を通過するＲＦ信号の強度を調整する。移相器６８は、上記の記憶領域から読み出されるビームテーブルの移相量設定値に応じて受信経路Ｒ２を通過するＲＦ信号の移相量を調整する。受信回路６９は、受信経路Ｒ２を通過するＲＦ信号を受信する。受信経路Ｒ２を通過するＲＦ信号の移相量及び強度を調整することで、フェーズドアレイアンテナモジュール１で受信される電波のビームパターンを変更することができる。

【0045】

〈フェーズドアレイアンテナモジュールの主要構成〉
図４は、本発明の第１実施形態によるフェーズドアレイアンテナモジュールの主要構成を抜き出してまとめたブロック図である。尚、図４においては、図１～図３に示した構成に相当する構成については同じ符号を付してある。

【0046】

図４に示す通り、フェーズドアレイアンテナモジュール１の主要構成は、図２に示すＲＦフロントエンド５に設けられたデジタル回路部１１、ストローブ機構部１２、及びアナログ回路部１３と、アンテナ素子２１とを含む。ここで、デジタル回路部１１は、インターフェイス部１６、デジタル制御部１７、状態判定部１８、及びタイミング調整部１９を備える。

【0047】

インターフェイス部１６は、制御装置５０に対するデジタル回路部１１のインターフェイスを司る構成であり、通信バスを介して制御装置５０と接続され、通信バスを介して制御装置５０との間で通信を行う。インターフェイス部１６は、制御装置５０から送信されてくる制御コマンドＣＭを受信してデジタル制御部１７に出力する。

【0048】

インターフェイス部１６は、制御装置５０から送信されてきた制御コマンドＣＭを受信した場合に、デジタル制御部１７及び状態判定部１８に対して、ビジー状態を示す第１ビジー信号ＢＹ１（例えば、信号レベルが「１」である信号）を出力する。インターフェイス部１６は、受信した制御コマンドＣＭをデジタル制御部１７に出力した場合には、第１ビジー信号ＢＹ１を解除する（例えば、第１ビジー信号ＢＹ１の信号レベルを「０」にする）。具体的に、インターフェイス部１６は、デジタル制御部１７のレジスタ１７ａ（詳細は後述する）に対する制御コマンドＣＭの書き込みが完了した１クロック後に、第１ビジー信号ＢＹ１を解除する。尚、第１ビジー信号ＢＹ１を解除するタイミングは、内部にステートマシンを構成して判断してもよく、回路遅延が固定である場合には固定値としてもよい。

【0049】

デジタル制御部１７は、制御装置５０から送信されてくる制御コマンドＣＭに応じた制御信号Ｃ１をアナログ回路部１３に出力することで、アナログ回路部１３を制御する。デジタル制御部１７は、レジスタ１７ａ及び制御回路１７ｂを備える。レジスタ１７ａは、インターフェイス部１６から出力される制御コマンドＣＭを一時的に記憶する。制御回路１７ｂは、レジスタ１７ａに一時的に記憶された制御コマンドＣＭに応じた制御信号を出力する。

【0050】

例えば、制御回路１７ｂは、制御装置５０から送信されてくる制御コマンドＣＭに応じて、図３に示す送信回路６１及び受信回路６９の状態（動作状態又は非動作状態）を切り替える制御信号Ｃ１を出力する。また、制御回路１７ｂは、制御装置５０から送信されてくる制御コマンドＣＭに応じて、所定の移相量設定値を図３に示す移相器６２，６８に設定させ、所定のゲイン設定値を図３に示す可変ゲインアンプ６３，６７に設定させる制御信号Ｃ１を出力する。

【0051】

制御回路１７ｂは、インターフェイス部１６から出力された第１ビジー信号ＢＹ１が入力された場合に、状態判定部１８に対して、ビジー状態を示す第２ビジー信号ＢＹ２（例えば、信号レベルが「１」である信号）を出力する。制御回路１７ｂは、ストローブ機構部１２に出力する制御信号Ｃ１が確定した場合に、第２ビジー信号ＢＹ２を解除する（例えば、第２ビジー信号ＢＹ２の信号レベルを「０」にする）。つまり、制御回路１７ｂは、ストローブ機構部１２の入力信号が確定した場合に、第２ビジー信号ＢＹ２を解除する。尚、第２ビジー信号ＢＹ２を解除するタイミングは、内部にステートマシンを構成して判断してもよく、回路遅延が固定である場合には固定値としてもよい。

【0052】

状態判定部１８は、制御信号Ｃ１が確定した状態であるか否かを判定する。状態判定部１８は、制御信号Ｃ１が確定した状態であると判定した場合にはレディ信号ＲＤ（判定信号）を出力する。状態判定部１８は、インターフェイス部１６の状態とデジタル制御部１７の状態とに基づいて、制御信号Ｃ１が確定した状態であるか否かを判定する。具体的に、状態判定部１８は、インターフェイス部１６から出力される第１ビジー信号ＢＹ１が解除され、且つ、制御回路１７ｂから出力される第２ビジー信号ＢＹ２が解除された場合に、レディ信号ＲＤを出力する。このように、状態判定部１８が、インターフェイス部１６の状態とデジタル制御部１７の状態とに基づいて判定を行うのは、制御信号Ｃ１が確定した状態であることを確実に判定できるようにするためである。

【0053】

図５は、本発明の第１実施形態によるフェーズドアレイアンテナモジュールに設けられる状態判定部の真理値表の一例を示す図である。図５に示す通り、状態判定部１８は、インターフェイス部１６から出力される第１ビジー信号ＢＹ１と、制御回路１７ｂから出力される第２ビジー信号ＢＹ２との双方の信号レベルが「０」の場合に、信号レベルが「１」のレディ信号ＲＤを出力する。尚、第１ビジー信号ＢＹ１及び第２ビジー信号ＢＹ２の双方の信号レベルが「０」になる場合としては、例えば、第１ビジー信号ＢＹ１及び第２ビジー信号ＢＹ２の双方が解除された場合が挙げられる。

【0054】

これに対し、状態判定部１８は、インターフェイス部１６から出力される第１ビジー信号ＢＹ１と、制御回路１７ｂから出力される第２ビジー信号ＢＹ２との少なくとも一方の信号レベルが「１」である場合には、レディ信号ＲＤの信号レベルを「０」にする。つまり、インターフェイス部１６から出力される第１ビジー信号ＢＹ１と、制御回路１７ｂから出力される第２ビジー信号ＢＹ２との少なくとも一方がビジー状態を示すものである場合には、状態判定部１８は、レディ信号ＲＤの信号レベルを「０」にする。

【0055】

タイミング調整部１９は、制御装置５０から出力されるストローブラッチ信号ＳＬ１を、ストローブ機構部１２に入力させるタイミングを調整するためのものである。ここで、ストローブラッチ信号ＳＬ１は、ストローブ機構部１２に対してストローブラッチ動作を指示する指示信号である。タイミング調整部１９は、制御装置５０から出力されるストローブラッチ信号ＳＬ１が入力され、且つ、状態判定部１８からレディ信号ＲＤが出力されている場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ１をストローブラッチ信号ＳＬ２として出力する。このようなタイミング調整部１９は、例えば、図４に示す通り、ＡＮＤ回路１９ａによって実現される。

【0056】

尚、ストローブラッチ信号ＳＬ１は、制御装置５０とインターフェイス部１６とを接続する通信バスを介して送信される制御コマンドＣＭの１つとして実装されてもよく、通信バスとは別の信号線を介して送信される信号として実装されても良い。本実施形態において、ストローブラッチ信号ＳＬ１が、通信バスとは別の信号線を介して送信される信号として実装されているものとする。

【0057】

〈フェーズドアレイアンテナモジュールにおける主要構成の動作〉
図６は、図４に示すフェーズドアレイアンテナモジュールの主要構成の動作を説明するためのタイミングチャートである。尚、図６に示すタイミングチャートは、フェーズドアレイアンテナモジュール１の受信（ＲＸ）用のビームパターン（ＲＸ－ｂｅａｍ１）を、送信（ＴＸ）用のビームパターン（ＴＸ－ｂｅａｍ２）に切り替える場合の動作を示すものである。

【0058】

図６において、クロックＣＬＫは、図４に示すフェーズドアレイアンテナモジュール１の動作クロックである。つまり、図４に示すフェーズドアレイアンテナモジュール１の主要構成は、図６に示すクロックＣＬＫに同期して動作する。「Ｉ／Ｆ」は、図４のインターフェイス部１６の状態を示している。「ストローブ前段」は、フェーズドアレイアンテナモジュール１のストローブ機構部１２よりも前段の状態を示しており、「ストローブ後段」は、フェーズドアレイアンテナモジュール１のストローブ機構部１２よりも後段の状態を示している。「アナログ回路部」は、図４に示すアナログ回路部１３の状態を示している。

【0059】

また、図６における「ＢＹ１」は、インターフェイス部１６から出力される第１ビジー信号ＢＹ１を示しており、「ＢＹ２」は、制御回路１７ｂ出力される第２ビジー信号ＢＹ２を示している。「ＲＤ」は、状態判定部１８から出力されるレディ信号ＲＤを示している。「ＳＬ１」は、制御装置５０から出力されるストローブラッチ信号ＳＬ１を示しており、「ＳＬ２」は、タイミング調整部１９から出力されるストローブラッチ信号ＳＬ２を示している。

【0060】

本実施形態では、フェーズドアレイアンテナモジュール１のビームパターンを切り替えるために、制御装置５０からフェーズドアレイアンテナモジュール１に対し、制御コマンドＣＭとして３つの命令ｃ１，ｃ２，ｃ３が順に出力されてインターフェイス部１６に入力される。命令ｃ１は、図３に示す受信回路６９を非動作状態（オフ状態）にする命令であり、命令ｃ２は、図３に示す送信回路６１を動作状態（オン状態）にする命令であり、命令ｃ３は、受信用のビームパターンを送信用のビームパターンに切り替える命令である。命令ｃ１，ｃ２，ｃ３がインターフェイス部１６で受信される時刻は、それぞれ、時刻ｔ１１，ｔ１２，ｔ１３である。

【0061】

図３に示す受信回路６９を非動作状態（オフ状態）にする命令ｃ１がインターフェイス部１６に入力され（時刻ｔ１１）、その後のクロックＣＬＫの立ち上がりで、インターフェイス部１６からは、ビジー状態を示す第１ビジー信号ＢＹ１が出力される。これにより、図６に示す通り、第１ビジー信号ＢＹ１の信号レベルは「０」から「１」になる。

【0062】

インターフェイス部１６から出力されたビジー状態を示す第１ビジー信号ＢＹ１は、デジタル制御部１７及び状態判定部１８に入力される。すると、状態判定部１８から出力されるレディ信号ＲＤの信号レベルは「１」から「０」になる。また、デジタル制御部１７の制御回路１７ｂからは、ビジー状態を示す第２ビジー信号ＢＹ２が出力される。これにより、図６に示す通り、第２ビジー信号ＢＹ２の信号レベルは「０」から「１」になる。

【0063】

その後、図３に示す送信回路６１を動作状態（オン状態）にする命令ｃ２がインターフェイス部１６に入力され（時刻ｔ１２）、受信用のビームパターンを送信用のビームパターンに切り替える命令ｃ３がインターフェイス部１６に入力される（時刻ｔ１３）。制御コマンドＭＣ（命令ｃ１，ｃ２，ｃ３）の送信が終了し、その後のクロックＣＬＫの立ち上がりで、制御装置５０からはストローブラッチ信号ＳＬ１が出力される（時刻ｔ１４）。

【0064】

ここで、インターフェイス部１６による、デジタル制御部１７のレジスタ１７ａに対する命令ｃ３の書き込みが完了すると、その１クロック後に第１ビジー信号ＢＹ１がインターフェイス部１６によって解除される。これにより、図６に示す通り、第１ビジー信号ＢＹ１の信号レベルは「１」から「０」になる（時刻ｔ１５）。また、レジスタ１７ａに書き込まれた命令ｃ３が制御回路１７ｂによって読み出されると、ストローブ機構部１２に出力する制御信号Ｃ１が確定することから、第２ビジー信号ＢＹ２が制御回路１７ｂによって解除される。これにより、図６に示す通り、第２ビジー信号ＢＹ２の信号レベルは「１」から「０」になる（時刻ｔ１６）。尚、確定した制御信号Ｃ１は、上述した命令ｃ１，ｃ２，ｃ３に応じたものである。

【0065】

第１ビジー信号ＢＹ１及び第２ビジー信号ＢＹ２が共に解除されたことから、状態判定部１８からはレディ信号ＲＤが出力され、図６に示す通り、レディ信号ＲＤの信号レベルは「０」から「１」になる（時刻ｔ１６）。これにより、タイミング調整部１９からストローブ機構部１２に対し、ストローブラッチ信号ＳＬ１がストローブラッチ信号ＳＬ２として出力され（時刻ｔ１６）、制御回路１７ｂから出力される制御信号Ｃ１がストローブ機構部１２にラッチされてアナログ回路部１３に出力される。

【0066】

すると、フェーズドアレイアンテナモジュール１のストローブ機構部１２よりも後段（アナログ回路部１３を含む）においては、受信（ＲＸ）用のビームパターン（ＲＸ－ｂｅａｍ１）が、送信（ＴＸ）用のビームパターン（ＴＸ－ｂｅａｍ２）に直ちに切り替わる。これにより、制御コマンドＣＭ（命令ｃ１，ｃ２，ｃ３）の送信開始から送信終了までの時間を、ビームパターンの切り替わりに要する遷移時間ＴＲから排除することができ、ビームパターンの切り替わりに要する遷移時間ＴＲは、アナログ回路部１３の応答速度のみとなる。尚、図６では、説明を簡略化するために、アナログ回路部１３の応答速度を「０」としている。

【0067】

このように、本実施形態では、デジタル回路部１１とアナログ回路部１３との間にストローブ機構部１２を設けている。そして、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）で、ストローブ機構部１２が制御信号Ｃ１をラッチするようにしている。これにより、制御コマンドＣＭ（命令ｃ１，ｃ２，ｃ３）の送信開始から送信終了までの時間を、ビームパターンの切り替わりに要する遷移時間ＴＲから排除することができ、ビームパターンの切り替わりに要する遷移時間ＴＲを短縮することができる。

【0068】

ここで、制御装置５０が制御コマンドＣＭを送信してから、ストローブ機構部１２に出力する制御信号Ｃ１が確定するまでの時間を確定時間ＴＬとする。尚、図６に示す例では、確定時間ＴＬは、クロックＣＬＫの４．５周期分の時間である。この、確定時間ＴＬには、インターフェイス部１６でのコマンド処理に要する時間、制御回路１７ｂでの遅延時間、及びデジタル回路部１１に設けられる記憶領域（図示省略）からビームテーブル（ルックアップテーブル）を読み出す処理に要する時間が含まれる。本実施形態では、上記の確定時間ＴＬを遷移時間ＴＲから排除することができるため、遷移時間ＴＲを短縮することができる。

【0069】

また、本実施形態では、状態判定部１８及びタイミング調整部１９を設けている。そして、制御信号Ｃ１が確定した状態であるか否かを判定し、その判定結果が、制御信号Ｃ１が確定した状態である旨を示すものである場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ２を出力するようにしている。つまり、図６に示す通り、ストローブラッチ信号ＳＬ１が制御装置５０から出力されてから、時間Ｔ１０だけ経過した後に、ストローブラッチ信号ＳＬ１がストローブラッチ信号ＳＬ２としてストローブ機構部１２に入力されるようタイミングが調整されている。

【0070】

これにより、制御装置５０が、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）よりも前に（つまり、図６に示す確定時間ＴＬが経過する前に）ストローブラッチ信号ＳＬ１を出力したとしても、制御信号Ｃ１は、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）でストローブ機構部１２にラッチされる。このため、制御装置５０がストローブラッチ信号を送信するタイミングの制約を解消することもできる。

【0071】

〔第２実施形態〕
〈フェーズドアレイアンテナモジュールの主要構成〉
図７は、本発明の第２実施形態によるフェーズドアレイアンテナモジュールの主要構成を抜き出してまとめたブロック図である。図７においては、図４に示した構成に相当する構成については同じ符号を付してある。図７に示す通り、本実施形態のフェーズドアレイアンテナモジュール２は、第１実施形態のフェーズドアレイアンテナモジュール１が備えるタイミング調整部１９に替えてタイミング調整部１９Ａを設けた構成である。

【0072】

このような本実施形態のフェーズドアレイアンテナモジュール２は、制御信号Ｃ１が確定するタイミングよりも前にストローブラッチ信号ＳＬ１の出力が停止された場合であっても、正常に、ビームパターンの切り替えを行えるようにしたものである。尚、本実施形態によるフェーズドアレイアンテナモジュール２の基本構成は、図１に示すフェーズドアレイアンテナモジュール１と同様である。また、本実施形態によるフェーズドアレイアンテナモジュール２に設けられるビームフォーマＩＣ１０の基本構成は、図２に示すビームフォーマＩＣ１０と同様である。

【0073】

図７に示す通り、タイミング調整部１９Ａは、ＡＮＤ回路１９ａに加えて、ラッチ回路１９ｂ、フリップフロップ１９ｃ、及びＡＮＤ回路１９ｄを備える。ラッチ回路１９ｂは、制御装置５０から出力されるストローブラッチ信号ＳＬ１を保持（ラッチ）し、ストローブラッチ信号ＳＬ２として出力する回路である。ラッチ回路１９ｂは、ＡＮＤ回路１９ｄの出力が入力されることによってリセットされる。

【0074】

ラッチ回路１９ｂの出力端は、ＡＮＤ回路１９ａの一方の入力端に接続されている。尚、ＡＮＤ回路１９ａの他方の入力端には、状態判定部１８の出力端が接続されている。ＡＮＤ回路１９ａは、ラッチ回路１９ｂからストローブラッチ信号ＳＬ２が出力され、且つ、状態判定部１８からレディ信号ＲＤが出力されている場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ２をストローブラッチ信号ＳＬ３として出力する。

【0075】

フリップフロップ１９ｃは、例えば、Ｄフリップフロップであり、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３を、クロックＣＬＫの１周期分だけ遅延させるために設けられる。ＡＮＤ回路１９ｄは、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３と、フリップフロップ１９ｃの出力との論理積を演算する回路である。具体的に、ＡＮＤ回路１９ｄは、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３とフリップフロップ１９ｃの出力との信号レベルが共に「１」である場合に、信号レベルが「１」である信号を出力する。尚、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３とフリップフロップ１９ｃの出力との信号レベルの少なくとも一方が「０」である場合には、ＡＮＤ回路１９ｄの出力の信号レベルは「０」である。

【0076】

〈フェーズドアレイアンテナモジュールにおける主要構成の動作〉
図８は、図７に示すフェーズドアレイアンテナモジュールの主要構成の動作を説明するためのタイミングチャートである。尚、図８に示すタイミングチャートは、図６に示すタイミングチャートと同様に、フェーズドアレイアンテナモジュール１の受信（ＲＸ）用のビームパターン（ＲＸ－ｂｅａｍ１）を、送信（ＴＸ）用のビームパターン（ＴＸ－ｂｅａｍ２）に切り替える場合の動作を示すものである。

【0077】

図８における「ＳＬ１」は、図６における「ＳＬ１」と同様に、制御装置５０から出力されるストローブラッチ信号ＳＬ１を示している。図８における「ＳＬ２」は、ラッチ回路１９ｂから出力されるストローブラッチ信号ＳＬ２を示しており、「ＳＬ３」は、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３を示している。

【0078】

本実施形態においても、フェーズドアレイアンテナモジュール１のビームパターンを切り替えるために、制御装置５０からフェーズドアレイアンテナモジュール１に対し、制御コマンドＣＭとして３つの命令ｃ１，ｃ２，ｃ３が順に出力されてインターフェイス部１６に入力される。尚、これら３つの命令ｃ１，ｃ２，ｃ３がインターフェイス部１６に入力されるまで（時刻ｔ１３まで）の動作は、第１実施形態と同様であるため、説明を省略する。

【0079】

制御コマンドＭＣ（命令ｃ１，ｃ２，ｃ３）の送信が終了し、その後のクロックＣＬＫの立ち上げ時に、制御装置５０からはストローブラッチ信号ＳＬ１が出力される（時刻ｔ１４）。本実施形態において、ストローブラッチ信号ＳＬ１は、第１実施形態と同じタイミングで出力されるが、信号レベルが「１」である期間はクロックＣＬＫの１周期分だけである。このため、図８に示す通り、ストローブラッチ信号ＳＬ１は、制御信号Ｃ１が確定する時刻ｔ１６の前に信号レベルが「０」になる。

【0080】

制御装置５０から出力されたストローブラッチ信号ＳＬ１は、ラッチ回路１９ｂでラッチされる。これにより、ラッチ回路１９ｂからストローブラッチ信号ＳＬ２が出力される。ここで、ストローブラッチ信号ＳＬ２は、図８に示す通り、ストローブラッチ信号ＳＬ１の信号レベルが「０」になり、時刻ｔ１６が経過しても信号レベルが「１」である点に注意されたい。

【0081】

インターフェイス部１６による、デジタル制御部１７のレジスタ１７ａに対する命令ｃ３の書き込みが完了すると、第１実施形態と同様に、その１クロック後に第１ビジー信号ＢＹ１がインターフェイス部１６によって解除される。これにより、図８に示す通り、第１ビジー信号ＢＹ１の信号レベルは「１」から「０」になる（時刻ｔ１５）。また、レジスタ１７ａに書き込まれた命令ｃ３が制御回路１７ｂによって読み出されると、ストローブ機構部１２に出力する制御信号Ｃ１が確定することから、第２ビジー信号ＢＹ２が制御回路１７ｂによって解除される。これにより、図８に示す通り、第２ビジー信号ＢＹ２の信号レベルは「１」から「０」になる（時刻ｔ１６）。尚、確定した制御信号Ｃ１は、上述した命令ｃ１，ｃ２，ｃ３に応じたものである。

【0082】

第１ビジー信号ＢＹ１及び第２ビジー信号ＢＹ２が共に解除されたことから、状態判定部１８からはレディ信号ＲＤが出力され、図８に示す通り、レディ信号ＲＤの信号レベルは「０」から「１」になる（時刻ｔ１６）。これにより、ＡＮＤ回路１９ａからストローブ機構部１２に対し、ストローブラッチ信号ＳＬ２がストローブラッチ信号ＳＬ３として出力され、制御回路１７ｂから出力される制御信号Ｃ１がストローブ機構部１２にラッチされてアナログ回路部１３に出力される。

【0083】

すると、フェーズドアレイアンテナモジュール１のストローブ機構部１２よりも後段（アナログ回路部１３を含む）においては、受信（ＲＸ）用のビームパターン（ＲＸ－ｂｅａｍ１）が、送信（ＴＸ）用のビームパターン（ＴＸ－ｂｅａｍ２）に直ちに切り替わる。これにより、制御コマンドＣＭ（命令ｃ１，ｃ２，ｃ３）の送信開始から送信終了までの時間を、ビームパターンの切り替わりに要する遷移時間ＴＲから排除することができ、ビームパターンの切り替わりに要する遷移時間ＴＲは、アナログ回路部１３の応答速度のみとなる。尚、図８では、図６と同様に、説明を簡略化するために、アナログ回路部１３の応答速度を「０」としている。

【0084】

尚、ＡＮＤ回路１９ａから出力されるストローブラッチ信号ＳＬ３は、フリップフロップ１９ｃにも出力される。フリップフロップ１９ｃは、入力されたストローブラッチ信号ＳＬ３を、クロックＣＬＫの１周期分だけ遅延させて出力する。このため、ＡＮＤ回路１９ｄの出力は、時刻ｔ１７において、信号レベルが「０」から「１」になり、ラッチ回路１９ｂがリセットされる。これより、ストローブラッチ信号ＳＬ３の信号レベルは、時刻ｔ１７において「１」から「０」に変化する。

【0085】

このように、本実施形態においても、デジタル回路部１１とアナログ回路部１３との間にストローブ機構部１２を設けている。そして、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）で、ストローブ機構部１２が制御信号Ｃ１をラッチするようにしている。これにより、制御コマンドＣＭ（命令ｃ１，ｃ２，ｃ３）の送信開始から送信終了までの時間（確定時間ＴＬ）を、ビームパターンの切り替わりに要する遷移時間ＴＲから排除することができ、ビームパターンの切り替わりに要する遷移時間ＴＲを短縮することができる。

【0086】

また、本実施形態では、状態判定部１８及びタイミング調整部１９Ａを設けている。そして、制御信号Ｃ１が確定した状態であるか否かを判定し、その判定結果が、制御信号Ｃ１が確定した状態である旨を示すものである場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ３を出力するようにしている。つまり、図８に示す通り、ストローブラッチ信号ＳＬ１が制御装置５０から出力されてから、時間Ｔ１０だけ経過した後に、ストローブラッチ信号ＳＬ３がストローブ機構部１２に入力されるようタイミングが調整されている。

【0087】

これにより、制御装置５０が、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）よりも前に（つまり、図８に示す確定時間ＴＬが経過する前に）ストローブラッチ信号ＳＬ１を出力したとしても、制御信号Ｃ１は、制御信号Ｃ１が確定するタイミング（時刻ｔ１６）でストローブ機構部１２にラッチされる。このため、制御装置５０がストローブラッチ信号を送信するタイミングの制約を解消することもできる。

【0088】

更に、本実施形態では、タイミング調整部１９Ａにラッチ回路１９ｂとフリップフロップ１９ｃとを設けている。そして、制御装置５０から出力されるストローブラッチ信号ＳＬ１をラッチ回路１９ｂでラッチし、制御信号Ｃ１が確定した状態になった場合に、ストローブ機構部１２に対してストローブラッチ信号ＳＬ３を出力するようにしている。また、ストローブラッチ信号ＳＬ３と、フリップフロップ１９ｃによりクロックＣＬＫの１周期分だけ遅延させたストローブラッチ信号ＳＬ３との信号レベルが共に「１」になったときに、ラッチ回路１９ｂをリセットしている。これにより、例えば、制御信号Ｃ１が確定するまでに時間を要し、制御信号Ｃ１が確定する時刻ｔ１６の前に、ストローブラッチ信号ＳＬ１の信号レベルが「０」になったとしても、ビームパターンの切り替えを正常に行うことができる。

【0089】

以上、本発明の実施形態によるフェーズドアレイアンテナモジュールについて説明したが、本発明は上記実施形態に制限される訳ではなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態で説明したフェーズドアレイアンテナモジュールは、時分割多重システム用のものであった。しかしながら、本発明のフェーズドアレイアンテナモジュールは、周波数分割多重システム用のものであってもよい。

【0090】

また、上述した実施形態では、１つのアンテナ素子２１と１つのＲＦフロントエンド５とが一対一で対応するように接続されている例について説明した。しかしながら、本発明では、水平偏波用の接続端子と垂直偏波用の接続端子とを有する両偏波アンテナ素子に２つのフロントエンドが接続されていてもよい。

【符号の説明】

【0091】

１，２…フェーズドアレイアンテナモジュール、１２…ストローブ機構部、１３…アナログ回路部、１６…インターフェイス部、１７…デジタル制御部、１８…状態判定部、１９，１９Ａ…タイミング調整部、１９ｂ…ラッチ回路、２１…アンテナ素子、ＢＹ１…第１ビジー信号、ＢＹ２…第２ビジー信号、Ｃ１…制御信号、ＲＤ…レディ信号、ＳＬ２，ＳＬ３…ストローブラッチ信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】