知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024166872
(43)【公開日】2024-11-29
(54)【発明の名称】処理特定装置、処理特定方法、及びプログラム
(51)【国際特許分類】
H01P 11/00 20060101AFI20241122BHJP
H01P 3/08 20060101ALI20241122BHJP
【ＦＩ】
H01P11/00 102
H01P3/08 100
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023083263
(22)【出願日】2023-05-19
(71)【出願人】
【識別番号】599161890
【氏名又は名称】ＮＥＣネットワーク・センサ株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100181135
【弁理士】
【氏名又は名称】橋本 隆史
(72)【発明者】
【氏名】武井 翔
【テーマコード（参考）】
5J014
【Ｆターム（参考）】
5J014CA10
5J014CA53
(57)【要約】
【課題】高周波の損失を低減しやすい処理特定装置、処理特定方法、及びプログラムを提供する。
【解決手段】処理特定装置は、伝送路に伝送させる高周波の周波数に基づき、伝送路に関する高周波の表皮深さを計算する表皮計算部と、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する選択部と、を備える。
【選択図】図７
【解決手段】処理特定装置は、伝送路に伝送させる高周波の周波数に基づき、伝送路に関する高周波の表皮深さを計算する表皮計算部と、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する選択部と、を備える。
【選択図】図７
【特許請求の範囲】
【請求項1】
伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算する表皮計算部と、
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する選択部と、
を備える
処理特定装置。
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する選択部と、
を備える
処理特定装置。
【請求項2】
前記選択部は、前記表皮深さが所定厚さより大きい場合に、前記レジスト処理を選択する
請求項１に記載の処理特定装置。
請求項１に記載の処理特定装置。
【請求項3】
前記表皮深さに基づき、前記メッキ処理において施すべきメッキ厚さを決定する決定部をさらに備える
請求項１又は２に記載の処理特定装置。
請求項１又は２に記載の処理特定装置。
【請求項4】
前記メッキ処理が、ニッケルメッキにより下地処理を施した上に金メッキを施す処理を含む
請求項１又は２に記載の処理特定装置。
請求項１又は２に記載の処理特定装置。
【請求項5】
前記ニッケルメッキが、リンを含む
請求項４に記載の処理特定装置。
請求項４に記載の処理特定装置。
【請求項6】
前記表面処理を施した前記伝送路の評価結果を取得する評価取得部を備える
請求項１又は２に記載の処理特定装置。
請求項１又は２に記載の処理特定装置。
【請求項7】
前記伝送路が、マイクロストリップ線路である
請求項１又は２に記載の処理特定装置。
請求項１又は２に記載の処理特定装置。
【請求項8】
前記高周波が、マイクロ波である
請求項１又は２に記載の処理特定装置。
請求項１又は２に記載の処理特定装置。
【請求項9】
伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算し、
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する
処理特定方法。
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する
処理特定方法。
【請求項10】
コンピュータに、
伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算し、
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する
ことを実行させる
プログラム。
伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算し、
前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する
ことを実行させる
プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、処理特定装置、処理特定方法、及びプログラムに関する。
【背景技術】
【0002】
マイクロ波等の高周波を伝送する高周波回路基板では、伝送路の劣化を保護するために、伝送路の表面を保護層で保護することが広く知られている。
例えば、特許文献１では、マイクロストリップ線路の表面を無鉛はんだ層で保護することが開示されている。
例えば、特許文献１では、マイクロストリップ線路の表面を無鉛はんだ層で保護することが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１２－１１４６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に開示された高周波回路基板では、表皮深さが算出され、表皮深さ以上の厚さの無鉛はんだ層が保護層として伝送路に塗布されることで、伝送路における高周波の通過損失が低減されている。
しかし、表皮深さが大きい場合、表皮深さ以上の保護層を形成することが難しいことがある。
このため、特許文献１に開示された技術では、高周波の損失を低減しにくいことがある。
しかし、表皮深さが大きい場合、表皮深さ以上の保護層を形成することが難しいことがある。
このため、特許文献１に開示された技術では、高周波の損失を低減しにくいことがある。
【0005】
本開示の目的は、上述の課題を解決する処理特定装置、処理特定方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【0006】
本開示の一態様に係る処理特定装置は、伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算する表皮計算部と、前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する選択部と、を備える。
【0007】
本開示の一態様に係る処理特定方法は、伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算し、前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する。
【0008】
本開示の一態様に係るプログラムは、コンピュータに、伝送路に伝送させる高周波の周波数に基づき、前記伝送路に関する前記高周波の表皮深さを計算し、前記表皮深さに基づき、前記伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択することを実行させる。
【発明の効果】
【0009】
上記一態様によれば、高周波の損失を低減しやすい。
【図面の簡単な説明】
【0010】
【図1】本開示の第一実施形態に係る処理特定装置のブロック図である。
【図2】本開示の第一実施形態に係る処理特定方法のフローチャートである。
【図3】伝送路にメッキ処理を施したプリント基板の断面図である。
【図4】伝送路にレジスト処理を施したプリント基板の断面図である。
【図5】本開示の第一実施形態に係る処理特定方法における各周波数における挿入損失の評価結果を示すグラフである。
【図7】本開示の処理特定装置の最小構成の実施形態に係る処理特定装置のブロック図である。
【図8】本開示の処理特定方法の最小構成の実施形態に係る処理特定方法のフローチャートである。
【図9】本開示の各実施形態に係る処理特定装置の機能を実現するためのコンピュータのハードウェア構成の例である。
【発明を実施するための形態】
【0011】
以下、本開示に係る各種実施形態について、図面を用いて説明する。
【0012】
【0013】
（処理特定装置の構成）
本実施形態の処理特定装置１は、伝送路ＴＬに伝送させる高周波の周波数に応じて、表皮効果に伴う、表皮深さから、伝送路ＴＬの表面処理を特定することにより、製造される伝送路ＴＬにおける信号劣化・損失を回避するための装置である。
例えば、伝送路ＴＬは、マイクロ波信号を伝送するための線路であって、高周波回路基板に含まれるマイクロストリップ線路、ストリップ線路、コプレーナ線路等である。
例えば、伝送路ＴＬは、プリント基板に含まれる表面パターンである。
以下、一例として、高周波がマイクロ波である場合について説明する。
本実施形態の処理特定装置１は、伝送路ＴＬに伝送させる高周波の周波数に応じて、表皮効果に伴う、表皮深さから、伝送路ＴＬの表面処理を特定することにより、製造される伝送路ＴＬにおける信号劣化・損失を回避するための装置である。
例えば、伝送路ＴＬは、マイクロ波信号を伝送するための線路であって、高周波回路基板に含まれるマイクロストリップ線路、ストリップ線路、コプレーナ線路等である。
例えば、伝送路ＴＬは、プリント基板に含まれる表面パターンである。
以下、一例として、高周波がマイクロ波である場合について説明する。
【0014】
図１に示すように、処理特定装置１は、パラメータ取得部１１と、表皮計算部１２と、選択部１３と、評価取得部１４と、決定部１５と、を備える。
【0015】
パラメータ取得部１１は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに伝送させるマイクロ波の周波数を取得する。
例えば、パラメータ取得部１１は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに施す予定のメッキの各材料の透磁率及び導電率をさらに取得してもよい。
例えば、パラメータ取得部１１は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに施す予定のメッキの各材料の透磁率及び導電率をさらに取得してもよい。
【0016】
表皮計算部１２は、伝送路ＴＬに伝送させるマイクロ波の周波数に基づき、伝送路ＴＬに関する高周波の表皮深さを計算する。
例えば、表皮計算部１２は、伝送路ＴＬに施す予定のメッキの材料として、金に関する高周波の表皮深さ（以下、「金表皮深さ」ともいう。）を、伝送路ＴＬに伝送させるマイクロ波の周波数と、金の透磁率及び導電率と、に基づき計算する。
例えば、表皮計算部１２は、伝送路ＴＬに施す予定のメッキの材料として、金に関する高周波の表皮深さ（以下、「金表皮深さ」ともいう。）を、伝送路ＴＬに伝送させるマイクロ波の周波数と、金の透磁率及び導電率と、に基づき計算する。
【0017】
選択部１３は、表皮計算部１２で計算された表皮深さに基づき、伝送路ＴＬに施すべき表面処理が、メッキ処理か、レジスト処理かを選択する。
例えば、選択部１３は、表皮深さが所定厚さより大きい場合に、レジスト処理を選択する。
例えば、選択部１３は、表皮深さが所定厚さより大きい場合に、レジスト処理を選択する。
【0018】
評価取得部１４は、選択部１３で選択された表面処理を含む表面処理を施した伝送路の評価結果を取得する。
例えば、評価取得部１４は、設計者が、伝送路ＴＬに関する電磁界解析を実施することにより評価された伝送路ＴＬの挿入損失特性を、評価結果として取得する。
例えば、評価取得部１４は、設計者が、伝送路ＴＬに関する電磁界解析を実施することにより評価された伝送路ＴＬの挿入損失特性を、評価結果として取得する。
【0019】
決定部１５は、表皮計算部１２で計算された表皮深さに基づき、メッキ処理において伝送路ＴＬに施すべきメッキ厚さを決定する。
加えて、決定部１５は、評価取得部１４が取得した評価結果に基づき、伝送路ＴＬに施すべきメッキ厚さを決定してもよい。
加えて、決定部１５は、評価取得部１４が取得した評価結果に基づき、伝送路ＴＬに施すべきメッキ厚さを決定してもよい。
【0020】
（処理特定方法）
本実施形態の処理特定方法について説明する。
本実施形態の処理特定方法は、プリント基板が扱うマイクロ波信号の周波数に応じた表皮深さから、プリント基板の表面パターンの表面処理を適正化することにより、プリント基板における信号劣化・損失を回避するための方法である。
本実施形態の処理特定方法のステップのうち、一部のステップは、処理特定装置１の動作を含む。
本実施形態の処理特定方法について説明する。
本実施形態の処理特定方法は、プリント基板が扱うマイクロ波信号の周波数に応じた表皮深さから、プリント基板の表面パターンの表面処理を適正化することにより、プリント基板における信号劣化・損失を回避するための方法である。
本実施形態の処理特定方法のステップのうち、一部のステップは、処理特定装置１の動作を含む。
【0021】
（パラメータの設定）
まず、図２に示すように、設計者は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに伝送させるマイクロ波の周波数を決定し、処理特定装置１に入力する（ＳＴ０１）。
ＳＴ０１において、さらに設計者は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに施す予定のメッキの各材料の透磁率及び導電率を決定し、処理特定装置１に入力してもよい。その際、パラメータ取得部１１は、入力されたマイクロ波の周波数、透磁率及び導電率を取得する。
まず、図２に示すように、設計者は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに伝送させるマイクロ波の周波数を決定し、処理特定装置１に入力する（ＳＴ０１）。
ＳＴ０１において、さらに設計者は、表皮深さを計算するための各種パラメータとして、伝送路ＴＬに施す予定のメッキの各材料の透磁率及び導電率を決定し、処理特定装置１に入力してもよい。その際、パラメータ取得部１１は、入力されたマイクロ波の周波数、透磁率及び導電率を取得する。
【0022】
さらに、ＳＴ０１において、設計者は、表面処理適正のための各種パラメータの一例として、以下のような各種パラメータを準備したり、パラメータ取得部１１に入力したりしてもよい。
【0023】
（マイクロストリップラインに関するパラメータ）
周波数：９ＧＨｚ
基板誘電率：３．３６
基板誘電正接：０．００１８
基板厚：０．４８ｍｍ
マイクロストリップ線路幅：１．０８ｍｍ（特性インピーダンス５０Ω相当）
マイクロストリップ線路長：１００ｍｍ
周波数：９ＧＨｚ
基板誘電率：３．３６
基板誘電正接：０．００１８
基板厚：０．４８ｍｍ
マイクロストリップ線路幅：１．０８ｍｍ（特性インピーダンス５０Ω相当）
マイクロストリップ線路長：１００ｍｍ
【0024】
（メッキに関するパラメータ）
下地ニッケルメッキ厚：５．０μｍ
下地ニッケルメッキのリン含有量：中タイプ（電気伝導率１．３ｅ+６［Ｓ／ｍ］）
金フラッシュメッキ厚：０．１μｍ、０．５μｍ、１．０μｍ
下地ニッケルメッキ厚：５．０μｍ
下地ニッケルメッキのリン含有量：中タイプ（電気伝導率１．３ｅ+６［Ｓ／ｍ］）
金フラッシュメッキ厚：０．１μｍ、０．５μｍ、１．０μｍ
【0025】
（レジストに関するパラメータ）
レジスト厚：３０μｍ
レジスト比誘電率：３．５
レジスト誘電正接：０．０３
レジスト厚：３０μｍ
レジスト比誘電率：３．５
レジスト誘電正接：０．０３
【0026】
（表皮深さの計算）
ＳＴ０１の実施に続いて、表皮計算部１２は、取得したマイクロ波の周波数を含む各種パラメータに基づき、マイクロ波の表皮深さを計算する（ＳＴ０２）。
ＳＴ０１の実施に続いて、表皮計算部１２は、取得したマイクロ波の周波数を含む各種パラメータに基づき、マイクロ波の表皮深さを計算する（ＳＴ０２）。
【0027】
以下式（１）に示すように、高周波の交流電流が導体を流れるとき、表皮効果により、導体内電流密度は、（導体表面からの）深さに依存し、導体表面で高く、導体表面から離れるほど低くなる。
【0028】
導体内電流密度＝電流密度×ｅ＾（－深さ／表皮深さ）・・・（１）
【0029】
ここで表皮深さは、以下式（２）のように示される。
【0030】
表皮深さ=１／√（π×周波数×透磁率×導電率）・・・（２）
【0031】
このため、周波数が高いほど導体表面のみに交流電流が集中するため、周波数によって電気抵抗率が異なる各導体層の電流分布度合いが変化する。
【0032】
したがって、表皮計算部１２は、例えば、上記式（２）に基づきマイクロ波の表皮深さを計算する。
例えば、各周波数における金（電気伝導率４．５５ｅ＋７［Ｓ/ｍ］）の表皮深さは、以下のように計算される。
９ＧＨｚ：金表皮深さ０．７９μｍ
１０ＧＨｚ：金表皮深さ０．７５μｍ
２０ＧＨｚ：金表皮深さ０．５３μｍ
例えば、各周波数における金（電気伝導率４．５５ｅ＋７［Ｓ/ｍ］）の表皮深さは、以下のように計算される。
９ＧＨｚ：金表皮深さ０．７９μｍ
１０ＧＨｚ：金表皮深さ０．７５μｍ
２０ＧＨｚ：金表皮深さ０．５３μｍ
【0033】
（表面処理の選択）
ＳＴ０２の実施に続いて、選択部１３は、表皮計算部１２で計算された表皮深さに基づき、伝送路ＴＬに施すべき表面処理が、メッキ処理か、レジスト処理かを選択する（ＳＴ０３）。
例えば、表皮計算部１２で計算された表皮深さが、選択部１３に予め設定されている所定値以上である場合、選択部１３は、レジスト処理を選択する。その際、予め設定されている所定値としては、「標準のメッキ処理で施すことができるメッキ厚」が設定されてもよい。
ＳＴ０２の実施に続いて、選択部１３は、表皮計算部１２で計算された表皮深さに基づき、伝送路ＴＬに施すべき表面処理が、メッキ処理か、レジスト処理かを選択する（ＳＴ０３）。
例えば、表皮計算部１２で計算された表皮深さが、選択部１３に予め設定されている所定値以上である場合、選択部１３は、レジスト処理を選択する。その際、予め設定されている所定値としては、「標準のメッキ処理で施すことができるメッキ厚」が設定されてもよい。
【0034】
例えば、選択部１３は、伝送路ＴＬに施すべき表面処理として、図３に示すような処理を施すか、図４に示すような処理を施すか、を選択してもよい。
図３では、プリント基板Ａ１に含まれる伝送路ＴＬとして、特性インピーダンス５０Ωのマイクロストリップ線路が設けられ、そのマイクロストリップ線路の表面には、メッキ処理によって施される表面処理層Ｂ１として、下地ニッケル層＋金フラッシュメッキ層が設けられている。
図４では、プリント基板Ａ２に含まれる伝送路ＴＬとして、特性インピーダンス５０Ωのマイクロストリップ線路が設けられ、そのマイクロストリップ線路の表面には、レジスト処理によって施される表面処理層Ｂ２として、レジスト（Ｓｏｌｄｅｒ Ｍａｓｋ）層が設けられている。
図３では、プリント基板Ａ１に含まれる伝送路ＴＬとして、特性インピーダンス５０Ωのマイクロストリップ線路が設けられ、そのマイクロストリップ線路の表面には、メッキ処理によって施される表面処理層Ｂ１として、下地ニッケル層＋金フラッシュメッキ層が設けられている。
図４では、プリント基板Ａ２に含まれる伝送路ＴＬとして、特性インピーダンス５０Ωのマイクロストリップ線路が設けられ、そのマイクロストリップ線路の表面には、レジスト処理によって施される表面処理層Ｂ２として、レジスト（Ｓｏｌｄｅｒ Ｍａｓｋ）層が設けられている。
【0035】
例えば、下地ニッケルメッキ層の厚さは５．０μｍ、金フラッシュメッキ層の厚さは０．１μｍ、レジスト層の厚さは３０μｍ程度であってもよい。
金フラッシュメッキの付きまわりを良くするために、下地ニッケルメッキは、例えば、非金属であるリン（Ｐ）を含有してもよい。
リンの含有率は１～１２％程度であるが、リンの含有率が高くなるにつれて下地ニッケルメッキの電気抵抗率は大きくなる。
例えば、下地ニッケルメッキ層には、リン含有量が中程度（リン含有量５～８％）のニッケルメッキが使用されてもよい。
リンを含まないニッケルの電気抵抗率は、金の３倍程度であるが、リン含有量が中程度の下地ニッケルメッキの電気抵抗率は、金の３０倍程度となる。
金フラッシュメッキの付きまわりを良くするために、下地ニッケルメッキは、例えば、非金属であるリン（Ｐ）を含有してもよい。
リンの含有率は１～１２％程度であるが、リンの含有率が高くなるにつれて下地ニッケルメッキの電気抵抗率は大きくなる。
例えば、下地ニッケルメッキ層には、リン含有量が中程度（リン含有量５～８％）のニッケルメッキが使用されてもよい。
リンを含まないニッケルの電気抵抗率は、金の３倍程度であるが、リン含有量が中程度の下地ニッケルメッキの電気抵抗率は、金の３０倍程度となる。
【0036】
理論上は、金の表皮深さよりも金メッキ（金フラッシュメッキ厚）が厚ければ、電流密度の大部分が金フラッシュメッキ層に分布する。逆に金メッキが薄ければ薄いほど、電気伝導率が低い下地ニッケルメッキ層の電流密度分布割合が増加する。
言い換えると周波数が高いほど金表皮深さが浅くなるため、同じ金メッキでも損失量は低減していく。
シミュレーションによる解析結果では、金フラッシュメッキ厚が金の表皮深さと同等になる周波数点において、表面処理をレジスト処理とした場合の損失との交点が発生する。
このため、このような交点より高い周波数においては、レジストによる処理より金フラッシュメッキによる表面処理の方が優位となる。
言い換えると周波数が高いほど金表皮深さが浅くなるため、同じ金メッキでも損失量は低減していく。
シミュレーションによる解析結果では、金フラッシュメッキ厚が金の表皮深さと同等になる周波数点において、表面処理をレジスト処理とした場合の損失との交点が発生する。
このため、このような交点より高い周波数においては、レジストによる処理より金フラッシュメッキによる表面処理の方が優位となる。
【0037】
他方、金表皮深さの計算値が０．７９μｍである場合、そのような金表皮深さに対し、一般的な金フラッシュメッキ厚０．１μｍの方が小さくなることがある。
その際、金フラッシュメッキより下層の電気伝導率が低い下地ニッケルメッキ層に電流密度が分布することは明らかである。
その際、金フラッシュメッキより下層の電気伝導率が低い下地ニッケルメッキ層に電流密度が分布することは明らかである。
【0038】
このように、下地ニッケルメッキ層に電流密度が分布する場合、例えば、伝送路ＴＬに施すべき表面処理としては、次の選択肢が挙げられる。
（１）金フラッシュメッキ厚を０．７９μｍ以上になるよう厚くする表面処理
（２）レジストによる表面処理
例えば、標準のメッキ作業のように、０．７９μｍ以上の厚さの金フラッシュメッキを施すことは難しい場合、設計者は、設定値として、０．７９μｍより小さい値を選択部１３に設定する。
これにより、金表皮深さの計算値が、０．７９μｍであって、設定値以上となるため、選択部１３は、上記選択肢のうち（２）の表面処理を選択する。
（１）金フラッシュメッキ厚を０．７９μｍ以上になるよう厚くする表面処理
（２）レジストによる表面処理
例えば、標準のメッキ作業のように、０．７９μｍ以上の厚さの金フラッシュメッキを施すことは難しい場合、設計者は、設定値として、０．７９μｍより小さい値を選択部１３に設定する。
これにより、金表皮深さの計算値が、０．７９μｍであって、設定値以上となるため、選択部１３は、上記選択肢のうち（２）の表面処理を選択する。
【0039】
（伝送路の評価）
ＳＴ０３の実施に続いて、設計者は、ＳＴ０２で選択された表面処理を含む表面処理を施した伝送路ＴＬの評価を実施する（ＳＴ０４）。
例えば、ＳＴ０４では、設計者は、選択部１３が選択した表面処理について、使用する基板材料や線路パラメータによる電磁界解析での机上評価又は試作実測評価を実施する。
ＳＴ０３の実施に続いて、設計者は、ＳＴ０２で選択された表面処理を含む表面処理を施した伝送路ＴＬの評価を実施する（ＳＴ０４）。
例えば、ＳＴ０４では、設計者は、選択部１３が選択した表面処理について、使用する基板材料や線路パラメータによる電磁界解析での机上評価又は試作実測評価を実施する。
【0040】
例えば、設計者は、表面処理を施した伝送路ＴＬの評価として、電磁界解析での挿入損失特性の評価を実施してよい。
【0041】
表面処理にレジスト処理が選択される場合、レジスト処理時の評価（ｅ）に加え、比較のため、表面処理なし時の評価（ａ）、及び各膜厚の表面処理層が施される下地ニッケル＋金フラッシュメッキ処理時の評価（ｂ）～（ｄ）についても解析してもよい。
（ａ）Ｎｏｎｅ（表面処理なし）
（ｂ）下地ニッケル層（膜厚５．０μｍ）＋金フラッシュメッキ層（０．１μｍ）
（ｃ）下地ニッケル（膜厚５．０μｍ）＋金フラッシュメッキ層（０．５μｍ）
（ｄ）下地ニッケル（膜厚５．０μｍ）＋金フラッシュメッキ層（１．０μｍ）
（ｅ）レジスト層（膜厚３０μｍ）
その結果、図５及び図６に示すような挿入損失が評価される。
なお、所望の評価結果が得られないときは、電磁界解析での机上評価又は試作実測評価を繰り返してもよい。
（ａ）Ｎｏｎｅ（表面処理なし）
（ｂ）下地ニッケル層（膜厚５．０μｍ）＋金フラッシュメッキ層（０．１μｍ）
（ｃ）下地ニッケル（膜厚５．０μｍ）＋金フラッシュメッキ層（０．５μｍ）
（ｄ）下地ニッケル（膜厚５．０μｍ）＋金フラッシュメッキ層（１．０μｍ）
（ｅ）レジスト層（膜厚３０μｍ）
その結果、図５及び図６に示すような挿入損失が評価される。
なお、所望の評価結果が得られないときは、電磁界解析での机上評価又は試作実測評価を繰り返してもよい。
【0042】
表面処理にメッキ処理が選択される場合も、同様に、各膜厚の表面処理層が施される下地ニッケル＋金フラッシュメッキ処理時の評価（ｂ）～（ｄ）に加え、比較のため、表面処理なし時の評価（ａ）及びレジスト処理時の評価（ｅ）についても解析してもよい。
【0043】
さらに、ＳＴ０４において、設計者は、実施した評価の結果を、表面処理を施した伝送路ＴＬの評価結果として、処理特定装置１に入力してもよい。その際、評価取得部１４は、表面処理を施した伝送路ＴＬの評価結果を取得する。
【0044】
（表面処理の決定）
ＳＴ０４の実施に続いて、設計者は、上記評価結果に基づき、表面処理を決定する（ＳＴ０５）。
例えば、上述の例では、（ｂ）下地ニッケル層（膜厚５．０μｍ）＋金フラッシュメッキ層（０．１μｍ）よりも（ｅ）レジスト層（膜厚３０μｍ）とした場合の挿入損失特性が良いことが確認できるため、設計者は、表面処理をレジスト処理に決定する。
なお、表面処理にレジストが選択される場合、線路特性インピーダンスへの影響が少なからず発生すること、製造精度（レジスト塗布の厚み）によるばらつきが発生する可能性があること、に注意が必要である。
標準外のメッキ作業が許容できるのであれば、金フラッシュメッキ厚を表皮深さ（上記一例における９ＧＨｚでは０．７９μｍ）以上の厚さにする方が製造安定性は高いと考える。
最終的に許容できる挿入損失と製造安定性及びコストのバランスで表面処理を設計者が決定する。
ＳＴ０４の実施に続いて、設計者は、上記評価結果に基づき、表面処理を決定する（ＳＴ０５）。
例えば、上述の例では、（ｂ）下地ニッケル層（膜厚５．０μｍ）＋金フラッシュメッキ層（０．１μｍ）よりも（ｅ）レジスト層（膜厚３０μｍ）とした場合の挿入損失特性が良いことが確認できるため、設計者は、表面処理をレジスト処理に決定する。
なお、表面処理にレジストが選択される場合、線路特性インピーダンスへの影響が少なからず発生すること、製造精度（レジスト塗布の厚み）によるばらつきが発生する可能性があること、に注意が必要である。
標準外のメッキ作業が許容できるのであれば、金フラッシュメッキ厚を表皮深さ（上記一例における９ＧＨｚでは０．７９μｍ）以上の厚さにする方が製造安定性は高いと考える。
最終的に許容できる挿入損失と製造安定性及びコストのバランスで表面処理を設計者が決定する。
【0045】
さらに、ＳＴ０５において、決定部１５が、表皮計算部１２で計算された表皮深さに基づき、メッキ処理において伝送路ＴＬに施すべきメッキ厚さを決定してもよい。
例えば、表面処理にメッキ処理が選択される場合、決定部１５は、伝送路ＴＬに施すべき金フラッシュメッキ厚さを、表皮計算部１２で計算された金表皮深さ以上の厚さに決定してもよい。
例えば、表面処理にレジスト処理が選択される場合であっても、標準外のメッキ作業が許容できるのであれば、決定部１５は、伝送路ＴＬに施すべき金フラッシュメッキ厚さを表皮深さ（上記一例における９ＧＨｚでは０．７９μｍ）以上の厚さを決定してもよい。
例えば、表面処理にメッキ処理が選択される場合、決定部１５は、伝送路ＴＬに施すべき金フラッシュメッキ厚さを、表皮計算部１２で計算された金表皮深さ以上の厚さに決定してもよい。
例えば、表面処理にレジスト処理が選択される場合であっても、標準外のメッキ作業が許容できるのであれば、決定部１５は、伝送路ＴＬに施すべき金フラッシュメッキ厚さを表皮深さ（上記一例における９ＧＨｚでは０．７９μｍ）以上の厚さを決定してもよい。
【0046】
ＳＴ０５において、決定部１５は、評価取得部１４が取得した評価結果に基づき、メッキ処理において施すべきメッキ厚さを決定してもよい。
例えば、表面処理にメッキ処理が選択される場合、決定部１５は、評価取得部１４が取得した評価結果から、許容できる挿入損失を維持できるメッキ厚さを特定し、伝送路ＴＬに施すべきメッキ厚さとして決定してもよい。
例えば、表面処理にメッキ処理が選択される場合、決定部１５は、評価取得部１４が取得した評価結果から、許容できる挿入損失を維持できるメッキ厚さを特定し、伝送路ＴＬに施すべきメッキ厚さとして決定してもよい。
【0047】
（作用及び効果）
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路ＴＬに施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路ＴＬの設計が可能となる。
したがって、高周波の損失を低減しやすい。
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路ＴＬに施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路ＴＬの設計が可能となる。
したがって、高周波の損失を低減しやすい。
【0048】
また、本実施形態によれば、プリント基板が扱うマイクロ波信号の周波数に応じた表皮深さから、プリント基板の表面パターンの表面処理の各メッキ厚の適正化を図ることができる。
このため、プリント基板における信号劣化・損失を回避でき、プリント基板を実装するデバイス全体の消費電力低減や小型化、信号品質向上等の性能向上が可能となる効果がある。
このため、プリント基板における信号劣化・損失を回避でき、プリント基板を実装するデバイス全体の消費電力低減や小型化、信号品質向上等の性能向上が可能となる効果がある。
【0049】
また、本実施形態によれば、表皮効果に基づいて、扱うマイクロ波信号の周波数に応じた表皮深さから、アダプティブに表面処理を決定することができる。
このため、例えば、マイクロストリップ線路やコプレーナ線路等を含むプリント基板の他、デバイス内外の配線等が扱う各種信号および導体の特徴に応じてパラメータがカスタマイズされることにより、信号劣化・損失を回避する事が可能となり、デバイス全体の性能が向上する。
このため、例えば、マイクロストリップ線路やコプレーナ線路等を含むプリント基板の他、デバイス内外の配線等が扱う各種信号および導体の特徴に応じてパラメータがカスタマイズされることにより、信号劣化・損失を回避する事が可能となり、デバイス全体の性能が向上する。
【0050】
本実施形態によれば、表皮深さが所定厚さより大きい場合にレジスト処理が選択されるため、メッキ処理による高周波損失の低減の実現が難しい場合に、伝送路ＴＬに施すべき表面処理として、レジスト処理を選択することができる。
【0051】
本実施形態によれば、メッキ処理において施すべきメッキ厚さが表皮深さに基づき決定されるため、高周波損失を低減可能なメッキ厚さを決定することができる。
【0052】
本実施形態によれば、メッキ処理が、ニッケルメッキにより下地処理を施した上に金メッキを施す処理を含む。加えて、ニッケルメッキがリンを含む。
このため、金の特性が損なわれにくい条件であって、金の下地での高周波の損失が大きい条件において、高周波の損失を低減できる金メッキの厚さを決定することができる。
このため、金の特性が損なわれにくい条件であって、金の下地での高周波の損失が大きい条件において、高周波の損失を低減できる金メッキの厚さを決定することができる。
【0053】
ユビキタスネットワーク社会を迎え、５Ｇ、超高速無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ローカル・エリア・ネットワーク）に加えて、レーダーシステムの分野で、運用するマイクロ波の高周波化が加速している。
高周波化に伴い、デバイス全体の性能に対して、性能実現を担うデバイスを搭載するマイクロ波多層プリント基板の信号劣化・損失の影響が顕著化している。
したがって、プリント基板が扱うマイクロ波信号の高周波化を実現する上で、信号劣化・損失を改善する必要がある。
多層プリント基板における信号劣化・損失を引き起こす要因は、信号反射やクロストーク等の分布定数線路としての挙動や誘電損失、導体損失等があり、特にマイクロ波信号を扱う場合は、誘電損失を考慮した低誘電材の採用により対応している。しかし、マイクロ波信号の高周波化に伴い、導体損失の要因である材料特性や配線構造の影響が大きくなる。
プリント基板の表面パターンには、導体の酸化を抑制するために表面処理が実施される。表面処理の方法は、レジストを含め、プリフラックス処理、半田レベラー、金メッキ等、様々な種類があるが、マイクロ波信号を扱う場合は、誘電体であるレジストにより誘電損失増大等、高周波特性に影響を及ぼすため、金メッキを選択することが有効である可能性がある。
しかし、金メッキ(金)は、導体(銅)と同族(ＩＩ族)のため、金メッキ処理を行う場合、金の特性が失われることがある。
このような現象を回避するには、ニッケル(Ｎｉ)メッキによる下地処理を施した上に金メッキを実施すればよい。
他方、高周波信号は、表皮効果により導体表面を流れるため、金メッキの下地に使用する抵抗率が高いニッケルの影響により、導体損失が大きくなることがある。
これに対し、本実施形態によれば、上記のとおりメッキ処理及びレジスト処理のうち、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
さらに、本実施形態によれば、上記のとおり高周波の損失を低減できる金メッキの厚さを決定できるため、メッキ処理が、ニッケルメッキにより下地処理を施した上に金メッキを施す処理であっても、高周波の損失を低減できる金メッキの厚さを決定することができる。
高周波化に伴い、デバイス全体の性能に対して、性能実現を担うデバイスを搭載するマイクロ波多層プリント基板の信号劣化・損失の影響が顕著化している。
したがって、プリント基板が扱うマイクロ波信号の高周波化を実現する上で、信号劣化・損失を改善する必要がある。
多層プリント基板における信号劣化・損失を引き起こす要因は、信号反射やクロストーク等の分布定数線路としての挙動や誘電損失、導体損失等があり、特にマイクロ波信号を扱う場合は、誘電損失を考慮した低誘電材の採用により対応している。しかし、マイクロ波信号の高周波化に伴い、導体損失の要因である材料特性や配線構造の影響が大きくなる。
プリント基板の表面パターンには、導体の酸化を抑制するために表面処理が実施される。表面処理の方法は、レジストを含め、プリフラックス処理、半田レベラー、金メッキ等、様々な種類があるが、マイクロ波信号を扱う場合は、誘電体であるレジストにより誘電損失増大等、高周波特性に影響を及ぼすため、金メッキを選択することが有効である可能性がある。
しかし、金メッキ(金)は、導体(銅)と同族(ＩＩ族)のため、金メッキ処理を行う場合、金の特性が失われることがある。
このような現象を回避するには、ニッケル(Ｎｉ)メッキによる下地処理を施した上に金メッキを実施すればよい。
他方、高周波信号は、表皮効果により導体表面を流れるため、金メッキの下地に使用する抵抗率が高いニッケルの影響により、導体損失が大きくなることがある。
これに対し、本実施形態によれば、上記のとおりメッキ処理及びレジスト処理のうち、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
さらに、本実施形態によれば、上記のとおり高周波の損失を低減できる金メッキの厚さを決定できるため、メッキ処理が、ニッケルメッキにより下地処理を施した上に金メッキを施す処理であっても、高周波の損失を低減できる金メッキの厚さを決定することができる。
【0054】
また、本実施形態によれば、評価取得部１４が、選択された表面処理を施した伝送路の評価結果を取得する。
このため、処理特定装置１は、評価結果に基づいた表面処理のさらなる特定が可能である。
このため、処理特定装置１は、評価結果に基づいた表面処理のさらなる特定が可能である。
【0055】
また、本実施形態によれば、伝送路が、マイクロストリップ線路である。
このため、マイクロ波デバイスに適した伝送路について、高周波の損失を低減することができる。
このため、マイクロ波デバイスに適した伝送路について、高周波の損失を低減することができる。
【0056】
また、本実施形態によれば、高周波がマイクロ波である。
このため、マイクロストリップ線路、ストリップ線路、コプレーナ線路等を備えるデバイスについて、高周波の損失を低減することができる。
このため、マイクロストリップ線路、ストリップ線路、コプレーナ線路等を備えるデバイスについて、高周波の損失を低減することができる。
【0057】
（変形例）
上記実施形態では、処理特定方法のステップのうち、一部のステップを、処理特定装置１が実施しているが、表面処理を特定できるなら、どのような主体が実施してもよい。
変形例として、処理特定装置１が実施するステップの全て又は一部を設計者が実施してもよい。
上記実施形態では、処理特定方法のステップのうち、一部のステップを、処理特定装置１が実施しているが、表面処理を特定できるなら、どのような主体が実施してもよい。
変形例として、処理特定装置１が実施するステップの全て又は一部を設計者が実施してもよい。
【0058】
上記実施形態の処理特定装置及び処理特定方法は、マイクロ波を伝送させる伝送路ＴＬを含むプリント基板に適用しているが、高周波の損失を低減できるなら、どのようなデバイスに適用してもよい。
変形例として、処理特定装置及び処理特定方法は、マイクロ波信号を扱うプリント基板の他、装置内外の高周波配線を含む装置に加えて、高速伝送信号を扱う装置に対し適用可能である。
変形例として、処理特定装置及び処理特定方法は、マイクロ波信号を扱うプリント基板の他、装置内外の高周波配線を含む装置に加えて、高速伝送信号を扱う装置に対し適用可能である。
【0059】
＜処理特定装置の最小構成の実施形態＞
以下、本開示に係る処理特定装置の最小構成の実施形態について、図７を用いて説明する。
図７に示すように、本実施形態の処理特定装置１０１は、表皮計算部１１２と、選択部１１３とを備える。
表皮計算部１１２は、伝送路に伝送させる高周波の周波数に基づき、高周波の表皮深さを計算する。
選択部１１３は、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する。
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路に施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路の設計が可能となる。
したがって、高周波の損失を低減しやすい。
以下、本開示に係る処理特定装置の最小構成の実施形態について、図７を用いて説明する。
図７に示すように、本実施形態の処理特定装置１０１は、表皮計算部１１２と、選択部１１３とを備える。
表皮計算部１１２は、伝送路に伝送させる高周波の周波数に基づき、高周波の表皮深さを計算する。
選択部１１３は、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理か、を選択する。
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路に施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路の設計が可能となる。
したがって、高周波の損失を低減しやすい。
【0060】
＜処理特定方法の最小構成の実施形態＞
以下、本開示に係る処理特定方法の最小構成の実施形態について、図８を用いて説明する。
図８に示すように、本実施形態の処理特定方法では、伝送路に伝送させる高周波の周波数に基づき、伝送路に関する高周波の表皮深さを計算し（ＳＴ５０１）、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する（ＳＴ５０２）。
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路に施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路の設計が可能となる。
したがって、高周波の損失を低減しやすい。
以下、本開示に係る処理特定方法の最小構成の実施形態について、図８を用いて説明する。
図８に示すように、本実施形態の処理特定方法では、伝送路に伝送させる高周波の周波数に基づき、伝送路に関する高周波の表皮深さを計算し（ＳＴ５０１）、表皮深さに基づき、伝送路に施すべき表面処理が、メッキ処理か、レジスト処理かを選択する（ＳＴ５０２）。
本実施形態によれば、メッキ処理及びレジスト処理のうち、伝送路に施すべき表面処理が表皮深さに基づき選択される。
これにより、高周波の損失を低減しやすい表面処理を表皮深さに応じて特定することができる。
このため、高周波の損失を低減しやすい表面処理に基づいた伝送路の設計が可能となる。
したがって、高周波の損失を低減しやすい。
【0061】
＜処理特定装置のハードウェア構成＞
上述の各実施形態における処理特定装置を実現するためのハードウェア構成の一例について、図９を用いて説明する。
図９に示すように、処理特定装置は、プロセッサ９１と、メモリ９２と、記憶／再生装置９３と、通信Ｉ／Ｆ（通信Ｉｎｔｅｒｆａｃｅ）９４と、ＩＯ Ｉ／Ｆ（Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｉｎｔｅｒｆａｃｅ）９５の各ハードウェアを備えたコンピュータ９である。
上述の各実施形態における処理特定装置を実現するためのハードウェア構成の一例について、図９を用いて説明する。
図９に示すように、処理特定装置は、プロセッサ９１と、メモリ９２と、記憶／再生装置９３と、通信Ｉ／Ｆ（通信Ｉｎｔｅｒｆａｃｅ）９４と、ＩＯ Ｉ／Ｆ（Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｉｎｔｅｒｆａｃｅ）９５の各ハードウェアを備えたコンピュータ９である。
【0062】
プロセッサ９１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。
メモリ９２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶媒体である。
記憶／再生装置９３は、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、フラッシュメモリ等の外部メディアへプログラム、データ等を記憶したり、外部メディアのプログラム、データ等を再生したりするための装置である。
通信Ｉ／Ｆ９４は、インターネット、専用通信回線等の通信回線を介して、コンピュータ９と他の装置との間で通信を行うインターフェースである。
ＩＯ Ｉ／Ｆ９５は、ソースプログラムの入力、コンピュータ９と他の装置との間で情報等の入出力等を行うためのインターフェースである。
メモリ９２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の記憶媒体である。
記憶／再生装置９３は、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、フラッシュメモリ等の外部メディアへプログラム、データ等を記憶したり、外部メディアのプログラム、データ等を再生したりするための装置である。
通信Ｉ／Ｆ９４は、インターネット、専用通信回線等の通信回線を介して、コンピュータ９と他の装置との間で通信を行うインターフェースである。
ＩＯ Ｉ／Ｆ９５は、ソースプログラムの入力、コンピュータ９と他の装置との間で情報等の入出力等を行うためのインターフェースである。
【0063】
＜コンピュータプログラム＞
上述の各実施形態における処理特定装置の全部または一部の機能を実現するためのプログラムをコンピュータ読み取り可能な記憶媒体に記憶して、この記憶媒体に記憶されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。
なお、ここでいう「コンピュータシステム」とは、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）や周辺機器等のハードウェアを含むものとする。
上述の各実施形態における処理特定装置の全部または一部の機能を実現するためのプログラムをコンピュータ読み取り可能な記憶媒体に記憶して、この記憶媒体に記憶されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。
なお、ここでいう「コンピュータシステム」とは、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）や周辺機器等のハードウェアを含むものとする。
【0064】
また、「コンピュータシステム」は、ＷＷＷ（Ｗｏｒｌｄ Ｗｉｄｅ Ｗｅｂ）システムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
【0065】
また、「コンピュータ読み取り可能な記憶媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
【0066】
また、「コンピュータ読み取り可能な記憶媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信回線のように、短時間の間、動的にプログラムを保持するものを含むとする。
【0067】
さらに、「コンピュータ読み取り可能な記憶媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。
【0068】
例えば、上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記憶されているプログラムとの組み合わせで実現できるものであってもよい。
【0069】
以上、本開示の実施形態を説明したが、この実施形態は、例として示したものであり、本開示の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、本開示の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。
【符号の説明】
【0070】
１ 処理特定装置
９ コンピュータ
１１ パラメータ取得部
１２ 表皮計算部
１３ 選択部
１４ 評価取得部
１５ 決定部
９１ プロセッサ
９２ メモリ
９３ 記憶／再生装置
９４ 通信Ｉ／Ｆ
９５ ＩＯ Ｉ／Ｆ
１０１ 処理特定装置
１１２ 表皮計算部
１１３ 選択部
Ａ１ プリント基板
Ａ２ プリント基板
Ｂ１ 表面処理層
Ｂ２ 表面処理層
ＴＬ 伝送路
９ コンピュータ
１１ パラメータ取得部
１２ 表皮計算部
１３ 選択部
１４ 評価取得部
１５ 決定部
９１ プロセッサ
９２ メモリ
９３ 記憶／再生装置
９４ 通信Ｉ／Ｆ
９５ ＩＯ Ｉ／Ｆ
１０１ 処理特定装置
１１２ 表皮計算部
１１３ 選択部
Ａ１ プリント基板
Ａ２ プリント基板
Ｂ１ 表面処理層
Ｂ２ 表面処理層
ＴＬ 伝送路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】