【図1】
本明細書において説明される例に関連して説明される例示のコンピューティングシステムである。
【図2】
図１の例示のコンピューティングシステムの例示のレベル１キャッシュのブロック図である。
【図3A】
図１の例示のコンピューティングシステムのレベル１キャッシュの例示の回路実装を図示する。
【図3B】
図１の例示のコンピューティングシステムのレベル１キャッシュの例示の回路実装を図示する。
【図3C】
図１の例示のコンピューティングシステムのレベル１キャッシュの例示の回路実装を図示する。
【図3D】
図１の例示のコンピューティングシステムのレベル１キャッシュの例示の回路実装を図示する。
【図4A】
図３Ａ～図３Ｄのメインキャッシュストアキューの例示の回路実装である。
【図4B】
図３Ａ～図４Ａのメインキャッシュストアキューに関連して実装される例示のデータ転送論理の例示の回路実装である。
【図4C】
メインキャッシュストアキュー及び／又は犠牲キャッシュストアキューの付加的な例示の回路実装である。
【図4D】
図４Ａのマージ回路の例示のハードウェア実装である。
【図5】
図３Ａ～図３Ｄのレベル１キャッシュの例示の犠牲キャッシュベースのセクションを図示する。
【図6】
図３Ａ～図３Ｄ及び図５の例示の置換ポリシー構成要素を実装するための例示の第１の表及び例示の第２の表を図示する。
【図7A】
犠牲キャッシュストアキュー及び犠牲ストレージを含む、例示のカプセル化されたデータキャッシュシステムを図示する。
【図7B】
メインキャッシュストアキュー及びメインストレージを含む、別の例示のカプセル化されたデータキャッシュシステムを図示する。
【図7C】
例示の犠牲キャッシュバンク構造を図示する。
【図7D】
例示のメインキャッシュバンク構造を図示する。
【図7E】
例示の統合されたキャッシュバンク構造を図示する。
【図8A】
犠牲キャッシュタグ・ランダムアクセスメモリの例示の実装の概略図を図示する。
【図8B】
図８Ａの例示の犠牲キャッシュタグ・ランダムアクセスメモリの例示の実装の別の概略図を図示する。
【図9A】
例示の命令処理ワークフローを図示する。
【図9B】
例示の命令処理ワークフローを図示する。
【図10A-1】
例示のデータキャッシュシステムを図示する。
【図10A-2】
例示のデータキャッシュシステムを図示する。
【図10B-1】
第２の例示のデータキャッシュシステムを図示する。
【図10B-2】
第２の例示のデータキャッシュシステムを図示する。
【図11A】
図３Ａ～図３Ｄの犠牲キャッシュストアキューの例示の回路実装である。
【図11B-1】
例示の統合されたキャッシュストアキューの例示の回路実装である。
【図11B-2】
例示の統合されたキャッシュストアキューの例示の回路実装である。
【図12】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図13】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図14】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図15】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図16】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図17】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図18A】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図18B】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図19】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図20】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図21】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図22】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図23】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図24】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図25】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図26】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図27】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図28】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図29A】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図29B-1】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図29B-2】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図30】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図31】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図32】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図33】
図１～図３Ｄのレベル１キャッシュを実装するために実行され得る機械可読命令を表すフローチャートである。
【図34】
図１～図３Ｄのレベル１キャッシュを実装するために図３Ａ～図３Ｄの命令を実行するように構成された、例示の処理プラットフォームのブロック図である。
