特開 2024-167759 放電回路および電源システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024167759

(43)【公開日】2024-12-04

(54)【発明の名称】放電回路および電源システム

(51)【国際特許分類】

   G05F 1/56 20060101AFI20241127BHJP

【ＦＩ】

G05F1/56 320C

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023084046

(22)【出願日】2023-05-22

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】中島 大地

(72)【発明者】

【氏名】福島 瞬

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB05

5H430BB09

5H430BB11

5H430CC05

5H430EE04

5H430FF02

5H430FF13

5H430GG01

5H430HH03

5H430LA01

5H430LB06

(57)【要約】

【課題】改良した放電回路および電源システムを提供する。
【解決手段】放電回路１４，２０は、電源回路１２の出力電圧によって充電される出力コンデンサ１１が放電される際に、出力コンデンサ１１からの放電電流が流れる放電経路１５，２２と、調整回路１８，２４と、を備える。放電経路１５，２０は、出力コンデンサ１１からの放電電流が流れる放電抵抗１５４，２２４を有する。調整回路１８，２４は、出力コンデンサ１１の充電電圧に応じて、放電抵抗１５４，２２４にかかる電圧を調整する。
【選択図】図３

【特許請求の範囲】

【請求項1】

電源回路の出力電圧によって充電される出力コンデンサが放電される際に、前記出力コンデンサからの放電電流が流れる放電経路と、
調整回路と、を備え、
前記放電経路は、前記放電電流が流れる放電抵抗を有し、
前記調整回路は、前記出力コンデンサの充電電圧に応じて、前記放電抵抗にかかる電圧を調整する、
放電回路。

【請求項2】

前記調整回路は、前記出力コンデンサの充電電圧を分圧する分圧回路を有し、
前記放電抵抗は、前記分圧回路によって分圧された電圧を受ける、
請求項１に記載の放電回路。

【請求項3】

前記放電経路は、前記放電抵抗と直列接続されたスイッチング素子をさらに有し、
前記調整回路は、増幅器をさらに有し、
前記増幅器は、非反転入力端子に前記分圧回路によって分圧された電圧が入力され、反転入力端子が前記放電抵抗の上流側の端部に接続され、前記スイッチング素子に出力信号を出力するように配置される、
請求項２に記載の放電回路。

【請求項4】

前記放電回路は、前記放電経路を第１放電経路とするとき、前記第１放電経路とは異なる第２放電経路をさらに有し、
前記調整回路は、前記出力コンデンサの充電電圧に基づいて、前記出力コンデンサを放電する経路を前記第１放電経路と前記第２放電経路とで切り替えるように構成される、
請求項３に記載の放電回路。

【請求項5】

前記調整回路は、比較器をさらに有し、
前記第２放電経路は、前記放電抵抗を第１放電抵抗とし、前記スイッチング素子を第１スイッチング素子とするとき、直列接続された第２スイッチング素子および第２放電抵抗を含み、
前記増幅器は、前記分圧回路によって分圧された電圧が基準電圧以上である場合に、前記第１スイッチング素子がオンとなるように、前記第１スイッチング素子に出力信号を出力し、
前記比較器は、前記分圧回路によって分圧された電圧と基準電圧とを比較し、前記分圧回路によって分圧された電圧が前記基準電圧未満である場合には、前記第２スイッチング素子がオンとなるように、前記第２スイッチング素子に出力信号を出力する、
請求項４に記載の放電回路。

【請求項6】

前記放電経路は、前記出力コンデンサの充電電圧に比例した放電電流が流れるように構成される、
請求項２に記載の放電回路。

【請求項7】

前記調整回路は、前記出力コンデンサの充電電圧が高いほど前記放電電流が小さくなるように、前記放電抵抗にかかる電圧を調整する、
請求項１に記載の放電回路。

【請求項8】

前記調整回路は、カレントミラー回路と、前記カレントミラー回路の入力端に接続された入力抵抗と、前記カレントミラー回路の出力端に接続された出力抵抗と、を有し、
前記入力抵抗は、前記カレントミラー回路とは反対側の端部に前記出力コンデンサの充電電圧が供給されるように配置され、
前記出力抵抗は、前記カレントミラー回路とは反対側の第１端に基準電圧が供給され、前記カレントミラー回路側の第２端の電圧が前記放電抵抗に供給されるように配置される、
請求項７に記載の放電回路。

【請求項9】

前記放電経路は、前記放電抵抗と直列接続されたスイッチング素子をさらに有し、
前記調整回路は、増幅器をさらに有し、
前記増幅器は、非反転入力端子に前記出力抵抗の前記第２端が接続され、反転入力端子に前記放電抵抗の上流側の端部が接続され、前記スイッチング素子に出力信号を出力するように設けられる、
請求項８に記載の放電回路。

【請求項10】

前記電源回路と、
請求項１～９のいずれか一項に記載の放電回路とを備える、
電源システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、放電回路および電源システムに関する。

【背景技術】

【0002】

スイッチングレギュレータおよびリニアレギュレータなどの電源回路には、その出力電圧を安定化させるために出力コンデンサが設けられる。出力電圧によって充電された出力コンデンサは、必要に応じて放電回路によって放電される（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－１８４１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、電源回路の出力コンデンサを放電する従来の放電回路には改良する余地があった。

【0005】

本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、改良した放電回路および電源システムを提供することにある。

【課題を解決するための手段】

【0006】

本開示のある態様は、放電回路である。この放電回路は、電源回路の出力電圧によって充電される出力コンデンサが放電される際に、出力コンデンサからの放電電流が流れる放電経路と、調整回路と、を備える。放電経路は、出力コンデンサからの放電電流が流れる放電抵抗を有する。調整回路は、出力コンデンサの充電電圧に応じて、放電抵抗にかかる電圧を調整する。

【0007】

本開示の別の態様は、電源システムである。この電源システムは、電源回路と、上記放電回路とを備える。

【0008】

なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。

【発明の効果】

【0009】

本開示によれば、改良した放電回路および電源システムを提供できる。

【図面の簡単な説明】

【0010】

【図1】図１は、参考技術に係る電源システムの回路図である。

【図2】図２は、第１実施形態に係る電源システムの概略構成図である。

【図3】図３は、第１実施形態に係る放電回路の構成を説明するための回路図である。

【図4】図４（ａ）は、充電電圧に対する放電する経路の抵抗値の変化をシミュレーションした結果を示す図である。図４（ｂ）は、充電電圧に対する放電電流の変化をシミュレーションした結果を示す図である。

【図5】図５（ａ）は、充電電圧の時間変化をシミュレーションした結果を示す図である。図５（ｂ）は、放電電流の時間変化をシミュレーションした結果を示す図である。

【図6】図６は、第２実施形態に係る放電回路の構成を説明するための回路図である。

【発明を実施するための形態】

【0011】

（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0012】

一実施形態に係る放電回路は、電源回路の出力電圧によって充電される出力コンデンサが放電される際に、出力コンデンサからの放電電流が流れる放電経路と、調整回路と、を備える。放電経路は、出力コンデンサからの放電電流が流れる放電抵抗を有する。調整回路は、出力コンデンサの充電電圧に応じて、放電抵抗にかかる電圧を調整する。

【0013】

この構成によれば、放電経路の放電抵抗にかかる電圧を調整できるため、放電回路を改善でき、たとえば、放電抵抗のレイアウトおよび放電経路における消費電力を改善できるようになる。

【0014】

一実施形態において、調整回路は、出力コンデンサの充電電圧を分圧する分圧回路を有してよい。放電抵抗は、分圧回路によって分圧された電圧を受けてよい。これにより、放電抵抗の抵抗値を小さくし、放電抵抗のレイアウト面積を小さくすることが可能となる。

【0015】

一実施形態において、放電経路は、放電抵抗と直列接続されたスイッチング素子をさらに有してよい。調整回路は、増幅器をさらに有してよい。増幅器は、非反転入力端子に分圧回路によって分圧された電圧が入力され、反転入力端子が放電抵抗の上流側の端部に接続され、スイッチング素子に出力信号を出力するように配置されてよい。

【0016】

一実施形態において、放電回路は、放電経路を第１放電経路とするとき、第１放電経路とは異なる第２放電経路をさらに有してよい。調整回路は、出力コンデンサの充電電圧に基づいて、出力コンデンサを放電する経路を第１放電経路と第２放電経路とで切り替えるように構成されてよい。これにより、より適切に出力コンデンサを放電することが可能となる。

【0017】

一実施形態において、調整回路は、比較器をさらに有してよい。第２放電経路は、放電抵抗を第１放電抵抗とし、スイッチング素子を第１スイッチング素子とするとき、直列接続された第２スイッチング素子および第２放電抵抗を含んでよい。増幅器は、分圧回路によって分圧された電圧が基準電圧以上である場合に、第１スイッチング素子がオンとなるように、第１スイッチング素子に出力信号を出力してよい。比較器は、分圧回路によって分圧された電圧と基準電圧とを比較し、分圧回路によって分圧された電圧が基準電圧未満である場合には、第２スイッチング素子がオンとなるように、第２スイッチング素子に出力信号を出力してよい。

【0018】

一実施形態において、放電経路は、出力コンデンサの充電電圧に比例した放電電流が流れるように構成されてよい。これにより、放電経路において定抵抗を実現できる。

【0019】

一実施形態において、調整回路は、出力コンデンサの充電電圧が高いほど放電電流が小さくなるように、放電抵抗にかかる電圧を調整してよい。これにより、放電時における放電経路の発熱を抑制できる。

【0020】

一実施形態において、調整回路は、カレントミラー回路と、カレントミラー回路の入力端に接続された入力抵抗と、カレントミラー回路の出力端に接続された出力抵抗と、を有してよい。入力抵抗は、カレントミラー回路とは反対側の端部に出力コンデンサの充電電圧が供給されるように配置されてよい。出力抵抗は、カレントミラー回路とは反対側の第１端に基準電圧が供給され、カレントミラー回路側の第２端の電圧が放電抵抗に供給されるように配置されてよい。この構成により、簡便に放電抵抗にかかる電圧を調整できる。

【0021】

一実施形態において、放電経路は、放電抵抗と直列接続されたスイッチング素子をさらに有してよい。調整回路は、増幅器をさらに有してよい。増幅器は、非反転入力端子に出力抵抗の第２端が接続され、反転入力端子に放電抵抗の上流側の端部が接続され、スイッチング素子に出力信号を出力するように設けられてよい。

【0022】

一実施形態に係る電源システムは、電源回路と、上記放電回路とを備える。

【0023】

この構成によれば、放電経路の放電抵抗にかかる電圧を調整できるため、放電回路を改善でき、たとえば、放電抵抗のレイアウトおよび放電経路における消費電力を改善できるようになる。

【0024】

以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。

【0025】

（参考技術）
図１を参照しながら、参考技術に係る電源システム９およびその課題を説明する。図１に示す参考技術に係る電源システム９は、電源ＩＣ（Integrated Circuit）９０および出力コンデンサ９１を備える。

【0026】

電源ＩＣ９０は、入力電圧Ｖｉｎ９に応じた出力電圧Ｖｏｕｔ９を出力する。電源ＩＣ９０は、入力端子９００、出力端子９０２、電源回路９２および放電回路９４を備える。出力端子９０２には、電源ＩＣ９０の出力電圧Ｖｏｕｔ９を安定化させるための出力コンデンサ９１が接続される。

【0027】

電源回路９２は、入力端子９００に入力される入力電圧Ｖｉｎ９に基づいて、出力端子９０２から出力される出力電圧Ｖｏｕｔ９を生成する。出力電圧Ｖｏｕｔ９は、負荷（図示しない）に供給される。

【0028】

電源回路９２は、入力電圧Ｖｉｎ９に応じた出力電圧Ｖｏｕｔ９を生成できる各種の公知の回路で構成される。たとえば、電源回路９２は、リニアレギュレータ（たとえばＬＤＯ（Low Dropout）など）、スイッチングレギュレータまたはＤＣ－ＤＣコンバータなどであってよい。ここでは、電源回路９２がリニアレギュレータである例を説明する。電源回路９２は、トランジスタ９２０、増幅器９２２、抵抗９２４，９２６およびグランド端子９２８を有する。

【0029】

トランジスタ９２０は、出力ドライバとして機能する。トランジスタ９２０は、Ｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成され、ソースが入力端子９００に接続され、ドレインが出力端子９０２に接続されるように設けられる。

【0030】

抵抗９２４，９２６は、帰還抵抗である。抵抗９２４は、一端がトランジスタ９２０のドレインに接続され、他端が増幅器９２２の非反転入力端子に接続されるように設けられる。抵抗９２６は、一端が増幅器９２２の非反転入力端子に接続され、他端がグランド端子９２８に接続されるように設けられる。抵抗９２４と抵抗９２６との間において、電源回路９２の出力電圧Ｖｏｕｔ９を分圧した電圧Ｖｆが生成される。

【0031】

増幅器９２２は、非反転入力端子に電圧Ｖｆが入力され、反転入力端子に基準電圧Ｖｒｅｆ９が入力されるように設けられる。増幅器９２２は、電圧Ｖｆと基準電圧Ｖｒｅｆ９との差分に応じた出力信号Ｓａ９をトランジスタ９２０のゲートに出力し、トランジスタ９２０の動作を制御する。

【0032】

放電回路９４は、出力コンデンサ９１を規定の時間で放電するように構成される。放電回路９４は、放電経路９４０およびドライバ９４８を有する。

【0033】

放電経路９４０は、出力コンデンサ９１の放電の際に、放電電流Ｉｄ９が流れるように設けられる。放電経路９４０は、放電抵抗９４２、トランジスタ９４４およびグランド端子９４６を有する。

【0034】

放電抵抗９４２は、抵抗値Ｒ９１を有し、一端が出力端子９０２に接続されるように設けられる。トランジスタ９４４は、ＭＯＳＦＥＴまたはＢＪＴ（Bipolar Junction Transistor）などで構成される。ここでは、トランジスタ９４４がＮチャネル型のＭＯＳＦＥＴで構成される例を説明する。トランジスタ９４４は、ソースがグランド端子９４６に接続され、ドレインが放電抵抗９４２の他端に接続されるように設けられる。トランジスタ９４４のオン抵抗は、Ｒ９２であるものとする。

【0035】

ドライバ９４８は、入力されるイネーブル信号ＥＮ９に応じて、トランジスタ９４４の動作を制御する。

【0036】

以上、参考技術に係る電源システム９の構成を説明した。以下、参考技術に係る電源システム９の動作を説明する。

【0037】

電源回路９２が入力電圧Ｖｉｎ９に応じて出力電圧Ｖｏｕｔ９を生成すると、出力電圧Ｖｏｕｔ９が負荷に供給されるとともに、出力電圧Ｖｏｕｔ９によって出力コンデンサ９１が充電される。出力コンデンサ９１を放電する際には、電源回路９２の動作が停止し、放電回路９４が動作する。具体的には、ドライバ９４８が、イネーブル信号ＥＮ９に応じてトランジスタ９４４をオンにする。これにより、出力コンデンサ９１から、出力端子９０２、放電抵抗９４２およびトランジスタ９４４を介して、グランド端子９４６に放電電流Ｉｄ９が流れ、出力コンデンサ９１が放電される。

【0038】

本発明者らは、参考技術に係る電源システム９について、以下の課題を認識するに至った。放電経路９４０は、放電抵抗９４２およびトランジスタ９４４により、一定の抵抗値Ｒ９（＝Ｒ９１＋Ｒ９２）を有する定抵抗を形成することが求められる。定抵抗を形成することにより、出力コンデンサ９１の充電電圧Ｖｃ９が放電時間に応じてどの程度低下したのかを簡便に算出することが可能となる。

【0039】

トランジスタ９４４が線形領域(ＢＪＴの場合には、飽和領域)にある場合には、トランジスタ９４４に流れる放電電流Ｉｄ９は、充電電圧Ｖｃ９に対して線形に変化し、定抵抗が形成される。しかしながら、充電電圧Ｖｃ９がある電圧を超えると、トランジスタ９４４が飽和領域（ＢＪＴの場合には、活性領域）に入り、トランジスタ９４４に流れる電流が制限され、定抵抗を形成できなくなる。このため、放電経路９４０の定抵抗を実現するためには、トランジスタ９４４を線形領域(ＢＪＴの場合には、飽和領域)で動作させる必要がある。ここで、以下の２つの問題が生じる。

【0040】

１つ目の問題は、出力電圧Ｖｏｕｔ９として高い電圧が出力される場合および放電経路９４０の抵抗値Ｒ９が小さい場合には、放電経路９４０に流れる放電電流Ｉｄ９が大きくなる。このため、トランジスタ９４４が飽和領域（ＢＪＴの場合には、活性領域）に入り、放電電流Ｉｄ９が制限され易くなる。この問題を解決するためには、トランジスタ９４４のサイズを大きくし、トランジスタ９４４の飽和電圧(Ｖｄｓａｔ)を高くする必要がある。

【0041】

２つ目の問題は、放電抵抗９４２にはエレクトロマイグレーションで制限される許容電流がある点である。許容電流を大きくするためには、放電電流Ｉｄ９が大きい場合には、放電抵抗９４２の抵抗幅を太くする必要がある。抵抗幅を太くすると、同一の抵抗値を実現するためには抵抗の長くする必要があり、抵抗のレイアウト面積が非常に大きくなる問題が生じる。

【0042】

１つ目および２つ目の問題は、出力電圧Ｖｏｕｔ９および放電経路９４０の抵抗値Ｒ９の条件にもよるが、放電抵抗９４２およびトランジスタ９４４のレイアウト面積を非常に大きくする必要があり、電源ＩＣ９０のコスト増につながる。

【0043】

（第１実施形態）
図２は、第１実施形態に係る電源システム１の概略構成図である。電源システム１は、入力電圧Ｖｉｎ１に応じた出力電圧Ｖｏｕｔ１を出力する。電源システム１は、電源ＩＣ１０および出力コンデンサ１１を備える。

【0044】

電源ＩＣ１０は、入力電圧Ｖｉｎ１に応じた出力電圧Ｖｏｕｔ１を出力する。電源ＩＣ１０は、入力端子１００、出力端子１０２、電源回路１２および放電回路１４を備える。出力端子１０２には、電源ＩＣ１０の出力電圧Ｖｏｕｔ１を安定化させるための出力コンデンサ１１が接続される。

【0045】

電源回路１２は、入力端子１００に入力される入力電圧Ｖｉｎ９に基づいて、出力端子１０２から出力される出力電圧Ｖｏｕｔ１を生成する。出力電圧Ｖｏｕｔ１は、負荷（図示しない）に供給される。また、出力コンデンサ１１は、電源回路１２の出力電圧Ｖｏｕｔ１によって充電される。

【0046】

電源回路１２は、入力電圧Ｖｉｎ９に応じた出力電圧Ｖｏｕｔ９を生成できる各種の公知の回路である。たとえば、電源回路１２は、リニアレギュレータ（たとえばＬＤＯなど）、スイッチングレギュレータまたはＤＣ－ＤＣコンバータなどであってよい。電源回路１２がリニアレギュレータである場合には、電源回路１２は、参考技術に係る電源回路９２と実質的に同一の構成を有してよい。

【0047】

放電回路１４は、出力コンデンサ１１を放電するように構成される。放電回路１４を構成する各種の要素は、放電回路１４が出力コンデンサ１１を規定の時間で放電できるように設計されてよい。図３を参照して、放電回路１４の具体的な構成を説明する。図３は、第１実施形態に係る放電回路１４の構成を説明するための回路図である。図３に示すように、第１実施形態に係る放電回路１４は、放電経路１５および制御回路１８を備える。

【0048】

放電経路１５は、出力コンデンサ１１が放電される際に、出力コンデンサ１１からの放電電流が流れる経路である。本実施形態に係る放電経路１５は、第１放電経路１５０、第２放電経路１６０およびグランド端子１７０を有する。

【0049】

第１放電経路１５０は、第１スイッチング素子１５２および第１放電抵抗１５４を有する。第１スイッチング素子１５２は、第１放電抵抗１５４と直列接続される。第１放電経路１５０に出力コンデンサ１１からの放電電流Ｉｄ１が流れることによって、出力コンデンサ１１が放電される。

【0050】

第１スイッチング素子１５２は、各種の公知のトランジスタで構成されてよく、本実施形態では、Ｎチャネル型のＭＯＳＦＥＴで構成される。第１スイッチング素子１５２は、ソースが第１放電抵抗１５４の一端に接続され、ドレインが出力端子１０２に接続されるように設けられる。第１スイッチング素子１５２のオン抵抗は、Ｒ１１であるものとする。

【0051】

第１放電抵抗１５４は、出力コンデンサ１１からの放電電流Ｉｄ１が流れるように配置され、他端にグランド端子１７０が接続されるように設けられる。第１放電抵抗１５４は、たとえばポリマーなどで構成されてよい。第１放電抵抗１５４の抵抗値は、Ｒ１２であるものとする。抵抗値Ｒ１２は、たとえば、第１放電経路１５０が有すべき抵抗値をＲ＿Ｄとし、後述する分圧回路１８０の分圧比を１／ｘとしたとき、Ｒ１２＝１／ｘ×Ｒ＿Ｄで表されてよい。

【0052】

第２放電経路１６０は、第１放電経路１５０とは異なる経路であり、直列接続された第２放電抵抗１６２および第２スイッチング素子１６４を有する。第２放電経路１６０に出力コンデンサ１１からの放電電流Ｉｄ２が流れることによって、出力コンデンサ１１が放電される。なお、後述するように、本実施形態では、第１放電経路１５０または第２放電経路１６０の一方の経路に放電電流が流れるように、放電経路１５の動作は制御される。

【0053】

第２放電抵抗１６２は、出力コンデンサ１１からの放電電流Ｉｄ２が流れるように配置され、一端が出力端子１０２に接続されるように設けられる。第２放電抵抗１６２は、たとえばポリマーなどで構成されてよい。第２放電抵抗１６２の抵抗値は、Ｒ２１であるものとする。

【0054】

第２スイッチング素子１６４は、各種の公知のトランジスタで構成されてよく、本実施形態では、Ｎチャネル型のＭＯＳＦＥＴで構成される。第２スイッチング素子１６４は、ソースがグランド端子１７０に接続され、ドレインが第２放電抵抗の他端に接続されるように設けられる。第２スイッチング素子１６４のオン抵抗は、Ｒ２２であるものとする。

【0055】

制御回路１８は、放電経路１５の動作を制御する。本実施形態に係る制御回路１８は、分圧回路１８０、増幅器１９０、ＡＮＤ回路１９２および比較器１９４を有する。本実施形態に係る制御回路１８は、出力コンデンサ１１の充電電圧Ｖｃ１に応じて、第１放電抵抗１５４にかかる電圧を調整する調整回路としての機能を有する。また、本実施形態に係る制御回路１８は、出力コンデンサ１１の充電電圧Ｖｃ１に基づいて、出力コンデンサ１１を放電する経路を第１放電経路１５０と第２放電経路１６０とで切り替えるように構成される。

【0056】

分圧回路１８０は、出力コンデンサ１１の充電電圧Ｖｃ１を分圧した電圧Ｖｄｉｖを生成する。分圧回路１８０は、抵抗１８２および抵抗１８４を有する。抵抗１８２は、一端が出力端子１０２に接続され、他端が抵抗１８４の一端に接続されるように設けられる。抵抗１８４は、他端がグランド端子１７０に接続されるように設けられる。抵抗１８２は、抵抗値Ｒｄ１を有し、抵抗１８４は、抵抗値Ｒｄ２を有する。分圧回路１８０は、分圧比１／ｘ（＝Ｒｄ２／（Ｒｄ１＋Ｒｄ２））で充電電圧Ｖｃ１を分圧し、抵抗１８２と抵抗１８４との間に、分圧した電圧Ｖｄｉｖ（＝１／ｘ×Ｖｃ１）を生成する。分圧比１／ｘは、たとえば１／３０程度であってよい。

【0057】

なお、分圧回路１８０には出力コンデンサ１１からの電流が流れるが、分圧回路１８０の抵抗１８２，１８４の抵抗値は、第１放電経路１５０および第２放電経路１６０の抵抗値よりも十分に大きい。このため、分圧回路１８０には出力コンデンサ１１から電流がほとんど流れず、放電電流は、主として第１放電経路１５０または第２放電経路１６０に流れる。

【0058】

増幅器１９０は、電源電圧Ｖｄｄ１を受け、非反転入力端子および反転入力端子のそれぞれに入力される信号に応じて、第１スイッチング素子１５２のゲートに出力信号Ｓａ１を出力する。増幅器１９０は、非反転入力端子に分圧回路１８０によって分圧された電圧Ｖｄｉｖが入力され、反転入力端子が第１放電抵抗１５４の一端（上流側の端部）に接続されるように設けられる。なお、本明細書では、第１放電経路１５０および第２放電経路１６０について、出力コンデンサ１１側を上流側、グランド端子１７０側を下流側という。

【0059】

増幅器１９０を配置することにより、分圧回路１８０によって分圧された電圧Ｖｄｉｖは、増幅器１９０を介して、第１放電抵抗１５４の一端に供給され、第１放電抵抗１５４は電圧Ｖｄｉｖを受ける。

【0060】

ＡＮＤ回路１９２は、第１入力端子にイネーブル信号ＥＮ１が入力され、第２入力端子に比較器１９４から出力される出力信号Ｓｃｍｐを反転した信号が入力されるように配置される。ＡＮＤ回路１９２は、入力された２つの信号に応じて、出力信号Ｓｓ１を増幅器１９０に出力する。

【0061】

ＡＮＤ回路１９２は、イネーブル信号Ｅ１および出力信号Ｓｃｍｐを反転した信号がいずれもハイのとき、ハイの出力信号Ｓｓ１を増幅器１９０に出力する。これにより、増幅器１９０は、オン状態となり、第１スイッチング素子１５２をオンとするように、出力信号Ｓａ１を第１スイッチング素子１５２に出力する。ＡＮＤ回路１９２は、イネーブル信号Ｅ１および出力信号Ｓｃｍｐを反転した信号のいずれかがローのとき、ローの出力信号Ｓｓ１を増幅器１９０に出力する。これにより、増幅器１９０は、オフ状態となり、第１スイッチング素子１５２はオフになる。

【0062】

比較器１９４は、非反転入力端子に基準電圧Ｖｒｅｆ１が入力され、反転入力端子に電圧Ｖｄｉｖが入力されるように設けられる。比較器１９４は、電源電圧Ｖｄｄ１を受け、非反転入力端子および反転入力端子のそれぞれに入力される信号を比較し、その結果に応じて、第２スイッチング素子１６４のゲートに出力信号Ｓｃｍｐを出力する。なお、比較器１９４は、イネーブル信号ＥＮ１が入力され、イネーブル信号ＥＮ１がハイのときオン状態となり、イネーブル信号ＥＮ１がローのときオフ状態となる。

【0063】

比較器１９４は、電圧Ｖｄｉｖと基準電圧Ｖｒｅｆ１とを比較し、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１以上である場合には、第２スイッチング素子１６４がオフとなるように、第２スイッチング素子１６４にローの出力信号Ｓｃｍｐを出力する。比較器１９４は、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満である場合には、第２スイッチング素子１６４がオンとなるように、ハイの出力信号Ｓｃｍｐを出力する。なお、比較器１９４の出力信号Ｓｃｍｐは、図示しない経路を通じて、ＡＮＤ回路１９２の第２入力端子に反転して入力される。

【0064】

本実施形態では、比較器１９４には、基準電圧Ｖｒｅｆ１に対する比較対象として、充電電圧Ｖｃ１を分圧した電圧Ｖｄｉｖが入力される。このため、充電電圧Ｖｃ１が高電圧であったとしても、比較器１９４を高耐圧化する必要がなく、比較器１９４を小型化することが可能となる。

【0065】

増幅器１９０の動作は、比較器１９４の出力信号Ｓｃｍｐによって制御される。たとえば、比較器１９４は、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１以上である場合に、増幅器１９０がオン状態となるように、出力信号Ｓｃｍｐを出力する。このため、増幅器１９０は、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１以上である場合に、第１スイッチング素子１５２がオンとなるように、第１スイッチング素子１５２に出力信号Ｓａ１を出力する。また、比較器１９４は、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満である場合に、増幅器１９０がオフ状態となるように、出力信号Ｓｃｍｐを出力する。このため、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満である場合に、第１スイッチング素子１５２はオフとなる。

【0066】

ここで、放電回路１４が出力コンデンサ１１を放電する動作を説明する。本実施形態では、電圧Ｖｄｉｖと基準電圧Ｖｒｅｆ１との大小関係に応じて、第１放電経路１５０または第２放電経路１６０のいずれかに放電電流が流れることによって出力コンデンサ１１が放電される。具体的には、放電回路１４による放電が開始され、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１以上であるときには、第１スイッチング素子１５２がオン、第２スイッチング素子１６４がオフとなり、第１放電経路１５０に放電電流Ｉｄ１が流れるよって出力コンデンサ１１が放電される。その後、充電電圧Ｖｃ１が低下して電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満になると、第１スイッチング素子１５２がオフ、第２スイッチング素子１６４がオンとなり、第２放電経路１６０に放電電流Ｉｄ２が流れることよって出力コンデンサ１１が放電される。以降、出力コンデンサ１１の放電が完了するまで、第２放電経路１６０に放電電流Ｉｄ２が流れることによって出力コンデンサ１１が放電される。

【0067】

以上、本実施形態に係る放電回路１４の構成およびその動作を説明した。本実施形態に係る放電回路１４によれば、制御回路１８によって、出力コンデンサ１１の充電電圧Ｖｃ１に応じて、第１放電経路１５０の放電抵抗１５４にかかる電圧が調整される。具体的には、本実施形態に係る放電抵抗１５４には、分圧回路１８０によって充電電圧Ｖｃ１を分圧した電圧Ｖｄｉｖが供給される。このため、放電電流Ｉｄ１の所定の電流値について、第１放電抵抗１５４の抵抗値Ｒ１２を、分圧回路１８０の分圧比１／ｘに応じて小さくすることができる。具体的には、抵抗値Ｒ１２を、第１放電経路１５０が有すべき抵抗値Ｒ＿Ｄの１／ｘ程度にすることができる。このため、分圧比１／ｘに応じて、第１放電抵抗１５４のレイアウト面積を小さくすることができる。

【0068】

第１放電経路１５０によって出力コンデンサ１１が放電されるとき、増幅器１９０のオフセット電圧の影響によって第１放電経路１５０の抵抗値が意図した値からずれ、第１放電経路１５０のみでは適切に出力コンデンサ１１を放電できないことがある。出力コンデンサ１１の充電電圧Ｖｃ１（より具体的には、電圧Ｖｄｉｖ）が低いほど、オフセット電圧の影響が大きくなる。そこで、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満である場合に第２放電経路１６０で出力コンデンサ１１を放電することにより、より適切に出力コンデンサ１１を放電することが可能となる。

【0069】

第２放電経路１６０において出力コンデンサ１１が放電される際には、電圧Ｖｄｉｖが基準電圧Ｖｒｅｆ１未満となる程度に充電電圧Ｖｃ１が低下している。このため、放電経路１６０に流れる放電電流Ｉｄ２は、第１放電経路１５０における放電電流Ｉｄ１よりも小さい。このため、放電電流Ｉｄ２の低下に応じて、第２放電抵抗１６２の抵抗幅を細くすることができる。この結果、第２放電抵抗１６２のレイアウト面積を小さくできる。

【0070】

以上のように、本実施形態に係る放電回路１４によれば、第１放電抵抗１５４および第２放電抵抗１６２のそれぞれのレイアウト面積を小さくできる。また、本実施形態に係る電源システム１によれば、増幅器１９０および比較器１９４などの構成が必要になるものの、これらの構成の追加によるレイアウト面積の増加分は、第１放電抵抗１５４および第２放電抵抗１６２のレイアウト面積の減少分よりも小さい。したがって、本実施形態に係る放電回路１４によれば、全体のレイアウト面積を小さくでき、コストを低減できる。

【0071】

また、増幅器１９０および比較器１９４の動作は、放電回路１４における放電のタイミング以外では停止される。したがって、実質的に放電のときにのみ増幅器１９０および比較器１９４において電力が消費される。このため、増幅器１９０および比較器１９４は、不必要に電力を消費しないように制御できる。

【0072】

図４（ａ），（ｂ）および図５（ａ），（ｂ）を参照して、本実施形態に係る放電回路１４の動作をシミュレーションした結果を説明する。図４（ａ）は、充電電圧Ｖｃ１に対する放電する経路の抵抗値Ｒ＿ＤＩＳの変化をシミュレーションした結果を示す図である。図４（ｂ）は、充電電圧Ｖｃ１に対する放電電流Ｉ＿ＤＩＳの変化をシミュレーションした結果を示す図である。図５（ａ）は、充電電圧Ｖｃ１の時間変化をシミュレーションした結果を示す図である。図５（ｂ）は、放電電流Ｉ＿ＤＩＳの時間変化をシミュレーションした結果を示す図である。これらのシミュレーションでは、抵抗値Ｒ＿ＤＩＳに求める値を３００Ωとし、Ｒ１２＝１０Ω、Ｒ２１＝２７０Ω、Ｒ２２＝３０Ω、ｘ＝３０、Ｖｃ１（ｍａｘ．）＝３０Ｖ、出力コンデンサ１１の容量値を１０μＦとした。

【0073】

図４（ａ）では、横軸が充電電圧Ｖｃ１（Ｖ）を示し、縦軸が抵抗値Ｒ＿ＤＩＳ（Ω）を示す。抵抗値Ｒ＿ＤＩＳは、第１放電経路１５０に放電電流Ｉｄ１が流れる場合には、第１放電経路１５０の抵抗値であり、第２放電経路１６０に放電電流Ｉｄ２が流れる場合には、第２放電経路１６０の抵抗値である。このシミュレーションでは、充電電圧Ｖｃ１が４Ｖの付近で、放電する経路が第１放電経路１５０と第２放電経路１６０とで切り替わる。図４（ａ）に示すように、抵抗値Ｒ＿ＤＩＳは、充電電圧Ｖｃ１が０～３０．０Ｖにおいて、一定値（３００Ω）となっている。したがって、本実施形態に係る放電回路１４によれば、充電電圧Ｖｃ１が０～３０．０Ｖにおいて、第１放電経路１５０および第２放電経路１６０のそれぞれを定抵抗とすることができる。

【0074】

図４（ｂ）では、横軸が充電電圧Ｖｃ１（Ｖ）を示し、縦軸が放電電流Ｉ＿ＤＩＳ（ｍＡ）を示す。放電電流Ｉ＿ＤＩＳは、第１放電経路１５０に放電電流Ｉｄ１が流れる場合には、その放電電流Ｉｄ１であり、第２放電経路１６０に放電電流Ｉｄ２が流れる場合には、その放電電流Ｉｄ２である。図４（ｂ）に示すように、放電電流Ｉ＿ＤＩＳが０～１００ｍＡの範囲では、放電電流Ｉ＿ＤＩＳは飽和せず、放電経路１５には、出力コンデンサ１１の充電電圧Ｖｃ１に比例した放電電流Ｉ＿ＤＩＳが流れ、放電経路１５において定抵抗を実現できる。

【0075】

図５（ａ），（ｂ）には、本実施形態に係る放電回路１４についてシミュレーションした結果（実施例）に加えて、理想モデルを用いたシミュレーション結果を示す。理想モデルは、第１放電経路１５０および第２放電経路１６０のそれぞれを３００Ωの抵抗素子で置き換えた放電回路である。図５（ａ）では、横軸が放電時間（ｍｓ）を示し、縦軸が充電電圧Ｖｃ１（Ｖ）を示す。図５（ｂ）では、横軸が放電時間（ｍｓ）を示し、縦軸が放電電流Ｉ＿ＤＩＳ（ｍＡ）を示す。

【0076】

このシミュレーションでは、充電電圧Ｖｃ１が３０Ｖのときに放電を開始して、放電時間が６．９ｍｓのとき（充電電圧Ｖｃ１が４Ｖのとき）に、出力コンデンサ１１を放電する経路が第１放電経路１５０から第２放電経路１６０に切り替わる。切り替わりの際には、瞬間的に第１放電経路１５０および第２放電経路１６０がともにオフとなるが、比較器１９４の動作速度はμｓオーダーであるため、図５（ａ），（ｂ）では、ほとんど連続的に出力コンデンサ１１が放電されるように見える。

【0077】

図５（ａ），（ｂ）に示すように、充電電圧Ｖｃ１および放電電流Ｉ＿ＤＩＳのいずれについても、実施例と理想モデルとで概ね一致しており、本実施形態に係る放電回路１４が理想的な放電を実現できることがわかる。

【0078】

（第２実施形態）
図６は、第２実施形態に係る放電回路２０の構成を説明するための回路図である。第２実施形態に係る電源システムは、第１実施形態に係る電源システム１に係る放電回路１４を図６に示す放電回路２０で置き換えた構成を有してよい。第２実施形態に係る放電回路２０は、放電経路２２および制御回路２４を備える。

【0079】

放電経路２２は、スイッチング素子２２２、放電抵抗２２４およびグランド端子２２６を有する。スイッチング素子２２２は、放電抵抗２２４と直列接続される。放電経路２２に出力コンデンサ１１からの放電電流Ｉｄ３が流れることによって、出力コンデンサ１１が放電される。

【0080】

スイッチング素子２２２は、各種の公知のトランジスタで構成されてよく、本実施形態では、Ｎチャネル型のＭＯＳＦＥＴで構成される。スイッチング素子２２２は、ソースが放電抵抗２２４の一端に接続され、ドレインが出力端子１０２に接続されるように設けられる。スイッチング素子２２２のオン抵抗は、Ｒ３１であるものとする。

【0081】

放電抵抗２２４は、出力コンデンサ１１が放電される際に、放電電流Ｉｄ３が流れるように配置され、他端にグランド端子２２６が接続されるように設けられる。放電抵抗２２４の抵抗値は、Ｒ３２であるものとする。

【0082】

制御回路２４は、カレントミラー回路２４０、入力抵抗２５０、出力抵抗２５２および増幅器２６０を有する。制御回路２４は、出力コンデンサ１１の充電電圧Ｖｃ２に応じて放電抵抗２２４にかかる電圧を調整する調整回路としての機能を有する。具体的には、制御回路２４は、出力コンデンサ１１の充電電圧Ｖｃ２が高いほど放電経路２２に流れる放電電流Ｉｄ３が小さくなるように、放電抵抗２２４にかかる電圧を調整する。

【0083】

カレントミラー回路２４０は、対をなす２つのトランジスタ２４２，２４４で構成される。トランジスタ２４２，２４４は、Ｎチャネル型のＭＯＳＦＥＴでそれぞれ構成される。トランジスタ２４２は、ソースがトランジスタ２４４のソースとともにグランド端子２２６に接続され、ゲートがトランジスタ２４４のゲートともにトランジスタ２４２のドレインに接続されるように設けられる。

【0084】

入力抵抗２５０は、一端（カレントミラー回路２４０とは反対側の端部）が出力端子１０２に接続され、他端がカレントミラー回路２４０の入力端（具体的には、トランジスタ２４２のドレイン）に接続されるように設けられる。入力抵抗２５０は、抵抗値Ｒｍ１を有するものとする。入力抵抗２５０の一端には、出力コンデンサ１１の充電電圧Ｖｃ２が供給され、充電電圧Ｖｃ２に応じた電流Ｉｍ１が入力抵抗２５０に流れる。電流Ｉｍ１は、トランジスタ２４２の閾値電圧Ｖｔｈに対して出力コンデンサ１１の充電電圧Ｖｃ２が十分に大きい場合には、Ｉｍ１≒Ｖｃ２／Ｒｍ１で表される。

【0085】

出力抵抗２５２は、一端（カレントミラー回路２４０とは反対側の第１端）に基準電圧Ｖｒｅｆ２が供給され、他端（カレントミラー回路２４０側の第２端）がカレントミラー回路２４０の出力端（具体的には、トランジスタ２４４のドレイン）に接続されるように設けられる。出力抵抗２５２は、抵抗値Ｒｍ２を有するものとする。出力抵抗２５２には、カレントミラー回路２４０によって、入力抵抗２５０に流れる電流Ｉｍ１をコピーした電流Ｉｍ２が流れる。したがって、出力抵抗２５２の他端の電圧Ｖｍは、Ｖｍ＝Ｖｒｅｆ２－Ｒｍ２×Ｉｍ２＝Ｖｒｅｆ２－Ｒｍ２×Ｉｍ１となる。トランジスタ２４２の閾値電圧Ｖｔｈに対して出力コンデンサ１１の充電電圧Ｖｃ２が十分に大きい場合には、電圧Ｖｍは、Ｖｍ≒Ｖｒｅｆ２－Ｖｃ２×（Ｒｍ２／Ｒｍ１）と表される。ここで、基準電圧Ｖｒｅｆ２は、充電電圧Ｖｃ２の最大値をＶｃｍとするとき、Ｖｒｅｆ２＞Ｖｃｍ×（Ｒｍ２／Ｒｍ１）となるように設定されてよい。

【0086】

増幅器２６０は、電源電圧Ｖｄｄ２を受け、非反転入力端子および反転入力端子のそれぞれに入力される信号に応じて、スイッチング素子２２２のゲートに出力信号Ｓａ２を出力する。増幅器２６０は、非反転入力端子に出力抵抗２５２の他端が接続され、反転入力端子が放電抵抗２２４の一端（上流側の端部）に接続される。このように増幅器２６０を配置することにより、放電抵抗２２４の一端には、増幅器２６０を通じて、出力抵抗２５２の他端の電圧Ｖｍが供給される。なお、本明細書では、放電経路２２について、放電抵抗２２４の出力コンデンサ１１側を上流側、放電抵抗２２４のグランド端子２２６側を下流側という。

【0087】

増幅器２６０には、イネーブル信号ＥＮ２が入力される。イネーブル信号ＥＮ２がハイのとき、増幅器２６０は、オン状態となり、スイッチング素子２２２をオンにするように、出力信号Ｓａ２を出力する。一方、イネーブル信号ＥＮ２がローのとき、増幅器２６０は、オフ状態となる。

【0088】

以上、第２実施形態に係る放電回路２０の構成を説明した。ここで、第２実施形態に係る放電回路２０の動作を説明する。スイッチング素子２２２が、増幅器２６０からの出力信号Ｓａ２に応じてオンとなっているとき、放電経路２２には、出力コンデンサ１１からの放電電流Ｉｄ３が流れ、出力コンデンサ１１が放電される。このとき、放電抵抗２２４にかかる電圧は、Ｖｍ≒Ｖｒｅｆ２－Ｖｃ２×（Ｒｍ２／Ｒｍ１）となっている。したがって、放電抵抗２２４に流れる放電電流Ｉｄ３は、Ｉｄ３≒（Ｖｒｅｆ２－Ｖｃ２×（Ｒｍ２／Ｒｍ１））／Ｒ３２で表される。このため、充電電圧Ｖｃ２が高いほど、放電電流Ｉｄ３が小さくなる。この結果、放電経路２２における消費電力Ｐ（＝Ｖｃ２×Ｉｄ３）は、充電電圧Ｖｃ２が大きいときには放電電流Ｉｄ３が抑えられるため、放電時における放電経路２２の発熱を抑制できる。また、放電電流Ｉｄ３が大きいほど、充電電圧Ｖｃ２が低くなるため、放電電流Ｉｄ３が大きい場合にも、放電時における放電経路２２の発熱を抑制できる。

【0089】

（補足）
本開示に係る実施形態について、具体的な用語を用いて説明したが、この説明は、理解を助けるための例示に過ぎず、本開示あるいは請求の範囲を限定するものではなく、本発明の範囲は、請求の範囲によって規定されるものである。また、実施形態のみでなく、ここでは説明しない実施形態、実施例、変形例も、本発明の範囲に含まれる。

【0090】

（付記）
本明細書に開示される技術は、一側面において以下のように把握できる。

【0091】

（項目１）
電源回路の出力電圧によって充電される出力コンデンサが放電される際に、前記出力コンデンサからの放電電流が流れる放電経路と、
調整回路と、を備え、
前記放電経路は、前記放電電流が流れる放電抵抗を有し、
前記調整回路は、前記出力コンデンサの充電電圧に応じて、前記放電抵抗にかかる電圧を調整する、
放電回路。

【0092】

（項目２）
前記調整回路は、前記出力コンデンサの充電電圧を分圧する分圧回路を有し、
前記放電抵抗は、前記分圧回路によって分圧された電圧を受ける、
項目１に記載の放電回路。

【0093】

（項目３）
前記放電経路は、前記放電抵抗と直列接続されたスイッチング素子をさらに有し、
前記調整回路は、増幅器をさらに有し、
前記増幅器は、非反転入力端子に前記分圧回路によって分圧された電圧が入力され、反転入力端子が前記放電抵抗の上流側の端部に接続され、前記スイッチング素子に出力信号を出力するように配置される、
項目２に記載の放電回路。

【0094】

（項目４）
前記放電回路は、前記放電経路を第１放電経路とするとき、前記第１放電経路とは異なる第２放電経路をさらに有し、
前記調整回路は、前記出力コンデンサの充電電圧に基づいて、前記出力コンデンサを放電する経路を前記第１放電経路と前記第２放電経路とで切り替えるように構成される、
項目３に記載の放電回路。

【0095】

（項目５）
前記調整回路は、比較器をさらに有し、
前記第２放電経路は、前記放電抵抗を第１放電抵抗とし、前記スイッチング素子を第１スイッチング素子とするとき、直列接続された第２スイッチング素子および第２放電抵抗を含み、
前記増幅器は、前記分圧回路によって分圧された電圧が基準電圧以上である場合に、前記第１スイッチング素子がオンとなるように、前記第１スイッチング素子に出力信号を出力し、
前記比較器は、前記分圧回路によって分圧された電圧と基準電圧とを比較し、前記分圧回路によって分圧された電圧が前記基準電圧未満である場合には、前記第２スイッチング素子がオンとなるように、前記第２スイッチング素子に出力信号を出力する、
項目４に記載の放電回路。

【0096】

（項目６）
前記放電経路は、前記出力コンデンサの充電電圧に比例した放電電流が流れるように構成される、
項目２～５のいずれか一項に記載の放電回路。

【0097】

（項目７）
前記調整回路は、前記出力コンデンサの充電電圧が高いほど前記放電電流が小さくなるように、前記放電抵抗にかかる電圧を調整する、
項目１に記載の放電回路。

【0098】

（項目８）
前記調整回路は、カレントミラー回路と、前記カレントミラー回路の入力端に接続された入力抵抗と、前記カレントミラー回路の出力端に接続された出力抵抗と、を有し、
前記入力抵抗は、前記カレントミラー回路とは反対側の端部に前記出力コンデンサの充電電圧が供給されるように配置され、
前記出力抵抗は、前記カレントミラー回路とは反対側の第１端に基準電圧が供給され、前記カレントミラー回路側の第２端の電圧が前記放電抵抗に供給されるように配置される、
項目７に記載の放電回路。

【0099】

（項目９）
前記放電経路は、前記放電抵抗と直列接続されたスイッチング素子をさらに有し、
前記調整回路は、増幅器をさらに有し、
前記増幅器は、非反転入力端子に前記出力抵抗の前記第２端が接続され、反転入力端子に前記放電抵抗の上流側の端部が接続され、前記スイッチング素子に出力信号を出力するように設けられる、
項目８に記載の放電回路。

【0100】

（項目１０）
前記電源回路と、
項目１～９のいずれか一項に記載の放電回路とを備える、
電源システム。

【符号の説明】

【0101】

１ 電源システム、１１ 出力コンデンサ、１２ 電源回路、１４，２０ 放電回路、１５，２２ 放電経路、１８，２４ 制御回路、１００ 入力端子、１０２ 出力端子、１５０ 第１放電経路、１５２ 第１スイッチング素子、１５４ 第１放電抵抗、１６０ 第２放電経路、１６２ 第２放電抵抗、１６４ 第２スイッチング素子、１７０ グランド端子、１８０ 分圧回路、１８２，１８４ 抵抗、１９０ 増幅器、１９２ ＡＮＤ回路、１９４ 比較器、２４０ カレントミラー回路、２４２，２４４ トランジスタ、２５０ 入力抵抗、２５２ 出力抵抗、２６０ 増幅器。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】