特開 2024-167899 エネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024167899

(43)【公開日】2024-12-04

(54)【発明の名称】エネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法

(51)【国際特許分類】

   H01G 4/33 20060101AFI20241127BHJP

   C01G 33/00 20060101ALI20241127BHJP

   H01G 4/08 20060101ALI20241127BHJP

   H01G 4/18 20060101ALI20241127BHJP

   H01G 4/30 20060101ALI20241127BHJP

   H01G 4/00 20060101ALI20241127BHJP

【ＦＩ】

H01G4/33 102

C01G33/00 A

H01G4/08 Z

H01G4/18

H01G4/30 541

H01G4/30 544

H01G4/30 547

H01G4/00 A

【審査請求】有

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2024081581

(22)【出願日】2024-05-20

(31)【優先権主張番号】10-2023-0065546

(32)【優先日】2023-05-22

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】304039548

【氏名又は名称】コリア・インスティテュート・オブ・サイエンス・アンド・テクノロジー

(74)【代理人】

【識別番号】110001508

【氏名又は名称】弁理士法人 津国

(72)【発明者】

【氏名】チェ，ジウォン

(72)【発明者】

【氏名】リュ，アーロム

(72)【発明者】

【氏名】イム，ヘナ

(72)【発明者】

【氏名】ガン，ジョンユン

(72)【発明者】

【氏名】ペク，スンヒョプ

(72)【発明者】

【氏名】キム，ソングン

(72)【発明者】

【氏名】ソン，ヒョンチョル

(72)【発明者】

【氏名】ユン，ジュンホ

(72)【発明者】

【氏名】チャン，ジス

(72)【発明者】

【氏名】ホ，ソンフン

(72)【発明者】

【氏名】キム，ジンサン

【テーマコード（参考）】

4G048

5E001

5E082

【Ｆターム（参考）】

4G048AA03

4G048AB02

4G048AC02

4G048AD02

4G048AD03

4G048AE05

5E001AB06

5E001AD04

5E001AH01

5E001AJ02

5E082AB01

5E082FF05

5E082FG03

5E082FG06

5E082FG26

5E082FG34

5E082FG46

5E082FG60

(57)【要約】      （修正有）

【課題】エネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法を提供する。
【解決手段】キャパシタの誘電体などに適用可能な層状構造の複合体は、下部ＰＶＤＦ層１１０、その上に備えられた無機材料誘電体ナノ薄膜１２０及び誘電体ナノ薄膜上に備えられた上部ＰＶＤＦ層１３０を含んでなる。これによって高分子マトリックスにナノフィラーを分散させる従来技術で生じうるフィラーの凝集現象を根本的に解消する。
【選択図】図１

【特許請求の範囲】

【請求項1】

下部ＰＶＤＦ層；
下部ＰＶＤＦ層上に備えられた誘電体ナノ薄膜；及び
誘電体ナノ薄膜上に備えられた上部ＰＶＤＦ層；を含んでなることを特徴とするエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項2】

前記誘電体ナノ薄膜は、一つまたは複数のナノシートからなり、該複数のナノシートは垂直方向に積層された形態をなすことを特徴とする請求項１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項3】

ナノシートは、下記の化学式１で表されるものであることを特徴とする請求項２に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【化1】

（式中、ｘは０＜ｘ＜０．２）

【請求項4】

ナノシートは、下記の化学式２または化学式３で表されるものであることを特徴とする請求項２に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【化2】

（式中、ｘは０＜ｘ＜０．２）

【化3】

（式中、ｘは０＜ｘ＜０．２）

【請求項5】

ナノシートは、Ｔｉ_０．８７Ｏ_２からなるものであることを特徴とする請求項２に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項6】

誘電体ナノ薄膜は、下部ＰＶＤＦ層、誘電体ナノ薄膜、及び上部ＰＶＤＦ層の全体積に対して０．１～０．４ｖｏｌ％を占めることを特徴とする請求項１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項7】

高分子ナノ複合体の破壊電圧は４００ＭＶ／ｍ以上であり、エネルギー密度は１０Ｊ／ｃｍ^３以上であることを特徴とする請求項１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項8】

高分子ナノ複合体の破壊電圧は５００ＭＶ／ｍ以上であり、エネルギー密度は１３Ｊ／ｃｍ^３以上であることを特徴とする請求項１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項9】

誘電体ナノ薄膜は、ナノシートが３～９層で積層された構造をなすことを特徴とする請求項２に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体。

【請求項10】

基板上に下部ＰＶＤＦ層を積層する段階；
下部ＰＶＤＦ層上に誘電体ナノ薄膜を積層する段階；及び
誘電体ナノ薄膜上にＰＶＤＦ層を積層する段階；を含むことを特徴とするエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【請求項11】

前記誘電体ナノ薄膜は、一つまたは複数のナノシートからなり、該複数のナノシートは垂直方向に積層された形態をなすことを特徴とする請求項１０に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【請求項12】

ナノシートは、下記の化学式１で表されるものであることを特徴とする請求項１１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【化4】

（式中、ｘは０＜ｘ＜０．２）

【請求項13】

ナノシートは、下記の化学式２または化学式３で表されるものであることを特徴とする請求項１１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【化5】

（式中、ｘは０＜ｘ＜０．２）

【化6】

（式中、ｘは０＜ｘ＜０．２）

【請求項14】

ナノシートは、Ｔｉ_０．８７Ｏ_２からなるものであることを特徴とする請求項１１に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【請求項15】

誘電体ナノ薄膜は、ラングミュア・プロジェット法を用いて積層することを特徴とする請求項１０に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【請求項16】

バルク誘電体から剥離されたナノシートが下部ＰＶＤＦ層上に一つ又は複数の層で積層されることを特徴とする請求項１５に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【請求項17】

誘電体ナノ薄膜は、下部ＰＶＤＦ層、誘電体ナノ薄膜、及び上部ＰＶＤＦ層の全体積に対して０．１～０．４ｖｏｌ％を占めることを特徴とする請求項１０に記載のエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、エネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法に関する。

【0002】

参考までに、本発明は大韓民国科学技術情報通信部の支援の下、課題番号1711196532号(課題管理専門機関は韓国科学技術研究院、研究課題は「人工脳融合研究」、研究期間は2023.01.01.~2023.12.31.)及び課題番号1711184064号(課題管理専門機関は韓国研究財団、研究課題は「連続組成拡散法による透明陰極薄膜および多層陰極集電体を利用した高容量全高相透明薄膜二次電池研究」、研究期間は2023.03.01.~2024.2.29.)の国家研究開発事業である。

【背景技術】

【0003】

近年、フレキシブルウェアラブル素子、パワートランスミッション、ソフトロボティクス及び極限環境下におけるシステムに関する需要が高まるなか、誘電体材料が優れたプラットフォームとなって多くの研究が行われている。その中でも、誘電体高分子は高い電圧耐久性、低い誘電損失特性を備えており、エネルギー貯蔵分野の応用において他の材料に比べて顕著な強みを持つ。特に、ポリビニリデンフルオライド（ＰＶＤＦ、Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））は、強い疎水性と低い表面エネルギーを持つエネルギー的に非常に安定した高分子であって、電場下において高い破壊電圧（Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）と高い耐熱性を持つなど優れた性質を持つ。しかし、このようなＰＶＤＦも依然として内部エネルギー密度が低いため、エネルギー貯蔵素子に適用するには制限がある。

【0004】

誘電体のエネルギー密度（Ｕ）は、下記のように式１で表すことができる。

【数1】

（Ｕはエネルギー密度、ε_０ε_ｒは誘電率、Ｅ_ｂは破壊電圧）

【0005】

式１に示すように、エネルギー密度（Ｕ）は誘電体の誘電率（ε_０ε_ｒ）に比例するとともに、破壊電圧（Ｅ_ｂ）の２乗に比例して増加する。これに基づき、エネルギー密度を向上させるために一般的に高い破壊電圧を有する高分子マトリックス材料の中に高い誘電率を有する無機粒子をフィラー（ｆｉｌｌｅｒ）として用いて高誘電性の高分子複合体を製造しようとする多くの研究が行われてきた。これに伴い、フィラーサイズ効果により低次元上のフィラーはアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）が高い点をはじめ、機械的、電気的、光学的、構造的特性がバルク状態に比べて優れた特性を持ち得ることが知られ、ナノスケールのフィラーの使用は複合体の研究に新しい傾向となった。

【0006】

このようなフィラー材料として、近年、ＢＮＮＳｓ、ＳｒＢｉ_４Ｔｉ_４Ｏ_１５、Ｂａ_０．６Ｓｒ_０．４ＴｉＯ_３、Ｎａ_０．５Ｂｉ_４．５Ｔｉ_４Ｏ_１５、Ｃａ_２Ｎｂ_３Ｏ_１０などのナノ粒子が広く用いられているが、高い効能にもかかわらず、重要な短所がある。ナノ粒子同士が凝集しようとする性質があり、代表的な複合体の製造方法である直接混合（Ｄｉｒｅｃｔ ｍｉｘｉｎｇ）の際に均一な分散が難しくなり、局所的な電界集中現象により高いエネルギー密度が得られないという問題がある。また、高い面積を有する２Ｄナノシートは、分散のための攪拌や超音波のような物理的混合などの過程で小さい粒子に割れることがある。

【0007】

これらの問題点とともに、誘電体複合体の製造の際に高分子マトリックスに含まれるナノフィラーの含有量が一定レベル以上になると、柔軟な機械的性質を失い、破壊電圧が顕著に低下することがある。したがって、次世代デバイスへの適用が可能な高いエネルギー密度の誘電体高分子ナノ複合体を具現するためには、新規な製造法の開発が望まれている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】欧州公開特許公報 ＥＰ ４０１０１９３号（２０２２.６.１５.公開）

【特許文献2】韓国登録特許公報 第１０４０３２０号（２０１１.６.１０.公告）

【特許文献3】米国公開特許公報 ＵＳ ２００９-０１０１８７３号（２００９.４.２３.公開）

【特許文献4】韓国登録特許公報 第１４９５０９３号（２０１５.３.９.公告）

【特許文献5】韓国公開特許公報 第２０２２-７７９８９号（２０２２.６.１０.公開）

【非特許文献】

【0009】

【非特許文献1】Ｄｉｅｌｅｃｔｒｉｃ ａｎｄ ｅｎｅｒｇｙ ｓｔｏｒａｇｅ ｐｅｒｆｏｒｍａｎｃｅｓ ｏｆ ＰＶＤＦ-ｂａｓｅｄ ｃｏｍｐｏｓｉｔｅｓ ｗｉｔｈ ｃｏｌｏｓｓａｌ ｐｅｒｍｉｔｔｉｖｉｔｉｅｄ Ｎｄ-ｄｏｐｅｄ ＢａＴｉＯ３ Ｎａｎｏｐａｒｔｉｃｌｅｓ ａｓ ｔｈｅ ｆｉｌｌｅｒ, Ｊ Ｗａｎｇ ｅｔ ａｌ ２０１７ ＡＩＰ Ａｄｖａｎｃｅｓ

【非特許文献2】Ｄｉｅｌｅｃｔｒｉｃ Ｐｒｏｐｅｒｔｉｅｓ ａｎｄ Ｅｎｅｒｇｙ Ｓｔｏｒａｇｅ Ｄｅｎｓｉｔｉｅｓ ｏｆ Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅｆｌｕＯｒｉｄｅ）Ｎａｎｏｃｏｍｐｏｓｉｔｅ ｗｉｔｈ Ｓｕｒｆａｃｅ Ｈｙｄｒｏｘｙｌａｔｅｄ Ｃｕｂｅ Ｓｈａｐｅｄ Ｂａ０．６Ｓｒ０４.ＴｉＯ３ Ｎａｎｏｐａｒｔｉｃｌｅｓ, Ｓ Ｌｉｕ, ｅｔ ａｌ ２０１６ Ｐｏｌｙｍｅｒｓ

【非特許文献3】Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ｄｉｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｅｎｅｒｇｙ ｓｔｏｒａｇｅ ｐｅｒｆｏｒｍａｎｃｅ ｉｎ ｓａｎｄｗｉｃｈ-ｓｔｒｕｃｔｕｒｅｄ Ｐ（ＶＤＦ-ＣＴＦＥ） ｃｏｍｐｏｓｉｔｅｓ ｗｉｔｈ ｌｏｗ ｃｏｎｔｅｎｔ ｏｆ ＧＯ ｎａｎｏｓｈｅｅｔｓ, Ｌｉａｎ Ｃｈｅｎｇ ｅｔ ａｌ ２０２１ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ

【非特許文献4】Ｓｐｅｃｉａｌ ｉｓｓｕｅ ｏｆ ｔｈｅ ＩＥＥＥ ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｄｉｅｌｅｃｔｒｉｃｓ ａｎｄ ｅｌｅｃｔｒｉｃａｌ ｉｎｓｕｌａｔｉｏｎ ｅｌｅｃｔｒｅｔｓ ａｎｄ ｒｅｌａｔｅｄ ｐｈｅｎｏｍｅｎａ, Ｖｏｌｕｍｅ：２４, Ｉｓｓｕｅ：３, Ｊｕｎｅ ２０１７, ＩＥＥＥ

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明は、前記のような課題を解決するためになされたものであって、エネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0011】

前記目的を達成するための本発明に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体は、下部ＰＶＤＦ層；下部ＰＶＤＦ層上に備えられた誘電体ナノ薄膜；及び誘電体ナノ薄膜上に備えられた上部ＰＶＤＦ層；を含んでなることを特徴とする。

【0012】

前記誘電体ナノ薄膜は、一または複数のナノシートからなり、複数のナノシートは垂直方向に積層された形態をなす。

【0013】

ナノシートは、下記の化学式１で表されるものである。

【化1】

（式中、ｘは０＜ｘ＜０．２）

【0014】

ナノシートは、下記の化学式２または化学式３で表されるものである。

【化2】

（式中、ｘは０＜ｘ＜０．２）

【化3】

（式中、ｘは０＜ｘ＜０．２）

【0015】

ナノシートは、Ｔｉ_０．８７Ｏ_２からなるものである。

【0016】

誘電体ナノ薄膜は、下部ＰＶＤＦ層、誘電体ナノ薄膜、及び上部ＰＶＤＦ層の全体積に対して０．１～０．４ｖｏｌ％を占める。

【0017】

高分子ナノ複合体の破壊電圧は４００ＭＶ／ｍ以上であり、エネルギー密度は１０Ｊ／ｃｍ^３以上である。さらに、高分子ナノ複合体の破壊電圧は５００ＭＶ／ｍ以上であり、エネルギー密度は１３Ｊ／ｃｍ^３以上である。

【0018】

誘電体ナノ薄膜は、ナノシートが３～９層で積層された構造をなす。

【0019】

本発明に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法は、基板上に下部ＰＶＤＦ層を積層する段階；下部ＰＶＤＦ層上に誘電体ナノ薄膜を積層する段階；及び誘電体ナノ薄膜上にＰＶＤＦ層を積層する段階；を含んでなることを特徴とする。

【0020】

誘電体ナノ薄膜はラングミュア・プロジェット法を用いて積層する。

【0021】

バルク誘電体から剥離されたナノシートが下部ＰＶＤＦ層上に一または複数の層で積層される。

【発明の効果】

【0022】

本発明に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法は、次のような効果がある。

【0023】

二つのＰＶＤＦ層の間に誘電体ナノ薄膜が備えられる構造をなすことにより、従来技術のナノフィラーの凝集及びナノフィラーの割れ現象を根本的に防止することができ、破壊電圧及びエネルギー密度特性を顕著に向上させることができる。

【図面の簡単な説明】

【0024】

【図1】本発明の一実施例に係る高分子ナノ複合体の構成図。

【図2】本発明の一実施例に係る高分子ナノ複合体の製造方法を説明するためのフローチャート。

【図3】本発明の一実施例に係る高分子ナノ複合体の製造方法を説明するための工程模式図。

【図4】実験例２に従って製造されたＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートのＦＥ-ＳＥＭ画像。

【図5】実験例２に従って製造されたＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートのＡＦＭ分析結果。

【図6a】実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）の断面に対するＦＥ-ＳＥＭ画像。

【図6b】実験例３に従って製造された基板上にＰＶＤＦのみが積層された誘電体の断面に対するＦＥ-ＳＥＭ画像。

【図7a】実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）及びＰＶＤＦのみが積層された誘電体それぞれの絶縁破壊特性を解析するためのシミュレーション結果。

【図7b】実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）及びＰＶＤＦのみが積層された誘電体それぞれの絶縁破壊特性を解析するためのシミュレーション結果。

【図8】実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）及びＰＶＤＦのみが積層された誘電体それぞれの漏れ電流特性結果。

【図9】実験例３に従って製造された高分子ナノ複合体の破壊電圧及びエネルギー密度特性を示したもの。

【発明を実施するための形態】

【0025】

本発明は、エネルギー密度及び破壊電圧特性に優れた高分子ナノ複合体に関する技術を提示する。

【0026】

先の「背景技術」のところで述べたように、誘電体のエネルギー密度（Ｕ）を向上させるために、高い破壊電圧特性を持つ高分子、例えばＰＶＤＦを用いるとともに、高分子マトリックスにアスペクト比の高い低次元構造のナノフィラーを混合する技術が盛んに研究されてきたが、ナノフィラーが高分子マトリックス中で均一に分散できず凝集することで破壊電圧特性が低下する点、アスペクト比の高いナノフィラーが高分子マトリックスとの混合過程で小さい粒子に割れる点などの問題点があった。

【0027】

本発明は、従来技術の高分子マトリックス中にナノフィラーを分散させる方式に代わる新規な構造の高分子ナノ複合体を提示する。本発明に係る高分子ナノ複合体は、下部ＰＶＤＦ層、誘電体ナノ薄膜、上部ＰＶＤＦ層が順次積層された層状構造をなし、このような層状構造により、従来技術に係るナノフィラー分散方式の問題点、すなわち、ナノフィラーの凝集及びナノフィラーの割れ現象などを全て解決することができる。

【0028】

また、高分子マトリックスにナノフィラーを組み込む際に、ナノフィラーの含有量が一定レベル以上になると、高分子マトリックス固有の柔軟な機械的特性が失われ、それにより破壊電圧が顕著に低下する現象が発生するが、本発明に係る高分子ナノ複合体は、誘電体ナノ薄膜の含有量を最小化した状態で高いエネルギー密度及び破壊電圧特性を示す。

【0029】

本出願人と発明者は、韓国登録特許第１４９５０９３号（非特許文献４）と韓国公開特許第２０２２-７７９８９９号（非特許文献５）を通じて高誘電率及び低誘電損失特性を持つナノシートを提示したことがあり、非特許文献４及び非特許文献５に係るナノシートは、下記化学式１で表される組成を有し、セラミックキャパシタの誘電体などに適用可能である。

【化4】

（式中、ｘは０＜ｘ＜０．２）

【0030】

本発明は、非特許文献４及び非特許文献５に開示されたナノシートの新規な用途であり且つ応用技術であって、高分子ナノ複合体の誘電体ナノ薄膜として非特許文献４及び非特許文献５に開示されたナノシートを適用することに特徴があり、さらに、高分子マトリックスにナノフィラーを分散させる従来技術の高分子ナノ複合体に代わって、二つのＰＶＤＦ層の間に非特許文献４及び非特許文献５に開示されたナノシートを介在させる、いわゆる層状構造の高分子ナノ複合体を提示することにその特徴がある。

【0031】

後述する実験例によると、本発明に係る層状構造の高分子ナノ複合体は、５０８ＭＶ／ｍ以上の破壊電圧と１３Ｊ／ｃｍ^３以上のエネルギー密度特性を示す。これは、純粋ＰＶＤＦの破壊電圧とエネルギー密度がそれぞれ４３９ＭＶ／ｍ、９．２Ｊ／ｃｍ^３を示したことに比べてはるかに優れた特性である。また、非特許文献１に開示されたＮｄ-ｄｏｐｅｄ ＢａＴｉＯ_３が破壊電圧３５０ＭＶ／ｍ、エネルギー密度７．９１Ｊ／ｃｍ^３を示したこと、非特許文献２に開示されたＢａ_０．６Ｓｒ_０．４ＴｉＯ_３が破壊電圧１２１ＭＶ／ｍ、エネルギー密度３．９Ｊ／ｃｍ^３を示したこと、非特許文献３に開示されたＧＯ（Ｇｒａｐｈｅｎｅ Ｏｘｉｄｅ）が破壊電圧３４０ＭＶ／ｍ、エネルギー密度８．２５Ｊ／ｃｍ^３を示しＧＯ／Ｎｉ（ＯＨ）_２が破壊電圧２５４ＭＶ／ｍ、エネルギー密度３．８９Ｊ／ｃｍ^３の特性を示したことに比べても顕著に優れている。

【0032】

本発明に係る層状構造の高分子ナノ複合体、すなわち、下部ＰＶＤＦ層、誘電体ナノ薄膜、上部ＰＶＤＦ層が順次積層された構造の高分子ナノ複合体が優れた破壊電圧及びエネルギー密度特性を示す理由は以下の通りである。

【0033】

第一に、二つのＰＶＤＦ層の間に誘電体ナノ薄膜が層をなして備えられる構造に起因する。従来技術のナノフィラー分散方式は、高分子マトリックス中にナノフィラーが均一に分散されず凝集することにより電気トリー（ｅｌｅｃｔｒｉｃａｌ ｔｒｅｅ）が生成されるが、本発明は、誘電体ナノ薄膜がＰＶＤＦ層中に分散された形態で備えられるのではなく、単結晶形態の誘電体ナノ薄膜が二つのＰＶＤＦ層の間に備えられる構造を形成するため、従来技術のようなナノフィラーの凝集現象を根本的に解消することができる。また、板状の誘電体ナノ薄膜が二つのＰＶＤＦ層の間に積層される構造であるため、従来技術のように高分子マトリックスとナノフィラーとの混合過程でナノフィラーが割れる現象を防止することができる。

【0034】

第二に、誘電体ナノ薄膜の表面負電荷特性によって破壊電圧が低下することを防止することができる。本発明に係る誘電体ナノ薄膜を構成するＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）は、表面に負電荷を有しており、電界の印加の際に誘電体ナノ薄膜が電子の移動経路を遮断する役割をして、高分子ナノ複合体の破壊電圧を高める役割をする。

【0035】

一方、本発明に係る誘電体ナノ薄膜は、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）の他、下記化学式２で表されるＣａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）、化学式３で表されるＢａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）のいずれかまたはＴｉ_０．８７Ｏ_２からなるものであってよい。すなわち、最も好ましくは、誘電体ナノ薄膜の構成物質として、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）を用いてよいが、Ｃａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）、Ｂａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０（０＜ｘ＜０．２）、Ｔｉ_０．８７Ｏ_２のいずれかを用いてもよい。

【化5】

（式中、ｘは０＜ｘ＜０．２）

【化6】

（式中、ｘは０＜ｘ＜０．２）

【0036】

以下、図面を参照して、本発明の一実施例に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法について詳細に説明する。

【0037】

図１を参照すると、本発明の一実施例に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体は、下部ＰＶＤＦ層１１０、誘電体ナノ薄膜１２０、上部ＰＶＤＦ層１３０が順次積層された構造をなす。このような構造の積層のために、下部ＰＶＤＦ層１１０の下部に基板（図示せず）が備えられてよい。

【0038】

前記誘電体ナノ薄膜１２０は、一つまたは複数のナノシートからなる。具体的には、ナノシートは、化学式１で表される単結晶形態のＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートであり、前記ナノシートが複数回繰り返し積層されて誘電体ナノ薄膜１２０を構成してよい。単結晶形態のＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートは、ＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０バルク誘電体から剥離されたものを用いてよい。

【0039】

Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートは、約２ｎｍ程度の厚さを有する。Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートの積層枚数が増すほど、すなわち、誘電体ナノ薄膜１２０の厚さが厚くなるほど、高分子ナノ複合体の破壊電圧及びエネルギー密度特性が向上する傾向を示す。ただし、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートの積層枚数が一定レベルを超えると、破壊電圧及びエネルギー密度特性が低減する。後述する実験例を参照すると、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートが７層積層されるまでは高分子ナノ複合体の破壊電圧及びエネルギー密度が徐々に向上するが、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートが９層積層された場合では、７層積層された場合に比べて破壊電圧及びエネルギー密度特性が低減した結果を示した。

【0040】

また、誘電体ナノ薄膜１２０は、下部ＰＶＤＦ層１１０、誘電体ナノ薄膜１２０、及び上部ＰＶＤＦ層１３０の全体積に対して０．１～０．４ｖｏｌ％の割合で含まれる。後述する実験例を参照すると、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートからなる誘電体ナノ薄膜１２０が０．３ｖｏｌ％の割合で含まれるにもかかわらず、５０８ＭＶ／ｍ以上の破壊電圧と１３Ｊ／ｃｍ^３以上のエネルギー密度特性を示す。

【0041】

誘電体ナノ薄膜１２０を構成するナノシートは、化学式１で表されるＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートの他に、化学式２で表されるＣａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートまたは化学式３で表されるＢａ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートを用いるか、Ｔｉ_０．８７Ｏ_２ナノシートを用いてもよい。

【0042】

下部ＰＶＤＦ層１１０と上部ＰＶＤＦ層１３０のそれぞれは、ポリビニリデンフルオライド（ＰＶＤＦ、Ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ））からなり、高分子ナノ複合体の積層空間を提供する基板は、その物質が制限されるものではないが、一実施例として、シリコン基板、ガラス基板、ペロブスカイト構造をなす基板、高分子基板のいずれかを用いてよい。

【0043】

次に、図２及び図３を参照して、本発明の一実施例に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体の製造方法について説明する。

【0044】

まず、基板を準備する。基板は、上述したようにその物質は制限されるものではないが、一実施例として、シリコン基板、ガラス基板、ペロブスカイト構造をなす基板、高分子基板のいずれかを用いてよい。また、基板上には高分子ナノ複合体の破壊電圧の測定のための電極を予め備えられてもよい。

【0045】

ＰＶＤＦ溶液を準備する。ＰＶＤＦ溶液はＰＶＤＦが溶媒に溶解されたものであり、溶媒としては、一実施例としてｎ-ジメチルホルムアミド（ｎ-ＤＭＦ）を用いてよい。次いで、基板上にＰＶＤＦ溶液をコーティングする（図３のａ参照）。ＰＶＤＦ溶液のコーティング方法としては、一実施例としてスピンコーティングを用いてよい。しかる後、ＰＶＤＦ溶液がコーティングされた基板を一定の温度で加熱してＰＶＤＦ溶液中の溶媒成分を蒸発させることにより、ＰＶＤＦからなる下部ＰＶＤＦ層を基板上に形成させることができる（Ｓ２０１）。

【0046】

基板上に下部ＰＶＤＦ層が形成された状態で、下部ＰＶＤＦ層上に誘電体ナノ薄膜の積層過程が進められるが、誘電体ナノ薄膜の積層のために下部ＰＶＤＦ層の疎水性表面を親水性に改質することが先行される必要があり、このために下部ＰＶＤＦ層上に紫外線が照射される（Ｓ２０２、図３のｂ参照）。

【0047】

誘電体ナノ薄膜の積層は、一実施例として、ラングミュア・プロジェット法（Ｌａｎｇｍｕｉｒ-Ｂｌｏｄｇｅｔｔ、以下、ＬＢ法という）を用いてよい（Ｓ２０３）。ラングミュア・プロジェット法のために、ナノシートが分散されたナノシート分散溶液を準備する。

【0048】

Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートを用いる場合を例に挙げると、まずＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０バルク誘電体を合成する。ＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ-バルク誘電体の合成過程は、後述する実験例にて詳述するが、簡略に要約すると、固相合成法によりＫＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０を合成した後、ＫＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０のＫ^＋イオンをＨ^＋イオンに置換して、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０層の間にＨ^＋イオンが挿入された構造のＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０バルク誘電体を形成させる。次いで、ＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０バルク誘電体をテトラブチルアンモニウム（ＴＢＡＯＨ）溶液に入れて攪拌すると、ＨＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０バルク誘電体がコロイド化して単結晶形態のＳｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートとして１枚ずつ剥離される。このような過程を経て、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートが剥離されたナノシートコロイド溶液が準備される。

【0049】

しかる後、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートが剥離されたナノシートコロイド溶液を超純水と混合すると、Ｓｒ_{２（１-ｘ）}Ｂｉ_２ｘＮｂ_３Ｏ_１０ナノシートが分散されたナノシート分散溶液が完成する。詳細には、超純水が予め満たされているＬＢトラフ（Ｌａｎｇｍｕｉｒ-Ｂｌｏｄｇｅｔｔ ｔｒｏｕｇｈ）にナノシートコロイド溶液を混合してナノシート分散溶液を準備してよい。このとき、ナノシートはナノシート分散溶液の水面上に位置するようになる。

【0050】

ＬＢトラフにナノシート分散溶液が満たされた状態で、下部ＰＶＤＦ層が形成された基板をナノシート分散溶液に垂直または水平下降させ、バリアは両側から表面圧力を保持するほどの約０．５ｍｍ／ｓｅｃの速度で圧縮して、ナノシートを基板の下部ＰＶＤＦ層上に転移させる（図３のｃ、ｄ参照）。このような過程により下部ＰＶＤＦ層上にナノシートが積層され、このようなナノシートの積層過程を繰り返すことにより、複数層のナノシートからなる誘電体ナノ薄膜を形成することができる（図３のｅ参照）。

【0051】

誘電体ナノ薄膜の積層が完了すると、誘電体ナノ薄膜上に上部ＰＶＤＦ層を形成する（Ｓ２０４、図３のｆ参照）。上部ＰＶＤＦ層は下部ＰＶＤＦ層と同じ方法にて形成される。すなわち、ＰＶＤＦ溶液を誘電体ナノ薄膜上にコーティングした後、ＰＶＤＦ溶液の溶媒成分を除去することで上部ＰＶＤＦ層を形成することができる。

【0052】

上部ＰＶＤＦ層が形成された状態で、熱処理により下部ＰＶＤＦ層と下部ＰＶＤＦ層を熱硬化させると、本発明の一実施例に係る高分子ナノ複合体の製造方法は完了する。

【0053】

以上、本発明の一実施例に係るエネルギー密度及び破壊電圧特性に優れた層状構造の高分子ナノ複合体及びその製造方法について説明した。以下では、実験例を通じて本発明をより具体的に説明することにする。

【実施例0054】

実験例１：ＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０バルク誘電体の合成
純度９９％以上のＫ_２ＣＯ_３、ＳｒＣＯ_３、Ｂｉ_２Ｏ_３及びＮｂ_２Ｏ_５を準備し、一般式ＫＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０を満たす組成比に従って各物質を秤量した後、エタノールを溶媒としてジルコニアボールとともにボールミル工程により２４時間湿式混合した。その後、１００℃のオーブンでエタノールを全て乾燥してから乾式粉砕し、粉砕された物質を１２００℃で１０時間か焼してＫＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０を得た。合成されたＫＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０粉末を７ＭのＨＮＯ_３溶液に入れ、４日間マグネチック攪拌機を用いて攪拌して、ＫＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０のＫ^＋イオンをＨ^＋イオンに置換した。ここで、Ｋ^＋イオンは、ＨＮＯ_３溶液の他にＨＣｌ、Ｈ_２ＳＯ_４などの種々の酸を用いて置換を行うことができる。置換が終わった溶液は、遠心分離機を用いて超純水で数回洗浄した。洗浄中にｐＨメーターを用いて溶液のｐＨ濃度が中性に近づいたかどうかを確認した。その後、５０℃で２４時間乾燥すると、ＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０が生成される。生成されたＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０を１００Ｋｇｆ／ｃｍ^２の圧力で径１２ｍ、高さ０．５～１ｍｍのペレットに成形し、１３００℃の空気雰囲気下で焼結（ｓｉｎｔｅｒｉｎｇ）して、ペレット状のＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０バルク誘電体を製造した。その後、特性分析のためにＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０バルク誘電体の両面上に導電性ペーストを塗布しベーキング処理を施した。

【0055】

実験例２：Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０（ＳＢＮＯ）ナノシートの製造
Ｈ^＋：ＴＢＡ^＋＝１：１の割合でテトラブチルアンモニウム（ＴＢＡＯＨ）溶液を準備し、実験例１に従って製造されたＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０バルク誘電体をテトラブチルアンモニウム（ＴＢＡＯＨ）溶液に入れてから、室温で７～１４日間攪拌した。攪拌によりＨＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０バルク誘電体からＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが１枚ずつ剥離され、これによりＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが剥離されたナノシートコロイド溶液が製造された。

【0056】

実験例３：ＰＶＤＦ溶液の準備
５０ｍｌバイアルに１８．５ｍＬのｎ-ジメチルホルムアミド（ｎ-ＤＭＦ、Ｓｉｇｍａ Ａｌｄｒｉｃｈ）を入れた後、３ｇのＰＶＤＦ（Ｐｏｌｙｖｉｎｙｌｉｄｅｎｅ ｆｌｕｏｒｉｄｅ、Ｓｉｇｍａ Ａｌｄｒｉｃｈ）を添加し、４０℃の温度でマグネチックバー（ｍａｇｎｅｔｉｃ ｂａｒ）で２４時間以上攪拌して溶解させた。

【0057】

実験例３：高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）の製造
実験例３に従って準備されたＰＶＤＦ溶液をＰｔ／Ｔｉ電極が予め形成されたシリコン基板上にスピンコーティングしてから、ホットプレートで６０℃の温度で３０分以上加熱し溶媒を除去して下部ＰＶＤＦ層を製造した。次いで、ＬＢ法を用いたＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの積層のために下部ＰＶＤＦ層に紫外線を照射して、下部ＰＶＤＦ層の表面を親水化処理した。

【0058】

実験例２に従って製造されたＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートコロイド溶液をＬＢトラフに満たされた超純水に分散させた。ナノシート分散溶液の展開後、水面の安定及び下層液の温度を一定にするために３０分間の安定化時間を持った後、下部ＰＶＤＦ層が形成された基板を垂直または水平下降させ、バリアは両側から表面圧力を保持するほどの０．５ｍｍ／ｓｅｃの速度で圧縮して、下部ＰＶＤＦ層上にＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートを転移させた。このような方法を数回繰り返して、複数層のＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートからなる誘電体ナノ薄膜を形成させた。本実験では、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの積層枚数による高分子ナノ複合体の特性を分析するために、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートを３層、５層、７層、９層にそれぞれ積層して高分子ナノ複合体を製造した。

【0059】

次いで、誘電体ナノ薄膜上に実験例３のＰＶＤＦ溶液をスピンコーティングしてから、ホットプレートで６０℃の温度で３０分以上加熱し溶媒を除去して上部ＰＶＤＦ層を製造した。その後、上部ＰＶＤＦ層の形成が完了した基板をコンベクションオーブン（ｃｏｎｖｅｃｔｉｏｎ ｏｖｅｎ）にて２００℃の温度で１０分間加熱して下部ＰＶＤＦ層及び上部ＰＶＤＦ層を熱硬化させてから、氷水を加えて冷却（ｑｕｅｎｃｈｉｎｇ）させた。

【0060】

一方、特性比較のために、上述した工程に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）の他に、基板上にＰＶＤＦのみを積層した誘電体も製造した。

【0061】

実験例４：Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートのモルフォロジー（ｍｏｒｐｈｏｌｏｇｙ）解析
Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートのモルフォロジー（ｍｏｒｐｈｏｌｏｇｙ）分析のために、実験例２に従って製造されたＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートを基板の表面に単層転移させた後、ＦＥ-ＳＥＭ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ-Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）及びＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ ＭｉｃｒＯｓｃＯｐｅ）分析を実施した。

【0062】

図４のＦＥ-ＳＥＭ画像を見てみると、基板上に複数のＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが隣接して密接に配列されていることが分かり、図５のＡＦＭ分析から、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの単層の厚さは約２ｎｍ、長さは約１μｍ程度であることが分かる。

【0063】

実験例５：高分子ナノ複合体のモルフォロジー解析
実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）の断面についてＦＥ-ＳＥＭ分析を実施し、図６ａを参照すると、下部ＰＶＤＦ層と上部ＰＶＤＦ層との間にＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシート（ＳＢＮＯ ＮＳ）が緻密に積層されるとともに、上下部のＰＶＤＦ層と明確に区分されていることが確認できる。ちなみに、図６ｂは、実験例に従って製造された基板上にＰＶＤＦのみが積層された誘電体のＦＥ-ＳＥＭ画像である。

【0064】

実験例６：高分子ナノ複合体の絶縁破壊及び漏れ電流特性
実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）及びＰＶＤＦのみが積層された誘電体それぞれの絶縁破壊特性を分析するために、ＣＯＭＳＯＬシミュレーションシステムを用いてこれらと同一の構造モデルを設計し、有限要素シミュレーションを実施した。構造モデルの設計の際に、ＰＶＤＦ、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートのそれぞれの誘電率は１１、２７に設定した。また、臨界電圧を超える２５００Ｖの電界を印加した。

【0065】

シミュレーションの結果、ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ構造を有する高分子ナノ複合体の場合、図７ａに示すように、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが電気トリー（ｅｌｅｃｔｒｉｃａｌ ｔｒｅｅ）の経路伝播を遮断する役割をすることが確認できる。すなわち、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが電流密度を集中させるバリア層の役割を果たす。一方、ＰＶＤＦのみが積層された誘電体の場合、図７ｂに示すように、電気トリーが制約なく上部から下部へと形成されることが確認でき、これにより絶縁破壊が発生する。

【0066】

一方、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが電界の印加時に電子の移動を遮断する電子遮断層としての役割を果たすかどうかを確認するために、実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）及びＰＶＤＦのみが積層された誘電体のそれぞれに対して電流密度を測定した。

【0067】

図８を参照すると、ＰＶＤＦのみが積層された誘電体に比べて、実験例３に従って製造された高分子ナノ複合体（ＰＶＤＦ／ＳＢＮＯ／ＰＶＤＦ）の漏れ電流が小さいことが分かり、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの積層枚数が３層から７層に増加するほど漏れ電流特性も向上することが確認できる。このような結果から、電流密度がＳｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートに集中してＰＶＤＦへの漏れ電流の拡散が抑制されることが分かる。

【0068】

実験例７：高分子ナノ複合体の破壊電圧及びエネルギー密度特性
実験例３に従って製造された高分子ナノ複合体に対して、強誘電体テスター（Ｐｒｅｍｉｅｒ ＩＩ、Ｒａｄｉａｎｔ）を用いて破壊電圧特性を分析した。比較のために、基板上にＰＶＤＦのみが積層された誘電体に対しても破壊電圧特性を分析した。また、測定された破壊電圧を式１に代入してエネルギー密度（Ｕ）を算出した。

【0069】

図９を参照すると、ＰＶＤＦのみが積層された誘電体の場合、４３９ＭＶ／ｍの破壊電圧と９．２Ｊ／ｃｍ^３のエネルギー密度を示したのに対し、実験例３に従って製造された高分子ナノ複合体の場合、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの積層枚数に関係なくいずれもＰＶＤＦのみが積層された誘電体に比べて破壊電圧及びエネルギー密度特性が向上することが確認できる。特に、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが７層積層された誘電体ナノ薄膜が適用された高分子ナノ複合体（ＰＳＰ７）の場合、５０８ＭＶ／ｍの破壊電圧と１２．８Ｊ／ｃｍ^３のエネルギー密度を示した。ただし、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが７層積層された誘電体ナノ薄膜が適用された高分子ナノ複合体（ＰＳＰ９）の場合、破壊電圧とエネルギー密度特性が低減する傾向を示した。これは、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートの積層枚数が９層以上になると、Ｓｒ_１．８Ｂｉ_０．２Ｎｂ_３Ｏ_１０ナノシートが均一に積層されず、誘電体ナノ薄膜における欠陥として作用すると判断される。

【符号の説明】

【0070】

１１０：下部ＰＶＤＦ層 １２０：誘電体ナノ薄膜
１３０：上部ＰＶＤＦ層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6a】

【図6b】

【図7a】

【図7b】

【図8】

【図9】