ホーム > 特許ランキング > スタンレー電気株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024001679
(43)【公開日】2024-01-10
(54)【発明の名称】液晶素子、照明装置、車両用灯具システム
(51)【国際特許分類】
G02F 1/13 20060101AFI20231227BHJP
G02F 1/1368 20060101ALI20231227BHJP
G02F 1/1343 20060101ALI20231227BHJP
B60Q 1/14 20060101ALI20231227BHJP
【ＦＩ】
G02F1/13 505
G02F1/1368
G02F1/1343
B60Q1/14 E
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022100502
(22)【出願日】2022-06-22
(71)【出願人】
【識別番号】000002303
【氏名又は名称】スタンレー電気株式会社
(74)【代理人】
【識別番号】110001184
【氏名又は名称】弁理士法人むつきパートナーズ
(72)【発明者】
【氏名】都甲 康夫
(72)【発明者】
【氏名】太田 めぐみ
【テーマコード（参考）】
2H088
2H092
2H192
3K339
【Ｆターム（参考）】
2H088EA33
2H088HA08
2H088HA28
2H088JA04
2H088KA27
2H092GA13
2H092GA15
2H092GA21
2H092GA26
2H092HA04
2H092JA24
2H092JB04
2H092JB05
2H092JB06
2H092PA13
2H092QA06
2H092RA10
2H192AA24
2H192BA13
2H192BC31
2H192BC42
2H192CB05
2H192CB06
2H192CB36
2H192CC42
2H192CC73
2H192CC75
2H192GD47
2H192GD61
2H192JA13
2H192JB12
3K339AA02
3K339BA01
3K339BA11
3K339BA18
3K339CA01
3K339GB01
3K339HA01
3K339KA06
3K339LA06
3K339LA33
3K339LA34
3K339MA01
3K339MC14
3K339MC27
3K339MC36
3K339MC77
3K339MC90
(57)【要約】 （修正有）
【課題】液晶素子における暗線等の発生や耐光性の低下を防ぐこと
【解決手段】第１基板、第２基板及び液晶層と、透明導電膜を用いて前記第１基板側に設けられており平面視形状の異なるものを含む複数の画素電極と、前記第１基板側に設けられており各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、透明導電膜を用いて前記第１基板側に設けられており各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、前記第２基板側に設けられており各前記画素電極と平面視において重なるように配置されている対向電極と、を含み、各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、液晶素子である。
【選択図】図４
【解決手段】第１基板、第２基板及び液晶層と、透明導電膜を用いて前記第１基板側に設けられており平面視形状の異なるものを含む複数の画素電極と、前記第１基板側に設けられており各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、透明導電膜を用いて前記第１基板側に設けられており各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、前記第２基板側に設けられており各前記画素電極と平面視において重なるように配置されている対向電極と、を含み、各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、液晶素子である。
【選択図】図４
【特許請求の範囲】
【請求項1】
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、
各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、
各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
【請求項2】
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、
各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、
各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、
各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、
各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
【請求項3】
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つに設けられた切り欠き部位に配置され、各前記画素電極の何れとも平面視において重ならないように配置されている、
請求項２に記載の液晶素子。
請求項２に記載の液晶素子。
【請求項4】
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つと平面視において重なる位置に設けられている、
請求項２に記載の液晶素子。
請求項２に記載の液晶素子。
【請求項5】
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線及び各前記画素電極は、前記第１基板側において相対的に前記第１基板の一面から遠い第２層に配置されており、
前記第１層と前記第２層の間には絶縁層が設けられている、
請求項１又は２に記載の液晶素子。
各前記薄膜スイッチング素子の入出力電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線及び各前記画素電極は、前記第１基板側において相対的に前記第１基板の一面から遠い第２層に配置されており、
前記第１層と前記第２層の間には絶縁層が設けられている、
請求項１又は２に記載の液晶素子。
【請求項6】
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力端電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線は、前記第１基板側において前記第１層よりも相対的に前記第１基板の一面から遠い第２層に配置されており、
各前記画素電極は、前記第１基板側において前記第２層よりも相対的に前記第１基板の一面から遠い第３層に配置されており、
前記第１層と前記第２層の間及び前記第１層と前記第２層の間の各々には絶縁層が設けられている、
請求項２に記載の液晶素子。
各前記薄膜スイッチング素子の入出力端電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線は、前記第１基板側において前記第１層よりも相対的に前記第１基板の一面から遠い第２層に配置されており、
各前記画素電極は、前記第１基板側において前記第２層よりも相対的に前記第１基板の一面から遠い第３層に配置されており、
前記第１層と前記第２層の間及び前記第１層と前記第２層の間の各々には絶縁層が設けられている、
請求項２に記載の液晶素子。
【請求項7】
前記第１基板と前記第２基板の間において前記液晶層を囲んで設けられる封止材を更に含み、
前記封止材は、前記第１領域及び前記第２領域を包含するように配置されている、
請求項１又は２に記載の液晶素子。
前記封止材は、前記第１領域及び前記第２領域を包含するように配置されている、
請求項１又は２に記載の液晶素子。
【請求項8】
前記第１領域は、相対的に高照度の前記画像形成用光が照射される高照度領域と相対的に低強度の前記画像形成用光が照射される低照度領域を有しており、
各前記第１スイッチング素子は、前記低照度領域に全て配置されている、
請求項２に記載の液晶素子。
各前記第１スイッチング素子は、前記低照度領域に全て配置されている、
請求項２に記載の液晶素子。
【請求項9】
請求項１又は２に記載の液晶素子と、
光源と、
前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、
前記液晶素子を挟んで対向配置される一対の偏光素子と、
前記液晶素子を透過した光を投影するレンズと、
を含む、照明装置。
光源と、
前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、
前記液晶素子を挟んで対向配置される一対の偏光素子と、
前記液晶素子を透過した光を投影するレンズと、
を含む、照明装置。
【請求項10】
請求項９に記載の照明装置を用いて構成される車両用灯具と、
車両周辺に存在する対象物を検出するセンサと、
前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、
を含む、車両用灯具システム。
車両周辺に存在する対象物を検出するセンサと、
前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、
を含む、車両用灯具システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、液晶素子、照明装置、車両用灯具システムに関する。
【背景技術】
【0002】
特開２００６－５８７３０号公報（特許文献１）には、直交するゲートラインとデータラインとの交差部のそれぞれに有機ＴＦＴを含んだ画素が配置されたアクティブマトリックス駆動の液晶表示装置であって、ソース電極、ドレイン電極及び補助容量電極などを透明導電材料で形成した液晶表示装置が記載されている。
【0003】
しかし、この液晶表示装置では補助容量電極の透明化によりある程度の開口率の向上が図られるが、ソース電極やドレイン電極などの部分については透明化したとしても画像表示には寄与し得ない部分であるため、結局これらの部分は常に暗状態となり得る。このような暗状態を生じる部分は、特に強い光を用いて画像形成を行う用途においては暗線や暗点を顕著に生じさせるために好ましくない。また、各有機ＴＦＴが各画素電極に隣り合って配置され、これら有機ＴＦＴにも光が照射されるため、特に強い光を用いて画像形成を行う用途においては耐光性が低下する可能性もある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００６－５８７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示に係る具体的態様は、強い光を用いて画像形成を行う用途の液晶素子における暗線等の発生や耐光性の低下を防ぐことが可能な技術を提供することを目的の１つとする。
【課題を解決するための手段】
【0006】
［１］本開示に係る一態様の液晶素子は、（ａ）互いの一面を対向させて配置される第１基板及び第２基板と、（ｂ）前記第１基板と前記第２基板間に配置される液晶層と、（ｃ）透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、（ｄ）前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、（ｅ）透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、（ｆ）前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、を含み、（ｇ）各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、（ｈ）各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、液晶素子である。
［２］本開示に係る一態様の液晶素子は、（ａ）互いの一面を対向させて配置される第１基板及び第２基板と、（ｂ）前記第１基板と前記第２基板間に配置される液晶層と、（ｃ）透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、（ｄ）前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、（ｅ）透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、（ｆ）前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、を含み、（ｇ）各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、（ｈ）各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、（ｉ）各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、液晶素子である。
［３］本開示に係る一態様の照明装置は、（ａ）前記１又は２に記載の液晶素子と、（ｂ）光源と、（ｃ）前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、（ｄ）前記液晶素子を挟んで対向配置される一対の偏光素子と、（ｅ）前記液晶素子を透過した光を投影するレンズと、を含む、照明装置である。
［４］本開示に係る一態様の車両用灯具システムは、（ａ）前記３の照明装置を用いて構成される車両用灯具と、（ｂ）車両周辺に存在する対象物を検出するセンサと、（ｃ）前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、を含む、車両用灯具システムである。
［２］本開示に係る一態様の液晶素子は、（ａ）互いの一面を対向させて配置される第１基板及び第２基板と、（ｂ）前記第１基板と前記第２基板間に配置される液晶層と、（ｃ）透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、（ｄ）前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、（ｅ）透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、（ｆ）前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、を含み、（ｇ）各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、（ｈ）各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、（ｉ）各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、液晶素子である。
［３］本開示に係る一態様の照明装置は、（ａ）前記１又は２に記載の液晶素子と、（ｂ）光源と、（ｃ）前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、（ｄ）前記液晶素子を挟んで対向配置される一対の偏光素子と、（ｅ）前記液晶素子を透過した光を投影するレンズと、を含む、照明装置である。
［４］本開示に係る一態様の車両用灯具システムは、（ａ）前記３の照明装置を用いて構成される車両用灯具と、（ｂ）車両周辺に存在する対象物を検出するセンサと、（ｃ）前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、を含む、車両用灯具システムである。
【0007】
上記構成によれば、強い光を用いて画像形成を行う用途の液晶素子ないしこれを用いる照明装置等における暗線等の発生や耐光性の低下を防ぐことが可能となる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
（第１実施形態）
図１（Ａ）～図１（Ｃ）は、第１実施形態の液晶素子の構成を示す部分断面図である。図２は、第１実施形態の液晶素子の電極及び配線の構成を示す平面図である。図３は、第１実施形態の液晶素子の配線の構成を示す平面図である。なお、図１（Ａ）は、図２に示すａ－ａ線断面に対応し、図１（Ｂ）は、図２に示すｂ－ｂ線断面に対応し、図１（Ｃ）は、図２に示すｃ－ｃ線断面に対応している。
図１（Ａ）～図１（Ｃ）は、第１実施形態の液晶素子の構成を示す部分断面図である。図２は、第１実施形態の液晶素子の電極及び配線の構成を示す平面図である。図３は、第１実施形態の液晶素子の配線の構成を示す平面図である。なお、図１（Ａ）は、図２に示すａ－ａ線断面に対応し、図１（Ｂ）は、図２に示すｂ－ｂ線断面に対応し、図１（Ｃ）は、図２に示すｃ－ｃ線断面に対応している。
【0010】
図１（Ａ）～図１（Ｃ）に示す第１実施形態の液晶素子１００は、主要な構成要素として、液晶層５を挟んで対向配置される第１基板１及び第２基板２と、第１基板１の液晶層５側の一面に設けられた絶縁層（絶縁膜）３と、第２基板２の液晶層５側の一面に設けられた対向電極４と、第１基板１と第２基板２の各一面の間に配置された液晶層５を備える。
【0011】
第１基板１および第２基板２は、それぞれ、例えば平面視において矩形状の透光性基板であり、互いに対向して配置されている。第１基板１と第２基板２の間には、例えば樹脂膜などからなる球状スペーサー（図示省略）が分散配置されており、それら球状スペーサーによって基板間隙が所望の大きさ（例えば数μｍ程度）に保たれている。なお、球状スペーサーに代えて、樹脂等からなる柱状体を第１基板１側若しくは第２基板２側に設け、それらをスペーサーとして用いてもよい。
【0012】
絶縁層３は、第１基板１の一面側において、当該一面に設けられた複数の下層配線１３ａ～１３ｃ、下層配線１４ａ～１４ｉ及び複数の画素間電極１５ａ～１５ｈを覆って配置されている。この絶縁膜３は、各下層配線１３ａ等と画素電極１０ａ～１０ｊ及び配線１１ａ～１１ｐとの間の電気的絶縁を図るための膜である。絶縁膜３としては、例えばシロキサン系絶縁膜、アクリル系などの有機絶縁膜、ＳｉＮｘ膜、ＳｉＯｘ膜などの無機絶縁膜を用いることができる。
【0013】
対向電極４は、第２基板２の一面側において、少なくとも各画素電極１０ａと平面視において重なる範囲に設けられている。なお、対向電極４は複数に分割されていてもよい。対向電極４は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。本実施形態では、各画素電極１０ａ等と対向電極４とが向かい合う部分の各々において画素部が構成される。
【0014】
液晶層５は、第１基板１と第２基板２の間に設けられている。液晶層５は、例えば、流動性を有するネマティック液晶材料を用いて構成される。液晶層５は、例えば、負の誘電率異方性を有する液晶材料を用いて構成される。液晶層５の層厚は、例えば４μｍ程度とすることができる。この液晶層５は、封止材６（図４参照）によって囲まれ、外部から保護されている。なお、図示を省略するが第１基板１と第２基板２には、適宜配向膜が設けられており、これらの配向膜によって液晶層５の初期配向状態が規定されている。
【0015】
なお、第１実施形態においては、複数の下層配線１３ａ～１３ｃ、下層配線１４ａ～１４ｉ及び複数の画素間電極１５ａ～１５ｈを含んで相対的に第１基板１の一面に近い側に設けられた層が「第１層」に対応し、画素電極１０ａ～１０ｊ及び配線１１ａ～１１ｐを含んで相対的に第１基板１の一面から遠い側に設けられた層が「第２層」に対応する。上記した絶縁層３はこれら第１層と第２層の間に設けられている。また、下層配線１４ａ～１４ｉの各々が「第１配線」に対応し、下層配線１３ａ～１３ｃの各々が「第２配線」に対応し、配線１１ａ～１１ｐの各々が「第３配線」に対応する。
【0016】
画素電極１０ａ～１０ｊは、第１基板１の一面側において絶縁層３の一面（液晶層５に近い一面）に設けられている。各画素電極１０ａ等は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。図２に示すように、各画素電極１０ａ～１０ｊは、互いに異なる平面視形状のものを含んでおり、互いに物理的に分離して設けられている。
【0017】
画素電極１０ａは、平面視において図中Ｘ方向（左右方向）に長い矩形状である。各画素電極１０ｂ、１０ｃは、それぞれ平面視においてＸ方向に長い矩形状であり、Ｘ方向に隣り合って配置されている。各画素電極１０ｂ、１０ｃは、Ｙ方向長さが画素電極１０ａのＹ方向長さとほぼ同じであり、平面視において略同形状である。
【0018】
各画素電極１０ｄ、１０ｅは、Ｘ方向長さが画素電極１０ａに比べて約１／２の長さであり、平面視において略同形状である。各画素電極１０ｄ、１０ｅは、それぞれ平面視においてＹ方向に長い矩形状であり、各画素電極１０ｂ、１０ｃよりも図中上側に配置されており、かつ両者間に他の画素電極１０ｆ、１０ｇ、１０ｈ、１０ｉ、１０ｊを挟んで配置されている。
【0019】
各画素電極１０ｆ、１０ｇは、それぞれ平面視においてＸ方向に長い直角三角形状であり、各画素電極１０ｂ、１０ｃよりも図中上側に配置されている。各画素電極１０ｆ、１０ｇは、Ｘ方向長さ及びＹ方向長さが互いに等しく、平面視において略同形状であり、図中において左右対称な形状である。
【0020】
各画素電極１０ｈ、１０ｉは、それぞれ平面視においてＸ方向に長い五角形状であり、各画素電極１０ｆ、１０ｇよりも図中上側に配置されている。各画素電極１０ｈ、１０ｉは、Ｘ方向長さ及びＹ方向長さが互いに等しく、平面視において略同形状であり、図中において左右対称な形状である。
【0021】
画素電極１０ｊは、平面視において図中下向きの二等辺三角形状であり、各画素電極１０ｆ、１０ｇ、１０ｈ、１０ｉに囲まれて配置されている。
【0022】
配線１１ａ～１１ｐは、第１基板１の一面側において絶縁層３の一面（液晶層５に近い一面）に設けられている。各配線１１ａ等は、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。各配線１１ａ等は、各画素電極１０ａ等と同一層に設けられる。
【0023】
配線１１ａは、Ｙ方向に延びる平面視形状を有しており、半導体層１２ａ、１２ｂ、１２ｃのそれぞれと重なる部位を有する。同様に、配線１１ｅは、Ｙ方向に延びる平面視形状を有しており、半導体層１２ｄ、１２ｅ、１２ｆのそれぞれと重なる部位を有する。同様に、配線１１ｉは、Ｙ方向に延びる平面視形状を有しており、半導体層１２ｇ、１２ｈ、１２ｉのそれぞれと重なる部位を有する。同様に、配線１１ｎは、Ｙ方向に延びる平面視形状を有しており、半導体層１２ｊと重なる部位を有する。これらの部位は、薄膜トランジスタにおけるソース／ドレイン電極（入出力電極）として機能する部位である。以下、これらの部位を単に「ソース／ドレイン電極」と称する場合もある。
【0024】
配線１１ｂは、画素電極１０ａと接続されており、半導体層１２ａと重なる部位を有する。この部位は、薄膜トランジスタにおけるソース／ドレイン電極として機能する部位である。
【0025】
半導体層１２ａは、配線１１ａと配線１１ｂの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ａと、後述する下層配線１３ａの半導体層１２ａと重なる部位であるゲート電極と、各配線１１ａ、１１ｂと下層配線１３ａの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。この薄膜トランジスタ７の断面構造は図１（Ａ）に示したものと同様である（以下に説明する他の薄膜トランジスタ７においても同様）。
【0026】
半導体層１２ａは、他の半導体層１２ｂ等よりもチャネル幅（チャネル領域を形成する領域の幅であり、図中Ｙ方向長さ）が相対的に大きく形成されている。これは、半導体層１２ａを含んで構成される薄膜トランジスタ７と接続されている画素電極１０ａの面積が他の画素電極１０ｂ等よりも大きいので、より高い駆動能力を確保する必要があるからである。
【0027】
半導体層１２ａ、及び他の半導体層１２ｂ～１２ｊは、例えば有機半導体を用いて構成することが好ましい。有機半導体は印刷法などの簡便な方法によってパターン形成可能であり、高価なマスクを用いたフォトリソグラフィ工程や真空プロセスが不要であるため、製造コストを低減することができる。
【0028】
配線１１ｃは、後述する下層配線１４ａを介して画素電極１０ｂと接続されており、半導体層１２ｂと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｂは、配線１１ａと配線１１ｃの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｂと、後述する下層配線１３ｂの半導体層１２ｂと重なる部位であるゲート電極と、各配線１１ａ、１１ｃと下層配線１３ｂの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0029】
配線１１ｄは、後述する下層配線１４ｂを介して画素電極１０ｄと接続されており、半導体層１２ｃと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｃは、配線１１ａと配線１１ｄの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｃと、後述する下層配線１３ｃの半導体層１２ｃと重なる部位であるゲート電極と、各配線１１ａ、１１ｄと下層配線１３ｃの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0030】
配線１１ｆは、後述する下層配線１４ｃを介して画素電極１０ｈと接続されており、半導体層１２ｄと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｄは、配線１１ｅと配線１１ｆの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｄと、下層配線１３ａの半導体層１２ｄと重なる部位であるゲート電極と、各配線１１ｅ、１１ｆと下層配線１３ａの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0031】
配線１１ｇは、後述する下層配線１４ｄを介して画素電極１０ｆと接続されており、半導体層１２ｅと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｅは、配線１１ｅと配線１１ｇの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｅと、下層配線１３ｂの半導体層１２ｅと重なる部位であるゲート電極と、各配線１１ｅ、１１ｇと下層配線１３ｂの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0032】
配線１１ｈは、後述する下層配線１４ｅを介して画素電極１０ｊと接続されており、半導体層１２ｆと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｆは、配線１１ｅと配線１１ｈの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｆと、下層配線１３ｃの半導体層１２ｆと重なる部位であるゲート電極と、各配線１１ｅ、１１ｈと下層配線１３ｃの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0033】
配線１１ｊは、後述する下層配線１４ｆを介して画素電極１０ｃと接続されており、半導体層１２ｇと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｇは、配線１１ｉと配線１１ｊの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｇと、下層配線１３ａの半導体層１２ｇと重なる部位であるゲート電極と、各配線１１ｉ、１１ｊと下層配線１３ａの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0034】
配線１１ｋは、後述する下層配線１４ｇを介して画素電極１０ｇと接続されており、半導体層１２ｈと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｈは、配線１１ｉと配線１１ｋの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｈと、下層配線１３ｂの半導体層１２ｈと重なる部位であるゲート電極と、各配線１１ｉ、１１ｋと下層配線１３ｂの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0035】
配線１１ｍは、後述する下層配線１４ｈを介して画素電極１０ｉと接続されており、半導体層１２ｉと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｉは、配線１１ｉと配線１１ｍの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｉと、下層配線１３ｃの半導体層１２ｉと重なる部位であるゲート電極と、各配線１１ｉ、１１ｍと下層配線１３ｃの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0036】
配線１１ｐは、後述する下層配線１４ｉを介して画素電極１０ｅと接続されており、半導体層１２ｊと重なる部位（ソース／ドレイン電極）を有する。半導体層１２ｊは、配線１１ｎと配線１１ｐの各々のソース／ドレイン電極と重なるようにして設けられている。これらソース／ドレイン電極及び半導体層１２ｊと、下層配線１３ａの半導体層１２ｊと重なる部位であるゲート電極と、各配線１１ｎ、１１ｐと下層配線１３ａの間に介在する絶縁層３と、を含んで１つの薄膜トランジスタ７が構成されている。
【0037】
下層配線１３ａは、Ｘ方向に延びる平面視形状を有しており、かつそれぞれＹ方向に延びる４つの部位を有する。これら４つの部位は、それぞれ半導体層１２ａ、１２ｄ、１２ｇ、１２ｊと平面視で重なるように配置されており、各半導体層１２ａ等を含んで構成される各薄膜トランジスタ７におけるゲート電極（制御電極）として機能する。
【0038】
下層配線１３ｂは、Ｘ方向に延びる平面視形状を有しており、かつそれぞれＹ方向に延びる３つの部位を有する。これら３つの部位は、それぞれ半導体層１２ｂ、１２ｅ、１２ｈと平面視で重なるように配置されており、各半導体層１２ｂ等を含んで構成される各薄膜トランジスタ７におけるゲート電極として機能する。
【0039】
下層配線１３ｃは、Ｘ方向に延びる平面視形状を有しており、かつそれぞれＹ方向に延びる３つの部位を有する。これら３つの部位は、それぞれ半導体層１２ｃ、１２ｆ、１２ｉと平面視で重なるように配置されており、各半導体層１２ｃ等を含んで構成される各薄膜トランジスタ７におけるゲート電極として機能する。
【0040】
下層配線１４ａは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｃと画素電極１０ｂとを電気的に接続する。下層配線１４ａは、絶縁層３に設けられた各コンタクトホール（図中、丸で模式的に示す。以下において同様。）を介して配線１１ｃ及び画素電極１０ｂのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ａは、画素電極１０ｂと画素電極１０ｄとの隙間に重なるように配置され、画素間電極として機能する部位１１４ａを有する。ここでいう「画素間電極」とは、画素電極１０ｂと同電位となって液晶層５への電圧印加を可能とし、実質的に画素部を拡張する機能を奏する電極である（以下においても同様）。
【0041】
下層配線１４ｂは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｄと画素電極１０ｄとを電気的に接続する。下層配線１４ｂは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｄ及び画素電極１０ｄのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｂは、画素電極１０ｄと画素電極１０ｈとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｂを有する。
【0042】
下層配線１４ｃは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｆと画素電極１０ｈとを電気的に接続する。下層配線１４ｃは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｆ及び画素電極１０ｈのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｃは、画素電極１０ｈと画素電極１０ｆ、１０ｉ、１０ｊとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｃを有する。
【0043】
下層配線１４ｄは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｇと画素電極１０ｆとを電気的に接続する。下層配線１４ｄは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｇ及び画素電極１０ｆのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｄは、画素電極１０ｆと画素電極１０ｊとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｄを有する。
【0044】
下層配線１４ｅは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｈと画素電極１０ｊとを電気的に接続する。下層配線１４ｅは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｈ及び画素電極１０ｊのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｅは、画素電極１０ｊと画素電極１０ｆ、１０ｇとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｅを有する。
【0045】
下層配線１４ｆは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｊと画素電極１０ｃとを電気的に接続する。下層配線１４ｆは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｊ及び画素電極１０ｃのそれぞれと物理的及び電気的に接続されている。
【0046】
下層配線１４ｇは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｋと画素電極１０ｇとを電気的に接続する。下層配線１４ｇは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｋ及び画素電極１０ｇのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｇは、画素電極１０ｇと画素電極１０ｃとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｇを有する。
【0047】
下層配線１４ｈは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｍと画素電極１０ｉとを電気的に接続する。下層配線１４ｇは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｍ及び画素電極１０ｉのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｈは、画素電極１０ｉと画素電極１０ｇ、１０ｊとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｈを有する。
【0048】
下層配線１４ｉは、図中Ｙ方向に延びる平面視形状を有しており、配線１１ｐと画素電極１０ｅとを電気的に接続する。下層配線１４ｇは、絶縁層３に設けられた各コンタクトホールを介して配線１１ｐ及び画素電極１０ｅのそれぞれと物理的及び電気的に接続されている。また、本実施形態の下層配線１４ｉは、画素電極１０ｃと画素電極１０ｅとの隙間に重なるように配置されて画素間電極として機能する部位１１４ｉを有する。
【0049】
画素間電極１５ａは、絶縁層３のコンタクトホールを介して画素電極１０ｅと物理的及び電気的に接続されており、画素電極１０ｅと画素電極１０ｇ、１０ｉとの間の隙間に重なるように設けられている。この画素間電極１５は、画素電極１０ｅへの電圧印加に伴って画素電極１０ｅと同電位になることで、画素部を実質的に拡張する機能を奏するものである（以下に説明する他の画素間電極においても同様）。
【0050】
画素間電極１５ｂは、絶縁層３のコンタクトホールを介して画素電極１０ａと物理的及び電気的に接続されており、画素電極１０ａと画素電極１０ｃとの間の隙間に重なるように設けられている。
【0051】
画素間電極１５ｃは、絶縁層３のコンタクトホールを介して画素電極１０ｃと物理的及び電気的に接続されており、画素電極１０ｃと画素電極１０ｅ、１０ｇとの間の隙間に重なるように設けられている。
【0052】
画素間電極１５ｄは、絶縁層３のコンタクトホールを介して画素電極１０ｂと物理的及び電気的に接続されており、画素電極１０ｂと画素電極１０ｆ、１０ｊとの間の隙間に重なるように設けられている。
【0053】
画素間電極１５ｅは、絶縁層３のコンタクトホールを介して画素電極１０ａと物理的及び電気的に接続されており、画素電極１０ａと画素電極１０ｂ、１０ｃとの間の隙間に重なるように設けられている。
【0054】
画素間電極１５ｆは、絶縁層３のコンタクトホールを介して画素電極１０ｂと物理的及び電気的に接続されており、画素電極１０ｂと画素電極１０ｆとの間の隙間に重なるように設けられている。
【0055】
画素間電極１５ｇは、絶縁層３のコンタクトホールを介して画素電極１０ａと物理的及び電気的に接続されており、画素電極１０ａと画素電極１０ｂとの間の隙間に重なるように設けられている。
【0056】
画素間電極１５ｈは、絶縁層３のコンタクトホールを介して画素電極１０ａと物理的及び電気的に接続されており、画素電極１０ａと画素電極１０ｂとの間の隙間に重なるように設けられている。
【0057】
画素間電極１５ｂ、１５ｃと画素間電極１５ｄ、１５ｅとの間には上記した下層配線１４ｆ、１４ｇ、１４ｈが配置されている。画素間電極１５ｄ、１５ｅと画素間電極１５ｆ、１５ｇとの間には上記した下層配線１４ｄ、１４ｅが配置されている。画素間電極１５ｆ、１５ｇと画素間電極１５ｈとの間には上記した下層配線１４ａ、１４ｂ、１４ｃが配置されている。
【0058】
第１実施形態の液晶素子１００では、各下層配線１３ａ～１３ｃを介して各薄膜トランジスタ７へ電圧（走査信号）を印加し、かつ各配線１１ａ、１１ｅ、１１ｉ、１１ｎを介して電圧（データ信号）を与えることにより、各画素電極１０ａ等に対してそれぞれ個別に駆動電圧を供給することができる。それにより、各画素電極１０ａ等のそれぞれに応じて画定される画素部における光の透過状態を個別に制御して透過光による像を形成することができる。
【0059】
第１実施形態の液晶素子１００では、下層配線１３ａ等を用いることで各画素電極１０ａ等の相互間には配線を設ける必要がなくなるので、各画素電極１０ａの平面視における相互間の隙間をより狭くすることができる。それにより、光利用効率も高まり、かつ画素間が暗くなるダークグリッドの問題を抑制できる。これは、例えば液晶素子１００を車両用灯具に組み込んで用いる場合など強い光が液晶素子１００に入射する状況において特に有益である。また、画素間電極を設けていることで上記のダークグリッドの問題がさらに抑えられ、かつ光利用効率も向上する。
【0060】
図４は、液晶素子に対して光が照射される領域及び封止材が設けられる位置を説明するための平面図である。第１実施形態の液晶素子１００は、後述する照明装置に組み込まれた際に、平面視において各画素電極１０ａ～１０ｊを含み、かつ各薄膜トランジスタ７が含まれない領域（図中、一点鎖線で示す）が光を照射させる領域である被照射領域８として設定されている。このため、被照射領域８には透明なもの（透光性を有するもの）である各配線、各下層配線及び各画素電極だけが含まれるようになる。なお、被照射領域８が「第１領域」に対応し、封止材６に囲まれた領域内であって被照射領域８以外の領域が「第２領域」に対応する。
【0061】
従前の液晶素子においては各画素電極に隣接させて一対一に対応付けて各薄膜トランジスタが設けられていたので、各薄膜トランジスタへの光入射を防ぐための遮光膜や、各薄膜トランジスタのゲート電極等を構成するための金属膜を必要とする場合が多いのに対して、本実施形態の液晶素子１００ではそのような遮光膜等を被照射領域８内に設ける必要がない。このため、例えば照明装置の一種である車両用灯具に液晶素子１００を組み込んで用いる場合のように強い光が液晶素子１００へ入射する状況においても、被照射領域８内の液晶層５が高温化して相転移温度を超えることによる動作不具合を防ぐことができる。被照射領域８内に、遮光膜や金属膜といった光照射によって発熱を生じるものが存在しないからである。また、各薄膜トランジスタ７を被照射領域８の外側に配置していることで、強い光が照射されることによる各薄膜トランジスタ７の劣化を防ぐことができる。
【0062】
また、第１実施形態の液晶素子１００では、少なくとも被照射領域８内において各下層配線１３ａ等がほぼ全て各画素電極１０ａと平面視で重なるように配置されている。これにより、各下層配線１３ａの電圧が液晶層５に印加されることによる誤動作をほとんど生じないようにすることができる。
【0063】
また、封止材６については、平面視において各画素電極１０ａ～１０ｊを含み、かつ各薄膜トランジスタ７も含まれるようにして設けられる。別言すれば、封止材６は、被照射領域８（第１領域）及びその周囲に隣接する領域（第２領域）を含むように設けられている。それにより、各薄膜トランジスタ７は液晶層５によって覆われる状態となるので、液晶層５が保護層として機能することで各薄膜トランジスタ７の劣化が抑制される。特に有機半導体を用いて各半導体層１２ａ等を形成した場合には、各半導体層１２ａ等が空気に触れることによる劣化が生じ得るところ、液晶層５による保護効果によりそのような劣化が抑制される。なお、薄膜トランジスタ７は、必ずしも有機半導体を用いたものでなくてよい。その場合、各薄膜トランジスタ７を封止材６の外側に配置し、液晶層７に覆われない構成としてもよい。
【0064】
（第２実施形態）
図５は、第２実施形態の液晶素子の電極及び配線の構成を示す平面図である。なお、第２実施形態の液晶素子１００ａの基本的な構成は上記した第１実施形態の液晶素子１００と共通であるので、以下では主に相違する構成について説明する。なお、ここでは画素間電極を省略して示しているが、第２実施形態の液晶素子１００ａにおいても第１実施形態の液晶素子１００と同様にして画素間電極が設けられていてもよい。
図５は、第２実施形態の液晶素子の電極及び配線の構成を示す平面図である。なお、第２実施形態の液晶素子１００ａの基本的な構成は上記した第１実施形態の液晶素子１００と共通であるので、以下では主に相違する構成について説明する。なお、ここでは画素間電極を省略して示しているが、第２実施形態の液晶素子１００ａにおいても第１実施形態の液晶素子１００と同様にして画素間電極が設けられていてもよい。
【0065】
図５に示すように、第２実施形態の液晶素子１００ａは、画素電極２０ａ～２０ｊを備える。これらの画素電極２０ａ～２０ｊの構成及び機能は第１実施形態の液晶素子１００における画素電極１０ａ～１０ｊと同等である。各画素電極２０ａ、２０ｃ、２０ｅ、２０ｈには、それぞれ１つの薄膜トランジスタ７ａが対応付けられている。第１実施形態の液晶素子１００と同様に、各薄膜トランジスタ７ａと各画素電極２０ａ、２０ｃ、２０ｅ、２０ｈとの間はそれぞれ配線及び下層配線を用いて電気的に接続されている。同様に、各画素電極２０ｂ、２０ｄ、２０ｆ、２０ｇ、２０ｉ、２０ｊには、それぞれ１つの薄膜トランジスタ７ｂが対応付けられている。第１実施形態の液晶素子１００と同様に、各薄膜トランジスタ７ｂと各画素電極２０ｂ、２０ｄ、２０ｆ、２０ｇ、２０ｉ、２０ｊとの間はそれぞれ配線及び下層配線を用いて電気的に接続されている。
【0066】
第２実施形態の液晶素子１００ａでは、平面視において画素電極２０ａの図中下側に３つの切り欠き部位が設けられており、各切り欠き部位に１つないし２つの薄膜トランジスタ７ａが配置されている。そして、被照射領域８は、各画素電極２０ａ～２０ｊと各薄膜トランジスタ７ａを含み、各薄膜トランジスタ７ｂは含まない範囲に設定されている。このため、被照射領域８に含まれる各薄膜トランジスタ７ａとしては、光が照射されることによる影響を受けにくい有機半導体を用いた薄膜トランジスタが用いられる。他方で、被照射領域８に含まれない薄膜トランジスタ７ｂについては、光照射による影響がないので、有機半導体を用いたものでもよいし、無機半導体を用いたものでもよい。
【0067】
ここで、被照射領域８は、相対的に高照度の光（画像形成用光）が照射される高照度領域８ａと、相対的に低照度の光が照射される低照度領域８ｂを含んでいる。図５に示す様に、第２実施形態の液晶素子１００ａにおける高照度領域８ａは、画素電極２０ｂ～２０ｉを含む領域であり、低照度領域８ｂは、画素電極２０ａを含む領域である。また、有機半導体を用いた薄膜トランジスタ７ａは、低照度領域８ｂに形成されている。高照度領域８ａに配置される画素電極２０ｃ、２０ｅ、２０ｈに接続される薄膜トランジスタ７ａが低照度領域８ｂに形成されている。例えば、照明装置の一種としての車両用灯具に液晶素子１００ａが組み込まれる場合（第４実施形態参照）であれば、高照度領域８ａは相対的に高い照度が必要なハイビームの形成に用いられ、低照度領域８ｂは相対的に低い照度でよいロービームの形成に用いることができる。また、被照射領域８に含まれる薄膜トランジスタ７ａは有機半導体を用いた薄膜トランジスタ、被照射領域８の外に配置される薄膜トランジスタ７ｂは無機半導体を用いたトランジスタとすることもできる。
【0068】
また、第２実施形態の液晶素子１００ａでは、各薄膜トランジスタ７ａのゲート電極として機能する部位を有する配線２３ｄについては、被照射領域８に含まれるため、ＩＴＯなどの透明導電膜を用いて形成されている。他方、被照射領域８に含まれない部分であって配線２３ｄと接続される配線２３ａや、被照射領域８に含まれない配線２３ｂ、２３ｃについては金属膜を用いて形成されている。これにより、被照射領域８に含まれる配線については光照射による配線の加熱を防ぎ、かつ被照射領域８に含まれない配線については金属膜を用いることで低抵抗化を図ることができる。
【0069】
さらに第２実施形態の液晶素子１００ａでは、各薄膜トランジスタ７ａ、７ｂのソース／ドレイン電極として機能する部位を有する各配線２１ａ、２１ｅ、２１ｉ、２１ｎに対して、絶縁膜３を介して各配線２１ａ等の下層側に金属膜からなる下層配線２４ａ～２４ｊが設けられている。これらの下層配線２４ａ等は、配線２３ａ～２３ｃを形成する際に同時に形成することができる。
【0070】
下層配線２４ａは、配線２３ｄと配線２３ｂとの間であって配線２１ａと平面視で重なる位置に設けられており、絶縁膜３に設けられた２箇所のコンタクトホールを介して配線２１ａと物理的及び電気的に接続されている。同様に、下層配線２４ｂは、配線２３ｂと配線２３ｃとの間であって配線２１ａと平面視で重なる位置に設けられており、絶縁膜３に設けられた２箇所のコンタクトホールを介して配線２１ａと物理的及び電気的に接続されている。同様に、下層配線２４ｃは、配線２３ｃよりも図中下側であって配線２１ａと平面視で重なる位置に設けられており、絶縁膜３に設けられた１箇所のコンタクトホールを介して配線２１ａと物理的及び電気的に接続されている。これらの下層配線２４ａ～２４ｃにより、配線２１ａの低抵抗化が図られる。
【0071】
下層配線２４ｄ、２４ｅ、２４ｆは、それぞれ配線２１ｅに対してその下層側に設けられている。下層配線２４ｇ、２４ｈ、２４ｉは、それぞれ配線２１ｉに対してその下層側に設けられている。下層配線２４ｊは、配線２１ｎに対してその下層側に設けられている。これらの下層配線２４ｄ等の具体的な設け方は下層側２４ａ～２４ｃと同様であるので説明を省略する。
【0072】
なお、図示を省略するが封止材６については各画素電極２０ａ等及び各薄膜トランジスタ７ａ、７ｂを全て含む範囲に設けてもよい。また、各薄膜トランジスタ７ｂが無機半導体を用いて構成されている場合には、これら薄膜トランジスタ７ｂについては封止材６の外側に配置されてもよい。
【0073】
図６（Ａ）～図６（Ｆ）は、無機半導体を用いた薄膜トランジスタと有機半導体を用いた薄膜トランジスタとを混在させて形成するための製造方法を説明するための図である。ここでは一例として、無機半導体を用いた薄膜トランジスタ７ｂとして逆コプラナ型の薄膜トランジスタを形成し、かつ有機半導体を用いた薄膜トランジスタ７ａを逆スタガ型の薄膜トランジスタを形成する方法を説明する。
【0074】
基板２００の一面側にゲート電極２０１ａ、２０１ｂとして機能する部位を有する配線を形成する（図６（Ａ））。具体的には、例えば、Ｔａ、Ｍｏ、Ｃｒ、Ａｌ、Ｃｕなどの金属膜またはＩＴＯなどの導電膜を成膜し、パターニングを行う。成膜方法としては公知のスパッタリング法、プラズマＣＶＤ法などを用いることができる。パターニングについては、例えば公知のドライエッチング法ないしウェットエッチング法を用いることができる。
【0075】
次に、基板２００の一面側にゲート電極２０１ａ、２０１ｂとして機能する部位を有する配線を覆うように絶縁膜２０２を形成する（図６（Ｂ））。例えばスパッタリング法やプラズマＣＶＤ法により、ＳｉＯｘ膜、ＳｉＮｘ膜などの無機絶縁膜を成膜する。
【0076】
次に、絶縁膜２０２の上面に半導体層２０３及びキャリア注入層２０４を形成する（図６（Ｃ））。半導体層２０３としては、例えばアモルファスＳｉ膜を形成する。図示のように半導体層２０３及びキャリア注入層２０４はゲート電極２０１ｂと平面視で重なる位置に形成される。
【0077】
次に、半導体層２０３及びキャリア注入層２０４の位置に対応してソース／ドレイン電極２０５ｂとなる部位を有する配線を形成する（図６（Ｄ））。キャリア注入層２０４が部分的に除去されて半導体層２０３が露出するようにして、ソース／ドレイン電極２０５ｂが形成される。具体的には、例えば、Ｃｕ、Ａｌ、Ｍｏなどの金属膜またはＩＴＯなどの導電膜を成膜し、パターニングを行う。成膜方法としては公知のスパッタリング法、プラズマＣＶＤ法などを用いることができる。パターニングについては、例えば公知のドライエッチング法ないしウェットエッチング法を用いることができる。
【0078】
次に、ゲート電極２０１ａの位置に対応してソース／ドレイン電極２０５ａとなる部位を有する配線を形成する（図６（Ｄ））。ここではＩＴＯなどの透明導電膜を用いてソース／ドレイン電極２０５ａを有する配線が形成される。成膜法、パターニング法については上記した公知方法を用いることができる。なお、ソース／ドレイン電極２０５ｂについてもＩＴＯを用いて形成してもよく、その場合には本工程においてソース／ドレイン電極２０５ａとソース／ドレイン電極２０５ｂを同時に形成することができる。
【0079】
次に、半導体層２０３及び各ソース／ドレイン電極２０５ｂを覆うようにしてパッシベーション膜２０６を形成する（図６（Ｅ））。例えば、マスクスパッタ法などの公知方法によりＳｉＯｘ膜、ＳｉＮｘ膜などの無機絶縁膜がパッシベーション膜２０６として形成される。さらに、このパッシベーション膜２０６の上側であって半導体層２０３と平面視で重なる位置にＣｒ膜あるいはカーボンブラックなどからなる遮光膜２０７が設けられてもよい。
【0080】
次に、ゲート電極２０１ａと平面視で重なる位置において、各ソース／ドレイン電極２０５ａと接するようにして有機半導体層２０８が形成される（図６（Ｅ））。例えば、インクジェット法などの液滴吐出法を用いて半導体層２０８となる材料が塗布される。なお、本工程の前に、基板２００の一面に配向膜がパターン形成されてもよい。
【0081】
以上の各工程を経ることで、１つの基板２００に有機半導体を用いた薄膜トランジスタ７ａと無機半導体を用いた薄膜トランジスタ７ｂを形成することができる。
【0082】
（第３実施形態）
図７は、第３実施形態の液晶素子の電極及び配線の構成を示す平面図である。図８（Ａ）～図８（Ｂ）は、第３実施形態の液晶素子の第１基板の構成を示す部分断面図である。なお、図８（Ａ）は、図７に示すｄ－ｄ線断面に対応し、図８（Ｂ）は、図７に示すｅ－ｅ線断面に対応している。第３実施形態の液晶素子１００ｂの基本的な構成は上記した第１実施形態の液晶素子１００や第２実施形態の液晶素子１００ａと共通であり、主な相違点は、図８（Ａ）等に示すように各画素電極３０ａ等が絶縁層９を介して配線及び下層配線よりも上層側に設けられた点である。以下、共通する構成要素については詳細な説明は省略する。なお、各画素電極３０ａ等の設けられた層が「第３層」に対応する。
図７は、第３実施形態の液晶素子の電極及び配線の構成を示す平面図である。図８（Ａ）～図８（Ｂ）は、第３実施形態の液晶素子の第１基板の構成を示す部分断面図である。なお、図８（Ａ）は、図７に示すｄ－ｄ線断面に対応し、図８（Ｂ）は、図７に示すｅ－ｅ線断面に対応している。第３実施形態の液晶素子１００ｂの基本的な構成は上記した第１実施形態の液晶素子１００や第２実施形態の液晶素子１００ａと共通であり、主な相違点は、図８（Ａ）等に示すように各画素電極３０ａ等が絶縁層９を介して配線及び下層配線よりも上層側に設けられた点である。以下、共通する構成要素については詳細な説明は省略する。なお、各画素電極３０ａ等の設けられた層が「第３層」に対応する。
【0083】
図７に示すように、第３実施形態の液晶素子１００ｂは、画素電極３０ａ～３０ｊを備える。これらの画素電極３０ａ～３０ｊの構成及び機能は第１実施形態の液晶素子１００における画素電極１０ａ～１０ｊと同様である。また、第２実施形態と同様に、第３実施形態の液晶素子１００ｂにおける被照射領域８では、画素電極３０ｂ～３０ｉを含む領域に照度領域８ａが設定され、画素電極３０ａを含む領域に低照度領域８ｂが設定されている。
【0084】
各画素電極３０ａ、３０ｃ、３０ｅ、３０ｈには、それぞれ１つの薄膜トランジスタ７ａが対応付けられている。第１実施形態の液晶素子１００と同様に、各薄膜トランジスタ７ａと各画素電極３０ａ、３０ｃ、３０ｅ、３０ｈとの間はそれぞれ配線及び下層配線を用いて電気的に接続されている。同様に、各画素電極３０ｂ、３０ｄ、３０ｆ、３０ｇ、３０ｉ、３０ｊには、それぞれ１つの薄膜トランジスタ７ｂが対応付けられている。第１実施形態の液晶素子１００と同様に、各薄膜トランジスタ７ｂと各画素電極３０ｂ、３０ｄ、３０ｆ、３０ｇ、３０ｉ、３０ｊとの間はそれぞれ配線及び下層配線を用いて電気的に接続されている。また本実施形態では、各薄膜トランジスタ７ａは、画素電極３０ａと重なる位置に設けられている。このため、各薄膜トランジスタ７ａは、有機半導体を用いて構成される。他方で、画素電極と重ならない位置にある各薄膜トランジスタ７ｂについては、有機半導体を用いて構成されてもよいし無機半導体を用いて構成されてもよい。
【0085】
図８（Ａ）に示すように、各画素電極３０ａ、３０ｃ、３０ｅは、絶縁層３を覆って設けられた絶縁層９の上層側に設けられている。図示しない他の画素電極３０ｂ等も同様である。半導体層１２ｐは、画素電極３０ａの一部を開口させた部分に設けられている。この半導体層１２ｐと、第１基板１の一面側に設けられた配線２３ｄのゲート電極として機能する部位と、絶縁層３の上層の配線２１ｊ、２１ｋとを含んで１つの薄膜トランジスタ７ａが構成されている。この薄膜トランジスタ７ａは、第１基板１の一面の下層配線２４ｍ及び絶縁層３の一面の配線２１ｍを介して画素電極３０ｅと接続されている。下層配線２４ｍと配線２１ｍとの間は絶縁層３に設けられたコンタクトホールを介して接続されている。画素電極３０ｅと配線２１ｍとの間は絶縁層９に設けられたコンタクトホールを介して接続されている。また、配線２１ｍの一部分は、画素電極３０ｃと画素電極３０ｅとの隙間に重なるように配置されており、画素間電極としての機能を果たす。
【0086】
なお、画素電極３０ｄについても同様の構成により、配線２１ｄ、２１ｎ及び下層配線２４ｎを介して薄膜トランジスタ７ｂと接続されている（図８（Ｂ）参照）。配線２１ｎの一部が画素電極３０ｄ、３０ｆの隙間に重なるように配置され、画素間電極として機能する点も同様である。また、詳細な説明を省略するが画素電極３０ｆ、３０ｇ、３０ｈ、３０ｉ、３０ｊについても同様の構成により何れかの薄膜トランジスタ７ａ又は７ｂと接続されている。他方で、画素電極３０ａ、３０ｂ、３０ｃについては、下層配線を介さず、絶縁層３の上層に設けられた各配線を介して何れかの薄膜トランジスタ７ａ又は７ｂと接続されている。
【0087】
図８（Ｂ）に示すように、各画素電極３０ａ、３０ｂ、３０ｄ、３０ｆは、絶縁層３を覆って設けられた絶縁層９の上層側に設けられている。図示しない他の画素電極も同様である。半導体層１２ｑは、配線２１ａと配線２１ｄに接するように設けられている。この半導体層１２ｑと、第１基板１の一面側に設けられた下層配線２３ｃのゲート電極として機能する部位と、絶縁層３の上層の配線２１ａ、２１ｄとを含んで１つの薄膜トランジスタ７ｂが構成されている。下層配線２３ａ、２３ｂは、部分的に配線２１ｄと平面視で重なるようにして、配線２１ｄと交差して配置されている。また、これら下層配線２３ａ、２３ｂと各配線２１ｈ、２１ｉとの配置関係も同様である。また、薄膜トランジスタ７ｂを構成する部分には絶縁層９が設けられていない。
【0088】
このように、一部の画素電極と薄膜トランジスタを平面視で重ねて配置することで、画素電極の面積を確保しつつ液晶素子１００ｂ全体の大きさをよりコンパクト化することができる。さらに、例えば、画素電極３０ｅと接続された薄膜トランジスタ７ａとの間に配置される画素電極３０ａと３０ｃとの間隙に重なるように、ゲート電極の引き回し線である下層配線２４ｍ上の絶縁膜３上に、画素電極３０ａまたは３０ｃのいずれかと電気的に接続される補助的な電極を形成してもよい。また、例えば、画素電極３０ｄと接続された薄膜トランジスタ７ｂとの間に配置される画素電極３０ａと３０ｂとの間隙、画素電極３０ｂと３０ｆとの間隙に重なるように、ドレイン電極の引き回し線である下層配線２４ｎ上の絶縁膜３上に画素電極３０ａ、３０ｂのいずれかと電気的に接続される補助的な電極を形成してもよい。下層配線２４ｍは画素電極３０ｅに接続されるドレイン電極であり、画素電極３０ａと３０ｃの間隔では下層配線２４ｍにかかっている電圧が絶縁膜３及び絶縁膜９を介して液晶層に印加されるため電極間の誤動作として観察され得る。同様に下層配線２４ｎは画素電極３０ｄに接続されるドレイン電極であり、画素電極３０ａと３０ｃの間隔では下層配線２４ｎにかかっている電圧が絶縁膜３及び絶縁膜９を介して液晶層に印加されるため電極間の誤動作として観察され得る。この誤動作を防止するために前記の補助的な電極を画素電極の間隙に形成することが望ましい。ここでは画素電極の間隙に引き回される下層配線としてドレイン電極の場合について説明したが、本開示では画素電極の間隙に引き回される下層配線としてゲート電極やソース電極である場合も取り得る。その場合も画素電極の間隙に補助的な電極を形成することで誤動作を防ぐことができる。
【0089】
（第４実施形態）
図９（Ａ）は、上記した実施形態の液晶素子を用いて構成される一実施形態の車両用灯具システムの構成を示す図である。図９（Ａ）に示す車両用灯具システムは、車両用灯具（照明装置）３０１と、コントローラ３０２と、カメラ３０３を含んで構成されている。この車両用前照灯システムは、カメラ３０３によって撮影される車両周辺の画像に基づいて車両の周囲に存在する前方車両や歩行者の顔等の位置を検出し、前方車両等の位置を含む一定範囲を減光範囲（ないし非照射範囲）に設定し、それ以外の範囲を光照射範囲に設定して選択的な光照射を行うとともに、路面上へ種々形状の光照射を行うものである。
図９（Ａ）は、上記した実施形態の液晶素子を用いて構成される一実施形態の車両用灯具システムの構成を示す図である。図９（Ａ）に示す車両用灯具システムは、車両用灯具（照明装置）３０１と、コントローラ３０２と、カメラ３０３を含んで構成されている。この車両用前照灯システムは、カメラ３０３によって撮影される車両周辺の画像に基づいて車両の周囲に存在する前方車両や歩行者の顔等の位置を検出し、前方車両等の位置を含む一定範囲を減光範囲（ないし非照射範囲）に設定し、それ以外の範囲を光照射範囲に設定して選択的な光照射を行うとともに、路面上へ種々形状の光照射を行うものである。
【0090】
車両用灯具３０１は、例えば車両前部の所定位置に配置されており、車両前方を照明するための照射光を形成する。なお、車両用灯具３０１は車両の左右それぞれに１つずつ設けられるがここでは１つのみ図示する。
【0091】
コントローラ３０２は、車両用灯具３０１の光源３１０や液晶素子３１５の動作制御を行うものである。このコントローラ３０２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を有するコンピュータシステムを用い、このコンピュータシステムにおいて所定の動作プログラムを実行させることによって実現される。本実施形態のコントローラ３０２は、運転席に設置されたライトスイッチ（図示せず）の操作状態に応じて光源３１０を点灯させるとともに、カメラ３０３によって検出される前方車両（対向車両、先行車両）、歩行者、道路標識、路上白線などの対象体に応じた配光パターンを設定し、この配光パターンに対応する像を形成するための制御信号を液晶素子３１５へ供給する。
【0092】
カメラ３０３は、車両の前方空間を撮影して画像を生成し、この画像に対して所定の画像認識処理を行って上記した前方車両等の対象体の位置、範囲、大きさ、種別などを検出する。画像認識処理による検出結果は、カメラ３０３と接続されているコントローラ３０２へ供給される。カメラ３０３は、車両の車室内の所定位置（例えば、フロントガラス上部）に設置されるか、または車両の車室外の所定位置（例えば、フロントバンパー内）に設置される。車両に他の用途（例えば、自動ブレーキシステム等）のためのカメラが備わっている場合にはそのカメラを共用してもよい。
【0093】
なお、カメラ３０３における画像認識処理の機能をコントローラ３０２にて代替してもよい。その場合には、カメラ３０３は、生成した画像をコントローラ３０２へ出力、この画像に基づいてコントローラ３０２側で画像認識処理が行われる。あるいは、カメラ３０３から画像とそれに基づく画像認処理の結果の双方がコントローラ３０２へ供給されてもよい。その場合に、コントローラ３０２は、カメラ３０３から得た画像を用いてさらに独自の画像認識処理を行ってもよい。
【0094】
図９（Ａ）に示す車両用灯具３０１は、光源３１０、リフレクタ（反射部材）３１１、３１３、偏光ビームスプリッタ（第１偏光素子）３１２、１／４波長板３１４、液晶素子３１５、光学補償板３１６、偏光板（第２偏光素子）３１７、投影レンズ３１８を含んで構成されている。これらの各要素は、例えば１つのハウジング（筐体）に収容されて一体化されている。また、光源３１０と液晶素子３１５は、それぞれコントローラ３０２と接続されている。
【0095】
光源３１０は、駆動回路を含んでおり、コントローラ３０２による制御を受けて光を放出する。この光源３１０は、上記した検証用光源と同様に、青色ＬＥＤと青色ＬＥＤの発光が入射する位置に配置された黄色蛍光体とを備えた白色ＬＥＤであり、青色ＬＥＤにて黄色蛍光体を励起し、青色と黄色の混色によって白色を得るものである。
【0096】
リフレクタ３１１は、光源３１０に対応づけて配置されており、光源３１０から放出される光が液晶素子３１５の位置（一例として液晶素子３１５の厚さ方向の略中央）で焦点を結ぶように反射および集光して偏光ビームスプリッタ１２の方向へ導き、液晶素子３１５へ入射させる。リフレクタ３１１は、例えば楕円面状の反射面を有する反射鏡である。この場合、光源３１０は、リフレクタ３１１の反射面の焦点付近に配置することができる。なお、リフレクタ３１１に代えて集光部としてレンズを用いてもよい。
【0097】
偏光ビームスプリッタ１２は、入射光のうち特定方向の偏光を透過し、これと直交方向の偏光を反射させる透過反射型偏光素子であり、液晶素子３１５の光入射面側においてこの光入射面に対して斜めに配置されている。このような偏光ビームスプリッタ１２としては、例えばワイヤーグリッド型偏光素子や多層膜偏光素子などを用いることができる。
【0098】
リフレクタ３１３は、偏光ビームスプリッタ１２によって反射される光が入射し得る位置に設けられており、入射した光が液晶素子３１５の位置で焦点を結ぶように反射および集光して偏光ビームスプリッタ１２へ入射させる。
【0099】
１／４波長板３１４は、偏光ビームスプリッタ１２とリフレクタ３１３の間の光経路上に配置されており、入射する光に位相差を与える。本実施形態では、偏光ビームスプリッタ１２によって反射された光は、１／４波長板３１４を透過し、リフレクタ３１３で反射されて再度１／４波長板３１４を透過することで偏光方向が９０°回転して偏光ビームスプリッタ３１２へ再入射する。それにより、再入射した光は偏光ビームスプリッタ３１２をより透過しやすい状態となるので光の利用効率が向上する。
【0100】
なお、図９（Ｂ）に示す変形実施例の車両用灯具３０１ａのように、１／４波長板３１４に代えて、１／２波長板３１４ａを用いることもできる。この場合には、１／２波長板３１４ａは、偏光ビームスプリッタ１２によって反射された光は入射せず、この光がリフレクタ３１３で反射された光が入射する位置に配置される。
【0101】
液晶素子３１５は、リフレクタ３１１、３１３のそれぞれにより反射および集光された光の焦点を含む位置に配置され、当該光が入射するように配置されている。液晶素子３１５は、互いに独立に制御可能な複数の画素部（光変調部）を備えている。本実施形態では、液晶素子３１５は、各画素部に駆動電圧を与えるためのドライバ（図示せず）を有している。ドライバは、コントローラ３０２から供給される制御信号に基づいて、液晶素子３１５に対して、各画素部を個別に駆動するための駆動電圧を与える。図示のように液晶素子３１５に入射する光は、液晶素子３１５の光入射面に対して広角に入射する。具体的には、光入射面の法線方向に対して４０°～６０°くらいの広角に光が入射する。
【0102】
光学補償板３１６は、液晶素子３１５を透過した光の位相差を補償し、偏光度を高めるためのものであり、液晶素子３１５の光出射面側に配置されている。具体的には、光学補償板３１６は、液晶層３１５の位相差と合算した位相差が０またはそれに近い値となるようにその位相差が設定される。なお、光学補償板３１６は省略されてもよい。
【0103】
偏光板３１７は、液晶素子３１５の光出射面側に配置されている。偏光ビームスプリッタ１２、偏光板３１７とこれらの間に配置された液晶素子３１５によって、車両の前方へ照射する光の配光パターンに対応した像が形成される。偏光板３１７の透過軸は、偏光ビームスプリッタ３１２の透過軸に対して略直交する方向となるように配置される。また、偏光板３１７と偏光ビームスプリッタ３１２の各透過軸は、液晶素子３１５の液晶層の層厚方向の略中央における電圧無印加時の配向方向に対して平面視で略４５°の角度をなす方向となるようにそれぞれ配置される。
【0104】
投影レンズ３１８は、リフレクタ３１１、３１３により反射および集光され、液晶素子３１５を透過した光が入射し得る位置に配置されており、この入射した光を車両の前方へ投影する。投影レンズ３１８は、その焦点が液晶素子３１５の液晶層に結ばれるように配置されている。投影レンズ３１８の光軸は図中において一点鎖線で示されるように、図中の左右方向に沿っている。
【0105】
（変形実施例）
なお、本開示は上記した各実施形態の内容に限定されるものではなく、本開示の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した実施形態では液晶素子を用いて構成される照明装置の例として車両用灯具を例示していたが照明装置はこれに限定されない。また、上記した実施形態では薄膜スイッチング素子の一例として薄膜トランジスタを説明したが、薄膜トランジスタに代えてＭＩＭ（Metal Insulator Metal）素子などの薄膜スイッチング素子を用いてもよい。また、液晶層の動作モード（配向モード）については上記した垂直配向モードに限定されない。
なお、本開示は上記した各実施形態の内容に限定されるものではなく、本開示の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した実施形態では液晶素子を用いて構成される照明装置の例として車両用灯具を例示していたが照明装置はこれに限定されない。また、上記した実施形態では薄膜スイッチング素子の一例として薄膜トランジスタを説明したが、薄膜トランジスタに代えてＭＩＭ（Metal Insulator Metal）素子などの薄膜スイッチング素子を用いてもよい。また、液晶層の動作モード（配向モード）については上記した垂直配向モードに限定されない。
【0106】
本開示は、以下に付記する特徴を有する。
【0107】
（付記１）
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、
各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
（付記２）
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、
各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、
各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
（付記３）
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つに設けられた切り欠き部位に配置され、各前記画素電極の何れとも平面視において重ならないように配置されている、
付記２に記載の液晶素子。
（付記４）
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つと平面視において重なる位置に設けられている、
付記２に記載の液晶素子。
（付記５）
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線及び各前記画素電極は、前記第１基板側において相対的に前記第１基板の一面から遠い第２層に配置されており、
前記第１層と前記第２層の間には絶縁層が設けられている、
付記１～３の何れかに記載の液晶素子。
（付記６）
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力端電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線は、前記第１基板側において前記第１層よりも相対的に前記第１基板の一面から遠い第２層に配置されており、
各前記画素電極は、前記第１基板側において前記第２層よりも相対的に前記第１基板の一面から遠い第３層に配置されており、
前記第１層と前記第２層の間及び前記第１層と前記第２層の間の各々には絶縁層が設けられている、
付記２又は４に記載の液晶素子。
（付記７）
前記第１基板と前記第２基板の間において前記液晶層を囲んで設けられる封止材を更に含み、
前記封止材は、前記第１領域及び前記第２領域を包含するように配置されている、
付記１～６の何れかに記載の液晶素子。
（付記８）
前記第１領域は、相対的に高照度の前記画像形成用光が照射される高照度領域と相対的に低強度の前記画像形成用光が照射される低照度領域を有しており、
各前記第１スイッチング素子は、前記低照度領域に全て配置されている、
付記２～４又は６の何れかに記載の液晶素子。
（付記９）
付記１～８の何れかに記載の液晶素子と、
光源と、
前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、
前記液晶素子を挟んで対向配置される一対の偏光素子と、
前記液晶素子を透過した光を投影するレンズと、
を含む、照明装置。
（付記１０）
付記９に記載の照明装置を用いて構成される車両用灯具と、
車両周辺に存在する対象物を検出するセンサと、
前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、
を含む、車両用灯具システム。
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記画素電極は、画像形成用光が照射される第１領域内に全て配置されており、
各前記薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
（付記２）
互いの一面を対向させて配置される第１基板及び第２基板と、
前記第１基板と前記第２基板間に配置される液晶層と、
透明導電膜を用いて前記第１基板側に設けられており、平面視形状の異なるものを含む複数の画素電極と、
前記第１基板側に設けられており、各前記画素電極に対して１つずつ対応付けられている複数の薄膜スイッチング素子と、
透明導電膜を用いて前記第１基板側に設けられており、各前記画素電極と各前記薄膜スイッチング素子との間を接続する複数の第１配線と、
前記第２基板側に設けられており、各前記画素電極と平面視において重なるように配置されている対向電極と、
を含み、
各前記薄膜スイッチング素子は、複数の第１薄膜スイッチング素子と複数の第２薄膜スイッチング素子を有し、少なくとも各前記第１薄膜スイッチング素子は、有機半導体を用いて構成されており、
各前記画素電極及び各前記第１スイッチング素子は、画像形成用光が照射される第１領域内に全て配置されており、
各前記第２薄膜スイッチング素子は、平面視において前記第１領域と隣接する領域であって前記画像形成用光が照射されない第２領域に配置されている、
液晶素子。
（付記３）
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つに設けられた切り欠き部位に配置され、各前記画素電極の何れとも平面視において重ならないように配置されている、
付記２に記載の液晶素子。
（付記４）
各前記第１薄膜スイッチング素子は、各前記画素電極のうち少なくとも１つと平面視において重なる位置に設けられている、
付記２に記載の液晶素子。
（付記５）
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線及び各前記画素電極は、前記第１基板側において相対的に前記第１基板の一面から遠い第２層に配置されており、
前記第１層と前記第２層の間には絶縁層が設けられている、
付記１～３の何れかに記載の液晶素子。
（付記６）
各前記薄膜スイッチング素子の制御電極として機能する部位を含む複数の第２配線と、
各前記薄膜スイッチング素子の入出力端電極として機能する部位を含む複数の第３配線と、
を更に含み、
各前記第１配線及び各前記第２配線は、前記第１基板側において相対的に前記第１基板の一面に近い第１層に配置されており、
各前記第３配線は、前記第１基板側において前記第１層よりも相対的に前記第１基板の一面から遠い第２層に配置されており、
各前記画素電極は、前記第１基板側において前記第２層よりも相対的に前記第１基板の一面から遠い第３層に配置されており、
前記第１層と前記第２層の間及び前記第１層と前記第２層の間の各々には絶縁層が設けられている、
付記２又は４に記載の液晶素子。
（付記７）
前記第１基板と前記第２基板の間において前記液晶層を囲んで設けられる封止材を更に含み、
前記封止材は、前記第１領域及び前記第２領域を包含するように配置されている、
付記１～６の何れかに記載の液晶素子。
（付記８）
前記第１領域は、相対的に高照度の前記画像形成用光が照射される高照度領域と相対的に低強度の前記画像形成用光が照射される低照度領域を有しており、
各前記第１スイッチング素子は、前記低照度領域に全て配置されている、
付記２～４又は６の何れかに記載の液晶素子。
（付記９）
付記１～８の何れかに記載の液晶素子と、
光源と、
前記光源から放出される光を集光して前記画像形成用光とし、当該前記画像形成用光を前記液晶素子へ入射させる集光部と、
前記液晶素子を挟んで対向配置される一対の偏光素子と、
前記液晶素子を透過した光を投影するレンズと、
を含む、照明装置。
（付記１０）
付記９に記載の照明装置を用いて構成される車両用灯具と、
車両周辺に存在する対象物を検出するセンサと、
前記センサによって検出される前記対象物の状況に応じて前記液晶素子の動作を制御するコントローラと、
を含む、車両用灯具システム。
【符号の説明】
【0108】
１：第１基板、２：第２基板、３：絶縁層、４：対向電極、５：液晶層、６：封止材、７：薄膜トランジスタ、８：被照射領域、１０ａ～１０ｊ：画素電極、１１ａ～１１ｐ：配線、１２ａ～１２ｊ：半導体層、１３ａ～１３ｃ：下層配線、１４ａ～１４ｉ：下層配線、１５ａ～１５ｈ：画素間電極、１００：液晶素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】