知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024016835
(43)【公開日】2024-02-07
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H04N 25/70 20230101AFI20240131BHJP
H01L 27/146 20060101ALI20240131BHJP
【ＦＩ】
H04N25/70
H01L27/146 D
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023120853
(22)【出願日】2023-07-25
(31)【優先権主張番号】10-2022-0092391
(32)【優先日】2022-07-26
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】金 慈明
(72)【発明者】
【氏名】金 聲仁
(72)【発明者】
【氏名】安 娟秀
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA14
4M118CA03
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118GA02
4M118GC07
4M118GD04
4M118GD07
5C024CY47
5C024EX43
5C024EX52
5C024GX02
5C024GX07
5C024GX16
5C024GX18
(57)【要約】
【課題】イメージセンサが提供される。
【解決手段】イメージセンサは、第１方向に互いに反対になる第１面および第２面を含む基板、基板内の光電変換領域、光電変換領域上の基板内の活性領域、基板の第１面から基板の内部に延びて活性領域を定義する素子分離パターン、および基板の第１面から素子分離パターンを貫通する第１部分と、活性領域上に配置された第２部分を含む転送ゲート電極を含み、第１部分は素子分離パターンの下面を貫通し、第１部分の下面は素子分離パターンの下面より下側に配置される。
【選択図】図６
【解決手段】イメージセンサは、第１方向に互いに反対になる第１面および第２面を含む基板、基板内の光電変換領域、光電変換領域上の基板内の活性領域、基板の第１面から基板の内部に延びて活性領域を定義する素子分離パターン、および基板の第１面から素子分離パターンを貫通する第１部分と、活性領域上に配置された第２部分を含む転送ゲート電極を含み、第１部分は素子分離パターンの下面を貫通し、第１部分の下面は素子分離パターンの下面より下側に配置される。
【選択図】図６
【特許請求の範囲】
【請求項1】
第１方向に互いに反対になる第１面および第２面を含む基板；
前記基板内の光電変換領域；
前記光電変換領域上の前記基板内の活性領域；
前記基板の前記第１面から前記基板の内部に延びて前記活性領域を定義する素子分離パターン；および
前記基板の前記第１面から前記素子分離パターンを貫通する第１部分と、前記活性領域上に配置された第２部分を含む転送ゲート電極を含み、
前記第１部分は前記素子分離パターンの下面を貫通し、前記第１部分の下面は前記素子分離パターンの下面より下側に配置される、イメージセンサ。
前記基板内の光電変換領域；
前記光電変換領域上の前記基板内の活性領域；
前記基板の前記第１面から前記基板の内部に延びて前記活性領域を定義する素子分離パターン；および
前記基板の前記第１面から前記素子分離パターンを貫通する第１部分と、前記活性領域上に配置された第２部分を含む転送ゲート電極を含み、
前記第１部分は前記素子分離パターンの下面を貫通し、前記第１部分の下面は前記素子分離パターンの下面より下側に配置される、イメージセンサ。
【請求項2】
前記転送ゲート電極の前記第１部分は前記素子分離パターンを貫通する第１－１部分と前記素子分離パターンを貫通する第１－２部分を含み、
前記転送ゲート電極の前記第１－１部分は前記活性領域の第１側壁に沿って延び、前記転送ゲート電極の前記第１－２部分は前記活性領域の第２側壁に沿って延び、前記第１側壁は前記第２側壁と反対になり、
前記転送ゲート電極の前記第２部分は前記第１－１部分および第１－２部分を連結する、請求項１に記載のイメージセンサ。
前記転送ゲート電極の前記第１－１部分は前記活性領域の第１側壁に沿って延び、前記転送ゲート電極の前記第１－２部分は前記活性領域の第２側壁に沿って延び、前記第１側壁は前記第２側壁と反対になり、
前記転送ゲート電極の前記第２部分は前記第１－１部分および第１－２部分を連結する、請求項１に記載のイメージセンサ。
【請求項3】
前記活性領域の上面は前記基板の前記第１面より下側に配置される、請求項１に記載のイメージセンサ。
【請求項4】
前記活性領域の上面は前記素子分離パターンの下面より下側に配置される、請求項１に記載のイメージセンサ。
【請求項5】
前記第１部分の側壁は互いに反対になる第１側壁と第２側壁を含み、
前記素子分離パターンは前記第１側壁上に配置され、前記第２側壁上に配置されない、請求項１に記載のイメージセンサ。
前記素子分離パターンは前記第１側壁上に配置され、前記第２側壁上に配置されない、請求項１に記載のイメージセンサ。
【請求項6】
前記素子分離パターンは前記第１部分と前記活性領域の間に配置される、請求項１に記載のイメージセンサ。
【請求項7】
前記転送ゲート電極の前記第１部分の下面は段差を有する、請求項１に記載のイメージセンサ。
【請求項8】
前記素子分離パターンは順に積層された第１ないし第３膜を含み、
前記第１膜および前記第２膜は前記第１部分の側壁に沿って延びない、請求項１に記載のイメージセンサ。
前記第１膜および前記第２膜は前記第１部分の側壁に沿って延びない、請求項１に記載のイメージセンサ。
【請求項9】
前記光電変換領域は前記転送ゲート電極と前記第１方向に重なり、前記第１方向に垂直な第２方向に重ならない、請求項１に記載のイメージセンサ。
【請求項10】
第１方向に互いに反対になる第１面および第２面を含む基板；
前記基板内の光電変換領域；
前記光電変換領域上の前記基板内に配置され、第１側壁と第２側壁を含む活性領域；
前記基板内の前記活性領域を囲む素子分離パターン；および
前記基板の前記第１面から延びて前記素子分離パターンを貫通する第１部分、および前記活性領域上の第２部分を含む転送ゲート電極を含み、
前記転送ゲート電極の前記第１部分は、前記第１側壁に沿って延びる第１－１部分と、前記第２側壁に沿って延びる第１－２部分を含み、
前記転送ゲート電極は前記光電変換領域と前記第１方向に重なり、前記基板の前記第１面または前記第２面のうち少なくとも一つと平行な方向に重ならない、イメージセンサ。
前記基板内の光電変換領域；
前記光電変換領域上の前記基板内に配置され、第１側壁と第２側壁を含む活性領域；
前記基板内の前記活性領域を囲む素子分離パターン；および
前記基板の前記第１面から延びて前記素子分離パターンを貫通する第１部分、および前記活性領域上の第２部分を含む転送ゲート電極を含み、
前記転送ゲート電極の前記第１部分は、前記第１側壁に沿って延びる第１－１部分と、前記第２側壁に沿って延びる第１－２部分を含み、
前記転送ゲート電極は前記光電変換領域と前記第１方向に重なり、前記基板の前記第１面または前記第２面のうち少なくとも一つと平行な方向に重ならない、イメージセンサ。
【請求項11】
前記活性領域は前記第１側壁と前記第２側壁を連結する第３側壁を含む、請求項１０に記載のイメージセンサ。
【請求項12】
前記第１側壁と前記第２側壁は互いに反対になる、請求項１１に記載のイメージセンサ。
【請求項13】
前記転送ゲート電極の前記第１部分は、前記第３側壁に沿って延びる第１－３部分をさらに含む、請求項１１に記載のイメージセンサ。
【請求項14】
前記第１－１部分、前記第１－２部分および前記第１－３部分は互いに連結される、請求項１３に記載のイメージセンサ。
【請求項15】
前記第１側壁と前記第２側壁は連結される、請求項１０に記載のイメージセンサ。
【請求項16】
第１方向に互いに反対になる第１面および第２面を含む基板；
前記基板の前記第２面から前記基板内に延び、複数のピクセルを定義するピクセル分離パターン；
前記基板の前記第２面上の少なくとも一つのカラーフィルタ；および
前記カラーフィルタ上の少なくとも一つのマイクロレンズを含み、
前記複数のピクセルのそれぞれは、
前記基板内の光電変換領域と、
前記光電変換領域上の前記基板内の活性領域と、
前記基板の前記第１面から前記基板の内部に延びて前記ピクセル分離パターンと接触し、前記活性領域を定義する素子分離パターンと、
前記基板の前記第１面から前記素子分離パターンを貫通する第１部分と、前記活性領域上に配置された第２部分を含む転送ゲート電極を含み、
前記第１部分は前記素子分離パターンの下面を貫通し、前記第１部分の下面は前記素子分離パターンの下面より下側に配置される、イメージセンサ。
前記基板の前記第２面から前記基板内に延び、複数のピクセルを定義するピクセル分離パターン；
前記基板の前記第２面上の少なくとも一つのカラーフィルタ；および
前記カラーフィルタ上の少なくとも一つのマイクロレンズを含み、
前記複数のピクセルのそれぞれは、
前記基板内の光電変換領域と、
前記光電変換領域上の前記基板内の活性領域と、
前記基板の前記第１面から前記基板の内部に延びて前記ピクセル分離パターンと接触し、前記活性領域を定義する素子分離パターンと、
前記基板の前記第１面から前記素子分離パターンを貫通する第１部分と、前記活性領域上に配置された第２部分を含む転送ゲート電極を含み、
前記第１部分は前記素子分離パターンの下面を貫通し、前記第１部分の下面は前記素子分離パターンの下面より下側に配置される、イメージセンサ。
【請求項17】
前記複数のピクセルは、第１ピクセル、第２ピクセルおよび第３ピクセルを含み、
前記第２ピクセルと前記第３ピクセルは互いに隣り合い、
前記少なくとも一つのマイクロレンズは、前記第１ピクセル上に配置された第１マイクロレンズと、前記第２および第３ピクセル上に配置された第２マイクロレンズを含む、請求項１６に記載のイメージセンサ。
前記第２ピクセルと前記第３ピクセルは互いに隣り合い、
前記少なくとも一つのマイクロレンズは、前記第１ピクセル上に配置された第１マイクロレンズと、前記第２および第３ピクセル上に配置された第２マイクロレンズを含む、請求項１６に記載のイメージセンサ。
【請求項18】
前記複数のピクセルは２行２列に配列された第１ないし第４ピクセルを含み、
前記第１ないし第４ピクセルの間の前記基板内に、前記素子分離パターンによって定義される共有活性領域と、
前記共有活性領域内のフローティング拡散領域を含む、請求項１６に記載のイメージセンサ。
前記第１ないし第４ピクセルの間の前記基板内に、前記素子分離パターンによって定義される共有活性領域と、
前記共有活性領域内のフローティング拡散領域を含む、請求項１６に記載のイメージセンサ。
【請求項19】
前記活性領域内のフローティング拡散領域を含む、請求項１６に記載のイメージセンサ。
【請求項20】
前記複数のピクセルは、それぞれ前記複数のピクセルのうち少なくとも一つのピクセルを含む第１ないし第４ピクセルグループを含み、
前記第２ピクセルグループは、前記第１ピクセルグループと第２方向に隣り合い、
前記第３ピクセルグループは、前記第１ピクセルグループと第３方向に隣り合い、
前記第４ピクセルグループは、前記第２ピクセルグループと前記第３方向に隣り合い、
前記少なくとも一つのカラーフィルタは、
前記第１ピクセルグループ上に配置された第１カラーフィルタ、
前記第２ピクセルグループおよび前記第３ピクセルグループ上に配置された第２カラーフィルタ、および
前記第４ピクセルグループ上に配置された第３カラーフィルタを含み、
前記第１カラーフィルタ、前記第２カラーフィルタ、前記第３カラーフィルタは互いに異なるカラー特性を有する、請求項１６に記載のイメージセンサ。
前記第２ピクセルグループは、前記第１ピクセルグループと第２方向に隣り合い、
前記第３ピクセルグループは、前記第１ピクセルグループと第３方向に隣り合い、
前記第４ピクセルグループは、前記第２ピクセルグループと前記第３方向に隣り合い、
前記少なくとも一つのカラーフィルタは、
前記第１ピクセルグループ上に配置された第１カラーフィルタ、
前記第２ピクセルグループおよび前記第３ピクセルグループ上に配置された第２カラーフィルタ、および
前記第４ピクセルグループ上に配置された第３カラーフィルタを含み、
前記第１カラーフィルタ、前記第２カラーフィルタ、前記第３カラーフィルタは互いに異なるカラー特性を有する、請求項１６に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はイメージセンサに関する。
【背景技術】
【0002】
イメージセンサ（ｉｍａｇｅ ｓｅｎｓｏｒ）は、光学情報を電気信号に変換させる半導体素子の一つである。このようなイメージセンサは、電荷結合型（ＣＣＤ；Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサとシーモス型（ＣＭＯＳ；Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサを含むことができる。
【0003】
イメージセンサはパッケージ（ｐａｃｋａｇｅ）形態で構成されるが、この時パッケージはイメージセンサを保護すると同時に、イメージセンサの受光面（ｐｈｏｔｏ ｒｅｃｅｉｖｉｎｇ ｓｕｒｆａｃｅ）またはセンシング領域（ｓｅｎｓｉｎｇ ａｒｅａ）に光が入射され得る構造で構成されることができる。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする技術的課題は、設計自由度が改善または向上したイメージセンサを提供することにある。いくつかの実施形態で、電極が形成されるトレンチは、トレンチを形成するために基板の活性領域のみをエッチングする代わりに、例えば素子分離パターンをエッチングすることによって、素子分離パターンを形成することにより形成されることができる。いくつかの実施形態で、電極は、例えば、素子分離パターンの底面の下におよび／または素子分離パターンの側壁に隣接する（例えば、直接接触する）トレンチ内に底面を有するために、素子分離パターンによって／を介して通過することができる。いくつかの実施形態で、これらのおよび／または他の特性は活性領域（例えば活性領域の形状および／または大きさ）を設計するのにより多くの自由度を許容することができる。
【0005】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるものである。
【課題を解決するための手段】
【0006】
前記技術的課題を達成するための本発明のいくつかの実施形態によるイメージセンサは、第１方向に互いに反対になる第１面および第２面を含む基板、基板内の光電変換領域、光電変換領域上の基板内の活性領域、基板の第１面から基板の内部に延びて活性領域を定義する素子分離パターン、および基板の第１面から素子分離パターンを貫通する第１部分と、活性領域上に配置された第２部分を含む転送ゲート電極を含み、第１部分は素子分離パターンの下面を貫通し、第１部分の下面は素子分離パターンの下面より下側に配置される。
【0007】
前記技術的課題を達成するための本発明のいくつかの実施形態によるイメージセンサは、第１方向に互いに反対になる第１面および第２面を含む基板、基板内の光電変換領域、光電変換領域上の基板内に配置され、第１側壁と第２側壁を含む活性領域、基板内の活性領域を囲む素子分離パターン、および第１側壁上の素子分離パターンを貫通する第１部分と、第２側壁上の素子分離パターンを貫通する第１－２部分と、活性領域上の第２部分を含む転送ゲート電極を含み、転送ゲート電極は光電変換領域と第１方向に重なり、基板の第１面または第２面が延びる方向に重ならない。
【0008】
前記技術的課題を達成するための本発明のいくつかの実施形態によるイメージセンサは、第１方向に互いに反対になる第１面および第２面を含む基板、基板の第２面から基板内に延び、複数のピクセルを定義するピクセル分離パターン、基板の第１面上のカラーフィルタ、およびカラーフィルタ上のマイクロレンズを含み、複数のピクセルのそれぞれは、基板内の光電変換領域と、光電変換領域上の基板内の活性領域と、基板の第１面から基板の内部に延びてピクセル分離パターンと接触し、活性領域を定義する素子分離パターンと、基板の第１面から素子分離パターンを貫通する第１部分と、活性領域上に配置された第２部分を含む転送ゲート電極を含み、第１部分は素子分離パターンの下面を貫通し、第１部分の下面は素子分離パターンの下面より下側に配置される。
【0009】
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
【図面の簡単な説明】
【0010】
【図1】いくつかの実施形態によるイメージセンシング装置を説明するためのブロック図である。
【図2】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的な回路図である。
【図3】いくつかの実施形態によるイメージセンサを説明するための例示的なレイアウト図である。
【図4】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図5】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図7】いくつかの実施形態によるイメージセンサを説明するための多様な概略的な断面図である。
【図8】いくつかの実施形態によるイメージセンサを説明するための多様な概略的な断面図である。
【図9】いくつかの実施形態によるイメージセンサを説明するための多様な概略的な断面図である。
【図10】いくつかの実施形態によるイメージセンサを説明するための多様な概略的な断面図である。
【図11】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図12】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図13】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図14】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図15】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図16】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図17】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図18】いくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。
【図19】いくつかの実施形態によるイメージセンサを説明するための概略的な断面図である。
【図20】いくつかの実施形態によるイメージセンサの例示的な斜視図である。
【図21】いくつかの実施形態によるイメージセンサの例示的な斜視図である。
【図22】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図23】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図24】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図25】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図26】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図27】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図28】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図29】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図30】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【図31】いくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。
【発明を実施するための形態】
【0011】
図１はいくつかの実施形態によるイメージセンシング装置を説明するためのブロック図である。
【0012】
図１を参照すると、いくつかの実施形態によるイメージセンシング装置１は、イメージセンサ１０およびイメージ信号プロセッサ２０を含むことができる。
【0013】
イメージセンサ１０は光を用いてセンシング対象のイメージをセンシングして、イメージ信号ＩＳを生成する。いくつかの実施形態で、生成されたイメージ信号ＩＳは例えば、デジタル信号であり得るが、本発明の技術的思想による実施形態はこれに制限されるものではない。
【0014】
イメージ信号ＩＳはイメージ信号プロセッサ２０に提供されて処理される。イメージ信号プロセッサ２０はイメージセンサ１０のバッファ部１７から出力されたイメージ信号ＩＳを受信し、受信されたイメージ信号ＩＳをディスプレイに容易なように加工または処理する。
【0015】
いくつかの実施形態で、イメージ信号プロセッサ２０はイメージセンサ１０から出力されたイメージ信号ＩＳに対してデジタルビニングを行い得る。この時、イメージセンサ１０から出力されたイメージ信号ＩＳはアナログビニングが行われていないピクセルアレイＰＡからのロウ（ｒａｗ）イメージ信号であってもよいし、アナログビニングが既に行われたイメージ信号ＩＳであってもよい。
【0016】
いくつかの実施形態で、イメージセンサ１０とイメージ信号プロセッサ２０は図示のように互いに分離されて配置される。例えば、イメージセンサ１０が第１チップに搭載され、イメージ信号プロセッサ２０が第２チップに搭載されて所定のインターフェースを介して互いに通信することができる。しかし、実施形態はこれに制限されるものではなく、イメージセンサ１０とイメージ信号プロセッサ２０は一つのパッケージ、例えばＭＣＰ（ｍｕｌｔｉ－ｃｈｉｐ ｐａｃｋａｇｅ）として実現することができる。
【0017】
イメージセンサ１０は、ピクセルアレイＰＡ、コントロールレジスタブロック１１、タイミングジェネレータ１２、ロウ（ｒｏｗ）ドライバ１４、リードアウト回路１６、ランプ信号生成器１３およびバッファ部１７を含み得る。
【0018】
コントロールレジスタブロック１１はイメージセンサ１０の動作を全体的に制御する。特に、コントロールレジスタブロック１１はタイミングジェネレータ１２、ランプ信号生成器１３およびバッファ部１７に直接動作信号を伝送し得る。
【0019】
タイミングジェネレータ１２はイメージセンサ１０のいくつの構成要素の動作タイミングの基準になる信号を発生し得る。タイミングジェネレータ１２で発生した動作タイミング基準信号はランプ信号生成器１３、ロウドライバ１４、リードアウト回路１６などに伝達され得る。
【0020】
ランプ信号生成器１３はリードアウト回路１６に使用されるランプ信号を生成して伝送する。例えば、リードアウト回路１６は相関二重サンプラ（ＣＤＳ）、比較器などを含み得るが、ランプ信号生成器１３は相関二重サンプラ、比較器などに使用されるランプ信号を生成して伝送する。
【0021】
ロウドライバ１４はピクセルアレイＰＡのロウ（ｒｏｗ）を選択的に活性化させ得る。
【0022】
ピクセルアレイＰＡは外部イメージをセンシングする。ピクセルアレイＰＡは２次元的に（例えば、マトリクス形状に）配列される複数のピクセルを含み得る。
【0023】
リードアウト回路１６はピクセルアレイＰＡから提供されたピクセル信号をサンプリングして、これをランプ信号と比較した後、比較結果に基づいてアナログイメージ信号（データ）をデジタルイメージ信号（データ）に変換し得る。
【0024】
バッファ部１７は例えば、ラッチ部を含む。バッファ部１７は外部に提供するイメージ信号ＩＳを一時的に保存し得、イメージ信号ＩＳを外部メモリまたは外部装置に伝送し得る。
【0025】
図２はいくつかの実施形態によるイメージセンサのピクセルを説明するための例示的な回路図である。
【0026】
図２を参照すると、それぞれのピクセルは光電変換素子ＰＤ、転送トランジスタＴＧ、フローティング拡散領域（ＦＤ；Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）、リセットトランジスタＲＧ、ソースフォロワトランジスタＳＦおよび選択トランジスタＳＥＬを含む。
【0027】
光電変換素子ＰＤは外部から入射される光の量に比例して電荷を生成する。光電変換素子ＰＤは生成されて蓄積された電荷をフローティング拡散領域ＦＤに伝送する転送トランジスタＴＧと結合され得る。フローティング拡散領域ＦＤは電荷を電圧に転換する領域であり、寄生キャパシタンスを有しているため電荷が累積して貯蔵されることができる。
【0028】
転送トランジスタＴＧの一端は光電変換素子ＰＤと連結され、転送トランジスタＴＧの他端はフローティング拡散領域ＦＤと連結され得る。転送トランジスタＴＧは所定のバイアス（例えば、転送信号ＴＸ）により駆動されるトランジスタで形成される。すなわち、転送トランジスタＴＧは、光電変換素子ＰＤから生成された電荷を転送信号ＴＸに応じてフローティング拡散領域ＦＤに伝送することができる。
【0029】
ソースフォロワトランジスタＳＦは光電変換素子ＰＤから電荷の伝達を受けたフローティング拡散領域ＦＤの電位の変化を増幅し、これを出力ラインＶＯＵＴに出力する。ソースフォロワトランジスタＳＦがターンオン（ｔｕｒｎ－ｏｎ）されると、ソースフォロワトランジスタＳＦのドレインに提供される所定の電位、例えば電源電圧ＶＤＤが選択トランジスタＳＥＬのドレイン領域に伝達され得る。
【0030】
選択トランジスタＳＥＬは行単位でリードするピクセルを選択する。選択トランジスタＳＥＬは所定のバイアス（例えば、行選択信号ＳＸ）を印加する選択線によって駆動されるトランジスタからなる。
【0031】
リセットトランジスタＲＧはフローティング拡散領域ＦＤを周期的にリセットさせる。リセットトランジスタＲＧは所定のバイアス（例えば、リセット信号ＲＸ）を印加するリセットラインによって駆動されるトランジスタからなる。リセット信号ＲＸに応じてリセットトランジスタＲＧがターンオンされると、リセットトランジスタＲＧのドレインに提供される所定の電位、例えば電源電圧ＶＤＤがフローティング拡散領域ＦＤに伝達され得る。
【0032】
図３はいくつかの実施形態によるイメージセンサを説明するための例示的なレイアウト図である。
【0033】
図３を参照すると、いくつかの実施形態によるイメージセンサはセンサアレイ領域ＳＡＲ、連結領域ＣＲおよびパッド領域ＰＲを含むことができる。
【0034】
センサアレイ領域ＳＡＲは図１のピクセルアレイＰＡに対応する領域を含み得る。センサアレイ領域ＳＡＲはピクセルアレイＰＡおよび遮光領域ＯＢを含み得る。ピクセルアレイＰＡは光の提供を受けてアクティブ（ａｃｔｉｖｅ）信号を生成するアクティブピクセルが配列される。遮光領域ＯＢには光が遮断されてオプティカルブラック（ｏｐｔｉｃａｌ ｂｌａｃｋ）信号を生成するオプティカルブラックピクセルが配列される。遮光領域ＯＢは例えば、ピクセルアレイＰＡの周辺に沿って形成されるが、これは単なる例示である。いくつかの実施形態で、遮光領域ＯＢに隣接するピクセルアレイＰＡにダミーピクセルが形成されることもできる。
【0035】
連結領域ＣＲはセンサアレイ領域ＳＡＲの周辺に（例えば、センサアレイ領域ＳＡＲに隣接してまたはセンサアレイ領域ＳＡＲに近接して）形成される。連結領域ＣＲはセンサアレイ領域ＳＡＲの一側に形成されるが、これは単なる例示である。連結領域ＣＲには配線が形成され、センサアレイ領域ＳＡＲの電気信号を送受信するように構成されることができる。
【0036】
パッド領域ＰＲはセンサアレイ領域ＳＡＲの周辺に形成される。パッド領域ＰＲはいくつかの実施形態によるイメージセンサの縁に隣接して形成されるが、これは単なる例示である。パッド領域ＰＲは外部装置などと接続され、いくつかの実施形態によるイメージセンサと外部装置の間の電気信号を送受信するように構成されることができる。
【0037】
図面で連結領域ＣＲはセンサアレイ領域ＳＡＲとパッド領域ＰＲの間に介在する場合が示されているが、単なる例示である。センサアレイ領域ＳＡＲ、連結領域ＣＲおよびパッド領域ＰＲの配置は必要に応じて多様に変えられるのは言うまでもない。
【0038】
図４および図５はいくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。図６は図５のＩ－Ｉに沿って切断した断面図である。参考までに、図４は図３のＰＧ部分の拡大図である。
【0039】
図２および図４を参照すると、いくつかの実施形態によるイメージセンサはピクセルグループＰＧを含むことができる。ピクセルグループＰＧは、例えば互いに隣接する第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４を含むことができる。
【0040】
例えば、第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４は２行２列に配列される。第１ピクセルＰＸ１は第３ピクセルＰＸ３と第２方向Ｙに隣り合い、第２ピクセルＰＸ２は第１ピクセルＰＸ１と第１方向Ｘに隣り合い、第４ピクセルＰＸ４と第２方向Ｙに隣り合い、第４ピクセルＰＸ４は第３ピクセルＰＸ３と第１方向Ｘに隣り合う。第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４は素子分離パターン１１０により定義される。例えば、素子分離パターン１１０は第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４をそれぞれ囲み得る。第２方向Ｙは第１方向Ｘと交差し得る。例えば、第２方向Ｙは第１方向Ｘに垂直であり得る。ここで、「定義される」は、少なくとも一部を定義するために使用される。例えば、素子分離パターン１１０は第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４の全体を定義できるが、必ずしも全体を定義する必要はない。
【0041】
ピクセル分離パターン１２０は第１基板１０２内に第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４を定義する。いくつかの実施形態で、ピクセル分離パターン１２０は第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４の少なくとも一部を囲み得る。ピクセル分離パターン１２０はフローティング拡散領域ＦＤの一部を囲む。
【0042】
第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４は例えばフローティング拡散領域ＦＤを共有する。
【0043】
フローティング拡散領域ＦＤは第１基板１０２内に配置される。フローティング拡散領域ＦＤは素子分離パターン１１０により定義される活性領域内に配置される。フローティング拡散領域ＦＤは例えば、ｐ型である第１基板１０２内でｎ型不純物がドープされて形成されることができる。フローティング拡散領域ＦＤは第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれにかかって配置される。フローティング拡散領域ＦＤは例えば、第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれの縁に配置される。フローティング拡散領域ＦＤは第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれの第１活性領域ＡＲ１に隣接し得る。
【0044】
第２ピクセルＰＸ２は第２方向Ｙを基準として第１ピクセルＰＸ１と対称である。第３ピクセルＰＸ３は第１方向Ｘを基準として第１ピクセルＰＸ１と対称である。第４ピクセルＰＸ４は第１方向Ｘを基準として第２ピクセルＰＸ２と対称である。第４ピクセルＰＸ４は第２方向Ｙを基準として第３ピクセルＰＸ３と対称である。第２ないし第４ピクセルＰＸ２，ＰＸ３，ＰＸ４は第１ピクセルＰＸ１と類似する。以下、第１ピクセルＰＸ１を例として詳しく説明する。
【0045】
図５および図６を参照すると、いくつかの実施形態によるイメージセンサは、第１基板１０２、素子分離パターン１１０、ピクセル分離パターン１２０、ゲート誘電膜１３０、転送ゲート電極１４０、ゲートスペーサ１５０、エッチング停止膜１５５、第１配線構造体ＩＳ１、グリッドパターン１７２，１７４、カラーフィルタ１８０およびマイクロレンズ１９０を含むことができる。
【0046】
第１基板１０２は半導体基板であり得る。例えば、第１基板１０２はバルクシリコンまたはＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。第１基板１０２はシリコン基板であり得、または他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素またはアンチモン化ガリウムを含むことができる。または、第１基板１０２はベース基板上にエピ層が形成されたものでもあり得る。
【0047】
第１基板１０２は互いに反対になる第１面１０２ａおよび第２面１０２ｂを含み得る。後述する実施形態で、第１面１０２ａは第１基板１０２の前面（ｆｒｏｎｔ ｓｉｄｅ）といい、第２面１０２ｂは第１基板１０２の後面（ｂａｃｋ ｓｉｄｅ）という。いくつかの実施形態で、第１基板１０２の第２面１０２ｂは光が入射される受光面であり得る。すなわち、いくつかの実施形態によるイメージセンサは、裏面照射型（ＢＳＩ）イメージセンサであり得る。
【0048】
第１面１０２ａと第２面１０２ｂは第３方向Ｚを基準として互いに反対になる。第３方向Ｚを基準として、第１面１０２ａは第１基板１０２の上面であり得、第２面１０２ｂは第１基板１０２の下面であり得る。第３方向Ｚは第１方向Ｘおよび第２方向Ｙと交差（例えば、第１方向Ｘおよび第２方向Ｙに直交）し得る。第１方向Ｘおよび第２方向Ｙは第１基板１０２の第１面１０２ａまたは第２面１０２ｂを定義（例えば、第１基板１０２の第１面１０２ａまたは第２面１０２ｂに平行な平面を共に定義）する。第３方向Ｚは第１基板１０２の第１面１０２ａおよび／または第２面１０２ｂに垂直な方向であり得る。第３方向Ｚは第１基板１０２の第２面１０２ｂから第１面１０２ａに向かう方向であり得る。以下の説明で上面と下面は第３方向Ｚを基準とする。
【0049】
例えば、第１基板１０２はｐ型不純物（例えば、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）またはガリウム（Ｇａ））を含むことができる。
【0050】
光電変換領域１０４は第１ピクセルＰＸ１の第１基板１０２内に配置される。光電変換領域１０４は図２の光電変換素子ＰＤに対応する。すなわち、光電変換領域１０４は外部から入射される光の量に比例して電荷を生成することができる。
【0051】
例えば、光電変換領域１０４はｐ型である第１基板１０２内にｎ型不純物がイオン注入されて形成される。
【0052】
第１ピクセルＰＸ１は第１活性領域ＡＲ１および第２活性領域ＡＲ２を含み得る。第１活性領域ＡＲ１および第２活性領域ＡＲ２は光電変換領域１０４上（例えば第３方向Ｚで光電変換領域１０４上）の第１基板１０２内に配置される。第１活性領域ＡＲ１および第２活性領域ＡＲ２は第１基板１０２の第１面１０２ａから第１基板１０２内に延び得る。第１活性領域ＡＲ１および第２活性領域ＡＲ２は離隔し得る。第１活性領域ＡＲ１および第２活性領域ＡＲ２は素子分離パターン１１０によって分離される。
【0053】
素子分離パターン１１０は第１基板１０２内に配置される。素子分離パターン１１０は第１基板１０２の第１面１０２ａから第１基板１０２内に延び得る。素子分離パターン１１０は第１基板１０２の第１面１０２ａから第１基板１０２の第２面１０２ｂに向かって延び得る。例えば、素子分離パターン１１０は第１面１０２ａを含む第１基板１０２がパターニングされて形成された浅いトレンチ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ）内に絶縁物質が埋め込まれて形成される。素子分離パターン１１０は第１活性領域ＡＲ１および第２活性領域ＡＲ２を囲み得る（例えば、少なくとも部分的に囲み得る）。素子分離パターン１１０は第１活性領域ＡＲ１および第２活性領域ＡＲ２を定義する。
【0054】
素子分離パターン１１０は多重膜であり得る。例えば素子分離パターン１１０は順に積層される第１膜１１２、第２膜１１４および第３膜１１６を含み得る。
【0055】
第１膜１１２は第１基板１０２がパターニングされて形成された浅いトレンチの側面の少なくとも一部および下面に沿って延び得る。第２膜１１４は第１膜１１２上に配置される。第２膜１１４は第１膜１１２に沿って延び得る。第３膜１１６は第２膜１１４上に配置される。第３膜１１６は第１膜１１２および第２膜１１４が配置されて残った前記浅いトレンチを埋める。
【0056】
第１膜１１２、第２膜１１４および第３膜１１６は、それぞれ例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0057】
第２膜１１４は第１膜１１２および第３膜１１６に対してエッチング選択比を有する物質を含み得る。例えば、第１膜１１２および第３膜１１６がシリコン酸化物を含む場合に、第２膜１１４はシリコン窒化物、シリコン炭窒化物、シリコン酸炭窒化物およびこれらの組み合わせのうち少なくとも一つを含むことができる。一例として、第１膜１１２および第３膜１１６はシリコン酸化物を含み、第２膜１１４はシリコン窒化物を含むことができる。
【0058】
ピクセル分離パターン１２０は第１基板１０２内に配置される。ピクセル分離パターン１２０は第１基板１０２内に複数のピクセルを定義する。ピクセル分離パターン１２０は例えば第１ピクセルＰＸ１の少なくとも一部を囲み得る。
【0059】
ピクセル分離パターン１２０は素子分離パターン１１０の下面１１０ｂから第１基板１０２の第２面１０２ｂに向かって延び得る。ピクセル分離パターン１２０は素子分離パターン１１０と接触し得る。ピクセル分離パターン１２０の上面の幅は例えば素子分離パターン１１０の下面１１０ｂの幅より小さくてもよい。ピクセル分離パターン１２０は例えば、第１基板１０２がパターニングされて形成された深いトレンチ（ｄｅｅｐ ｔｒｅｎｃｈ）内に絶縁物質が埋め込まれて形成される。ピクセル分離パターン１２０は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0060】
ピクセル分離パターン１２０の幅は一定であることのみが示されているが、これは単なる例示である。例えば、ピクセル分離パターン１２０の幅は第１基板１０２の第２面１０２ｂに向かうにつれて減少し得る。また他の例としては、ピクセル分離パターン１２０の幅は第１基板１０２の第２面１０２ｂに向かうにつれて増加し得る。
【0061】
ピクセル分離パターン１２０は第１基板１０２を完全に貫通する。例えば、ピクセル分離パターン１２０の下面は第１基板１０２の第２面１０２ｂで露出し得る。
【0062】
ピクセル分離パターン１２０はフィリングパターン１２２およびスペーサ膜１２４を含み得る。
【0063】
フィリングパターン１２２は素子分離パターン１１０の下面から第１基板１０２の第２面１０２ｂに向かって延び得る。フィリングパターン１２２は導電物質、例えば、ポリシリコン（ｐｏｌｙ Ｓｉ）を含み得るが、これに制限されるものではない。いくつかの実施形態で、フィリングパターン１２２にグランド電圧またはマイナス電圧が印加されることができる。このようなフィリングパターン１２２はＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）などによって発生した電荷が第１基板１０２の表面（例えば、第２面１０２ｂ）に蓄積されることを防止して、ＥＳＤアザ（ｂｒｕｉｓｅ）不良を効果的に防止することができる。
【0064】
スペーサ膜１２４はフィリングパターン１２２の側面に沿って延び得る。スペーサ膜１２４は絶縁物質、例えば、シリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。このようなスペーサ膜１２４はフィリングパターン１２２と第１基板１０２の間に介在してフィリングパターン１２２と第１基板１０２を電気的に分離することができる。
【0065】
転送ゲート電極１４０は第１活性領域ＡＲ１および素子分離パターン１１０上に配置される。転送ゲート電極１４０は転送トランジスタ（例えば、図２のＴＧ）のゲート電極に対応する。転送ゲート電極１４０は光電変換領域１０４と第３方向Ｚに重なり得る。転送ゲート電極１４０は光電変換領域１０４と第１方向Ｘおよび第２方向Ｙに重ならない。
【0066】
転送ゲート電極１４０は垂直型転送ゲート（ｖｅｒｔｉｃａｌ ｔｒａｎｓｆｅｒ ｇａｔｅ）であり得る。転送ゲート電極１４０の少なくとも一部は第１基板１０２内に埋め込まれる。第１基板１０２は第１基板１０２の第１面１０２ａから第１基板１０２の内部に延びるトレンチ１４０ｔを含み得る。トレンチ１４０ｔは素子分離パターン１１０を第３方向Ｚに完全に貫通し得る。転送ゲート電極１４０はトレンチ１４０ｔを埋める。
【0067】
転送ゲート電極１４０は第１基板１０２の第１面１０２ａから第１基板１０２の内部に延びる第１部分１４１－１，１４１－２と第１基板１０２の第１面１０２ａ上に配置される第２部分１４２を含み得る。
【0068】
第１部分１４１－１，１４１－２は素子分離パターン１１０内に配置される。第１部分１４１－１，１４１－２は素子分離パターン１１０を完全に貫通し得る。第１部分１４１－１，１４１－２は素子分離パターン１１０の下面１１０ｂを貫通すし得る。第１部分１４１－１，１４１－２の下面１４１ｂは素子分離パターン１１０の下面１１０ｂより下側に配置される。
【0069】
いくつかの実施形態で、素子分離パターン１１０は第１活性領域ＡＲ１と第１部分１４１－１，１４１－２の間に配置されない。
【0070】
トレンチ１４０ｔは素子分離パターン１１０が配置される前記浅いトレンチの一端と重なり得る。トレンチ１４０ｔは前記浅いトレンチの一端を貫通し得る。そのため、トレンチ１４０ｔの一側壁は素子分離パターン１１０の一側壁全体を定義し、トレンチ１４０ｔの他側壁は第１活性領域ＡＲ１の側壁Ｓ１，Ｓ２を定義する。例えば、第１－１部分１４１－１が配置されたトレンチ１４０ｔは第１活性領域ＡＲ１の第１側壁Ｓ１を定義し、第１－２部分１４１－２が配置されたトレンチ１４０ｔは第１活性領域ＡＲ１の第２側壁Ｓ２を定義する。
【0071】
転送ゲート電極１４０の第１部分１４１－１，１４１－２が配置された素子分離パターン１１０の一側壁はトレンチ１４０ｔにより定義され、前記一側壁と反対になる素子分離パターン１１０の他側壁は第１基板１０２により定義される。第１膜１１２および第２膜１１４はトレンチ１４０ｔにより定義される素子分離パターン１１０の前記一側壁に沿って延びないが、第１基板１０２により定義される素子分離パターン１１０の他側壁に沿って延び得る。例えば、第１膜１１２および第２膜１１４は第１トレンチ１４０ｔの側壁に沿って延びないが、第２活性領域ＡＲ２の側壁に沿って延びる。
【0072】
第２部分１４２は第１活性領域ＡＲ１上に配置される。第２部分１４２は第１活性領域ＡＲ１の上面１０３ａに沿って延び得る。第２部分１４２は第１－１部分１４１－１と第１－２部分１４１－２を連結し得る。第２部分１４２が配置された第１活性領域ＡＲ１は第１－１部分１４１－１と第１－２部分１４１－２の間に配置される。第２部分１４２は例えば、素子分離パターン１１０の上面の少なくとも一部に沿ってさらに延び得る。
【0073】
転送ゲート電極１４０の上面は平坦である。転送ゲート電極１４０の第２部分１４２の上面は平坦である。第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは例えば角が丸い形状を有することができる。これは第１活性領域ＡＲ１の上面１０３ａがエッチングされる過程に起因するものである。
【0074】
いくつかの実施形態で、第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは第１基板１０２の第１面１０２ａと実質的に同一平面上に配置される。第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは第２部分１４２が配置されていない第１活性領域ＡＲ１の上面と実質的に同一平面上に配置される。
【0075】
いくつかの実施形態で、転送ゲート電極１４０の第１部分１４１－１，１４１－２は第１および第２側壁Ｓ１，Ｓ２上に配置され、互いに離隔することができる。
【0076】
第１活性領域ＡＲ１は第１側壁Ｓ１、第２側壁Ｓ２および第３側壁Ｓ３を含み得る。第１側壁Ｓ１と第２側壁Ｓ２は互いに連結されていない。第３側壁Ｓ３は第１側壁Ｓ１と第２側壁Ｓ２を連結し得る。例えば、第１側壁Ｓ１と第２側壁Ｓ２は互いに反対になる。第１部分１４１－１，１４１－２は第１側壁Ｓ１上の素子分離パターン１１０を貫通する第１－１部分１４１－１と第２側壁Ｓ２上の素子分離パターン１１０を貫通する第１－２部分１４１－２を含み得る。すなわち、転送ゲート電極１４０は第１活性領域ＡＲ１の両側に配置される。
【0077】
第１側壁Ｓ１と第３側壁Ｓ３を連結する側壁と、第２側壁Ｓ２と第３側壁Ｓ３を連結する側壁をさらに含み得る。または、第１側壁Ｓ１と第３側壁Ｓ３が直接連結され、第２側壁Ｓ２と第３側壁Ｓ３が直接連結され、第１活性領域ＡＲ１は平面視では四角形形状を有することができる。
【0078】
転送ゲート電極１４０は、例えば、不純物がドープされたポリシリコン（ｐｏｌｙ Ｓｉ）、コバルトシリサイドなどの金属シリサイド、チタン窒化物などの金属窒化物、およびタングステン、銅およびアルミニウムなどの金属のうち少なくとも一つを含み得るが、これに制限されるものではない。
【0079】
ゲート誘電膜１３０は転送ゲート電極１４０と第１基板１０２の間に介在する。例えば、第１基板１０２内に、第１活性領域ＡＲ１の少なくとも一部および素子分離パターン１１０の少なくとも一部と重なるトレンチ１４０ｔが配置される。トレンチ１４０ｔは第１基板１０２の第１面１０２ａから延び得、トレンチ１４０ｔの下面は第１基板１０２内に配置される。トレンチ１４０ｔは素子分離パターン１１０の下面１１０ｂを貫通し得、トレンチ１４０ｔの底面は素子分離パターン１１０の下面１１０ｂより下側に配置される。ゲート誘電膜１３０はトレンチ１４０ｔの側面および下面に沿って延び得る。転送ゲート電極１４０はゲート誘電膜１３０上に配置されてトレンチ１４０ｔを埋め得る。
【0080】
ゲート誘電膜１３０は第１基板１０２の第１面１０２ａに沿って延びるが、これに制限されるものではない。ゲート誘電膜１３０は例えば第１基板１０２の第１面１０２ａに沿って延びなくてもよい。
【0081】
ゲート誘電膜１３０は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびシリコン酸化物より誘電率が低い低誘電率（ｌｏｗ－ｋ）物質のうち少なくとも一つを含み得るが、これに制限されるものではない。前記低誘電率物質は、例えば、ＦＯＸ（Ｆｌｏｗａｂｌｅ Ｏｘｉｄｅ）、ＴＯＳＺ（Ｔｏｒｅｎｅ ＳｉｌａＺｅｎｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＣＤＯ（Ｃａｒｂｏｎ Ｄｏｐｅｄ ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）、Ｘｅｒｏｇｅｌ、Ａｅｒｏｇｅｌ、Ａｍｏｒｐｈｏｕｓ Ｆｌｕｏｒｉｎａｔｅｄ Ｃａｒｂｏｎ、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、Ｐａｒｙｌｅｎｅ、ＢＣＢ（ｂｉｓ－ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓ）、ＳｉＬＫ、ｐｏｌｙｉｍｉｄｅ、ｐｏｒｏｕｓ ｐｏｌｙｍｅｒｉｃ ｍａｔｅｒｉａｌおよびこれらの組み合わせのうち少なくとも一つを含むことができる。一例として、ゲート誘電膜１３０はシリコン酸化膜を含むことができる。
【0082】
ゲートスペーサ１５０は転送ゲート電極１４０上に配置される。ゲートスペーサ１５０は転送ゲート電極１４０の側面上に配置される。例えば、転送ゲート電極１４０の第２部分１４２の少なくとも一部は第１基板１０２の第１面１０２ａ上に配置され、ゲートスペーサ１５０は第１基板１０２の第１面１０２ａ上の転送ゲート電極１４０の第２部分１４２の側面上に配置される。
【0083】
ゲートスペーサ１５０は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。一例として、ゲートスペーサ１５０はシリコン窒化膜を含むことができる。
【0084】
エッチング停止膜１５５はゲートスペーサ１５０、転送ゲート電極１４０の上面およびゲート誘電膜１３０に沿って延び得る。エッチング停止膜１５５は例えばシリコン窒化物、シリコン酸化窒化物、またはシリコン炭化窒化物のうち少なくとも一つを含むことができる。
【0085】
第１配線構造体ＩＳ１は第１基板１０２上に形成される。第１配線構造体ＩＳ１は例えば、第１基板１０２の第１面１０２ａ上に形成される。また、第１配線構造体ＩＳ１は例えば、第１基板１０２の第１面１０２ａを覆い得る。
【0086】
第１配線構造体ＩＳ１は一つ以上の配線で構成される。例えば、第１配線構造体ＩＳ１は第１配線絶縁膜１５６，１６１，１６３、コンタクト１５８、第１配線１６２，１６４を含み得る。第１配線構造体ＩＳ１を構成する第１配線１６２，１６４およびコンタクト１５８の層数およびその配置などは例示であり、本発明の技術的思想はこれに制限されるものではない。
【0087】
第１－１配線絶縁膜１５６はエッチング停止膜１５５を覆い得る。第１－２配線絶縁膜１６１は第１－１配線絶縁膜１５６上に配置され、第１－３配線絶縁膜１６３は第１－２配線絶縁膜１６１上に配置される。コンタクト１５８は第１－１配線絶縁膜１５６内に配置され、第１－１配線１６２は第１－２配線絶縁膜１６１内に配置され、第１－２配線１６４は第１－３配線絶縁膜１６３内に配置される。第１配線１６２，１６４は第１ピクセルＰＸ１と電気的に接続され得る。第１配線１６２，１６４はコンタクト１５８を介して転送ゲート電極１４０と電気的に接続され得る。
【0088】
コンタクト１５８は転送ゲート電極１４０と接触し得る。コンタクト１５８の一部は転送ゲート電極１４０内に延び、コンタクト１５８の下面は転送ゲート電極１４０内に配置されるが、これに制限されるものではない。例えばコンタクト１５８は転送ゲート電極１４０の上面と接触し得る。
【0089】
第１配線絶縁膜１５６，１６１，１６３は例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物およびシリコン酸化物より誘電率が低い低誘電率（ｌｏｗ－ｋ）物質のうち少なくとも一つを含み得るが、これに制限されるものではない。
【0090】
表面絶縁膜１７０は第１基板１０２の第２面１０２ｂ上に配置される。表面絶縁膜１７０は第１基板１０２の第２面１０２ｂに沿って延び得る。表面絶縁膜１７０は絶縁物質、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、ハフニウム酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0091】
表面絶縁膜１７０は例えば多重膜であり得る。例えば、表面絶縁膜１７０は第１基板１０２の第２面１０２ｂ上に順に積層されるアルミニウム酸化膜、ハフニウム酸化膜、シリコン酸化膜、シリコン窒化膜およびハフニウム酸化膜を含むことができる。
【0092】
表面絶縁膜１７０は反射防止膜として機能して第１基板１０２の第２面１０２ｂに入射される光の反射を防止することができる。これにより、光電変換領域１０４の受光率が向上することができる。また、表面絶縁膜１７０は平坦化膜として機能し、後述するカラーフィルタ１８０およびマイクロレンズ１９０が均一な高さで形成されることに寄与することもできる。
【0093】
カラーフィルタ１８０は表面絶縁膜１７０上に配置される。カラーフィルタ１８０はそれぞれのピクセル（例えば第１ピクセルＰＸ１）に対応するように配列される。すなわち、複数のカラーフィルタ１８０は第１方向Ｘおよび第２方向Ｙを含む平面で２次元的に（例えば、マトリクス形状に）配列される。
【0094】
カラーフィルタ１８０はピクセルによって多様なカラーを有することができる。例えば、カラーフィルタ１８０は赤色（ｒｅｄ）カラーフィルタ、緑色（ｇｒｅｅｎ）カラーフィルタ、青色（ｂｌｕｅ）カラーフィルタ、イエローフィルタ（ｙｅｌｌｏｗ ｆｉｌｔｅｒ）、マゼンタフィルタ（ｍａｇｅｎｔａ ｆｉｌｔｅｒ）およびシアンフィルタ（ｃｙａｎ ｆｉｌｔｅｒ）を含むこともでき、ホワイトフィルタ（ｗｈｉｔｅ ｆｉｌｔｅｒ）をさらに含むこともできる。
【0095】
グリッドパターン１７２，１７４は表面絶縁膜１７０上に配置される。グリッドパターン１７２，１７４は平面視したときに格子状に形成されてカラーフィルタ１８０の間に介在し得る。グリッドパターン１７２，１７４は例えばピクセル分離パターン１２０と第３方向Ｚに重なるように配置される。
【0096】
グリッドパターン１７２，１７４は金属パターン１７２および低屈折率パターン１７４を含み得る。金属パターン１７２および低屈折率パターン１７４は例えば、表面絶縁膜１７０上に順に積層され得る。
【0097】
金属パターン１７２は例えば、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。金属パターン１７２はＥＳＤ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）などによって発生した電荷が第１基板１０２の表面（例えば、第２面１０２ｂ）に蓄積されることを防止して、ＥＳＤアザ不良を効果的に防止することができる。
【0098】
低屈折率パターン１７４はシリコン（Ｓｉ）より屈折率が低い低屈折率（ｌｏｗ ｒｅｆｒａｃｔｉｖｅ ｉｎｄｅｘ）物質を含むことができる。例えば、低屈折率パターン１７４はシリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。低屈折率パターン１７４は斜めに入射される光を屈折または反射させることによって集光効率を向上させることができる。
【0099】
第１保護膜１７６は表面絶縁膜１７０およびグリッドパターン１７２，１７４上に配置される。例えば、第１保護膜１７６は表面絶縁膜１７０およびグリッドパターン１７２，１７４に沿って延び得る。第１保護膜１７６は例えば、アルミニウム酸化物を含み得るが、これに制限されるものではない。第１保護膜１７６は表面絶縁膜１７０およびグリッドパターン１７２，１７４の損傷を防止することができる。
【0100】
マイクロレンズ１９０はカラーフィルタ１８０上に配置される。マイクロレンズ１９０はそれぞれのピクセル（例えば第１ピクセルＰＸ１）に対応するように配列される。例えば、複数のマイクロレンズ１９０は第１方向Ｘおよび第２方向Ｙを含む平面で２次元的に（例えば、マトリクス形状に）配列される。
【0101】
マイクロレンズ１９０は膨らんだ形状を有し、所定の曲率半径を有することができる。そのため、マイクロレンズ１９０は光電変換領域１０４に入射される光を集光することができる。マイクロレンズ１９０は例えば、光透過性樹脂を含み得るが、これに制限されるものではない。
【0102】
第２保護膜１９５はマイクロレンズ１９０上に配置される。第２保護膜１９５はマイクロレンズ１９０の表面に沿って延び得る。第２保護膜１９５は例えば、無機酸化膜を含むことができる。例えば、第２保護膜１９５はシリコン酸化物、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第２保護膜１９５は低温酸化物（ＬＴＯ；ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）を含むことができる。第２保護膜１９５は外部からマイクロレンズ１９０を保護する。例えば、第２保護膜１９５は無機酸化膜を含むことによって、有機物質を含むマイクロレンズ１９０を保護することができる。また、第２保護膜１９５はマイクロレンズ１９０の集光効率を向上させることによってイメージセンサの品質を向上させることができる。例えば、第２保護膜１９５はマイクロレンズ１９０の間の空間を埋めることによって、マイクロレンズ１９０の間の空間に到達する入射光の反射、屈折、散乱などを減少させることができる。
【0103】
一方、図２のリセットトランジスタＲＧのゲート電極、ソースフォロワトランジスタＳＦのゲート電極、選択トランジスタＳＥＬのゲート電極および接地領域のうち少なくとも一つが第２活性領域ＡＲ２上に配置される。例えば図４を参照すると、リセットトランジスタＲＧのゲート電極、ソースフォロワトランジスタＳＦのゲート電極、選択トランジスタＳＥＬのゲート電極および接地領域はそれぞれ第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４の第２活性領域ＡＲ２それぞれに配置される。リセットトランジスタＲＧのゲート電極、ソースフォロワトランジスタＳＦのゲート電極、選択トランジスタＳＥＬのゲート電極および接地領域それぞれが第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４の第２活性領域ＡＲ２のうちどのピクセルの第２活性領域ＡＲ２に配置されるかは多様であり得る。また、一つの第１ピクセルＰＸ１がリセットトランジスタＲＧのゲート電極、ソースフォロワトランジスタＳＦのゲート電極および選択トランジスタＳＥＬのゲート電極のうち少なくとも２個のゲート電極を含み得る。
【0104】
リセットトランジスタＲＧのゲート電極、ソースフォロワトランジスタＳＦのゲート電極および選択トランジスタＳＥＬのゲート電極は平面形ゲート（ｐｌａｎａｒ ｇａｔｅ）であり得る。例えば、前記ゲート電極の下面は第１基板１０２の第１面１０２ａに沿って延び得る。
【0105】
いくつかの実施形態によるイメージセンサにおける転送ゲート電極１４０は、素子分離パターン１１０をリセスして形成されるので、第１活性領域ＡＲ１をリセスして転送ゲート電極１４０を形成する場合に比べて、転送ゲート電極１４０が第１活性領域ＡＲ１内に占める面積が減少する。第１－１部分１４１－１と第１－２部分１４１－２の間に必要な第１活性領域ＡＲ１だけ必要であるからである。したがって、第１ピクセルＰＸ１内の活性領域（例えば第１および第２活性領域ＡＲ１，ＡＲ２）の設計自由度が改善または向上することができる。
【0106】
図７ないし図１０はいくつかの実施形態によるイメージセンサを説明するための多様な概略的な断面図である。参考までに図７ないし図１０は図５のＩ－Ｉに沿って切断した断面図である。説明の便宜上、図１ないし図６を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。
【0107】
図７および図８を参照すると、いくつかの実施形態によるイメージセンサで、第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは第１基板１０２の第１面１０２ａより下側に配置される。第２部分１４２の下面は素子分離パターン１１０の上面または第１基板１０２の第１面１０２ａより下側に配置される。第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは第２部分１４２が配置されていない第１活性領域ＡＲ１の上面より下側に配置される。
【0108】
図７を参照すると、いくつかの実施形態で、第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは素子分離パターン１１０の下面１１０ｂより上側に配置される。
【0109】
図８を参照すると、いくつかの実施形態で、第２部分１４２は素子分離パターン１１０を完全に貫通することができる。第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは素子分離パターン１１０の下面１１０ｂより下側に配置される。第２部分１４２の下面は素子分離パターン１１０の下面１１０ｂより下側に配置される。第２部分１４２が配置された第１活性領域ＡＲ１の上面１０３ａは第１部分（１４１－１および／または１４１－２）の下面１４１ｂより上側に配置される。
【0110】
図９を参照すると、いくつかの実施形態によるイメージセンサで、素子分離パターン１１０は、第１活性領域ＡＲ１と、第１部分１４１－１，１４１－２の間の少なくとも一部に配置される。
【0111】
トレンチ１４０ｔは素子分離パターン１１０が配置される前記浅いトレンチの一応の一部を貫通し得る。そのため、トレンチ１４０ｔおよび素子分離パターン１１０が第１活性領域ＡＲ１の第１側壁Ｓ１および第２側壁Ｓ２を定義する。例えば、第１－１部分１４１－１が配置されたトレンチ１４０ｔおよび素子分離パターン１１０が第１活性領域ＡＲ１の第１側壁Ｓ１を定義し、第１－２部分１４１－２が配置されたトレンチ１４０ｔおよび素子分離パターン１１０が第１活性領域ＡＲ１の第２側壁Ｓ２を定義する。
【0112】
または、トレンチ１４０ｔは素子分離パターン１１０が配置される前記浅いトレンチの一端と隣接するが、浅いトレンチの一端を貫通しない。素子分離パターン１１０は、素子分離パターン１１０を貫通する第１部分１４１－１，１４１－２と、第１活性領域ＡＲ１の間の全体に配置される。
【0113】
図１０を参照すると、いくつかの実施形態によるイメージセンサで、転送ゲート電極１４０の第１部分１４１－１，１４１－２の下面１４１ｂは段差を有することができる。例えば、第１－１部分１４１－１の下面は段差を有しないが、第１－２部分１４１－２の下面１４１ｂは段差を有することができる。または、第１－１部分１４１－１の下面および第１－２部分１４１－２の下面１４１ｂはいずれも段差を有することができる。
【0114】
図１１ないし図１４はいくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。説明の便宜上、図１ないし図１０を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。
【0115】
図１１を参照すると、いくつかの実施形態によるイメージセンサで、平面視では第１活性領域ＡＲ１および転送ゲート電極１４０の形状は多様であり得る。第１活性領域ＡＲ１は第１側壁Ｓ１と第２側壁Ｓ２を連結する複数の第３側壁Ｓ３をさらに含み得る。例えば、第１活性領域ＡＲ１は第１側壁Ｓ１と第２側壁Ｓ２を連結する２個の第３側壁Ｓ３を含み得る。
【0116】
【0117】
第１部分１４１－１，１４１－２，１４１－３は第３側壁Ｓ３上の素子分離パターン１１０を貫通する第１－３部分１４１－３をさらに含み得る。第１－３部分１４１－３は第１－１部分１４１－１と第１－２部分１４１－２を連結し得る。第１部分１４１－１，１４１－２，１４１－３は第１活性領域ＡＲ１の一部を囲み得る。第１部分１４１－１，１４１－２，１４１－３は互いに連結される第１ないし第３側壁Ｓ１，Ｓ２，Ｓ３の少なくとも一部上に配置される。
【0118】
図１４を参照すると、いくつかの実施形態によるイメージセンサで、第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４はそれぞれフローティング拡散領域ＦＤを含むことができる。
【0119】
フローティング拡散領域ＦＤは第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれの第１活性領域ＡＲ１内に配置される。第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれのフローティング拡散領域ＦＤは第１方向Ｘまたは第２方向Ｙに互いに離隔し得る。
【0120】
ピクセル分離パターン１２０は第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれを完全に分離し得る。ピクセル分離パターン１２０は第１ないし第４ピクセルＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４それぞれを囲み得る。
【0121】
【0122】
図１５を参照すると、いくつかの実施形態によるイメージセンサのピクセルグループＰＧは、第１ないし第４ピクセルグループＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４を含み得る。第１ないし第４ピクセルグループＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４はそれぞれ複数の第１ピクセルＰＸ１を含み得る。例えば、第１ないし第４ピクセルグループＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４はそれぞれ２行２列に配列された第１ピクセルＰＸ１を含み得る。
【0123】
それぞれの第１ピクセルＰＸ１上に配置されたカラーフィルタ（例えば図６の１８０）はベイヤーパターン（ｂａｙｅｒ）形状に配列される。例えば、第１ピクセルグループＰＧ１内のそれぞれの第１ピクセルＰＸ１上に配置されたカラーフィルタは第１カラーフィルタを含み、第２ピクセルグループＰＧ２および第３ピクセルグループＰＧ３内のそれぞれの第１ピクセルＰＸ１上に配置されたカラーフィルタは第２カラーフィルタを含み、第４ピクセルグループＰＧ４内のそれぞれの第１ピクセルＰＸ１上に配置されたカラーフィルタは第３カラーフィルタを含み得る。例えば、前記第１カラーフィルタは赤色カラーフィルタであり、前記第２カラーフィルタは緑色カラーフィルタであり、第３カラーフィルタは青色カラーフィルタであり得る。
【0124】
図１６ないし図１８はいくつかの実施形態によるイメージセンサのピクセルを説明するための例示的なレイアウト図である。説明の便宜上、図１ないし図１５を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。
【0125】
図１６を参照すると、いくつかの実施形態によるイメージセンサで、第１ないし第４ピクセルグループＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４はそれぞれ３行３列に配列された第１ピクセルＰＸ１を含むことができる。
【0126】
図１７を参照すると、いくつかの実施形態によるイメージセンサで、第１ないし第４ピクセルグループＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４はそれぞれ４行４列に配列された第１ピクセルＰＸ１を含むことができる。
【0127】
図１８を参照すると、いくつかの実施形態によるイメージセンサはフォーカスピクセルＦＰを含むことができる。フォーカスピクセルＦＰの数および配置などは例示であり、本発明の技術的思想はこれに制限されるものではない。
【0128】
フォーカスピクセルＦＰは２個のサブピクセルを含み得る。フォーカスピクセルＦＰは自動焦点（ＡＦ；ａｕｔｏ ｆｏｃｕｓ）機能を遂行する。前記サブピクセルを用いて位相検出ＡＦ（ＰＤＡＦ；Ｐｈａｓｅ Ｄｅｔｅｃｔｉｏｎ ＡＦ）により自動焦点機能を遂行する。前記サブピクセルは第１ピクセルＰＸ１と類似の構造を有することができる。マイクロレンズ１９３はフォーカスピクセルＦＰに対応するように配置される。
【0129】
図１９はいくつかの実施形態によるイメージセンサを説明するための概略的な断面図である。説明の便宜上、図１ないし図１８を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。図１９では例示的に図６の断面図をセンサアレイ領域ＳＡＲの断面図として示した。
【0130】
いくつかの実施形態によるイメージセンサは、第１基板構造体１００と第２基板構造体２００を含み得る。第１基板構造体１００は第１基板１０２および第１配線構造体ＩＳ１を含み得、第２基板構造体２００は第２基板２１０および第２配線構造体ＩＳ２を含み得る。
【0131】
第１配線構造体ＩＳ１はセンサアレイ領域ＳＡＲ内の第１配線１６２，１６４および連結領域ＣＲ内の第２配線１３４を含み得る。第１配線１６２，１６４はセンサアレイ領域ＳＡＲのピクセルと電気的に接続され得る。第２配線１３４のうち少なくとも一部は第１配線１６２，１６４のうち少なくとも一部と電気的に接続され得る。これにより、第２配線１３４はセンサアレイ領域ＳＡＲのピクセルと電気的に接続され得る。
【0132】
第２基板２１０はバルクシリコンまたはＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。第２基板２１０はシリコン基板であり得、または他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素またはアンチモン化ガリウムを含むことができる。または、第２基板２１０はベース基板上にエピ層が形成されたものでもあり得る。
【0133】
第２基板２１０は互いに反対になる第３面２１０ａおよび第４面２１０ｂを含み得る。いくつかの実施形態で、第２基板２１０の第４面２１０ｂは第１基板１０２の第１面１０２ａと対向する面であり得る。
【0134】
第２基板２１０上には複数の電子素子が形成される。例えば、第２基板２１０の第４面２１０ｂ上にトランジスタＴｒ’が形成される。トランジスタＴｒ’はセンサアレイ領域ＳＡＲと電気的に接続され、センサアレイ領域ＳＡＲと電気信号を送受信し得る。例えば、トランジスタＴｒ’は図２のコントロールレジスタブロック１１、タイミングジェネレータ１２、ランプ信号生成器１３、ロウドライバ１４、リードアウト回路１６などを構成する電子素子を含み得る。
【0135】
第２配線構造体ＩＳ２は第２基板２１０上に配置される。第２配線構造体ＩＳ２は、例えば第２基板２１０の第４面２１０ｂ上に形成される。第２配線構造体ＩＳ２は第１配線構造体ＩＳ１に付着し得る。例えば、第２配線構造体ＩＳ２の上面は第１配線構造体ＩＳ１の下面に付着し得る。
【0136】
第２配線構造体ＩＳ２は一つまたは複数の配線で構成される。例えば、第２配線構造体ＩＳ２は第２配線絶縁膜２３０および第２配線絶縁膜２３０内の複数の配線２３２，２３４，２３６を含み得る。図面で、第２配線構造体ＩＳ２を構成する配線の層数およびその配置などは単なる例であり、これに制限されるものではない。
【0137】
第２配線構造体ＩＳ２の配線２３２，２３４，２３６のうち少なくとも一部はトランジスタＴｒ’と接続され得る。いくつかの実施形態で、第２配線構造体ＩＳ２はセンサアレイ領域ＳＡＲ内の第３配線２３２、連結領域ＣＲ内の第４配線２３４およびパッド領域ＰＲ内の第５配線２３６を含むことができる。いくつかの実施形態で、第４配線２３４は連結領域ＣＲ内の複数の配線のうち最上部の配線であり得、第５配線２３６はパッド領域ＰＲ内の複数の配線のうち最上部の配線であり得る。
【0138】
いくつかの実施形態によるイメージセンサは第１連結構造体３５０、第２連結構造体４５０および第３連結構造体５５０を含むことができる。
【0139】
第１連結構造体３５０は遮光領域ＯＢ内に配置される。第１連結構造体３５０は遮光領域ＯＢの表面絶縁膜１７０上に配置される。いくつかの実施形態で、第１連結構造体３５０はピクセル分離パターン１２０と接触し得る。例えば、遮光領域ＯＢの第１基板１０２および表面絶縁膜１７０内に、ピクセル分離パターン１２０を露出させる第１トレンチ３５５ｔが形成される。第１連結構造体３５０は第１トレンチ３５５ｔ内に配置されて遮光領域ＯＢ内のピクセル分離パターン１２０と接触し得る。いくつかの実施形態で、第１連結構造体３５０は第１トレンチ３５５ｔの側面および下面のプロファイルに従って延び得る。
【0140】
いくつかの実施形態で、第１連結構造体３５０はピクセル分離パターン１２０と電気的に接続されてピクセル分離パターン１２０にグランド電圧またはマイナス電圧を印加することができる。
【0141】
第１連結構造体３５０は例えば、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0142】
いくつかの実施形態で、第１連結構造体３５０上に、第１トレンチ３５５ｔを埋める第１パッド３５５が配置される。第１パッド３５５は、例えば、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）およびこれらの合金のうち少なくとも一つを含み得るが、これに制限されるものではない。
【0143】
いくつかの実施形態で、第１保護膜１７６は第１連結構造体３５０および第１パッド３５５を覆うことができる。例えば、第１保護膜１７６は第１連結構造体３５０および第１パッド３５５のプロファイルに従って延び得る。
【0144】
第２連結構造体４５０は連結領域ＣＲ内に配置される。第２連結構造体４５０は連結領域ＣＲの表面絶縁膜１７０上に配置される。第２連結構造体４５０は第１基板構造体１００と第２基板構造体２００を電気的に接続し得る。例えば、連結領域ＣＲの第１基板構造体１００および第２基板構造体２００内に、第２配線１３４と第４配線２３４を露出させる第２トレンチ４５５ｔが形成される。第２連結構造体４５０は第２トレンチ４５５ｔ内に配置されて第２配線１３４と第４配線２３４を連結し得る。いくつかの実施形態で、第２連結構造体４５０は第２トレンチ４５５ｔの側面および下面のプロファイルに従って延び得る。
【0145】
第２連結構造体４５０は例えば、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第２連結構造体４５０は第１連結構造体３５０と同一レベルで形成されることができる。
【0146】
いくつかの実施形態で、第１保護膜１７６は第２連結構造体４５０を覆うことができる。例えば、第１保護膜１７６は第２連結構造体４５０のプロファイルに従って延び得る。
【0147】
いくつかの実施形態で、第２連結構造体４５０上に、第２トレンチ４５５ｔを埋める第１充填絶縁膜４６０が配置される。第１充填絶縁膜４６０は、例えば、シリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0148】
第３連結構造体５５０はパッド領域ＰＲ内に配置される。第３連結構造体５５０はパッド領域ＰＲの表面絶縁膜１７０上に配置される。第３連結構造体５５０は第２基板構造体２００と外部装置などを電気的に接続され得る。
【0149】
例えば、パッド領域ＰＲの第１基板構造体１００および第２基板構造体２００内に、第５配線２３６を露出させる第３トレンチ５５０ｔが形成される。第３連結構造体５５０は第３トレンチ５５０ｔ内に配置されて第５配線２３６と接触し得る。また、パッド領域ＰＲの第１基板１０２内に、第４トレンチ５５５ｔが形成される。第３連結構造体５５０は第４トレンチ５５５ｔ内に配置されて露出し得る。いくつかの実施形態で、第３連結構造体５５０は第３トレンチ５５０ｔおよび第４トレンチ５５５ｔの側面および下面のプロファイルに従って延び得る。
【0150】
第３連結構造体５５０は例えば、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第３連結構造体５５０は第１連結構造体３５０および第２連結構造体４５０と同一レベルで形成されることができる。
【0151】
いくつかの実施形態で、第３連結構造体５５０上に、第３トレンチ５５０ｔを埋める第２充填絶縁膜５６０が配置される。第２充填絶縁膜５６０は例えば、シリコン酸化物、アルミニウム酸化物、タンタル酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第２充填絶縁膜５６０は第１充填絶縁膜４６０と同一レベルで形成されることができる。
【0152】
いくつかの実施形態で、第３連結構造体５５０上に、第４トレンチ５５５ｔを埋める第２パッド５５５が配置される。第２パッド５５５は例えば、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）およびこれらの合金のうち少なくとも一つを含み得るが、これに制限されるものではない。いくつかの実施形態で、第２パッド５５５は第１パッド３５５と同一レベルで形成されることができる。
【0153】
いくつかの実施形態で、第１保護膜１７６は第３連結構造体５５０を覆うことができる。例えば、第１保護膜１７６は第３連結構造体５５０のプロファイルに従って延び得る。いくつかの実施形態で、第１保護膜１７６は第２パッド５５５を露出させることができる。
【0154】
いくつかの実施形態で、第１連結構造体３５０および第２連結構造体４５０上に遮光カラーフィルタ１７０Ｃが配置される。例えば、遮光カラーフィルタ１７０Ｃは遮光領域ＯＢおよび連結領域ＣＲ内の第１保護膜１７６の一部を覆うように形成される。遮光カラーフィルタ１７０Ｃは例えば、青色（ｂｌｕｅ）カラーフィルタを含み得るが、これに制限されるものではない。
【0155】
いくつかの実施形態で、遮光カラーフィルタ１７０Ｃ上に第３保護膜３８０が配置される。例えば、第３保護膜３８０は遮光領域ＯＢ、連結領域ＣＲおよびパッド領域ＰＲ内の第１保護膜１７６の一部を覆うように形成される。いくつかの実施形態で、第２保護膜１９５は第３保護膜３８０の表面に沿って延び得る。第３保護膜３８０は例えば、光透過性樹脂を含み得るが、これに制限されるものではない。いくつかの実施形態で、第３保護膜３８０はマイクロレンズ１９０と同じ物質を含むことができる。
【0156】
いくつかの実施形態で、第２保護膜１９５および第３保護膜３８０は第２パッド５５５を露出させることができる。例えば、第２保護膜１９５および第３保護膜３８０内に、第２パッド５５５を露出させる露出開口ＥＲが形成される。そのため、第２パッド５５５は外部装置などと接続され、いくつかの実施形態によるイメージセンサと外部装置の間の電気信号を送受信するように構成されることができる。すなわち、第２パッド５５５はいくつかの実施形態によるイメージセンサの入出力パッドであり得る。
【0157】
いくつかの実施形態で、第１基板１０２内に隔離パターン１１５が配置される。例えば、第１基板１０２内に隔離トレンチ１１５ｔが形成される。隔離パターン１１５は隔離トレンチ１１５ｔ内に配置される。隔離パターン１１５は第２連結構造体４５０の周辺および第３連結構造体５５０の周辺にのみ形成されることが示されているが、これは単なる例示である。例えば、隔離パターン１１５は第１連結構造体３５０の周辺にも形成され得るのはもちろんである。隔離パターン１１５は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、ハフニウム酸化物およびこれらの組み合わせのうち少なくとも一つを含み得るが、これに制限されるものではない。
【0158】
図２０はいくつかの実施形態によるイメージセンサの例示的な斜視図である。
【0159】
図１および図２０を参照すると、いくつかの実施形態によるイメージセンサ１０－１は、積層された第１レイヤ３０と第２レイヤ４０を含み得る。第１レイヤ３０は第２レイヤ４０の上部に配置されて第２レイヤ４０と電気的に接続され得る。
【0160】
第１レイヤ３０は複数のピクセルが２次元アレイ構造に配置されたピクセルアレイＰＡを含み得る。
【0161】
第２レイヤ４０はロジック素子が配置されるロジック領域１８を含み得る。ロジック領域１８に含まれたロジック素子はピクセルアレイＰＡと電気的に接続され、ピクセルに信号を提供するかピクセルから出力された信号を処理し得る。ロジック領域１８には、例えばコントロールレジスタブロック１１、タイミングジェネレータ１２、ランプ信号生成器１３、ロウドライバ１４、リードアウト回路１６などを含み得る。
【0162】
【0163】
図２１を参照すると、いくつかの実施形態によるイメージセンサ１０－２は、第１レイヤ３０、第２レイヤ４０および第３レイヤ５０を含み得る。第１レイヤ３０は第２レイヤ４０の上部に配置され、第２レイヤ４０は第３レイヤ５０の上部に配置される。
【0164】
第３レイヤ５０はメモリ装置を含み得る。例えば、第３レイヤ５０はＤＲＡＭ、ＳＲＡＭなどの揮発性メモリ装置を含み得る。第３レイヤ５０は第１レイヤ３０および第２レイヤ４０から信号の伝達を受け、メモリ装置を介して信号を処理し得る。すなわち、イメージセンサ１０－２は３個のレイヤ３０，４０，５０を含む３スタックイメージセンサであり得る。
【0165】
図２２ないし図２８はいくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。参考までに、図２３ないし図２８は図２２のＩＩ－ＩＩに沿って切断した断面図である。説明の便宜上、図１ないし図１９を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。
【0166】
図２２および図２３を参照すると、互いに反対になる第１面１０２ａおよび第２面１０２ｂを含む第１基板１０２が提供される。第１基板１０２内に光電変換領域１０４が形成される。第１基板１０２内の第１活性領域ＡＲ１および第２活性領域ＡＲ２を定義する素子分離パターン１１０が形成される。第１基板１０２内のピクセル（例えば第１ピクセルＰＸ１）を定義するピクセル分離パターン１２０が形成される。
【0167】
第１基板１０２の第２面１０２ｂ上に第１マスク１９１と第２マスク１９２が順に形成される。第２マスク１９２はオープニング１９２Ｏを含み得る。第２マスク１９２は、例えばＳＯＨ（Ｓｐｉｎ－ｏｎ Ｈａｒｄｍａｓｋ）であり得る。第１マスク１９１は、例えばシリコン酸窒化物を含むことができる。
【0168】
次に、オープニング１９２Ｏを含む第２マスク１９２を用いて第１マスク１９１および素子分離パターン１１０をエッチングする。そのため、第１マスク１９１は第１オープニング１９１Ｏを含み得、素子分離パターン１１０を貫通するトレンチ１４０ｔが形成される。また、第１基板１０２の一部がエッチングされてトレンチ１４０ｔの下面は第１基板１０２内に配置される。
【0169】
この時、第２マスク１９２の上部の一部が除去される。そのため、第２マスク１９２のオープニング１９２Ｏの上部の傾きと第２マスク１９２のオープニング１９２Ｏの下部の傾きが変わり得る。
【0170】
次に、第２マスク１９２が除去される。
【0171】
図２４を参照すると、第１マスク１９１を用いて第１基板１０２をさらにエッチングすることができる。そのため、トレンチ１４０ｔは第１基板１０２内にさらに延び得る。トレンチ１４０ｔの下面は光電変換領域１０４とより近づくことができる。
【0172】
次に、第１マスク１９１が除去される。そのため、第１活性領域ＡＲ１の上面１０３ａは第１基板１０２の第１面１０２ａと実質的に同一平面上に配置される。
【0173】
この時、第１マスク１９１および第２マスク１９２の厚さ、第１基板１０２と素子分離パターン１１０のエッチング比などによってトレンチ１４０ｔの幅、トレンチ１４０ｔの傾き、トレンチ１４０ｔの深さ、トレンチ１４０ｔの間の第１活性領域ＡＲ１の幅などが変わり得る。
【0174】
図２５を参照すると、第１トレンチ１４０ｔ内にゲート誘電膜１３０が形成される。ゲート誘電膜１３０は第１トレンチ１４０ｔの側面および下面に沿って延び得る。ゲート誘電膜１３０は第１基板１０２の第１面１０２ａおよび第１活性領域ＡＲ１の上面１０３ａに沿って延び得る。
【0175】
図２６を参照すると、プリ転送ゲート電極１４０ｐがゲート誘電膜１３０上に形成される。プリ転送ゲート電極１４０ｐは第１トレンチ１４０ｔを埋める。
【0176】
図２７を参照すると、プリ転送ゲート電極１４０ｐがパターニングされて転送ゲート電極１４０が形成される。そのため、トレンチ１４０ｔを埋める第１部分１４１－１，１４１－２と第１活性領域ＡＲ１上の第２部分１４２を含むゲート電極１４０が形成される。プリ転送ゲート電極１４０ｐのパターニング工程により第２部分１４２は素子分離パターン１１０の上面の少なくとも一部に沿って延び得る。
【0177】
図２８を参照すると、転送ゲート電極１４０の側面上にゲートスペーサ１５０が形成される。ゲートスペーサ１５０は第２部分１４２の側面上に形成される。
【0178】
次に、ゲートスペーサ１５０、転送ゲート電極１４０の上面、およびゲートスペーサ１５０と転送ゲート電極１４０が配置されていないゲート誘電膜１３０に沿って延びるエッチング停止膜１５５が形成される。
【0179】
次に、図６を参照すると、エッチング停止膜１５５上に第１配線構造体ＩＳ１が形成される。エッチング停止膜１５５を覆う第１－１配線絶縁膜１５６と第１－１配線絶縁膜１５６を貫通して転送ゲート電極１４０と接触するコンタクト１５８が形成される。第１－１配線絶縁膜１５６上に、第１－２配線絶縁膜１６１および第１－１配線１６２が形成される。第１－２配線絶縁膜１６１上に、第１－３配線絶縁膜１６３および第１－２配線１６４が形成される。
【0180】
次に、第１基板１０２の第２面１０２ｂ上に表面絶縁膜１７０、グリッドパターン１７２，１７４、カラーフィルタ１８０およびマイクロレンズ１９０を順に形成する。
【0181】
図２９ないし図３１はいくつかの実施形態によるイメージセンサの製造方法を説明するための中間段階図である。参考までに、図２９ないし図３１は図２９のＩＩ－ＩＩに沿って切断した断面図である。説明の便宜上、図１ないし図１９を用いて上述した内容と重複する部分は簡略に説明するかまたは省略する。
【0182】
図３０を参照すると、第１基板１０２の第２面１０２ｂ上に、オープニング（１９１Ｏ）を含む第１マスク１９１が形成される。第１マスク１９１を用いて素子分離パターン１１０のエッチングを行う。これにより、素子分離パターン１１０を貫通するトレンチ１４０ｔが形成されることができる。また、第１基板１０２の一部がエッチングされることができる。そのため、トレンチ１４０ｔの下面は第１基板１０２内に配置される。
【0183】
この時、第１活性領域ＡＲ１の一部が共にエッチングされる。そのため、第１活性領域ＡＲ１の上面１０３ａは素子分離パターン１１０の上面より下側に配置される。
【0184】
図３１を参照すると、第１マスク１９１を用いたエッチバック（ｅｔｃｈ ｂａｃｋ）工程により、第１活性領域ＡＲ１およびトレンチ１４０ｔによって露出した第１基板１０２をさらにエッチングすることができる。そのため、トレンチ１４０ｔは第１基板１０２内にさらに延び、トレンチ１４０ｔの下面は光電変換領域１０４とより近づくことができる。また、第１活性領域ＡＲ１の上面１０３ａは素子分離パターン１１０の下面１１０ｂより下側に配置される。
【0185】
【0186】
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造されることができ、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
【符号の説明】
【0187】
１０ イメージセンサ
１０２ 基板
１０２ａ 基板の第１面
１０２ｂ 基板の第２面
１０４ 光電変換領域
１１０ 素子分離パターン
１２０ ピクセル分離パターン
１３０ ゲート誘電膜
１４０ 転送ゲート電極
１４１ 転送ゲート電極の第１部分
１４２ 転送ゲート電極の第２部分
１８０ カラーフィルタ
１９０，１９３ マイクロレンズ
ＰＸ ピクセル
ＡＲ 活性領域
ＦＤ フローティング拡散領域
１０２ 基板
１０２ａ 基板の第１面
１０２ｂ 基板の第２面
１０４ 光電変換領域
１１０ 素子分離パターン
１２０ ピクセル分離パターン
１３０ ゲート誘電膜
１４０ 転送ゲート電極
１４１ 転送ゲート電極の第１部分
１４２ 転送ゲート電極の第２部分
１８０ カラーフィルタ
１９０，１９３ マイクロレンズ
ＰＸ ピクセル
ＡＲ 活性領域
ＦＤ フローティング拡散領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】