知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024169210
(43)【公開日】2024-12-05
(54)【発明の名称】液晶表示装置
(51)【国際特許分類】
G02F 1/1343 20060101AFI20241128BHJP
G02F 1/1368 20060101ALI20241128BHJP
G02F 1/1339 20060101ALI20241128BHJP
G02F 1/1337 20060101ALI20241128BHJP
【ＦＩ】
G02F1/1343
G02F1/1368
G02F1/1339 500
G02F1/1337
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023086487
(22)【出願日】2023-05-25
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】100101683
【弁理士】
【氏名又は名称】奥田 誠司
(74)【代理人】
【識別番号】100155000
【弁理士】
【氏名又は名称】喜多 修市
(74)【代理人】
【識別番号】100139930
【弁理士】
【氏名又は名称】山下 亮司
(74)【代理人】
【識別番号】100202197
【弁理士】
【氏名又は名称】村瀬 成康
(74)【代理人】
【識別番号】100202142
【弁理士】
【氏名又は名称】北 倫子
(72)【発明者】
【氏名】森永 潤一
(72)【発明者】
【氏名】大上 裕之
(72)【発明者】
【氏名】吉野 光
【テーマコード（参考）】
2H092
2H189
2H192
2H290
【Ｆターム（参考）】
2H092GA14
2H092GA17
2H092GA26
2H092HA04
2H092JA26
2H092KA03
2H092KA04
2H092KA05
2H092KA08
2H092NA01
2H189DA07
2H189DA31
2H189DA32
2H189EA06X
2H189FA16
2H189HA16
2H189JA14
2H189LA05
2H189LA10
2H192AA24
2H192BB12
2H192BB13
2H192BB53
2H192BB66
2H192BB73
2H192BC31
2H192BC35
2H192BC42
2H192BC44
2H192CB05
2H192CB33
2H192CB34
2H192CB35
2H192CB37
2H192CB83
2H192CC55
2H192DA32
2H192EA22
2H192EA43
2H192GD12
2H192GD23
2H192JA33
2H290AA73
2H290BB44
2H290BB53
2H290BF13
2H290BF23
2H290CA12
2H290CA13
2H290CA46
(57)【要約】
【課題】ＦＦＳモードの液晶表示装置の開口率のいっそうの向上を図る。
【解決手段】液晶表示装置のアクティブマトリクス基板は、行方向に延びるゲート配線と、行方向に交差するように延びるソース配線と、フリンジ電界を生成し得る第１電極および第２電極とを有する。第１電極は、複数のスリットを有する。各画素は、行方向に画素短手方向、列方向に画素長手方向が規定される形状を有する。第１電極の各スリットは、画素短手方向に対してなす鋭角が、画素長手方向に対してなす鋭角よりも小さくなるように延びている。第１電極は、画素短手方向に対して時計回りに鋭角をなすように延びる第１スリットが形成された第１領域と、画素短手方向に対して反時計回りに鋭角をなすように延びる第２スリットが形成された第２領域とを有する。ソース配線は、平面視において、第１電極の第１領域と第２領域との境界に対応する位置で屈曲している。
【選択図】図１
【解決手段】液晶表示装置のアクティブマトリクス基板は、行方向に延びるゲート配線と、行方向に交差するように延びるソース配線と、フリンジ電界を生成し得る第１電極および第２電極とを有する。第１電極は、複数のスリットを有する。各画素は、行方向に画素短手方向、列方向に画素長手方向が規定される形状を有する。第１電極の各スリットは、画素短手方向に対してなす鋭角が、画素長手方向に対してなす鋭角よりも小さくなるように延びている。第１電極は、画素短手方向に対して時計回りに鋭角をなすように延びる第１スリットが形成された第１領域と、画素短手方向に対して反時計回りに鋭角をなすように延びる第２スリットが形成された第２領域とを有する。ソース配線は、平面視において、第１電極の第１領域と第２領域との境界に対応する位置で屈曲している。
【選択図】図１
【特許請求の範囲】
【請求項1】
アクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように設けられた対向基板と、
前記アクティブマトリクス基板と前記対向基板の間に設けられた液晶層と、を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、
前記アクティブマトリクス基板は、
基板と、
前記複数の画素のそれぞれに対応して設けられ、前記基板に支持された薄膜トランジスタと、
行方向に延びる複数のゲート配線と、
前記行方向に交差するように延びる複数のソース配線と、
前記液晶層に電界が印加されていないときの液晶分子の配向方位である初期配向方位を規定する配向膜と、
前記液晶分子を前記初期配向方位とは異なる方位に配向させるフリンジ電界を生成し得る第１電極および第２電極と、
を有し、
前記第１電極は、複数のスリットを有し、少なくとも１層の絶縁層を介して前記第２電極上に設けられており、
前記複数の画素のそれぞれは、前記行方向に画素短手方向が規定され、列方向に画素長手方向が規定される形状を有し、
前記第１電極の前記複数のスリットのそれぞれは、前記画素短手方向に対してなす鋭角が、前記画素長手方向に対してなす鋭角よりも小さくなるように延びており、
前記複数のスリットは、前記画素短手方向に対して時計回りに鋭角をなすように延びる複数の第１スリットと、前記画素短手方向に対して反時計回りに鋭角をなすように延びる複数の第２スリットと、を含んでおり、
前記第１電極は、前記複数の第１スリットが形成された第１領域と、前記複数の第２スリットが形成された第２領域であって、前記画素長手方向に沿って前記第１領域に隣接する第２領域とを有し、
前記複数のソース配線のそれぞれは、平面視において、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、液晶表示装置。
前記アクティブマトリクス基板に対向するように設けられた対向基板と、
前記アクティブマトリクス基板と前記対向基板の間に設けられた液晶層と、を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、
前記アクティブマトリクス基板は、
基板と、
前記複数の画素のそれぞれに対応して設けられ、前記基板に支持された薄膜トランジスタと、
行方向に延びる複数のゲート配線と、
前記行方向に交差するように延びる複数のソース配線と、
前記液晶層に電界が印加されていないときの液晶分子の配向方位である初期配向方位を規定する配向膜と、
前記液晶分子を前記初期配向方位とは異なる方位に配向させるフリンジ電界を生成し得る第１電極および第２電極と、
を有し、
前記第１電極は、複数のスリットを有し、少なくとも１層の絶縁層を介して前記第２電極上に設けられており、
前記複数の画素のそれぞれは、前記行方向に画素短手方向が規定され、列方向に画素長手方向が規定される形状を有し、
前記第１電極の前記複数のスリットのそれぞれは、前記画素短手方向に対してなす鋭角が、前記画素長手方向に対してなす鋭角よりも小さくなるように延びており、
前記複数のスリットは、前記画素短手方向に対して時計回りに鋭角をなすように延びる複数の第１スリットと、前記画素短手方向に対して反時計回りに鋭角をなすように延びる複数の第２スリットと、を含んでおり、
前記第１電極は、前記複数の第１スリットが形成された第１領域と、前記複数の第２スリットが形成された第２領域であって、前記画素長手方向に沿って前記第１領域に隣接する第２領域とを有し、
前記複数のソース配線のそれぞれは、平面視において、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、液晶表示装置。
【請求項2】
前記第２電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第１電極は、共通電圧が印加される共通電極である、請求項１に記載の液晶表示装置。
前記第１電極は、共通電圧が印加される共通電極である、請求項１に記載の液晶表示装置。
【請求項3】
前記共通電極は、平面視において前記複数のソース配線に重なる領域に形成された複数の開口部を有する、請求項２に記載の液晶表示装置。
【請求項4】
前記複数の開口部のそれぞれは、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、請求項３に記載の液晶表示装置。
【請求項5】
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記画素電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、請求項２に記載の液晶表示装置。
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記画素電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、請求項２に記載の液晶表示装置。
【請求項6】
前記ゲート絶縁層および前記層間絶縁層は、前記画素電極の一部を露出させる画素コンタクトホールを有し、
前記アクティブマトリクス基板は、前記共通電極と同一の透明導電膜から形成された接続電極をさらに有し、
前記薄膜トランジスタの前記ドレイン電極と、前記画素電極とは、前記画素コンタクトホールにおいて前記接続電極を介して電気的に接続されている、請求項５に記載の液晶表示装置。
前記アクティブマトリクス基板は、前記共通電極と同一の透明導電膜から形成された接続電極をさらに有し、
前記薄膜トランジスタの前記ドレイン電極と、前記画素電極とは、前記画素コンタクトホールにおいて前記接続電極を介して電気的に接続されている、請求項５に記載の液晶表示装置。
【請求項7】
前記第１電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第２電極は、共通電圧が印加される共通電極である、請求項１に記載の液晶表示装置。
前記第２電極は、共通電圧が印加される共通電極である、請求項１に記載の液晶表示装置。
【請求項8】
前記アクティブマトリクス基板は、前記行方向に略平行に延びる共通配線をさらに有し、
前記共通配線は、前記共通電極に電気的に接続されている、請求項７に記載の液晶表示装置。
前記共通配線は、前記共通電極に電気的に接続されている、請求項７に記載の液晶表示装置。
【請求項9】
前記共通配線は、前記複数のゲート配線と同じ導電膜から形成されている請求項８に記載の液晶表示装置。
【請求項10】
前記共通配線は、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置に配置されている、請求項８に記載の液晶表示装置。
【請求項11】
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記共通電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、請求項７に記載の液晶表示装置。
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記共通電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、請求項７に記載の液晶表示装置。
【請求項12】
前記複数のスリットのそれぞれの外縁は、一対の長辺と、一対の短辺とを有し、
前記一対の短辺は、各スリットの前記画素短手方向における両端に位置しており、
前記複数のソース配線のそれぞれは、前記第１電極の前記第１領域に隣接する第１部分と、前記第１電極の前記第２領域に隣接する第２部分とを含み、
前記第１部分は、前記列方向に対して傾斜した第１方向に延びており、
前記第２部分は、前記列方向に対して傾斜し、且つ、前記第１方向とは異なる第２方向に延びており、
前記複数の第１スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第１方向に対して５°以上３０°以下の角をなしており、
前記複数の第２スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第２方向に対して５°以上３０°以下の角をなしている、請求項１に記載の液晶表示装置。
前記一対の短辺は、各スリットの前記画素短手方向における両端に位置しており、
前記複数のソース配線のそれぞれは、前記第１電極の前記第１領域に隣接する第１部分と、前記第１電極の前記第２領域に隣接する第２部分とを含み、
前記第１部分は、前記列方向に対して傾斜した第１方向に延びており、
前記第２部分は、前記列方向に対して傾斜し、且つ、前記第１方向とは異なる第２方向に延びており、
前記複数の第１スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第１方向に対して５°以上３０°以下の角をなしており、
前記複数の第２スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第２方向に対して５°以上３０°以下の角をなしている、請求項１に記載の液晶表示装置。
【請求項13】
前記複数のスリットのそれぞれは、その両端近傍において屈曲している、請求項１２に記載の液晶表示装置。
【請求項14】
前記配向膜によって規定される前記初期配向方位は、前記行方向に略平行である、請求項１から１３のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶表示装置に関し、特に、ＦＦＳモードで表示を行う液晶表示装置に関する。
【背景技術】
【0002】
近年、タブレットやノートＰＣ、スマートフォンに用いられる中小型の液晶表示装置の表示モードとして、横電界モードの一種であるフリンジフィールドスイッチング（Fringe Field Switching：ＦＦＳ）モードが多く採用されている。ＦＦＳモードの液晶表示装置は、例えば特許文献１に開示されている。
【0003】
ＦＦＳモードの液晶表示装置では、アクティブマトリクス基板に、フリンジ電界を生成するための一対の電極が設けられる。一対の電極のうちの一方の電極は、複数のスリットを有しており、絶縁層を介して他方の電極上に配置されている。一対の電極間に電圧を印加すると、フリンジ電界が生成され、このフリンジ電界の配向規制力により、液晶層に含まれる液晶分子の配向方向が変化する。なお、以下では、フリンジ電界を生成するための一対の電極のうち、相対的に上方、すなわち液晶層に近い側に位置する電極を「上層電極」と呼び、相対的に下方、すなわち液晶層から遠い側に位置する電極を「下層電極」と呼ぶことがある。既に説明したように、少なくとも上層電極にスリットが形成される。
【0004】
このように、ＦＦＳモードの液晶表示装置では、フリンジ電界を用いて液晶分子の配向状態が制御される。ＦＦＳモードでは、液晶分子が表示面に平行な面内で回転するので、高い視野角特性が得られる。
【0005】
また、ＦＦＳモードでは、視角方向の変化に伴う色変化（表示の色付き）を抑制するために、電圧印加時に各画素に互いに配向方位が異なる２つの液晶ドメインが形成される（以下では「デュアルドメイン配向」と称する）構成が採用されることが多い。デュアルドメイン配向を実現するための電極構造では、上層電極に、互いに異なる方向に延びる２種類のスリットが形成される。
【0006】
特許文献１には、デュアルドメイン配向を実現するための電極構造として、上層電極の２種類のスリットが、画素長手方向（ソース配線が延びる方向）に対してやや傾斜するように延びるスリット配置と、画素短手方向（ゲート配線が延びる方向）に対してやや傾斜するように延びるスリット配置とが開示されている。以下では、便宜上、前者のスリット配置を「縦向き配置」と呼び、後者のスリット配置を「横向き配置」と呼ぶ。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１０－１０７５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献１に開示されている横向き配置では、画素短手方向に対してやや傾斜するように延びる各スリットの両端の近傍において、ソース配線が画素長手方向に沿って延びる。このような構成において、ソース配線からスリット端までの距離や、ブラックマトリクスからスリット端までの距離をある程度以上確保することにより、表示信号が画素に保持される期間においてソース配線の電位が表示に与える悪影響や、斜め方向からの観察時に色が混ざって見える混色不良などを抑制することができる。
【0009】
しかしながら、横向き配置においてこのようにスリット端からソース配線やブラックマトリクスまでの距離をある程度以上確保した場合、画素の開口率が低下するおそれがある。
【0010】
本発明は、上記問題に鑑みてなされたものであり、その目的は、ＦＦＳモードの液晶表示装置の開口率のいっそうの向上を図ることにある。
【課題を解決するための手段】
【0011】
本明細書は、以下の項目に記載の液晶表示装置を開示している。
【0012】
［項目１］
アクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように設けられた対向基板と、
前記アクティブマトリクス基板と前記対向基板の間に設けられた液晶層と、を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、
前記アクティブマトリクス基板は、
基板と、
前記複数の画素のそれぞれに対応して設けられ、前記基板に支持された薄膜トランジスタと、
行方向に延びる複数のゲート配線と、
前記行方向に交差するように延びる複数のソース配線と、
前記液晶層に電界が印加されていないときの液晶分子の配向方位である初期配向方位を規定する配向膜と、
前記液晶分子を前記初期配向方位とは異なる方位に配向させるフリンジ電界を生成し得る第１電極および第２電極と、
を有し、
前記第１電極は、複数のスリットを有し、少なくとも１層の絶縁層を介して前記第２電極上に設けられており、
前記複数の画素のそれぞれは、前記行方向に画素短手方向が規定され、列方向に画素長手方向が規定される形状を有し、
前記第１電極の前記複数のスリットのそれぞれは、前記画素短手方向に対してなす鋭角が、前記画素長手方向に対してなす鋭角よりも小さくなるように延びており、
前記複数のスリットは、前記画素短手方向に対して時計回りに鋭角をなすように延びる複数の第１スリットと、前記画素短手方向に対して反時計回りに鋭角をなすように延びる複数の第２スリットと、を含んでおり、
前記第１電極は、前記複数の第１スリットが形成された第１領域と、前記複数の第２スリットが形成された第２領域であって、前記画素長手方向に沿って前記第１領域に隣接する第２領域とを有し、
前記複数のソース配線のそれぞれは、平面視において、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、液晶表示装置。
アクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように設けられた対向基板と、
前記アクティブマトリクス基板と前記対向基板の間に設けられた液晶層と、を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、
前記アクティブマトリクス基板は、
基板と、
前記複数の画素のそれぞれに対応して設けられ、前記基板に支持された薄膜トランジスタと、
行方向に延びる複数のゲート配線と、
前記行方向に交差するように延びる複数のソース配線と、
前記液晶層に電界が印加されていないときの液晶分子の配向方位である初期配向方位を規定する配向膜と、
前記液晶分子を前記初期配向方位とは異なる方位に配向させるフリンジ電界を生成し得る第１電極および第２電極と、
を有し、
前記第１電極は、複数のスリットを有し、少なくとも１層の絶縁層を介して前記第２電極上に設けられており、
前記複数の画素のそれぞれは、前記行方向に画素短手方向が規定され、列方向に画素長手方向が規定される形状を有し、
前記第１電極の前記複数のスリットのそれぞれは、前記画素短手方向に対してなす鋭角が、前記画素長手方向に対してなす鋭角よりも小さくなるように延びており、
前記複数のスリットは、前記画素短手方向に対して時計回りに鋭角をなすように延びる複数の第１スリットと、前記画素短手方向に対して反時計回りに鋭角をなすように延びる複数の第２スリットと、を含んでおり、
前記第１電極は、前記複数の第１スリットが形成された第１領域と、前記複数の第２スリットが形成された第２領域であって、前記画素長手方向に沿って前記第１領域に隣接する第２領域とを有し、
前記複数のソース配線のそれぞれは、平面視において、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、液晶表示装置。
【0013】
［項目２］
前記第２電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第１電極は、共通電圧が印加される共通電極である、項目１に記載の液晶表示装置。
前記第２電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第１電極は、共通電圧が印加される共通電極である、項目１に記載の液晶表示装置。
【0014】
［項目３］
前記共通電極は、平面視において前記複数のソース配線に重なる領域に形成された複数の開口部を有する、項目２に記載の液晶表示装置。
前記共通電極は、平面視において前記複数のソース配線に重なる領域に形成された複数の開口部を有する、項目２に記載の液晶表示装置。
【0015】
［項目４］
前記複数の開口部のそれぞれは、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、項目３に記載の液晶表示装置。
前記複数の開口部のそれぞれは、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置で屈曲している、項目３に記載の液晶表示装置。
【0016】
［項目５］
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記画素電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、項目２から４のいずれかに記載の液晶表示装置。
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記画素電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、項目２から４のいずれかに記載の液晶表示装置。
【0017】
［項目６］
前記ゲート絶縁層および前記層間絶縁層は、前記画素電極の一部を露出させる画素コンタクトホールを有し、
前記アクティブマトリクス基板は、前記共通電極と同一の透明導電膜から形成された接続電極をさらに有し、
前記薄膜トランジスタの前記ドレイン電極と、前記画素電極とは、前記画素コンタクトホールにおいて前記接続電極を介して電気的に接続されている、項目５に記載の液晶表示装置。
前記ゲート絶縁層および前記層間絶縁層は、前記画素電極の一部を露出させる画素コンタクトホールを有し、
前記アクティブマトリクス基板は、前記共通電極と同一の透明導電膜から形成された接続電極をさらに有し、
前記薄膜トランジスタの前記ドレイン電極と、前記画素電極とは、前記画素コンタクトホールにおいて前記接続電極を介して電気的に接続されている、項目５に記載の液晶表示装置。
【0018】
［項目７］
前記第１電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第２電極は、共通電圧が印加される共通電極である、項目１に記載の液晶表示装置。
前記第１電極は、前記複数の画素のそれぞれに設けられ、前記薄膜トランジスタに電気的に接続された画素電極であり、
前記第２電極は、共通電圧が印加される共通電極である、項目１に記載の液晶表示装置。
【0019】
［項目８］
前記アクティブマトリクス基板は、前記行方向に略平行に延びる共通配線をさらに有し、
前記共通配線は、前記共通電極に電気的に接続されている、項目７に記載の液晶表示装置。
前記アクティブマトリクス基板は、前記行方向に略平行に延びる共通配線をさらに有し、
前記共通配線は、前記共通電極に電気的に接続されている、項目７に記載の液晶表示装置。
【0020】
［項目９］
前記共通配線は、前記複数のゲート配線と同じ導電膜から形成されている項目８に記載の液晶表示装置。
前記共通配線は、前記複数のゲート配線と同じ導電膜から形成されている項目８に記載の液晶表示装置。
【0021】
［項目１０］
前記共通配線は、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置に配置されている、項目８または９に記載の液晶表示装置。
前記共通配線は、前記第１電極の前記第１領域と前記第２領域との境界に対応する位置に配置されている、項目８または９に記載の液晶表示装置。
【0022】
［項目１１］
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記共通電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、項目７から１０のいずれかに記載の液晶表示装置。
前記薄膜トランジスタは、半導体層、ゲート電極、ソース電極およびドレイン電極を含み、前記基板と前記半導体層との間に前記ゲート電極が配置されたボトムゲート構造を有し、
前記アクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記薄膜トランジスタを覆うように形成された層間絶縁層とをさらに有し、
前記共通電極は、前記基板と前記ゲート絶縁層との間に設けられており、
前記画素電極と前記共通電極との間に位置する前記少なくとも１層の絶縁層は、前記ゲート絶縁層と、前記層間絶縁層とを含む、項目７から１０のいずれかに記載の液晶表示装置。
【0023】
［項目１２］
前記複数のスリットのそれぞれの外縁は、一対の長辺と、一対の短辺とを有し、
前記一対の短辺は、各スリットの前記画素短手方向における両端に位置しており、
前記複数のソース配線のそれぞれは、前記第１電極の前記第１領域に隣接する第１部分と、前記第１電極の前記第２領域に隣接する第２部分とを含み、
前記第１部分は、前記列方向に対して傾斜した第１方向に延びており、
前記第２部分は、前記列方向に対して傾斜し、且つ、前記第１方向とは異なる第２方向に延びており、
前記複数の第１スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第１方向に対して５°以上３０°以下の角をなしており、
前記複数の第２スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第２方向に対して５°以上３０°以下の角をなしている、項目１から１１のいずれかに記載の液晶表示装置。
前記複数のスリットのそれぞれの外縁は、一対の長辺と、一対の短辺とを有し、
前記一対の短辺は、各スリットの前記画素短手方向における両端に位置しており、
前記複数のソース配線のそれぞれは、前記第１電極の前記第１領域に隣接する第１部分と、前記第１電極の前記第２領域に隣接する第２部分とを含み、
前記第１部分は、前記列方向に対して傾斜した第１方向に延びており、
前記第２部分は、前記列方向に対して傾斜し、且つ、前記第１方向とは異なる第２方向に延びており、
前記複数の第１スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第１方向に対して５°以上３０°以下の角をなしており、
前記複数の第２スリットのそれぞれの外縁が有する前記一対の短辺のそれぞれは、前記第２方向に対して５°以上３０°以下の角をなしている、項目１から１１のいずれかに記載の液晶表示装置。
【0024】
［項目１３］
前記複数のスリットのそれぞれは、その両端近傍において屈曲している、項目１２に記載の液晶表示装置。
前記複数のスリットのそれぞれは、その両端近傍において屈曲している、項目１２に記載の液晶表示装置。
【0025】
［項目１４］
前記配向膜によって規定される前記初期配向方位は、前記行方向に略平行である、項目１から１３のいずれかに記載の液晶表示装置。
前記配向膜によって規定される前記初期配向方位は、前記行方向に略平行である、項目１から１３のいずれかに記載の液晶表示装置。
【発明の効果】
【0026】
本発明の実施形態によると、ＦＦＳモードの液晶表示装置の開口率のいっそうの向上を図ることができる。
【図面の簡単な説明】
【0027】
【図1】本発明の実施形態による液晶表示装置１００を模式的に示す平面図である。
【図3】画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されたときの、液晶分子３１の配向状態を模式的に示す図である。
【図4】比較例の液晶表示装置９００を模式的に示す平面図である。
【図5】液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる様子を模式的に示す図である。
【図6】液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる様子を模式的に示す図である。
【図7】液晶表示装置１００を模式的に示す平面図である。
【図8】共通電極ＣＥのスリット１５ａを拡大して示す図である。
【図9】スリット１５ａ１の短辺ｓｓ近傍を拡大して示す図である。
【図10】共通電極ＣＥのスリット１５ａを拡大して示す図である。
【図11A】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11B】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11C】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11D】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11E】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11F】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11G】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図11H】アクティブマトリクス基板１０の製造工程を示す工程断面図である。
【図12】本発明の実施形態による他の液晶表示装置２００を模式的に示す平面図である。
【図14】画素電極ＰＥおよび共通電極ＣＥによって生成されるフリンジ電界ＦＥ、ソース配線１３の電位による電界Ｅ、および、スリット１５ａの短辺ｓｓ近傍に生成されるフリンジ電界ＦＥ’の向きを説明するための図である。
【図15】本発明の実施形態によるさらに他の液晶表示装置３００を模式的に示す平面図である。
【図17】画素コンタクトホールＣＨ近傍における共通電極ＣＥおよび接続電極ＣｏＥを示す図である。
【図18】本発明の実施形態によるさらに他の液晶表示装置４００を模式的に示す平面図である。
【図20】画素コンタクトホールＣＨ近傍における画素電極ＰＥを示す図である。
【発明を実施するための形態】
【0028】
以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。
【0029】
［実施形態１］
図１および図２を参照しながら、本実施形態における液晶表示装置１００を説明する。図１は、液晶表示装置１００を模式的に示す平面図である。図２は、液晶表示装置１００を模式的に示す断面図であり、図１中の２Ａ－２Ａ’線に沿った断面を示している。なお、図１には、液晶層３０に電界が印加されていない状態が示されている。
図１および図２を参照しながら、本実施形態における液晶表示装置１００を説明する。図１は、液晶表示装置１００を模式的に示す平面図である。図２は、液晶表示装置１００を模式的に示す断面図であり、図１中の２Ａ－２Ａ’線に沿った断面を示している。なお、図１には、液晶層３０に電界が印加されていない状態が示されている。
【0030】
液晶表示装置１００は、図２に示すように、アクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向するように設けられた対向基板２０と、アクティブマトリクス基板１０と対向基板２０の間に設けられた液晶層３０とを備える。また、液晶表示装置１００は、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する。複数の画素のそれぞれは、行方向（図１中の左右方向）に画素短手方向ＤＳが規定され、列方向（図１中の上下方向）に画素長手方向ＤＬが規定される形状を有する。液晶表示装置１００は、さらに、少なくとも液晶層３０を介して互いに対向する一対の偏光板４１および４２を備え、ノーマリブラックモードで表示を行う。
【0031】
液晶層３０は、ここでは、ポジ型のネマチック液晶材料から形成されている。つまり、液晶層３０に含まれる液晶分子３１は、正の誘電異方性を有する。なお、液晶層３０は、ネガ型のネマチック液晶材料から形成されていてもよい。つまり、液晶分子３１は、負の誘電異方性を有していてもよい。
【0032】
アクティブマトリクス基板１０は、基板１０ａと、複数の画素のそれぞれに対応して設けられた薄膜トランジスタ（ＴＦＴ）１１と、行方向に延びる複数のゲート配線１２と、行方向に交差するように延びる複数のソース配線１３と、液晶層３０に接するように設けられた配向膜１４と、フリンジ電界を生成し得る第１電極１５および第２電極１６とを有する。
【0033】
基板１０ａは、透明で、絶縁性を有する。基板１０ａは、例えばガラス基板またはプラスチック基板である。
【0034】
ＴＦＴ１１は、基板１０ａに支持されている。ＴＦＴ１１は、半導体層１１ａ、ゲート電極１１ｇ、ソース電極１１ｓおよびドレイン電極１１ｄを含む。
【0035】
ゲート電極１１ｇは、基板１０ａ上に形成されている。ゲート電極１１ｇを覆うようにゲート絶縁層１７が形成されており、半導体層１１ａは、ゲート絶縁層１７上に形成されている。半導体層１１ａは、ゲート絶縁層１７を介してゲート電極１１ｇに対向するチャネル領域１１ａｃと、チャネル領域１１ａｃの両側に位置するソース領域１１ａｓおよびドレイン領域１１ａｄとを含む。
【0036】
ソース電極１１ｓおよびドレイン電極１１ｄは、半導体層１１ａおよびゲート絶縁層１７上に形成されている。ソース電極１１ｓは、半導体層１１ａのソース領域１１ａｓに電気的に接続されており、ドレイン電極１１ｄは、半導体層１１ａのドレイン領域１１ａｄに電気的に接続されている。図示している例では、ソース電極１１ｓの下面の一部がソース領域１１ａｓの上面に接しており、そのことによって、ソース電極１１ｓがソース領域１１ａｓに電気的に接続されている。また、ドレイン電極１１ｄの下面の一部がドレイン領域１１ａｄの上面に接しており、そのことによって、ドレイン電極１１ｄがドレイン領域１１ａｄに電気的に接続されている。
【0037】
例示しているＴＦＴ１１では、ゲート電極１１ｇは、半導体層１１ａの下方、つまり、基板１０ａと半導体層１１ａとの間に配置されている。このように、ＴＦＴ１１は、ボトムゲート構造を有する。
【0038】
各ゲート配線１２は、対応するＴＦＴ１１のゲート電極１１ｇに電気的に接続されており、ＴＦＴ１１にゲート信号（走査信号）を供給する。図示している例では、各ゲート配線１２と、対応するＴＦＴ１１のゲート電極１１ｇとは一体に形成されている。
【0039】
各ソース配線１３は、対応するＴＦＴ１１のソース電極１１ｓに電気的に接続されており、ＴＦＴ１１にソース信号（表示信号）を供給する。図示している例では、各ソース配線１３と、対応するＴＦＴ１１のソース電極１１ｓとは一体に形成されている。
【0040】
配向膜１４は、液晶層３０に電界が印加されていないときの液晶分子３１の配向方位である初期配向方位Ｄｉを規定する。図１に示すように、液晶層３０がポジ型のネマチック液晶材料から形成されている場合の初期配向方位Ｄｉは、行方向に略平行である（つまり液晶分子３１の長軸はゲート配線１２が延びる方向と略一致している）。配向膜１４は、主として液晶分子３１の配向方位を規定する水平配向膜として機能する。なお、液晶層３０がネガ型のネマチック液晶材料で形成されている場合の初期初期配向方位Ｄｉは、列方向に略平行である（つまり液晶分子３１の長軸はソース配線１３が延びる方向と略一致している）。
【0041】
第１電極１５および第２電極１６によって生成されるフリンジ電界は、液晶分子３１を初期配向方位Ｄｉとは異なる方位に配向させる。第１電極１５および第２電極１６は、その一方が画素電極ＰＥであり、他方が共通電極ＣＥである。本実施形態では、第１電極１５が共通電極ＣＥであり、第２電極１６が画素電極ＰＥである。
【0042】
画素電極ＰＥ（第２電極１６）は、複数の画素のそれぞれに設けられており、ＴＦＴ１１に（より具体的にはＴＦＴ１１のドレイン電極１１ｄに）電気的に接続されている。図示している例では、画素電極ＰＥは、ゲート絶縁層１７およびドレイン電極１１ｄ上に形成されており、画素電極ＰＥの下面の一部がドレイン電極１１ｄの上面に接していることにより、ドレイン電極１１ｄに電気的に接続されている。また、図示している例では、画素電極ＰＥは、べた電極（スリットなどが設けられていない電極）である。画素電極ＰＥは、透明な導電材料（例えばＩＴＯやＩＺＯ（登録商標））から形成されている。なお、ここでは、画素電極ＰＥの下面の一部がドレイン電極１１ｄの上面に接する構成を例示したが、画素電極ＰＥの上面の一部がドレイン電極１１ｄの下面に接する構成を採用してもよい。
【0043】
共通電極ＣＥ（第１電極１５）は、複数の画素に共通に設けられ、例えば表示領域を囲むように配置された共通電圧配線に電気的に接続されている。この共通電圧配線を介して、共通電極ＣＥ（第１電極１５）に共通電圧が印加される。図示している例では、ＴＦＴ１１および画素電極ＰＥを覆うように層間絶縁層１８が形成されており、層間絶縁層１８上に共通電極ＣＥが形成されている。つまり、共通電極ＣＥは、層間絶縁層１８を介して画素電極ＰＥ上に設けられている。共通電極ＣＥは、透明な導電材料（例えばＩＴＯやＩＺＯ（登録商標））から形成されている。
【0044】
共通電極ＣＥ（第１電極１５）は、複数のスリット１５ａを有する。共通電極ＣＥのスリット１５ａの配置については、後に詳述する。
【0045】
対向基板２０は、基板２０ａと、基板２０ａに支持された遮光層２１およびカラーフィルタ層２２と、液晶層３０に接するように設けられた配向膜２４とを有する。
【0046】
基板２０ａは、透明で、絶縁性を有する。基板２０ａは、例えばガラス基板またはプラスチック基板である。
【0047】
遮光層２１は、ブラックマトリクスとも呼ばれる。図１には、遮光層２１の形状（外縁２１ａ）が点線で示されている。遮光層２１は、例えば、感光性を有する黒色樹脂材料から形成される。
【0048】
カラーフィルタ層２２は、典型的には、赤カラーフィルタ２２Ｒ、緑カラーフィルタ２２Ｇおよび青カラーフィルタ２２Ｂを含む。赤カラーフィルタ２２Ｒ、緑カラーフィルタ２２Ｇおよび青カラーフィルタ２２Ｂは、例えば、感光性を有する着色樹脂材料から形成される。
【0049】
図示している例では、カラーフィルタ層２２を覆うようにオーバーコート層（平坦化層）２３が設けられており、配向膜２４は、オーバーコート層２３上に形成されている。
【0050】
配向膜２４によって規定される液晶分子３１の配向方位は、配向膜１４によって規定される液晶分子３１の配向方位（初期配向方位Ｄｉ）と平行または反平行である。配向膜２４も、配向膜１４と同様、主として液晶分子３１の配向方位を規定する水平配向膜として機能する。
【0051】
配向膜１４および２４によって規定される液晶分子３１のプレチルト角は、典型的には２°以下に設定されている。なお、液晶分子３１のプレチルト角は、０．１°以上３．０°以下であることが好ましい。配向膜１４および２４は、有機材料から形成されていてもよいし、無機材料から形成されていてもよい。また、配向膜１４および２４に施される配向処理は、光配向処理でもよいし、ラビング処理でもよい。
【0052】
液晶層３０の厚さは、柱状スペーサ２７によって規定される。図示している例では、柱状スペーサ２７は、オーバーコート層２３上に形成されている。柱状スペーサ２７は、例えば感光性を有する樹脂材料から形成され得る。
【0053】
一対の偏光板４１および４２は、クロスニコルに配置されている。一対の偏光板４１および４２の一方の透過軸は、初期配向方位Ｄｉに略平行であり、他方の透過軸は、初期配向方位Ｄｉに略直交する。なお、図２には、アクティブマトリクス基板１０および対向基板２０の液晶層３０とは反対側に偏光板４１および４２が設けられているが、偏光板４１および４２の配置はこれに限定されるものではない。
【0054】
ここで、共通電極ＣＥ（第１電極１５）の複数のスリット１５ａの配置を説明する。
【0055】
複数のスリット１５ａのそれぞれは、図１に示すように、画素短手方向ＤＳに対してなす鋭角が、画素長手方向ＤＬに対してなす鋭角よりも小さくなるように延びている。つまり、各スリット１５ａは、画素短手方向ＤＳに対してやや傾斜するように延びており、共通電極ＣＥにおけるスリット１５ａの配置は、「横向き配置」である。
【0056】
複数のスリット１５ａは、画素短手方向ＤＳに対して時計回りに鋭角θ１をなすように延びる複数の第１スリット１５ａ１と、画素短手方向ＤＳに対して反時計回りに鋭角θ２をなすように延びる複数の第２スリット１５ａ２とを含んでいる。図示している例では、第１スリット１５ａ１は画素の下半分に配置されており、第２スリット１５ａ２は画素の上半分に配置されている。つまり、共通電極ＣＥは、各画素において、第１スリット１５ａ１が形成された第１領域Ｒ１と、第２スリット１５ａ２が形成された第２領域Ｒ２とを有する。第２領域Ｒ２は、画素長手方向ＤＬに沿って第１領域Ｒ１に隣接している。以下では、第１領域Ｒ１を「第１スリット形成領域」と呼び、第２領域Ｒ２を「第２スリット形成領域」と呼ぶことがある。
【0057】
第１スリット１５ａ１が画素短手方向ＤＳとなす鋭角θ１、および、第２スリット１５ａ２が画素短手方向ＤＳとなす鋭角θ２は、典型的には略同一であり、例えば３°以上２０°以下である。また、各スリット１５ａの幅は、例えば２μｍ以上８μｍ以下であり、隣接するスリット１５ａ同士の間隔は、例えば１μｍ以上７μｍ以下である。また、スリット１５ａの個数は、図１で例示しているものに限定されない。
【0058】
図３は、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されたときの、液晶分子３１の配向状態を模式的に示す図である。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されると、液晶層３０にフリンジ電界ＦＥが生成される。平面視における（表示面法線方向から見たときの）フリンジ電界ＦＥの方向は、共通電極ＣＥのスリット１５ａが延びる方向に対して直交する方向である。ここで、液晶層３０がポジ型のネマチック液晶材料から形成されている場合、液晶分子３１には、液晶分子３１の長軸がこの方向に近付くように配向方向を変化させるトルクが作用する。そのため、画素の下半分（共通電極ＣＥの第１スリット形成領域Ｒ１）では、液晶分子３１は反時計回りに回転し、画素の上半分（共通電極ＣＥの第２スリット形成領域Ｒ２）では、液晶分子３１は時計回りに回転する。このように、画素電極ＰＥおよび共通電極ＣＥによって生成されるフリンジ電界ＦＥは、液晶分子３１を初期配向方位Ｄｉとは異なる方位に配向させる。
【0059】
本実施形態の液晶表示装置１００では、各ソース配線１３は、行方向に交差するように延びているが、一直線状ではない。以下、ソース配線１３の構成をより具体的に説明する。
【0060】
ソース配線１３は、図１に示すように、平面視において（つまり表示面法線方向から見たとき）、共通電極ＣＥの第１領域Ｒ１と第２領域Ｒ２との境界ＢＤに対応する位置で屈曲している。ここで、第１領域Ｒ１と第２領域Ｒ２との境界ＢＤとは、第１領域Ｒ１の第１スリット１５ａ１のうちもっとも第２領域Ｒ２に近い位置に配置される第１スリット１５ａ１からの距離と、第２領域Ｒ２の第２スリット１５ａ２のうちもっとも第１領域Ｒ１に近い位置に配置される第２スリット１５ａ２からの距離と、が略等しい位置となる仮想線をいう。ソース配線１３は、この仮想線上、または、この仮想線の延長線上で屈曲している。ソース配線１３の第１スリット領域Ｒ１に隣接する部分（以下「第１部分」と呼ぶ）１３ａは、列方向に対して傾斜した（つまり画素長手方向ＤＬに対しても傾斜した）第１方向Ｄ１に延びている。これに対し、ソース配線１３の第２スリット領域Ｒ２に隣接する部分（以下「第２部分」と呼ぶ）１３ｂは、列方向に対して傾斜し（つまり画素長手方向ＤＬに対しても傾斜し）、且つ、第１方向Ｄ１とは異なる第２方向Ｄ２に延びている。
【0061】
図示している例では、ソース配線１３の第１部分１３ａは、画素長手方向ＤＬに対して反時計回りに鋭角θ３をなすように延びており、ソース配線１３の第２部分１３ｂは、画素長手方向ＤＬに対して時計回りに鋭角θ４をなすように延びている。ソース配線１３の第１部分１３ａが画素長手方向ＤＬとなす鋭角θ３、および、ソース配線１３の第２部分１３ｂが画素長手方向ＤＬとなす鋭角θ４は、典型的には略同一であり、例えば３°以上２０°以下である。
【0062】
本実施形態の液晶表示装置１００では、ソース配線１３がこのような構成を有していることにより、開口率のいっそうの向上を図ることができる。以下、この理由を、図４に示す比較例の液晶表示装置９００と比較して説明する。
【0063】
比較例の液晶表示装置９００は、ソース配線１３が、共通電極ＣＥの第１領域Ｒ１と第２領域Ｒ２との境界ＢＤに対応する位置で屈曲しておらず、一直線状である点において、液晶表示装置１００と異なっている。
【0064】
既に説明したように、ソース配線１３からスリット１５ａの端までの距離ｘ１、ｘ１’（それぞれ図１、図４参照）や、遮光層（ブラックマトリクス）２１からスリット端までの距離ｘ２、ｘ２’（それぞれ図１、図４参照）をある程度以上確保することにより、ソース信号が画素に保持される期間においてソース配線１３の電位が表示に与える悪影響や、斜め方向からの観察時に色が混ざって見える混色不良などを抑制することができる。
【0065】
本実施形態の液晶表示装置１００と、比較例の液晶表示装置９００とで、同じ画素サイズで同じ配置ルール（つまりｘ１＝ｘ１’、ｘ２＝ｘ２’）を採用した場合、以下に説明する理由から、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１は、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる。そのため、本実施形態の液晶表示装置１００では、比較例の液晶表示装置９００よりも、表示に寄与する領域が大きくなり、透過率が高くなる３。つまり、本実施形態の液晶表示装置１００では、開口率のいっそうの向上を図ることができる。
【0066】
以下、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる理由を説明する。
【0067】
ソース配線１３の傾斜角（鋭角θ３、θ４）がそれほど大きくない場合、隣接するソース配線１３間の距離は、本実施形態の液晶表示装置１００と、比較例の液晶表示装置９００とで同等であり、スリット１５ａの長さは、ソース配線１３が延びる方向と直交するようにスリット１５ａが配置されている場合（つまりソース配線１３が延びる方向とスリット１５ａが延びる方向とが直交関係にある場合）にもっとも小さくなる。本実施形態の液晶表示装置１００では、比較例の液晶表示装置９００と比較して、ソース配線１３が延びる方向とスリット１５ａが延びる方向とが直交関係からいっそう遠ざかるので、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１は、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる。
【0068】
図５は、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる様子を模式的に示す図である。図５中、実線ＳＬは、比較例の液晶表示装置９００におけるソース配線１３に対応しており、屈曲した点線ＤｏＬは、本実施形態の液晶表示装置１００におけるソース配線１３に対応している。また、図５中の角θＡは、ソース配線１３の傾斜角（鋭角θ３、θ４）に対応し、角θＢは、スリット１５ａの傾斜角（鋭角θ１、θ２）に対応している。
【0069】
比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２が実線矢印ＳＡの長さで表されるとすると、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１は、実線矢印ＳＡの長さに、点線矢印ＤＡの長さを足したものとなる。つまり、本実施形態の液晶表示装置１００では、点線矢印ＤＡの分だけスリット１５ａが長くなる。
【0070】
図６も、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなる様子を模式的に示す図である。図６中、比較例の液晶表示装置９００におけるソース配線１３は実線で示されており、本実施形態の液晶表示装置１００におけるソース配線１３は点線で示されている。また、図６では、ソース配線１３からスリット１５ａの端までの距離ｘ（図１中の距離ｘ１、図４中の距離ｘ１’に対応）が示されている。
【0071】
図６からも、本実施形態の液晶表示装置１００におけるスリット１５ａの長さＬ１が、比較例の液晶表示装置９００におけるスリット１５ａの長さＬ２よりも大きくなることがわかる。ここで、ソース配線１３の幅をｗ、画素短手方向ＤＳにおける画素ピッチをｐとし、本実施形態の液晶表示装置１００におけるスリット１５ａの長さおよび比較例の液晶表示装置９００におけるスリット１５ａの長さを両方ともＬと表記すると、スリット１５ａの長さＬは、下記式で表される。
Ｌ＝｛ｐ－（ｗ＋２ｘ）／ｃｏｓθＡ｝×｛ｃｏｓθＡ／ｃｏｓ（θＡ＋θＢ）｝
Ｌ＝｛ｐ－（ｗ＋２ｘ）／ｃｏｓθＡ｝×｛ｃｏｓθＡ／ｃｏｓ（θＡ＋θＢ）｝
【0072】
実際に想定される設計の範囲（例えばθＡ、θＢがそれぞれ３°～２０°）内では、画素ピッチｐが極端に小さい場合や、ソース配線１３の幅ｗが極端に大きい場合、ソース配線１３からスリット１５ａの端までの距離ｘが極端に大きい場合でなければ、スリット１５ａの長さＬは、ソース配線１３の傾斜角θＡやスリット１５ａの傾斜角θＢが大きいほど大きくなる。
【0073】
ここで、図７を参照しながら、画素電極ＰＥの形状を説明する。図７に示すように、画素電極ＰＥは、共通電極ＣＥの第１領域Ｒ１と第２領域Ｒ２との境界ＢＤに対応する位置で屈曲している。画素電極ＰＥの外縁のうち、画素短手方向ＤＳにおける両端に対応する２つの部分１６ａをそれぞれ画素電極ＰＥの「長辺」と呼ぶとすると、これら一対の長辺１６ａは、それぞれ、ソース配線１３の第１部分１３ａに隣接して第１部分１３ａが延びる方向と同じ方向に延びる部分１６ａ１と、ソース配線１３の第２部分１３ｂに隣接して第２部分１３ｂが延びる方向と同じ方向に延びる部分１６ａ２とを含んでいる。
【0074】
続いて、本実施形態の液晶表示装置１００の好ましい構成を説明する。
【0075】
図示している例では、柱状スペーサ２７は、平面視においてＴＦＴ１１のチャネル領域１１ａｃに重なるように配置されている。柱状スペーサ２７がこのように配置されていることにより、遮光層２１のうちのＴＦＴ１１のチャネル領域１１ａｃを遮光するための部分（以下では「ＴＦＴ遮光部」と呼ぶ）が、柱状スペーサ２７の周囲の配向乱れ（あるいは柱状スペーサ２７による配向膜１４の削れに起因する輝点）を遮光するための部分を兼ねることができる。そのため、開口率の低下を抑制することができる。また、ＴＦＴ遮光部は、画素のうち、表示への寄与が少ない部分、すなわち、スリット１５ａが形成されていない部分（図示している例では画素の左上および左下の部分）に重なっていることが好ましい。なお、図示している例では、ソース配線１３は、第１スリット形成領域Ｒ１と第２スリット形成領域Ｒ２との境界ＢＤに対応する位置だけでなく、ソース配線１３とゲート配線１２との交差部近傍においても屈曲している。ＴＦＴ１１の位置の調整のために、このような構成を採用してもよい。
【0076】
また、ここでは、配向膜１４および２４によって規定される初期配向方位は、行方向に略平行である（つまりゲート配線１２が延びる方向と略一致している）。これにより、ラビング処理等の配向処理に起因する柱状スペーサ２７の周囲（ラビング処理の際に柱状スペーサ２７の陰になる部分であって、配向膜２４による配向規制力が弱い部分）の配向不良をゲート配線１２や遮光層２１で遮光することができ、コントラスト比を高く維持することができる。
【0077】
なお、ソース配線１３の延びる方向とそれに隣接するスリット１５ａの延びる方向とが略平行な領域が存在すると、その領域では配向不良が生じやすい。本実施形態では、ソース配線１３の延びる方向とそれに隣接するスリット１５ａの延びる方向とが略平行な領域が実質的に存在しないので、そのような配向不良の発生が抑制される。
【0078】
図８は、共通電極ＣＥのスリット１５ａを拡大して示す図である。各スリット１５ａは、略四角形状（図示している例では略平行四辺形状）であり、各スリット１５ａの外縁は、一対の長辺ｌｓと、一対の短辺ｓｓとを有する。一対の短辺ｓｓは、各スリット１５ａの画素短手方向ＤＳにおける両端に位置している。
【0079】
各第１スリット１５ａ１の一対の短辺ｓｓのそれぞれは、第１方向Ｄ１（ソース配線１３の第１部分１３ａが延びる方向）に対してやや傾斜しており、より具体的には、５°以上３０°以下の角をなしている。また、各第２スリット１５ａ２の一対の短辺ｓｓのそれぞれは、第２方向Ｄ２（ソース配線１３の第２部分１３ｂが延びる方向）に対してやや傾斜しており、より具体的には、５°以上３０°以下の角をなしている。すなわち、各第１スリット１５ａ１の一対の短辺ｓｓのそれぞれと、各第２スリット１５ａ２の一対の短辺ｓｓのそれぞれは、画素電極ＰＥの長辺１６ａ（部分１６ａ１、１６ａ２）に対して傾斜している。このような構成により、第１スリット１５ａ１の短辺ｓｓが第１方向Ｄ１に平行である場合や、第２スリット１５ａ２の短辺ｓｓが第２方向Ｄ１に平行である場合に比べ、スリット１５ａの短辺ｓｓ近傍に生成されるフリンジ電界により液晶分子３１の回転する向きが、スリット１５ａによる本来のフリンジ電界ＦＥにより液晶分子３１の回転する向き（図３参照）に近い領域が大きくなるため、画素の外周近傍に生じる暗部を縮小することができる。
【0080】
図９に、スリット１５ａ１の短辺ｓｓ近傍を拡大して示す。スリット１５ａ１の短辺ｓｓは、設計上は直線状であっても、図９に示すように、製造上の不可避の理由によって丸まってしまう（つまりパターンがなまってしまう）ことがあり得る。
【0081】
第１スリット１５ａ１の短辺ｓｓが、第１方向Ｄ１に対してやや傾斜するように設計されている場合、たとえ丸まったとしても、短辺ｓｓの第２領域Ｒ２側の端ｅ１からソース配線１３までの距離ｄ１よりも、短辺ｓｓの第２領域Ｒ２とは反対側の端ｅ２からソース配線１３までの距離ｄ２の方が大きい。また、第２スリット１５ａ２の短辺ｓｓが、第２方向Ｄ２に対してやや傾斜するように設計されている場合、たとえ丸まったとしても、短辺ｓｓの第１領域Ｒ１側の端ｅ３からソース配線１３までの距離ｄ３よりも、短辺ｓｓの第１領域Ｒ１とは反対側の端ｅ４からソース配線１３までの距離ｄ４の方が大きい。
【0082】
図１０は、共通電極ＣＥ（第１電極１５）のスリット１５ａの構成の他の例を示す図である。図１０に示す例では、図８に示した例と同様に、各第１スリット１５ａ１の一対の短辺ｓｓのそれぞれは、第１方向Ｄ１に対してやや傾斜して（５°以上３０°以下の角をなして）おり、各第２スリット１５ａ２の一対の短辺ｓｓのそれぞれは、第２方向Ｄ２に対してやや傾斜して（５°以上３０°以下の角をなして）いるので、画素の外周近傍に生じる暗部を縮小することができる。
【0083】
また、図１０に示す例では、各スリット１５ａは、その両端近傍において屈曲している。より具体的には、各スリット１５ａの両端部１５ａｅは、画素短手方向ＤＳに対して、他の部分よりも大きな角度で（つまり第１スリット１５ａ１の両端部１５ａｅは鋭角θ1よりも大きな角度で、第２スリット１５ａ２の両端部１５ａｅは鋭角θ2よりも大きな角度で）傾斜している。スリット１５ａに、このような構成が採用されることにより、暗部を縮小する効果をいっそう高くすることができる。
【0084】
［液晶表示装置の製造方法］
液晶表示装置１００の製造方法を説明する。対向基板２０の製造および液晶層３０の形成は、公知の種々の方法により行うことができるので、ここではその説明を省略し、以下では、図１１Ａから図１１Ｈを参照しながら、アクティブマトリクス基板１０の製造方法を説明する。
液晶表示装置１００の製造方法を説明する。対向基板２０の製造および液晶層３０の形成は、公知の種々の方法により行うことができるので、ここではその説明を省略し、以下では、図１１Ａから図１１Ｈを参照しながら、アクティブマトリクス基板１０の製造方法を説明する。
【0085】
まず、図１１Ａに示すように、基板１０ａ上にゲート電極１１ｇを形成する。このとき、ゲート配線１２も形成される。例えば、基板１０ａ上にスパッタ法により導電膜を堆積し、この導電膜をフォトリソグラフィプロセスでパターニングすることによって、ゲート電極１１ｇおよびゲート配線１２を形成することができる。
【0086】
次に、図１１Ｂに示すように、ゲート電極１１ｇおよびゲート配線１２を覆うようにゲート絶縁層１７を形成する。ゲート絶縁層１７は、例えばＣＶＤ法により形成することができる。ゲート絶縁層１７は、例えば、下層として窒化シリコン（ＳｉＮｘ）層、上層として酸化シリコン（ＳｉＯ２）層を含む積層構造を有していてもよい。
【0087】
続いて、図１１Ｃに示すように、ゲート絶縁層１７上に、半導体層１１ａを形成する。例えば、ゲート絶縁層１７上に半導体膜を堆積し、この半導体膜をフォトリソグラフィプロセスでパターニングすることによって、半導体層１１ａを形成することができる。半導体層の材料として、例えば、酸化物半導体を好適に用いることができるが、勿論これに限定されるものではない。
【0088】
その後、図１１Ｄに示すように、ソース電極１１ｓ、ドレイン電極１１ｄおよびソース配線１３を形成する。例えば、半導体層１１ａおよびゲート絶縁層１７上に導電膜を堆積し、この導電膜をフォトリソグラフィプロセスでパターニングすることによって、ソース電極１１ｓ、ドレイン電極１１ｄおよびソース配線１３を形成することができる。
【0089】
次に、図１１Ｅに示すように、画素電極ＰＥ（第２電極１６）を形成する。例えば、透明導電膜を堆積し、この透明導電膜をフォトリソグラフィプロセスでパターニングすることによって、画素電極ＰＥを形成することができる。透明導電膜の材料としては、例えばＩＴＯを用いることができる。
【0090】
続いて、図１１Ｆに示すように、ＴＦＴ１１、ソース配線１３および画素電極ＰＥを覆うように層間絶縁層１８を形成する。層間絶縁層１８は、例えばＣＶＤ法を用いて無機絶縁材料を堆積することによって形成することができる。層間絶縁層１８は、例えば、下層として酸化シリコン（ＳｉＯ２）層、上層として窒化シリコン（ＳｉＮｘ）層を含む積層構造を有していてもよい。
【0091】
その後、層間絶縁層１８に対してフォトリソグラフィプロセスでパターニングを行うことにより、層間絶縁層１８の所定の位置にコンタクトホールを形成する。本実施形態では、表示領域内にはコンタクトホールは形成されない。
【0092】
次に、図１１Ｇに示すように、層間絶縁層１８上に共通電極ＣＥ（第１電極１５）を形成する。例えば、層間絶縁層１８上に透明導電膜を堆積し、この透明導電膜をフォトリソグラフィプロセスでパターニングすることによって、複数のスリット１５ａを有する共通電極ＣＥを形成することができる。透明導電膜の材料としては、例えばＩＴＯを用いることができる。
【0093】
その後、図１１Ｈに示すように、共通電極ＣＥを覆うように全面に配向膜１４を形成することにより、アクティブマトリクス基板１０が得られる。
【0094】
［実施形態２］
図１２および図１３を参照しながら、本実施形態における液晶表示装置２００を説明する。図１２は、液晶表示装置２００を模式的に示す平面図である。図１３は、液晶表示装置２００を模式的に示す断面図であり、図１２中の１３Ａ－１３Ａ’線に沿った断面を示している。以下では、液晶表示装置２００が実施形態１の液晶表示装置１００と異なる点を中心に説明を行う。
図１２および図１３を参照しながら、本実施形態における液晶表示装置２００を説明する。図１２は、液晶表示装置２００を模式的に示す平面図である。図１３は、液晶表示装置２００を模式的に示す断面図であり、図１２中の１３Ａ－１３Ａ’線に沿った断面を示している。以下では、液晶表示装置２００が実施形態１の液晶表示装置１００と異なる点を中心に説明を行う。
【0095】
液晶表示装置２００は、共通電極ＣＥ（第１電極１５）が、平面視において複数のソース配線１３に重なる領域に形成された複数の開口部１５ｂを有する点において、実施形態１の液晶表示装置１００と異なっている。
【0096】
複数の開口部１５ｂのそれぞれは、各画素のＴＦＴ１１近傍以外の領域において、ソース配線１３の第１部分１３ａおよび第２部分１３ｂに重なるように延びている（つまり第１領域Ｒ１と第２領域Ｒ２との境界ＢＤに対応する位置で屈曲する形状である）。複数の開口部１５ｂは、画素長手方向ＤＬに沿って、およそＴＦＴ１１の大きさに対応する間隔を空けて並んで配置されており、ソース配線１３は、ＴＦＴ１１近傍以外では、共通電極ＣＥに重なっていない。
【0097】
本実施形態の液晶表示装置２００では、共通電極ＣＥが上述したような開口部１５ｂを有しているので、ソース配線１３と共通電極ＣＥの間に形成される容量が低減される。従って、ソース配線１３の負荷を小さくできる。そのため、充電性能が高まって信号遅延が改善され、表示品位が向上する。
【0098】
なお、画素長手方向ＤＬに並ぶ複数の画素、または、画素長手方向ＤＬに並ぶすべての画素において、開口部１５ｂが連続するように設けられた場合、ソース配線１３と共通電極ＣＥとの間に形成される容量はさらに低減されるが、表示領域内で位置ごとに共通電極ＣＥの共通電圧が異なることで表示不良が生じるおそれがある。そのため、開口部１５ｂを連続させないことが好ましい場合がある。また、開口部１５ｂの、画素長手方向ＤＬにおいて互いに対向する辺の周囲においては、ソース配線１３の電位によって生成される電界の影響によって、液晶分子３１が意図しない方向に配向して表示品位が低下するおそれがある。そのため、開口部１５ｂの、画素長手方向ＤＬにおいて互いに対向する辺、すなわち、開口部１５ｂが形成されない領域は、表示への寄与がより小さい領域に位置することが好ましい。本実施形態では、ＴＦＴ１１近傍、すなわち、柱状スペーサ２７やＴＦＴ１１のチャネル領域１１ａｃに対応して配置された遮光膜と重畳するように、開口部１５ｂが形成されない領域が位置しており、表示品位を維持しつつ、共通電圧のばらつきが大きくなることが抑制される。
【0099】
なお、共通電極ＣＥが上述したような開口部１５ｂを有している場合、ソース配線１３が共通電極ＣＥによって電気的に遮蔽されなくなるので、表示信号が画素に保持される期間においてソース配線１３の電位によって生成される電界の影響によって、液晶分子３１が意図しない方向に配向して表示品位が低下するおそれがある。しかしながら、本実施形態では、図１４に示すように、ソース配線１３の電位による電界Ｅの向きは、画素電極ＰＥおよび共通電極ＣＥによって生成されるフリンジ電界ＦＥの向きと略直交している（スリット１５ａの短辺ｓｓ近傍に生成されるフリンジ電界ＦＥ’の向きと略平行であるともいえる）ので、ソース配線１３の電位に起因する表示品位の低下（光漏れ）が抑制される。
【0100】
なお、既に説明したように、ソース配線１３の延びる方向とそれに隣接するスリット１５ａの延びる方向とが略平行な領域が存在すると、その領域では配向不良が生じやすく、そのような配向不良は、ソース配線１３が共通電極ＣＥによって電気的に遮蔽されない構成において、顕著になりやすい。しかしながら、本実施形態では、ソース配線１３の延びる方向とそれに隣接するスリット１５ａの延びる方向とが略平行な領域が実質的に存在しないので、そのような配向不良の発生が抑制される。
【0101】
また、本実施形態においても、第１スリット１５ａ１の短辺ｓｓが第１方向Ｄ１に対してやや傾斜しており（より具体的には５°以上３０°以下の角をなしており）、第２スリット１５ａ２の短辺ｓｓが第２方向Ｄ２に対してやや傾斜している（より具体的には５°以上３０°以下の角をなしている）。これにより、ソース配線１３が共通電極ＣＥによって電気的に遮蔽されない場合でも、スリット１５ａ１の短辺ｓｓ近傍において液晶分子３１の配向がソース配線１３の電位の影響を受けにくくなる。
【0102】
本実施形態の液晶表示装置２００のアクティブマトリクス基板１０は、実施形態１の液晶表示装置１００のアクティブマトリクス基板１０と同様にして製造され得る。ただし、共通電極ＣＥを形成するために透明導電膜をパターニングする際、スリット１５ａだけでなく開口部１５ｂも形成される。
【0103】
［実施形態３］
図１５および図１６を参照しながら、本実施形態における液晶表示装置３００を説明する。図１５は、液晶表示装置３００を模式的に示す平面図である。図１６は、液晶表示装置３００を模式的に示す断面図であり、図１５中の１６Ａ－１６Ａ’線に沿った断面を示している。以下では、液晶表示装置３００が実施形態２の液晶表示装置２００と異なる点を中心に説明を行う。
図１５および図１６を参照しながら、本実施形態における液晶表示装置３００を説明する。図１５は、液晶表示装置３００を模式的に示す平面図である。図１６は、液晶表示装置３００を模式的に示す断面図であり、図１５中の１６Ａ－１６Ａ’線に沿った断面を示している。以下では、液晶表示装置３００が実施形態２の液晶表示装置２００と異なる点を中心に説明を行う。
【0104】
液晶表示装置３００は、画素電極ＰＥ（第２電極１６）が、基板１０ａとゲート絶縁層１７との間に設けられている（つまり画素電極ＰＥが最下層に配置されている）点において、実施形態２の液晶表示装置２００と異なっている。画素電極ＰＥが基板１０ａとゲート絶縁層１７との間に設けられているので、画素電極ＰＥと共通電極ＣＥとの間には、ゲート絶縁層１７と、層間絶縁層１８とが位置している。
【0105】
ゲート絶縁層１７および層間絶縁層１８は、画素電極ＰＥの一部を露出させる画素コンタクトホールＣＨを有する。アクティブマトリクス基板１０は、共通電極ＣＥと同一の透明導電膜から形成された接続電極ＣｏＥをさらに有しており、ＴＦＴ１１のドレイン電極１１ｄと、画素電極ＰＥとは、画素コンタクトホールＣＨにおいて接続電極ＣｏＥを介して電気的に接続されている。
【0106】
図１７は、画素コンタクトホールＣＨ近傍における共通電極ＣＥおよび接続電極ＣｏＥを示す図である。共通電極ＣＥと接続電極ＣｏＥとは、電気的に分離されている必要があるので、図１７に示すように、共通電極ＣＥと接続電極ＣｏＥとの間には所定の間隙が存在している。
【0107】
本実施形態の液晶表示装置３００では、画素電極ＰＥと共通電極ＣＥとの間に、ゲート絶縁層１７と層間絶縁層１８とが位置しているので、画素電極ＰＥと共通電極ＣＥとの電極間距離を大きくすることが容易であり、実施形態２の液晶表示装置２００に比べて画素容量を小さくすることができる。そのため、画素への充電を十分に行うことが容易となり、表示品位の向上を図ることができる。また、ＴＦＴ１１のサイズを縮小することが可能となるので、開口率の向上を図ることもできる。
【0108】
本実施形態の液晶表示装置３００のアクティブマトリクス基板１０は、実施形態２の液晶表示装置２００のアクティブマトリクス基板１０とほぼ同様にして製造され得る。ただし、画素電極ＰＥを形成する工程は、ゲート電極１１ｇ等を形成する工程と、ゲート絶縁層１７を形成する工程との間に行われる。また、層間絶縁層１８の形成後にコンタクトホールを形成する工程において、表示領域内に画素コンタクトホールＣＨが形成され、共通電極ＣＥを形成する工程において、接続電極ＣｏＥも形成される。なお、画素電極ＰＥを形成する工程を、ゲート電極１１ｇ等を形成する工程の前に行ってもよい。さらに、ゲート電極１１ｇおよびゲート配線１２を形成するための導電膜と、画素電極ＰＥを形成するための透明導電膜のパターニングを、ハーフトーンマスクを用いて一括して行ってもよい。この場合、ゲート電極１１ｇおよびゲート配線１２は、下層側が画素電極ＰＥを形成するための透明導電膜と同じ導電膜で形成された積層構造となる。これにより、製造プロセスを短縮してコストの低減を図ることができる。
【0109】
［実施形態４］
図１８および図１９を参照しながら、本実施形態における液晶表示装置４００を説明する。図１８は、液晶表示装置４００を模式的に示す平面図である。図１９は、液晶表示装置４００を模式的に示す断面図であり、図１８中の１９Ａ－１９Ａ’線に沿った断面を示している。以下では、液晶表示装置４００が実施形態１の液晶表示装置１００と異なる点を中心に説明を行う。
図１８および図１９を参照しながら、本実施形態における液晶表示装置４００を説明する。図１８は、液晶表示装置４００を模式的に示す平面図である。図１９は、液晶表示装置４００を模式的に示す断面図であり、図１８中の１９Ａ－１９Ａ’線に沿った断面を示している。以下では、液晶表示装置４００が実施形態１の液晶表示装置１００と異なる点を中心に説明を行う。
【0110】
液晶表示装置４００は、第１電極１５が画素電極ＰＥであり、第２電極１６が共通電極ＣＥである点、つまり、画素電極ＰＥが少なくとも１層の絶縁層を介して共通電極ＣＥ上に設けられている点、および、画素電極ＰＥが複数のスリット１５ａを有する点において、実施形態１の液晶表示装置１００と異なっている。
【0111】
共通電極ＣＥは、基板１０ａとゲート絶縁層１７との間に設けられている（つまり共通電極ＣＥは最下層に配置されている）。そのため、画素電極ＰＥと共通電極ＣＥとの間には、ゲート絶縁層１７と、層間絶縁層１８とが位置している。
【0112】
図示している例では、共通電極ＣＥは、画素ごとに形成されており、表示領域内の複数の共通電極ＣＥは、一体的に形成されてはいない。アクティブマトリクス基板１０は、行方向に略平行に延びる複数の共通配線１９を有しており、複数の共通配線１９のそれぞれは、各画素行に配列された複数の画素の共通電極ＣＥに電気的に接続されている。すなわち、各画素行の複数の共通電極ＣＥは、共通配線１９を介して互いに電気的に接続されており、各画素の共通電極ＣＥは、対応する共通配線１９から共通電圧を供給される。共通配線１９は、ゲート配線１２と同じ導電膜から（つまりゲート配線１２と同層に）形成され得る。このような構成により、実施形態１の液晶表示装置１００に比べて、ソース配線１３と共通電極ＣＥの間に形成される容量が低減される。なお、画素電極ＰＥは、各画素において、第１スリット１５ａ１が形成された第１領域Ｒ１と、第２スリット１５ａ２が形成された第２領域Ｒ２とを有し、共通配線１９は、画素電極ＰＥの第１領域Ｒ１と第２領域Ｒ２との境界ＢＤに対応する位置に配置される。
【0113】
層間絶縁層１８は、ＴＦＴ１１のドレイン電極１１ｄの一部を露出させる画素コンタクトホールＣＨを有する。図２０は、画素コンタクトホールＣＨ近傍における画素電極ＰＥを示す図である。ＴＦＴ１１のドレイン電極１１ｄと、画素電極ＰＥとは、画素コンタクトホールＣＨにおいて電気的に接続されている。
【0114】
本実施形態の液晶表示装置４００では、画素電極ＰＥと共通電極ＣＥとの間に、ゲート絶縁層１７と層間絶縁層１８とが位置しているので、画素電極ＰＥと共通電極ＣＥとの電極間距離を大きくすることが容易であり、実施形態１の液晶表示装置１００に比べて画素容量を小さくすることができる。そのため、画素への充電を十分に行うことが容易となり、表示品位の向上を図ることができる。また、ＴＦＴ１１のサイズを縮小することが可能となるので、開口率の向上を図ることもできる。
【0115】
本実施形態の液晶表示装置４００のアクティブマトリクス基板１０は、実施形態１の液晶表示装置１００のアクティブマトリクス基板１０とほぼ同様にして製造され得る。ただし、共通電極ＣＥを形成する工程は、ゲート電極１１ｇ等を形成する工程とゲート絶縁層１７を形成する工程との間に行われ、画素電極ＰＥを形成する工程は、層間絶縁層１８にコンタクトホールを形成する工程の後に行われる。また、ゲート電極１１ｇ等を形成する工程において、共通配線１９も形成され、層間絶縁層１８にコンタクトホールを形成する工程では、表示領域内に画素コンタクトホールＣＨも形成される。なお、共通電極ＣＥを形成する工程を、ゲート電極１１ｇ等を形成する工程の前に行ってもよい。さらに、ゲート電極１１ｇおよびゲート配線１２を形成するための導電膜と、共通電極ＣＥを形成するための透明導電膜のパターニングを、ハーフトーンマスクを用いて一括して行ってもよい。この場合、ゲート電極１１ｇ、ゲート配線１２および共通配線１９は、下層側が共通電極ＣＥを形成するための透明導電膜と同じ導電膜で形成された積層構造となり、各画素行の複数の共通電極ＣＥは、共通電極ＣＥを形成するための透明導電膜から一体的に形成されることになる。これにより、製造プロセスを短縮してコストの低減を図ることができる。
【0116】
なお、共通配線１９は省略されてもよい。共通配線１９が省略される場合は、共通電極ＣＥと一体に形成され、隣接する共通電極ＣＥ同士を接続する接続部を、例えばソース配線１３の下方に設ければよい。例示したように共通配線１９を設ける場合は、比較的電気抵抗率の低い材料から共通配線１９を形成することにより、共通電位の安定化による表示品位の向上を図ることができる。
【0117】
［酸化物半導体ＴＦＴ］
各画素に設けられるＴＦＴ１１として、例えば、酸化物半導体ＴＦＴを好適に用いることができる。酸化物半導体ＴＦＴでは、活性層の材料として、酸化物半導体が用いられる。つまり、酸化物半導体ＴＦＴは、活性層として酸化物半導体層を含む。酸化物半導体は、近年、アモルファスシリコンや多結晶シリコンに代わる活性層材料として注目されている材料である。
各画素に設けられるＴＦＴ１１として、例えば、酸化物半導体ＴＦＴを好適に用いることができる。酸化物半導体ＴＦＴでは、活性層の材料として、酸化物半導体が用いられる。つまり、酸化物半導体ＴＦＴは、活性層として酸化物半導体層を含む。酸化物半導体は、近年、アモルファスシリコンや多結晶シリコンに代わる活性層材料として注目されている材料である。
【0118】
酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体層は、多結晶シリコン層よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できる。
【0119】
さらに、酸化物半導体ＴＦＴは、オフリーク特性に優れているので、画像の書き換え頻度を低下させて表示を行う駆動方式を利用することもできる。例えば、静止画表示時などには、１秒に１回の頻度で画像データを書き換えるように動作させることができる。このような駆動方式は、休止駆動または低周波駆動などと呼ばれ、液晶表示装置の消費電力を大幅に削減することが可能である。
【0120】
休止駆動を採用し、画像の書き換えが行われない期間にタッチ検出を行うことにより、駆動回路からのノイズによるタッチ操作の感度の低下を抑制でき、Ｓ／Ｎ比（信号対雑音比）を例えば従来の約１０倍にすることができる。
【0121】
また、酸化物半導体ＴＦＴは、ＴＦＴサイズの小型化にも有利であるので、画素Ｐごとにメモリ回路が設けられる構成（「ＭＩＰ（Memory In Pixels）」と呼ばれる）も好適に実現することができる。ＭＩＰの具体的な構成は公知であるので、ここではその説明を省略する。
【0122】
酸化物半導体ＴＦＴの活性層（酸化物半導体層）に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
【0123】
酸化物半導体層は、２層以上の積層構造を有していてもよい。積層構造を有する酸化物半導体層は、アモルファス酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよいし、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、積層構造を有する酸化物半導体層は、複数のアモルファス酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、下層に含まれる酸化物半導体のエネルギーギャップと、上層に含まれる酸化物半導体のエネルギーギャップとが異なっていてもよい。
【0124】
アモルファス酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４－００７３９９号公報に記載されている。参考のために、特開２０１４－００７３９９号公報の開示内容の全てを本明細書に援用する。
【0125】
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層１１は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
【0126】
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。
【0127】
なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４－００７３９９号公報、特開２０１２－１３４４７５号公報、特開２０１４－２０９７２７号公報などに開示されている。参考のために、特開２０１２－１３４４７５号公報および特開２０１４－２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。
【0128】
酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層１１は、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。
【産業上の利用可能性】
【0129】
本発明の実施形態によると、ＦＦＳモードの液晶表示装置の開口率のいっそうの向上を図ることができる。
【符号の説明】
【0130】
１０ アクティブマトリクス基板
１０ａ 基板
１１ ＴＦＴ
１１ａ 半導体層
１１ｇ ゲート電極
１１ｓ ソース電極
１１ｄ ドレイン電極
１２ ゲート配線
１３ ソース配線
１３ａ 第１部分
１３ｂ 第２部分
１４ 配向膜
１５ 第１電極
１５ａ スリット
１５ａ１ 第１スリット
１５ａ２ 第２スリット
１５ａｅ スリットの端部
１５ｂ 開口部
１６ 第２電極
１７ ゲート絶縁層
１８ 層間絶縁層
２０ 対向基板
２０ａ 基板
２１ 遮光層
２２ カラーフィルタ層
２２Ｒ 赤カラーフィルタ
２２Ｇ 緑カラーフィルタ
２２Ｂ 青カラーフィルタ
２３ オーバーコート層
２４ 配向膜
２７ 柱状スペーサ
３０ 液晶層
３１ 液晶分子
４１、４２ 偏光板
１００、２００、３００、４００ 液晶表示装置
ＰＥ 画素電極
ＣＥ 共通電極
ＣｏＥ 接続電極
Ｒ１ 第１領域
Ｒ２ 第２領域
ＢＤ 第１領域と第２領域との境界
ＣＨ 画素コンタクトホール
ＤＳ 画素短手方向
ＤＬ 画素長手方向
Ｄ１ 第１方向
Ｄ２ 第２方向
ｓｓ スリットの短辺
ｌｓ スリットの長辺
１０ａ 基板
１１ ＴＦＴ
１１ａ 半導体層
１１ｇ ゲート電極
１１ｓ ソース電極
１１ｄ ドレイン電極
１２ ゲート配線
１３ ソース配線
１３ａ 第１部分
１３ｂ 第２部分
１４ 配向膜
１５ 第１電極
１５ａ スリット
１５ａ１ 第１スリット
１５ａ２ 第２スリット
１５ａｅ スリットの端部
１５ｂ 開口部
１６ 第２電極
１７ ゲート絶縁層
１８ 層間絶縁層
２０ 対向基板
２０ａ 基板
２１ 遮光層
２２ カラーフィルタ層
２２Ｒ 赤カラーフィルタ
２２Ｇ 緑カラーフィルタ
２２Ｂ 青カラーフィルタ
２３ オーバーコート層
２４ 配向膜
２７ 柱状スペーサ
３０ 液晶層
３１ 液晶分子
４１、４２ 偏光板
１００、２００、３００、４００ 液晶表示装置
ＰＥ 画素電極
ＣＥ 共通電極
ＣｏＥ 接続電極
Ｒ１ 第１領域
Ｒ２ 第２領域
ＢＤ 第１領域と第２領域との境界
ＣＨ 画素コンタクトホール
ＤＳ 画素短手方向
ＤＬ 画素長手方向
Ｄ１ 第１方向
Ｄ２ 第２方向
ｓｓ スリットの短辺
ｌｓ スリットの長辺
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図11G】
【図11H】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
