知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024169305
(43)【公開日】2024-12-05
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20241128BHJP
H01L 29/739 20060101ALI20241128BHJP
H01L 29/06 20060101ALI20241128BHJP
【ＦＩ】
H01L29/78 652B
H01L29/78 652Q
H01L29/78 653C
H01L29/78 655B
H01L29/78 652P
H01L29/06 301G
H01L29/06 301V
H01L29/78 652S
H01L29/78 653B
【審査請求】未請求
【請求項の数】26
【出願形態】ＯＬ
(21)【出願番号】P 2024037474
(22)【出願日】2024-03-11
(31)【優先権主張番号】P 2023085496
(32)【優先日】2023-05-24
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】吉川 功
(57)【要約】
【課題】半導体装置の飽和電流およびオン電圧等の特性を向上する。
【解決手段】半導体基板の前記上面において第１方向に長手を有するゲートトレンチ部と、前記半導体基板において前記上面に露出して設けられ、前記ゲートトレンチ部に接しており、且つ、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い、第１導電型のエミッタ領域と、前記エミッタ領域と前記ドリフト領域との間に設けられ、且つ、前記ゲートトレンチ部に接している、第２導電型のベース領域と、前記半導体基板の前記上面の上方に設けられたエミッタ電極と、前記エミッタ領域と前記エミッタ電極との間に設けられた抵抗部とを備える半導体装置を提供する。
【選択図】図２
【解決手段】半導体基板の前記上面において第１方向に長手を有するゲートトレンチ部と、前記半導体基板において前記上面に露出して設けられ、前記ゲートトレンチ部に接しており、且つ、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い、第１導電型のエミッタ領域と、前記エミッタ領域と前記ドリフト領域との間に設けられ、且つ、前記ゲートトレンチ部に接している、第２導電型のベース領域と、前記半導体基板の前記上面の上方に設けられたエミッタ電極と、前記エミッタ領域と前記エミッタ電極との間に設けられた抵抗部とを備える半導体装置を提供する。
【選択図】図２
【特許請求の範囲】
【請求項1】
上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置であって、
前記半導体基板の前記上面において第１方向に長手を有するゲートトレンチ部と、
前記半導体基板において前記上面に露出して設けられ、前記ゲートトレンチ部に接しており、且つ、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い、第１導電型のエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に設けられ、且つ、前記ゲートトレンチ部に接している、第２導電型のベース領域と、
前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
前記エミッタ領域の下端と前記エミッタ電極との間に設けられた抵抗部と
を備える半導体装置。
前記半導体基板の前記上面において第１方向に長手を有するゲートトレンチ部と、
前記半導体基板において前記上面に露出して設けられ、前記ゲートトレンチ部に接しており、且つ、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い、第１導電型のエミッタ領域と、
前記エミッタ領域と前記ドリフト領域との間に設けられ、且つ、前記ゲートトレンチ部に接している、第２導電型のベース領域と、
前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
前記エミッタ領域の下端と前記エミッタ電極との間に設けられた抵抗部と
を備える半導体装置。
【請求項2】
前記抵抗部は、前記エミッタ領域と前記エミッタ電極との間に設けられている
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
前記抵抗部は、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記エミッタ領域の全体が、前記抵抗部に覆われている
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項5】
前記半導体基板において前記上面に露出して設けられ、且つ、前記上面において前記エミッタ領域に接して設けられた、第２導電型のコンタクト領域を更に備え、
前記抵抗部は、前記コンタクト領域の少なくとも一部を覆わないように配置されている
請求項２に記載の半導体装置。
前記抵抗部は、前記コンタクト領域の少なくとも一部を覆わないように配置されている
請求項２に記載の半導体装置。
【請求項6】
前記半導体基板の前記上面において第１方向に長手を有するダミートレンチ部を更に備え、
前記半導体基板の前記上面において前記コンタクト領域は前記ダミートレンチ部と接しており、
前記抵抗部は、前記コンタクト領域と前記ダミートレンチ部との境界部分を覆わないように配置されている
請求項５に記載の半導体装置。
前記半導体基板の前記上面において前記コンタクト領域は前記ダミートレンチ部と接しており、
前記抵抗部は、前記コンタクト領域と前記ダミートレンチ部との境界部分を覆わないように配置されている
請求項５に記載の半導体装置。
【請求項7】
前記第２方向において、前記ゲートトレンチ部と並んで配置され、前記第１方向に長手を有する１つ以上のトレンチ部を更に備え、
前記抵抗部は、前記ゲートトレンチ部および前記エミッタ領域の前記第２方向における全体と重なり、且つ、前記ゲートトレンチ部の隣りの前記トレンチ部と重ならないように配置されている
請求項２に記載の半導体装置。
前記抵抗部は、前記ゲートトレンチ部および前記エミッタ領域の前記第２方向における全体と重なり、且つ、前記ゲートトレンチ部の隣りの前記トレンチ部と重ならないように配置されている
請求項２に記載の半導体装置。
【請求項8】
前記第１方向において、複数の前記エミッタ領域が離散して配置されており、
前記第１方向において、複数の前記抵抗部が離散して配置されている
請求項２に記載の半導体装置。
前記第１方向において、複数の前記抵抗部が離散して配置されている
請求項２に記載の半導体装置。
【請求項9】
前記第１方向において、複数の前記エミッタ領域が離散して配置されており、
前記第１方向において、２つ以上の前記エミッタ領域に跨って、前記抵抗部が連続して配置されている
請求項２に記載の半導体装置。
前記第１方向において、２つ以上の前記エミッタ領域に跨って、前記抵抗部が連続して配置されている
請求項２に記載の半導体装置。
【請求項10】
前記抵抗部は、ポリシリコン抵抗部である
請求項２から９のいずれか一項に記載の半導体装置。
請求項２から９のいずれか一項に記載の半導体装置。
【請求項11】
前記ポリシリコン抵抗部は、第１導電型の不純物が添加されている
請求項１０に記載の半導体装置。
請求項１０に記載の半導体装置。
【請求項12】
前記ポリシリコン抵抗部の不純物濃度が、１×１０１４／ｃｍ３以上、１×１０１５／ｃｍ３以下である
請求項１０に記載の半導体装置。
請求項１０に記載の半導体装置。
【請求項13】
前記ポリシリコン抵抗部において、前記エミッタ電極と接する領域、および、前記エミッタ領域と接する領域の不純物濃度のいずれもが、前記ポリシリコン抵抗部の深さ方向における中央の不純物濃度よりも高い
請求項１０に記載の半導体装置。
請求項１０に記載の半導体装置。
【請求項14】
前記ポリシリコン抵抗部の深さ方向における厚みが、０．１μｍ以上、１μｍ以下である
請求項１０に記載の半導体装置。
請求項１０に記載の半導体装置。
【請求項15】
前記半導体基板の前記上面において前記第１方向に長手を有し、且つ、前記エミッタ電極と接続されるダミートレンチ部を更に備え、
前記ダミートレンチ部には、前記エミッタ領域が接していない
請求項２から９のいずれか一項に記載の半導体装置。
前記ダミートレンチ部には、前記エミッタ領域が接していない
請求項２から９のいずれか一項に記載の半導体装置。
【請求項16】
前記ダミートレンチ部は、ダミー絶縁膜と、ダミー導電部とを有し、
前記ダミー導電部は前記エミッタ電極と接続している
請求項１５に記載の半導体装置。
前記ダミー導電部は前記エミッタ電極と接続している
請求項１５に記載の半導体装置。
【請求項17】
前記半導体基板の前記上面に設けられ、内部に前記エミッタ電極が充填されるトレンチコンタクト部を更に備え、
前記ダミートレンチ部が、前記トレンチコンタクト部の底面に設けられている
請求項１５に記載の半導体装置。
前記ダミートレンチ部が、前記トレンチコンタクト部の底面に設けられている
請求項１５に記載の半導体装置。
【請求項18】
１つの前記トレンチコンタクト部の底面に、２つ以上の前記ダミートレンチ部が設けられている
請求項１７に記載の半導体装置。
請求項１７に記載の半導体装置。
【請求項19】
前記エミッタ領域は、
前記半導体基板の前記上面に接する第１エミッタ部分と、
前記第１エミッタ部分の下に設けられ、前記第１エミッタ部分よりもドーピング濃度が低い第２エミッタ部分と
を有し、
前記第２エミッタ部分は、深さ方向のドーピング濃度分布が平坦な平坦部分、深さ方向においてドーピング濃度が極小値を示す谷部、または、深さ方向においてドーピング濃度が極大値を示し且つ第１エミッタ部分よりも低濃度のピークのいずれかを有し、
前記第２エミッタ部分が前記抵抗部である
請求項１に記載の半導体装置。
前記半導体基板の前記上面に接する第１エミッタ部分と、
前記第１エミッタ部分の下に設けられ、前記第１エミッタ部分よりもドーピング濃度が低い第２エミッタ部分と
を有し、
前記第２エミッタ部分は、深さ方向のドーピング濃度分布が平坦な平坦部分、深さ方向においてドーピング濃度が極小値を示す谷部、または、深さ方向においてドーピング濃度が極大値を示し且つ第１エミッタ部分よりも低濃度のピークのいずれかを有し、
前記第２エミッタ部分が前記抵抗部である
請求項１に記載の半導体装置。
【請求項20】
前記エミッタ領域は、前記第２エミッタ部分の下に設けられ、前記第２エミッタ部分よりもドーピング濃度が高い第３エミッタ部分をさらに有する
請求項１９に記載の半導体装置。
請求項１９に記載の半導体装置。
【請求項21】
前記第３エミッタ部分は、前記第１エミッタ部分よりもドーピング濃度が低い
請求項２０に記載の半導体装置。
請求項２０に記載の半導体装置。
【請求項22】
前記ゲートトレンチ部は、
前記半導体基板の内部に設けられたゲート導電部と、
前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜と
を有し、
前記ゲート導電部の上端が、前記第３エミッタ部分と向かい合って配置されている
請求項２０に記載の半導体装置。
前記半導体基板の内部に設けられたゲート導電部と、
前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜と
を有し、
前記ゲート導電部の上端が、前記第３エミッタ部分と向かい合って配置されている
請求項２０に記載の半導体装置。
【請求項23】
前記エミッタ電極は、前記第１エミッタ部分と接しており、前記第２エミッタ部分および前記第３エミッタ部分と接していない
請求項２０から２２のいずれか一項に記載の半導体装置。
請求項２０から２２のいずれか一項に記載の半導体装置。
【請求項24】
前記半導体基板の上面から前記ベース領域の上端よりも深くまで設けられ、導電性の材料で形成されたトレンチコンタクト部を更に備え、
前記第１エミッタ部分が、前記トレンチコンタクト部に接しており、
前記第２エミッタ部分、および、前記第３エミッタ部分は、前記トレンチコンタクト部に接していない
請求項２０から２２のいずれか一項に記載の半導体装置。
前記第１エミッタ部分が、前記トレンチコンタクト部に接しており、
前記第２エミッタ部分、および、前記第３エミッタ部分は、前記トレンチコンタクト部に接していない
請求項２０から２２のいずれか一項に記載の半導体装置。
【請求項25】
前記トレンチコンタクト部と、前記第２エミッタ部分および前記第３エミッタ部分との間に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の第１の高濃度領域と、
前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の第２の高濃度領域と
を更に備え、
前記第１の高濃度領域は、前記第２の高濃度領域よりもドーピング濃度が低い
請求項２４に記載の半導体装置。
前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の第２の高濃度領域と
を更に備え、
前記第１の高濃度領域は、前記第２の高濃度領域よりもドーピング濃度が低い
請求項２４に記載の半導体装置。
【請求項26】
前記トレンチコンタクト部と、前記第２エミッタ部分および前記第３エミッタ部分との間に設けられたコンタクト絶縁膜と、
前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の高濃度領域と
を更に備える請求項２４に記載の半導体装置。
前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の高濃度領域と
を更に備える請求項２４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置において、エミッタ領域の配置等を変更し、特性を調整する技術が知られている（例えば、特許文献１－３参照）。
特許文献１ 特開２００８－９１４９１号公報
特許文献２ 特開平１０－１７３１７０号公報
特許文献３ 特開平９－２８３７５５号公報
特許文献１ 特開２００８－９１４９１号公報
特許文献２ 特開平１０－１７３１７０号公報
特許文献３ 特開平９－２８３７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体装置においては、飽和電流およびオン電圧等の特性を向上することが好ましい。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。上記半導体装置は、前記半導体基板の前記上面において第１方向に長手を有するゲートトレンチ部を備えてよい。上記何れかの半導体装置は、前記半導体基板において前記上面に露出して設けられ、前記ゲートトレンチ部に接しており、且つ、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長い、第１導電型のエミッタ領域を備えてよい。上記何れかの半導体装置は、前記エミッタ領域と前記ドリフト領域との間に設けられ、且つ、前記ゲートトレンチ部に接している、第２導電型のベース領域を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられたエミッタ電極を備えてよい。上記何れかの半導体装置は、前記エミッタ領域の下端と前記エミッタ電極との間に設けられた抵抗部を備えてよい。
【0005】
上記何れかの半導体装置において前記抵抗部は、前記エミッタ領域と前記エミッタ電極との間に設けられていてよい。
【0006】
上記何れかの半導体装置において、前記抵抗部は、前記第１方向の長さが、前記第１方向と直交する第２方向の長さよりも長くてよい。
【0007】
上記何れかの半導体装置において、前記エミッタ領域の全体が、前記抵抗部に覆われていてよい。
【0008】
上記何れかの半導体装置は、前記半導体基板において前記上面に露出して設けられ、且つ、前記上面において前記エミッタ領域に接して設けられた、第２導電型のコンタクト領域を備えてよい。上記何れかの半導体装置において、前記抵抗部は、前記コンタクト領域の少なくとも一部を覆わないように配置されていてよい。
【0009】
上記何れかの半導体装置は、前記半導体基板の前記上面において第１方向に長手を有するダミートレンチ部を備えてよい。上記何れかの半導体装置において、前記半導体基板の前記上面において前記コンタクト領域は前記ダミートレンチ部と接していてよい。上記何れかの半導体装置において、前記抵抗部は、前記コンタクト領域と前記ダミートレンチ部との境界部分を覆わないように配置されていてよい。
【0010】
上記何れかの半導体装置は、前記第２方向において、前記ゲートトレンチ部と並んで配置され、前記第１方向に長手を有する１つ以上のトレンチ部を備えてよい。上記何れかの半導体装置において、前記抵抗部は、前記ゲートトレンチ部および前記エミッタ領域の前記第２方向における全体と重なり、且つ、前記ゲートトレンチ部の隣りの前記トレンチ部と重ならないように配置されていてよい。
【0011】
上記何れかの半導体装置は、前記第１方向において、複数の前記エミッタ領域が離散して配置されていてよい。上記何れかの半導体装置は、前記第１方向において、複数の前記抵抗部が離散して配置されていてよい。
【0012】
上記何れかの半導体装置は、前記第１方向において、複数の前記エミッタ領域が離散して配置されていてよい。上記何れかの半導体装置は、前記第１方向において、２つ以上の前記エミッタ領域に跨って、前記抵抗部が連続して配置されていてよい。
【0013】
上記何れかの半導体装置において、前記抵抗部はポリシリコン抵抗部であってよい。
【0014】
上記何れかの半導体装置において、前記ポリシリコン抵抗部は、第１導電型の不純物が添加されていてよい。
【0015】
上記何れかの半導体装置において、前記ポリシリコン抵抗部の不純物濃度が、１×１０１４／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよい。
【0016】
上記何れかの半導体装置は、前記ポリシリコン抵抗部において、前記エミッタ電極と接する領域、および、前記エミッタ領域と接する領域の不純物濃度のいずれもが、前記ポリシリコン抵抗部の深さ方向における中央の不純物濃度よりも高くてよい。
【0017】
上記何れかの半導体装置において、前記ポリシリコン抵抗部の深さ方向における厚みが、０．１μｍ以上、１μｍ以下であってよい。
【0018】
上記何れかの半導体装置は、前記半導体基板の前記上面において前記第１方向に長手を有し、且つ、前記エミッタ電極と接続されるダミートレンチ部を備えてよい。上記何れかの半導体装置において、前記ダミートレンチ部には、前記エミッタ領域が接していなくてよい。
【0019】
上記何れかの半導体装置において、前記ダミートレンチ部は、ダミー絶縁膜と、ダミー導電部とを有してよい。上記何れかの半導体装置において、前記ダミー導電部は前記エミッタ電極と接続していてよい。
【0020】
上記何れかの半導体装置は、前記半導体基板の前記上面に設けられ、内部に前記エミッタ電極が充填されるトレンチコンタクト部を備えてよい。上記何れかの半導体装置において、前記ダミートレンチ部が、前記トレンチコンタクト部の底面に設けられていてよい。
【0021】
上記何れかの半導体装置において、１つの前記トレンチコンタクト部の底面に、２つ以上の前記ダミートレンチ部が設けられていてよい。
【0022】
上記何れかの半導体装置において前記エミッタ領域は、前記半導体基板の前記上面に接する第１エミッタ部分を有してよい。上記何れかの半導体装置において前記エミッタ領域は、前記第１エミッタ部分の下に設けられ、前記第１エミッタ部分よりもドーピング濃度が低い第２エミッタ部分を有してよい。上記何れかの半導体装置において前記第２エミッタ部分は、深さ方向のドーピング濃度分布が平坦な平坦部分、深さ方向においてドーピング濃度が極小値を示す谷部、または、深さ方向においてドーピング濃度が極大値を示し且つ第１エミッタ部分よりも低濃度のピークのいずれかを有してよい。上記何れかの半導体装置において前記第２エミッタ部分が前記抵抗部であってよい。
【0023】
上記何れかの半導体装置において前記エミッタ領域は、前記第２エミッタ部分の下に設けられ、前記第２エミッタ部分よりもドーピング濃度が高い第３エミッタ部分をさらに有してよい。
【0024】
上記何れかの半導体装置において前記第３エミッタ部分は、前記第１エミッタ部分よりもドーピング濃度が低くてよい。
【0025】
上記何れかの半導体装置において前記ゲートトレンチ部は、前記半導体基板の内部に設けられたゲート導電部を有してよい。上記何れかの半導体装置において前記ゲートトレンチ部は、前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜を有してよい。上記何れかの半導体装置において前記ゲート導電部の上端が、前記第３エミッタ部分と向かい合って配置されていてよい。
【0026】
上記何れかの半導体装置において前記エミッタ電極は、前記第１エミッタ部分と接しており、前記第２エミッタ部分および前記第３エミッタ部分と接していなくてよい。
【0027】
上記何れかの半導体装置は、前記半導体基板の上面から前記ベース領域の上端よりも深くまで設けられ、導電性の材料で形成されたトレンチコンタクト部を備えてよい。上記何れかの半導体装置において前記第１エミッタ部分が、前記トレンチコンタクト部に接していてよい。上記何れかの半導体装置において前記第２エミッタ部分、および、前記第３エミッタ部分は、前記トレンチコンタクト部に接していなくてよい。
【0028】
上記何れかの半導体装置は、前記トレンチコンタクト部と、前記第２エミッタ部分および前記第３エミッタ部分との間に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の第１の高濃度領域を備えてよい。上記何れかの半導体装置は、前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の第２の高濃度領域を備えてよい。上記何れかの半導体装置において前記第１の高濃度領域は、前記第２の高濃度領域よりもドーピング濃度が低くてよい。
【0029】
上記何れかの半導体装置は、前記トレンチコンタクト部と、前記第２エミッタ部分および前記第３エミッタ部分との間に設けられたコンタクト絶縁膜を備えてよい。上記何れかの半導体装置は、前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型の高濃度領域を備えてよい。
【0030】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0031】
【図1】半導体装置１００の一例を示す上面図である。
【図5】ポリシリコン抵抗部２００、エミッタ領域１２、ベース領域１４およびドリフト領域１８の深さ方向における電位分布の一例を示す図である。
【図14】ポリシリコン抵抗部２００の近傍の拡大図である。
【図16】ポリシリコン抵抗部２００の他の例を示す図である。
【図17】半導体装置１００の製造方法における一部の工程を示す図である。
【図18】半導体装置１００の製造方法の他の例を示す図である。
【図19】ポリシリコン抵抗部２００の不純物濃度と、半導体装置１００に流れる飽和電流との関係を示す図である。
【図20】ポリシリコン抵抗部２００の不純物濃度と、半導体装置１００のオン電圧との関係を示す図である。
【図21】半導体装置１００の他の構成を示す断面図である。
【図23】ｈ－ｈ線におけるドーピング濃度分布の他の例を示す図である。
【図24】ｈ－ｈ線におけるドーピング濃度分布の他の例を示す図である。
【図25】半導体装置１００の他の構成を示す断面図である。
【図26】高濃度領域８６の他の構造例を示す図である。
【図27】半導体装置１００の他の構成を示す断面図である。
【図28】半導体装置１００の他の構成を示す断面図である。
【図29】半導体装置１００の他の例を示す断面図である。
【図30】上面視における高濃度領域８６およびエミッタ領域１２の配置例を示す図である。
【発明を実施するための形態】
【0032】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0033】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【0034】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
【0035】
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
【0036】
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
【0037】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
【0038】
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
【0039】
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
【0040】
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
【0041】
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
【0042】
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
【0043】
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
【0044】
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
【0045】
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）における値を用いてよい。
【0046】
図１は、半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
【0047】
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。
【0048】
半導体基板１０は、上面視において第１端辺１６１および第２端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の第１端辺１６１を有する。また、本例の半導体基板１０は、上面視において互いに向かい合う２組の第２端辺１６２を有する。図１においては、第１端辺１６１は、Ｘ軸方向と平行である。第２端辺１６２は、Ｙ軸方向と平行である。またＺ軸は、半導体基板１０の上面と垂直である。また、第１端辺１６１は、後述するゲートトレンチ部の延伸方向または長手方向と垂直である。第２端辺１６２は、後述するゲートトレンチ部の延伸方向または長手方向と平行である。
【0049】
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
【0050】
本例において、活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。他の例では、トランジスタ部７０およびＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオード素子を含むダイオード部が、半導体基板１０の上面における所定の配列方向に沿って、交互に配置されていてもよい。本例では１つのトランジスタ部７０が設けられているが、複数のトランジスタ部７０が設けられていてもよい。トランジスタ部７０の間には、Ｐ＋型のウェル領域やゲートランナーが設けられてよい。
【0051】
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ＋型のエミッタ領域、Ｐ－型のベース領域、Ｎ－型のドリフト領域、ゲート導電部およびゲート絶縁膜を有する表面ＭＯＳ構造が周期的に配置されている。
【0052】
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、第１端辺１６１の近傍に配置されている。第１端辺１６１の近傍とは、上面視における第１端辺１６１と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
【0053】
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線１３０を備える。図１においては、ゲート配線１３０に斜線のハッチングを付している。
【0054】
ゲート配線１３０は、上面視において活性部１６０と、第１端辺１６１または第２端辺１６２との間に配置されている。本例のゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視においてゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線１３０は、ゲートパッド１６４と接続されている。ゲート配線１３０は、半導体基板１０の上方に配置されている。ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。ゲート配線１３０は、エミッタ電極と分離して設けられてよい。
【0055】
Ｐ型外周ウェル領域１１は、ゲート配線１３０と重なって設けられている。つまり、ゲート配線１３０と同様に、Ｐ型外周ウェル領域１１は、上面視において活性部１６０を囲んでいる。Ｐ型外周ウェル領域１１は、ゲート配線１３０と重ならない範囲にも、所定の幅で延伸して設けられている。Ｐ型外周ウェル領域１１は、第２導電型の領域である。本例のＰ型外周ウェル領域１１はＰ＋型である。Ｐ型外周ウェル領域１１のドーピング濃度は、５．０×１０１７ａｔоｍｓ／ｃｍ３以上でかつ５．０×１０１９ａｔоｍｓ／ｃｍ３以下であってよい。Ｐ型外周ウェル領域１１のドーピング濃度は、２．０×１０１８ａｔоｍｓ／ｃｍ３以上でかつ２．０×１０１９ａｔоｍｓ／ｃｍ３以下であってよい。
【0056】
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部７０の動作を模擬する不図示の電流検出部を備えてもよい。温度センス部は、配線を介してアノードパッドおよびカソードパッドと接続してよい。温度センス部を設ける場合、Ｘ軸方向およびＹ軸方向における半導体基板１０の中央に設けられるのが好ましい。
【0057】
本例の半導体装置１００は、上面視において、活性部１６０と第１端辺１６１または第２端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と第１端辺１６１または第２端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
【0058】
図２は、図１の領域Ｄの拡大図の一例である。領域Ｄは、図１に示した活性部１６０のトランジスタ部７０を含む領域である。図２では、領域Ｄにおける半導体基板１０の上面の構造を示している。領域Ｄにおいて半導体装置１００は、１つ以上のゲートトレンチ部４０、１つ以上のエミッタ領域１２、１つ以上のコンタクト領域１５、および、１つ以上のポリシリコン抵抗部２００を備える。ポリシリコン抵抗部２００は、抵抗部の一例である。抵抗部は、エミッタ領域１２の下端と、後述するエミッタ電極との間に設けられた領域である。本例の抵抗部は、抵抗材料を膜または層状に形成した構造を有する。ポリシリコン抵抗部２００に代えて、例えば導電性ダイアモンドライクカーボンを抵抗部として用いてもよい。半導体装置１００は、１つ以上のダミートレンチ部３０を更に備えてよい。本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０を、それぞれトレンチ部と称する場合がある。本明細書において単にトレンチ部と称した場合、当該トレンチ部はゲートトレンチ部４０およびダミートレンチ部３０のいずれであってもよい。
【0059】
ゲートトレンチ部４０は、半導体基板１０の上面において第１方向に長手を有する。本例においてゲートトレンチ部４０は、第１方向であるＹ軸方向に延伸して設けられている。ゲートトレンチ部４０は、半導体基板１０の上面から、半導体基板１０の内部まで設けられている。ゲートトレンチ部４０の内部には、ポリシリコン等の導電材料で形成されたゲート導電部が配置されている。ゲート導電部は、ゲート配線１３０（図１参照）と電気的に接続されて、所定のゲート電圧が印加される。
【0060】
第１方向と交差する第２方向において、複数のトレンチ部が所定の間隔を有して配列されている。本例の第２方向は、第１方向（Ｙ軸方向）と直交するＸ軸方向である。図２に示すように、Ｙ軸方向においてゲートトレンチ部４０と隣り合うトレンチ部はダミートレンチ部３０であってよい。ただし、ゲートトレンチ部４０どうしが、Ｙ軸方向において隣り合って配置されていてもよい。図２に示すように、Ｙ軸方向においてダミートレンチ部３０と隣り合うトレンチ部は、ゲートトレンチ部４０であってよく、ダミートレンチ部３０であってもよい。Ｙ軸方向において、２つのゲートトレンチ部４０の間には、１つ以上のダミートレンチ部３０が配置されていてよい。
【0061】
Ｘ軸方向において、２つのトレンチ部に挟まれた半導体基板１０の領域をメサ部６０とする。メサ部６０のＸ軸方向における両端は、それぞれのトレンチ部との境界部分である。メサ部６０の下端の深さ位置は、両側のトレンチ部の少なくとも一方の下端の深さ位置と同一とする。
【0062】
エミッタ領域１２は、半導体基板１０において上面に露出して設けられたＮ＋型の領域である。エミッタ領域１２は、ゲートトレンチ部４０に接している。エミッタ領域１２は、ゲートトレンチ部４０に接するそれぞれのメサ部６０に設けられてよい。１つのエミッタ領域１２のＹ軸方向における長さをＹ１、Ｘ軸方向における長さをＸ１とする。長さＹ１は、長さＸ１よりも長い。それぞれのエミッタ領域１２は、Ｙ軸方向に延伸する帯形状を有してよい。長さＹ１は、長さＸ１の２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。長さＹ１を長さＸ１よりも大きくすることで、エミッタ領域１２の下方に形成されるチャネルのＹ軸方向の長さを大きくでき、チャネル密度を向上できる。エミッタ領域１２は、メサ部６０の両側のトレンチ部のうち、一方のトレンチ部（図２ではゲートトレンチ部４０）だけに接しており、他方のトレンチ部（図２ではダミートレンチ部３０）には接していなくてよい。
【0063】
図２に示すように、１つのメサ部６０において、複数のエミッタ領域１２がＹ軸方向に互いに離間して配置されてよい。Ｙ軸方向において隣り合う２つのエミッタ領域１２の間の距離は、長さＹ１より小さくてよく、長さＹ１の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。他の例では、１つのメサ部６０のＹ軸方向においては、１つのエミッタ領域１２だけが連続して配置されていてもよい。この場合、エミッタ領域１２の長さＹ１は、メサ部６０のＹ軸方向の長さの半分以上であってよく、３／４以上であってもよい。
【0064】
コンタクト領域１５は、メサ部６０において半導体基板１０の上面に露出して、エミッタ電極と接続されるＰ型の領域である。コンタクト領域１５は、後述するベース領域の一部の領域であってよく、ベース領域よりも高いドーピング濃度を有するＰ＋型の領域であってもよい。コンタクト領域１５がベース領域よりも高いドーピング濃度を有する場合、コンタクト領域１５とエミッタ電極との接触抵抗を低減できる。
【0065】
ポリシリコン抵抗部２００は、エミッタ領域１２と、後述するエミッタ電極との間に設けられる。本例のポリシリコン抵抗部２００は、不純物が添加されたポリシリコンで形成されている。室温（２５℃）において、ポリシリコン抵抗部２００の抵抗率（Ω・ｍ）は、エミッタ電極の抵抗率よりも大きく、後述するゲート絶縁膜または層間絶縁膜等の絶縁膜の抵抗率よりも小さい。ポリシリコン抵抗部２００の深さ方向における抵抗値は、エミッタ領域１２の深さ方向における抵抗値より高くてよい。
【0066】
本例のポリシリコン抵抗部２００は、上面視においてエミッタ領域１２の全体を覆っている。つまりエミッタ領域１２は、エミッタ電極と接していない。ポリシリコン抵抗部２００は、コンタクト領域１５の少なくとも一部を覆わないように配置されている。これにより、コンタクト領域１５とエミッタ電極５２とが接触できる。図２に示すように、コンタクト領域１５は、上面２１においてダミートレンチ部３０と接していてよい。ポリシリコン抵抗部２００は、コンタクト領域１５とダミートレンチ部３０との境界部分を覆わないように配置されていてよい。ポリシリコン抵抗部２００は、ダミートレンチ部３０とは重ならないように配置されてよい。
【0067】
ポリシリコン抵抗部２００は、コンタクト領域１５の一部を覆ってよく、覆っていなくてもよい。本例のポリシリコン抵抗部２００は、コンタクト領域１５のうち、エミッタ領域１２との境界部分を覆っている。上面２１におけるコンタクト領域１５のうち、ポリシリコン抵抗部２００に覆われている面積は、ポリシリコン抵抗部２００に覆われていない面積より小さくてよい。これにより、コンタクト領域１５とエミッタ電極５２との接触面積を確保して、接触抵抗を低減できる。上面２１におけるコンタクト領域１５のうち、ポリシリコン抵抗部２００に覆われている面積は、ポリシリコン抵抗部２００に覆われていない面積の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。
【0068】
１つのポリシリコン抵抗部２００のＹ軸方向における長さをＹ２、Ｘ軸方向における長さをＸ２とする。長さＹ２は、長さＹ１と同一またはより大きくてよい。長さＸ２は、長さＸ１と同一、または、長さＸ１より大きくてよい。図２の例では、長さＸ２は長さＸ１の２倍より大きく、長さＸ１の２倍にトレンチ部の幅を加算した長さよりも大きい。本例の長さＹ２は、長さＸ２よりも長い。それぞれのポリシリコン抵抗部２００は、Ｙ軸方向に延伸する帯形状を有してよい。長さＹ２は、長さＸ２の２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。
【0069】
ポリシリコン抵抗部２００は、メサ部６０の両側のトレンチ部のうち、一方のトレンチ部（図２ではゲートトレンチ部４０）だけに重なっており、他方のトレンチ部（図２ではダミートレンチ部３０）には重なっていなくてよい。
【0070】
図２に示すように、１つのメサ部６０において、複数のポリシリコン抵抗部２００がＹ軸方向に離散して配置されてよい。ポリシリコン抵抗部２００は、Ｙ軸方向に離散して配置されたエミッタ領域１２毎に設けられてよい。他の例では、Ｙ軸方向に離散して配置された２つ以上のエミッタ領域１２を１つのポリシリコン抵抗部２００が覆っていてもよい。また、１つのメサ部６０のＹ軸方向においては、１つのポリシリコン抵抗部２００だけが連続して配置されていてもよい。この場合、Ｙ軸方向に離散して配置された全てのエミッタ領域１２を、１つのポリシリコン抵抗部２００が覆っていてよい。
【0071】
１つのゲートトレンチ部４０のＹ軸方向の両側にエミッタ領域１２が配置されてよい。この場合、１つのポリシリコン抵抗部２００が、１つのゲートトレンチ部４０の両側のエミッタ領域１２を覆ってよい。この場合のポリシリコン抵抗部２００は、ゲートトレンチ部４０の上方にも配置される。
【0072】
図３は、図２のａ－ａ線における断面の一例を示す図である。ａ－ａ断面は、エミッタ領域１２およびポリシリコン抵抗部２００を通過するＸＺ断面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、コレクタ電極２４およびポリシリコン抵抗部２００を備える。
【0073】
エミッタ電極５２は、半導体基板１０の上面２１の上方に設けられる。半導体基板１０の上面２１の一部は、層間絶縁膜３８またはポリシリコン抵抗部２００に覆われている。層間絶縁膜３８またはポリシリコン抵抗部２００に覆われていない半導体基板１０の上面２１の少なくとも一部に、エミッタ電極５２が接触する。本例のエミッタ電極５２は、コンタクト領域１５と接しており、且つ、エミッタ領域１２と接していない。
【0074】
エミッタ電極５２は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下方に、チタンまたは窒化チタン等で形成されたバリアメタルを有してよい。バリアメタルが、半導体基板１０に接していてよい。エミッタ電極５２は、アルミニウム等で形成された領域の下方に、タングステン等で形成されたメタルプラグを有していてもよい。メタルプラグは、半導体基板１０の上面２１よりも下方に形成された部分を有してよい。
【0075】
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。コレクタ電極２４は、エミッタ電極５２と同様にアルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
【0076】
層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８は、それぞれのトレンチ部を覆っていてよい。また層間絶縁膜３８は、設けられなくてもよい。この場合、ポリシリコン抵抗部２００がトレンチ部の上端の絶縁膜と接していてよい。
【0077】
それぞれのメサ部６０には、Ｐ－型のベース領域１４が設けられる。ベース領域１４は、ゲートトレンチ部４０と接している。ベース領域１４は、メサ部６０の両側のトレンチ部のそれぞれと接していてよい。ベース領域１４の少なくとも一部分は、エミッタ領域１２の下方に設けられている。ベース領域１４はエミッタ領域１２と接していてよい。ゲートトレンチ部４０に所定のオン電圧が印加されると、ゲートトレンチ部４０と接するベース領域１４の表層がＮ型の領域に反転してチャネルが形成される。当該チャネルにより、エミッタ領域１２と、後述するドリフト領域１８とが電気的に接続される。
【0078】
ベース領域１４は、コンタクト領域１５の下方にも設けられている。ベース領域１４はコンタクト領域１５と接している。上述したように、ベース領域１４の一部がコンタクト領域１５として機能してもよい。本例のベース領域１４は、コンタクト領域１５よりもドーピング濃度の低いＰ－型の領域である。ベース領域１４のドーピング濃度は、５．０×１０１６ａｔоｍｓ／ｃｍ３以上、１．０×１０１８ａｔоｍｓ／ｃｍ３以下であってよい。
【0079】
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。エミッタ領域１２は、ドリフト領域１８よりドーピング濃度が高い。ドリフト領域１８は、ベース領域１４の下方に設けられている。ドリフト領域１８は、ベース領域１４と接していてよい。他の例では、ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域が設けられていてもよい。蓄積領域を設けることで、電子注入促進効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ Ｅｆｆｅｃｔ）を生じさせて、半導体装置１００のオン電圧を低くできる。
【0080】
ドリフト領域１８と半導体基板１０の下面２３との間には、Ｐ＋型のコレクタ領域２２が設けられている。コレクタ領域２２のドーピング濃度は、ベース領域１４のドーピング濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。アクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。
【0081】
ドリフト領域１８とコレクタ領域２２との間には、Ｎ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを１つ以上有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
【0082】
バッファ領域２０は、水素（プロトン）またはリン等のＮ型ドーパントをイオン注入することで形成してよい。本例のバッファ領域２０は水素をイオン注入して形成される。バッファ領域２０は、ベース領域１４の下端から広がる空乏層がコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
【0083】
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０が設けられる。本例において、半導体基板１０の上面２１側には、複数のゲートトレンチ部４０が設けられる。本例において各ゲートトレンチ部４０は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【0084】
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられた溝形状のゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート導電部４４は、導電材料であるポリシリコンで形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。
【0085】
ゲートトレンチ部４０内のゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、図３に示した断面以外の位置で、ゲート配線１３０に電気的に接続されている。
【0086】
ダミートレンチ部３０は、ゲートトレンチ部４０と同様の構造を有する。本例のダミートレンチ部３０は、溝形状のダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４の構造は、ゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４と同様である。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ダミー導電部３４は、図３に示した断面以外の位置で、エミッタ電極５２に電気的に接続されている。
【0087】
ポリシリコン抵抗部２００は、エミッタ領域１２と、エミッタ電極５２との間に設けられている。本例のポリシリコン抵抗部２００は、ゲートトレンチ部４０と、当該ゲートトレンチ部４０のＹ軸方向における両側に設けられた２つのエミッタ領域１２とを覆っている。ポリシリコン抵抗部２００は、Ｘ軸方向において、ゲートトレンチ部４０の全体、および、２つのエミッタ領域１２の全体と重なるように配置されてよい。ポリシリコン抵抗部２００は、半導体基板１０の上面２１におけるエミッタ領域１２とコンタクト領域１５との境界部分を超えて、コンタクト領域１５の一部も覆ってよい。
【0088】
本例の半導体装置１００は、ポリシリコン抵抗部２００を設け、且つ、Ｙ軸方向に長手を有するエミッタ領域１２を形成することで、比較的に低い飽和電流と、比較的に低いオン電圧を両立する。半導体基板１０の上面２１に設けられたＭＯＳ構造は、コレクタ－エミッタ間の電圧を上昇させても、コレクタ電流が飽和する飽和特性を有する。これにより半導体装置１００は、大電流かつ大電圧が同時に印加される短絡状態において、一定時間内であれば素子が破壊されない短絡耐量特性を有している。装置の微細化が進んだ状態で、全てのメサ部６０にＭＯＳ構造を形成すると、飽和電流が非常に大きくなるので、一部のメサ部６０にはＭＯＳ構造を形成しない間引き構造、または、Ｘ軸方向に長手を有するエミッタ領域１２をＹ軸方向に離散的に配置する梯子構造等により、飽和電流を抑制する場合がある。しかし、このような構造で飽和電流を抑制すると、オン電圧が高くなってしまう。
【0089】
ＭＯＳ構造の電流飽和特性は、下式（１）であらわされる。
Ｉｓａｔは飽和電流、Ｚはエミッタ領域１２の総エミッタ幅（つまりＹ軸方向の総長さ）、μｎは電子の移動度、Ｃｏｘは、ゲート絶縁膜４２の容量、ＬｃｈはＺ軸方向のチャネル長、Ｖｇｅはゲートエミッタ間電圧、Ｖｔｈは閾値電圧を表す。
【数1】
【0090】
ＭＯＳ構造のチャネル抵抗Ｒｃｈは、下式（２）であらわされる。
式（１）および式（２）を比較すると、飽和電流Ｉｓａｔを小さくするとチャネル抵抗Ｒｃｈが大きくなり、また飽和電流Ｉｓａｔを大きくするとチャネル抵抗Ｒｃｈが小さくなることがわかる。つまり半導体装置１００の短絡耐量を向上するために飽和電流を小さくすると、オン電圧が上昇するという、トレードオフの相関になっている。例えば、間引きエミッタ構造では、エミッタ領域１２が一部のメサ部６０に形成されているため、ドリフト領域１８への電子電流の供給がＸ軸方向においてまばらになり、電流の流れが不均一化して、オン電圧が上昇する。また、Ｘ軸方向に長手を有するエミッタ領域１２をＹ軸方向に離散的に配置する梯子構造では、ゲートトレンチ部４０とエミッタ領域１２とが接する長さＺ（チャネル幅に相当する）を大きくすることが困難である。
【数2】
【0091】
これに対して半導体装置１００では、エミッタ電極５２とエミッタ領域１２との間にポリシリコン抵抗部２００を設けることで、飽和電流を抑制する。半導体装置１００がオン状態になると、エミッタ電極５２とエミッタ領域１２との間において、ポリシリコン抵抗部２００を介して電流が流れる。このため、エミッタ領域１２の電位は、ポリシリコン抵抗部２００に流れる電流の大きさに応じて変化する。エミッタ領域１２からエミッタ電極５２に対して電流が流れるので、ポリシリコン抵抗部２００に流れる電流がより大きい場合、エミッタ領域１２の電位はより高くなる。ポリシリコン抵抗部２００に流れる電流が小さい場合には、エミッタ領域１２の電位はわずかしか上昇しない。
【0092】
ゲート導電部４４に印加されるオン電圧は概ね一定電圧であるから、ポリシリコン抵抗部２００に流れる電流が大きくなると、ゲート導電部４４とエミッタ領域１２との間の電位差は小さくなり、ゲート絶縁膜４２に印加される電圧は小さくなる。一方で、ポリシリコン抵抗部２００に流れる電流が小さい場合は、ゲート絶縁膜４２に印加される電圧は相対的に大きくなる。このため、ＭＯＳ構造に流れる飽和電流を抑制できる。
【0093】
半導体装置１００では、Ｙ軸方向に長手を有するエミッタ領域１２を設けることで、総エミッタ幅Ｚを大きくして、オン電圧を小さくする。これにより、低い飽和電流と、低いオン電圧とを両立できる。
【0094】
【0095】
ｂ－ｂ断面では、それぞれのメサ部６０にはエミッタ領域１２が設けられていない。それぞれのメサ部６０において、半導体基板１０の上面２１には、コンタクト領域１５が設けられている。コンタクト領域１５は、エミッタ電極５２と接触している。
【0096】
ｂ－ｂ断面では、ポリシリコン抵抗部２００が設けられていない。コンタクト領域１５および層間絶縁膜３８は、エミッタ電極５２に接している。エミッタ領域１２およびポリシリコン抵抗部２００が設けられていない点を除き、ｂ－ｂ断面の構造は、ａ－ａ断面の構造と同様である。
【0097】
図２から図４に示した例では、それぞれのメサ部６０において、エミッタ領域１２がＹ軸において同一の位置に設けられている。同様に、ポリシリコン抵抗部２００も、それぞれのメサ部６０においてＹ軸方向の同一位置に設けられている。他の例では、いずれかのメサ部６０におけるエミッタ領域１２のＹ軸方向の位置が、他のメサ部６０におけるエミッタ領域１２のＹ軸方向の位置と異なっていてもよい。同様に、いずれかのメサ部６０におけるポリシリコン抵抗部２００のＹ軸方向の位置が、他のメサ部６０におけるポリシリコン抵抗部２００のＹ軸方向の位置と異なっていてもよい。
【0098】
図５は、ポリシリコン抵抗部２００、エミッタ領域１２、ベース領域１４およびドリフト領域１８の深さ方向における電位分布の一例を示す図である。図５では、ポリシリコン抵抗部２００、エミッタ領域１２、ベース領域１４およびドリフト領域１８を含む半導体装置１００の模式図と、電位分布を示す図とを並べて示している。電位分布図の深さ位置を示す軸は、模式図における深さ位置に対応している。模式図においては、層間絶縁膜３８を省略している。模式図においては、エミッタ電極５２、ベース領域１４、コレクタ領域２２、および、ゲート導電部４４を、端子Ｅ、Ｂ、Ｃ、Ｇで模式的に示している。模式図では、各端子間を接続する配線を示している。模式図における抵抗Ｒは、ポリシリコン抵抗部２００の抵抗成分を示している。模式図では、ベース領域１４とゲート導電部４４との間のゲート絶縁膜４２による容量成分も示している。電位分布図では、エミッタ・コレクタ間に定格電流より小さい小電流Ｉ１が流れる場合の電位分布を破線で示し、飽和電流程度の大電流Ｉ２が流れる場合の電位分布を実線で示している。
【0099】
ポリシリコン抵抗部２００を設けた場合、ポリシリコン抵抗部２００に流れる電流と、ポリシリコン抵抗部２００の抵抗Ｒによって、エミッタ領域１２の電位が変化する。大電流Ｉ２が流れた場合、エミッタ領域１２の電位は大きく上昇する。一方、小電流Ｉ１が流れた場合、エミッタ領域１２の電位はわずかしか上昇しない。ＭＯＳ構造を駆動させるゲート電圧ＶＧＥは一定であるため、大電流領域ではゲート絶縁膜４２にかかる電位差ＶＧＥｅｆｆ２は、小さくなる。一方、小電流領域ではゲート絶縁膜４２にかかる電位差ＶＧＥｅｆｆ１は、相対的に大きくなる。したがって、飽和電流を大きく抑制することができる。半導体装置１００は、小電流領域では大きいゲート電圧／エミッタ電圧差で駆動し、大電流領域では小さいゲート電圧／エミッタ電圧差で駆動することができる。
【0100】
本例の半導体装置１００は、ポリシリコン抵抗部２００を設けることで飽和電流を低減させることができる。一方で、半導体装置１００は、総エミッタ幅Ｚを増やすことにより、飽和電流を増大できる。つまり半導体装置１００は、ポリシリコン抵抗部２００により飽和電流を低減させた範囲で、総エミッタ幅Ｚを増加させて飽和電流を増大させることで、飽和電流を維持または小さくしつつ、オン電圧を低減できる。
【0101】
図６は、図１の領域Ｄの拡大図の他の例である。本例の半導体装置１００においては、１つのメサ部６０に、１つだけのエミッタ領域１２がＹ軸方向に連続して設けられている。１つのメサ部６０には、１つだけのポリシリコン抵抗部２００がエミッタ領域１２を覆って設けられている。他の構造は、図１から図５において説明したいずれかの態様の半導体装置１００と同様である。例えば、図６におけるａ－ａ断面は、図３に示したａ－ａ断面と同様の構造を有する。
【0102】
図７は、図１の領域Ｄの拡大図の他の例である。本例の半導体装置１００においては、１つのメサ部６０に、複数のエミッタ領域１２がＹ軸方向に離散して設けられている。本例のメサ部６０では、１つのポリシリコン抵抗部２００が、Ｙ軸方向において２つ以上のエミッタ領域１２に跨って連続して配置されている。１つのポリシリコン抵抗部２００は、２つ以上のエミッタ領域１２の全体を覆っていてよい。メサ部６０には、Ｙ軸方向において複数のポリシリコン抵抗部２００が配置されてよい。それぞれのポリシリコン抵抗部２００が、２つ以上のエミッタ領域１２に跨って配置されてよい。それぞれのポリシリコン抵抗部２００が覆うエミッタ領域１２の個数は、互いに同一であってよく、異なっていてもよい。
【0103】
エミッタ領域１２およびポリシリコン抵抗部２００以外の構造は、図１から図５において説明したいずれかの態様の半導体装置１００と同様である。例えば、図７におけるａ－ａ断面は、図３に示したａ－ａ断面と同様の構造を有する。ただし本例では、ｃ－ｃ断面の構造が、図４に示したｂ－ｂ断面の構造と異なる。
【0104】
図８は、図７におけるｃ－ｃ断面の一例を示す図である。ｃ－ｃ断面は、エミッタ領域１２を通過せず、ポリシリコン抵抗部２００を通過するＸＺ断面である。当該断面におけるメサ部６０には、エミッタ領域１２が設けられていない。上面２１においてゲートトレンチ部４０と接する領域には、コンタクト領域１５が設けられている。ポリシリコン抵抗部２００は、Ｘ軸方向におけるゲートトレンチ部４０の全体と、コンタクト領域１５の一部を覆っている。本例のポリシリコン抵抗部２００は、コンタクト領域１５のうち、ゲートトレンチ部４０と接する境界部分を覆い、ダミートレンチ部３０と接する境界部分を覆っていない。コンタクト領域１５およびポリシリコン抵抗部２００以外の構造は、図４に示したｂ－ｂ断面と同様の構造である。
【0105】
図９は、図１の領域Ｄの拡大図の他の例である。本例の半導体装置１００は、ポリシリコン抵抗部２００以外の構造は、図１から図８において説明したいずれかの態様の半導体装置１００と同様である。本例のポリシリコン抵抗部２００は、Ｘ軸方向においてゲートトレンチ部４０の両側に配置されたエミッタ領域１２を覆い、且つ、２つのエミッタ領域１２の間におけるゲートトレンチ部４０の少なくとも一部を覆っていない。
【0106】
ポリシリコン抵抗部２００以外の構造は、図１から図８において説明したいずれかの態様の半導体装置１００と同様である。例えば、図９におけるｂ－ｂ断面は、図４に示したｂ－ｂ断面と同様の構造を有する。ただし本例では、ｄ－ｄ断面の構造が、図２に示したａ－ａ断面の構造と異なる。
【0107】
図１０は、図９におけるｄ－ｄ断面の一例を示す図である。ｄ－ｄ断面は、エミッタ領域１２およびポリシリコン抵抗部２００を通過するＸＺ断面である。ｄ－ｄ断面においては、ポリシリコン抵抗部２００が、ゲートトレンチ部４０の少なくとも一部を覆っていない。ポリシリコン抵抗部２００は、２つのエミッタ領域１２に挟まれたゲートトレンチ部４０のＸ軸方向における中央部分と重なっていなくてよい。ポリシリコン抵抗部２００は、ゲートトレンチ部４０のうち、エミッタ領域１２と接する境界部分と重なっていてよい。ポリシリコン抵抗部２００以外の構造は、図３に示したａ－ａ断面と同様の構造である。
【0108】
図１１は、図１の領域Ｄの拡大図の他の例である。本例の半導体装置１００は、トレンチコンタクト部２１０を備える。トレンチコンタクト部２１０以外の構造は、図１から図１０において説明したいずれかの態様の半導体装置１００と同様であってよい。本例の半導体装置１００は、コンタクト領域１５に代えてベース領域１４が半導体基板１０の上面２１に露出しているが、図１から図１０の例と同様に、コンタクト領域１５が半導体基板１０の上面２１に露出していてもよい。
【0109】
トレンチコンタクト部２１０は、半導体基板１０の上面２１から半導体基板１０の内部まで形成された凹部である。当該凹部の内部には、エミッタ電極５２が充填されている。トレンチコンタクト部２１０の側面および底面において、エミッタ電極５２と半導体基板１０とが接触する。これにより、エミッタ電極５２と半導体基板１０との接触面積を増大できる。
【0110】
トレンチコンタクト部２１０は、上面視においてダミートレンチ部３０と重なっている。トレンチコンタクト部２１０は、Ｘ軸方向においてダミートレンチ部３０よりも広い範囲に設けられてよい。トレンチコンタクト部２１０は、Ｙ軸方向においてダミートレンチ部３０よりも広い範囲に設けられてよい。
【0111】
図１２Ａは、図１１におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびポリシリコン抵抗部２００を通過するＸＺ断面である。ｅ－ｅ断面において、トレンチコンタクト部２１０の近傍以外の構造は、図３のａ－ａ断面または図１０のｄ－ｄ断面と同様である。
【0112】
上述したように、トレンチコンタクト部２１０は、半導体基板１０の上面２１から内部まで設けられており、内部にはエミッタ電極５２が充填されている。トレンチコンタクト部２１０の底面に、ダミートレンチ部３０が形成されている。ダミートレンチ部３０のダミー導電部３４は、トレンチコンタクト部２１０の内部のエミッタ電極５２と接続している。これにより、ダミー導電部３４にエミッタ電位を印加できる。
【0113】
１つのトレンチコンタクト部２１０の底面２１２には、１つまたは２つ以上のダミートレンチ部３０が設けられてよい。トレンチコンタクト部２１０は、Ｘ軸方向において２つのゲートトレンチ部４０に挟まれて配置された２つ以上のダミートレンチ部３０に対して、共通に設けられてよい。つまり、２つのゲートトレンチ部４０の間には、１つのトレンチコンタクト部２１０が設けられる。２つのゲートトレンチ部４０の間の１つ以上のダミートレンチ部３０は、１つのトレンチコンタクト部２１０の底面２１２に設けられてよい。このような構造により、トレンチ部の間隔が微細化しても、トレンチコンタクト部２１０を容易に設けることができる。
【0114】
トレンチコンタクト部２１０の底面２１２に設けられたダミートレンチ部３０の下端の深さ位置と、ゲートトレンチ部４０の下端の深さ位置は、同一であってよく、異なっていてもよい。ダミートレンチ部３０の下端は、ゲートトレンチ部４０の下端よりも下方に配置されていてもよい。
【0115】
図１２Ｂは、図１２Ａに示したダミートレンチ部３０の近傍の拡大図である。本例のダミー導電部３４の上端３３は、トレンチコンタクト部２１０の底面２１２よりも下方に配置されている。上端３３は、ダミー導電部３４のうち、最も上方に配置された部分である。本例の底面２１２の深さ位置は、ダミー絶縁膜３２に最も近い底面２１２の深さ位置である。
【0116】
ダミー絶縁膜３２の上端３１は、底面２１２と同一の深さ位置に設けられてよい。上端３１は、ダミー絶縁膜３２のうち、最も上方に配置された部分である。なお図１２Ａに示したように、上端３３は、底面２１２と同一の深さ位置に配置されていてもよい。
【0117】
図１２Ｃは、図１２Ａに示したダミートレンチ部３０の近傍の拡大図の他の例である。本例では、ダミー絶縁膜３２の上端３１が、底面２１２より下方で、且つ、ダミー導電部３４の上端３３よりも上方に配置されている。図１２Ｃのような構造にすることで、底面２１２等の半導体基板１０、ダミー絶縁膜３２、および、ダミー導電部３４を覆う膜（例えばエミッタ電極５２またはエミッタ電極５２を覆う保護膜）の被覆性が向上し、良品率が向上する。図１２Ｂまたは図１２Ｃの例では、底面２１２、上端３１および上端３３の少なくとも一部が階段状に配置されているが、底面２１２、上端３１および上端３３の各境界部分は、曲面であってもよい。トレンチコンタクト部２１０を形成するときに用いるエッチャントは、半導体基板１０、ダミー絶縁膜３２およびダミー導電部３４に対する除去速度が異なる場合がある。図１２Ｂおよび図１２Ｃの構造は、当該エッチャントを選択することで形成できる。
【0118】
図１３は、図１１におけるｆ－ｆ断面の一例を示す図である。ｆ－ｆ断面は、エミッタ領域１２およびポリシリコン抵抗部２００を通過せず、ベース領域１４を通過するＸＺ断面である。ｆ－ｆ断面において、トレンチコンタクト部２１０およびダミートレンチ部３０の構造は、図１２Ａに示したｅ－ｅ断面と同様である。トレンチコンタクト部２１０およびダミートレンチ部３０以外の構造は、図４のｂ－ｂ断面と同様である。
【0119】
図１４は、ポリシリコン抵抗部２００の近傍の拡大図である。ポリシリコン抵抗部２００の深さ方向における厚みは、０．１μｍ以上、１μｍ以下であってよい。ポリシリコン抵抗部２００の厚みを調整することで、エミッタ領域１２とエミッタ電極５２との間の抵抗値を調整できる。ポリシリコン抵抗部２００の厚みは、０．１５μｍ以上であってよく、２μｍ以上であってもよい。ポリシリコン抵抗部２００の厚みは、０．８μｍ以下であってよく、０．６μｍ以下であってよく、０．３μｍ以下であってもよい。
【0120】
ポリシリコン抵抗部２００の深さ方向における厚みは、エミッタ領域１２と、エミッタ電極５２との最短距離であってよい。他の例では、ポリシリコン抵抗部２００の厚みとして、エミッタ領域１２に積層された部分のＺ軸方向の厚みＴ１を用いてもよい。厚みＴ１は、エミッタ領域１２に積層された部分の厚みの最小値であってよい。ポリシリコン抵抗部２００の厚みとして、層間絶縁膜３８のＸ軸方向の中央位置に積層された部分の厚みＴ２を用いてもよい。
【0121】
ポリシリコン抵抗部２００には、Ｎ型の不純物が添加されていてよい。つまりポリシリコン抵抗部２００には、エミッタ領域１２と同一の導電型の不純物が添加されていてよい。ポリシリコン抵抗部２００には、エミッタ領域１２と同一元素の不純物が添加されていてもよい。一例として当該不純物はリンである。ポリシリコン抵抗部２００にＮ型の不純物を添加することで、ポリシリコン抵抗部２００およびエミッタ領域１２の間で不純物が拡散しても、互いの特性への影響を抑制できる。
【0122】
図１５は、図１４のｇ－ｇ線における、ポリシリコン抵抗部２００の不純物濃度分布の一例を示す図である。ｇ－ｇ線は、ポリシリコン抵抗部２００の深さ方向と平行な線である。ポリシリコン抵抗部２００の深さ方向とは、Ｚ軸方向であってよい。他の例では、ポリシリコン抵抗部２００の深さ方向とは、ポリシリコン抵抗部２００を通過し、且つ、エミッタ領域１２とエミッタ電極５２とを結ぶ距離が最短となる直線の方向であってもよい。
【0123】
ポリシリコン抵抗部２００において、エミッタ電極５２と接する領域の不純物濃度Ｄ１、および、エミッタ領域１２と接する領域の不純物濃度Ｄ２のいずれもが、ポリシリコン抵抗部２００の深さ方向における中央の不純物濃度Ｄ３よりも高くてよい。このような構成により、ポリシリコン抵抗部２００と、エミッタ電極５２等との接触抵抗が高くなりすぎるのを防げる。ポリシリコン抵抗部２００の上方から不純物を注入することで、不純物濃度Ｄ１は比較的に高くできる。また、ポリシリコン抵抗部２００を形成した後に熱処理することで、エミッタ領域１２の不純物を、ポリシリコン抵抗部２００に拡散させて、不純物濃度Ｄ２を比較的に高くできる。
【0124】
ポリシリコン抵抗部２００の不純物濃度Ｄ３は、１×１０１４／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよい。不純物濃度Ｄ１、Ｄ２、Ｄ３のいずれもが、１×１０１４／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよく、ポリシリコン抵抗部２００の深さ方向の不純物濃度の平均値が、１×１０１４／ｃｍ３以上、１×１０１５／ｃｍ３以下であってもよい。ポリシリコン抵抗部２００の不純物濃度を調整することで、ポリシリコン抵抗部２００の抵抗値を調整できる。
【0125】
図１６は、ポリシリコン抵抗部２００の他の例を示す図である。図１６は、ゲートトレンチ部４０の近傍を拡大した断面図である。本例のポリシリコン抵抗部２００は、層間絶縁膜３８に設けられたコンタクトホール２２０の内部に設けられている。ポリシリコン抵抗部２００および層間絶縁膜３８以外の構造は、図１から図１５において説明したいずれかの態様の半導体装置１００と同様である。
【0126】
コンタクトホール２２０は、エミッタ領域１２およびエミッタ電極５２の間に設けられている。コンタクトホール２２０は、エミッタ領域１２毎に設けられる。１つのコンタクトホール２２０のＸ軸方向の幅は、１つのエミッタ領域１２のＸ軸方向の幅よりも小さくてよく、同じでよく、大きくてもよい。１つのコンタクトホール２２０のＹ軸方向の幅は、１つのエミッタ領域１２のＹ軸方向の幅よりも小さくてよく、同じでよく、大きくてもよい。コンタクトホール２２０のＸＹ面における大きさを調整することで、ポリシリコン抵抗部２００の深さ方向の抵抗値を調整できる。
【0127】
図１７は、半導体装置１００の製造方法における一部の工程を示す図である。本例の製造方法は、層間絶縁膜形成段階Ｓ１００２、エミッタ領域露出段階Ｓ１００４、ポリシリコン堆積段階Ｓ１００６、第１不純物注入段階Ｓ１００８、第２不純物注入段階Ｓ１０１０、エッチング段階Ｓ１０１２およびエミッタ電極形成段階Ｓ１０１４を有する。層間絶縁膜形成段階Ｓ１００２の前に、半導体基板１０にドーパントを注入してエミッタ領域１２等の各領域が形成されている。また、層間絶縁膜形成段階Ｓ１００２の前に、トレンチ部が形成されている。
【0128】
層間絶縁膜形成段階Ｓ１００２では、半導体基板１０の上面２１に層間絶縁膜３８を形成する。層間絶縁膜形成段階Ｓ１００２では、ＰＳＧ等の絶縁膜を上面２１の全体に堆積してよい。
【0129】
エミッタ領域露出段階Ｓ１００４では、層間絶縁膜３８の一部を除去してエミッタ領域１２を露出させる。エミッタ領域露出段階Ｓ１００４では、層間絶縁膜３８をドライエッチングまたはウェットエッチングしてよく、層間絶縁膜３８をＣＭＰ等の方法で研削してもよい。
【0130】
ポリシリコン堆積段階Ｓ１００６では、半導体基板１０の上面２１および層間絶縁膜３８の上方に、ＣＶＤ法等でポリシリコン膜を堆積する。第１不純物注入段階Ｓ１００８では、ポリシリコン膜の上面全体に、リン等の不純物を注入する。不純物を注入した後に熱処理を行い、ポリシリコン膜の深さ方向に不純物を拡散させてよい。第１不純物注入段階Ｓ１００８における熱処理は、半導体基板１０をアニール炉に投入して、半導体基板１０の全体を加熱してよい。
【0131】
第２不純物注入段階Ｓ１０１０では、ポリシリコン膜の上面近傍に、砒素等の不純物を注入する。不純物を注入した後に、ポリシリコン膜を熱処理してよい。第２不純物注入段階Ｓ１０１０では、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）により、ポリシリコン膜を加熱してよい。第２不純物注入段階Ｓ１０１０における熱処理時間は、第１不純物注入段階Ｓ１００８における熱処理時間よりも短くてよい。このような処理により、図１５に示したように、ポリシリコン抵抗部２００の上面近傍の不純物濃度を高くできる。
【0132】
エッチング段階Ｓ１０１２では、ポリシリコン膜に対して、フォトリソグラフ処理およびエッチング処理を行う。これにより、所定の形状のポリシリコン抵抗部２００を形成する。エミッタ電極形成段階Ｓ１０１４では、半導体基板１０の上面２１、層間絶縁膜３８およびポリシリコン抵抗部２００を覆うようにエミッタ電極５２を形成する。エミッタ電極形成段階Ｓ１０１４では、スパッタ法等でエミッタ電極５２を形成してよい。エミッタ電極形成段階Ｓ１０１４の後に、半導体装置１００の他の構造を形成する工程を有してよい。
【0133】
図１７に示した工程により、図１から図１５において説明した半導体装置１００を製造できる。図１２Ａに示したトレンチコンタクト部２１０を形成する場合、エッチング段階Ｓ１０１２と、エミッタ電極形成段階Ｓ１０１４の間において、トレンチコンタクト部２１０の凹部を形成してよい。当該工程では、半導体基板１０およびダミートレンチ部３０を同時にエッチングして、当該凹部を形成してよい。
【0134】
【0135】
エミッタ領域露出段階Ｓ１００４では、層間絶縁膜３８の一部を除去してコンタクトホール２２０を形成し、エミッタ領域１２を露出させる。エミッタ領域露出段階Ｓ１００４では、エッチングによりコンタクトホール２２０を形成してよい。
【0136】
ポリシリコン堆積段階Ｓ１００６、第１不純物注入段階Ｓ１００８および第２不純物注入段階Ｓ１０１０は、図１７の例と同様である。第１不純物注入段階Ｓ１００８および第２不純物注入段階Ｓ１０１０の間に、エッチバック段階Ｓ１００９を行ってもよい。エッチバック段階Ｓ１００９では、少なくとも、コンタクトホール２２０の上方に存在するポリシリコン膜をエッチングして除去する。エッチバック段階Ｓ１００９では、コンタクトホール２２０の内部以外に存在するポリシリコン膜を除去してよい。
【0137】
第２注入段階Ｓ１０１０の後に、エッチング段階Ｓ１０１２を行う。エッチング段階Ｓ１０１２は図１７の例と同様である。エッチバック段階Ｓ１００９を行っている場合、エッチング段階Ｓ１０１２では、エッチバック段階Ｓ１００９で除去し切れなかったポリシリコン膜を除去してよい。
【0138】
エミッタ電極形成段階Ｓ１０１４以降は、図１７の例と同様である。エッチング段階Ｓ１０１２とエミッタ電極形成段階Ｓ１０１４との間に、プラグ形成段階Ｓ１０１３を行ってもよい。プラグ形成段階Ｓ１０１３では、エミッタ電極５２と、コンタクト領域１５またはベース領域１４とを接続するタングステンプラグを形成する。タングステンプラグは、半導体基板１０の上面２１から内部に埋め込まれてよい。コンタクト領域１５またはベース領域１４が層間絶縁膜３８で覆われている場合、層間絶縁膜３８に形成したコンタクトホールにタングステンプラグを形成してよい。
【0139】
図１９は、ポリシリコン抵抗部２００の不純物濃度と、半導体装置１００に流れる飽和電流との関係を示す図である。図１９に示すように、ポリシリコン抵抗部２００の不純物濃度を下げてポリシリコン抵抗部２００の抵抗値を上げると、飽和電流は低下する。飽和電流の低下分に応じて、ゲートトレンチ部４０とエミッタ領域１２とが接触する総エミッタ幅Ｚを大きくできる。
【0140】
図２０は、ポリシリコン抵抗部２００の不純物濃度と、半導体装置１００のオン電圧との関係を示す図である。本例では、飽和電流を概ね５４０Ａ（１７５℃）に設定している。図２０では、エミッタ領域１２がＹ軸方向に長手を有する実施例を実線で示し、エミッタ領域１２がＸ軸方向に長手を有する比較例を破線で示している。実施例では、総エミッタ幅Ｚを大きくできる。このため、ポリシリコン抵抗部２００の不純物濃度を下げて、オン電圧をより低くできる。図１９および図２０に示すように、実施例に係る半導体装置１００は、低オン電圧で低飽和電流な特性を実現できる。
【0141】
図２１は、半導体装置１００の他の構成を示す断面図である。図２１では、ａ－ａ断面とＹ軸方向の位置が同一のＸＺ断面を示している。ただし図２１の断面では、１つのゲートトレンチ部４０と、ゲートトレンチ部４０の両側に配置されたダミートレンチ部３０とを含んでいる。また図２１の断面では、半導体基板１０の下面２３側の構成を省略している。当該断面以外の構造は、図１から図２０において説明したいずれかの態様の半導体装置１００と同様であってよい。
【0142】
本例の半導体装置１００は、ポリシリコン抵抗部２００を備えない点で、図１から図２０において説明した半導体装置１００と相違する。図１から図２０においてポリシリコン抵抗部２００が設けられていた領域には、エミッタ電極５２が設けられている。本例の半導体装置１００は、エミッタ領域１２の構造が、図１から図２０において説明した半導体装置１００と相違する。本例のエミッタ領域１２は、Ｎ＋型の第１エミッタ部分８１およびＮ型の第２エミッタ部分８２を有する。エミッタ領域１２は、Ｎ＋型の第３エミッタ部分８３を更に有してもよい。図２１においては、エミッタ領域１２の符号を省略している。本例の半導体装置１００は、トレンチコンタクト部２１０および高濃度領域８６を更に備えてもよい。他の構造は、図１から図２０において説明した半導体装置１００と同様である。
【0143】
本例のメサ部６０は、それぞれのトレンチ部に対してエミッタ領域１２を有している。つまり、ダミートレンチ部３０およびゲートトレンチ部４０のそれぞれに対してエミッタ領域１２を有している。他の例では、メサ部６０は、ダミートレンチ部３０と接するエミッタ領域１２を有さなくてもよい。
【0144】
第１エミッタ部分８１は、半導体基板１０の上面２１と接して設けられている。第１エミッタ部分８１は、半導体基板１０の上面２１において、エミッタ電極５２と接触してよい。第１エミッタ部分８１は、トレンチ部の側面と接していてよい。
【0145】
第２エミッタ部分８２は、第１エミッタ部分８１の下において、第１エミッタ部分８１と接して設けられている。第２エミッタ部分８２は、第１エミッタ部分８１よりもドーピング濃度の低いＮ型の領域である。第２エミッタ部分８２は、トレンチ部の側面と接していてよい。本例の第２エミッタ部分８２は、エミッタ電極５２と接触していない。
【0146】
本例のメサ部６０は、第２エミッタ部分８２とエミッタ電極５２との間に流れる電流が、第１エミッタ部分８１を通過するように構成されている。つまりメサ部６０において、第２エミッタ部分８２とエミッタ電極５２とを接続する各径路には、第１エミッタ部分８１、絶縁膜、または、Ｐ型の領域の少なくともいずれかが配置されている。また、本例のメサ部６０は、第１エミッタ部分８１とベース領域１４との間に流れる電流が、第２エミッタ部分８２を通過するように構成されている。つまりメサ部６０において、第１エミッタ部分８１とベース領域１４とを接続する各径路には、第２エミッタ部分８２、絶縁膜またはＰ型の領域の少なくともいずれかが配置されている。
【0147】
本例の第２エミッタ部分８２は、第１エミッタ部分８１よりもドーピング濃度が低い。これにより第２エミッタ部分８２の抵抗値が高くなる。また、第１エミッタ部分８１とベース領域１４との間に流れる電流は、第２エミッタ部分８２を通過する。このため本例の第２エミッタ部分８２は、抵抗部として機能する。これにより、図１から図２０における半導体装置１００と同様に、ＭＯＳ構造に流れる飽和電流を抑制できる。また、Ｙ軸方向に長手を有するエミッタ領域１２を設けることで、総エミッタ幅を大きくして、オン電圧を小さくする。これにより、低い飽和電流と、低いオン電圧とを両立できる。本例によれば、ポリシリコン抵抗部２００等の追加の膜を用いずに、抵抗部を設けることができる。
【0148】
第３エミッタ部分８３は、第２エミッタ部分８２の下において、第２エミッタ部分８２と接して設けられている。第３エミッタ部分８３は、第２エミッタ部分８２よりもドーピング濃度の高いＮ＋型の領域である。第３エミッタ部分８３は、第１エミッタ部分８１よりもドーピング濃度が低くてよい。第３エミッタ部分８３は、トレンチ部の側面と接していてよい。本例の第３エミッタ部分８３は、エミッタ電極５２と接触していない。
【0149】
第３エミッタ部分８３を設けることで、第２エミッタ部分８２がＰ型の領域に直接接することを防げる。このため、Ｐ型の領域のドーパントが、低濃度の第２エミッタ部分８２に拡散することを抑制でき、第２エミッタ部分８２の深さ方向の長さを精度よく制御できる。このため、第２エミッタ部分８２における抵抗値のばらつきを抑制できる。
【0150】
ゲートトレンチ部４０のゲート導電部４４の上端８４は、第３エミッタ部分８３と向かい合って配置されていることが好ましい。ゲート導電部４４の上端８４は、メサ部６０と向かい合う側壁における上端を指してよい。上端８４と第３エミッタ部分８３とが向かい合うとは、Ｚ軸方向において、第３エミッタ部分８３の上端位置と下端位置との間に、上端８４が配置されていることを指す。第３エミッタ部分８３の上端および下端は、ゲートトレンチ部４０の側壁に接する部分における上端および下端を指してよい。
【0151】
ゲート導電部４４にオン電圧が印加されると、メサ部６０におけるトレンチ部との境界部分のうち、ゲート導電部４４と向かい合う領域に電子が誘引される。第２エミッタ部分８２とゲート導電部４４とが向かい合って配置されている場合、第２エミッタ部分８２の境界部分にも電子が誘引される。第２エミッタ部分８２はドーピング濃度が低いので、誘引された電子により、境界部分における抵抗値が変動する場合がある。これに対して第３エミッタ部分８３をゲート導電部４４の上端８４と向かい合うように配置することで、第２エミッタ部分８２の境界部分における抵抗値の変動を抑制できる。また、第３エミッタ部分８３はドーピング濃度が高いので、第３エミッタ部分８３の境界部分に電子が誘引されても、当該境界部分の抵抗値の変動は非常に小さい。
【0152】
トレンチコンタクト部２１０は、半導体基板１０の上面２１からベース領域１４の上端よりも深くまで設けられている。トレンチコンタクト部２１０は導電性の材料で形成されている。トレンチコンタクト部２１０は、半導体基板１０の上方のエミッタ電極５２と同一の材料で形成されていてよく、異なる材料で形成されていてもよい。例えばトレンチコンタクト部２１０はタングステンを含んでよい。
【0153】
高濃度領域８６は、ベース領域１４よりも高濃度のＰ＋型の領域である。高濃度領域８６のドーピング濃度は、コンタクト領域１５のドーピング濃度と同一であってよい。高濃度領域８６のドーピング濃度は、ベース領域１４のドーピング濃度の１０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。高濃度領域８６は、トレンチコンタクト部２１０に接している。高濃度領域８６は、少なくともトレンチコンタクト部２１０とベース領域１４との間に設けられている。本例の高濃度領域８６は、トレンチコンタクト部２１０の下端および側壁と接している。本例の高濃度領域８６は、トレンチコンタクト部２１０の側壁の上端とは接していない。
【0154】
本例の第１エミッタ部分８１は、トレンチコンタクト部２１０と接している。これにより、エミッタ電極５２と第１エミッタ部分８１との間の接続抵抗を小さくできる。第１エミッタ部分８１は、高濃度領域８６の上端と接していてよい。
【0155】
第２エミッタ部分８２は、トレンチコンタクト部２１０と接していない。第２エミッタ部分８２とトレンチコンタクト部２１０との間には、絶縁膜またはＰ型の領域が設けられてよい。本例では、第２エミッタ部分８２とトレンチコンタクト部２１０との間にＰ型の高濃度領域８６が設けられている。このような構成により、第１エミッタ部分８１以外の経路を通って、エミッタ電極５２と第２エミッタ部分８２との間に電流が流れることを防げる。
【0156】
第３エミッタ部分８３は、トレンチコンタクト部２１０と接していない。第３エミッタ部分８３とトレンチコンタクト部２１０との間には、絶縁膜またはＰ型の領域が設けられてよい。本例では、第３エミッタ部分８３とトレンチコンタクト部２１０との間にＰ型の高濃度領域８６が設けられている。このような構成により、ベース領域１４のチャネルを通った電流が、第２エミッタ部分８２を通らずにエミッタ電極５２に抜けることを防げる。
【0157】
【0158】
本例の第１エミッタ部分８１は、深さ方向におけるドーピング濃度分布のピーク９１を有する。ドーピング濃度分布のピークとは、頂点において極大値を示す山型の部分である。ピークの頂点におけるドーピング濃度を、当該ピークのドーピング濃度とする。ピーク９１のドーピング濃度をＰ１とする。なお第１エミッタ部分８１は、第２エミッタ部分８２との境界から、半導体基板１０の上面２１まで、ドーピング濃度が継続して増加していてもよい。この場合、上面２１における第１エミッタ部分８１のドーピング濃度をＰ１とする。
【0159】
本例の第２エミッタ部分８２は、深さ方向におけるドーピング濃度分布のピーク９２を有する。ピーク９２のドーピング濃度をＰ２とする。第１エミッタ部分８１と第２エミッタ部分８２との間において、ドーピング濃度が極小値を示す谷部９４を、第１エミッタ部分８１と第２エミッタ部分８２との境界とする。
【0160】
本例の第３エミッタ部分８３は、深さ方向におけるドーピング濃度分布のピーク９３を有する。ピーク９３のドーピング濃度をＰ３とする。第２エミッタ部分８２と第３エミッタ部分８３との間において、ドーピング濃度が極小値を示す谷部９５を、第２エミッタ部分８２と第３エミッタ部分８３との境界とする。
【0161】
上述したように、第２エミッタ部分８２のピーク９２の濃度Ｐ２は、第１エミッタ部分８１のピーク９１の濃度Ｐ１よりも低い。濃度Ｐ２は、濃度Ｐ１の１／１００倍以下であってよく、１／１０００倍以下であってもよい。濃度Ｐ２は、谷部９４のドーピング濃度の１０倍以下であってよく、５倍以下であってもよい。濃度Ｐ２は、ドリフト領域１８のドーピング濃度より高い。濃度Ｐ２は、ドリフト領域１８のドーピング濃度の１００倍以下であってよく、１０倍以下であってよく、５倍以下であってもよい。濃度Ｐ２を調整することで、抵抗部における抵抗値を調整できる。
【0162】
第２エミッタ部分８２の深さ方向における長さは、２μｍ以下であってよい。当該長さは、１．５μｍ以下であってよく、１μｍ以下であってもよい。当該長さは、０．１μｍ以上であってよく、０．５μｍ以上であってもよい。エミッタ領域１２の全体の深さ方向における長さは３μｍ以下であってよい。
【0163】
本例のエミッタ領域１２は、ピーク９１、ピーク９２およびピーク９３のそれぞれの位置にＮ型のドーパントイオンを注入することで形成できる。第２エミッタ部分８２の長さは、ピーク９１およびピーク９３を形成する深さ位置により調整できる。第２エミッタ部分８２の長さを調整することで、抵抗部における抵抗値を調整できる。
【0164】
上述したように、第３エミッタ部分８３のピーク９３の濃度Ｐ３は、第２エミッタ部分８２のピーク９２の濃度Ｐ２よりも高い。濃度Ｐ３は、濃度Ｐ２の１０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。第３エミッタ部分８３のピーク９３の濃度Ｐ３は、第１エミッタ部分８１のピーク９１の濃度Ｐ１以下であってよい。濃度Ｐ３は、濃度Ｐ１の１／２倍以下であってよく、１／５倍以下であってよく、１／１０倍以下であってもよい。
【0165】
図２１において説明したように、ゲート導電部４４の上端８４の深さ位置は、第３エミッタ部分８３が設けられた深さ範囲に含まれている。上端８４は、ピーク９３の半値全幅の範囲内に設けられてよい。ピーク９３の半値全幅の範囲とは、ピーク９３において、ドーピング濃度がＰ３の半分以上となる範囲である。
【0166】
第３エミッタ部分８３の深さ方向の長さは、０．４μｍ以上であってよい。これにより、ゲート導電部４４の上端８４の深さ位置が、製造ばらつき等で変動した場合であっても、上端８４を第３エミッタ部分８３と向かい合う位置に配置できる。第３エミッタ部分８３の深さ方向の長さは１μｍ以下であってよい。第３エミッタ部分８３は、上端８４の深さ位置のばらつきを吸収できればよい。第３エミッタ部分８３の長さを１μｍ以下とすることで、エミッタ領域１２の全長を小さくできる。
【0167】
図２３は、ｈ－ｈ線におけるドーピング濃度分布の他の例を示す図である。本例のドーピング濃度分布は、第２エミッタ部分８２における分布が、図２２の例と相違する。第１エミッタ部分８１および第３エミッタ部分８３における分布は、図２２の例と同様である。
【0168】
本例の第２エミッタ部分８２は、深さ方向のドーピング濃度分布が平坦な平坦部分９６を有する。例えば平坦部分９６とは、ドーピング濃度の最大値が、ドーピング濃度の最小値の２倍以下の部分である。平坦部分９６の深さ方向の長さは、０．１μｍ以上であってよく、０．５μｍ以上であってもよい。
【0169】
平坦部分９６のドーピング濃度の最小値は、ドーピング濃度Ｄｄの１０倍以下であってよく、５倍以下であってよく、２倍以下であってもよい。平坦部分９６のドーピング濃度の最小値は、ドリフト領域１８のドーピング濃度Ｄｄと同一であってもよい。本例では、第２エミッタ部分８２に、Ｎ型のドーパントイオンを注入しない。
【0170】
図２４は、ｈ－ｈ線におけるドーピング濃度分布の他の例を示す図である。本例のドーピング濃度分布は、第２エミッタ部分８２における分布が、図２２の例と相違する。第１エミッタ部分８１および第３エミッタ部分８３における分布は、図２２の例と同様である。
【0171】
本例の第２エミッタ部分８２は、深さ方向においてドーピング濃度が極小値を示す谷部９７を有する。谷部９７におけるドーピング濃度の極小値をＶ１とする。濃度Ｖ１は、ドリフト領域１８のドーピング濃度Ｄｄの１００倍以下であってよく、５０倍以下であってよく、１０倍以下であってよく、５倍以下であってもよい。濃度Ｖ１は濃度Ｄｄと同一であってもよい。本例では、第２エミッタ部分８２に、Ｎ型のドーパントイオンを注入しない。第１ピーク９１と第３ピーク９３との境界近傍における谷部９７が第２エミッタ部分８２として機能する。
【0172】
第２エミッタ部分８２の深さ方向における両端のドーピング濃度をＤｂとする。濃度Ｄｂは、濃度Ｖ１の１０倍であってよく、５倍であってよく、他の値であってもよい。第２エミッタ部分８２の深さ方向の長さは、図２２または図２３の例と同様である。
【0173】
第２エミッタ部分８２は、図２２に示したピーク９２、図２３に示した平坦部分９６、および、図２４に示した谷部９７のいずれかを有する。第２エミッタ部分８２には、ピーク９２、平坦部分９６および谷部９７のうちの複数が設けられていてもよい。
【0174】
【0175】
本例の高濃度領域８６は、第１エミッタ部分８１とトレンチコンタクト部２１０との間にも設けられている。本例の第１エミッタ部分８１は、トレンチコンタクト部２１０と接触していない。本例によれば、高濃度領域８６を形成する範囲にばらつきが生じても、第２エミッタ部分８２とトレンチコンタクト部２１０とが接続されることを抑制できる。
【0176】
図２６は、高濃度領域８６の他の構造例を示す図である。本例では、第１の高濃度領域８６－１および第２の高濃度領域８６－２が設けられている。他の構造は、図２５の例と同様である。第１の高濃度領域８６－１および第２の高濃度領域８６－２は、いずれもベース領域１４より高濃度のＰ型の領域である。第１の高濃度領域８６－１は、第２の高濃度領域８６－２よりも低濃度の領域である。
【0177】
第１の高濃度領域８６－１は、トレンチコンタクト部２１０と、第２エミッタ部分８２および第３エミッタ部分８３との間に設けられている。本例の第１の高濃度領域８６－１は、トレンチコンタクト部２１０と、第１エミッタ部分８１との間にも設けられている。図２１の例のように、第１エミッタ部分８１がトレンチコンタクト部２１０と接している場合、第１の高濃度領域８６－１は、トレンチコンタクト部２１０と、第１エミッタ部分８１との間には設けられなくてもよい。
【0178】
第２の高濃度領域８６－２は、トレンチコンタクト部２１０の下端に接して設けられている。第２の高濃度領域８６－２は、トレンチコンタクト部２１０の下面の全体を覆うように設けられてよい。トレンチコンタクト部２１０の下面とは、トレンチコンタクト部２１０の外面のうち、法線方向と、Ｚ軸における下方向との成す角度が４５度以下の部分を指してよい。
【0179】
第２の高濃度領域８６－２を高濃度にすることで、トレンチコンタクト部２１０とベース領域１４との接触抵抗を小さくできる。第１の高濃度領域８６－１を低濃度にすることで、第１の高濃度領域８６－１におけるＰ型のドーパントが第２エミッタ部分８２に拡散することを抑制できる。このため、第２エミッタ部分８２におけるドーピング濃度を精度よく調整して、抵抗部の抵抗値を精度よく調整できる。
【0180】
第１の高濃度領域８６－１のドーピング濃度は、第２の高濃度領域８６－２のドーピング濃度の０．２倍以下であってよく、０．１倍以下であってよく、０．０５倍以下であってもよい。第２の高濃度領域８６－２のドーピング濃度は、第２の高濃度領域８６－２におけるドーピング濃度の最大値を用いてよい。
【0181】
半導体基板１０にトレンチコンタクト部２１０を形成するための溝部を形成し、当該溝部からＰ型のドーパントイオンを注入することで、第１の高濃度領域８６－１および第２の高濃度領域８６－２を形成してよい。ドーパントイオンの注入角度およびドーズ量を調整することで、第１の高濃度領域８６－１および第２の高濃度領域８６－２のドーピング濃度を調整できる。ドーパントイオンの注入角度およびドーズ量の少なくとも一方を変更して、複数回ドーパントイオンを注入することで、第１の高濃度領域８６－１および第２の高濃度領域８６－２のドーピング濃度を調整してもよい。
【0182】
図２７は、半導体装置１００の他の構成を示す断面図である。本例の半導体装置１００は、高濃度領域８６の一部分に代えてコンタクト絶縁膜８８を有する点で図２１の例と相違する。他の構造は、図２１の例と同様である。
【0183】
コンタクト絶縁膜８８は、半導体基板１０を酸化または窒化した膜であってよい。コンタクト絶縁膜８８が設けられる位置および範囲は、図２６において説明した第１の高濃度領域８６－１が設けられる位置および範囲と同様であってよい。本例において高濃度領域８６が設けられる位置および範囲は、図２６において説明した第２の高濃度領域８６－２が設けられる位置および範囲と同様であってよい。
【0184】
本例のコンタクト絶縁膜８８は、トレンチコンタクト部２１０と、第２エミッタ部分８２および第３エミッタ部分８３との間に設けられている。本例では、第１エミッタ部分８１がトレンチコンタクト部２１０と接触している。第１エミッタ部分８１とトレンチコンタクト部２１０との間には、コンタクト絶縁膜８８が設けられていなくてよい。
【0185】
コンタクト絶縁膜８８の上端の位置は、第２エミッタ部分８２の上端の位置と同一であってよい。コンタクト絶縁膜８８の上端の位置は、第２エミッタ部分８２の上端よりも上方に位置していてもよい。これにより、第２エミッタ部分８２がトレンチコンタクト部２１０に接触することを防げる。
【0186】
図２８は、半導体装置１００の他の構成を示す断面図である。本例の半導体装置１００は、コンタクト絶縁膜８８の構造が、図２７の例と相違する。他の構造は、図２７の例と同様である。本例のコンタクト絶縁膜８８は、第１エミッタ部分８１とトレンチコンタクト部２１０との間にも設けられている。本例の第１エミッタ部分８１は、トレンチコンタクト部２１０と接触していない。
【0187】
図２９は、半導体装置１００の他の例を示す断面図である。本例の断面は、図２１の例と同様の位置および範囲を示している。本例においては、Ｘ軸方向においてダミートレンチ部３０の両側に配置された２つのメサ部６０に渡って、トレンチコンタクト部２１０が設けられている。本例のトレンチコンタクト部２１０はエミッタ電極５２と同一の材料で形成されてよい。トレンチコンタクト部２１０とゲートトレンチ部４０との間の構造は、図２１から図２８において説明したいずれかの態様と同様である。
【0188】
トレンチコンタクト部２１０の底面には、ダミートレンチ部３０が形成されている。ダミートレンチ部３０のダミー導電部３４は、トレンチコンタクト部２１０と接続している。これにより、ダミー導電部３４にエミッタ電位を印加できる。トレンチコンタクト部２１０の底面および側面のうち、ダミートレンチ部３０と接続していない領域の少なくとも一部には、高濃度領域８６が設けられている。高濃度領域８６は、第１エミッタ部分８１とトレンチコンタクト部２１０との間に設けられていてよく、設けられていなくてもよい。
【0189】
図２９の例では、１つのトレンチコンタクト部２１０の底面には、１つのダミートレンチ部３０が設けられている。他の例では、１つのトレンチコンタクト部２１０の底面には、Ｘ軸方向に並んだ複数のダミートレンチ部３０が設けられていてもよい。トレンチコンタクト部２１０は、Ｘ軸方向において２つのゲートトレンチ部４０に挟まれて配置された２つ以上のダミートレンチ部３０に対して、共通に設けられてよい。このような構造により、トレンチ部の間隔が微細化しても、トレンチコンタクト部２１０を容易に設けることができる。
【0190】
トレンチコンタクト部２１０の底面に設けられたダミートレンチ部３０の下端の深さ位置と、ゲートトレンチ部４０の下端の深さ位置は、同一であってよく、異なっていてもよい。ダミートレンチ部３０の下端は、ゲートトレンチ部４０の下端よりも下方に配置されていてもよい。トレンチコンタクト部２１０の底面に設けられたダミートレンチ部３０は、図１２Ｂの例と同様の構造を有してよく、図１２Ｃの例と同様の構造を有してもよい。
【0191】
図３０は、上面視における高濃度領域８６およびエミッタ領域１２の配置例を示す図である。本例では、複数のエミッタ領域１２がＹ軸方向において離散的に配置されている。半導体基板１０の上面２１においてエミッタ領域１２が設けられない領域には、ベース領域１４等のＰ型の領域が設けられている。
【0192】
本例では、複数の高濃度領域８６が、Ｙ軸方向において離散的に配置されている。それぞれの高濃度領域８６は、エミッタ領域１２と重なるように配置されている。高濃度領域８６のＹ軸方向の長さＬ１は、エミッタ領域１２のＹ軸方向の長さＬ２より大きくてよい。
【0193】
図３１は、図２１から図３０において説明した半導体装置１００の製造方法の一部の工程を示す図である。本例の製造方法は、エミッタ領域形成段階Ｓ１１０２、層間絶縁膜形成段階Ｓ１１０４、エッチング段階Ｓ１１０６、イオン注入段階Ｓ１１０８、熱処理段階Ｓ１１１０、コンタクト部形成段階Ｓ１１１２、および、エミッタ電極形成段階Ｓ１１１４を有する。エミッタ領域形成段階Ｓ１１０２または層間絶縁膜形成段階Ｓ１１０４よりも前に、トレンチ部が形成されていてよい。
【0194】
エミッタ領域形成段階Ｓ１１０２では、図２１から図３０において説明したエミッタ領域１２を形成する。エミッタ領域１２は、第１エミッタ部分８１および第２エミッタ部分８２を有する。エミッタ領域１２は、第３エミッタ部分８３を更に有してよい。エミッタ領域形成段階Ｓ１１０２では、異なる深さにＮ型のドーパントイオンを注入することで、複数のエミッタ部分を形成する。ドーパントイオンを注入した後に、半導体基板１０を熱処理してよい。
【0195】
層間絶縁膜形成段階Ｓ１１０４では、半導体基板１０の上面２１に層間絶縁膜３８を形成する。層間絶縁膜形成段階Ｓ１００２では、ＰＳＧ等の絶縁膜を上面２１の全体に堆積してよい。
【0196】
エッチング段階Ｓ１１０６では、層間絶縁膜３８の一部を除去して半導体基板１０の上面２１の一部を露出させる。エッチング段階Ｓ１１０６では、層間絶縁膜３８をドライエッチングまたはウェットエッチングしてよく、層間絶縁膜３８をＣＭＰ等の方法で研削してもよい。
【0197】
イオン注入段階Ｓ１１０８では、高濃度領域８６を形成すべき領域に、Ｐ型のドーパントイオンを注入する。イオン注入段階Ｓ１１０８では、トレンチコンタクト部２１０を形成するための溝部を形成して、当該溝部にドーパントイオンを注入してよい。熱処理段階Ｓ１１１０では、高濃度領域８６にドーパントイオンを注入した後に、半導体基板１０を熱処理する。高濃度領域８６に代えてコンタクト絶縁膜８８を形成する場合、Ｓ１１０８およびＳ１１１０に代えて、コンタクト絶縁膜８８を形成する段階を設けてよい。
【0198】
コンタクト部形成段階Ｓ１１１２では、半導体基板１０の上面２１に設けた溝部に導電材料を充填して、トレンチコンタクト部２１０を形成する。コンタクト部形成段階Ｓ１１１２では、エミッタ電極５２と同一の材料を充填してよく、タングステンを含む材料を充填してもよい。
【0199】
エミッタ電極形成段階Ｓ１１１４では、エミッタ電極５２を形成する。エミッタ電極形成段階Ｓ１１１４では、スパッタ法等でエミッタ電極５２を形成してよい。エミッタ電極形成段階Ｓ１１１４の後に、半導体装置１００の他の構造を形成する段階を有してよい。
【0200】
図３１に示した工程により、図２１から図３０において説明した半導体装置１００を製造できる。図２９に示したトレンチコンタクト部２１０を形成する場合、コンタクト部形成段階Ｓ１１１２において溝部に導電材料を充填する前に、当該溝部の底面にダミートレンチ部３０を形成してよい。
【0201】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0202】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0203】
１０・・半導体基板、１１・・Ｐ型外周ウェル領域、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１８・・ドリフト領域、２０・・バッファ領域、２１・・上面、２２・・コレクタ領域、２３・・下面、２４・・コレクタ電極、３０・・・ダミートレンチ部、３１・・・上端、３２・・・ダミー絶縁膜、３３・・・上端、３４・・・ダミー導電部、３８・・層間絶縁膜、４０・・ゲートトレンチ部、４２・・ゲート絶縁膜、４４・・ゲート導電部、５２・・エミッタ電極、６０・・メサ部、７０・・トランジスタ部、８１・・・第１エミッタ部分、８２・・・第２エミッタ部分、８３・・・第３エミッタ部分、８４・・・上端、８６・・・高濃度領域、８８・・・コンタクト絶縁膜、９０・・エッジ終端構造部、９１、９２、９３・・・ピーク、９４、９５・・・谷部、９６・・・平坦部分、９７・・・谷部、１００・・半導体装置、１３０・・ゲート配線、１６０・・活性部、１６１・・第１端辺、１６２・・第２端辺、１６４・・ゲートパッド、２００・・・ポリシリコン抵抗部、２１０・・・トレンチコンタクト部、２１２・・・底面、２２０・・・コンタクトホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】