IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 住友電気工業株式会社の特許一覧

特開2024-169311半導体装置、半導体モジュールおよび半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024169311
(43)【公開日】2024-12-05
(54)【発明の名称】半導体装置、半導体モジュールおよび半導体装置の製造方法
(51)【国際特許分類】
   H01L 21/60 20060101AFI20241128BHJP
   H01L 25/00 20060101ALI20241128BHJP
【FI】
H01L21/92 604J
H01L21/92 602B
H01L21/92 602C
H01L25/00 B
【審査請求】未請求
【請求項の数】12
【出願形態】OL
(21)【出願番号】P 2024059490
(22)【出願日】2024-04-02
(31)【優先権主張番号】P 2023086382
(32)【優先日】2023-05-25
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】森山 豊
(72)【発明者】
【氏名】橋長 達也
(57)【要約】
【課題】小型化できる半導体装置、半導体モジュールおよび半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、前記第1主面に設けられたゲートパッドおよびドレインパッドと、前記第2主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第1バンプと、前記ドレインパッドの上に設けられた第2バンプと、前記第1バンプおよび前記第2バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する。
【選択図】図2
【特許請求の範囲】
【請求項1】
第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、
前記第1主面に設けられたゲートパッドおよびドレインパッドと、
前記第2主面に設けられたソースパッドと、
前記ゲートパッドの上に設けられた第1バンプと、
前記ドレインパッドの上に設けられた第2バンプと、
前記第1バンプおよび前記第2バンプの周囲に設けられた絶縁樹脂層と、
を有し、
前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、
前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する、半導体装置。
【請求項2】
前記第1バンプは、
前記ゲートパッドに接する第1面と、
前記第1面とは反対の第2面と、
を有し、
前記第2バンプは、
前記ドレインパッドに接する第3面と、
前記第3面とは反対の第4面と、
を有し、
前記絶縁樹脂層は、前記第2面および前記第4面に連なる第5面を有する、請求項1に記載の半導体装置。
【請求項3】
前記第2面、前記第4面および前記第5面は面一である、請求項2に記載の半導体装置。
【請求項4】
前記第2面に設けられた第1はんだボールと、
前記第4面に設けられた第2はんだボールと、
を有する、請求項2または請求項3に記載の半導体装置。
【請求項5】
前記第2面および前記第4面の算術平均粗さは、0.03μm以上0.10μm以下である、請求項2または請求項3に記載の半導体装置。
【請求項6】
前記ソースパッドに接合され、電気的に接続された金属板を有する、請求項1から請求項3のいずれか1項に記載の半導体装置。
【請求項7】
前記基板は、窒化物半導体層を含む、請求項1から請求項3のいずれか1項に記載の半導体装置。
【請求項8】
第3主面と、前記第3主面とは反対の第4主面とを備えた絶縁層と、
前記第3主面に設けられ、第1配線および第2配線を含む配線層と、
前記絶縁層内に設けられ、前記第1配線に接続された請求項1から請求項3のいずれか1項に記載の半導体装置と、
前記絶縁層内に設けられ、前記第2配線に接続された電子部品と、
を有し、
前記半導体装置は、前記ソースパッドに電気的に接続された導電材を有し、
前記導電材は、前記第4主面から露出している、半導体モジュール。
【請求項9】
前記基板の第1厚さは、前記電子部品の第2厚さよりも小さい、請求項8に記載の半導体モジュール。
【請求項10】
前記導電材は、前記第4主面と面一の第6面を有する、請求項8に記載の半導体モジュール。
【請求項11】
前記第4主面に設けられ、前記導電材に接触する導電層を有し、
前記導電層と前記電子部品とは、前記絶縁層により離されている、請求項8に記載の半導体モジュール。
【請求項12】
基板と、ゲートパッドと、ドレインパッドと、ソースパッドとを備えた半導体チップを準備する工程を有し、
前記半導体チップは、
第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、
前記第1主面に設けられたゲートパッドおよびドレインパッドと、
前記第2主面に設けられたソースパッドと、
を有し、
前記ゲートパッドの上に第1バンプを形成する工程と、
前記ドレインパッドの上に第2バンプを形成する工程と、
前記第1バンプおよび前記第2バンプの周囲に絶縁樹脂層を形成する工程と、
前記絶縁樹脂層、前記第1バンプおよび前記第2バンプを研削する工程と、
を有し、
前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、
前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置、半導体モジュールおよび半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、リードフレームにトランジスタの半導体チップが搭載された半導体装置が用いられている。この半導体装置では、トランジスタの電極がボンディングワイヤを用いてリードに接続され、モールド樹脂により封止されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2006-108408号公報
【特許文献2】実開平5-046031号公報
【特許文献3】特開2003-273148号公報
【特許文献4】国際公開第2013/047520号
【特許文献5】特開2016-100408号公報
【特許文献6】特開2006-216770号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
携帯電話通信の基地局等においては、1つのモジュールに多数のトランジスタが設けられる。このため、半導体装置の更なる小型化に対する要請が高まっている。
【0005】
本開示は、小型化できる半導体装置、半導体モジュールおよび半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の半導体装置は、第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、前記第1主面に設けられたゲートパッドおよびドレインパッドと、前記第2主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第1バンプと、前記ドレインパッドの上に設けられた第2バンプと、前記第1バンプおよび前記第2バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する。
【発明の効果】
【0007】
本開示によれば、半導体装置を小型化できる。
【図面の簡単な説明】
【0008】
図1図1は、第1実施形態に係る半導体装置におけるゲート電極、ソース電極およびドレイン電極のレイアウトを示す図である。
図2図2は、第1実施形態に係る半導体装置を示す断面図である。
図3図3は、第1実施形態に係る半導体装置の製造方法を示す断面図(その1)である。
図4図4は、第1実施形態に係る半導体装置の製造方法を示す断面図(その2)である。
図5図5は、第1実施形態に係る半導体装置の製造方法を示す断面図(その3)である。
図6図6は、第1実施形態に係る半導体装置の製造方法を示す断面図(その4)である。
図7図7は、第1実施形態に係る半導体装置の製造方法を示す断面図(その5)である。
図8図8は、第1実施形態に係る半導体装置の製造方法を示す断面図(その6)である。
図9図9は、第1実施形態に係る半導体装置の使用例を示す断面図である。
図10図10は、第2実施形態に係る半導体装置を示す断面図である。
図11図11は、第2実施形態に係る半導体装置の製造方法を示す断面図(その1)である。
図12図12は、第2実施形態に係る半導体装置の製造方法を示す断面図(その2)である。
図13図13は、第2実施形態に係る半導体装置の製造方法を示す断面図(その3)である。
図14図14は、第2実施形態に係る半導体装置の製造方法を示す断面図(その4)である。
図15図15は、第2実施形態に係る半導体装置の製造方法を示す断面図(その5)である。
図16図16は、第2実施形態に係る半導体装置の製造方法を示す断面図(その6)である。
図17図17は、第2実施形態に係る半導体装置の製造方法を示す断面図(その7)である。
図18図18は、第3実施形態に係る半導体モジュールを示す断面図である。
図19図19は、第3実施形態に係る半導体モジュールの製造方法を示す断面図(その1)である。
図20図20は、第3実施形態に係る半導体モジュールの製造方法を示す断面図(その2)である。
図21図21は、第3実施形態に係る半導体モジュールの製造方法を示す断面図(その3)である。
図22図22は、第3実施形態に係る半導体モジュールの製造方法を示す断面図(その4)である。
図23図23は、第3実施形態に係る半導体モジュールの製造方法を示す断面図(その4)である。
図24図24は、第4実施形態に係る半導体モジュールを示す断面図である。
【発明を実施するための形態】
【0009】
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。
【0010】
〔1〕 本開示の一態様に係る半導体装置は、第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、前記第1主面に設けられたゲートパッドおよびドレインパッドと、前記第2主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第1バンプと、前記ドレインパッドの上に設けられた第2バンプと、前記第1バンプおよび前記第2バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する。
【0011】
第1バンプが複数の第1スタッドバンプを有し、第2バンプが複数の第2スタッドバンプを有するため、リードが不要であり、厚さを調整しながら小型化できる。
【0012】
〔2〕 〔1〕において、前記第1バンプは、前記ゲートパッドに接する第1面と、前記第1面とは反対の第2面と、を有し、前記第2バンプは、前記ドレインパッドに接する第3面と、前記第3面とは反対の第4面と、を有し、前記絶縁樹脂層は、前記第2面および前記第4面に連なる第5面を有してもよい。この場合、第1バンプと絶縁樹脂層との間に隙間を生じにくくしたり、第2バンプと絶縁樹脂層との間に隙間を生じにくくしたりできる。
【0013】
〔3〕 〔2〕において、前記第2面、前記第4面および前記第5面は面一であってもよい。研削により、第2面、第4面および第5面を面一にできる。
【0014】
〔4〕 〔2〕または〔3〕において、前記第2面に設けられた第1はんだボールと、前記第4面に設けられた第2はんだボールと、を有してもよい。この場合、第1はんだボールおよび第2はんだボールを介して他の部材に電気的に接続しやすい。
【0015】
〔5〕 〔2〕から〔4〕のいずれかにおいて、前記第2面および前記第4面の算術平均粗さは、0.03μm以上0.10μm以下であってもよい。研削により、第2面および第4面の算術平均粗さを0.03μm以上0.10μm以下にできる。
【0016】
〔6〕 〔1〕から〔5〕のいずれかにおいて、前記ソースパッドに接合され、電気的に接続された金属板を有してもよい。この場合、第1バンプおよび第2バンプとは反対の面からソースパッドに電位を付与できる。
【0017】
〔7〕 〔1〕から〔6〕のいずれかにおいて、前記基板は、窒化物半導体層を含んでもよい。この場合、高周波で動作させやすい。
【0018】
〔8〕 本開示の他の一態様に係る半導体モジュールは、第3主面と、前記第3主面とは反対の第4主面とを備えた絶縁層と、前記第3主面に設けられ、第1配線および第2配線を含む配線層と、前記絶縁層内に設けられ、前記第1配線に接続された〔1〕から〔7〕のいずれかに記載の半導体装置と、前記絶縁層内に設けられ、前記第2配線に接続された電子部品と、を有し、前記半導体装置は、前記ソースパッドに電気的に接続された導電材を有し、前記導電材は、前記第4主面から露出している。〔1〕から〔7〕のいずれかに記載の半導体装置を含む半導体モジュールが得られる。
【0019】
〔9〕 〔8〕において、前記基板の第1厚さは、前記電子部品の第2厚さよりも小さくてもよい。第1厚さが第2厚さよりも小さい場合でも、第1スタッドバンプおよび第2スタッドバンプの高さを調整することで、金属板を第4主面から露出させることができる。
【0020】
〔10〕 〔8〕または〔9〕において、前記金属板は、前記第4主面と面一の第6面を有してもよい。研削により、第4主面と第6面とを面一にできる。
【0021】
〔11〕 〔8〕から〔10〕のいずれかにおいて、前記第4主面に設けられ、前記導電材に接触する導電層を有し、前記導電層と前記電子部品とは、前記絶縁層により離されていてもよい。この場合、電子部品を導電層から離しながら、導電層を金属板に接触させられる。
【0022】
〔12〕 本開示の他の一態様に係る半導体装置の製造方法は、基板と、ゲートパッドと、ドレインパッドと、ソースパッドとを備えた半導体チップを準備する工程を有し、前記半導体チップは、第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、前記第1主面に設けられたゲートパッドおよびドレインパッドと、前記第2主面に設けられたソースパッドと、を有し、前記ゲートパッドの上に第1バンプを形成する工程と、前記ドレインパッドの上に第2バンプを形成する工程と、前記第1バンプおよび前記第2バンプの周囲に絶縁樹脂層を形成する工程と、前記絶縁樹脂層、前記第1バンプおよび前記第2バンプを研削する工程と、を有し、前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する。
【0023】
第1バンプが複数の第1スタッドバンプを有し、第2バンプが複数の第2スタッドバンプを有するため、リードが不要であり、厚さを調整しながら小型化できる。
【0024】
[本開示の実施形態の詳細]
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明では、XYZ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、任意の点からみて、+Z側を上方、上側または上ということがあり、-Z側を下方、下側または下ということがある。
【0025】
(第1実施形態)
まず、第1実施形態について説明する。第1実施形態はGaN系高電子移動度トランジスタ(high electron mobility transistor:HEMT)を含む半導体装置に関する。
【0026】
[半導体装置の構成]
第1実施形態に係る半導体装置の構成について説明する。図1は、第1実施形態に係る半導体装置におけるゲート電極、ソース電極およびドレイン電極のレイアウトを示す図である。図2は、第1実施形態に係る半導体装置を示す断面図である。
【0027】
図1および図2に示すように、第1実施形態に係る半導体装置1は、主として、金属板80と、半導体チップ10と、第1バンプ40と、第2バンプ50と、絶縁樹脂層60と、第1はんだボール71と、第2はんだボール72とを有する。
【0028】
半導体チップ10は、基板20と、ゲートパッド31と、ドレインパッド32と、ソースパッド33と、複数のゲート電極36と、複数のドレイン電極37と、複数のソース電極38とを有する。基板20は、半導体基板25と、半導体層26とを有する。基板20の厚さは、例えば50μm以上200μm以下である。半導体基板25は、例えば炭化珪素(SiC)基板である。半導体層26は半導体基板25の上に設けられている。半導体層26は、例えばガリウム(Ga)を含む窒化物半導体層である。窒化物半導体層は、電子走行層(チャネル層)および電子供給層(バリア層)等の高電子移動度トランジスタの一部を構成する。半導体層26内に2次元電子ガス(two dimensional gas:2DEG)が存在し、2DEGが存在する部分がチャネルとして機能する。基板20は、第1主面21と、第1主面21とは反対の第2主面22とを有する。第1主面21は半導体層26にあり、第2主面22は半導体基板25にある。第1主面21は基板20の上面であり、第2主面22は基板20の下面である。
【0029】
ゲート電極36、ドレイン電極37およびソース電極38は第1主面21に設けられている。ドレイン電極37およびソース電極38はY軸方向に平行に延び、X軸方向に交互に設けられている。ゲート電極36はY軸方向に平行に延び、X軸方向で隣り合うドレイン電極37とソース電極38との間に設けられている。
【0030】
ゲートパッド31およびドレインパッド32は第1主面21に設けられ、ソースパッド33は第2主面に設けられている。複数のゲート電極36がゲートパッド31に電気的に接続され、複数のドレイン電極37がドレインパッド32に電気的に接続されている。基板20に、ソース電極38につながる複数の貫通孔23が形成されており、貫通孔23内の導電体を通じてソース電極38はソースパッド33に共通に電気的に接続されている。
【0031】
半導体チップ10は導電性接着剤81により金属板80の上に固定されている。金属板80は、例えば銅(Cu)板である。金属板80の厚さは、例えば50μm以上200μm以下である。導電性接着剤81は、例えば焼結銀(Ag)層である。ソースパッド33が導電性接着剤81に直接接触する。ソース電極38の電位は金属板80の電位と等しくなる。例えば、金属板80が接地されると、ソース電極38の電位は接地電位となる。
【0032】
第1バンプ40はゲートパッド31の上に設けられている。第1バンプ40は、互いに積層された複数の第1スタッドバンプ45を有する。第1バンプ40は、ゲートパッドに接する第1面41と、第1面41とは反対の第2面42とを有する。第1面41は第1バンプ40の下面であり、第2面42は第1バンプ40の上面である。
【0033】
第2バンプ50はドレインパッド32の上に設けられている。第2バンプ50は、互いに積層された複数の第2スタッドバンプ55を有する。第2バンプ50は、ドレインパッドに接する第3面51と、第3面51とは反対の第4面52とを有する。第3面51は第2バンプ50の下面であり、第4面52は第2バンプ50の上面である。
【0034】
第1スタッドバンプ45および第2スタッドバンプ55の材料は、例えば、金(Au)、銀(Ag)または銅(Cu)である。AgまたはCuを用いることで、Auを用いる場合よりもコストを削減できる。第1バンプ40および第2バンプ50の高さは、例えば50μm以上300μm以下である。
【0035】
絶縁樹脂層60は第1バンプ40および第2バンプ50の周囲に設けられている。絶縁樹脂層60は、第1バンプ40の第2面42および第2バンプ50の第4面52に連なる第5面61を有する。第5面61が第2面42および第4面52と面一になってもよい。絶縁樹脂層60は第1バンプ40の側面および第2バンプ50の側面を覆う。絶縁樹脂層60は基板20の第1主面21を覆う。絶縁樹脂層60は更に基板20の側面を覆ってもよい。
【0036】
第1はんだボール71は第1バンプ40の第2面42に設けられている。第1はんだボール71は第1バンプ40に電気的に接続されている。第1はんだボール71の一部が絶縁樹脂層60の第5面61に接していてもよい。第2はんだボール72は第2バンプ50の第4面52に設けられている。第2はんだボール72は第2バンプ50に電気的に接続されている。第2はんだボール72の一部が絶縁樹脂層60の第5面61に接していてもよい。絶縁樹脂層60が半導体チップ10の周囲において金属板80に接していてもよい。つまり、半導体チップ10が絶縁樹脂層60により封止されていてもよい。
【0037】
このように、半導体装置1は、いわゆるチップサイズパッケージ(CSP)の構造を備えている。
【0038】
[半導体装置の製造方法]
次に、第1実施形態に係る半導体装置1の製造方法について説明する。図3から図8は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【0039】
まず、図3に示すように、金属板80の上面にAgペースト81Aを塗布する。
【0040】
次に、図4に示すように、Agペースト81Aにソースパッド33が接するようにして、半導体チップ10を金属板80の上に載置する。そして、Agペースト81Aの焼成を行い、Agペースト81Aから導電性接着剤81を形成するとともに、導電性接着剤81により半導体チップ10を金属板80に固定する。
【0041】
次に、図5に示すように、半導体チップ10のゲートパッド31の上に第1バンプ40を形成し、ドレインパッド32の上に第2バンプ50を形成する。第1バンプ40の形成では、複数の第1スタッドバンプ45をゲートパッド31の上に積層し、第2バンプ50の形成では、複数の第2スタッドバンプ55をドレインパッド32の上に積層する。第1バンプ40および第2バンプ50は最終的な高さよりも高く形成する。第1バンプ40は、ゲートパッド31に接する第1面41を有し、第2バンプ50は、ドレインパッド32に接する第3面51を有する。
【0042】
次に、図6に示すように、半導体チップ10、第1バンプ40および第2バンプ50を覆うようにして、絶縁樹脂層60を形成する。絶縁樹脂層60の形成には、例えば味の素ビルドアップフィルム(登録商標)を使用できる。絶縁樹脂層60は最終的な厚さよりも厚く形成する。
【0043】
次に、図7に示すように、絶縁樹脂層60、第1バンプ40および第2バンプ50を研削し、第1バンプ40および第2バンプ50の高さを最終的な高さとするとともに、絶縁樹脂層60の厚さを最終的な厚さとする。絶縁樹脂層60の第5面61が第1バンプ40の第2面42および第2バンプ50の第4面52と面一になってもよい。この研削では、例えば番手が♯2000の砥石を用いてよい。この研削の後、第1バンプ40は、第1面41とは反対の第2面42を有し、第2バンプ50は、第3面51とは反対の第4面52を有することとなる。第2面42および第4面52の算術平均粗さ(Ra)は、例えば0.03μm以上0.10μm以下である。第2面42および第4面52の算術平均粗さが0.04μm以上0.09μm以下であってもよく、0.05μm以上0.08μm以下であってもよい。
【0044】
次に、図8に示すように、第1バンプ40の第2面42に接するように第1はんだボール71を絶縁樹脂層60の上に形成し、第2バンプ50の第4面52に接するように第2はんだボール72を絶縁樹脂層60の上に形成する。
【0045】
このようにして、第1実施形態に係る半導体装置1を製造できる。
【0046】
第1実施形態に係る半導体装置1においては、上面に、ゲート電極36に接続された第1はんだボール71と、ドレイン電極37に接続された第2はんだボール72とが設けられており、下面に、ソース電極38に接続された金属板80が設けられている。このため、リードが不要であり、小型化を実現できる。
【0047】
第1バンプ40および第2バンプ50のサイズ(径および高さ)は、ボンディングワイヤのサイズ(径および長さ)よりも安定させやすい。このため、第1バンプ40および第2バンプ50のインピーダンスを調整しやすい。従って、安定した電気的特性が得られる。
【0048】
第1バンプ40の側面および第2バンプ50の側面が絶縁樹脂層60により覆われているため、リフローの際に第1はんだボール71および第2はんだボール72が溶融しても、溶融したはんだの半導体チップ10への到達を抑制できる。このため、溶融したはんだの半導体チップ10への到達に起因する短絡等を抑制できる。絶縁樹脂層60が第2面42および第4面52に連なる第5面61を有することで、第1バンプ40と絶縁樹脂層60との間に隙間を生じにくくしたり、第2バンプ50と絶縁樹脂層60との間に隙間を生じにくくしたりできる。
【0049】
第2面42に第1はんだボール71が設けられ、第4面52に第2はんだボール72が設けられることで、第1はんだボール71および第2はんだボール72を介して実装基板等の他の部材に半導体装置1を電気的に接続しやすい。
【0050】
ソースパッド33に接合され、電気的に接続された金属板80が設けられることで、第1バンプ40および第2バンプ50とは反対の面からソースパッド33に接地電位等の電位を付与できる。
【0051】
基板20が窒化物半導体層を含むことで、半導体装置1を高周波で動作させやすい。また、半導体装置1に高い耐圧が得られる。
【0052】
半導体チップ10が薄い場合であっても、第1バンプ40および第2バンプ50の高さに応じて半導体装置1を厚くできる。このため、半導体装置1がキャパシタおよびインダクタ等の半導体チップ10よりも厚い表面実装部品とともに3次元積層型パッケージに用いられる場合であっても、半導体装置1と表面実装部品との間の厚さの相違を抑制し、厚さを調整するための部品等の付加を回避できる。
【0053】
半導体装置1を表面実装部品として用いてもよい。この場合、フリップチップ用の搭載機を用いずに、比較的安価な表面実装部品用の搭載機を用いることができる。
【0054】
なお、複数個の半導体装置1を形成できるサイズの金属板80を用い、この金属板80の上に複数個の半導体チップ10を固定し、第1はんだボール71および第2はんだボール72の形成後に個片化を行ってもよい。
【0055】
[半導体装置の使用例]
次に、第1実施形態に係る半導体装置1の使用例について説明する。図9は、第1実施形態に係る半導体装置の使用例を示す断面図である。
【0056】
半導体装置1は、例えば、図9に示すように、実装基板90に実装される。実装基板90は、例えばプリント配線基板またはセラミック基板である。実装基板90には、基材94と、配線91と、配線92と、接合層93とを有する。基材94は、第6主面98と、第6主面98とは反対の第7主面99とを有する。配線91および92は第6主面98に設けられ、接合層93は第7主面99に設けられている。リフローを通じて、配線91に第1はんだボール71が接続され、配線92に第2はんだボール72が接続される。配線91は、第1はんだボール71、第1バンプ40およびゲートパッド31を通じてゲート電極36(図1参照)に電気的に接続される。配線92は、第2はんだボール72、第2バンプ50およびドレインパッド32を通じてドレイン電極37(図1参照)に電気的に接続される。
【0057】
実装基板90は、接合層93により金属筐体95に接合される。接合層93は導電層であってもよい。金属板80の上に導電性を備えた放熱フィン97が取り付けられる。放熱フィン97は、導電性を備えた複数の固定ネジ96により金属筐体95に固定される。金属筐体95が接地されると、固定ネジ96、放熱フィン97、金属板80、導電性接着剤81およびソースパッド33を通じてソース電極38(図1参照)に接地電位が付与される。
【0058】
(第2実施形態)
次に、第2実施形態について説明する。第2実施形態は、主として、半導体チップ10と金属板80との間のサイズの関係の点で第1実施形態と相違する。
【0059】
[半導体装置の構成]
第2実施形態に係る半導体装置の構成について説明する。図10は、第2実施形態に係る半導体装置を示す断面図である。
【0060】
第1実施形態に係る半導体装置1では、絶縁樹脂層60の第5面61に垂直な平面視で、半導体チップ10の外縁が金属板80の外縁の内側にある。一方、第2実施形態に係る半導体装置2では、平面視で、半導体チップ10の外縁と金属板80の外縁とが一致する。また、平面視で、導電性接着剤81の外縁が半導体チップ10の外縁および金属板80の外縁と一致する。そして、基板20の側面および導電性接着剤81の側面は、絶縁樹脂層60に覆われず、絶縁樹脂層60から露出している。
【0061】
第2実施形態の他の構成は第1実施形態と同じである。第2実施形態によっても、第1実施形態と同じ効果が得られる。
【0062】
[半導体装置の製造方法]
次に、第2実施形態に係る半導体装置2の製造方法について説明する。図11から図17は、第2実施形態に係る半導体装置の製造方法を示す断面図である。
【0063】
第2実施形態に係る半導体装置2を製造する際には、複数の半導体チップ10が得られる大判の基板20(ウェハ)を準備する。この基板20には、ゲートパッド31、ドレインパッド32およびソースパッド33を形成しておく。また、基板20に対応するサイズの金属板80を準備する。そして、図11に示すように、金属板80の上面にAgペースト81Aを塗布する。
【0064】
次に、図12に示すように、Agペースト81Aにソースパッド33が接するようにして、基板20を金属板80の上に載置する。そして、Agペースト81Aの焼成を行い、Agペースト81Aから導電性接着剤81を形成するとともに、導電性接着剤81により基板20を金属板80に固定する。
【0065】
次に、図13に示すように、ゲートパッド31の上に第1バンプ40を形成し、ドレインパッド32の上に第2バンプ50を形成する。第1バンプ40の形成では、複数の第1スタッドバンプ45をゲートパッド31の上に積層し、第2バンプ50の形成では、複数の第2スタッドバンプ55をドレインパッド32の上に積層する。第1バンプ40および第2バンプ50は最終的な高さよりも高く形成する。第1バンプ40は、ゲートパッド31に接する第1面41を有し、第2バンプ50は、ドレインパッド32に接する第3面51を有する。
【0066】
次に、図14に示すように、基板20、ゲートパッド31、ドレインパッド32、第1バンプ40および第2バンプ50を覆うようにして、絶縁樹脂層60を形成する。絶縁樹脂層60は最終的な厚さよりも厚く形成する。
【0067】
次に、図15に示すように、絶縁樹脂層60、第1バンプ40および第2バンプ50を研削し、第1バンプ40および第2バンプ50の高さを最終的な高さとするとともに、絶縁樹脂層60の厚さを最終的な厚さとする。この研削の後、第1バンプ40は、第1面41とは反対の第2面42を有し、第2バンプ50は、第3面51とは反対の第4面52を有することとなる。
【0068】
次に、図16に示すように、第1バンプ40の第2面42に接するように第1はんだボール71を絶縁樹脂層60の上に形成し、第2バンプ50の第4面52に接するように第2はんだボール72を絶縁樹脂層60の上に形成する。
【0069】
次に、図17に示すように、金属板80、基板20および絶縁樹脂層60等を含む積層構造体の個片化を行う。
【0070】
このようにして、第2実施形態に係る半導体装置2を製造できる。
【0071】
(第3実施形態)
次に、第3実施形態について説明する。第3実施形態は、第1実施形態に係る半導体装置1を備えた半導体モジュールに関する。
【0072】
[半導体モジュールの構成]
第3実施形態に係る半導体モジュールの構成について説明する。図18は、第3実施形態に係る半導体モジュールを示す断面図である。
【0073】
第3実施形態に係る半導体モジュール3は、絶縁層101および102と、配線層120と、導電層130と、半導体装置1と、電子部品150とを有する。
【0074】
絶縁層102は、第3主面113と、第3主面113とは反対の第4主面114とを有する。配線層120は第3主面113に設けられている。配線層120は、配線121、122および123を有する。配線122が、配線121と配線123との間にある。絶縁層101は配線層120を覆う。絶縁層101は、第3主面113に対向する第5主面115を有する。第5主面115は絶縁層102および配線層120に接する。
【0075】
半導体装置1は絶縁層102内に設けられ、配線121および配線122に接続されている。リフローを通じて、第1はんだボール71が配線122に接続され、第2はんだボール72が配線121に接続される。配線121および122は第1配線の一例である。
【0076】
電子部品150は、例えば表面実装部品であり、本体部151と、外部電極152および153とを有する。電子部品150は、例えばキャパシタ、インダクタまたはレジスタである。外部電極152ははんだ材172により配線122に接続され、外部電極153ははんだ材171により配線123に接続される。配線122を介して半導体装置1と電子部品150とが互いに電気的に接続されている。半導体装置1の基板20の第1厚さt1は、電子部品150の第2厚さt2よりも小さくてよい。配線122および配線123は第2配線の一例である。配線122は第1配線および第2配線として機能できる。
【0077】
半導体装置1の金属板80は第4主面114と面一の第6面86を有し、金属板80は第4主面114から露出している。導電層130は金属板80に接触し、金属板80に電気的に接続されている。導電層130には、例えば接地電位が付与される。導電層130は、第4主面114に垂直な平面視で、電子部品150と重なる。平面視で、電子部品150の外縁は導電層130の外縁の内側にある。導電層130と電子部品150との間には絶縁層102があり、導電層130と電子部品150とは絶縁層102により離されている。金属板80は導電材の一例である。
【0078】
配線層120および導電層130は、たとえば銅層である。絶縁層101の材料および絶縁層102の材料は、絶縁樹脂層60の材料と同じである。
【0079】
[半導体モジュールの製造方法]
次に、第3実施形態に係る半導体モジュール3の製造方法について説明する。図19から図23は、第3実施形態に係る半導体モジュールの製造方法を示す断面図である。
【0080】
まず、図19に示すように、絶縁層101の第5主面115に配線層120を形成する。配線層120は、例えばめっき法により形成できる。次に、図20に示すように、配線層120の上に半導体装置1および電子部品150を設ける。例えば、次に、図21に示すように、第5主面115の上に、配線層120、半導体装置1および電子部品150を覆うようにして絶縁層102を形成する。絶縁層102は最終的な厚さよりも厚く形成する。
【0081】
次に、図22に示すように、絶縁層102および半導体装置1の金属板80を研削し、半導体装置1および絶縁層102の厚さを最終的な厚さとする。金属板80の第6面86と絶縁層102の第4主面114とが互いに面一になってもよい。次に、絶縁層102および金属板80の上に導電層130を形成する。導電層130は、例えばめっき法により形成できる。
【0082】
このようにして、第3実施形態に係る半導体モジュール3を製造できる。
【0083】
半導体モジュール3は半導体装置1を有するため、半導体装置1の厚さを調整しながら小型化できる。また、半導体装置1の基板20の第1厚さt1が電子部品150の第2厚さt2よりも小さい場合でも、第1スタッドバンプ45および第2スタッドバンプ55の高さを調整することで、金属板80を絶縁層102の第4主面114から露出させることができる。そして、第4主面に設けられた導電層130に金属板80を接触させ、電気的に接続できる。また、電子部品150は絶縁層102により導電層130から離すことができる。製造上、研削により、第4主面114と第6面86とを面一にできる。
【0084】
(第4実施形態)
次に、第4実施形態について説明する。図24は、第4実施形態に係る半導体モジュールを示す断面図である。第4実施形態に係る半導体モジュール4は、第1実施形態に係る半導体装置1に代えて、第2実施形態に係る半導体装置2を備える点で第3実施形態と相違する。第4実施形態の他の構成は第3実施形態と同じである。第4実施形態によっても、第3実施形態と同じ効果が得られる。
【0085】
以上、実施形態について詳述したが、本開示は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。
【符号の説明】
【0086】
1:半導体装置
10:半導体チップ
20:基板
21:第1主面
22:第2主面
23:貫通孔
25:半導体基板
26:半導体層
31:ゲートパッド
32:ドレインパッド
33:ソースパッド
36:ゲート電極
37:ドレイン電極
38:ソース電極
40:第1バンプ
41:第1面
42:第2面
45:第1スタッドバンプ
50:第2バンプ
51:第3面
52:第4面
55:第2スタッドバンプ
60:絶縁樹脂層
61:第5面
71:第1はんだボール
72:第2はんだボール
80:金属板
81:導電性接着剤
81A:Agペースト
90:実装基板
91、92:配線
93:接合層
94:基材
95:金属筐体
96:固定ネジ
97:放熱フィン
98:第6主面
99:第7主面
101、102:絶縁層
113:第3主面
114:第4主面
115:第5主面
120:配線層
121、122、123:配線
130:導電層
150:電子部品
151:本体部
152、153:外部電極
171、172:はんだ材
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24