特開 2024-169334 ＰＰＴＣ平面状小型ＳＭＤ温度センサ及び過電流デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024169334

(43)【公開日】2024-12-05

(54)【発明の名称】ＰＰＴＣ平面状小型ＳＭＤ温度センサ及び過電流デバイス

(51)【国際特許分類】

   H01C 7/02 20060101AFI20241128BHJP

   H01C 17/00 20060101ALI20241128BHJP

   H01C 17/065 20060101ALI20241128BHJP

【ＦＩ】

H01C7/02

H01C17/00 100

H01C17/065 700

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024076533

(22)【出願日】2024-05-09

(31)【優先権主張番号】63/468,308

(32)【優先日】2023-05-23

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】519226506

【氏名又は名称】リテルフューズ、インコーポレイテッド

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】マーティン ピネダ

(72)【発明者】

【氏名】マルコ ドムス

(72)【発明者】

【氏名】セルジオ フエンテス ゴディネズ

(72)【発明者】

【氏名】アルジュナ シェノイ

(72)【発明者】

【氏名】オルワセウン ケー． オイエウォレ

【テーマコード（参考）】

5E032

5E034

【Ｆターム（参考）】

5E032BA05

5E032BB09

5E032CA02

5E032CC03

5E032CC05

5E032CC14

5E032CC16

5E032DA02

5E034AA07

5E034AA09

5E034AB07

5E034AC10

5E034DA02

5E034DB01

5E034DB03

5E034DC01

5E034DD01

5E034DE16

(57)【要約】      （修正有）

【課題】信頼性の高いトリップ温度を有するポリマー正温度係数（ＰＰＴＣ）デバイスを提供する。
【解決手段】表面実装デバイス用のデバイスアセンブリは、ＳＭＤスケルトンの行列２００及び行列上に配置されたポリマー正温度係数（ＰＰＴＣ）材料を備える。行列は複数の列からなり、それぞれのＳＭＤスケルトン１００ａ、１００ｂは、端子対１０２ａ、１０２ｂ及び端子に垂直であり端子の間にある複数のウィスカを含む。ＰＰＴＣ材料は、端子をウィスカに接続する。
【選択図】図２Ａ

【特許請求の範囲】

【請求項1】

複数の列を有する行列、それぞれの列は複数のＳＭＤスケルトンを含み、それぞれのＳＭＤスケルトンは、
端子対；及び
複数のウィスカ、前記複数のウィスカは、前記端子対の間に直交するように配置されている、を含む；及び
前記行列上に配置されたポリマー正温度係数（ＰＰＴＣ）材料、ここで、前記ＰＰＴＣ材料は前記端子対を前記複数のウィスカに結合する、
を備える、表面実装デバイス（ＳＭＤ）用のデバイスアセンブリ。

【請求項2】

前記行列がその上に配置された下地をさらに備える、請求項１に記載のＳＭＤ用のデバイスアセンブリ。

【請求項3】

前記下地はプリント回路板である、請求項２に記載のＳＭＤ用のデバイスアセンブリ。

【請求項4】

前記下地はフレキシブルテープである、請求項２に記載のＳＭＤ用のデバイスアセンブリ。

【請求項5】

前記下地は、前記端子対の反対側に配置されたランディングパッド対をさらに有し、したがって前記下地は、前記ランディングパッド対及び前記端子対の間に挟まれている、請求項２に記載のＳＭＤ用のデバイスアセンブリ。

【請求項6】

前記端子対は、第１のビアを備えた第１の端子、及び第２のビアを備えた第２の端子を含む、請求項５に記載のＳＭＤ用のデバイスアセンブリ。

【請求項7】

前記ランディングパッド対は、第３のビアを備えた第１のランディングパッド、及び第４のビアを備えた第２のランディングパッドを含む、請求項６に記載のＳＭＤ用のデバイスアセンブリ。

【請求項8】

前記ＰＰＴＣ材料は、前記第１のビアから前記第３のビアへと漏出し、前記第２のビアから前記第４のビアへと漏出する、請求項７に記載のＳＭＤ用のデバイスアセンブリ。

【請求項9】

前記ＰＰＴＣ材料は、
前記第１の端子を前記第１のランディングパッドに結合し；
前記第２の端子を前記第２のランディングパッドに結合する、
請求項７に記載のＳＭＤ用のデバイスアセンブリ。

【請求項10】

前記ＰＰＴＣ材料は、
前記第１の端子及び前記第１のランディングパッドの間に電気的接続を確立し；
前記第２の端子及び前記第２のランディングパッドの間に電気的接続を確立する、
請求項７に記載のＳＭＤ用のデバイスアセンブリ。

【請求項11】

それぞれのＳＭＤスケルトンは電気伝導性材料を含む、請求項１から１０のいずれか一項に記載のＳＭＤ用のデバイスアセンブリ。

【請求項12】

前記電気伝導性材料は銅を含む、請求項１１に記載のＳＭＤ用のデバイスアセンブリ。

【請求項13】

表面実装デバイス（ＳＭＤ）スケルトンの行列を電気伝導性材料から打ち抜く段階；
前記行列に下地を固着させる段階、前記下地は、第１の側及び反対の第２の側を含み、ここで、前記行列は前記第１の側に固着させられ、ランディングパッドの第２の行列は前記第２の側に固着させられる；及び
薄膜ポリマー正温度係数（ＰＰＴＣ）材料を前記行列にスピンコーティングしてＰＰＴＣ ＳＭＤアセンブリを形成する段階
を備える、ＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項14】

前記ＰＰＴＣ ＳＭＤアセンブリからＰＰＴＣ ＳＭＤをエッチングする段階をさらに備える、請求項１３に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項15】

それぞれのＳＭＤスケルトンは、第１の端子及び第２の端子の間に配置された複数のウィスカを含む、請求項１３に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項16】

前記ＰＰＴＣ材料は、前記複数のウィスカのうちの第１のウィスカを前記第１の端子に、前記複数のウィスカのうちの第２のウィスカを前記第２の端子に結合する、請求項１５に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項17】

前記ＰＰＴＣ ＳＭＤアセンブリを保護材料でコーティングする段階をさらに備える、請求項１３に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項18】

前記保護材料はセラミックである、請求項１７に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項19】

前記保護材料はプラスチックである、請求項１７に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【請求項20】

前記薄膜ＰＰＴＣ材料は１００μｍの厚みである、請求項１３から１９のいずれか一項に記載のＰＰＴＣ ＳＭＤアセンブリを製造する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、ＰＰＴＣ平面状小型表面実装デバイス、及びそれらの製造の課題に関する。

【背景技術】

【0002】

ポリマー正温度係数（ＰＰＴＣ）デバイスは、様々な用途の中でも、過電流又は過熱保護デバイス、及び電流又は温度センサとして使用され得る。過電流又は過熱保護用途では、ＰＰＴＣデバイスは、低電流などの設計された条件下で動作しているときは低い抵抗を示すように設計されたリセッタブルヒューズと考えられ得る。ＰＰＴＣデバイスの抵抗は、回路保護素子の環境における温度上昇による直接加熱によって、又は電流が回路保護素子を通ることによって発生する抵抗加熱によって変化し得る。

【0003】

例えば、ＰＰＴＣデバイスはポリマー材料及び導電性フィラーを含んでよく、これらは融解転移又はガラス転移などのポリマー材料における変化によって低抵抗状態から高抵抗状態へと転移する混合物を提供する。トリップ温度と呼ばれることがあり、ここでトリップ温度は室温又はそれより高い範囲であり得ることが多いこうした転移温度では、ポリマーマトリクスは膨張し、電気伝導性ネットワークを阻害して、複合材料の電気伝導性をかなり低くし得る。この抵抗の変化により、ＰＰＴＣ材料にヒューズのような性質が与えられ、この抵抗は、ＰＰＴＣ材料が冷却されて室温に戻るとき可逆的であり得る。

【0004】

ＰＰＴＣデバイスの挙動は、ロバストな性能及び動作温度を含む様々な基準を満たすように調整されてよい。例えば、知られているフルオロポリマー系ＰＰＴＣデバイスは、１６０℃又はそれより高い範囲の、信頼性の高いトリップ温度を提供し得る。この性能は、すべての用途に適していなくてよい。

【0005】

ＰＰＴＣ材料は、電気伝導体及び端子と組み合わせられてディスクリート表面実装デバイス（ＳＭＤ）を形成してよく、ここでＳＭＤは温度センサ又は過電流デバイスとして動作し得る。特に、スモールフォームファクタの製造が関係するとき、ＰＰＴＣ ＳＭＤ温度センサ及び過電流デバイスを構成する材料が異なることにより、問題が生じる。

【0006】

本改善は、これら及び他の考慮事項に関して有用であり得る。

【発明の概要】

【0007】

この概要は、詳細な説明において以下でさらに記述される概念の選択を簡略化した形態で紹介するために提供されている。この概要は、特許請求される主題の重要又は不可欠な特徴を特定することを意図するものではなく、特許請求される主題の範囲を決定する助けとなることを意図するものでもない。

【0008】

本開示による表面実装デバイス用のデバイスアセンブリの例示的な実施形態は、行列、及び前記行列上に配置されたポリマー正温度係数（ＰＰＴＣ）材料を備えてよい。行列は複数の列からなり、それぞれの列は複数の表面実装デバイス（ＳＭＤ）スケルトンを含み、それぞれのスケルトンは、端子対、及び端子に垂直であり端子の間にある複数のウィスカを含む。ＰＰＴＣ材料は、端子をウィスカに接続する。

【0009】

本開示による方法の例示的な実施形態は、打ち抜き、固着、及びスピンコーティングする動作を備えてよい。ＳＭＤスケルトンの行列を電気伝導性材料から打ち抜く。下地を第１の側で行列に固着させ、ランディングパッドの第２の行列を第２の側に固着させ、第２の側は第１の側の反対である。薄膜ＰＰＴＣ材料を前記行列にスピンコーティングしてＰＰＴＣ ＳＭＤデバイスアセンブリを形成する。

【図面の簡単な説明】

【0010】

【図1A】例示的な実施形態によるＳＭＤスケルトンを示す図である。

【図1B】例示的な実施形態によるＳＭＤスケルトンを示す図である。

【0011】

【図2A】例示的な実施形態によるＳＭＤスケルトン行列を示す図である。

【図2B】例示的な実施形態によるＳＭＤスケルトン行列を示す図である。

【0012】

【図3A】例示的な実施形態による、図２Ａ～図２ＢのＳＭＤスケルトン行列と共に使用される下地材料を示す図である。

【図3B】例示的な実施形態による、図２Ａ～図２ＢのＳＭＤスケルトン行列と共に使用される下地材料を示す図である。

【0013】

【図4A】例示的な実施形態によるＰＰＴＣ ＳＭＤアセンブリを示す図である。

【図4B】例示的な実施形態によるＰＰＴＣ ＳＭＤアセンブリを示す図である。

【0014】

【図5A】例示的な実施形態による、個々のＰＰＴＣ ＳＭＤを含む図４Ａ～図４ＢのＰＰＴＣ ＳＭＤアセンブリを示す図である。

【図5B】例示的な実施形態による、個々のＰＰＴＣ ＳＭＤを含む図４Ａ～図４ＢのＰＰＴＣ ＳＭＤアセンブリを示す図である。

【0015】

【図6】例示的な実施形態によるＰＰＴＣ ＳＭＤアセンブリの製造方法を示すフロー図である。

【発明を実施するための形態】

【0016】

ＳＭＤスケルトン行列がＰＣＢ又はフレキシブルテープなどの下地材料に設置されているＰＰＴＣ ＳＭＤアセンブリを開示する。ＳＭＤスケルトン行列は、２つの端子の間に直交するように配置された複数のウィスカ（櫛形フィンガ）からなるいくつかのＳＭＤスケルトンからなる。下地材料の裏側は、各端子の反対に配置されたランディングパッド対を有し、それぞれのランディングパッド対はＳＭＤスケルトンのうちの１つに関連付けられている。ＳＭＤスケルトンの要素はいずれも互いに接触しない。ＰＰＴＣ材料が、スピンコーティングか、スプレーか、塗装か、又はそれとも何らかの他の手段かによってＳＭＤスケルトン行列に塗布される。ＰＰＴＣ材料により、それぞれの個々のＰＰＴＣ ＳＭＤのウィスカ、端子、及びランディングパッドの間の接続が形成される。個々のＰＰＴＣ ＳＭＤを取り出すために、ＰＰＴＣの付いたＳＭＤスケルトン行列はエッチング又はダイシングされる。

【0017】

便宜及び明快さのために、「上」、「下」、「上方」、「下方」、「鉛直」、「水平」、「側方」、「横」、「半径方向」、「内部」、「外部」、「左」及び「右」などの用語を本明細書で使用して、特徴及び構成要素の相対的な配置及び配向を、本明細書で提供される斜視図、分解斜視図、及び断面図に現れる他の特徴及び構成要素のジオメトリ及び配向に対してそれぞれ記述してよい。当該用語は、限定を意図するものではなく、具体的に言及される単語、それに関する派生語、及び同様の意味をもつ単語を含む。

【0018】

図１Ａ～図１Ｂは、例示的な実施形態による、ＰＰＴＣ ＳＭＤアセンブリ４００（図４Ａ～図４Ｂ）の製造に使用されるＳＭＤスケルトン１００の代表的な図面である。図１ＡはＳＭＤスケルトン１００の俯瞰図であり、図１ＢはＳＭＤスケルトン１００の写真である。例示的な実施形態では、ＳＭＤスケルトン１００はＰＰＴＣ ＳＭＤ５００（図５Ａ）などのＰＰＴＣ ＳＭＤの電気伝導性構成要素からなる。

【0019】

ＳＭＤスケルトン１００は、一方の端部に配置された端子１０２ａ、及び他方の反対の端部に配置された端子１０２ｂ（総称して「端子１０２」）である端子対を特徴とする。ＳＭＤスケルトン１００は、櫛形フィンガとしても知られている複数のウィスカも特徴とし、ウィスカ１０４ａ、１０４ｂ、及び１０４ｃは端子１０２ａにより近く、ウィスカ１０４ｄ、１０４ｅ、１０４ｆ、及び１０４ｇは端子１０２ｂにより近い（総称して「ウィスカ１０４」）。

【0020】

ウィスカ１０４は２つの端子１０２に直交するように且つ互いに平行に位置合わせされており、ウィスカ１０４ａはウィスカ１０４ｄ及び１０４ｅに隣接してそれらに挟まれており、ウィスカ１０４ｅはウィスカ１０４ａ及び１０４ｂに隣接してそれらに挟まれており、ウィスカ１０４ｂはウィスカ１０４ｅ及び１０４ｆに隣接してそれらに挟まれており、ウィスカ１０４ｆはウィスカ１０４ｂ及び１０４ｃに隣接してそれらに挟まれており、ウィスカ１０４ｃはウィスカ１０４ｆ及び１０４ｇに隣接してそれらに挟まれており、ウィスカ１０４ｄは一方の端部に、ウィスカ１０４ｇは他方の反対の端部に存在している。ＳＭＤスケルトン１００はより多いか又は少ないウィスカ１０４を有してよいので、ウィスカ１０４の数は限定を意図するものではなく、端子１０２のサイズは、それらの長さにおいて、各ウィスカが間隔を空けられている距離を近似するように調節される。

【0021】

ＳＭＤスケルトン１００の端子１０２は、ＳＭＤスケルトンに下地を提供するために使用されるプリント回路板（ＰＣＢ）、フレキシブルテープ、又は他の材料などの表面上にあるパッドに端子を結合するためのビアをそれぞれ有する。端子１０２ａはビア１０６ａを有し、端子１０２ｂはビア１０６ｂを有する（総称して「ビア１０６」）。例示的な実施形態では、端子１０２及びウィスカ１０４の両方は、銅などの電気伝導性材料で作成される。ウィスカ１０４のいずれも互いに接触せず、ウィスカのいずれも、いずれの端子１０２にも接触しない。

【0022】

図２Ａ～図２Ｂは、例示的な実施形態による、ＰＰＴＣ ＳＭＤアセンブリ４００の製造に使用されるＳＭＤスケルトン行列の代表的な図面である。図２ＡはＳＭＤスケルトン行列２００の俯瞰図であり、図２ＢはＳＭＤスケルトン行列２００の写真である。ＳＭＤスケルトン行列２００は、それぞれの列に沿って互いからおおよそ等距離で間隔を空けられている複数の列のＳＭＤスケルトン１００を特徴とし、それぞれの列は、それぞれの他の列からおおよそ等距離である。ＳＭＤスケルトン１００は、ＦＲ４又は他の材料から構成されるＰＣＢ、フレキシブルテープ、セラミック、プラスチックなどのような下地材料２０２に置かれている。

【0023】

代表的な図面（図２Ａ）には８個のＳＭＤスケルトン１００が３列示されているが、ＳＭＤスケルトン行列２００を構成するＳＭＤスケルトン１００の数は限定を意図するものではないので、さらに多いか又は少ないＳＭＤスケルトン１００が存在してよい。部分写真には、ＳＭＤスケルトン行列２００を占有する非常に多くのＳＭＤスケルトン１００が示されている。

【0024】

図３Ａ～図３Ｂは、例示的な実施形態による、図２Ａ及び図２ＢのＳＭＤスケルトン行列２００を支持するために使用される下地材料２０２の代表的な図面である。図３Ａは下地材料２０２の裏側の俯瞰図であり、図３Ｂは下地材料２０２の裏側の写真である。下地材料２０２の裏側は、それぞれの列に沿って互いからおおよそ等距離で間隔を空けられている複数の列のランディングパッド対を特徴とし、それぞれの列は、それぞれの他の列からおおよそ等距離である。下地材料２０２の表側がＳＭＤスケルトン１００の行列を特徴とするのと同様に、下地材料の裏側はランディングパッド対の行列を特徴とし、１つのランディングパッド対はそれぞれのＳＭＤスケルトン専用になっている。

【0025】

ランディングパッド２０４ａは、下地材料２０２の、端子１０２ａ（図２Ａ）とは反対側に配置されており、一方ランディングパッド２０４ｂは、下地材料の、端子１０２ｂとは反対側に配置されている（総称して「ランディングパッド２０４」）。言い換えると、下地材料２０２はランディングパッド２０４ａ及び端子１０２ａの間に挟まれており、下地材料２０２はランディングパッド２０４ｂ及び端子１０２ｂの間に挟まれている。さらに、例示的な実施形態では、それぞれのランディングパッド２０４のサイズは、その各端子１０２のサイズと実質的に同じである。したがって、図示されているランディングパッド２０４は図２Ａに図示されているＳＭＤスケルトン１００ａに接続されることを意図されており、一方ランディングパッド２０４ｃ及び２０４ｄは、ＳＭＤスケルトン１００ｂに接続されることを意図されている。端子１０２と同様に、ランディングパッド２０４もそれぞれビア２０６を有する。ランディングパッド２０４は、ＰＰＴＣ ＳＭＤ（例えば図５ＡのＰＰＴＣ ＳＭＤ５００）が振り向けられる回路アセンブリ上の専用パッドにはんだ付けされる。

【0026】

図４Ａ～図４Ｂは、例示的な実施形態によるＰＰＴＣ ＳＭＤアセンブリ４００の代表的な図面である。図４ＡはＰＰＴＣ ＳＭＤアセンブリ４００の俯瞰図であり、図４ＢはＰＰＴＣ ＳＭＤアセンブリ４００の写真である。ＰＰＴＣ ＳＭＤアセンブリ４００は、それぞれのＰＰＴＣ ＳＭＤの電気伝導性部分を提供するＳＭＤ行列２００（図２Ａ）を特徴とする。加えて、ＰＰＴＣ ＳＭＤアセンブリ４００は、ＳＭＤ行列２００の全体にわたって成膜されたＰＰＴＣ材料４０２の薄膜を特徴とする。

【0027】

例示的な実施形態では、ＰＰＴＣ材料４０２は、端子１０２及びウィスカ１０４上にスプレーされたＰＰＴＣインク材料の薄膜コーティングである。例示的な実施形態では、ＰＰＴＣ材料４０２はおおよそ１００μｍの厚みである。下地材料がＰＣＢであろうと、フレキシブルテープであろうと、基板であろうと、ウェハなどであろうと、ＰＰＴＣ材料４０２は、下地材料２０２の上にインクを塗布する手段として例えばスピンコーティング、インクスプレー、又は噴射工程を使用して塗布される。下地材料２０２がエッチング構造を有する場合、ＰＰＴＣ材料４０２として１００μｍ厚の厚みを有する導電性膜を構築することは容易なはずである。例示的な実施形態では、ＰＰＴＣ材料４０２は柔軟な表面に塗布されてよい。ＰＰＴＣ材料４０２は透明なものとして示されているが、図４Ｂの写真は、いくつかの実施形態ではＰＰＴＣ材料４０２がＳＭＤスケルトン行列２００を覆い隠すことを示している。

【0028】

例示的な実施形態では、ＰＰＴＣ材料４０２により、ＳＭＤスケルトン行列２００を構成するそれぞれのＳＭＤスケルトン１００のウィスカ１０４及び端子１０２の間が接続される。例示的な実施形態では、接続はウィスカ１０４と端子１０２との近接に基づく。したがって、ＳＭＤスケルトン１００（図１Ａ）を見ると、ＰＰＴＣ材料が行列に塗布された際に、ウィスカ１０４ａ、１０４ｂ及び１０４ｃは端子１０２ａに接続されることになり、一方ウィスカ１０４ｄ、１０４ｅ、１０４ｆ及び１０４ｇは端子１０２ｂに接続されることになる。これらの接続により、電流がどのように端子間を伝わるのかが知らされる。

【0029】

さらに、例示的な実施形態では、ＰＰＴＣ材料４０２は、それぞれの端子のビア１０６から、下地２０２の反対側の各ランディングパッド２０４の各ランディングパッドビア２０６を通って漏出する。ＰＰＴＣ材料４０２により、電流がそこに流れることが可能になるので、これは、それぞれのＳＭＤスケルトン１００が、その端子１０２を介して下地２０２の反対側の各ランディングパッド２０４に電気的に結合されることを意味する。

【0030】

図５Ａ～図５Ｂは、例示的な実施形態によるＰＰＴＣ ＳＭＤアセンブリ４００、及びアセンブリから取り出された個々のＰＰＴＣ ＳＭＤ５００の代表的な図面である。図５Ａは、ＰＰＴＣ ＳＭＤアセンブリ４００及びＰＰＴＣ ＳＭＤ５００の俯瞰図であり、図５ＢはＰＰＴＣ ＳＭＤアセンブリ４００及びＰＰＴＣ ＳＭＤ５００の写真である。ＰＰＴＣ ＳＭＤの上面図５００ａ及び下面図５００ｂの両方が示されている（総称して「ＰＰＴＣ ＳＭＤ５００」）。個々の構成要素を取り出すことができるように、ＰＰＴＣ ＳＭＤアセンブリ４００上にエッチング又はダイシング用の印が作成されている。ＰＰＴＣ ＳＭＤ５００ａにはＳＭＤスケルトン１００が見えており、一方ＰＰＴＣ ＳＭＤ５００ｂにはランディングパッド２０４が見えている。写真画像（図５Ｂ）では、いくつかの個々のＰＰＴＣ ＳＭＤ５００が、ＰＰＴＣ ＳＭＤアセンブリ４００の他のデバイスから切り離されている。

【0031】

図６は、例示的な実施形態による、ＰＰＴＣ ＳＭＤアセンブリ４００などのＰＰＴＣ ＳＭＤアセンブリを製造する方法６００のフロー図である。銅などの電気伝導性材料からＳＭＤスケルトン（例えば図１Ａ）の行列（例えば図２Ａ）を打ち抜く（ブロック６０２）。次いで、当該行列を、ランディングパッドの行列をその裏側に有する下地材料に固着させ、それぞれのランディングパッド対は、ＳＭＤスケルトンを構成する各端子対に関連付けられ且つそれに揃えられることになる（ブロック６０４）。次いで、ＰＰＴＣ材料の薄膜をＳＭＤスケルトン行列にスピンコーティングして、それぞれのＳＭＤスケルトンの端子及びウィスカの両方を被覆し（ブロック６０６）、これはＰＰＴＣ材料がそれぞれの端子対のビアへと浸出し、各ランディングパッドのビアから出てくることを含む。

【0032】

任意選択で、ＰＰＴＣ材料が乾燥した際に、追加の被覆材料をＰＰＴＣ ＳＭＤアセンブリにコーティングしてよい（ブロック６０８）。コーティングはポリマー材料、セラミック、プラスチックなどであってよい。次いで、ＰＰＴＣ ＳＭＤアセンブリから個々の構成要素として個々のＰＰＴＣ ＳＭＤをエッチング又はダイシングする（ブロック６１０）。したがって、方法６００により、スタンドアローンなＰＰＴＣデバイスを構築し、又は既存のウェハ又は個片化された基板ベースの製品にＰＰＴＣを一体化させるバッチ工程タイプの手法が利用可能になる。

【0033】

本明細書で使用するとき、単数形で記載され、「ａ」又は「ａｎ」という単語で始まる要素又は段階は、こうした除外が明示的に記載されていない限り、複数の要素又は段階を除外しないものとして理解されるべきである。さらに、本開示の「一実施形態」への言及は、記載された特徴をやはり組み込む追加の実施形態の存在を除外するものとして解釈されることを意図するものではない。

【0034】

本開示は特定の実施形態に言及しているが、添付の特許請求の範囲で定義されるような本開示の領域及び範囲から逸脱することなく、記述した実施形態に対して多くの改変、修正、及び変更を加えることが可能である。したがって、本開示は記述した実施形態に限定されるものではなく、以下の特許請求の範囲の文言及びその均等物によって定義される全範囲を備えることが意図されている。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【外国語明細書】