特開 2024-169363 パターン認識システムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024169363

(43)【公開日】2024-12-05

(54)【発明の名称】パターン認識システムおよび方法

(51)【国際特許分類】

   G06N 3/065 20230101AFI20241128BHJP

【ＦＩ】

G06N3/065

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024082542

(22)【出願日】2024-05-21

(31)【優先権主張番号】18/323,637

(32)【優先日】2023-05-25

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】523393324

【氏名又は名称】サイバースワーム・インコーポレイテッド

【氏名又は名称原語表記】ＣＹＢＥＲＳＷＡＲＭ，ＩＮＣ．

【住所又は居所原語表記】５５ Ｅ．， ３ｒｄ Ａｖｅｎｕｅ， Ｓａｎ Ｍａｔｅｏ， Ｃａｌｉｆｏｒｎｉａ ９４４０１， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】バイオレル－ゲオルゲル・ドゥミトル

(72)【発明者】

【氏名】アンドレイ・イリエスク

(72)【発明者】

【氏名】エレナ－アデリナ・デューカ

(57)【要約】      （修正有）

【課題】少ないエネルギー消費量で、外部計算能力なしにパターン認識を実施するシステム及び方法を提供する。
【解決手段】パターン認識システム１００は、メモリスタアレイのペア１３１のうちの第１のメモリスタアレイ１０２上のパターンに対応する電圧入力値の第１のセットと、メモリスタアレイのペアのうちの第２のメモリスタアレイ１０３上のパターンの負に対応する電圧入力値の第２のセットとを受信するメモリスタアレイの１つまたは複数のペアと、メモリスタアレイの各ペアに接続され、パターンがメモリスタアレイの対応するペアによって認識されるときにトリガされる人工ニューロン１４１とを含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

パターン認識システムであって、
（ｉ）メモリスタアレイのペアのうちの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットと、（ｉｉ）メモリスタアレイの前記ペアのうちの第２のメモリスタアレイ上の前記パターンの負に対応する電圧入力値の第２のセットとを受信するように構成されたメモリスタアレイの１つまたは複数のペアと、
メモリスタアレイの各ペアに接続され、前記パターンがメモリスタアレイの対応するペアによって認識されるときにトリガされるように構成された人工ニューロンと
を備える、パターン認識システム。

【請求項2】

前記メモリスタアレイがメモリスタクロスバー中でメモリスタ列として構成される、請求項１に記載のシステム。

【請求項3】

前記人工ニューロンは、
前記ペアの一方のメモリスタアレイの電流出力がトレーニング中に確立された最小値を有するときに前記人工ニューロンの前記トリガを決定するように構成された興奮構成要素と、
前記ペアの他方のメモリスタアレイの電流出力が前記トレーニング中に確立された最大値を有するときに前記人工ニューロンの前記トリガを停止するように構成された抑制構成要素と
を備える、請求項２に記載のシステム。

【請求項4】

前記メモリスタが酸化インジウムガリウム亜鉛（ＩＧＺＯ）ベースのメモリスタを備える、請求項１に記載のシステム。

【請求項5】

前記メモリスタが同じ平面上に電極を有する、請求項１に記載のシステム。

【請求項6】

前記人工ニューロンの前記トリガは、
前記人工ニューロン上のインジケータをオンにすること
を備える、請求項１に記載のシステム。

【請求項7】

前記人工ニューロンの前記トリガは、
前記パターン認識システムの次のレイヤに前記トリガの指示を送ること
を備える、請求項１に記載のシステム。

【請求項8】

前記パターンは、ピクセルを備え、各電圧入力値は、前記ピクセルの状態に対応する、請求項１に記載のシステム。

【請求項9】

前記ピクセルはバイナリであり、各電圧入力値は、高電圧入力値または低電圧入力値のいずれかである、請求項８に記載のシステム。

【請求項10】

前記ピクセルはマルチレベルであり、各電圧入力値は、前記対応するピクセルのレベルに対応する、請求項８に記載のシステム。

【請求項11】

パターン認識方法であって、
パターン認識システムのメモリスタアレイのペアによって、（ｉ）メモリスタアレイのペアのうちの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットと、（ｉｉ）メモリスタアレイの前記ペアのうちの第２のメモリスタアレイ上の前記パターンの負に対応する電圧入力値の第２のセットとを受信することと、
メモリスタアレイの前記ペアが前記パターンを認識することに応答して、メモリスタアレイの前記ペアに接続された人工ニューロンをトリガすることと
を備える、パターン認識方法。

【請求項12】

前記第１のメモリスタアレイと前記第２のメモリスタアレイとが対応するメモリスタクロスバー中でメモリスタ列として構成される、請求項１１に記載の方法。

【請求項13】

前記人工ニューロンの興奮構成要素によって、前記ペアの一方のメモリスタアレイの電流出力がトレーニング中に確立された最小値を有するときに人工ニューロンをトリガすることと、
前記人工ニューロンの抑制構成要素によって、前記ペアの他方のメモリスタアレイの電流出力が前記トレーニング中に確立された最大値を有するときに前記人工ニューロンの前記トリガを停止することと
をさらに備える、請求項１１に記載の方法。

【請求項14】

前記メモリスタが酸化インジウムガリウム亜鉛（ＩＧＺＯ）ベースのメモリスタを備える、請求項１１に記載の方法。

【請求項15】

前記メモリスタが同じ平面の上にある電極を有する、請求項１１に記載の方法。

【請求項16】

パターン認識システムをトレーニングする方法であって、
前記パターン認識システムのメモリスタアレイのペアに、（ｉ）メモリスタアレイのペアの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットであって、電圧入力値の前記第１のセットによって前記第１のメモリスタアレイ中の前記メモリスタの対応する抵抗を変更するようにする、と、（ｉｉ）メモリスタアレイの前記ペアの第２のメモリスタアレイ上の前記パターンの負に対応する電圧入力値の第２のセットであって、電圧入力値の前記第２のセットによって前記第２のメモリスタアレイ中の前記メモリスタの対応する抵抗を変更するようにする、と、を入力することと、
メモリスタアレイの前記ペアに前記パターンを入力することに応答してメモリスタアレイの前記ペアに接続された人工ニューロンを構成することと
を備える、方法。

【請求項17】

前記第１のメモリスタアレイと前記第２のメモリスタアレイとが対応するメモリスタクロスバー中でメモリスタ列として構成される、請求項１６に記載の方法。

【請求項18】

前記人工ニューロンを前記構成することは、
前記ペアの一方のメモリスタアレイの電流出力が最小値を有するときに前記人工ニューロンをトリガするように前記人工ニューロンの興奮構成要素を構成することと、
前記ペアの他方のメモリスタアレイの電流出力が最大値を有するときに前記人工ニューロンの前記トリガを停止するように前記人工ニューロンの抑制構成要素を構成することと
を備える、請求項１６に記載の方法。

【請求項19】

前記メモリスタが酸化インジウムガリウム亜鉛（ＩＧＺＯ）ベースのメモリスタを備える、請求項１６に記載の方法。

【請求項20】

前記メモリスタが同じ平面の上にある電極を有する、請求項１６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[001]本出願は、２０２３年５月２５日に出願された米国特許出願第１８／３２３，６３７号に基づいており、その出願日の利益を得る。本出願は、その全体が参照により本明細書に組み込まれる、２０１９年６月４日に出願され、２０２１年１月２６日に発行された「Ｐｒｏｇｒａｍｍａｂｌｅ ｒｅｓｉｓｔｉｖｅ ｍｅｍｏｒｙ ｅｌｅｍｅｎｔ ａｎｄ ａ ｍｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ ｔｈｅ ｓａｍｅ」と題する米国特許第１０，９０２，９１４号に関する。本出願は、その全体がやはり参照により本明細書に組み込まれる、２０２１年１月２６日に出願され、２０２１年１１月２３日に発行された「Ｐｒｏｇｒａｍｍａｂｌｅ ｒｅｓｉｓｔｉｖｅ ｍｅｍｏｒｙ ｅｌｅｍｅｎｔ ａｎｄ ａ ｍｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ ｔｈｅ ｓａｍｅ」と題する米国特許第１１，１８３，２４０号にも関する。

【背景技術】

【0002】

[002]パターン認識は、人工知能を開発する際の基礎となる。通常、パターン認識は、ソフトウェアベースの人工ニューラルネットワークを用いて行われる。しかしながら、ソフトウェアベースの人工ニューラルネットワークは、多くの計算能力を必要とし、多くのエネルギーをも消費する。したがって、はるかに少ないエネルギー消費量を用いてパターン認識を達成することになり、多くの外部計算能力なしにデータのローカル処理を実施することができるシステムおよび方法が非常に望ましい。

【発明の概要】

【0003】

[003]パターン認識システムをトレーニングし、展開するパターン認識システムおよび方法が開示される。パターン認識システムは、電子構成要素を用いて構築されたメモリスタアレイと人工ニューロンとに基づく。パターンとそれの負とは、メモリスタアレイのペアのトレーニングのために使用される。複数のパターンが、メモリスタクロスバー上でトレーニングされ得る。パターン認識は、人工ニューロンと接続されたトレーニングされたメモリスタアレイを用いて行われる。人工ニューロンは、興奮構成要素と抑制構成要素とを有する。興奮構成要素は、ペアの一方のメモリスタアレイの電流出力がトレーニング中に確立された最小値を有するときに人工ニューロンのトリガを決定する。抑制構成要素は、ペアの他方のメモリスタアレイの電流出力がトレーニング中に確立された最大値を有するときに人工ニューロンのトリガを停止する。

【0004】

[004]一実施形態では、パターン認識システムが提供され得る。本システムは、（ｉ）メモリスタアレイのペアのうちの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットと、（ｉｉ）メモリスタアレイのペアのうちの第２のメモリスタアレイ上のパターンの負に対応する電圧入力値の第２のセットとを受信するように構成されたメモリスタアレイの１つまたは複数のペアを含み得る。本システムは、メモリスタアレイの各ペアに接続され、パターンがメモリスタアレイの対応するペアによって認識されるときにトリガされるように構成された人工ニューロンをさらに含み得る。

【0005】

[005]別の実施形態では、パターン認識方法が提供され得る。本方法は、パターン認識システムのメモリスタアレイのペアによって、（ｉ）メモリスタアレイのペアのうちの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットと、（ｉｉ）メモリスタアレイのペアのうちの第２のメモリスタアレイ上のパターンの負に対応する電圧入力値の第２のセットとを受信することを含み得る。本方法はまた、メモリスタアレイのペアがパターンを認識することに応答してメモリスタアレイのペアに接続された人工ニューロンをトリガすることを含み得る。

【0006】

[006]また別の実施形態では、パターン認識システムをトレーニングする方法が提供され得る。本方法は、パターン認識システムのメモリスタアレイのペアに、（ｉ）メモリスタアレイのペアの第１のメモリスタアレイ上のパターンに対応する電圧入力値の第１のセットと、電圧入力値の第１のセットによって第１のメモリスタアレイ中のメモリスタの対応する抵抗を変更するようにする、（ｉｉ）メモリスタアレイのペアの第２のメモリスタアレイ上のパターンの負に対応する電圧入力値の第２のセットと、電圧入力値の第２のセットによって第２のメモリスタアレイ中のメモリスタの対応する抵抗を変更するようにする、を入力することを含み得る。本方法はまた、メモリスタアレイのペアにパターンを入力することに応答して、メモリスタアレイのペアに接続された人工ニューロンを構成することを含み得る。

【図面の簡単な説明】

【0007】

【図1】[007]本明細書で開示される原則に基づく、電子構成要素を用いて構築されたメモリスタと人工ニューロンとに基づく例示的なパターン認識システムを示す図。

【図2A】[008]本明細書で開示される原則に基づく、パターン認識システム（たとえば、図１に示されているパターン認識システム）をトレーニングするために使用され得る例示的なパターンと対応する負のパターンとを示す図。

【図2B】[009]本明細書で開示される原則に基づく、図２Ａに示されているパターンを使用してパターン認識システムをトレーニングする例示的なプロセスを示す図。

【図2C】本明細書で開示される原則に基づく、図２Ａに示されているパターンを使用してパターン認識システムをトレーニングする例示的なプロセスを示す図。

【図3A】[0010]本明細書で開示される原則に基づく、パターン認識システム（たとえば、パターン認識システム）をトレーニングするために使用され得る例示的なパターンと対応する負のパターンとを示す図。

【図3B】[0011]本明細書で開示される原則に基づく、図３Ａに示されているパターンを使用してパターン認識システムをトレーニングする例示的なプロセスを示す図。

【図3C】本明細書で開示される原則に基づく、図３Ａに示されているパターンを使用してパターン認識システムをトレーニングする例示的なプロセスを示す図。

【図4】[0012]本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す図。

【図5】[0013]本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す図。

【図6】本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す図。

【発明を実施するための形態】

【0008】

[0014]図１は、本明細書で開示される原則に基づく、電子構成要素を用いて構築されたメモリスタと人工ニューロンとに基づく例示的なパターン認識システム１００を示す。電子構成要素の使用は、例示的な使用事例にすぎず、限定するものと見なすべきでない。様々な種類の構成要素も、化学、電気、電気化学、機械、電気機械などの任意の種類の技術に基づいて、本開示の範囲内と見なすべきである。

【0009】

[0015]システム１００において使用されるメモリスタ１０１は、異なるタイプのメモリスタとすることができる。たとえば、その両方が参照によりそれらの全体が組み込まれる米国特許第１０，９０２，９１４号および米国特許第１１，１８３，２４０号において説明されたものなどのコプレーナ電極をもつ酸化インジウムガリウム亜鉛（ＩＧＺＯ）メモリスタが使用され得る。

【0010】

[0016]メモリスタ１０１は、メモリスタアレイ１０２、１０３、１０４、１０５中で接続される。メモリスタアレイ１０２、１０３、１０４、１０５は、分離されたアレイとして使用されることも、メモリスタクロスバー中でメモリスタ列として構成されることも可能である。メモリスタアレイ１０２、１０３、１０４、１０５は、対応する人工ニューロンに接続されるようにペアで編成され、構成され得る。たとえば、メモリスタアレイ１０２、１０３は、人工ニューロン１４１と接続され得るメモリスタアレイのペア１３１を形成することができる。同様に、メモリスタアレイ１０４、１０５は、別の人工ニューロン１４２と接続され得るメモリスタアレイの別のペア１３２を形成することができる。

【0011】

[0017]図１に示されているシステム１００がメモリスタアレイの２つのペア１３１、１３２と２つの人工ニューロン１４１、１４２とを有し、各メモリスタアレイ１０２、１０３、１０４、１０５は、４つの個々のメモリスタ１０１を含んでいるが、これは、例示のためにすぎず、はるかに多数のメモリスタと、メモリスタアレイペアと、人工ニューロンとをもつシステムを同様に構築し、動作することができることを理解されたい。すなわち、異なるレベルの抽象化および編成のためのメモリスタ１０１の特定の数（たとえば、いくつかのメモリスタ１０１が人工ニューロンに接続される）は、説明を簡単にするためにすぎず、限定するものと見なすべきでない。

【0012】

[0018]ペア１３１のメモリスタアレイ１０２は、人工ニューロン１４１の抑制構成要素とスイッチ１０６を介して接続され得る。人工ニューロン１４１の抑制構成要素は、抵抗１１０、１１３とトランジスタ１１２とによって形成される。人工ニューロン１４１の抑制構成要素は、ペア１３１のメモリスタアレイ１０２の出力電流がトレーニングプロセス中に確立されたある最大値に到達するときに人工ニューロン１４１のトリガを停止するように構成され得る。さらに、ペア１３１のメモリスタアレイ１０３は、人工ニューロン１４１の興奮構成要素とスイッチ１０７を介して接続され得る。人工ニューロン１４１の興奮構成要素は、抵抗１１１とトランジスタ１１４、１１５とによって形成される。人工ニューロン１４１の興奮構成要素は、ペア１３１のメモリスタアレイ１０３の出力電流がトレーニングプロセス中に確立されたある最小値に到達するときに人工ニューロン１４１をトリガするように構成され得る。人工ニューロン１４１のトリガは、トランジスタ１１５が開であり、したがって、電流がインジケータ１１６中を流れており、それによって、それをオンにすることを意味する。また、インジケータ１１６は、パターン認識システム１００が特徴認識のためのレイヤであることができるハードウェアベースのニューラルネットワークの次のレイヤへの（たとえば、トリガの指示を送るための）接続によって置き換えられ得ることに留意されたい。

【0013】

[0019]同様に、スイッチ１０８は、人工ニューロン１４２の抑制構成要素とメモリスタアレイ１０４を接続することができ、スイッチ１０９は、ニューロン１４２の興奮構成要素とメモリスタアレイ１０５を接続することができる。人工ニューロン１４２の抑制構成要素と興奮構成要素とは、人工ニューロン１４１中の対応する構成要素に類似し得る。

【0014】

[0020]また、メモリスタアレイ１０２、１０３、１０４、１０５の各々は、対応するスイッチ１１７、１１８、１１９、１２０を介してグランドに直接別々に接続され得る。

【0015】

[0021]各アレイ１０２、１０３、１０４、１０５の第１のメモリスタ１０１は、電源Ｖ１にダイオード１２１を介して接続されるクロスバーの第１の線を形成することができる。同様に、各アレイの第２、第３、および第４のメモリスタは、対応する電源Ｖ２、Ｖ３、Ｖ４にダイオード１２２、１２３、１２４を介して接続され得る。

【0016】

[0022]上記で説明されたように、ここで示されるニューロンの興奮部分と抑制部分の両方が構築される方法は例示のためにすぎず、他の構成要素（たとえば、固定された抵抗または様々な種類のトランジスタの代わりに電位差計など）が、やはり、本明細書で説明される興奮機能と抑制機能とを取得するために使用され得ることに留意されたい。また、スイッチの代わりに、それぞれの接続中断を行わせ得る他のタイプの制御ユニットが使用され得る（たとえば、トランジスタなど）。

【0017】

[0023]パターン認識システムは、異なるパターンを認識するようにトレーニングされ得る。いくつかの例示的な実施形態では、トレーニングは、例示的なパターンと例示的なパターンの負とを入力することを含むことができる。たとえば、図２Ａは、本明細書で開示される原則に基づく、パターン認識システム（たとえば、パターン認識システム１００）をトレーニングするために使用され得る例示的なパターン２５０と対応する負のパターン２５２とを示す。

【0018】

[0024]パターン認識システムをトレーニングするために、パターン２５０と対応する負のパターン２５２とは、部分またはピクセルに分割され得、これらは、次いで、それぞれ、電圧入力ベクトル２６０、２６２に変換され得る。

【0019】

[0025]１つまたは複数の実施形態では、電圧入力ベクトル２６０、２６２は、メモリスタ（たとえば、メモリスタ１０１）の抵抗を変更するのに十分高い電圧値を取得するためにスケールアップされ得る。たとえば、電圧入力ベクトル２６０、２６２がメモリスタアレイのペア（たとえば、ペア１３１）に印加されるとき、パターン認識システムは、それぞれのパターン２５０を認識するようにトレーニングされることになる。

【0020】

[0026]図２Ｂ～図２Ｃは、本明細書で開示される原則に基づく、図２Ａに示されているパターン２５０を使用してパターン認識システムをトレーニングする例示的なプロセスを示す。図示のように、パターン２５０は、ピクセルに分割され得、それらは、次いで、電圧入力ベクトル２６０に変換される。場合によっては、高電圧の印加は、メモリスタの抵抗を増加させることができる。これらの場合、パターン２５０に対応する高電圧値（Ｖ１，Ｖ３）は、図２Ｂに示されているように、人工ニューロン２４１の抑制構成要素に関連するメモリスタアレイ２０２に印加される。さらに、図２Ｃに示されているように、パターン２５０の負のパターン２５２に対応する高電圧値（Ｖ２，Ｖ４）は、人工ニューロン２４１の興奮構成要素に関連するメモリスタアレイ２０３に印加される。

【0021】

[0027]逆に、場合によっては、高電圧値の印加は、メモリスタの抵抗を減少させることができる。これらの場合、パターン２５０に対応する高電圧値（Ｖ１，Ｖ３）は、人工ニューロン２４１の興奮構成要素に関連するメモリスタアレイ２０２に印加され、パターン２５０の負２５２に対応する高電圧値（Ｖ２，Ｖ４）は、人工ニューロン２４１の抑制構成要素に関連するメモリスタアレイ２０３に印加される。メモリスタの抵抗が高電圧値の印加に応答して増加または減少し得るが、以下の例は、説明の簡潔および軽減のために、メモリスタの抵抗が高電圧値の印加に応答して増加する使用事例について説明する。

【0022】

[0028]図２Ｂに示されているように、メモリスタアレイ２０２にパターン２５０に対応する高電圧値を印加し、スイッチ２１７を閉じることによって、電流が、メモリスタアレイ２０２の（グランドからカウントして）第１および第３のメモリスタ中を流れ、それらの対応する抵抗を増加させることになる。

【0023】

[0029]図２Ｃに示されているように、メモリスタアレイ２０３にパターン２５０の負２５２に対応する高電圧値を印加し、スイッチ２１８を閉じることによって、電流が、メモリスタアレイ２０３の（グランドからカウントして）第２および第４のメモリスタ中を流れ、それらの対応する抵抗を増加させることになる。

【0024】

[0030]このようにして、メモリスタアレイの１つのペア（この場合、第１のペア、たとえば、図１に示されているペア１３１）がパターン２５０を認識するようにトレーニングされ得る。パターン２５０は、一例にすぎず、メモリスタペアのクロスバー構成、異なるタイプのパターンが学習され得る。すなわち、追加のパターンが同じクロスバー上で追加のメモリスタペアを使用して学習され得る。

【0025】

[0031]たとえば、図３Ａは、本明細書で開示される原則に基づく、パターン認識システム（たとえば、パターン認識システム１００）をトレーニングするために使用され得る例示的なパターン３５０と対応する負のパターン３５２とを示す。トレーニングは、メモリスタアレイの第２のペア（たとえば、図１に示されているペア１３２）を使用して実施され得る。これのために、（図２Ａに示されている）パターン２５０を学習するためのような同じ手順が使用され得る。パターン３５０とパターン３５０の負３５２とは、部分またはピクセルに分割され得、これらは、次いで、それぞれ、電圧入力ベクトル３６０、３６２に変換される。電圧入力ベクトル３６０、３６２は、メモリスタ抵抗を変更するのに十分に高い電圧値を取得するためにスケールアップされ得、パターン３５０を認識するようにトレーニングされ得るメモリスタアレイの第２のペア（たとえば、図１に示されているペア１３２）に印加される。

【0026】

[0032]図３Ｂ～図３Ｃは、本明細書で開示される原則に基づく、図３Ａに示されているパターン３５０を使用してパターン認識システムをトレーニングする例示的なプロセスを示す。たとえば、図３Ｂに示されているように、メモリスタアレイ３０４にパターン３５０に対応する高電圧値（Ｖ１，Ｖ２）を印加し、スイッチ３１９を閉じることによって、電流が、メモリスタアレイ３０４の（グランドからカウントして）第１および第２のメモリスタ中を流れ、それらの対応する抵抗を増加させることになる。

【0027】

[0033]図３Ｃに示されているように、メモリスタアレイ３０５にパターン３５０の負３５２に対応する高電圧値（Ｖ３，Ｖ４）を印加し、スイッチ３２０を閉じることによって、電流が、メモリスタアレイ３０５の（グランドからカウントして）第３および第４のメモリスタ中を流れ、それらの対応する抵抗を増加させることになる。

【0028】

[0034]したがって、本明細書で開示される原則を使用して、パターン認識システムは、パターンごとにメモリスタアレイのペアとそれの関連するニューロンとを使用して異なるパターンを認識するようにトレーニングされ得る。

【0029】

[0035]パターン認識システムがトレーニングされた後、トレーニングされたシステムは、パターンを認識するために展開され得る。あるパターンを認識するために、それぞれのパターンは、部分またはピクセルに分割され、次いで、それらは、トレーニングプロセス中に使用される電圧入力ベクトルと同様の電圧入力ベクトルに変換されるが、今度は、電圧入力ベクトルは、メモリスタ抵抗を変更しないのに十分低い電圧値を得るためにスケールダウンされる。次いで、それぞれのパターンに対応する電圧入力ベクトルは、すべてのメモリスタアレイペアに印加され、各ペアは、それの関連するニューロンと接続される。それぞれのパターンが、メモリスタにアレイのペアが認識するようにトレーニングされたものに対応する場合、それの関連するニューロンは、トリガされることになり、それのインジケータ（たとえば、図１に示されているインジケータ１１６）が、オンになることになる。

【0030】

[0036]図４は、本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す。図示のように、トレーニングされたパターン認識システムは、（図２Ａ～図２Ｃに示されているパターン２５０と同様の）パターン４５０を認識することができる。詳細には、電圧入力ベクトル４６０は、パターン４５０から生成され得る。電圧入力ベクトル４６０は、電圧Ｖ１（高）、Ｖ２（低）、Ｖ３（高）、Ｖ４（低）を含むことができ、それらは、トレーニングされたメモリスタの抵抗を変更しないために対応するトレーニングベクトルよりも低い。図４に示されているように、パターン２５０を認識するようにトレーニングされたメモリスタアレイの第１のペアに関連する人工ニューロン４４１は、トリガされ、それのインジケータをオンにする。

【0031】

[0037]図５は、本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す。図示のように、トレーニングされたパターン認識システムは、（図３Ａ～図３Ｃに示されているパターン３５０と同様の）パターン５５０を認識することができる。このように、５５２（または３５２）を認識するようにトレーニングされたメモリスタアレイの第２のペアに関連する人工ニューロン５４２は、トリガされ、それのインジケータをオンにする。

【0032】

[0038]場合によっては、トレーニングされたパターン認識システムは、システムが認識するようにトレーニングされていないパターンを受信し得る。そのような場合、人工ニューロンは、トリガされないことになり、すべてのインジケータは、オフになることになる。たとえば、図６は、本明細書で開示される原則に基づく、トレーニングされたパターン認識システムを展開する例示的なプロセスを示す。詳細には、パターン認識がトレーニングされていないパターン６８０は、電圧Ｖ１（高）、Ｖ２（高）、Ｖ３（高）、Ｖ４（低）をもつ電圧入力ベクトル６８２を生成するために使用される。しかしながら、パターン６８０は、パターン認識システムが認識するようにトレーニングされたパターン２５０、３５０とは異なる。したがって、パターン認識システムは、パターン６８０を認識することができない可能性があり、人工ニューロンはアクティブ化されないことになり、信号は、オンにされないことになる。

【0033】

[0039]また、説明したパターン２５０、３５０は白黒ピクセルにすぎず、したがって、対応する電圧ベクトル入力は２つの値しか有していないが、開示されるシステムおよび動作方法はまた、グレースケールピクセル（または概してマルチレベルピクセル）を有するパターンとともに使用され得、その場合、電圧ベクトル値は、多くの異なる電圧値を有することになることに留意されたい。たとえば、複数の状態、好ましくはアナログ状態をもつメモリスタが使用され得る。

【0034】

[0040]現在説明した方法およびデバイス実施形態の追加の例は、本明細書で説明される構造および技法に従って示唆される。他の非限定的な例は、別々に動作するように構成され得るか、または上記でもしくは本開示全体にわたって与えられる他の例のうちの任意の１つもしくは複数との任意の順列もしくは組合せによって組み合わされ得る。

【0035】

[0041]本開示がそれらの趣旨または主要な特徴から逸脱することなく他の特定の形態で実施され得ることを、当業者は了解されよう。したがって、本開示の実施形態は、あらゆる点で例示的なものであり、制限されないと見なされる。本開示の範囲は、上記の説明ではなく添付の特許請求の範囲によって示され、意味および範囲およびそれらの等価物に入るすべての変更は、それに包含されるものとする。

【0036】

[0042]「含む」および「備える」という用語が「限定はしないが、含む」を意味するものとして解釈すべきであることに留意されたい。特許請求の範囲においてまだ明示的に記載されていない場合、「１つの（ａ）」という用語は、「少なくとも１つの（ａｔ ｌｅａｓｔ ｏｎｅ）」として解釈すべきであり、「その（ｔｈｅ）」、「前記（ｓａｉｄ）」などは、「その少なくとも１つの（ｔｈｅ ａｔ ｌｅａｓｔ ｏｎｅ）」、「前記少なくとも１つの（ｓａｉｄ ａｔ ｌｅａｓｔ ｏｎｅ）」などとして解釈すべきである。さらに、表現言語「ための手段」または「ためのステップ」を含む請求項のみが米国特許法第１１２条（ｆ）に基づいて解釈されることが、出願人の意図である。句「ための手段」または「ためのステップ」を明確に含まない請求項は、米国特許法第１１２条（ｆ）に基づいて解釈されるべきではない。

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【外国語明細書】