特開 2024-169412 マルチレートのバーストモード受信機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024169412

(43)【公開日】2024-12-05

(54)【発明の名称】マルチレートのバーストモード受信機

(51)【国際特許分類】

   H04L 69/24 20220101AFI20241128BHJP

   H04B 10/272 20130101ALI20241128BHJP

   H04B 10/69 20130101ALI20241128BHJP

【ＦＩ】

H04L69/24

H04B10/272

H04B10/69

【審査請求】有

【請求項の数】15

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024084611

(22)【出願日】2024-05-24

(31)【優先権主張番号】23175520

(32)【優先日】2023-05-25

(33)【優先権主張国・地域又は機関】EP

(71)【出願人】

【識別番号】513311642

【氏名又は名称】ノキア ソリューションズ アンド ネットワークス オサケユキチュア

(74)【代理人】

【識別番号】110001173

【氏名又は名称】弁理士法人川口國際特許事務所

(72)【発明者】

【氏名】フェルプラツェ，ミシェル

(72)【発明者】

【氏名】ルフェーブル，ヤニク

【テーマコード（参考）】

5K102

【Ｆターム（参考）】

5K102AA65

5K102AH24

5K102AL08

5K102MA02

5K102MB13

5K102MB16

5K102MC21

5K102PH31

5K102PH49

5K102PH50

5K102RD04

5K102RD05

5K102RD26

5K102RD27

5K102RD28

(57)【要約】      （修正有）

【課題】受動光ネットワークにおける光回線終端装置（ＯＬＴ）内のバーストモード受信機を管理するための装置および方法提供する。
【解決手段】ＯＬＴは、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理（ＤＳＰ）回路２０１～２０４によって、光ネットワークユニット（ＯＮＵ）からの光バースト信号２１０を、復号済出力信号２２０に復号するバーストモード受信機１１１を備える。バーストモード受信機は、次の光バースト信号２１５のシンボルレート２４０を取得することと、先行する光バースト信号２１１内の価値のあるシンボルの受信と次の光バースト信号２１５内の価値のあるシンボルの受信との間のインターバルの間に、次の光バースト信号２１５のシンボルレート２４０に基づいて、１つ以上のＤＳＰ回路の構成可能処理速度２３０を調節すること２３４と、を行う手段２０５を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

１つ以上の光ネットワークユニット（１３１－１３４）ＯＮＵと受動光ネットワーク（１００）において通信するように構成された、光回線終端装置（１１０）ＯＬＴであって、１つ以上のＯＮＵによって伝送される光バースト信号（２１０）が、それぞれのシンボルレートを有し、光回線終端装置が、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路（２０１、２０２、２０３、２０４）によって、ＯＮＵからの光バースト信号を復号済出力信号（２２０）に復号するように構成されるバーストモード受信機（１１１）を備え、光回線終端装置が
－ 次の光バースト信号（２１５）のシンボルレート（２４０）を取得することと、
－ 先行光バースト信号（２１１）内と次の光バースト信号（２１５）内の価値のあるシンボルの受信間のインターバル（２４０）中に、１つ以上のデジタル信号処理回路の構成可能処理速度（２３０）を、次の光バースト信号（２１５）のシンボルレート（２４０）に基づいて調節することと（２３４）
を行うように構成された手段（２０５）を備える、光回線終端装置（１１０）ＯＬＴ。

【請求項2】

インターバル（２４０）が、先行光バースト信号（２１１）と次の光バースト信号（２１５）との間のガードタイム（２４１）、および／または次の光バースト信号（２１５）内のプリアンブル（２１６）の一部（２４２）を含む、請求項１に記載の光回線終端装置ＯＬＴ。

【請求項3】

１つ以上のデジタル信号処理回路の構成可能処理速度を調節することが、１つ以上のデジタル信号処理回路のクロック周波数を調節すること（３０３）を含む、請求項１または２に記載の光回線終端装置ＯＬＴ。

【請求項4】

それぞれのデジタル信号処理回路（２０２）の構成可能処理速度を調節することが、それぞれのデジタル信号処理回路の１つ以上の並列回路インスタンス（２０２ａ、２０２ｂ、２０２ｃ）をイネーブルにすることおよび／またはディセーブルにすることを含む、請求項１から３のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項5】

バーストモード受信機（１１１）が、信号（３１２）をダウンサンプリングするように構成された少なくとも１つのダウンサンプリング回路（３１１）をさらに備える、請求項１から４のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項6】

バーストモード受信機（１１１）が、信号（４０２）をアップサンプリングするように構成された少なくとも１つのアップサンプリング回路（４０１）をさらに備える、請求項１から５のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項7】

バーストモード受信機（１１１）が、信号（４１１）のレイテンシを調節するように構成された少なくとも１つのレイテンシ補償器回路（４１０）をさらに備える、請求項１から６のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項8】

レイテンシ補償器回路（４１０）が、先行光バースト信号（５１０）内と次の光バースト信号（５２０）内の価値のあるシンボルの受信間のインターバル中に、信号（２２０）内に１つ以上のダミーサンプル（５５４）を挿入すること、または１つ以上の非ペイロードサンプル（５４５）を信号（２２０）からドロップすることを行うようにさらに構成される、請求項７に記載の光回線終端装置ＯＬＴ。

【請求項9】

手段（２０５）が、次の光バースト信号のシンボルレート（２４０）に基づいて、少なくとも１つのダウンサンプリング回路（３１１）、少なくとも１つのアップサンプリング回路（４０１）、および／または少なくとも１つのレイテンシ補償器回路（４１０）を制御することを行うようにさらに構成される、請求項５から７のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項10】

アップサンプリング回路（４０１）が、信号（４０２）を所定のデータレートにアップサンプリングするようにさらに構成される、またはレイテンシ補償器回路（４１０）が、信号（４１１）のレイテンシを所定のレイテンシに調節するようにさらに構成される、請求項６または７に記載の光回線終端装置ＯＬＴ。

【請求項11】

１つ以上のデジタル信号処理回路が、アナログデジタル変換器（２０１）、クロックデータリカバリデバイス（２０２）、イコライザ（２０３）、および／または復号器（２０４）からなる群から選択される、請求項１から１０のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項12】

手段（２０５）が、光バースト信号（２１１、２１５）のバーストタイミング情報（２５０）に基づいて、先行光バースト信号（２１１）内と次の光バースト信号（２１５）内の価値のあるシンボルの受信間のインターバル（２４０）を決定することを行うようにさらに構成される、請求項１から１１のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項13】

次の光バースト信号のシンボルレート（２４０）を取得することが、アップストリーム伝送スケジュールに基づいてシンボルレートを決定することをさらに含む、請求項１から１２のいずれか一項に記載の光回線終端装置ＯＬＴ。

【請求項14】

－ 次の光バースト信号（２１５）のシンボルレート（２４０）を取得することと、
－ 先行光バースト信号（２１１）内と次の光バースト信号（２１５）内の価値のあるシンボルの受信間のインターバル（２４０）中に、次の光バースト信号のシンボルレートに基づいて、光回線終端装置（１１０）ＯＬＴ内の１つ以上のデジタル信号処理回路（２０１、２０２、２０３）の構成可能処理速度（２３０）を調節すること（２３４）と
を含み、
ＯＬＴが受動光ネットワークにおいて１つ以上の光ネットワークユニット（１３１－１３４）ＯＮＵと通信するように構成され、１つ以上のＯＮＵによって伝送される光バースト信号（２１０）が、それぞれのシンボルレートを有し、バーストモード受信機が、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、ＯＮＵからの光バースト信号を復号済出力信号（２２０）に復号するように構成される、方法。

【請求項15】

コンピュータ実装される方法であって、
－ 次の光バースト信号のシンボルレートを取得することと、
－ 先行光バースト信号（２１１）内と次の光バースト信号（２１５）内の価値のあるシンボルの受信間のインターバル（２４０）中に、次の光バースト信号のシンボルレートに基づいて、光回線終端装置（１１０）ＯＬＴ内の１つ以上のデジタル信号処理回路の構成可能処理速度（２３０）を調節すること（２３２、２３４）と
を含み、
ＯＬＴがポイントツーマルチポイント光ネットワークにおいて１つ以上の光ネットワークユニット（１３１－１３４）ＯＮＵと通信するように構成され、１つ以上のＯＮＵによって伝送される光バースト信号（２１０）が、それぞれのシンボルレートを有し、バーストモード受信機が、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、ＯＮＵからの光バースト信号を復号済出力信号（２２０）に復号するように構成される、コンピュータ実装される方法。

【発明の詳細な説明】

【技術分野】

【0001】

様々な例示の実施形態は、受動光ネットワークにおける光回線終端装置（ｏｐｔｉｃａｌ ｌｉｎｅ ｔｅｒｍｉｎａｌ）ＯＬＴ内のバーストモード受信機を管理するための装置および方法に関する。

【背景技術】

【0002】

受動光ネットワークＰＯＮでは、ネットワーク側の少なくとも１つの光回線終端装置ＯＬＴが、ユーザ側の１つ以上の光ネットワークユニット（ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ ｕｎｉｔ）ＯＮＵに接続する。ＯＬＴによって受信されたアップストリームの光バースト信号は、通常、１つ以上のバーストモード受信機構成要素を備えるバーストモード受信機によって復号される。例えば、ＩＴＵ－Ｔ Ｇ．９８０４規格に従った５０Ｇ－ＰＯＮなどの新しいＰＯＮシステムにおけるバーストモード受信機は、通常、デジタル信号処理機能、例えばイコライザを伴うより複雑なデジタルバーストモード受信機構成要素を備える。

【0003】

このような新しいＰＯＮシステムでは、ＯＮＵは複数の異なるシンボルレートでＯＬＴに光バースト信号を伝送できるようにされ得る。換言すると、ＯＬＴによって受信される光バースト信号のシンボルレートは変化する可能性がある。したがって、シンボルレートの異なる光バースト信号の効率的な受信を可能にすることが望ましい。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の様々な実施形態に求められる保護範囲は、独立請求項によって定められる。本明細書において説明される実施形態および特徴のうち、独立請求項の範囲に含まれないものがある場合、それは本発明の様々な実施形態を理解するのに有用な例として解釈される。

【0005】

とりわけ、受動光ネットワークＰＯＮ内の光回線終端装置ＯＬＴによる、シンボルレートの異なる光バースト信号の効率的な受信および復号を可能にすることが、本発明の実施形態の目的である。

【課題を解決するための手段】

【0006】

この目的は、本開示の第１の例示の態様によれば、受動光ネットワークにおいて１つ以上の光ネットワークユニットＯＮＵと通信するように構成された光回線終端装置ＯＬＴによって達成され；１つ以上のＯＮＵによって伝送される光バースト信号は、それぞれのシンボルレートを有し；光回線終端装置は、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、ＯＮＵからの光バースト信号を復号済出力信号に復号するように構成されたバーストモード受信機を備える。光回線終端装置は、次の光バースト信号のシンボルレートを取得することと；先行光バースト信号内と次の光バースト信号内の価値のあるシンボルの受信間のインターバル中に、次の光バースト信号のシンボルレートに基づいて、１つ以上のデジタル信号処理回路の構成可能処理速度を調節することとを行うように構成された手段を備える。

【0007】

したがって、ＯＬＴによって受信される光バースト信号は、異なるシンボルレートを有することができる。ネットワーク内のそれぞれの１つ以上のＯＮＵは、それぞれの所定のシンボルレートで光バースト信号を伝送してもよく、すなわち、各ＯＮＵのシンボルレートは固定されていることができる。あるいは、ＯＮＵは異なるシンボルレートで光バースト信号を伝送することもできる。ＯＬＴ内のバーストモード受信機は、光バースト信号を受信して復号し、それによって復号済出力信号を生成するように構成される。換言すると、バーストモード受信機は、光バースト信号を復号済出力信号へと、処理または変換する。この目的のために、バーストモード受信機は、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路を備える。デジタル信号処理回路とは、バーストモード受信機において、少なくとも１つのデジタル信号処理機能を含むバーストモード受信機構成要素を指し得る。デジタル信号処理回路の構成可能処理速度とは、入力サンプルがデジタル信号処理回路によって処理される速度、および／またはデジタル信号処理回路によって出力サンプルが生成される速度を指す。

【0008】

１つ以上のデジタル信号処理回路は、シーケンス、パイプライン、または組み合わせを形成するように相互接続され、それぞれの相互接続されたデジタル信号処理回路によって行われるそれぞれの処理が、光バースト信号の復号済出力信号への復号に寄与するようになる。換言すると、１つ以上のデジタル信号処理回路は、光バースト信号を復号済出力信号に復号するための処理データパスを形成する。そのため、それぞれのデジタル信号処理回路は、それぞれの構成可能処理速度で入力信号を出力信号へと処理する。デジタル信号処理回路の入力信号および／または出力信号は、デジタル信号である。バーストモード受信機は、光バースト信号を復号するためのデータパス内に、構成可能処理速度を伴わない１つ以上のバーストモード受信機構成要素、例えば固定された速度のアナログバーストモード受信機構成要素をさらに備えてもよい。

【0009】

次の光バースト信号は、ＯＬＴによって受信される時間的に次の光バースト信号、すなわち最初の後続光バースト信号である。先行光バースト信号は、ＯＬＴによって最後に受信された光バースト信号である。換言すると、先行光バースト信号と次の光バースト信号は時間的に連続している。

【0010】

光バースト信号内の価値のあるシンボルは、価値のあるバーストデータに関連付けられるシンボルである。価値のあるシンボルは、光バースト信号のペイロードに対応するシンボル、例えば、データ、誤り訂正データ、パリティデータ、制御データ、およびアイドルデータを含むことができる。加えて、価値のあるシンボルは、プリアンブル内のシンボルの一部、ヘッダ内のシンボルの一部、または光バースト信号のデリミタ内のシンボルをさらに含むことができる。価値があると考えられる光バースト信号内のシンボルの位置は、例えば、ネットワーク要件またはネットワークプロトコルに従って、予め決定されてもよいし、プロビジョニングされてもよい。

【0011】

次の光バースト信号のシンボルレートに基づいて、１つ以上のそれぞれのデジタル信号処理回路の構成可能処理速度を調節することにより、次の光バースト信号のシンボルレートに対してデジタル信号処理回路を最適化することができる。これには、デジタル信号処理回路が受信した光バースト信号に対して最適な処理速度で動作することができるため、バーストモード受信機、ひいてはＯＬＴのエネルギー効率が改善されるという利点がある。換言すると、光バースト信号がデジタル信号処理回路によってオーバーサンプリングされて、無駄なエネルギーを消費することを回避できる。１つ以上のそれぞれのデジタル信号処理回路のそれぞれの構成可能処理速度が、リアルタイムで、すなわち入来光バースト信号同士の間で調節できることは、さらなる利点である。

【0012】

構成可能処理速度の調節に続く期間中、復号済出力信号内のビットは非有効であり得るので、連続する光バースト信号内の価値のあるシンボルの受信間のインターバル中に１つ以上のそれぞれのデジタル信号処理回路の構成可能処理速度を調節することにより、この価値のあるシンボルが誤って復号されることを回避することがさらに可能となる。これには、構成可能処理速度間で切り替える際に、データ損失およびデータ改変が回避され得るという利点がある。

【0013】

例示の一実施形態によれば、インターバルは、先行光バースト信号と次の光バースト信号との間のガードタイム；および／または次の光バースト信号内のプリアンブルの一部を含むことができる。

【0014】

そのため、先行光バースト信号内の価値のあるシンボルの受信と、次の光バースト信号内の価値のあるシンボルの受信との間のインターバルは、連続する２つの光バースト信号間のガードタイムを含むことができる。ガードタイムは、連続する光バースト信号間の干渉に対して安全マージンを設ける期間である。したがって、ガードタイム中にＯＬＴにより価値のあるバーストデータが受信されることはない。あるいは、または補完的に、光バースト信号内のプリアンブルの一部は、価値のあるバーストデータが実質的ない場合があり、例えば、プリアンブルの開始部分は、バーストモード受信機を調整するためのサンプルを含む場合がある。

【0015】

例示の一実施形態によれば、１つ以上のデジタル信号処理回路の構成可能処理速度を調節することは、１つ以上のデジタル信号処理回路のクロック周波数を調節することを含み得る。

【0016】

それぞれの１つ以上のデジタル信号処理回路には、それらをそれぞれのクロック周波数で動作させるクロック信号、すなわちデジタル信号処理回路にそれぞれのクロック周波数またはクロック速度で信号を処理させるクロック信号を適用することができる。換言すると、１つ以上のデジタル信号処理回路のデジタルクロックは、デジタル信号処理回路の構成可能処理速度を決定することができる。したがって、デジタル信号処理回路のクロック周波数を調節することにより、デジタル信号処理回路のそれぞれの構成可能処理速度を調節することができる。これは、それぞれの１つ以上のデジタル信号処理回路に適用されるクロック信号を、例えばクロックデバイザ（ｃｌｏｃｋ ｄｉｖｉｓｏｒ）回路を用いて修正することによって達成することができる。

【0017】

例示の一実施形態によれば、それぞれのデジタル信号処理回路の構成可能処理速度を調節することは、それぞれのデジタル信号処理回路の１つ以上の並列回路インスタンスをイネーブルにすることおよび／またはディセーブルにすることを含み得る。

【0018】

換言すると、バーストモード受信機内のそれぞれのデジタル信号処理回路は、前記デジタル信号処理回路の１つ以上の並列回路インスタンスを含み得る。並列回路インスタンスは、公称クロック速度または周波数、すなわち固定された処理速度で動作することができる。したがって、信号データパスにおいてこれらの並列回路インスタンスをイネーブルにすることまたはディセーブルにすることにより、それぞれのデジタル信号処理回路の構成可能処理速度をそれぞれ増加または減少させることができ、つまりデジタル信号処理回路の構成可能処理速度を調節することができる。

【0019】

例示の一実施形態によれば、バーストモード受信機は、信号をダウンサンプリングするように構成された少なくとも１つのダウンサンプリング回路をさらに備える。

【0020】

したがって、少なくとも１つのダウンサンプリング回路は、光バースト信号を復号済出力信号に復号するためのバーストモード受信機の処理データパスに含まれ得る。ダウンサンプリングとは、あるサンプルレートのデジタル信号を、より低いサンプルレートのデジタル信号に変換することを指し得る。ダウンサンプリングされる信号は、先行する相互接続されたデジタル信号処理回路の出力信号であってもよい。これにより、信号のレートを後続のデジタル信号処理回路の構成可能処理速度に合致させることができる。

【0021】

ダウンサンプリング回路は、例えば、固定された処理速度を有するバーストモード受信機構成要素に続いて、バーストモード受信機の処理データパス内に設けることができる。ＯＬＴの手段は、例えばダウンサンプリング回路をイネーブルにすること、ダウンサンプリング回路をディセーブルにすること、またはダウンサンプリング量を変調することによって、信号の所望のレートに従ってダウンサンプリング回路の制御を行うようにさらに構成されてもよい。換言すると、ダウンサンプリング回路は構成可能であってもよい。

【0022】

例示の一実施形態によれば、バーストモード受信機は、信号をアップサンプリングするように構成された少なくとも１つのアップサンプリング回路をさらに備える。

【0023】

したがって、少なくとも１つのアップサンプリング回路は、光バースト信号を復号済出力信号に復号するためのバーストモード受信機の処理データパスに含まれ得る。アップサンプリングとは、あるサンプルレートのデジタル信号を、より高いサンプルレートのデジタル信号に変換することを指し得る。アップサンプリングされる信号は、先行する相互接続されたデジタル信号処理回路の出力信号であってもよい。これにより、信号のレートを後続のデジタル信号処理回路の構成可能処理速度に合致させることができる。

【0024】

アップサンプリング回路は、処理データパスまたはパイプラインの終端に設けられてもよく、それにより、バーストモード受信機に接続される、ＯＬＴ内のさらなる回路、例えば、ＯＬＴ内の上位レイヤ処理回路および／またはインターフェース回路のために、復号済出力信号を適切なレートにアップサンプリングすることができる。あるいは、または補完的に、アップサンプリング回路を、所定のサンプリングレートを有する入力信号を必要とするバーストモード受信機構成要素の前に設けてもよい。ＯＬＴの手段は、例えばアップサンプリング回路をイネーブルにすること、アップサンプリング回路をディセーブルにすること、またはアップサンプリング量を変調することによって、アップサンプリングされる信号の所望のレートに従ってアップサンプリング回路の制御を行うようにさらに構成されてもよい。換言すると、アップサンプリング回路は構成可能であってもよい。

【0025】

例示の一実施形態によれば、バーストモード受信機は、信号のレイテンシを調節するように構成された少なくとも１つのレイテンシ補償器回路をさらに備える。

【0026】

デジタル信号処理回路の構成可能処理速度を調節する際、デジタル信号処理回路のレイテンシまたは処理遅延が変化することがある。この目的のために、少なくとも１つのレイテンシ補償器回路が、バーストモード受信機の処理データパスに含まれてもよい。レイテンシ調節が適用される信号は、先行する相互接続されたデジタル信号処理回路の出力信号であってもよいし、先行する相互接続されたバーストモード受信機構成要素の出力信号であってもよい。レイテンシ補償器回路により、１つ以上のデジタル信号処理回路の構成可能処理速度を調節する際、レイテンシの変化を補償することができる。

【0027】

少なくとも１つのレイテンシ補償器回路は、バーストモード受信機のエンドツーエンドレイテンシの変化をさらに補償することができる。バーストモード受信機のエンドツーエンドレイテンシとは、光バースト信号内のシンボルを復号済出力信号内の１つ以上のビットまたはサンプルに復号するための処理時間を指し得る。これには、バーストモード受信機のレイテンシまたは処理遅延が制御され得るという利点がある。これには、１つ以上のデジタル信号処理回路の構成可能処理速度を調節する際、バーストモード受信機のレイテンシまたは処理遅延を時間的に実質的に安定させることができる、すなわち一定に保つことができるというさらなる利点がある。

【0028】

ＯＬＴの手段は、例えばレイテンシ補償器回路をイネーブルにすること、レイテンシ補償器回路をディセーブルにすること、またはレイテンシ調節の量を変調することによって、所望のレイテンシに従ってレイテンシ補償器回路の制御を行うようにさらに構成されてもよい。換言すると、レイテンシ補償器回路は構成可能であってもよい。

【0029】

例示の一実施形態によれば、レイテンシ補償器回路は、先行光バースト信号内と次の光バースト信号内の価値のあるシンボルの受信間のインターバル中に、信号内に１つ以上のダミーサンプルを挿入すること、または１つ以上の非ペイロードサンプルを信号からドロップすることを行うようにさらに構成されてもよい。

【0030】

ダミーサンプルおよび非ペイロードサンプルは、レイテンシ調節が行われる信号に応じて、例えばダミービットおよび非ペイロードビット；またはダミーシンボルおよび非ペイロードシンボルなど、任意のデータ単位とすることができる。ダミーサンプルを挿入すること、または非ペイロードサンプルをドロップすることによって、エンドツーエンドレイテンシの変化は、システムに大きな影響を与えることなく、例えば、バーストモード受信機に接続されているＯＬＴ内のさらなる回路に影響を与えることなく補償することができる。ダミーサンプルの挿入または非ペイロードサンプルのドロッピングは、価値のあるバーストデータが実質的に存在しないインターバル中に行われるため、レイテンシ調節時にデータ損失およびデータ改変が回避され得ることはさらなる利点である。

【0031】

例示の一実施形態によれば、手段は、次の光バースト信号のシンボルレートに基づいて、少なくとも１つのダウンサンプリング回路、少なくとも１つのアップサンプリング回路、および／または少なくとも１つのレイテンシ補償器回路を制御することを行うようにさらに構成されてもよい。

【0032】

例示の一実施形態によれば、光回線終端装置は、連続する光バースト信号間のガードタイムのスケジューリングを最小の長さで行うようにさらに構成されてもよく、復号済出力信号が、ＯＬＴによってサポートされる最高処理速度とＯＬＴによってサポートされる最低処理速度との間の構成可能処理速度の調節に関連付けられるバーストモード受信機のエンドツーエンドレイテンシの変化を補償する少なくとも十分な非ペイロードビットを含むようになる。

【0033】

例示の一実施形態によれば、アップサンプリング回路は、信号を所定のデータレートにアップサンプリングするようにさらに構成されてもよいし、またはレイテンシ補償器回路は、信号のレイテンシを所定のレイテンシに調節するようにさらに構成される。

【0034】

所定のデータレートまたはレイテンシは、アップサンプリングされた信号またはレイテンシ調節された信号を受信する回路または処理ブロック、例えばデータパス内の次のアナログバーストモード受信機構成要素、データパス内の次のデジタル信号処理回路、または上位レイヤ処理回路などのＯＬＴ内のさらなる回路、またはバーストモード受信機と上位レイヤ処理回路との間のインターフェース回路によって決定されてもよい。

【0035】

例示の一実施形態によれば、１つ以上のデジタル信号処理回路は、アナログデジタル変換器、クロックデータリカバリデバイス、イコライザ、および／または復号器からなる群から選択される。

【0036】

例示の一実施形態によれば、ＯＬＴの手段は、光バースト信号のバーストタイミング情報に基づいて、先行光バースト信号内と次の光バースト信号内の価値のあるシンボルの受信間のインターバルを決定することを行うようにさらに構成されてもよい。

【0037】

バーストタイミング情報は、例えば、それぞれのＯＮＵがＯＬＴに光バースト信号を伝送することを許可されるタイムスロットを含むアップストリーム伝送スケジュールであってもよい。

【0038】

例示の一実施形態によれば、次の光バースト信号のシンボルレートを取得することは、アップストリーム伝送スケジュールに基づいてシンボルレートを決定することをさらに含み得る。

【0039】

アップストリーム伝送スケジュールは、ＯＬＴによって決定されてもよい。ＯＬＴは、受動光ネットワーク内のそれぞれのＯＮＵによるアップストリーム伝送にシンボルレートを割り当てることができる。あるいは、または補完的に、ＯＬＴは、受信したアップストリーム伝送、すなわち光バースト信号を、アップストリーム伝送スケジュールの一部として、それぞれのＯＮＵに割り当てることができる。ＯＬＴは、それぞれのＯＮＵに割り当てられているシンボルレートを認識することができる。これにより、次の光バースト信号のシンボルレートを取得することができる。

【0040】

第２の例示の態様によれば、次の光バースト信号のシンボルレートを取得することと；先行光バースト信号内と次の光バースト信号内の価値のあるシンボルの受信間のインターバル中に、次の光バースト信号のシンボルレートに基づいて、光回線終端装置ＯＬＴ内の１つ以上のデジタル信号処理回路の構成可能処理速度を調節することとを含む方法が開示される。ＯＬＴは受動光ネットワークにおいて１つ以上の光ネットワークユニットＯＮＵと通信するように構成され；１つ以上のＯＮＵによって伝送される光バースト信号は、それぞれのシンボルレートを有し；バーストモード受信機は、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、ＯＮＵからの光バースト信号を復号済出力信号に復号するように構成される。

【0041】

第３の例示の態様によれば、次の光バースト信号のシンボルレートを取得することと、先行光バースト信号内と次の光バースト信号内の価値のあるシンボルの受信間のインターバル中に、次の光バースト信号のシンボルレートに基づいて、光回線終端装置ＯＬＴ内の１つ以上のデジタル信号処理回路の構成可能処理速度を調節することとを含むコンピュータ実装される方法が開示される。ＯＬＴは受動光ネットワークにおいて１つ以上の光ネットワークユニットＯＮＵと通信するように構成され；１つ以上のＯＮＵによって伝送される光バースト信号は、それぞれのシンボルレートを有し；バーストモード受信機は、それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、ＯＮＵからの光バースト信号を復号済出力信号に復号するように構成される。

【0042】

第４の例示の態様によれば、コンピュータプログラムがコンピュータ上で行われると第３の例示の態様によるステップを行うためのコンピュータ実行可能命令を含むコンピュータプログラム製品が開示される。

【0043】

第５の例示の態様によれば、第３の例示の態様によるコンピュータ実装される方法を行うように構成されたデータ処理システムが開示される。

【図面の簡単な説明】

【0044】

【図1】例示の受動光ネットワークの概略ブロック図である。

【図2】それぞれの構成可能処理速度で信号を処理する１つ以上のデジタル信号処理回路によって、光バースト信号を復号済出力信号に復号するように構成されたバーストモード受信機の例示の実施形態の図である。

【図3A】構成可能処理速度を調節することが、１つ以上のデジタル信号処理回路のクロック周波数を調節することを含む、ＯＬＴ内のバーストモード受信機の例示の実施形態の図である。

【図3B】信号をダウンサンプリングするように構成されたダウンサンプリング回路を備えるバーストモード受信機の例示の実施形態の図である。

【図4A】信号をアップサンプリングするように構成されたアップサンプリング回路を備えるバーストモード受信機の例示の実施形態の図である。

【図4B】構成可能処理速度を調節することが、１つ以上のデジタル信号処理回路の１つ以上の並列回路インスタンスをイネーブルにすることおよび／またはディセーブルにすることを含む、バーストモード受信機の例示の実施形態の図である。

【図5A】バーストモード受信機内の１つ以上のデジタル信号処理回路の構成可能処理速度を調節することによる、バーストモード受信機のエンドツーエンドレイテンシの変化の一例の図である。

【図5B】実施形態による、バーストモード受信機内のレイテンシ補償器回路によって行われるエンドツーエンドレイテンシ調節の一例の図である。

【図6】本発明の実施形態における１つ以上のステップを行うための適切なコンピューティングシステムの例示の実施形態の図である。

【発明を実施するための形態】

【0045】

図１は、例示のポイントツーマルチポイント光ネットワーク１００、特に受動光ネットワークＰＯＮの概略ブロック図を示す。光ネットワーク１００は、光回線終端装置１１０ＯＬＴと、光分配ネットワークＯＤＮ１２０を介して接続された複数の光ネットワークユニットＯＮＵ１３１、１３２、１３３とを備える。この例では、ＯＬＴ１１０は４つのＯＮＵ１３１、１３２、１３３、１３４に接続されているが、ＯＬＴ１１０はより少ないまたはより多くのエンドポイントに接続されていてもよい。ＯＤＮ１２０は、光フィーダファイバ１２１と、１つ以上の受動光スプリッタ／マルチプレクサ１２３と、スプリッタ／マルチプレクサ１２３をそれぞれのＯＮＵ１３１、１３２、１３３、１３４に接続する複数の光分配ファイバまたはドロップファイバ１２４、１２５、１２６、１２７とを備えるツリー構造を有する。そのダウンストリームでは、受動光スプリッタ／マルチプレクサ１２３は、ＯＬＴ１１０から来る光信号を、接続されたＯＮＵ１３１、１３２、１３３、１３４のためにより低い電力の光信号に分割し、アップストリーム方向では、受動光スプリッタ／マルチプレクサ１２３は、接続されたＯＮＵ１３１、１３２、１３３、１３４から来る光信号を、ＯＬＴ１１０向けのバースト信号に多重化する。

【0046】

受動光ネットワーク１００は、ＩＴＵ－Ｔ Ｇ．９８４規格に従うギガビット受動光ネットワークＧＰＯＮ、ＩＴＵ－Ｔ Ｇ．９８７規格に従う１０ｘギガビット受動光ネットワーク１０Ｇ－ＰＯＮ、ＩＴＵ－Ｔ Ｇ．９８０７規格に従う１０Ｇ対称ＸＧＳ－ＰＯＮ、ＩＴＵ－Ｔ Ｇ．９８９規格に従う４チャネル１０Ｇ対称ＮＧ－ＰＯＮ２、ＩＴＵ－Ｔ Ｇ．９８０４規格に従う２５ＧＳ－ＰＯＮ、５０Ｇ－ＰＯＮ、または次世代受動光ネットワークＮＧ－ＰＯＮであってもよい。受動光ネットワーク１００は、時分割多重化ＴＤＭまたは時間波長分割多重化ＴＷＤＭを実行することができる。

【0047】

ＯＬＴ１１０は、接続されたＯＮＵ１３１、１３２、１３３、１３４によって伝送されたアップストリームの光バースト信号を受信して復号するように構成された、バーストモード受信機１１１をさらに備える。この目的のために、バーストモード受信機１１１は通常、バーストモード受信機構成要素を備える。バーストモード受信機構成要素は、アナログ回路および／またはデジタル回路とすることができる。バーストモード受信機構成要素は通常、各バーストモード受信機構成要素が光バースト信号の復号に寄与するように、シーケンスまたはパイプラインを形成するように相互接続される。したがって、バーストモード受信機１１１は復号済出力信号、すなわちデジタル信号を生成する。復号済出力信号は、例えば、ビット、シンボル、または対数尤度比値ｌｌｒを含むことがある。この出力信号はさらに、復号されたバーストデータを利用または処理するように構成された、ＯＬＴ１１０内の１つ以上の上位レイヤ回路に提供されてもよい。

【0048】

ＰＯＮ１００内のＯＮＵ１３１－１３４が複数の異なるシンボルレートでＯＬＴ１１０に光バースト信号を伝送できるようにすることが望ましい場合がある。したがって、ＯＬＴ１１０、ひいてはバーストモード受信機１１１によって受信される光バースト信号のシンボルレートは変化する可能性がある。通常、バーストモード受信機１１１内のデジタルバーストモード受信機構成要素は、固定された処理速度で動作するように構成される。処理速度とは、入力サンプルがバーストモード受信機１１１内のそれぞれのバーストモード受信機構成要素によって処理される速度、および／または前記構成要素によって出力サンプルが生成される速度を指す。したがって、バーストモード受信機構成要素の処理速度は、バーストモード受信機１１１のスループット、すなわち復号済出力信号のサンプルレートを決定することができる。

【0049】

一般的な固定された速度のデジタルバーストモード受信機構成要素でマルチレートの光バースト信号を受信することには、より低いレートの光バースト信号がオーバーサンプリングされるという問題がある。これには、光バースト信号がより低いレートを有するときでさえも、バーストモード受信機構成要素がフル処理速度で動作し続けるため、バーストモード受信機１１１のエネルギー効率が制限されるという問題がある。一部のバーストモード受信機構成要素は、所定レートの入力信号を必要とするものがあるため、マルチレートの光バースト信号を処理できないことがあり、これはさらなる問題である。加えて、例えば、ＩＴＵ－Ｔ Ｇ．９８０４規格に従った５０Ｇ－ＰＯＮなどの新しいＰＯＮシステムにおけるバーストモード受信機は、通常、デジタル信号処理機能、例えばイコライザを伴うより複雑なデジタルバーストモード受信機構成要素を備える。デジタル信号処理機能を伴うこのようなデジタルバーストモード受信機構成要素は、デジタル信号処理（ＤＳＰ）回路と称されることがある。ＤＳＰ回路、すなわちデジタルバーストモード受信機構成要素を含むバーストモード受信機は、デジタルバーストモード受信機と称されることがある。

【0050】

したがって、異なるシンボルレートを有する光バースト信号のエネルギー効率的な受信および復号を可能にすることが望ましい。以下の説明では、エネルギー効率の高い方法でマルチレートの光バースト信号を受信して復号することができるバーストモード受信機を備える光回線終端装置ＯＬＴの例示の実施形態について説明する。

【0051】

図２は、１つ以上のアナログ回路２００、およびＯＬＴ内でそれぞれの構成可能処理速度で信号２１０、２０７、２０８、２０９を処理する１つ以上のデジタル信号処理回路２０１、２０２、２０３、２０４によって、ＯＮＵから発信された光バースト信号２１０を復号済出力信号２２０に復号するように構成されたバーストモード受信機１１１の例示の実施形態を示す。光バースト信号２１０は、まず、回路２００によって処理されて、光信号２１０を電圧または電流などのアナログ信号に変換することができる。回路２００は、例えば、フォトダイオードとトランスインピーダンスアンプを備え得る。デジタル信号処理ＤＳＰ回路２０１、２０２、２０３、２０４は、各ＤＳＰ回路２０１、２０２、２０３、２０４によって行われるそれぞれの処理が、光バースト信号２１０の復号済出力信号２２０への復号に寄与するように相互接続されている。換言すると、ＤＳＰ回路２０１、２０２、２０３、２０４は、光バースト信号２１０を復号済出力信号２２０に復号するための機能性ユニットのデータパスを形成する。

【0052】

それぞれのＤＳＰ回路２０１、２０２、２０３、２０４は、それぞれの構成可能処理速度で入力信号を出力信号に処理し、例えば、ＤＳＰ回路２０２は入力信号２０７を出力信号２０８へと処理する。ＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度とは、ＤＳＰ回路によって入力サンプルが処理される速度、および／または出力サンプルが生成される速度を指す。ＤＳＰ回路２０１、２０２、２０３、２０４はシーケンスまたはパイプラインを形成するので、ＤＳＰ回路の出力、例えばＤＳＰ回路２０１の出力信号２０７が、データパス内の次のＤＳＰ回路、例えば２０２の入力となり得ることは明らかであろう。

【0053】

ＤＳＰ回路２０１、２０２、２０３、２０４は、例えば、アナログデジタル変換器２０１、クロックデータリカバリデバイス２０２、イコライザ２０３、および／または復号器２０４であってもよい。アナログ入力信号を受信するＤＳＰ回路、例えばアナログデジタル変換器２０１の構成可能処理速度は、アナログ入力信号はデジタルサンプルを含まないので、入力サンプルがＤＳＰ回路によって処理される速度にしたがって規定され得ないことは明らかであろう。バーストモード受信機１１１は、光バースト信号を復号するためのデータパス内に、構成可能処理速度を伴わない１つ以上のバーストモード受信機構成要素、例えば固定された速度のアナログバーストモード受信機構成要素をさらに備えていてもよい。

【0054】

バーストモード受信機１１１は、次の光バースト信号２１５のシンボルレート２４０を取得することを行うように構成された手段２０５をさらに備える。次の光バースト信号２１５は、ＯＬＴによって受信される時間的に次の光バースト信号、すなわち最初の後続光バースト信号である。次の光バースト信号２１５に先行する光バースト信号２１１は、先行光バースト信号２１１と称される。換言すると、先行光バースト信号２１１は、最後に受信された光バースト信号である。したがって、先行光バースト信号２１１と次の光バースト信号２１５は時間的に連続している。

【0055】

光バースト信号２１１、２１５は、プリアンブル２１２、２１６；デリミタ２１３、２１７；およびペイロード２１４、２１８を含み得る。デリミタ２１３、２１７は、ペイロード２１４、２１８の開始を示す。ペイロード２１４、２１８は、例えば、メッセージデータ、誤り訂正データ、パリティデータ、制御データ、およびアイドルデータを含み得る。光バースト信号２１１、２１５は、異なるシンボルレートを有することができる。例えば、バースト信号２１１は２５Ｇの非ゼロ復帰ＮＲＺ信号であってもよい；またバースト信号２１５は５０ＧのＮＲＺ信号または１００ＧのＰＡＭ４信号であってもよい。したがって、手段２０５は、ＯＬＴ、すなわちバーストモード受信機１１１に到着すると予想される次の光バースト信号２１５のシンボルレート２４０を取得するように構成される。

【0056】

このシンボルレート２４０を取得することは、アップストリーム伝送スケジュールに基づいて、次の光バースト信号２１５のシンボルレートを決定することを含んでもよい。アップストリーム伝送スケジュールは、ネットワーク内のＯＮＵから発信されるスケジューリングされたアップストリーム伝送、すなわち光バースト信号にシンボルレートを割り当てることができる。アップストリーム伝送スケジュールは、通常、ＯＬＴによって、またはＯＬＴ内のスケジューラによって決定されるので、次の光バースト信号２１５のシンボルレート２４０は、このスケジュールから単純に決定され得る。あるいは、または補完的に、ＯＬＴは、受信した光バースト信号２１０の伝送機会を、それぞれのシンボルレートに関連付けられたそれぞれのＯＮＵに割り当てることができる。換言すると、ＯＬＴは、アップストリーム伝送スケジュールに基づいて、光バースト信号２１０を特定のＯＮＵに関連付けることができ、ＯＬＴは、このＯＮＵに割り当てられているシンボルレートを認識することができ、それにより、次の光バースト信号のシンボルレートを取得することができる。

【0057】

手段２０５は、先行光バースト信号２１１内と次の光バースト信号２１５内の価値のあるシンボルの受信間のインターバル２４０中に、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を、次の光バースト信号２１５のシンボルレート２４０に基づいて調節すること２３４を行うようにさらに構成される。

【0058】

光バースト信号２１１、２１５内の価値のあるシンボルは、価値のあるバーストデータ２２２、２２４、すなわち価値のある、または関連性のある復号済データに関連付けられるシンボルである。価値のあるシンボルは、光バースト信号のペイロード２１４、２１８およびデリミタ２１３、２１７に対応するシンボルを含むことができる。加えて、価値のあるシンボルは、プリアンブル２１６の一部２４２内に含まれてもよい。価値があると考えられるシンボルの位置は、例えば、ネットワーク要件またはネットワークプロトコルに従って、予め決定されてもよいし、プロビジョニングされてもよい。

【0059】

図２は、ＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度２３０の時間的な一例を図示しており、ここでは、次の光バースト信号２１５のシンボルレートは、先行光バースト信号２１１のシンボルレートよりも高い。構成可能処理速度２３０は、次の光バースト信号２１５のシンボルレート２４０に基づいて、タイムステップ２３４で、より低い構成可能処理速度２３３からより高い構成可能処理速度２３５に調節される。

【0060】

次の光バースト信号２１５のシンボルレート２４０に基づいて、１つ以上のそれぞれのＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節することにより、次の光バースト信号のシンボルレートに対してＤＳＰ回路を最適化することができる。これには、ＤＳＰ回路が受信した光バースト信号２１０に対して改善された処理速度で動作することができるため、バーストモード受信機１１１、ひいてはＯＬＴの電力消費が改善されるという利点がある。換言すると、光バースト信号２１０が１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４によって過度に高いサンプリングレートで処理されて、無駄な電力を消費することを回避できる。ＤＳＰ回路２０１、２０２、２０３、２０４のそれぞれの構成可能処理速度が、リアルタイムで、すなわち入来光バースト信号２１０同士の間で調節できることは、さらなる利点である。

【0061】

構成可能処理速度を調節することは、連続する光バースト信号２１１、２１５内の価値のあるシンボルの受信間のインターバル２４０中に行われる。したがって、インターバル２４０中は価値のあるシンボルは到着せず、またはＯＬＴによって受信されず、したがって、インターバル２４０と関連付けられる復号済出力信号２２０の一部には、図２の期間２２１および２２３によって示されるように、価値のあるバーストデータが実質的に存在しないことがある。

【0062】

構成可能処理速度を調節すること２３２、２３４に続く期間中、復号済出力信号２２０内のサンプルは非有効であり得るので、連続する光バースト信号２１１、２１５内の価値のあるシンボルの受信間のインターバル２４０中に１つ以上のそれぞれのＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節することにより、この価値のあるシンボルが誤って復号されることを回避することが可能となる。これには、構成可能処理速度間で切り替える際に、データ損失およびデータ改変が回避され得るという利点がある。

【0063】

インターバル２４０は、先行光信号２１１と次の光信号２１５との間にガードタイム２４１を含むことができる。ガードタイム２４１は、ＯＬＴに到着する連続する光バースト信号２１１、２１５間の干渉に対して安全マージンを設ける期間である。したがって、ガードタイム２４１中にＯＬＴにより価値のあるバーストデータが受信されることはない。あるいは、または補完的に、インターバル２４０は、次の光バースト信号２１５のプリアンブル２１６の一部を含むことがある。例えば、光バースト信号２１５のプリアンブル２１６の開始部分２４２は、バーストモード受信機１１１を調整するためのサンプル、すなわち、復号済出力信号２２０内のバーストデータが関連性がないか、または必要とされない価値のないシンボルを含み得る。

【0064】

手段２０５は、光バースト信号２１０のバーストタイミング情報２５０に基づいてインターバル２４０を決定することを行うようにさらに構成され得る。バーストタイミング情報２５０は、例えば、バーストの開始時間および持続時間であってもよく、このバーストタイミング情報は、ＯＬＴのアップストリーム伝送スケジュールに含められてもよい。バーストタイミング情報は、ＯＬＴ内の別の回路、例えばスケジューラ、または外部回路によって提供される場合がある。これによって、データ損失することなく、構成可能処理速度の調節をいつ実行できるかを決定することができる。

【0065】

手段２０５は、少なくとも１つのプロセッサと少なくとも１つのメモリとを備え得る。コンピュータプログラムコードは、メモリに含められてもよく、実施形態によれば、プロセッサによって行われると、手段２０５に、次の光バースト信号のシンボルレートに基づいて、１つ以上のＤＳＰ回路の構成可能処理速度の調節を行わせる。手段２０５は、例えば、コントローラ回路であってもよい。

【0066】

図３Ａは、構成可能処理速度を調節することが、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４のクロック周波数を調節することを含む、ＯＬＴ内のバーストモード受信機１１１の例示の実施形態を示す。ＤＳＰ回路２０１、２０２、２０３、２０４には、それらをそれぞれのクロック周波数で動作させるクロック信号３０２、すなわちＤＳＰ回路にそれぞれのクロック周波数で信号を処理させるクロック信号３０２を適用することができる。換言すると、ＤＳＰ回路２０１、２０２、２０３、２０４に適用されるクロック信号３０２は、それらの構成可能処理速度を決定し得る。したがって、ＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節することは、それぞれのＤＳＰ回路のそれぞれのクロック周波数を調節することを含み得る。

【0067】

これは、それぞれのＤＳＰ回路２０１、２０２、２０３、２０４に適用される３０３クロック信号３０２を、例えばクロックデバイザ回路３０１を用いて修正することによって達成することができる。換言すると、バーストモード受信機１１１は、ＤＳＰ回路２０１、２０２、２０３、２０４のうちの１つ以上に適用されるクロック信号３０２を調節または修正するように構成されたクロックデバイザ回路３０１を備えることができる。手段２０５は、クロックデバイザ回路３０１の制御を行うように構成され得る。これは、次の光バースト信号を処理するための構成可能処理速度を含む制御信号３０５をクロックデバイザ回路３０１に与えることによって達成することができる。

【0068】

図３Ａは、すべてのＤＳＰ回路２０１、２０２、２０３、２０４に適用されるクロック信号３０２が調節される例示の実施形態を示すが；調節されたクロック信号３０３が任意の数のＤＳＰ回路２０１、２０２、２０３、２０４にも適用され得ることは明らかであろう。例えば、図３Ｂは、調節されたクロック信号３０３がＤＳＰ回路２０２、２０３、および２０４にのみ適用される例示の実施形態を示す。修正されていないクロック信号３０２は、ＤＳＰ回路２０１に適用され、固定された処理速度でこの回路を動作させることができる。

【0069】

このように、ＤＳＰ回路２０１は固定された速度でサンプル３１２を出力する。他のＤＳＰ回路２０２、２０３、２０４がより低い構成可能処理速度で動作することを可能にするために、バーストモード受信機１１１は、少なくとも１つのダウンサンプリング回路３１１をさらに備えることができる。回路３１１は、信号３１２をダウンサンプリングするように、すなわち、あるサンプリングレートを有する信号３１２を、後続のＤＳＰ回路２０２、２０３、２０４の構成可能処理速度に合致する、より低いサンプリングレートを有する信号３１３に変換するように構成され得る。ダウンサンプリングされる信号３１２は、先行する相互接続されたＤＳＰ回路２０１の出力であってもよい。

【0070】

手段２０５は、ＤＳＰ回路２０２、２０３、２０４の構成可能処理速度に基づいて、信号３１３の所望のレートに従ってダウンサンプリング回路３１１の制御を行うようにさらに構成され得る。これは、次の光バースト信号を処理するための構成可能処理速度を含む制御信号３０５をダウンサンプリング回路３１１に与えることによって達成することができる。ダウンサンプリング回路３１１は、例えば、ダウンサンプリング回路をイネーブルにすること、ダウンサンプリング回路をディセーブルにすること、またはダウンサンプリングの量を変調することによって制御することができる。換言すると、ダウンサンプリング回路３１１は構成可能であってもよい。

【0071】

図４Ａは、少なくとも１つのアップサンプリング回路４０１を含む、ＯＬＴ内のバーストモード受信機１１１の例示の実施形態を示す。アップサンプリング回路４０１は、信号４０２をアップサンプリングするように、すなわち、あるサンプリングレートを有する信号４０２を、より高いサンプリングレートを有する信号４０３に変換するように構成され得る。図４Ａに示される例示の実施形態では、アップサンプリング回路は、処理データパスまたはパイプラインの終端に設けられる。これにより、バーストモード受信機１１１に接続される、ＯＬＴ内のさらなる回路４０４のために、例えばＯＬＴ内の上位レイヤ処理回路および／またはインターフェース回路のために、信号４０２を適切なレートにアップサンプリングすることができる。あるいは、または補完的に、アップサンプリング回路４０１は、所定レートの入力信号を必要とするバーストモード受信機構成要素またはＤＳＰ回路の前、例えばＤＳＰ回路２０１とＤＳＰ回路２０２との間に設けられてもよい。換言すると、アップサンプリング回路は、アップサンプリングされた信号の受信側、例えば、さらなる回路４０４、バーストモード受信機構成要素、またはＤＳＰ回路に依存する所定のサンプリングレートに信号をアップサンプリングするように構成され得る。

【0072】

手段２０５は、信号４０３の所望のレートに従ってアップサンプリング回路４０１の制御を行うようにさらに構成され得る。これは、次の光バースト信号を処理するための構成可能処理速度を含む制御信号３０５をアップサンプリング回路４０１に与えることによって達成することができる。アップサンプリング回路４０１は、例えば、アップサンプリング回路をイネーブルにすること、アップサンプリング回路をディセーブルにすること、またはアップサンプリングの量を変調することによって制御することができる。換言すると、アップサンプリング回路４０１は構成可能であってもよい。

【0073】

アップサンプリング回路４０１は、信号を所定のサンプリングレートにアップサンプリングするようにさらに構成され得る。所定のサンプリングレートは、アップサンプリングされた信号４０３を受信する回路または処理ブロック、例えばデータパス内の次のバーストモード受信機構成要素、データパス内の次のＤＳＰ回路２０１、２０２、２０３、２０４、ＯＬＴ内の上位レイヤ処理回路４０４、またはＯＬＴ内のバーストモード受信機と上位レイヤ処理回路との間のインターフェース回路４０４によって決定されてもよい。

【0074】

図４Ｂは、ＯＬＴ内のバーストモード受信機１１１の例示の実施形態を示しており、ここでは、構成可能処理速度を調節することは、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の１つ以上の並列回路インスタンス２０１ａ、２０１ｂ、２０１ｃ、２０２ａ、２０２ｂ、２０２ｃ、２０３ａ、２０３ｂ、２０３ｃ、２０４ａ、２０４ｂ、２０４ｃをイネーブルにすることおよび／またはディセーブルにすることを含む。

【0075】

換言すると、バーストモード受信機１１１内のそれぞれのＤＳＰ回路２０１、２０２、２０３、２０４は、前記デジタル信号処理回路の１つ以上の並列回路インスタンスを含み得る。それぞれの並列回路インスタンス２０１ａ、２０１ｂ、２０１ｃ、２０２ａ、２０２ｂ、２０２ｃ、２０３ａ、２０３ｂ、２０３ｃ、２０４ａ、２０４ｂ、２０４ｃは、公称クロック速度または周波数、すなわち固定された処理速度で動作することができる。したがって、信号データパスにおいてそれぞれのＤＳＰ回路の並列回路インスタンスをイネーブルにすることまたはディセーブルにすることにより、それぞれのデジタル信号処理回路の構成可能処理速度をそれぞれ増加または減少させることができる。つまりＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節することができる。

【0076】

例えば、ＤＳＰ回路２０４の３つの並列回路インスタンス２０４ａ、２０４ｂ、２０４ｃをすべてイネーブルにすると、ＤＳＰ回路２０４は最大の構成可能処理速度で動作する。１つの並列回路インスタンス、例えば２０４ａをディセーブルにすると、構成可能処理速度を３分の１低下させることができ、２つの並列回路インスタンス、例えば２０４ａおよび２０４ｂをディセーブルにすると、構成可能処理速度を３分の２低下させることができる。

【0077】

バーストモード受信機１１１内の１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度は、図３Ａおよび図３Ｂに関連して説明したようにクロック周波数を調節することによって調節することができること；ならびに受信機１１１内の他のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度は、図４Ｂに関連して説明したように並列回路インスタンスをイネーブルにすることおよび／またはディセーブルにすることによって調節することができることは明らかであろう。ＤＳＰ回路、例えば２０２の構成可能処理速度は、そのＤＳＰ回路のクロック周波数を調節することと、そのＤＳＰ回路の並列回路インスタンス２０２ａ、２０２ｂ、２０２ｃをイネーブルにすることおよび／またはディセーブルにすることとの組み合わせによって調節され得ることがさらに明らかであろう。

【0078】

ＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節する際に、そのＤＳＰ回路２０１、２０２、２０３、２０４のレイテンシまたは処理遅延は変化することがある。例えば、構成可能処理速度を増加させることで、レイテンシを減少させることがある。したがって、バーストモード受信機１１１は、信号４０２、４１１のレイテンシを調節するように、すなわち信号４０２、４１１のレイテンシを増加および／または減少させるように構成された少なくとも１つのレイテンシ補償器回路４０１、４１０をさらに備えてもよい。これにより、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節する際に、レイテンシの変化を補償することができる。図４Ａの回路４０１は、アップサンプリング回路に代わる、またはアップサンプリング回路に追加的なレイテンシ補償器回路であってもよいことは明らかであろう。

【0079】

図４Ａおよび図４Ｂに示される例示の実施形態では、レイテンシ補償器回路４０１、４１０は、バーストモード受信機１１１の処理データパスまたはパイプラインの終端に設けられる。これにより、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節することに関連付けられるバーストモード受信機１１１のエンドツーエンドレイテンシの変化を補償することができる。デジタルバーストモード受信機１１１のエンドツーエンドレイテンシとは、光バースト信号２１０内のシンボルを復号済出力信号２２０内の１つ以上のビットに復号するための処理時間を指し得る。これには、バーストモード受信機１１１のレイテンシまたは処理遅延が制御され得るという利点がある。これには、１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４の構成可能処理速度を調節する際に、バーストモード受信機１１１のレイテンシまたは処理遅延を時間的に実質的に安定させることができる、すなわち一定に保つことができるというさらなる利点がある。レイテンシ補償器回路４０１、４１０は、レイテンシ調節された信号の受信側、例えばさらなる回路４０４、またはＤＳＰ回路に基づいて、信号のレイテンシを所定のレイテンシに調節するようにさらに構成されてもよい。

【0080】

図５Ａは、レイテンシ補償器回路なしでバーストモード受信機内の１つ以上のＤＳＰ回路の構成可能処理速度５６１、５６２、５６３を調節することによる、バーストモード受信機のエンドツーエンドレイテンシ５５１ａ、５５２ａ、５５３ａの変化の一例を示す。タイムステップ５７１において、すなわち、先行光バースト信号５１０内と次の光バースト信号５２０内の価値のあるシンボルの受信間のインターバル中に、１つ以上のＤＳＰ回路の構成可能処理速度２３０は、処理速度５６１から処理速度５６２に低下し得る。結果として、レイテンシ５５１ａからレイテンシ５５２ａへのエンドツーエンドレイテンシの変化、すなわち処理遅延の増加がもたらされる。同様に、タイムステップ５７２において１つ以上のＤＳＰ回路の構成可能処理速度２３０を処理速度５６２から処理速度５６３に増加させることは、レイテンシ５５２ａからレイテンシ５５３ａへのエンドツーエンドレイテンシの変化、すなわち処理遅延の減少をもたらし得る。

【0081】

図５Ｂは、レイテンシ補償器回路４１０によって行われるレイテンシ調節の一例を示す。レイテンシ補償器回路は、先行光バースト信号５１０内と次の光バースト信号５２０内の価値のあるシンボルの受信間のインターバル中に、復号済出力信号２２０から１つ以上の非ペイロードサンプル５４３をドロップすること５５４を行うように構成されてもよい。非ペイロードサンプル５４３は、インターバルに関連付けられる復号済出力信号２２０の一部、すなわち部分５４３に含まれるサンプルまたはビットであってもよい。このようにすると、構成可能処理速度を調節する際に、エンドツーエンドレイテンシ５５１ｂ、５５２ｂを維持することができる。これにより、システムに大きな影響を与えることなく、例えば、バーストモード受信機１１１に接続されているＯＬＴ内のさらなる回路に影響を与えることなく、エンドツーエンドレイテンシの変化が補償され得る。

【0082】

レイテンシ補償器回路４１０は、先行光バースト信号５２０内と次の光バースト信号５３０内の価値のあるシンボルの受信間のインターバル中に、復号済出力信号２２０内に１つ以上のダミーサンプル５５５を挿入することを行うようにさらに構成されてもよい。したがって、ダミーサンプル５５５は、インターバルに関連付けられる復号済出力信号２２０の一部、すなわち部分５４５に挿入されてもよい。このようにすると、構成可能処理速度を調節する際に、エンドツーエンドレイテンシ５５２ｂ、５５３ｂを維持することができる。これにより、システムに大きな影響を与えることなく、例えば、バーストモード受信機１１１に接続されている、ＯＬＴ内のダウンストリームの回路に影響を与えることなく、エンドツーエンドレイテンシの変化が補償され得る。

【0083】

ダミーサンプル５５４の挿入または非ペイロードサンプル５５５のドロッピングは、価値のあるシンボルないインターバル中に行われるため、レイテンシ調節時にデータ損失およびデータ改変が回避され得ることはさらなる利点である。

【0084】

ＯＬＴによってサポートされる最高処理速度と最低処理速度との間で１つ以上のＤＳＰ回路の構成可能処理速度を調節することで、バーストモード受信機のエンドツーエンドレイテンシに最大の変化が生じる場合がある。したがって、ＯＬＴは、連続する光バースト信号５１０、５２０間のガードタイム５８０のスケジューリングを最小の長さで行うようにさらに構成され得、復号済出力信号２２０が、ＯＬＴによってサポートされる最高処理速度とＯＬＴによってサポートされる最低処理速度との間の構成可能処理速度の調節に関連付けられるバーストモード受信機のエンドツーエンドレイテンシの変化を補償する少なくとも十分な非ペイロードビット５４５を含むようになる。換言すると、ガードタイム５８０は、ガードタイム内ですべての必要なサンプルをドロップすることにより、エンドツーエンドレイテンシにおけるこの最大変化を補償できるようにスケジューリングされ得る。

【0085】

図４Ｂに戻ると、レイテンシ補償器回路４１０は、バーストモード受信機１１１の処理データパスまたはパイプライン内の別の位置、例えばＤＳＰ回路２０２と２０３との間にも設けられてもよいことが明らかであろう。

【0086】

したがって、レイテンシ補償器回路４１０によって挿入されるダミーサンプルは、レイテンシ調節が行われる信号に応じて、任意のデータ単位とすることができる。例えば、復号済出力信号２２０内にダミーサンプルを挿入するとき、復号済出力信号がビットを含むか、それともシンボルを含むかに応じて、ダミーサンプルをダミービットまたはダミーシンボルとすることができる。同様に、レイテンシ補償器回路４１０によってドロップされる非ペイロードサンプルは、レイテンシ調節が行われる信号に応じて、任意のデータ単位、例えば非ペイロードビット、または非ペイロードシンボルとすることができる。

【0087】

手段２０５は、例えばレイテンシ補償器回路をイネーブルにすること、レイテンシ補償器回路をディセーブルにすること、またはレイテンシ調節の量を変調することによって、所望の信号のレイテンシに従ってレイテンシ補償器回路４１０の制御を行うようにさらに構成され得る。換言すると、レイテンシ補償器回路は構成可能であってもよい。

【0088】

図６は、光回線終端装置において１つ以上のバーストモード受信機構成要素の調整を管理するための方法の実施形態を実現できるようにする適切なコンピューティングシステム６００を示す。コンピューティングシステム６００は、一般に、適切な汎用コンピュータとして形成され得、バス６１０、プロセッサ６０２、ローカルメモリ６０４、１つ以上の任意選択的な入力インターフェース６１４、１つ以上の任意選択的な出力インターフェース６１６、通信インターフェース６１２、記憶要素インターフェース６０６、および１つ以上の記憶要素６０８を備える。バス６１０は、コンピューティングシステム６００の構成要素間の通信を可能にする１つ以上の導体を備え得る。プロセッサ６０２は、プログラム命令を解釈して実行する、任意のタイプの従来型のプロセッサまたはマイクロプロセッサを含むことができる。ローカルメモリ６０４は、プロセッサ６０２による実行のための情報および命令を記憶するランダムアクセスメモリ（ＲＡＭ）もしくは他のタイプの動的記憶デバイザ、および／またはプロセッサ６０２による使用のための静的情報および命令を記憶する読み出し専用メモリ（ＲＯＭ）もしくは他のタイプの静的記憶デバイザを含み得る。入力インターフェース６１４は、キーボード６２０、マウス６３０、ペン、音声認識および／またはバイオメトリックメカニズム、カメラなど、操作者またはユーザがコンピューティングデバイス６００に情報を入力することを可能にする１つ以上の従来型のメカニズムを備え得る。出力インターフェース６１６は、ディスプレイ６４０など、操作者またはユーザに情報を出力する１つ以上の従来型のメカニズムを備え得る。通信インターフェース６１２は、コンピューティングシステム５００が他のデバイスおよび／またはシステム、例えば１つ以上のＤＳＰ回路２０１、２０２、２０３、２０４と通信することを可能にする、例えば１つ以上のイーサネットインターフェースなどの任意のトランシーバのようなメカニズムを備え得る。コンピューティングシステム６００の通信インターフェース６１２は、ローカルエリアネットワーク（ＬＡＮ）または例えばインターネットなどのワイドエリアネットワーク（ＷＡＮ）によって、そのような別のコンピューティングシステムに接続され得る。記憶要素インターフェース６０６は、バス６１０を１つ以上のローカルディスク、例えばシリアルナンバーアドバンストテクノロジーアタッチメント（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）（ＳＡＴＡ）ディスクドライブなどの１つ以上の記憶要素６０８に接続するための、例えばＳＡＴＡインターフェースまたはスモールコンピュータシステムインターフェース（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）（ＳＣＳＩ）などの記憶インターフェースを備え、これらの記憶要素６０８へのデータの書込み、および／またはこれらの記憶要素６０８からのデータの読取りを制御することができる。上記の記憶要素６０８はローカルディスクとして説明されているが、一般に、リムーバブル磁気ディスク、ＣＤまたはＤＶＤ、－ＲＯＭディスクなどの光記憶媒体、ソリッドステートドライブ、フラッシュメモリカードなど、任意の他の適切なコンピュータ可読媒体が使用され得る。したがって、コンピューティングシステム６００は、図２によって示される実施形態におけるコントローラ回路２０５に対応し得る。

【0089】

本出願で用いられる場合、用語「回路」は、以下の１つ以上、またはそのすべてを指す場合がある：
（ａ）単なるアナログ回路および／またはデジタル回路における実装形態など、ハードウェアのみの回路実装
（ｂ）次のようなハードウェア回路とソフトウェアとの組み合わせ（該当する場合）：
（ｉ）アナログおよび／またはデジタルのハードウェア回路と、ソフトウェア／ファームウェアとの組み合わせ
（ｉｉ）携帯電話またはサーバなどの装置に様々な機能を行わせるために協働する、ソフトウェアを伴うハードウェアプロセッサの任意の部分（デジタル信号プロセッサを含む）、ソフトウェア、およびメモリ
（ｃ）動作にソフトウェア（例えば、ファームウェア）を必要とするが、動作に必要でないときにはそのソフトウェアが存在しなくてもよい、マイクロプロセッサまたはマイクロプロセッサの一部などのハードウェア回路および／またはプロセッサ。

【0090】

この回路の定義は、特許請求の範囲を含む本出願におけるこの用語のすべての使用に適用される。さらなる例では、本出願で使用される場合、回路という用語は、単にハードウェア回路もしくはプロセッサ（または複数のプロセッサ）、またはハードウェア回路もしくはプロセッサの一部と、それ（またはそれら）に付随するソフトウェアおよび／もしくはファームウェアの実装形態もカバーする。回路という用語は、例えば、また特定の請求項要素に該当する場合、モバイルデバイスのためのベースバンド集積回路またはプロセッサ集積回路、あるいはサーバ、セルラネットワークデバイス、または他のコンピューティングデバイスもしくはネットワークデバイス内の類似の集積回路もカバーする。

【0091】

本発明は、具体的な実施形態を参照して説明されてきたが、本発明が前述の例示的な実施形態の詳細に限定されるものではなく、本発明がその範囲から逸脱することなく様々な変更形態および修正形態で具現化され得ることは当業者には明らかであろう。したがって、本実施形態は、すべての点で例示的であり、制限的ではないと考えられ、本発明の範囲は、前述の説明によってではなく、添付の特許請求の範囲によって示され、それ故、特許請求の範囲の意味および等価物の範囲内に入るすべての変更は、そこに包含されることが意図される。換言すると、基礎的な基本原理の範囲内にあり、それらの本質的な属性が本特許出願において特許請求される、あらゆるすべての修正形態、変形形態、または等価物をカバーすることが意図されている。

【0092】

本特許出願の読者には、「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」または「含む、備える（ｃｏｍｐｒｉｓｅｓ）」という語句は、他の要素またはステップを排除するものではないこと、「１つの、ある（ａ）」または「１つの、ある（ａｎ）」という語句は、複数のものを排除するものではないこと、およびコンピュータシステム、プロセッサ、または他の統合ユニットなどの単一の要素は、特許請求の範囲で述べられるいくつかの手段の機能性を果たし得ることが、さらに理解されるであろう。特許請求の範囲におけるいかなる参照符号も、それぞれの関係する請求項を限定するものとして解釈されるものではない。「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」、「第３の（ｔｈｉｒｄ）」、「ａ」、「ｂ」、「ｃ」などの用語は、本明細書または特許請求の範囲において使用されるとき、類似の要素またはステップを区別するために導入されるものであり、必ずしも連続的な順序または時系列的な順序を説明するものではない。同様に、「上部（ｔｏｐ）」、「下部（ｂｏｔｔｏｍ）」、「上（ｏｖｅｒ）」、「下（ｕｎｄｅｒ）」などの用語は、説明の目的で導入されるものであり、必ずしも相対的な位置を示すものではない。すなわち、このように使用される用語は、適当な状況下では互いに交換可能であり、本発明の実施形態は、他のシーケンス、または上記に記載または図示されたものとは異なる方向で、本発明により動作可能であることを理解されたい。

【符号の説明】

【0093】

１００ 受動光ネットワーク
１１０ 光回線終端装置ＯＬＴ
１１１ バーストモード受信機
１２０ 光分配ネットワークＯＤＮ
１２１ 光フィーダファイバ
１２３ 受動光スプリッタ／マルチプレクサ
１２４、１２５、１２６、１２７ 光分配ファイバまたはドロップファイバ
１３１、１３２、１３３、１３４ 光ネットワークユニットＯＮＵ
２００ アナログ回路
２０１ａ、２０１ｂ、２０１ｃ、２０２ａ、２０２ｂ、２０２ｃ、２０３ａ、２０３ｂ、２０３ｃ、２０４ａ、２０４ｂ、２０４ｃ 並列回路インスタンス
２０５ 手段
２０７ 入力信号
２０８ 出力信号
２０９、３１２、４０２ 信号
２１０ 光バースト信号
２１１、５１０ 先行光バースト信号
２１２、２１６ プリアンブル
２１３、２１７ デリミタ
２１４、２１８ ペイロード
２１５、５２０ 次の光バースト信号
２２０ 復号済出力信号
２２１、２２３ 期間
２２２、２２４ 価値のあるバーストデータ
２３０ 構成可能処理速度
２３２ 調節すること
２３３ 低い構成可能処理速度
２３４ 調節すること、タイムステップ
２３５ 高い構成可能処理速度
２４１、５８０ ガードタイム
２４２ プリアンブルの一部
２５０ バーストタイミング情報
３０１ クロックデバイザ回路
３０２ クロック信号
３０３ クロック周波数を調節すること
３０５ 制御信号
３１１ ダウンサンプリング回路
３１３ より低いサンプリングレートを有する信号
４０１ アップサンプリング回路、レイテンシ補償器回路
４０３ より高いサンプリングレートを有する信号
４０４ さらなる回路、上位レイヤ処理回路、インターフェース回路
４１０ レイテンシ補償器回路
４１１ 信号
５４３ 非ペイロードサンプル
５４５ 非ペイロードビット
５５１ａ、５５２ａ、５５３ａ、５５１ｂ、５５２ｂ、５５３ｂ エンドツーエンドレイテンシ
５６１、５６２、５６３ 構成可能処理速度
５７１、５７２ タイムステップ
６００ コンピューティングシステム
６０２ プロセッサ
６０４ ローカルメモリ
６０６ 記憶要素インターフェース
６０８ 記憶要素
６１０ バス
６１２ 通信インターフェース
６１４ 入力インターフェース
６１６ 出力インターフェース
６２０ キーボード
６３０ マウス

【図1】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【外国語明細書】