特開 2024-169672 積層コンデンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024169672

(43)【公開日】2024-12-05

(54)【発明の名称】積層コンデンサ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20241128BHJP

   H01G 4/232 20060101ALI20241128BHJP

【ＦＩ】

H01G4/30 513

H01G4/30 201C

H01G4/30 201F

H01G4/232 A

【審査請求】有

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2024166305

(22)【出願日】2024-09-25

(62)【分割の表示】P 2021010995の分割

【原出願日】2021-01-27

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100129296

【弁理士】

【氏名又は名称】青木 博昭

(72)【発明者】

【氏名】尾上 通

(72)【発明者】

【氏名】姫田 大資

(72)【発明者】

【氏名】柄沢 優典

(57)【要約】

【課題】ショートを抑制できる積層コンデンサを提供する。
【解決手段】貫通コンデンサ１（積層コンデンサ）は、一対の端面２ａと、一対の側面２ｂ及び一対の主面２ｃとを有する素体２と、一対の端面２ａ上に配置された一対の第１外部電極３と、一対の側面２ｂ上に配置された第２外部電極５と、複数の第１内部電極７と、複数の第２内部電極９と、を備え、第１焼結電極層３１のうち、一方の端面２ａから一方の主面２ｃに回り込んだ回り込み部３１ｃの回り込み寸法を寸法ｂとし、一方の端面２ａと、該一方の端面２ａ側における複数の第２内部電極９の端部９ｄとの距離を寸法Ｌｇとし、積層方向Ｄ１における一対の主面２ｃ，２ｃ間の距離を寸法Ｔとし、一方の主面２ｃと、該一方の主面２ｃに最も近い第２内部電極９との距離を寸法Ｔｇ１とした場合、Ｌｇ＞ｂ－（２×ｂ×Ｔｇ１／Ｔ）の関係式を満たしている。
【選択図】図８

【特許請求の範囲】

【請求項1】

互いに対向する一対の端面と、前記一対の端面の間に位置すると共に、前記一対の端面の対向方向に延在する一対の側面及び一対の主面とを有する素体と、
前記一対の端面上に配置された一対の第１外部電極と、
前記一対の第１外部電極と離間すると共に、前記一対の側面の少なくとも一方に配置された第２外部電極と、
前記素体内に配置されると共に、少なくとも一方の前記端面から露出している複数の第１内部電極と、
前記素体内に配置されると共に、前記一方の端面から離間している複数の第２内部電極と、を備え、
前記一対の第１外部電極は、前記一対の端面を覆うと共に、前記複数の第１内部電極に接続されている焼結電極層を含み、
前記複数の第１内部電極及び前記複数の第２内部電極のそれぞれは、前記一対の主面が互いに対向する方向を積層方向として互いに積層されており、
前記一方の端面を覆う前記焼結電極層のうち、前記一方の端面から一方の前記主面に回り込んだ回り込み部の前記対向方向における回り込み寸法を寸法ｂとし、
前記一方の端面と、該一方の端面側における前記複数の第２内部電極の端部との前記対向方向における距離を寸法Ｌｇとし、
前記積層方向における前記一対の主面間の距離を寸法Ｔとし、
前記一方の主面と、該一方の主面に最も近い前記第２内部電極との距離を寸法Ｔｇ１とした場合、
Ｌｇ＞ｂ－（２×ｂ×Ｔｇ１／Ｔ）の関係式を満たしており、
チップサイズが０４０２～３２１６である、積層コンデンサ。

【請求項2】

前記一方の主面と、該一方の主面に最も近い前記第１内部電極との距離を寸法Ｔｇ２とした場合、
Ｔｇ１＞Ｔｇ２、及び、Ｌｇ＞ｂ－（２×ｂ×Ｔｇ２／Ｔ）の関係式を満たしている請求項１記載の積層コンデンサ。

【請求項3】

前記寸法Ｌｇは、前記寸法ｂよりも小さい請求項１又は２記載の積層コンデンサ。

【請求項4】

前記対向方向における前記素体の長さを寸法Ｌとした場合、
Ｌｇ＜０．１４×Ｌの関係式を満たしている請求項１～３のいずれか一項記載の積層コンデンサ。

【請求項5】

前記寸法Ｔｇ１は、９０μｍ～１５０μｍである請求項１～４のいずれか一項記載の積層コンデンサ。

【請求項6】

前記寸法ｂは、１８０μｍ～２４０μｍである請求項１～５のいずれか一項記載の積層コンデンサ。

【請求項7】

前記寸法Ｌｇは、９０～１９０μｍである請求項１～６のいずれか一項記載の積層コンデンサ。

【請求項8】

チップサイズが、１００５～３２１６である請求項４記載の積層コンデンサ。

【請求項9】

チップサイズが、１６０８～２０１２である請求項５記載の積層コンデンサ。

【請求項10】

チップサイズが、１６０８である請求項６記載の積層コンデンサ。

【請求項11】

チップサイズが、０６０３～１６０８である請求項７記載の積層コンデンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層コンデンサに関する。

【背景技術】

【0002】

従来、積層コンデンサとして、特許文献１に記載された積層セラミックコンデンサが知られている。この積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極とを有する積層体と、積層体の第１側面に配置される第１端面外部電極と、積層体の第２側面に配置される第２端面外部電極と、を備える。すなわち、この積層セラミックコンデンサは、いわゆる３端子型積層セラミックコンデンサである。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－６７５６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の３端子型積層セラミックコンデンサが電子機器に実装される際には、一例として第１端面外部電極及び第２端面外部電極が電子機器にはんだ付けされる。これにより、熱膨張等に起因して各外部電極の周辺構造がたわむことにより、積層体を構成する素体にクラックが生じ得る。このようなクラックは、内部電極同士がショートする原因となり得る。

【0005】

本発明は、上記課題の解決のためになされたものであり、ショートを抑制できる積層コンデンサを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る積層コンデンサは、互いに対向する一対の端面と、一対の端面の間に位置すると共に、一対の端面の対向方向に延在する一対の側面及び一対の主面とを有する素体と、一対の端面上に配置された一対の第１外部電極と、一対の第１外部電極と離間すると共に、一対の側面の少なくとも一方に配置された第２外部電極と、素体内に配置されると共に、少なくとも一方の端面から露出している複数の第１内部電極と、素体内に配置されると共に、一方の端面から離間している複数の第２内部電極と、を備え、一対の第１外部電極は、一対の端面を覆うと共に、複数の第１内部電極に接続されている焼結電極層を含み、複数の第１内部電極及び複数の第２内部電極のそれぞれは、一対の主面が互いに対向する方向を積層方向として互いに積層されており、一方の端面を覆う焼結電極層のうち、一方の端面から一方の主面に回り込んだ回り込み部の対向方向における回り込み寸法を寸法ｂとし、一方の端面と、該一方の端面側における複数の第２内部電極の端部との対向方向における距離を寸法Ｌｇとし、積層方向における一対の主面間の距離を寸法Ｔとし、一方の主面と、該一方の主面に最も近い第２内部電極との距離を寸法Ｔｇ１とした場合、Ｌｇ＞ｂ－（２×ｂ×Ｔｇ１／Ｔ）の関係式を満たしている。

【0007】

本発明に係る積層コンデンサは、互いに対向する一対の端面上に配置された第１外部電極と、一対の端面の対向方向に延在する一対の側面の少なくとも一方に配置された第２外部電極と、を有している。この積層コンデンサは、各外部電極と電子機器とを接合することにより、電子機器に実装され得る。したがって、この積層コンデンサは、何れかの主面を実装面として、電子機器に実装される。ここで、本発明者らは、鋭意研究の結果、熱膨張等に起因して素体内に生じるクラックの位置と積層コンデンサの各構成の寸法との間には、高い相関関係があることを見出した。より具体的には、一対の側面が対向する方向から見て、一方の端面を覆う焼結電極層のうち、一方の端面から一方の主面に回り込んだ回り込み部の対向方向における端部と、積層方向における一方の端面の中点とを結ぶ仮想線分を設定する。本発明者らは、仮想線分と焼結電極層の角部との間の領域（クラック発生領域と称する）に、クラックが生じ易いことを見出した。これに対し、本発明に係る積層コンデンサは、Ｌｇ＞ｂ－（２×ｂ×Ｔｇ１／Ｔ）の関係式を満たしている。この場合、一方の端面側において、第１外部電極に対して異極性となる第２内部電極の端部は、実装面に最も近付くものであっても、クラック発生領域の外側に位置する。そのため、第１外部電極と異極性となるいずれの第２内部電極に対しても、クラックが到達することを抑制できる。これにより、素体にクラックが生じた場合でも、複数の第１内部電極及び複数の第２内部電極が積層された領域にクラックが生じることを抑制できる。以上より、ショートを抑制できる。

【0008】

一方の主面と、該一方の主面に最も近い第１内部電極との距離を寸法Ｔｇ２とした場合、Ｔｇ１＞Ｔｇ２、及び、Ｌｇ＞ｂ－（２×ｂ×Ｔｇ２／Ｔ）の関係式を満たしてよい。この場合、一方の主面からは、第２内部電極よりも第１内部電極の方が近い。このとき、複数の第１内部電極において、一方の端面側における複数の第２内部電極の端部と対応する部分は、クラック発生領域の外側に位置する。これにより、素体にクラックが生じた場合でも、複数の第１内部電極及び複数の第２内部電極が積層された領域にクラックが生じることをより確実に抑制できる。以上より、ショートを抑制できる。

【0009】

寸法Ｌｇは、寸法ｂよりも小さくてよい。この場合、複数の第１内部電極及び複数の第２内部電極が積層された領域の面積を確保することができる。したがって、静電容量を確保することができる。

【0010】

対向方向における素体の長さを寸法Ｌとした場合、Ｌｇ＜０．１４×Ｌの関係式を満たしてもよい。この場合、複数の第１内部電極及び複数の第２内部電極が積層された領域の面積を確保することができる。したがって、静電容量を確保することができる。

【0011】

寸法Ｔｇ１は、９０μｍ～１５０μｍであってよい。この場合、複数の第１内部電極及び複数の第２内部電極の積層高さを確保することができる。したがって、静電容量を確保することができる。

【0012】

寸法ｂは、１８０μｍ～２４０μｍであってよい。この場合、素体内におけるクラックが生じる領域を小さく保つことができる。したがって、ショートを抑制できる。

【0013】

長手方向の長さは、１．６ｍｍ以上であって、短手方向の長さは、０．８ｍｍ以上であってよい。この場合、長手方向及び短手方向における積層コンデンサの大きさを確保することができる。したがって、静電容量を確保することができる。また、このような大きいチップサイズの積層コンデンサにおいて、ショート抑制の効果がより顕著に得ることができる。

【発明の効果】

【0014】

本発明によれば、ショートを抑制できる積層コンデンサを提供することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態に係る貫通コンデンサを示す概略斜視図である。

【図2】本発明の実施形態に係る貫通コンデンサを示す概略断面図である。

【図3】本発明の実施形態に係る貫通コンデンサを示す概略断面図である。

【図4】本発明の実施形態に係る貫通コンデンサを示す概略断面図である。

【図5】本発明の実施形態に係る貫通コンデンサを示す概略断面図である。

【図6】第１外部電極の構成例を示す要部拡大断面図である。

【図7】貫通コンデンサの実装状態を示す概略断面図である。

【図8】貫通コンデンサにおける各部材の寸法関係を示す概略断面図である。

【図9】貫通コンデンサの評価試験結果を示す図である。

【図10】貫通コンデンサの評価試験結果を示す図である。

【発明を実施するための形態】

【0016】

以下、図面を参照しながら、本開示の一側面に係る積層コンデンサの好適な実施形態について詳細に説明する。

【0017】

図１を参照して、本開示に係る積層コンデンサについて説明する。図１は、本発明の実施形態に係る貫通コンデンサ１を示す概略斜視図である。本実施形態では、積層コンデンサとして貫通コンデンサ１を例示して説明する。

【0018】

貫通コンデンサ１は、いわゆる３端子型の積層コンデンサである。貫通コンデンサ１は、一例として回路基板等の電子機器に実装され得る。本実施形態において、貫通コンデンサ１は、例えば、１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）である。貫通コンデンサ１のチップサイズは特に限定されないが、１６０８サイズ以上、すなわち長手方向の長さが１．６ｍｍ以上であって、短手方向の長さが０．８ｍｍ以上であって、厚さが０．８ｍｍ以上であってよい。図１に示すように、貫通コンデンサ１は、素体２と、一対の第１外部電極３，３と、一対の第２外部電極５と、を備えている。

【0019】

素体２は、貫通コンデンサ１の高さ方向に誘電体層を積層してなる。各誘電体層は、たとえば誘電体材料（ＢａＴｉＯ_３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の素体２では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。図１に示すように、素体２の形状は、略直方体形である。直方体形状には、角部及び稜線部が面取りされている直方体の形状が含まれる。また、直方体形状には、角部及び稜線部が丸められている直方体の形状が含まれる。

【0020】

素体２は、互いに対向する一対の端面２ａ，２ａを有している。以下では、一対の端面２ａ，２ａが互いに対向する方向を対向方向Ｄ２と称する。素体２は、一対の端面２ａ，２ａの間に位置すると共に、一対の端面２ａ，２ａの対向方向Ｄ２に延在する一対の側面２ｂ，２ｂ及び一対の主面２ｃ，２ｃを有している。以下では、一対の主面２ｃ，２ｃが互いに対向する方向を積層方向Ｄ１と称し、一対の側面２ｂ，２ｂが互いに対向する方向を幅方向Ｄ３と称する。本実施形態において、積層方向Ｄ１は、貫通コンデンサ１の高さ方向と一致している。素体２における対向方向Ｄ２及び幅方向Ｄ３の長さは、積層方向Ｄ１の長さよりも大きい。また、素体２における対向方向Ｄ２の長さは、幅方向Ｄ３の長さよりも大きい。素体２の対向方向Ｄ２の長さは９００μｍ～３４００μｍであってよい。素体２の幅方向Ｄ３の長さは４６０μｍ～１８６０μｍであってよい。素体２の積層方向Ｄ１の長さ（後述の寸法Ｔ）は、２８０μｍ～１２５０μｍであってよく、好ましくは５５０μｍ～９００μｍであってよい。

【0021】

一対の第１外部電極３，３のそれぞれは、一対の端面２ａ上に配置されている。一対の第１外部電極３，３は、互いに離間していると共に、対向方向Ｄ２で互いに対向している。第１外部電極３は、端面２ａ上に配置された本体部３ａと、側面２ｂ上に配置された一対の回り込み部３ｂと、主面２ｃ上に配置された一対の回り込み部３ｃと、を有している。回り込み部３ｂは、本体部３ａにおける幅方向Ｄ３の両端部から対向方向Ｄ２に延びている。回り込み部３ｃは、本体部３ａにおける積層方向Ｄ１の両端部から対向方向Ｄ２に延びている。本体部３ａ、回り込み部３ｂ，３ｃのそれぞれは、互いに連結している。

【0022】

第１外部電極３の本体部３ａは、対応する端面２ａの全体を覆っている。本実施形態において、回り込み部３ｂ，３ｃは、各端面２ａから対向方向Ｄ２で長さ０．１９ｍｍの部分を覆っている。

【0023】

一対の第２外部電極５，５のそれぞれは、一対の第１外部電極３，３と離間すると共に、一対の側面２ｂ上に配置されている。本実施形態において、第２外部電極５は、素体２における対向方向Ｄ２の中央部に配置されている。一対の第２外部電極５は、互いに離間すると共に、幅方向Ｄ３で互いに対向している。第２外部電極５は、側面２ｂ上に配置された本体部５ｂと、主面２ｃ上に配置された一対の回り込み部５ｃと、を有している。回り込み部５ｃは、本体部５ｂにおける積層方向Ｄ１の両端部から幅方向Ｄ３に延びている。本体部５ｂ及び回り込み部５ｃは、互いに連結している。

【0024】

第２外部電極５の本体部５ｂは、側面２ｂにおける対向方向Ｄ２の中央部において、対向方向Ｄ２で所定長さの幅を有している。また、本体部５ｂは、側面２ｂにおける積層方向Ｄ１の全体を覆っている。第２外部電極５における本体部５ｂの表面積は、第１外部電極３における本体部３ａの表面積よりも小さい。本実施形態において、本体部５ｂにおける対向方向Ｄ２の長さは、０．４８ｍｍである。また、回り込み部５ｃにおける幅方向Ｄ３の長さは、０．２５ｍｍである。

【0025】

続いて、図２～５を用いて、貫通コンデンサ１における素体２内の構成について説明する。

【0026】

図２～５は、本発明の実施形態に係る貫通コンデンサ１を示す概略断面図である。図２は、一対の側面２ｂ，２ｂに平行な面における貫通コンデンサ１の断面を示している。図３は、一対の端面２ａ，２ａに平行な面における貫通コンデンサ１の断面を示している。

【0027】

図２及び図３に示すように、素体２内には、複数の第１内部電極７及び複数の第２内部電極９が配置されている。第１内部電極７及び第２内部電極９は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ｎｉ又はＣｕなど）からなる。第１内部電極７及び第２内部電極９は、上記導電性材料を含む導電性ペーストの焼結体として構成される。複数の第１内部電極７及び複数の第２内部電極９のそれぞれは、積層方向Ｄ１において互いに離間すると共に、素体２の誘電体層を介して交互に積層されている。

【0028】

図４は、一対の主面２ｃ，２ｃに平行な面における貫通コンデンサ１の断面を示している。図４では、複数の第１内部電極７のうち、一つが露出している断面図を示している。第１内部電極７は、略矩形状を呈する主電極部７ａと、接続部７ｂとを有している。主電極部７ａは、対向方向Ｄ２に沿う長辺と、幅方向Ｄ３に沿う短辺とを有している。一例として、主電極部７ａの長辺長さは、１．２９ｍｍであり、短辺長さは、０．７ｍｍである。また、接続部７ｂは、主電極部７ａの短辺側から対向方向Ｄ２に向かって延びている。主電極部７ａ及び接続部７ｂは、一体的に形成されている。接続部７ｂにおける幅方向Ｄ３の長さは、主電極部７ａにおける幅方向Ｄ３の長さよりも小さい。本実施形態において、接続部７ｂにおける幅方向Ｄ３の長さは、０．３５ｍｍである。

【0029】

第１内部電極７のそれぞれは、一対の端面２ａ，２ａから露出しており、一対の側面２ｂ，２ｂ及び一対の主面２ｃ，２ｃ（図２参照）から露出していない。第１内部電極７のそれぞれは、端面２ａにおいて、第１外部電極３に接続されている。より詳細には、主電極部７ａの短辺側に形成された接続部７ｂは、一対の端面２ａ，２ａから露出している。また、主電極部７ａの長辺側を構成する端部７ｄは、第２外部電極５と離間している。

【0030】

図５は、一対の主面２ｃ，２ｃに平行な面における貫通コンデンサ１の断面を示している。図５では、複数の第２内部電極９のうち、一つが露出している断面図を示している。第２内部電極９は、略矩形状を呈する主電極部９ａと、接続部９ｂとを有している。主電極部９ａは、対向方向Ｄ２に沿う長辺と、幅方向Ｄ３に沿う短辺とを有している。一例として、主電極部９ａの長辺長さは、１．２９ｍｍであり、短辺長さは、０．７ｍｍである。また、接続部９ｂは、主電極部９ａの長辺側から幅方向Ｄ３に向かって延びている。主電極部９ａ及び接続部９ｂは、一体的に形成されている。接続部９ｂにおける対向方向Ｄ２の長さは、主電極部９ａにおける対向方向Ｄ２の長さよりも小さい。本実施形態において、接続部９ｂにおける対向方向Ｄ２の長さは、０．０８ｍｍである。

【0031】

第２内部電極９のそれぞれは、一対の側面２ｂ，２ｂから露出しており、一対の端面２ａ，２ａ及び一対の主面２ｃ，２ｃ（図３参照）から露出していない。第２内部電極９のそれぞれは、側面２ｂにおいて、第２外部電極５に接続されている。より詳細には、主電極部９ａの長辺側に形成された接続部９ｂは、一対の側面２ｂ，２ｂから露出している。また、主電極部９ａの短辺側を構成する端部９ｄは、第１外部電極３と離間している。

【0032】

続いて、図６を用いて、第１外部電極３の構成について説明する。

【0033】

図６は、第１外部電極３の構成例を示す要部拡大断面図である。図６に示すように、第１外部電極３は、第１焼結電極層３１と、第２焼結電極層３２と、第１めっき層３３と、第２めっき層３４と、によって構成されている。

【0034】

第１焼結電極層３１は、端面２ａを覆うと共に、複数の第１内部電極７に接続されている。第１焼結電極層３１は、端面２ａ上に配置された本体部３１ａと、一対の主面２ｃ，２ｃ上に配置された一対の回り込み部３１ｃ，３１ｃと、を有している。本実施形態において、本体部３１ａは、端面２ａの全体を覆うと共に、端面２ａから露出している接続部７ｂ（図４参照）に接続されている。回り込み部３１ｃは、本体部３１ａにおける積層方向Ｄ１の両端部から対向方向Ｄ２に向かって延びている。これにより、本体部３１ａと回り込み部３１ｃとによって角部３１ｒが形成されている。本実施形態では、回り込み部３１ｃにおける対向方向Ｄ２の端部３１ｄにおいて、稜線部が丸められている。第２焼結電極層３２は、第１焼結電極層３１上に配置されると共に、第１焼結電極層３１を介して端面２ａの全体を覆っている。すなわち、第２焼結電極層３２は、第１焼結電極層３１の本体部３１ａを覆っている。

【0035】

第１めっき層３３は、めっき処理により、第１焼結電極層３１及び第２焼結電極層３２（以下、単に「焼結電極層」と称することがある）上に形成されている。すなわち、焼結電極層の外表面の全体は、第１めっき層３３によって覆われている。ここでめっき処理は、一例として、電気めっき処理を用いてもよい。第２めっき層３４は、めっき処理により、第１めっき層３３上に形成されている。すなわち、第１めっき層３３の外表面の全体は、第２めっき層３４によって覆われている。本体部３ａは、焼結電極層と、第１めっき層３３と、第２めっき層３４とを含んでいる。回り込み部３ｃは、第１焼結電極層３１と、第１めっき層３３と、第２めっき層３４とを含んでいる。図６には図示されていないが、回り込み部３ｂの構成は、回り込み部３ｃと同様である。

【0036】

焼結電極層は、導電性ペーストを素体２の表面に付与された状態で焼き付けられることによって形成されている。焼結電極層は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成されている。本実施形態では、焼結電極層は、Ｃｕからなる焼結金属層である。また、焼結電極層は、Ｎｉからなる焼結金属層であってもよい。導電性ペーストには、金属（たとえば、Ｃｕ又はＮｉ）からなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。

【0037】

本実施形態では、第１めっき層３３は、Ｎｉめっきにより形成されたＮｉめっき層である。また、第１めっき層３３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。本実施形態では、第２めっき層３４は、Ｓｎめっきにより形成されたＳｎめっき層である。また、第２めっき層３４は、Ｃｕめっき層又はＡｕめっき層であってもよい。

【0038】

続いて、図７を用いて、貫通コンデンサ１の実装状態について説明する。

【0039】

上述したように、貫通コンデンサ１は、一例として電子機器に実装される。該電子機器は、例えば回路基板又は他の電子部品である。図７は、貫通コンデンサの実装状態を示す概略断面図である。図７に示すように、貫通コンデンサ１は、一対の主面２ｃ，２ｃのうち何れかの主面２ｃを実装面２１として、電子機器２０に実装される。より具体的には、一対の主面２ｃ，２ｃのうち一方が電子機器２０に対向するように、貫通コンデンサ１が電子機器２０に実装される。本実施形態において、一方の主面２ｃは、電子機器２０への実装面２１となっている。

【0040】

一対の第１外部電極３，３は、一例として、電子機器２０のパッド電極（不図示）に対してはんだ付けされている。すなわち、第１外部電極３とパッド電極との間、及び第２外部電極５とパッド電極との間には、はんだフィレット２２が形成されている。本実施形態において、はんだフィレット２２は、一対の回り込み部３ｃ，３ｃのうち、実装面２１に接する一方の回り込み部３ｃと、電子機器２０との間に形成されている。また、はんだフィレット２２は、本体部３ａとも接している。また、はんだフィレット２２は、一対の回り込み部５ｃ，５ｃのうち、実装面２１に接する一方の回り込み部５ｃと、電子機器２０との間に形成されている。

【0041】

続いて、図８を用いて、上述した貫通コンデンサ１における各部材の寸法関係について説明する。

【0042】

図８は、貫通コンデンサ１における各部材の寸法関係を示す概略断面図である。図８では、第１外部電極３の構成のうち、第１焼結電極層３１のみを図示しており、他の構成を省略している。図８に示すように、以下の通り定義する。

【0043】

寸法ｂは、一方の端面２ａを覆う第１焼結電極層３１のうち、一方の端面２ａから実装面２１（一方の主面２ｃ）に回り込んだ回り込み部３１ｃの対向方向Ｄ２における回り込み寸法である。寸法Ｌｇは、一方の端面２ａと、該一方の端面２ａ側における複数の第２内部電極９の端部９ｄとの対向方向Ｄ２における距離である。通電時において、第１内部電極７は第１外部電極３に対して同極性の内部電極となり、第２内部電極９は第１外部電極３に対して異極性の内部導体となる。従って、寸法Ｌｇは、第１外部電極３に対する異極性の内部電極の対向方向Ｄ２における離間距離である。寸法Ｔは、積層方向Ｄ１における一対の主面２ｃ，２ｃ間の距離である。寸法Ｔｇ１は、実装面２１と、該実装面２１に最も近い第２内部電極９との距離である。すなわち、寸法Ｔｇ１は、第１外部電極３に対する異極性の最外内部電極の実装面２１との間の距離である。寸法Ｔｇ２は、実装面２１と、該実装面２１に最も近い第１内部電極７との距離である。すなわち、寸法Ｔｇ２は、第１外部電極３に対する同極性の最外内部電極の実装面２１との間の距離である。寸法Ｌは、対向方向Ｄ２における素体２の長さである（図２参照）。

【0044】

仮想線分Ｃは、第１焼結電極層３１の回り込み部３１ｃにおける対向方向Ｄ２の端部３１ｄと、一方の端面２ａにおける積層方向Ｄ１の中点Ｔｃとを結ぶ線分である。交点Ｐ１は、実装面２１に最も近い第２内部電極９を対向方向Ｄ２に延ばした仮想的な直線と、仮想線分Ｃとの交点である。交点Ｌ１は、交点Ｐ１から実装面２１に向かって延ばした仮想的な垂線と実装面２１との交点である。交点Ｐ１から交点Ｌ１まで延ばした垂線の長さは、寸法Ｔｇ１と等しい。交点Ｐ２は、実装面２１に最も近い第１内部電極７を対向方向Ｄ２に延ばした仮想的な直線と、仮想線分Ｃとの交点である。交点Ｌ２は、交点Ｐ２から実装面２１に向かって延ばした仮想的な垂線と実装面２１との交点である。交点Ｐ２から交点Ｌ２まで延ばした垂線の長さは、寸法Ｔｇ２と等しい。

【0045】

本実施形態において、寸法Ｌｇは、寸法ｂよりも小さい。すなわち、第２内部電極９の端部９ｄは、回り込み部３１ｃの端部３１ｄよりも、対向方向Ｄ２における外側に位置している。また、寸法Ｌｇは、Ｌｇ＜０．１４×Ｌの関係式を満たしている。寸法Ｌｇは、９０μｍ～４４０μｍであってよく、好ましくは９０μｍ～２５０μｍであってよく、さらに好ましくは９０μｍ～１９０μｍであってよい。寸法Ｔｇ１は、６０μｍ～１６０μｍであってよく、好ましくは９０μｍ～１５０μｍであってよい。寸法ｂは、１６０μｍ～３２０μｍであってよく、好ましくは１８０μｍ～２４０μｍであってよい。

【0046】

図８に示すように、端部３１ｄ、中点Ｔｃ、角部３１ｒを頂点とする三角形は、端部３１ｄ、交点Ｐ１、交点Ｌ１を頂点とする三角形と相似である。したがって、一方の端面２ａと交点Ｐ１との距離をＸとすると、辺の長さの比より、以下の式（１）の関係式を満たす。これにより、式（２）の関係式を満たす。本発明に係る貫通コンデンサ１において、寸法Ｌｇは、Ｘよりも大きい。すなわち、式（３）の関係式を満たしている。

Ｔ／２：Ｔｇ１＝ｂ：（ｂ－Ｘ） …（１）

Ｘ＝ｂ－（２×ｂ×Ｔｇ１／Ｔ） …（２）

Ｌｇ＞ｂ－（２×ｂ×Ｔｇ１／Ｔ） …（３）

【0047】

図８に示す例では、実装面２１に最も近い第１内部電極７は、実装面２１に最も近い第２内部電極９よりも実装面２１に近い。このような状態では、以下の式（４）の関係式を満たす。端部３１ｄ、中点Ｔｃ、角部３１ｒを頂点とする三角形は、端部３１ｄ、交点Ｐ２、交点Ｌ２を頂点とする三角形と相似である。したがって、一方の端面２ａと交点Ｐ２との距離をＹとすると、辺の長さの比より、式（５）の関係式を満たす。これにより、式（６）の関係式を満たす。本発明に係る貫通コンデンサ１において、寸法Ｌｇは、Ｙよりも大きい。すなわち、式（７）の関係式を満たしている。

Ｔｇ１＞Ｔｇ２ …（４）

Ｔ／２：Ｔｇ２＝ｂ：（ｂ－Ｙ） …（５）

Ｙ＝ｂ－（２×ｂ×Ｔｇ２／Ｔ） …（６）

Ｌｇ＞ｂ－（２×ｂ×Ｔｇ２／Ｔ） …（７）

【0048】

図８の例では、一方の主面２ｃを実装面２１とする態様について説明した。また、図８の例では、一方の端面２ａ側、かつ一方の主面２ｃ側の寸法関係について説明した。本実施形態では、一方の端面２ａと対向する他方の端面２ａ側、かつ一方の主面２ｃ側についても上記説明した関係式を満たしている。また、一方の主面２ｃと対向する他方の主面２ｃを実装面２１とした場合において、貫通コンデンサ１は、一方の端面２ａ側、かつ他方の主面２ｃ側についても、式（３）の関係式を満たしている。また、貫通コンデンサ１は、他方の端面２ａ側、かつ他方の主面２ｃ側についても、式（３）の関係式を満たしている。また、他方の主面２ｃ側では、Ｔｇ１＜Ｔｇ２となっているが、この場合、式（３）の関係式が成り立てば、自ずと式（７）の関係式が成り立つ。

【0049】

上述したような３端子型の貫通コンデンサ１は、電子機器２０に実装される際には、一例として第１外部電極３及び第２外部電極５が電子機器２０にはんだ付けされる。このとき、従来の貫通コンデンサでは、熱膨張等に起因して各外部電極の周辺構造がたわむことにより、素体内にクラックが生じ得る。このようなクラックによって、内部電極同士がショートし得るという課題があった。

【0050】

ここで、本発明者らは、鋭意研究の結果、熱膨張等に起因して素体２内に生じるクラックの位置と貫通コンデンサ１の各構成の寸法との間には、高い相関関係があることを見出した。より具体的には、一対の側面２ｂ，２ｂが対向する方向（幅方向Ｄ３）から見て、一方の端面２ａを覆う第１焼結電極層３１のうち、一方の端面２ａから一方の主面２ｃに回り込んだ回り込み部３１ｃの対向方向Ｄ２における端部３１ｄと、積層方向Ｄ１における一方の端面２ａの中点Ｔｃとを結ぶ仮想線分Ｃを設定する。本発明者らは、仮想線分Ｃと第１焼結電極層３１の角部３１ｒとの間の領域（クラック発生領域ＣＲと称する）に、クラックが生じ易いことを見出した。

【0051】

これに対し、本発明に係る貫通コンデンサ１は、式（３）の関係式を満たしている。この場合、一方の端面２ａ側において、第１外部電極３に対して異極性となる第２内部電極９の端部９ｄは、実装面２１に最も近付くものであっても、クラック発生領域ＣＲの外側に位置する。そのため、第１外部電極３と異極性となるいずれの第２内部電極９に対しても、クラックが到達することを抑制できる。これにより、素体２にクラックが生じた場合でも、複数の第１内部電極７及び複数の第２内部電極９が積層された領域にクラックが生じることを抑制できる。以上より、ショートを抑制できる。

【0052】

また、本実施形態において、一方の主面２ｃ（実装面２１）側では、式（４）の関係式を満たしている。このとき、式（３）の関係式が満たされる場合であっても、第１内部電極７における、第２内部電極９と対応する部分（容量部分）は、クラック発生領域ＣＲの内側に入り込んでしまう可能性がある。第１内部電極７のそれぞれは、互いに同じ極性を有する。しかしながら、同極の内部電極であっても、容量部分にクラックが生じることにより、貫通コンデンサ１に不具合が生じ得る。したがって、実装面２１側において式（４）の関係式が満たされる場合には、式（７）の関係式が満たされることが好ましい。

【0053】

一方の主面２ｃと、該一方の主面２ｃに最も近い第１内部電極７との距離を寸法Ｔｇ２とした場合、式（４）及び式（７）の関係式を満たしている。この場合、一方の主面２ｃからは、第２内部電極９よりも第１内部電極７の方が近い。このとき、複数の第１内部電極７において、一方の端面２ａ側における複数の第２内部電極９の端部９ｄと対応する部分は、クラック発生領域ＣＲの外側に位置する。これにより、素体２にクラックが生じた場合でも、複数の第１内部電極７及び複数の第２内部電極９が積層された領域にクラックが生じることをより確実に抑制できる。以上より、ショートを抑制できる。

【0054】

寸法Ｌｇは、寸法ｂよりも小さい。また、対向方向Ｄ２における素体２の長さを寸法Ｌとした場合、Ｌｇ＜０．１４×Ｌの関係式を満たしている。この場合、複数の第１内部電極７及び複数の第２内部電極９が積層された領域の面積を確保することができる。したがって、静電容量を確保することができる。

【0055】

寸法Ｔｇ１は、９０μｍ～１５０μｍであってよい。また、貫通コンデンサ１の長手方向（対向方向Ｄ２）の長さは、１．６ｍｍ以上であって、短手方向（幅方向Ｄ３）の長さは、０．８ｍｍ以上であってよい。この場合、複数の第１内部電極７及び複数の第２内部電極９の積層高さを確保することができる。また、長手方向及び短手方向における貫通コンデンサ１の大きさを確保することができる。したがって、静電容量を確保することができる。また、このような大きいチップサイズの貫通コンデンサ１において、ショート抑制の効果がより顕著に得ることができる。

【0056】

寸法ｂは、１８０μｍ～２４０μｍであってよい。この場合、素体２内におけるクラックが生じる領域を小さく保つことができる。したがって、ショートを抑制できる。

【0057】

続いて、図９及び図１０を用いて、上述した貫通コンデンサの評価試験結果について説明する。

【0058】

図９及び図１０は、貫通コンデンサの評価試験結果を示す図である。図９に示す評価試験では、チップサイズ、寸法Ｔ［μｍ］、寸法ｂ［μｍ］、寸法Ｔｇ１［μｍ］、及び寸法Ｌｇ［μｍ］のそれぞれが異なる複数の貫通コンデンサを用意した。また、本評価試験では、各貫通コンデンサを電子機器に実装し、熱膨張等に起因して素体内に生じたクラックにより、内部電極同士のショートが生じたか否かを確認した。図９では、チップサイズをＪＩＳ表記で記載している。

【0059】

図９に示すように、式（３）の関係式を満たさない貫通コンデンサでは、素体内に生じたクラックにより、内部電極同士のショートが生じた（図９上段図参照）。一方で、式（３）の関係式を満たす貫通コンデンサでは、素体内に生じたクラックにより、内部電極同士のショートが生じなかった（図９下段図参照）。したがって、式（３）の関係式を満たすように貫通コンデンサを構成することで、内部電極同士のショートを抑制できることを確認できた。

【0060】

また、図９に示すように、寸法Ｌｇが寸法ｂよりも小さい貫通コンデンサ、寸法Ｔｇ１が９０μｍ～１５０μｍである貫通コンデンサ、寸法ｂが１８０μｍ～２４０μｍである貫通コンデンサ、及び、長手方向の長さが１．６ｍｍ以上であって、短手方向の長さが０．８ｍｍ以上である（すなわち、チップサイズがＣ１６０８である）貫通コンデンサによれば、素体内に生じたクラックにより、内部電極同士のショートが生じなかった。本評価試験の結果により、これら関係式を満たす貫通コンデンサは、より好適に内部電極同士のショートを抑制できることが確認できた。

【0061】

図１０に示す評価試験では、寸法Ｌ［μｍ］及び寸法Ｌｇ［μｍ］のそれぞれが異なる複数の貫通コンデンサを用意した。また、本評価試験では、各貫通コンデンサを電子機器に実装し、貫通コンデンサの静電容量を計測した。図１０における左表には、図９においてショートが生じなかった貫通コンデンサ（図９下段図に示された貫通コンデンサ）に関する各数値が記載されている。すなわち、図１０における左表には、各貫通コンデンサの寸法Ｌ、寸法Ｌｇ及び静電容量の割合が記載されている。各貫通コンデンサの静電容量の割合は、１００とした。また、図１０における右表には、左表に示した貫通コンデンサの寸法Ｌｇを０．１４×Ｌ［μｍ］となるように構成した貫通コンデンサに関する各数値が記載されている。すなわち、図１０における右表には、各貫通コンデンサの寸法Ｌｇ及び静電容量の割合が記載されている。各貫通コンデンサの静電容量の割合は、左表に示した貫通コンデンサの静電容量を１００とした場合における、静電容量の割合を示している。

【0062】

上述したように、寸法Ｌｇは、一方の端面２ａと、該一方の端面２ａ側における複数の第２内部電極９の端部９ｄとの対向方向Ｄ２における距離である。寸法Ｌｇが大きいほど、第２内部電極９の端部９ｄは、クラック発生領域ＣＲから遠ざかるため、ショートが生じにくくなる。一方で、寸法Ｌｇが大きいほど、複数の第１内部電極７及び複数の第２内部電極９が互いに積層する領域の面積は小さくなる。したがって、寸法Ｌｇが大きいほどより確実にショートを抑制できるが、貫通コンデンサ１の静電容量は小さくなる。

【0063】

ここで、図１０の左表に示す貫通コンデンサの寸法Ｌｇは、各チップサイズにおいて、ショート抑制効果を適切に得つつ、静電容量も十分に得られる好適な寸法として設定されたものである。当該寸法よりも寸法Ｌｇを大きくした場合は、静電容量の割合が１００％よりも低下するが、８０％以上に抑えることができれば、静電容量は十分に確保できるものと言える。図１０に示すように、寸法Ｌｇを０．１４×Ｌ［μｍ］とした場合でも、どのチップサイズにおいても、左表の貫通コンデンサの静電容量に対し、貫通コンデンサの静電容量は８１％以上となった。したがって、Ｌｇ＜０．１４×Ｌの関係式を満たす貫通コンデンサでは、十分な静電容量を確保できることが確認できた。

【0064】

本発明は、上述の実施形態に限定されるものではない。

【0065】

上述の実施形態では、一方の主面２ｃが実装面２１である貫通コンデンサ１を例示したが、他方の主面２ｃが実装面２１であってもよい。

【0066】

上述の実施形態では、一方の主面２ｃ側における一対の端面２ａ，２ａの両方側において、式（３）の関係式を満たしている。また、他方の主面２ｃ側における一対の端面２ａ，２ａの両側について、式（３）の関係式を満たしている。しかしながら、一対の主面２ｃ，２ｃのうち実装面２１となっている主面２ｃ側におけるいずれか一方の端面２ａ側においてのみ、式（３）の関係式を満たしていてもよい。

【0067】

また、各寸法の関係は、上述したものに限られない。各寸法（寸法ｂ、寸法Ｌｇ、寸法Ｌ、寸法Ｔ、寸法Ｔｇ１、及び寸法Ｔｇ２）のそれぞれは、本発明の効果を奏する限りにおいて、適宜変更することが可能である。

【0068】

また、第１内部電極７及び第２内部電極９の接続態様は、上述したものに限られない。第１内部電極７は、少なくとも一方の端面２ａにおいて露出しており、第２内部電極９は、少なくとも一方の端面２ａから離間していればよい。

【0069】

また、第１外部電極３の構成は、上述したものに限られない。例えば、第１外部電極３は、第２焼結電極層３２を有していなくてもよい。

【符号の説明】

【0070】

１…貫通コンデンサ（積層コンデンサ）、２…素体、２ａ…端面、２ｂ…側面、２ｃ…主面、３…第１外部電極、５…第２外部電極、７…第１内部電極、９…第２内部電極、９ｄ…端部、３１…第１焼結電極層（焼結電極層）、３１ｃ…回り込み部、ｂ，Ｌ，Ｌｇ，Ｔ，Ｔｇ１，Ｔｇ２…寸法、Ｄ１…積層方向、Ｄ２…対向方向（長手方向）、Ｄ３…幅方向（短手方向）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】