知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024000017
(43)【公開日】2024-01-05
(54)【発明の名称】スイッチング電源用回路及びスイッチング電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20231225BHJP
【ＦＩ】
H02M3/155 B
H02M3/155 H
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022098520
(22)【出願日】2022-06-20
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】大下 寛人
(72)【発明者】
【氏名】和智 貴嗣
(72)【発明者】
【氏名】福本 洋祐
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS04
5H730AS05
5H730AS11
5H730AS13
5H730BB13
5H730BB14
5H730BB57
5H730DD03
5H730DD04
5H730EE59
5H730FD01
5H730FD51
5H730FF02
5H730FF05
5H730FG05
5H730XC04
(57)【要約】
【課題】スイッチング動作の再開時において出力電圧を速やかに安定化させる。
【解決手段】スイッチング回路（ＭＭ）にて入力電圧がスイッチングされる。第１アンプ（１１）は出力電圧に応じた帰還電圧と基準電圧に基づく第１電圧（Ｖｅｒｒ）を第１配線に発生させる。第１コンデンサ（１２ｂ）を用いて第１電圧の位相を補償する。第２アンプ（１４）はスイッチング回路に流れる電流に応じた電圧と第１電圧に基づく第２電圧（Ｖｃ）を第２配線に発生させる。第２コンデンサ（１５ｂ）を用いて第２電圧の位相を補償する。帰還電圧に応じて第１又は第２モードにて動作する。第１モードでは第２電圧に応じてスイッチング動作を実行する。第２モードでは各アンプの駆動停止を伴ってスイッチング動作を停止し、第１モードに復帰する際、出力電圧に応じた特定電圧を第２コンデンサに供給し且つ所定電圧を第１コンデンサに供給する。
【選択図】図３
【解決手段】スイッチング回路（ＭＭ）にて入力電圧がスイッチングされる。第１アンプ（１１）は出力電圧に応じた帰還電圧と基準電圧に基づく第１電圧（Ｖｅｒｒ）を第１配線に発生させる。第１コンデンサ（１２ｂ）を用いて第１電圧の位相を補償する。第２アンプ（１４）はスイッチング回路に流れる電流に応じた電圧と第１電圧に基づく第２電圧（Ｖｃ）を第２配線に発生させる。第２コンデンサ（１５ｂ）を用いて第２電圧の位相を補償する。帰還電圧に応じて第１又は第２モードにて動作する。第１モードでは第２電圧に応じてスイッチング動作を実行する。第２モードでは各アンプの駆動停止を伴ってスイッチング動作を停止し、第１モードに復帰する際、出力電圧に応じた特定電圧を第２コンデンサに供給し且つ所定電圧を第１コンデンサに供給する。
【選択図】図３
【特許請求の範囲】
【請求項1】
入力電圧のスイッチングを通じて出力電圧を生成するためのスイッチング電源装置に用いられるスイッチング電源用回路であって、
スイッチング動作により前記入力電圧をスイッチングするよう構成されたスイッチング回路と、
前記出力電圧に応じた帰還電圧と基準電圧との第１差分に応じた第１電圧を第１配線に発生させるよう構成された第１アンプと、
前記第１配線と固定電位点との間に直列に設けられた第１コンデンサを含み、前記第１電圧の位相を補償するよう構成された第１位相補償回路と、
前記スイッチング回路に流れる電流に応じた電圧と前記第１電圧との第２差分に応じた第２電圧を第２配線に発生させるよう構成された第２アンプと、
前記第２配線と前記固定電位点との間に直列に設けられた第２コンデンサを含み、前記第２電圧の位相を補償するよう構成された第２位相補償回路と、
前記第２電圧に応じて前記スイッチング動作を実行可能に構成された駆動制御回路と、を備え、
当該スイッチング電源用回路は、前記帰還電圧に応じて第１モード又は第２モードにて動作し、
前記駆動制御回路は、前記第１モードでは前記第１アンプ及び前記第２アンプを駆動させつつ前記スイッチング動作を実行し、前記第２モードでは前記第１アンプ及び前記第２アンプの駆動停止を伴って前記スイッチング動作を停止し、
前記第２モードから前記第１モードに復帰する際、前記出力電圧に応じた特定電圧が前記第２コンデンサに供給され、且つ、所定電圧が前記第１コンデンサに供給される
、スイッチング電源用回路。
スイッチング動作により前記入力電圧をスイッチングするよう構成されたスイッチング回路と、
前記出力電圧に応じた帰還電圧と基準電圧との第１差分に応じた第１電圧を第１配線に発生させるよう構成された第１アンプと、
前記第１配線と固定電位点との間に直列に設けられた第１コンデンサを含み、前記第１電圧の位相を補償するよう構成された第１位相補償回路と、
前記スイッチング回路に流れる電流に応じた電圧と前記第１電圧との第２差分に応じた第２電圧を第２配線に発生させるよう構成された第２アンプと、
前記第２配線と前記固定電位点との間に直列に設けられた第２コンデンサを含み、前記第２電圧の位相を補償するよう構成された第２位相補償回路と、
前記第２電圧に応じて前記スイッチング動作を実行可能に構成された駆動制御回路と、を備え、
当該スイッチング電源用回路は、前記帰還電圧に応じて第１モード又は第２モードにて動作し、
前記駆動制御回路は、前記第１モードでは前記第１アンプ及び前記第２アンプを駆動させつつ前記スイッチング動作を実行し、前記第２モードでは前記第１アンプ及び前記第２アンプの駆動停止を伴って前記スイッチング動作を停止し、
前記第２モードから前記第１モードに復帰する際、前記出力電圧に応じた特定電圧が前記第２コンデンサに供給され、且つ、所定電圧が前記第１コンデンサに供給される
、スイッチング電源用回路。
【請求項2】
前記第２アンプは、前記第２配線に接続される出力スイッチを有し、前記第１モードにおいて、前記第２差分に応じ前記第２アンプの前記出力スイッチを通じて前記第２配線に電流を流すことで前記第２電圧を変化させ、前記第２モードにおいて、前記出力スイッチをオフ状態とすることで前記第２アンプと前記第２配線との間の電流を遮断する
、請求項１に記載のスイッチング電源用回路。
、請求項１に記載のスイッチング電源用回路。
【請求項3】
前記第２アンプにおいて、前記第１モードでは、前記第２差分に応じ、前記出力スイッチを通じて出力電荷を前記第２配線に供給し又は前記出力スイッチを通じて入力電荷を前記第２配線から引き込み、
前記第２アンプは、前記第１モードにおいて前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路を有し、
前記電流発生回路と前記第２配線との間に前記出力スイッチが設けられ、
前記第２モードでは前記電流発生回路の駆動は停止され、
前記第２アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記電流発生回路を起動させてから前記出力スイッチをターンオンさせる
、請求項２に記載のスイッチング電源用回路。
前記第２アンプは、前記第１モードにおいて前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路を有し、
前記電流発生回路と前記第２配線との間に前記出力スイッチが設けられ、
前記第２モードでは前記電流発生回路の駆動は停止され、
前記第２アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記電流発生回路を起動させてから前記出力スイッチをターンオンさせる
、請求項２に記載のスイッチング電源用回路。
【請求項4】
前記第２アンプにおける前記出力スイッチは、ソース用スイッチ及びシンク用スイッチを有し、
前記第２アンプにおいて、
前記第１モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオン状態され、前記第２差分に応じ、前記ソース用スイッチを通じて前記出力電荷を前記第２配線に供給し又は前記シンク用スイッチを通じて前記入力電荷を前記第２配線から引き込み、
前記第２モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオフ状態とされ、
前記第２モードから前記第１モードに復帰する際、前記第２アンプにおいて、前記電流発生回路を起動させてから前記ソース用スイッチ及び前記シンク用スイッチをターンオンさせる
、請求項３に記載のスイッチング電源用回路。
前記第２アンプにおいて、
前記第１モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオン状態され、前記第２差分に応じ、前記ソース用スイッチを通じて前記出力電荷を前記第２配線に供給し又は前記シンク用スイッチを通じて前記入力電荷を前記第２配線から引き込み、
前記第２モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオフ状態とされ、
前記第２モードから前記第１モードに復帰する際、前記第２アンプにおいて、前記電流発生回路を起動させてから前記ソース用スイッチ及び前記シンク用スイッチをターンオンさせる
、請求項３に記載のスイッチング電源用回路。
【請求項5】
前記第２モードから前記第１モードに復帰する際、前記第２アンプにおいて、前記電流発生回路を起動させた後、前記ソース用スイッチ及び前記シンク用スイッチの一方のターンオンを経てから他方をターンオンさせる
、請求項４に記載のスイッチング電源用回路。
、請求項４に記載のスイッチング電源用回路。
【請求項6】
前記第１アンプは、前記第１配線に接続される出力スイッチを有し、前記第１モードにおいて、前記第１差分に応じ前記第１アンプの前記出力スイッチを通じて前記第１配線に電流を流すことで前記第１電圧を変化させ、前記第２モードにおいて、前記出力スイッチをオフ状態とすることで前記第１アンプと前記第１配線との間の電流を遮断する
、請求項１～５の何れかに記載のスイッチング電源用回路。
、請求項１～５の何れかに記載のスイッチング電源用回路。
【請求項7】
前記第１アンプにおいて、前記第１モードでは、前記第１差分に応じ、前記第１アンプの前記出力スイッチを通じて出力電荷を前記第１配線に供給し又は前記第１アンプの前記出力スイッチを通じて入力電荷を前記第１配線から引き込み、
前記第１アンプは、前記第１モードにおいて前記第１配線に対する前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路を有し、
前記第１アンプの前記電流発生回路と前記第１配線との間に前記第１アンプの前記出力スイッチが設けられ、
前記第２モードでは前記第１アンプの前記電流発生回路の駆動は停止され、
前記第１アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記第１アンプの前記電流発生回路を起動させてから前記第１アンプの前記出力スイッチをターンオンさせる
、請求項６に記載のスイッチング電源用回路。
前記第１アンプは、前記第１モードにおいて前記第１配線に対する前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路を有し、
前記第１アンプの前記電流発生回路と前記第１配線との間に前記第１アンプの前記出力スイッチが設けられ、
前記第２モードでは前記第１アンプの前記電流発生回路の駆動は停止され、
前記第１アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記第１アンプの前記電流発生回路を起動させてから前記第１アンプの前記出力スイッチをターンオンさせる
、請求項６に記載のスイッチング電源用回路。
【請求項8】
前記スイッチング回路において前記入力電圧がスイッチングされることで生成される電圧が整流及び平滑化されることにより前記出力電圧が生成される
、請求項１～５の何れかに記載のスイッチング電源用回路。
、請求項１～５の何れかに記載のスイッチング電源用回路。
【請求項9】
請求項１～５の何れかに記載のスイッチング電源用回路と、
前記スイッチング回路において前記入力電圧がスイッチングされることで生成される電圧を整流及び平滑化することで前記出力電圧を生成する整流平滑回路と、を備えた
、スイッチング電源装置。
前記スイッチング回路において前記入力電圧がスイッチングされることで生成される電圧を整流及び平滑化することで前記出力電圧を生成する整流平滑回路と、を備えた
、スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチング電源用回路及びスイッチング電源装置に関する。
【背景技術】
【0002】
スイッチング電源装置では、スイッチング動作により入力電圧をスイッチングすることを通じて所望の出力電圧を生成する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－８９０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
スイッチング電源装置において、負荷の消費電力が十分に小さくなったとき、スイッチング動作を停止するモードに移行させることができる。これにより、スイッチングロスの低減を通じて効率の向上が図られる。負荷の消費電力が増大したとき、スイッチング動作を停止するモードからスイッチング動作を実行するモードに復帰させる。但し、この際、復帰直後の出力電圧が不安定となることがある。
【0005】
本開示は、スイッチング動作の再開に関わる出力電圧の安定化に寄与するスイッチング電源用回路及びスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係るスイッチング電源用回路は、入力電圧のスイッチングを通じて出力電圧を生成するためのスイッチング電源装置に用いられるスイッチング電源用回路であって、スイッチング動作により前記入力電圧をスイッチングするよう構成されたスイッチング回路と、前記出力電圧に応じた帰還電圧と基準電圧との第１差分に応じた第１電圧を第１配線に発生させるよう構成された第１アンプと、前記第１配線と固定電位点との間に直列に設けられた第１コンデンサを含み、前記第１電圧の位相を補償するよう構成された第１位相補償回路と、前記スイッチング回路に流れる電流に応じた電圧と前記第１電圧との第２差分に応じた第２電圧を第２配線に発生させるよう構成された第２アンプと、前記第２配線と前記固定電位点との間に直列に設けられた第２コンデンサを含み、前記第２電圧の位相を補償するよう構成された第２位相補償回路と、前記第２電圧に応じて前記スイッチング動作を実行可能に構成された駆動制御回路と、を備え、当該スイッチング電源用回路は、前記帰還電圧に応じて第１モード又は第２モードにて動作し、前記駆動制御回路は、前記第１モードでは前記第１アンプ及び前記第２アンプを駆動させつつ前記スイッチング動作を実行し、前記第２モードでは前記第１アンプ及び前記第２アンプの駆動停止を伴って前記スイッチング動作を停止し、前記第２モードから前記第１モードに復帰する際、前記出力電圧に応じた特定電圧が前記第２コンデンサに供給され、且つ、所定電圧が前記第１コンデンサに供給される。
【発明の効果】
【0007】
本開示によれば、スイッチング動作の再開に関わる出力電圧の安定化に寄与するスイッチング電源用回路及びスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の“２２”によって参照される軽負荷検出コンパレータは（図３参照）、軽負荷検出コンパレータ２２と表記されることもあるし、コンパレータ２２と略記されることもあり得るが、それらは全て同じものを指す。
【0010】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。ＩＣとは集積回路（Integrated Circuit）の略称である。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体を用いて形成されて良い。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。
【0011】
レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは厳密には信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは厳密には信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。
【0012】
任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。アップエッジをライジングエッジに読み替えて良い。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。ダウンエッジをフォーリングエッジに読み替えて良い。
【0013】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。
【0014】
任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。
【0015】
以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタ又はスイッチについて、トランジスタ又はスイッチがオン状態となっている期間をオン期間と称することがあり、トランジスタ又はスイッチがオフ状態となっている期間をオフ期間と称することがある。
【0016】
ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
【0017】
任意の回路素子、配線、ノードなど、回路を形成する複数の部位間についての接続とは、特に記述なき限り、電気的な接続を指すと解して良い。
【0018】
＜＜第１実施形態＞＞
本開示の第１実施形態を説明する。図１は、本開示の第１実施形態に係るスイッチング電源装置１の全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）である電源ＩＣ２と、電源ＩＣ２に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。スイッチング電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。
本開示の第１実施形態を説明する。図１は、本開示の第１実施形態に係るスイッチング電源装置１の全体構成図である。図１のスイッチング電源装置１は、スイッチング電源用回路（スイッチング電源用半導体装置）である電源ＩＣ２と、電源ＩＣ２に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、出力コンデンサとしてのコンデンサＣ１と、帰還抵抗としての抵抗Ｒ１及びＲ２と、コイルＬ１とが含まれる。スイッチング電源装置１は、外部から供給される入力電圧Ｖｉｎより所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置（ＤＣ／ＤＣコンバータ）として構成されている。出力端子ＯＵＴに出力電圧Ｖｏｕｔが生じる。即ち、出力端子ＯＵＴは出力電圧Ｖｏｕｔの印加端（出力電圧Ｖｏｕｔが加わる端子）である。出力電圧Ｖｏｕｔは出力端子ＯＵＴに接続された負荷ＬＤに供給される。
【0019】
入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。例えば入力電圧Ｖｉｎが１２Ｖであるとき、抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば３．３Ｖや５Ｖ）にて出力電圧Ｖｏｕｔを安定化させることができる。尚、出力端子ＯＵＴを介して負荷ＬＤに流れる電流を出力電流Ｉｏｕｔと称する。
【0020】
図２に電源ＩＣ２の外観斜視図を示す。電源ＩＣ２は、半導体基板上に形成された半導体集積回路を有する半導体チップと、半導体チップを収容する筐体（パッケージ）と、筐体から電源ＩＣ２の外部に対して露出する複数の外部端子と、を備えた電子部品である。半導体チップを樹脂にて構成された筐体（パッケージ）内に封入することで電源ＩＣ２が形成される。尚、図２に示される電源ＩＣ２の外部端子の数及び電源ＩＣ２の筐体の種類は例示に過ぎず、それらを任意に設計可能である。図１に示されるスイッチング回路ＭＭ及び主制御ブロック３が半導体集積回路に含まれる。
【0021】
図１では、電源ＩＣ２に設けられる複数の外部端子の一部として、入力端子ＩＮ、スイッチ端子ＳＷ、帰還端子ＦＢ、出力監視端子ＯＳ及びグランド端子ＧＮＤのみが示されているが（後述の図３等でも同様）、他の外部端子（例えばイネーブル端子、パワーグッド端子及びブート端子）も電源ＩＣ２に設けられる。
【0022】
電源ＩＣ２の外部構成について説明する。電源ＩＣ２の外部より入力電圧Ｖｉｎが入力端子ＩＮに供給される。スイッチ端子ＳＷと出力端子ＯＵＴとの間にコイルＬ１が直列に介在する。即ち、コイルＬ１の一端はスイッチ端子ＳＷに接続され、コイルＬ１の他端は出力端子ＯＵＴに接続される。また、出力端子ＯＵＴはコンデンサＣ１を介してグランドに接続される。更に、出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続される。また、出力監視端子ＯＳは出力端子ＯＵＴに接続される。故に出力監視端子ＯＳには出力電圧Ｖｏｕｔが加わる。グランド端子ＧＮＤはグランドに接続される。尚、コイルＬ１に流れる電流をコイル電流ＩＬと称する。
【0023】
電源ＩＣ２の内部構成について説明する。電源ＩＣ２は、スイッチング回路ＭＭと、スイッチング回路ＭＭを制御するための主制御ブロック３と、を備える。
【0024】
スイッチング回路ＭＭは、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタＭ１及びＭ２を備える。トランジスタＭ１及びＭ２は、入力端子ＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタＭ１がハイサイド側に設けられ、トランジスタＭ２がローサイド側に設けられる。具体的には、トランジスタＭ１のドレインは入力電圧Ｖｉｎの印加端である入力端子ＩＮに接続され、トランジスタＭ１のソース及びトランジスタＭ２のドレインはスイッチ端子ＳＷに共通接続される。トランジスタＭ２のソースはグランドに接続される。但し、トランジスタＭ２のソースとグランドとの間に電流検出用の抵抗が挿入される場合もある。
【0025】
トランジスタＭ１は出力トランジスタとして機能し、トランジスタＭ２は同期整流トランジスタとして機能する。コイルＬ１及びコンデンサＣ１は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、抵抗Ｒ１及びＲ２間の接続ノードに出力電圧Ｖｏｕｔの分圧である帰還電圧Ｖｆｂが生じる。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで帰還電圧Ｖｆｂが帰還端子ＦＢに入力される。
【0026】
トランジスタＭ１、Ｍ２のゲートには、駆動信号として夫々ゲート信号Ｇ１、Ｇ２が供給され、トランジスタＭ１及びＭ２はゲート信号Ｇ１及びＧ２に応じてオン、オフされる。ゲート信号Ｇ１がハイレベルであるとき、トランジスタＭ１はオン状態となり、ゲート信号Ｇ１がローレベルであるとき、トランジスタＭ１はオフ状態となる。同様に、ゲート信号Ｇ２がハイレベルであるとき、トランジスタＭ２はオン状態となり、ゲート信号Ｇ２がローレベルであるとき、トランジスタＭ２はオフ状態となる。基本的には、トランジスタＭ１及びＭ２が交互にオン、オフされるが、トランジスタＭ１及びＭ２が共にオフ状態に維持されることもある。即ち、スイッチング回路ＭＭの状態は、出力ハイ状態と、出力ロー状態と、Ｈｉ－Ｚ状態の何れかとなる。出力ハイ状態では、トランジスタＭ１、Ｍ２が夫々、オン状態、オフ状態である。出力ロー状態では、トランジスタＭ１、Ｍ２が夫々、オフ状態、オン状態である。Ｈｉ－Ｚ状態では、トランジスタＭ１及びＭ２が共にオフ状態である。トランジスタＭ１及びＭ２が共にオン状態とされることは無い。
【0027】
主制御ブロック３は、帰還電圧Ｖｆｂに基づきゲート信号Ｇ１及びＧ２のレベル制御を通じてトランジスタＭ１及びＭ２の夫々のオン／オフ状態を制御し、これによって出力端子ＯＵＴに帰還電圧Ｖｆｂに応じた出力電圧Ｖｏｕｔを発生させる。また、図１に示す如く、主制御ブロック３には出力電圧Ｖｏｕｔが与えられていても良い。主制御ブロック３は出力電圧Ｖｏｕｔに基づいて過電圧保護等を行いうる他、出力電圧Ｖｏｕｔを利用して後述のクランプ電圧を設定することもできる（詳細は後述）。
【0028】
尚、特に図示しないが、電源ＩＣ２には入力電圧Ｖｉｎに基づき内部電源電圧を生成する内部電源回路が設けられており、主制御ブロック３内の各回路は内部電源電圧を元に駆動する。また、ゲート信号Ｇ２はグランド電位を基準とする信号であるのに対し、ゲート信号Ｇ１はスイッチ端子ＳＷの電位を基準とする信号である。ローレベルのゲート信号Ｇ１はスイッチ端子ＳＷの電位を有し、ハイレベルのゲート信号Ｇ１はスイッチ端子ＳＷの電位から見て所定電圧だけ高い。ここにおける所定電圧はトランジスタＭ１のゲート閾電圧よりも大きい。周知のブートストラップ回路（不図示）を用いて、ゲート信号Ｇ１を生成するための昇圧電源を生成できる。
【0029】
また、ここでは、同期整流方式を用いることを想定しているが、スイッチング回路ＭＭにおいてダイオード整流方式を採用するようにして良い。ダイオード整流方式が採用される場合、スイッチング回路ＭＭからトランジスタＭ２が削除され、代わりに、アノードがグランドに接続され且つカソードがスイッチ端子ＳＷに接続された同期整流ダイオード（不図示）がスイッチング回路ＭＭに設けられる。
【0030】
図３に、スイッチング電源装置１の例としてのスイッチング電源装置１Ａの構成を示す。スイッチング電源装置１Ａには、電源ＩＣ２として電源ＩＣ２Ａが設けられる。電源ＩＣ２Ａには、スイッチング回路ＭＭと、主制御ブロック３として主制御ブロック３Ａが設けられる。スイッチング電源装置１、電源ＩＣ２、主制御ブロック３について上述した事項は、矛盾なき限り全て、スイッチング電源装置１Ａ、電源ＩＣ２Ａ、主制御ブロック３Ａにも適用される。
【0031】
主制御ブロック３Ａは、エラーアンプ１１と、位相補償回路１２と、電流センサ１３と、差動アンプ１４と、位相補償回路１５と、ランプ電圧生成回路１６と、コンパレータ（ＰＷＭコンパレータ）１７と、クランプ回路１８と、クランプ回路１９と、ロジック回路２０と、ドライバ２１と、軽負荷検出コンパレータ２２と、を備える。
【0032】
エラーアンプ１１は、電流出力型のトランスコンダクタンスアンプである。エラーアンプ１１は、反転入力端子、非反転入力端子及び出力端子を備える。エラーアンプ１１の出力端子を特に記号“１１ｏｕｔ”にて参照する。出力端子１１ｏｕｔは配線ＷＲ１に接続される。エラーアンプ１１の反転入力端子は帰還端子ＦＢに接続されて帰還電圧Ｖｆｂの供給を受ける。エラーアンプ１１の非反転入力端子には所定の基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１及び後述の基準電圧Ｖｒｅｆ２は、正の所定電圧値を有する直流電圧であり、電源ＩＣ２Ａ内の図示されない基準電圧生成回路にて生成される。
【0033】
エラーアンプ１１は、帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分に応じた電流信号Ｉ１を出力端子１１ｏｕｔから出力することで、帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分に応じた誤差電圧Ｖｅｒｒを配線ＷＲ１に発生させる。電流信号Ｉ１による電荷は配線ＷＲ１に対して入出力される。具体的には、エラーアンプ１１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも低いときには配線ＷＲ１の電位が上がるようエラーアンプ１１から配線ＷＲ１に向けて電流信号Ｉ１による電流を出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１よりも高いときには配線ＷＲ１の電位が下がるよう配線ＷＲ１からエラーアンプ１１に向けて電流信号Ｉ１による電流を引き込む。帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ１間の差分の絶対値が増大するにつれて、電流信号Ｉ１による電流の大きさも増大する。
【0034】
尚、電源ＩＣ２Ａの起動時において、０Ｖから基準電圧Ｖｒｅｆ１を超える電圧に向けて緩やかに上昇するソフトスタート電圧が電源ＩＣ２Ａ内で生成されて良い。この場合、エラーアンプ１１は、基準電圧Ｖｒｅｆ１とソフトスタート電圧の内、低い方の電圧を帰還電圧Ｖｆｂと比較して比較結果に基づき電流信号Ｉ１を生成する。但し、本実施形態では、ソフトスタート電圧が基準電圧Ｖｒｅｆ１よりも高くなった後の状態を考えるものとし、以下ではソフトスタート電圧の存在を無視する（後述の他の実施形態でも同様）。
【0035】
位相補償回路１２は、配線ＷＲ１とグランドとの間に設けられ、電流信号Ｉ１の入力を受けて誤差電圧Ｖｅｒｒの位相を補償する。位相補償回路１２は抵抗１２ａ及びコンデンサ１２ｂの直列回路を含む。具体的には抵抗１２ａの一端が配線ＷＲ１に接続され、抵抗１２ａの他端はノード１２ｃにてコンデンサ１２ｂの一端に接続される。コンデンサ１２ｂの他端はグランドに接続される。抵抗１２ａの抵抗値及びコンデンサ１２ｂの静電容量値を適切に設定することにより誤差電圧Ｖｅｒｒの位相を補償して出力帰還ループの発振を防ぐことができる。
【0036】
電流センサ１３は、コイルＬ１に流れるコイル電流ＩＬを所定のタイミングでサンプリングし、サンプリングしたコイル電流ＩＬの値を示す電流検出信号Ｉｓｎｓを出力する。電流検出信号Ｉｓｎｓは電圧信号であるため、電流検出信号Ｉｓｎｓが表す電圧を、電圧Ｉｓｎｓと称することがある。スイッチ端子ＳＷから出力端子ＯＵＴに向かう向きのコイル電流ＩＬの極性は正であり、出力端子ＯＵＴからスイッチ端子ＳＷに向かう向きのコイル電流ＩＬの極性は負であるとする。コイル電流ＩＬが負側から正側に向かうにつれて電圧Ｉｓｎｓは上昇する。故に、コイル電流ＩＬが正であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは上昇し、コイル電流ＩＬが負であるときにはコイル電流ＩＬの大きさが増大するにつれて電圧Ｉｓｎｓは低下する。例えば、電流センサ１３は、トランジスタＭ２のソースとグランドとの間に設けられたセンス抵抗を有し、トランジスタＭ２がオンとされている期間においてセンス抵抗の電圧降下をサンプリングすることで電圧Ｉｓｎｓを生成する。即ち、トランジスタＭ２に流れる電流を検出することを通じてコイル電流ＩＬを検出することができる。但し、電流センサ１３は、トランジスタＭ１に流れる電流を検出することを通じて又はコイルＬ１に流れる電流を直接検出することを通じて電圧Ｉｓｎｓを生成するようにしても良い。
【0037】
差動アンプ１４も、エラーアンプ１１と同様、電流出力型のトランスコンダクタンスアンプである。差動アンプ１４は、反転入力端子、非反転入力端子及び出力端子を備える。差動アンプ１４の出力端子を特に記号“１４ｏｕｔ”にて参照する。出力端子１４ｏｕｔは配線ＷＲ２に接続される。差動アンプ１４の非反転入力端子は配線ＷＲ１に接続されて誤差電圧Ｖｅｒｒの供給を受け、差動アンプ１４の反転入力端子には電圧Ｉｓｎｓが供給される。
【0038】
差動アンプ１４は、誤差電圧Ｖｅｒｒ及び電圧Ｉｓｎｓ間の差分に応じた電流信号Ｉ２を出力端子１４ｏｕｔから出力することで、誤差電圧Ｖｅｒｒ及び電圧Ｉｓｎｓ間の差分に応じた対比電圧Ｖｃを配線ＷＲ２に発生させる。電流信号Ｉ２による電荷は、配線ＷＲ２に対して入出力される。具体的には、差動アンプ１４は、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも高いときには配線ＷＲ２の電位が上がるよう差動アンプ１４から配線ＷＲ２に向けて電流信号Ｉ２による電流を出力し、誤差電圧Ｖｅｒｒが電圧Ｉｓｎｓよりも低いときには配線ＷＲ２の電位が下がるよう配線ＷＲ２から差動アンプ１４に向けて電流信号Ｉ２による電流を引き込む。誤差電圧Ｖｅｒｒ及び電圧Ｉｓｎｓ間の差分の絶対値が増大するにつれて、電流信号Ｉ２による電流の大きさも増大する。
【0039】
位相補償回路１５は、配線ＷＲ２とグランドとの間に設けられ、電流信号Ｉ２の入力を受けて対比電圧Ｖｃの位相を補償する。位相補償回路１５は抵抗１５ａ及びコンデンサ１５ｂの直列回路を含む。具体的には抵抗１５ａの一端が配線ＷＲ２に接続され、抵抗１５ａの他端はノード１５ｃにてコンデンサ１５ｂの一端に接続される。コンデンサ１５ｂの他端はグランドに接続される。抵抗１５ａの抵抗値及びコンデンサ１５ｂの静電容量値を適切に設定することにより対比電圧Ｖｃの位相を補償して出力帰還ループの発振を防ぐことができる。
【0040】
ランプ電圧生成回路１６は、所定のＰＷＭ周期にて周期的に電圧値が変化するランプ電圧Ｖｒａｍｐを生成する。ＰＷＭ周期は後述のＰＷＭ周波数の逆数に相当する。ランプ電圧Ｖｒａｍｐは、例えば三角波又はのこぎり波の電圧波形を持つ。ここでは、図４に示す如く、ランプ電圧Ｖｒａｍｐの値は、所定の下限電圧値Ｖｒａｍｐ＿ＭＩＮから所定の上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの間で変動するものとする。即ち、下限電圧値Ｖｒａｍｐ＿ＭＩＮから上限電圧値Ｖｒａｍｐ＿ＭＡＸまでの範囲がランプ電圧Ｖｒａｍｐの変動範囲（可変範囲）であり、“Ｖｒａｍｐ＿ＭＡＸ＞Ｖｒａｍｐ＿ＭＩＮ≧０”である。ランプ電圧Ｖｒａｍｐの変動の周期はＰＷＭ周期（換言すればＰＷＭ制御の周期）であり、各ＰＷＭ周期において、ランプ電圧Ｖｒａｍｐは、下限電圧値Ｖｒａｍｐ＿ＭＩＮを起点に時間経過と共に線型的に単調増加し、上限電圧値Ｖｒａｍｐ＿ＭＡＸに達すると瞬時に下限電圧値Ｖｒａｍｐ＿ＭＩＮに戻るものとする。
【0041】
コンパレータ１７の非反転入力端子は配線ＷＲ２に接続されて対比電圧Ｖｃの供給を受ける。コンパレータ１７の反転入力端子にはランプ電圧生成回路１６からのランプ電圧Ｖｒａｍｐが供給される。コンパレータ１７は、対比電圧Ｖｃをランプ電圧Ｖｒａｍｐと比較して比較結果を示すパルス幅変調信号である信号Ｓｐｗｍを出力する。信号Ｓｐｗｍは、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも高い期間においてハイレベルとなり、対比電圧Ｖｃがランプ電圧Ｖｒａｍｐよりも低い期間においてローレベルとなる。
【0042】
クランプ回路１８は配線ＷＲ１に接続される。クランプ回路１８は配線ＷＲ１における誤差電圧Ｖｃｍｐの可変範囲に制限（上限及び下限）を設ける。誤差電圧Ｖｃｍｐの可変範囲に制限が設けられることで、コイル電流ＩＬの可変範囲が制限される。クランプ回路１８はノード１２ｃにも接続される。またクランプ回路１９はノード１５ｃに接続される。クランプ回路１８及び１９の動作はロジック回路２０により制御される。クランプ回路１８及び１９によるノード１２ｃ及び１５ｃへの作用については後述される。
【0043】
ロジック回路２０は、コンパレータ１７からの信号Ｓｐｗｍに基づきドライバ２１を制御することでゲート信号Ｇ１及びＧ２を制御する。ドライバ２１は、ロジック回路２０の制御の下、信号Ｓｐｗｍに基づくゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２に供給し、これによってスイッチング回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、信号Ｓｐｗｍに基づきトランジスタＭ１及びＭ２が交互にオン、オフされる。エラーアンプ１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ１を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。
【0044】
図５に示す如く、各ＰＷＭ周期において信号Ｓｐｗｍのハイレベル期間と信号Ｓｐｗｍのローレベル期間とが発生し、ＰＷＭ周波数にてＰＷＭ制御が行われる。ＰＷＭ制御では、対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ間の高低関係の切り替わりに基づきＰＷＭ周波数でスイッチング回路ＭＭ（トランジスタＭ１及びＭ２）がスイッチング動作される。即ちＰＷＭ制御では、トランジスタＭ１及びＭ２が信号Ｓｐｗｍに基づきＰＷＭ周期にて交互にオン、オフされる。
【0045】
より具体的にはＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍのハイレベル期間では、ハイレベルのゲート信号Ｇ１、ローレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オン状態、オフ状態となる（即ちスイッチング回路ＭＭが出力ハイ状態となる）。出力ハイ状態では、トランジスタＭ１及びコイルＬ１を通じ出力電圧Ｖｏｕｔの印加端（ＯＵＴ）に向けて入力電圧Ｖｉｎに基づく電流が流れる。逆に、ＰＷＭ制御において（ＰＷＭ制御によるスイッチング動作において）、信号Ｓｐｗｍのローレベル期間では、ローレベルのゲート信号Ｇ１、ハイレベルのゲート信号Ｇ２が、夫々、トランジスタＭ１、Ｍ２のゲートに供給されることで、トランジスタＭ１、Ｍ２が、夫々、オフ状態、オン状態となる（即ちスイッチング回路ＭＭが出力ロー状態となる）。出力ロー状態では、トランジスタＭ２及びコイルＬ１を通じコイルＬ１の蓄積エネルギに基づく電流が流れる。尚、貫通電流の発生を確実に防止するべく、トランジスタＭ１がオン状態とされる期間とトランジスタＭ２がオン状態とされる期間との間に、トランジスタＭ１及びＭ２が共にオフ状態されるデッドタイムが挿入されて良い。
【0046】
上述の如く、スイッチング電源装置１Ａでは、出力電圧Ｖｏｕｔとコイル電流ＩＬの双方に基づき出力帰還制御を行う電流モード制御方式が採用されている。コイル電流ＩＬに応じた電圧Ｉｓｎｓが差動アンプ１４に帰還入力されており、差動アンプ１４の作用により、誤差電圧Ｖｅｒｒが上昇するとコイル電流ＩＬが増大し、誤差電圧Ｖｅｒｒが低下するとコイル電流ＩＬが減少する。
【0047】
尚、特に図示しないが、電源ＩＣ２Ａには、逆流電流を検出するための逆流検出回路及び各種異常を検出するための異常検出回路が設けられており、ロジック回路２０は、逆流検出回路及び異常検出回路の検出結果も考慮してゲート信号Ｇ１及びＧ２を制御する。逆流電流とはスイッチ端子ＳＷからトランジスタＭ２を通じてグランドに向かう電流である。トランジスタＭ２のオン期間中においてスイッチ電圧Ｖｓｗをグランド電位と比較することにより、逆流電流の有無を検出可能である。異常検出回路として、ＳＣＰ回路、ＯＶＰ回路、ＵＶＬＯ回路及びＴＳＤ回路などを設けておくことができる。ＳＣＰ回路は、帰還電圧Ｖｆｂに基づき出力端子ＯＵＴのグランドへの短絡の有無を検出する。ＯＶＰ回路は、帰還電圧Ｖｆｂに基づき出力電圧Ｖｏｕｔが過電圧状態にあるかを検出する。ＵＶＬＯ回路は入力電圧Ｖｉｎが低すぎる低電圧異常の有無を入力電圧Ｖｉｎに基づいて検出する。ＴＳＤ回路は電源ＩＣ２Ａの温度異常の有無を検出する。
【0048】
軽負荷検出コンパレータ２２は軽負荷状態を検出するための比較器である。軽負荷状態とは、出力電流Ｉｏｕｔが十分に小さい状態に相当する。軽負荷検出コンパレータ２２は、自身の非反転入力端子に入力される帰還電圧Ｖｆｂと自身の反転入力端子に入力される基準電圧Ｖｒｅｆ２とを比較して、その比較結果を示す制御信号ＳＬＰ（スリープ制御信号）を出力する。この比較においてはヒステリシスが設定されている。帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも低く制御信号ＳＬＰがローレベルである状態を起点として、コンパレータ２２は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２よりも高くなるとハイレベルの制御信号ＳＬＰを出力し、その後、帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）よりも低くなると制御信号ＳＬＰのレベルをハイレベルからローレベルに切り替える。電圧（Ｖｒｅｆ２－ΔＨＹＳ２）は基準電圧Ｖｒｅｆ２よりも正のヒステリシス電圧ΔＨＹＳ２だけ低い電圧である。
【0049】
基準電圧Ｖｒｅｆ１と比べて電圧（Ｖｒｅｆ２－ΔＨＹＳ２）の方が高くて良い。そうすると、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１と一致しているときに出力電圧Ｖｏｕｔが所定の目標電圧Ｖｔｇにて安定化されるのであるから、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを相応に超えているときに限り、制御信号ＳＬＰがハイレベルとなる。但し、基準電圧Ｖｒｅｆ１と電圧（Ｖｒｅｆ２－ΔＨＹＳ２）とが一致していても良い。
【0050】
制御信号ＳＬＰはロジック回路２０に与えられる。ロジック回路２０は、制御信号ＳＬＰに基づき電源ＩＣ２Ａの動作モード（以下単に動作モードと称する）を通常モード又はスリープモードに設定できる。
【0051】
図６に、出力電圧Ｖｏｕｔ、制御信号ＳＬＰ、スイッチング動作及び動作モードの関係の例を示す。出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨと一致するときに帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ２と一致し、且つ、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＬと一致するときに帰還電圧Ｖｆｂが電圧（Ｖｒｅｆ２－ΔＨＹＳ２）と一致するものとする。ここで“ＶｔｈＨ＞ＶｔｈＬ＞Ｖｔｇ”である。但し、“ＶｔｈＬ＝Ｖｔｇ”であり得る。
【0052】
電源ＩＣ２の起動を経て出力電圧Ｖｏｕｔが目標電圧Ｖｔｇに達した後、出力電流Ｉｏｕｔが十分に大きい状態を起点に動作モードの切り替えを説明する。出力電流Ｉｏｕｔが十分に大きく、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇにて安定化している安定化状態では制御信号ＳＬＰがローレベルにある。安定化状態においてローレベルの制御信号ＳＬＰに基づきロジック回路２０は動作モードを通常モードに設定する。電源ＩＣ２Ａ内の各回路について上述した各動作は、動作モードが通常モードに設定されているときの動作である。通常モードでは、信号Ｓｐｗｍに基づき上述のスイッチング動作が実行される。
【0053】
安定化状態から軽負荷状態に移行した後、ローレベルの制御信号ＳＬＰに基づきスイッチング動作が継続されると、出力電圧Ｖｏｕｔが目標電圧Ｖｔｇを超えて上昇して所定電圧ＶｔｈＨに達し、この際、制御信号ＳＬＰにアップエッジが生じる。ロジック回路２０は、制御信号ＳＬＰのアップエッジを契機に動作モードを通常モードからスリープモードに切り替える。スリープモードにおいて、ロジック回路２０は、スイッチング動作を停止させるスリープ制御（スイッチング停止制御）を行う。スイッチング動作の停止とは、信号Ｓｐｗｍに依らず、ゲート信号Ｇ１及びＧ２の双方をローレベルに維持することでトランジスタＭ１及びＭ２の双方をオフ状態に維持することを指す。
【0054】
その後、出力電圧Ｖｏｕｔが所定電圧ＶｔｈＬ以下にまで低下すると制御信号ＳＬＰにダウンエッジが生じる。ロジック回路２０は、制御信号ＳＬＰのダウンエッジを契機に動作モードをスリープモードから通常モードに切り替える。この際、軽負荷状態が維持されているならば、通常モードへの切り替えに伴ってスイッチング動作が再開されるものの、短時間で出力電圧Ｖｏｕｔが所定電圧ＶｔｈＨに達することになる。結果、軽負荷状態が維持されている間は、スイッチング動作の停止及び再開が繰り返されて出力電圧Ｖｏｕｔが概ね電圧ＶｔｈＨ及びＶｔｈＬ間を往復することになる。このような制御により、軽負荷時にスイッチング動作が間欠的に実行されることになりスイッチングロスの低減を通じて効率の向上が図られる。
【0055】
ロジック回路２０は、主制御ブロック３Ａ内の各回路の駆動又は非駆動を制御できる。通常モードにおいて、ロジック回路２０は、主制御ブロック３Ａ内の全回路を駆動させて帰還電圧Ｖｆｂ及びコイル電流ＩＬに応じたスイッチング動作を実現する。スリープモードにおいて、ロジック回路２０は、電流センサ１３、ランプ電圧生成回路１６及びコンパレータ１７の駆動を停止させると良く、これにより消費電力の低減が図られる。加えて、スリープモードにおいて、ロジック回路２０は、エラーアンプ１１及び差動アンプ１４の駆動を停止させることで、消費電力の更なる低減を図る。
【0056】
即ち、ロジック回路２０は、通常モードではアンプ１１及び１４を駆動させつつスイッチング動作を実行し、スリープモードではアンプ１１及び１４の駆動停止を伴ってスイッチング動作を停止する。但し、スリープモードから通常モードに復帰させる場合、何ら工夫を施さなければ、復帰直後の出力デューティが不適正となって、出力電圧Ｖｏｕｔの安定化（目標電圧Ｖｔｇへの安定化）に時間がかかる場合がある。例えば、復帰直後の出力デューティが低すぎると、復帰直後において出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより大きく下回るといったことが生じ得る。尚、出力デューティとは、各ＰＷＭ周期において、ＰＷＭ周期の長さに対する、出力ハイ状態の期間の長さ（即ち信号Ｓｐｗｍのハイレベル期間の長さ）の割合を指す。
【0057】
電源ＩＣ２Ａでは、このような不都合の解消に寄与する技術が適用されている。第１実施形態は、以下の実施例ＥＸ１＿１～ＥＸ１＿６を含み、各実施例の中で上記不都合の解消に関わる技術又は変形技術等を説明する。第１実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例ＥＸ１＿１～ＥＸ１＿６に適用される。但し、各実施例において、第１実施形態で上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例ＥＸ１＿１～ＥＸ１＿６の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
【0058】
［実施例ＥＸ１＿１］
実施例ＥＸ１＿１を説明する。出力電圧Ｖｏｕｔに応じて適正な出力デューティは相違する。一方で、出力デューティは対比電圧Ｖｃに依存する。これを考慮し、実施例ＥＸ１＿１では、スリープモードから通常モードへの復帰する際、クランプ回路１９から出力電圧Ｖｏｕｔに応じた電圧をコンデンサ１５ｂに供給する。
実施例ＥＸ１＿１を説明する。出力電圧Ｖｏｕｔに応じて適正な出力デューティは相違する。一方で、出力デューティは対比電圧Ｖｃに依存する。これを考慮し、実施例ＥＸ１＿１では、スリープモードから通常モードへの復帰する際、クランプ回路１９から出力電圧Ｖｏｕｔに応じた電圧をコンデンサ１５ｂに供給する。
【0059】
図７にクランプ回路１９の内部構成を示す。図７のクランプ回路１９は、電圧供給回路１９ａとスイッチ１９ｂとを備える。電圧供給回路１９ａは出力電圧Ｖｏｕｔに応じたクランプ電圧Ｖｃｌｍｐ２を生成し、自身の出力端子からクランプ電圧Ｖｃｌｍｐ２を出力する。クランプ電圧Ｖｃｌｍｐ２は出力電圧Ｖｏｕｔに比例する電圧であって良い。即ち、“Ｖｃｌｍｐ２＝ｋ×Ｖｏｕｔ”であって良い。ｋは固定された正の係数（例えば１未満の係数）である。電圧供給回路１９ａの出力端子とノード１５ｃとの間にスイッチ１９ｂが直列に挿入される。スイッチ１９ｂがオンであるときにのみ電圧供給回路１９ａの出力端子とノード１５ｃとが導通して、電圧供給回路１９ａから出力されるクランプ電圧Ｖｃｌｍｐ２がノード１５ｃに加わる。スイッチ１９ｂがオフであれば、電圧供給回路１９ａの出力端子とノード１５ｃは遮断されて、電圧供給回路１９ａの出力端子及びノード１５ｃ間に電流は流れない。
【0060】
ロジック回路２０はスイッチ１９ｂの状態を制御する。ロジック回路２０は原則としてスイッチ１９ｂをオフ状態に維持し、スリープモードから通常モードへ復帰する際にのみ、スイッチ１９ｂを所定のクランプ時間Ｔｃｌｍｐ２だけオン状態とする。スイッチ１９ｂのターンオンを経てノード１５ｃの電圧がクランプ電圧Ｖｃｌｍｐ２に達した後に、スイッチ１９ｂがターンオフされるよう、クランプ時間Ｔｃｌｍｐ２が定められる。
【0061】
クランプ回路１９の機能により、通常モードへの復帰直後の出力デューティの適正化が見込めるが、このとき、誤差電圧Ｖｅｒｒが不定であると誤差電圧Ｖｅｒｒによっては、出力電圧Ｖｏｕｔの安定化（目標電圧Ｖｔｇへの安定化）に時間がかかる場合がある。これを考慮し、スリープモードから通常モードへの復帰する際、クランプ回路１８から適正なクランプ電圧Ｖｃｌｍｐ１をコンデンサ１２ｂに供給する。
【0062】
図８にクランプ回路１８の内部構成を示す。図８のクランプ回路１８は、電圧源１８ａとスイッチ１８ｂとを備える。尚、上述したようにクランプ回路１８は配線ＷＲ１にも接続されるが、その様子は図８では示されていない。電圧源１８ａは予め定められた固定電圧値を有するクランプ電圧Ｖｃｌｍｐ１を生成し、自身の出力端子からクランプ電圧Ｖｃｌｍｐ１を出力する。電圧源１８ａの出力端子とノード１２ｃとの間にスイッチ１８ｂが直列に挿入される。スイッチ１８ｂがオンであるときにのみ電圧源１８ａの出力端子とノード１２ｃとが導通して、電圧源１８ａから出力されるクランプ電圧Ｖｃｌｍｐ１がノード１２ｃに加わる。スイッチ１８ｂがオフであれば、電圧源１８ａの出力端子とノード１２ｃは遮断されて、電圧源１８ａの出力端子及びノード１２ｃ間に電流は流れない。
【0063】
ロジック回路２０はスイッチ１８ｂの状態を制御する。ロジック回路２０は原則としてスイッチ１８ｂをオフ状態に維持し、スリープモードから通常モードへ復帰する際にのみ、スイッチ１８ｂを所定のクランプ時間Ｔｃｌｍｐ１だけオン状態とする。スイッチ１８ｂのターンオンを経てノード１２ｃの電圧がクランプ電圧Ｖｃｌｍｐ１に達した後に、スイッチ１８ｂがターンオフされるよう、クランプ時間Ｔｃｌｍｐ１が定められる。
【0064】
本実施例によれば、通常モードへの復帰後において、出力電圧Ｖｏｕｔを速やかに目標電圧Ｖｔｇに安定化させることができる。
【0065】
［実施例ＥＸ１＿２］
実施例ＥＸ１＿２を説明する。図９に差動アンプ１４の内部ブロック図を示す。差動アンプ１４は、電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じた差分検出信号を生成する差動入力段１４ａと、差分検出信号に応じた電流信号Ｉ２を生成して配線ＷＲ２に出力するための出力段１４ｂと、配線ＷＲ２に接続された出力スイッチ１４ｃと、を備える。出力スイッチ１４ｃは出力端子１４ｏｕｔと出力段１４ｂとの間に直列に挿入される。このため、電流信号Ｉ２は出力スイッチ１４ｃがオンであるときにのみ、出力端子１４ｏｕｔを介して配線ＷＲ２に伝達される。
実施例ＥＸ１＿２を説明する。図９に差動アンプ１４の内部ブロック図を示す。差動アンプ１４は、電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じた差分検出信号を生成する差動入力段１４ａと、差分検出信号に応じた電流信号Ｉ２を生成して配線ＷＲ２に出力するための出力段１４ｂと、配線ＷＲ２に接続された出力スイッチ１４ｃと、を備える。出力スイッチ１４ｃは出力端子１４ｏｕｔと出力段１４ｂとの間に直列に挿入される。このため、電流信号Ｉ２は出力スイッチ１４ｃがオンであるときにのみ、出力端子１４ｏｕｔを介して配線ＷＲ２に伝達される。
【0066】
ロジック回路２０は出力スイッチ１４ｃの状態を制御する。ロジック回路２０は、通常モードにおいて出力スイッチ１４ｃをオン状態に制御する。出力スイッチ１４ｃがオンであるとき（従って通常モードにおいて）、差動アンプ１４は、電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じ出力スイッチ１４ｃを通じて電流信号Ｉ２による電流（正又は負の電荷）を配線ＷＲ２に供給し、これによって電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じた対比電圧Ｖｃを配線ＷＲ２に発生させる。
【0067】
ロジック回路２０は、スリープモードにおいて出力スイッチ１４ｃをオフ状態に制御する。出力スイッチ１４ｃがオフであるとき（従ってスリープモードにおいて）、差動アンプ１４と配線ＷＲ２との間の電流は遮断される。
【0068】
より具体的には、通常モードにおいて、出力段１４ｂは、電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じたソース電流（正の出力電荷）を、オン状態の出力スイッチ１４ｃを通じて配線ＷＲ２に供給することで対比電圧Ｖｃを上昇させる。或いは、通常モードにおいて、出力段１４ｂは、電圧Ｖｅｒｒ及びＩｓｎｓ間の差分に応じたシンク電流（正の入力電荷）をオン状態の出力スイッチ１４ｃを通じて配線ＷＲ２から引き込むことで対比電圧Ｖｃを低下させる。差動アンプ１４には、通常モードにおいて配線ＷＲ２に対するソース電流及びシンク電流を発生させるための電流発生回路が設けられる。当該電流発生回路は出力段１４ｂに含まれる。そうすると、電流発生回路と配線ＷＲ２との間に出力スイッチ１４ｃが設けられることになる。
【0069】
動作モードが通常モードからスリープモードに移行すると、ロジック回路２０の制御の下、差動アンプ１４の電流発生回路の駆動は停止される。スリープモードから通常モードに復帰する際、差動アンプ１４の電流発生回路が起動されるが、この際、差動アンプ１４では、電流発生回路を起動させてから出力スイッチ１４ｃをターンオンさせる。
【0070】
図１０に差動アンプ１４の回路例を示す。図１０の差動アンプ１４は、符号１４１～１４９、ＳＷ１及びＳＷ２にて参照される各部品を備える。図１０の回路では、部品１４１～１４３にて差動入力段１４ａが構成され、部品１４４～１４９にて出力段１４ｂが構成され、部品ＳＷ１及びＳＷ２にて出力スイッチ１４ｃが構成される。差動アンプ１４における電流発生回路は部品１４４～１４９を含んで構成される。部品１４１、１４２、１４８及び１４９はＮチャネル型のＭＯＳＦＥＴであり、部品１４４～１４７はＰチャネル型のＭＯＳＦＥＴである。トランジスタ１４１及び１４２は互いに同じ特性を有するトランジスタとして構成される。トランジスタ１４４及び１４５は互いに同じ特性を有するトランジスタとして構成される。トランジスタ１４６及び１４７は互いに同じ特性を有するトランジスタとして構成される。トランジスタ１４８及び１４９は互いに同じ特性を有するトランジスタとして構成される。部品１４３は定電流源である。部品ＳＷ１はソース用スイッチであり、部品ＳＷ２はシンク用スイッチである。部品ＳＷ１及びＳＷ２は、夫々、Ｐチャネル型のＭＯＳＦＥＴ及びＮチャネル型のＭＯＳＦＥＴにて構成される。故に、以下では、部品ＳＷ１及びＳＷ２はトランジスタＳＷ１及びＳＷ２と称され得る。
【0071】
トランジスタ１４１及び１４２のゲートは、夫々、差動アンプ１４の非反転入力端子、反転入力端子に接続される。トランジスタ１４１及び１４２のソース同士は共通接続される。トランジスタ１４１及び１４２により差動アンプ１４の差動入力対が形成される。定電流源１４３は、トランジスタ１４１及び１４２のソース同士が接続されるノードからグランドに向けて定電流を流すよう構成される。
【0072】
トランジスタ１４４及び１４５の各ソースには電源電圧Ｖｄｄが印加される。電源電圧Ｖｄｄは電源ＩＣ２Ａ内で生成される内部電源電圧である。電源電圧Ｖｄｄは正の直流電圧値を有する。トランジスタ１４４及び１４５のゲートには共通の電圧Ｖｂ１が印加される。トランジスタ１４１のドレインはトランジスタ１４４のドレイン及びトランジスタ１４６のソースに接続される。トランジスタ１４２のドレインはトランジスタ１４５のドレイン及びトランジスタ１４７のソースに接続される。トランジスタ１４６及び１４７のゲートには共通の電圧Ｖｂ２が印加される。
【0073】
トランジスタ１４６のドレインは、トランジスタ１４８のドレイン及びゲートとトランジスタ１４９のゲートとに共通接続される。トランジスタ１４８及び１４９の各ソースはグランドに接続される。トランジスタ１４７のドレインはトランジスタＳＷ１のソースに接続される。トランジスタ１４９のドレインはトランジスタＳＷ２のソースに接続される。トランジスタＳＷ１及びＳＷ２の各ドレインは出力端子１４ｏｕｔに共通接続される。
【0074】
通常モードにおいて図１０の差動アンプ１４は通常動作状態となる。差動アンプ１４の通常動作状態において、定電流源１４３が駆動して定電流が発生し、且つ、トランジスタ１４４～１４７の各ゲートに適正なバイアス電圧が加えられ、且つ、トランジスタＳＷ１及びＳＷ２がオン状態である。トランジスタ１４４～１４７の各ゲートに適正なバイアス電圧が加えられるとは、“Ｖｄｄ＞Ｖｂ１”且つ“Ｖｄｄ＞Ｖｂ２”が成立してトランジスタ１４４～１４７の各チャネルに電流が流れ得る状態を指す。差動アンプ１４の通常動作状態において、トランジスタ１４８及び１４９から成るカレントミラー回路はトランジスタ１４８及び１４９のドレイン電流値が互いに一致するように動作する。
【0075】
差動アンプ１４の通常動作状態において、非反転入力端子及び反転入力端子間に電位差が無い平衡状態では、トランジスタ１４１及び１４２のドレイン電流値は互いに一致する。このため、トランジスタ１４６及び１４７のドレイン電流値が互いに一致し、結果、トランジスタ１４７のドレイン電流は全てトランジスタ１４９を通じてグランドに流れる。故に、出力端子１４ｏｕｔを介した電流の流れは生じず、差動アンプ１４及び配線ＷＲ２間に電荷の入出力は発生しない。
【0076】
差動アンプ１４の通常動作状態において、非反転入力端子の電位が反転入力端子の電位よりも高い第１非平衡状態では（即ち“Ｖｅｒｒ＞Ｉｓｎｓ”の状態では）、トランジスタ１４６のドレイン電流よりもトランジスタ１４７のドレイン電流の方が大きくなる。トランジスタ１４６のドレイン電流値は、トランジスタ１４８のドレイン電流値及びトランジスタ１４９のドレイン電流値の夫々と等しいので、通常動作状態における第１非平衡状態ではトランジスタＳＷ１及び出力端子１４ｏｕｔを通じて配線ＷＲ２にソース電流（正の出力電荷）が供給される。ソース電流の大きさは、非反転入力端子及び反転入力端子間の電位差に依存する。
【0077】
差動アンプ１４の通常動作状態において、反転入力端子の電位が非反転入力端子の電位よりも高い第２非平衡状態では（即ち“Ｖｅｒｒ＜Ｉｓｎｓ”の状態では）、トランジスタ１４７のドレイン電流よりもトランジスタ１４６のドレイン電流の方が大きくなる。そうすると、通常動作状態における第２非平衡状態では配線ＷＲ２から出力端子１４ｏｕｔ及びトランジスタＳＷ２を通じてシンク電流（正の入力電荷）が引き込まれる。シンク電流の大きさは、非反転入力端子及び反転入力端子間の電位差に依存する。
【0078】
図１１を参照して、スリープモードから通常モードへの復帰時におけるシーケンスを説明する。今、時刻ｔＡ１に至る前において制御信号ＳＬＰがハイレベルに維持されており、結果、時刻ｔＡ１に至るまでは動作モードがスリープモードであるとする。そして、時刻ｔＡ１にて制御信号ＳＬＰにダウンエッジが生じたとする。ロジック回路２０は、制御信号ＳＬＰに基づき、復帰制御信号である制御信号ＷＡＫ１と出力開放制御信号である制御信号ＷＡＫ２と、を生成する。制御信号ＷＡＫ１及びＷＡＫ２は、制御信号ＳＬＰと同様、ローレベル及びハイレベルの何れかの信号レベルをとる二値化信号である。
【0079】
ロジック回路２０は制御信号ＳＬＰのハイレベル期間において制御信号ＷＡＫ１をローレベルとする。従って、制御信号ＷＡＫ１のローレベル期間における動作モードはスリープモードである。ロジック回路２０は制御信号ＳＬＰのローレベル期間において制御信号ＷＡＫ１をハイレベルとする。故に、時刻ｔＡ１にて制御信号ＷＡＫ１にアップエッジが生じる。制御信号ＳＬＰのハイレベル期間において制御信号ＷＡＫ２はローレベルである。ロジック回路２０は、制御信号ＳＬＰのタウンエッジタイミングから所定時間Δｔ１が経過した時刻ｔＡ２において制御信号ＷＡＫ２にアップエッジを生じさせる。
【0080】
差動アンプ１４の状態は、制御信号ＷＡＫ１及びＷＡＫ２に基づき、停止状態、準備状態及び通常動作状態の何れとなる。
【0081】
スリープモードでは（即ち制御信号ＷＡＫ１のローレベル期間）では、差動アンプ１４の状態は停止状態である。差動アンプ１４の停止状態では、差動アンプ１４内で電流を発生させる回路が全て停止する。図１０の回路であれば、差動アンプ１４の停止状態において、定電流源１４３が駆動停止し、且つ、電源電圧Ｖｄｄと同じ電圧が電圧Ｖｂ１及びＶｂ２に設定されることでトランジスタ１４４～１４９に電流が流れない。即ち、差動アンプ１４の停止状態において（従ってスリープモードにおいて）、差動アンプ１４における電流発生回路は駆動を停止している。これにより省電力化が図られる。また、差動アンプ１４の停止状態において（従ってスリープモードにおいて）、トランジスタＳＷ１及びＳＷ２はオフ状態に保たれる。
【0082】
制御信号ＷＡＫ１のアップエッジを契機に差動アンプ１４の状態は停止状態から準備状態に遷移する。差動アンプ１４の準備状態では、定電流源１４３が駆動する（即ち定電流源１４３が定電流を発生させる）と共にトランジスタ１４４～１４７の各ゲートに適正なバイアス電圧が加えられる。つまり、時刻ｔＡ１を起点に差動入力段１４ａ及び出力段１４ｂが起動する。但し、時刻ｔＡ１の後、差動入力段１４ａ及び出力段１４ｂの状態が安定するには或る程度の時間が必要であり、差動入力段１４ａ及び出力段１４ｂの状態の安定に必要な時間として所定時間Δｔ１が確保される。また、差動アンプ１４の準備状態ではトランジスタＳＷ１及びＳＷ２はオフ状態に保たれる。このため、差動入力段１４ａ及び出力段１４ｂが不安定な状態のまま差動アンプ１４及び配線ＷＲ２間で電荷がやり取りされることが防止される。
【0083】
制御信号ＷＡＫ１のアップエッジの後、制御信号ＷＡＫ２にアップエッジが生じると、差動アンプ１４の状態は準備状態から通常動作状態に遷移する。つまり、時刻ｔＡ１及びｔＡ２間において差動アンプ１４の状態は準備状態にあり、時刻ｔＡ２にてトランジスタＳＷ１及びＳＷ２がターンオンすることで差動アンプ１４の状態が通常動作状態に遷移する。制御信号ＷＡＫ２に基づく互いに異なる２つのゲート信号をトランジスタＳＷ１及びＳＷ２のゲートに供給することで、トランジスタＳＷ１及びＳＷ２のオン、オフを制御すれば良い。
【0084】
クランプ回路１８及び１９におけるスイッチ１８ｂ及び１９ｂは（図８及び図７参照）、例えば、制御信号ＷＡＫ１がハイレベルであって且つ制御信号ＷＡＫ２がローレベルである期間においてのみオン状態とされる。この場合、時刻ｔＡ１及びｔＡ２間の期間の全部においてスイッチ１８ｂ及び１９ｂがオンされることになる。但し、時刻ｔＡ１及びｔＡ２間の期間の内、一部の期間においてのみスイッチ１８ｂ及び１９ｂをオンとするようにしても良い。例えば、ロジック回路２０は、制御信号ＷＡＫ１のアップエッジに基づき時刻ｔＡ１にてスイッチ１８ｂ及び１９ｂをターンオンし、その後、時刻ｔＡ２に至る前にスイッチ１８ｂ及び１９ｂをターンオフさせても良い。
【0085】
制御信号ＷＡＫ１のアップエッジに続いて制御信号ＷＡＫ２にアップエッジが生じると、ロジック回路２０により動作モードが通常モードに設定される。従って、時刻ｔＡ２以降、スイッチング動作が行われる。時刻ｔＡ１及びｔＡ２間における動作モードは、スリープモード及び通常モードの何れにも属さない準備モードに属すると解される。準備モードにおいてスイッチング動作は実行されずスイッチング回路ＭＭはＨｉ－Ｚ状態とされていて良い。但し、準備モードから（即ち、時刻ｔＡ１及びｔＡ２間の期間中に）スイッチング動作を再開するようにしても構わない。
【0086】
上述の如く、スリープモードから通常モードに復帰する際、差動アンプ１４において、各種電流を発生させる回路部分（電流発生回路を含む）を起動させてから、出力スイッチ１４ｃ（図１０ではＳＷ１及びＳＷ２）をターンオンさせるというシーケンスを導入する。仮に、出力スイッチ１４ｃを設けずに制御信号ＷＡＫ１のアップエッジに同期して差動入力段１４ａ及び出力段１４ｂを起動させると、差動入力段１４ａ及び出力段１４ｂが不安定な状態のまま差動アンプ１４及び配線ＷＲ２間で電荷がやり取りされる。これは、対比電圧Ｖｃに望ましくない変動を与え得る。結果、復帰後の出力電圧Ｖｏｕｔが不安定となり得る（目標電圧Ｖｔｇから一時的に大きく乖離することある）。上記シーケンスを設けることで、通常モードへの復帰後に出力電圧Ｖｏｕｔが目標電圧Ｖｔｇへ速やかに収束することが期待される。
【0087】
スリープモードから通常モードに復帰する際、トランジスタＳＷ１及びＳＷ２を同時にターンオンさせるのではなく、トランジスタＳＷ１及びＳＷ２の内、一方を先にターンオンしてから他方をターンオンさせるようにしても良い。即ち例えば、図１２に示す如く、トランジスタＳＷ１及びＳＷ２の内、トランジスタＳＷ１のみを上述の時刻ｔＡ２にてターンオンさせ、その後、時刻ｔＡ３にてトランジスタＳＷ２をターンオンさせても良い。時刻ｔＡ３は時刻ｔＡ２よりも所定の微小時間Δｔ２だけ後の時間である。尚、制御信号ＳＬＰは時刻ｔＡ１にてローレベルに遷移した後は、時刻ｔＡ３を含め、ローレベルに維持されるものとする。
【0088】
図１２のようなシーケンスを設けることにより、時刻ｔＡ２及びｔＡ３間において、トランジスタＳＷ１のチャネルを通じソース電流のみが差動アンプ１４から配線ＷＲ２に供給されることになり、その分だけ、通常モードの復帰直後における出力デューティが大きくなる。結果、通常モードの復帰直後における出力電圧Ｖｏｕｔのドロップを抑制することが可能である。
【0089】
尚、図１２とは異なるが、トランジスタＳＷ２を時刻ｔＡ２にてターンオンさせ、その後、時刻ｔＡ３にてトランジスタＳＷ１をターンオンさせても良い。
【0090】
［実施例ＥＸ１＿３］
実施例ＥＸ１＿３を説明する。実施例ＥＸ１＿２で述べた差動アンプ１４の構成及び動作をエラーアンプ１１にも適用することができる。図１３にエラーアンプ１１の内部ブロック図を示す。エラーアンプ１１は、電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じた差分検出信号を生成する差動入力段１１ａと、差分検出信号に応じた電流信号Ｉ１を生成して配線ＷＲ１に出力するための出力段１１ｂと、配線ＷＲ１に接続された出力スイッチ１１ｃと、を備える。出力スイッチ１１ｃは出力端子１１ｏｕｔと出力段１１ｂとの間に直列に挿入される。このため、電流信号Ｉ１は出力スイッチ１１ｃがオンであるときにのみ、出力端子１１ｏｕｔを介して配線ＷＲ１に伝達される。
実施例ＥＸ１＿３を説明する。実施例ＥＸ１＿２で述べた差動アンプ１４の構成及び動作をエラーアンプ１１にも適用することができる。図１３にエラーアンプ１１の内部ブロック図を示す。エラーアンプ１１は、電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じた差分検出信号を生成する差動入力段１１ａと、差分検出信号に応じた電流信号Ｉ１を生成して配線ＷＲ１に出力するための出力段１１ｂと、配線ＷＲ１に接続された出力スイッチ１１ｃと、を備える。出力スイッチ１１ｃは出力端子１１ｏｕｔと出力段１１ｂとの間に直列に挿入される。このため、電流信号Ｉ１は出力スイッチ１１ｃがオンであるときにのみ、出力端子１１ｏｕｔを介して配線ＷＲ１に伝達される。
【0091】
ロジック回路２０は出力スイッチ１１ｃの状態を制御する。ロジック回路２０は、通常モードにおいて出力スイッチ１１ｃをオン状態に制御する。出力スイッチ１１ｃがオンであるとき（従って通常モードにおいて）、エラーアンプ１１は、電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じ出力スイッチ１１ｃを通じて電流信号Ｉ１による電流（正又は負の電荷）を配線ＷＲ１に供給し、これによって電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じた誤差電圧Ｖｅｒｒを配線ＷＲ１に発生させる。
【0092】
ロジック回路２０は、スリープモードにおいて出力スイッチ１１ｃをオフ状態に制御する。出力スイッチ１１ｃがオフであるとき（従ってスリープモードにおいて）、エラーアンプ１１と配線ＷＲ１との間の電流は遮断される。
【0093】
より具体的には、通常モードにおいて、出力段１１ｂは、電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じたソース電流（正の出力電荷）を、オン状態の出力スイッチ１１ｃを通じて配線ＷＲ１に供給することで誤差電圧Ｖｅｒｒを上昇させる。或いは、通常モードにおいて、出力段１１ｂは、電圧Ｖｒｅｆ１及びＶｆｂ間の差分に応じたシンク電流（正の入力電荷）をオン状態の出力スイッチ１１ｃを通じて配線ＷＲ１から引き込むことで誤差電圧Ｖｅｒｒを低下させる。エラーアンプ１１には、通常モードにおいて配線ＷＲ１に対するソース電流及びシンク電流を発生させるための電流発生回路が設けられる。当該電流発生回路は出力段１１ｂに含まれる。そうすると、電流発生回路と配線ＷＲ１との間に出力スイッチ１１ｃが設けられることになる。
【0094】
動作モードが通常モードからスリープモードに移行すると、ロジック回路２０の制御の下、エラーアンプ１１の電流発生回路の駆動は停止される。スリープモードから通常モードに復帰する際、エラーアンプ１１の電流発生回路が起動されるが、この際、エラーアンプ１１では、電流発生回路を起動させてから出力スイッチ１１ｃをターンオンさせる。
【0095】
図１４にエラーアンプ１１の回路例を示す。図１４のエラーアンプ１１は、符号１１１～１１９、ＳＷａ及びＳＷｂにて参照される各部品を備える。図１４の回路では、部品１１１～１１３にて差動入力段１１ａが構成され、部品１１４～１１９にて出力段１１ｂが構成され、部品ＳＷａ及びＳＷｂにて出力スイッチ１１ｃが構成される。エラーアンプ１１における電流発生回路は部品１１４～１１９を含んで構成される。部品１１１、１１２、１１８及び１１９はＮチャネル型のＭＯＳＦＥＴであり、部品１１４～１１７はＰチャネル型のＭＯＳＦＥＴである。部品１１３は定電流源である。部品ＳＷａはソース用スイッチであり、部品ＳＷｂはシンク用スイッチである。部品ＳＷａ及びＳＷｂは、夫々、Ｐチャネル型のＭＯＳＦＥＴ及びＮチャネル型のＭＯＳＦＥＴにて構成される。故に、以下では、部品ＳＷａ及びＳＷｂはトランジスタＳＷａ及びＳＷｂと称され得る。
【0096】
図１４のエラーアンプ１１は図１０の差動アンプ１４と同様の構成を有し、エラーアンプ１１における部品１１１～１１９、ＳＷａ及びＳＷｂは、夫々、差動アンプ１４における部品１４１～１４９、ＳＷ１及びＳＷ２に相当する。実施例ＥＸ１＿２の記載を実施例ＥＸ１＿３に適用できる。この適用の際、実施例ＥＸ１＿２における差動アンプ１４を実施例ＥＸ１＿３ではエラーアンプ１１に読み替えると共に、実施例ＥＸ１＿２における符号１４ａ、１４ｂ、１４ｃ、１４ｏｕｔ、Ｉ２、ＷＲ２、１４１～１４９、ＳＷ１、ＳＷ１を、実施例ＥＸ１＿３では夫々符号１１ａ、１１ｂ、１１ｃ、１１ｏｕｔ、Ｉ１、ＷＲ１、１１１～１１９、ＳＷａ、ＳＷｂに読み替えれば良い。
【0097】
通常モードにおいて図１４のエラーアンプ１１は通常動作状態となる。エラーアンプ１１の通常動作状態において、定電流源１１３が駆動して定電流が発生し、且つ、トランジスタ１１４～１１７の各ゲートに適正なバイアス電圧が加えられ、且つ、トランジスタＳＷａ及びＳＷｂがオン状態である。エラーアンプ１１の通常動作状態において、非反転入力端子及び反転入力端子間に電位差に応じ、トランジスタＳＷａ及び出力端子１１ｏｕｔを通じて配線ＷＲ１にソース電流（正の出力電荷）が供給される、又は、出力端子１１ｏｕｔ及びトランジスタＳＷｂを通じて配線ＷＲ１からシンク電流（正の入力電荷）が引き込まれる。
【0098】
図１５に、エラーアンプ１１に関わる、スリープモードから通常モードへの復帰時におけるシーケンスを示す。図１５のシーケンスも図１１に示すシーケンスと同様であり、制御信号ＳＬＰと制御信号ＷＡＫ１及びＷＡＫ２との関係も実施例ＥＸ１＿２で示した通りである。
【0099】
エラーアンプ１１の状態は、制御信号ＷＡＫ１及びＷＡＫ２に基づき、停止状態、準備状態及び通常動作状態の何れとなる。
【0100】
スリープモードでは（即ち制御信号ＷＡＫ１のローレベル期間）では、エラーアンプ１１の状態は停止状態である。エラーアンプ１１の停止状態では、エラーアンプ１１内で電流を発生させる回路が全て停止する。図１４の回路であれば、エラーアンプ１１の停止状態において、定電流源１１３が駆動停止し、且つ、電源電圧Ｖｄｄと同じ電圧が電圧Ｖｂ１及びＶｂ２に設定されることでトランジスタ１１４～１１９に電流が流れない。即ち、エラーアンプ１１の停止状態において（従ってスリープモードにおいて）、エラーアンプ１１における電流発生回路は駆動を停止している。これにより省電力化が図られる。また、エラーアンプ１１の停止状態において（従ってスリープモードにおいて）、トランジスタＳＷａ及びＳＷｂはオフ状態に保たれる。
【0101】
制御信号ＷＡＫ１のアップエッジを契機にエラーアンプ１１の状態は停止状態から準備状態に遷移する。エラーアンプ１１の準備状態では、定電流源１１３が駆動する（即ち定電流源１１３が定電流を発生させる）と共にトランジスタ１１４～１１７の各ゲートに適正なバイアス電圧が加えられる。つまり、時刻ｔＡ１を起点に差動入力段１１ａ及び出力段１１ｂが起動する。エラーアンプ１１の準備状態ではトランジスタＳＷａ及びＳＷｂはオフ状態に保たれる。
【0102】
制御信号ＷＡＫ１のアップエッジの後、制御信号ＷＡＫ２にアップエッジが生じると、エラーアンプ１１の状態は準備状態から通常動作状態に遷移する。つまり、時刻ｔＡ１及びｔＡ２間においてエラーアンプ１１の状態は準備状態にあり、時刻ｔＡ２にてトランジスタＳＷａ及びＳＷａがターンオンすることでエラーアンプ１１の状態が通常動作状態に遷移する。制御信号ＷＡＫ２に基づく互いに異なる２つのゲート信号をトランジスタＳＷａ及びＳＷｂのゲートに供給することで、トランジスタＳＷａ及びＳＷｂのオン、オフを制御すれば良い。
【0103】
上述の如く、スリープモードから通常モードに復帰する際、エラーアンプ１１において、各種電流を発生させる回路部分（電流発生回路を含む）を起動させてから、出力スイッチ１１ｃ（図１４ではＳＷａ及びＳＷｂ）をターンオンさせるというシーケンスを導入する。仮に、出力スイッチ１１ｃを設けずに制御信号ＷＡＫ１のアップエッジに同期して差動入力段１１ａ及び出力段１１ｂを起動させると、差動入力段１１ａ及び出力段１１ｂが不安定な状態のままエラーアンプ１１及び配線ＷＲ１間で電荷がやり取りされる。これは、誤差電圧Ｖｅｒｒに望ましくない変動を与え得る。結果、復帰後の出力電圧Ｖｏｕｔが不安定となり得る。上記シーケンスを設けることで、通常モードへの復帰後に出力電圧Ｖｏｕｔが目標電圧Ｖｔｇへ速やかに収束することが期待される。
【0104】
スリープモードから通常モードに復帰する際、トランジスタＳＷａ及びＳＷｂを同時にターンオンさせるのではなく、トランジスタＳＷａ及びＳＷｂの内、一方を先にターンオンしてから他方をターンオンさせるようにしても良い。例えば、図１２に示す方法と類似して、時刻ｔＡ２にてトランジスタＳＷａをターンオンさせてから時刻ｔＡ３にてトランジスタＳＷｂをターンオンさせても良い。或いは例えば、時刻ｔＡ２にてトランジスタＳＷｂをターンオンさせてから時刻ｔＡ３にてトランジスタＳＷａをターンオンさせても良い。
【0105】
図１０の差動アンプ１４と図１４のエラーアンプ１０を組み合わせて用いることも可能である。この場合、トランジスタＳＷ１、ＳＷ２、ＳＷａ及びＳＷｂを時刻ｔＡ２にて同時にターンオンさせて良い。或いは、トランジスタＳＷ１、ＳＷ２、ＳＷａ及びＳＷｂの内、任意の１以上のトランジスタを時刻ｔＡ２にてターンオンさせ、残りのトランジスタを時刻ｔＡ３にてターンオンさせても良い。例えば、図１２に示す如く、時刻ｔＡ２にてトランジスタＳＷ１をターンオンさせ且つ時刻ｔＡ３にてトランジスタＳＷ２をターンオンさせる。この際、トランジスタＳＷａ及びＳＷｂを時刻ｔＡ２又はｔＡ３にて同時にターンオンさせるか、或いは、トランジスタＳＷａ及びＳＷｂの内の任意の一方を時刻ｔＡ２にターンオンさせて他方を時刻ｔＡ３にターンオンさせる。通常モードへの復帰の際におけるトランジスタＳＷ１、ＳＷ２、ＳＷａ及びＳＷｂのターンオンタイミングを全て互いに異ならせることも可能である。
【0106】
［実施例ＥＸ１＿４］
実施例ＥＸ１＿４を説明する。
実施例ＥＸ１＿４を説明する。
【0107】
実施例ＥＸ１＿２に係る差動アンプ１４において出力スイッチ１４ｃを単一のスイッチにて構成することもできる。即ち例えば、図１０の差動アンプ１４においてスイッチＳＷ１及びＳＷ２を、図１６に示す如くスイッチＳＷ０に置換することができ、当該置換が適用された差動アンプ１４を図３の電源ＩＣ２Ａに組みこんでも良い。当該置換が適用された差動アンプ１４を、便宜上、差動アンプ１４’と称する。差動アンプ１４’ではスイッチＳＷ０が図９の出力スイッチ１４ｃに相当する。双方向のアナログスイッチをスイッチＳＷ０として用いることができる。
【0108】
上記置換に伴い、差動アンプ１４’では、トランジスタ１４７及び１４９の各ドレインがスイッチＳＷ０の一端に共通接続され、スイッチＳＷ０の他端が出力端子１４ｏｕｔに接続される（即ち出力端子１４ｏｕｔを通じて配線ＷＲ２に接続される）。この点を除き、図１０の差動アンプ１４と図１６の差動アンプ１４’は同様の構成を有する。差動アンプ１４’を用いる場合、スリープモード及び準備モードにてスイッチＳＷ０をオフ状態とし、時刻ｔＡ２にてスイッチＳＷ０をターンオンすれば良い（図１１参照）。スイッチＳＷ０がオン状態であるときにのみ、差動アンプ１４及び配線ＷＲ２間に電流信号Ｉ２による電流が流れる。
【0109】
同様に、実施例ＥＸ１＿３に係るエラーアンプ１１において出力スイッチ１１ｃを単一のスイッチにて構成することもできる。即ち例えば、図１４のエラーアンプ１１においてスイッチＳＷ１及びＳＷ２を、図１７に示す如くスイッチＳＷｘに置換することができ、当該置換が適用されたエラーアンプ１１を図３の電源ＩＣ２Ａに組みこんでも良い。当該置換が適用されたエラーアンプ１１を、便宜上、エラーアンプ１１’と称する。エラーアンプ１１’ではスイッチＳＷｘが図１３の出力スイッチ１１ｃに相当する。双方向のアナログスイッチをスイッチＳＷｘとして用いることができる。
【0110】
上記置換に伴い、エラーアンプ１１’では、トランジスタ１１７及び１１９の各ドレインがスイッチＳＷｘの一端に共通接続され、スイッチＳＷｘの他端が出力端子１１ｏｕｔに接続される（即ち出力端子１１ｏｕｔを通じて配線ＷＲ１に接続される）。この点を除き、図１４のエラーアンプ１１と図１７のエラーアンプ１１’は同様の構成を有する。エラーアンプ１１’を用いる場合、スリープモード及び準備モードにてスイッチＳＷｘをオフ状態とし、時刻ｔＡ２にてスイッチＳＷｘをターンオンすれば良い（図１５参照）。スイッチＳＷｘがオン状態であるときにのみ、エラーアンプ１１及び配線ＷＲ１間に電流信号Ｉ１による電流が流れる。
【0111】
【0112】
１つの好ましい組み合わせとして、差動アンプ１４に図１０の構成を採用し且つエラーアンプ１１に図１７の構成を採用することができる。当該組み合わせでは、図１２に示す如く、時刻ｔＡ２にてトランジスタＳＷ１をターンオンさせ且つ時刻ｔＡ３にてトランジスタＳＷ２をターンオンさせると良く、これにより、通常モードの復帰直後における出力電圧Ｖｏｕｔのドロップを抑制することが可能となる。この際、エラーアンプ１１におけるスイッチＳＷｘを時刻ｔＡ２又はｔＡ３にてターンオンさせれば良い。
【0113】
［実施例ＥＸ１＿５］
実施例ＥＸ１＿５を説明する。エラーアンプ１１及び差動アンプ１４の状態は、制御信号ＳＬＰのアップエッジが生じると直ちに通常動作状態から停止状態に移行するようにしても良いが、以下のようにしても良い。即ち、制御信号ＳＬＰにアップエッジが生じた後、ロジック回路２０は、制御信号ＳＬＰが所定時間継続してハイレベルに維持されるかを監視し、制御信号ＳＬＰが所定時間継続してハイレベルに維持されたときにアクティブとなる停止制御信号を出力する。アクティブの停止制御信号を受けて、エラーアンプ１１及び差動アンプ１４の各状態が通常動作状態から停止状態に移行して良い。
実施例ＥＸ１＿５を説明する。エラーアンプ１１及び差動アンプ１４の状態は、制御信号ＳＬＰのアップエッジが生じると直ちに通常動作状態から停止状態に移行するようにしても良いが、以下のようにしても良い。即ち、制御信号ＳＬＰにアップエッジが生じた後、ロジック回路２０は、制御信号ＳＬＰが所定時間継続してハイレベルに維持されるかを監視し、制御信号ＳＬＰが所定時間継続してハイレベルに維持されたときにアクティブとなる停止制御信号を出力する。アクティブの停止制御信号を受けて、エラーアンプ１１及び差動アンプ１４の各状態が通常動作状態から停止状態に移行して良い。
【0114】
［実施例ＥＸ１＿６］
実施例ＥＸ１＿６を説明する。ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させても良い。このとき、ランプ電圧Ｖｒａｍｐの下限電圧値Ｖｒａｍｐ＿ＭＩＮを固定した上で、差分電圧値（Ｖｒａｍｐ＿ＭＡＸ－Ｖｒａｍｐ＿ＭＩＮ）を入力電圧Ｖｉｎに比例させると良い（図４参照）。
実施例ＥＸ１＿６を説明する。ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させても良い。このとき、ランプ電圧Ｖｒａｍｐの下限電圧値Ｖｒａｍｐ＿ＭＩＮを固定した上で、差分電圧値（Ｖｒａｍｐ＿ＭＡＸ－Ｖｒａｍｐ＿ＭＩＮ）を入力電圧Ｖｉｎに比例させると良い（図４参照）。
【0115】
図１８及び図１９を参照し、実施例ＥＸ１＿６の方法の意義を説明する。今、説明の具体化のため、下限電圧値Ｖｒａｍｐ＿ＭＩＮは０Ｖであって、且つ、目標電圧Ｖｔｇは５Ｖであるとする。また、入力電圧Ｖｉｎが１０Ｖであるときのランプ電圧Ｖｒａｍｐの振幅は１．０Ｖであるとする。そうすると、入力電圧Ｖｉｎが２０Ｖであるときのランプ電圧Ｖｒａｍｐの振幅は２．０Ｖである。図１８は、入力電圧Ｖｉｎが１０Ｖに維持されているときの対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ並びに信号Ｓｐｗｍの波形を表し、図１９は、入力電圧Ｖｉｎが２０Ｖに維持されているときの対比電圧Ｖｃ及びランプ電圧Ｖｒａｍｐ並びに信号Ｓｐｗｍの波形を表す。
【0116】
出力電圧Ｖｏｕｔが目標電圧Ｖｔｇである５Ｖにて安定化され且つ出力電流Ｉｏｕｔが一定であるとの仮定の下、ＰＷＭ制御における出力デューティは、入力電圧Ｖｉｎが１０Ｖであれば５０％となり、入力電圧Ｖｉｎが２０Ｖであれば２５％となる。これは、入力電圧Ｖｉｎが１０Ｖであるときに対比電圧Ｖｃが０．５Ｖ近辺に保たれ、入力電圧Ｖｉｎが２０Ｖであるときも対比電圧Ｖｃが０．５Ｖ近辺に保たれることを意味する。
【0117】
目標電圧Ｖｔｇが５Ｖである場合を考えたが、仮に、目標電圧Ｖｔｇが５Ｖの１．２倍の６Ｖとなれば入力電圧Ｖｉｎに関係なく対比電圧Ｖｃは０．６Ｖ近辺に保たれ、目標電圧Ｖｔｇが５Ｖの０．８倍の４Ｖとなれば入力電圧Ｖｉｎに関係なく対比電圧Ｖｃは０．４Ｖ近辺に保たれる。即ち、ランプ電圧Ｖｒａｍｐの振幅を入力電圧Ｖｉｎに比例させた場合、ＰＷＭ制御での対比電圧Ｖｃは出力電圧Ｖｏｕｔにのみ依存することとなる。
【0118】
そうすると、クランプ電圧Ｖｃｌｍｐ２を出力電圧Ｖｏｕｔに応じて決めるようにすれば、スリープモードから通常モードに復帰する際にコンデンサ１１５ｂの充電電圧を出力電圧Ｖｏｕｔに応じた適正電圧にて待機させておくことができ、通常モードへの復帰後にはＰＷＭ制御の出力デューティを即座に最適なものにすることが可能となる。
【0119】
尚、スイッチング電源装置１において、入力電圧Ｖｉｎが固定されている又は入力電圧Ｖｉｎの変動範囲が小さい場合などにおいては、入力電圧Ｖｉｎに依らずランプ電圧Ｖｒａｍｐの振幅を固定しておいて良い。
【0120】
＜＜第２実施形態＞＞
本開示の第２実施形態を説明する。第２実施形態及び後述の第３実施形態は第１実施形態を基礎とする実施形態であり、第２及び第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２及び第３実施形態にも適用される。但し、第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３実施形態についても同様）。矛盾の無い限り、第１～第３実施形態の内、任意の複数の実施形態を組み合わせても良い。
本開示の第２実施形態を説明する。第２実施形態及び後述の第３実施形態は第１実施形態を基礎とする実施形態であり、第２及び第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２及び第３実施形態にも適用される。但し、第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３実施形態についても同様）。矛盾の無い限り、第１～第３実施形態の内、任意の複数の実施形態を組み合わせても良い。
【0121】
軽負荷モードから通常モードに復帰する際における上述の各動作は、電源ＩＣに設けられるトランスコンダクタンスアンプの個数が１つの場合にも適用可能である。図２０に第２実施形態に係るスイッチング電源装置１Ｂの構成を示す。スイッチング電源装置１Ｂは図１のスイッチング電源装置１の例である。スイッチング電源装置１Ｂには、電源ＩＣ２として電源ＩＣ２Ｂが設けられる。電源ＩＣ２Ｂには、スイッチング回路ＭＭと、主制御ブロック３として主制御ブロック３Ｂが設けられる。スイッチング電源装置１、電源ＩＣ２、主制御ブロック３について第１実施形態で述べた事項は、矛盾なき限り全て、スイッチング電源装置１Ｂ、電源ＩＣ２Ｂ、主制御ブロック３Ｂにも適用される。
【0122】
図３に示す電源ＩＣ２Ａにおいて、符号１３～２１にて参照される各部品を符号４１～４４、２０Ｂ及び２１Ｂにて参照される各部位にて置換することで、図２０に示す電源ＩＣ２Ｂが形成される。当該置換を除き、電源ＩＣ２Ｂは電源ＩＣ２Ａと同様の構成を有する。尚、上記置換に伴い、コンパレータ２２からの制御信号ＳＬＰはロジック回路２０Ｂに供給される。まず、制御信号ＳＬＰがローレベルに維持されていることを想定して（即ち動作モードが通常モードであると想定して）、電源ＩＣ２Ｂに設けられるスロープ電圧生成回路４１、コンパレータ４２、セット信号生成回路４３、クランプ回路４４、ロジック回路２０Ｂ及びドライバ２１Ｂの動作を説明する。
【0123】
スロープ電圧生成回路４１は、トランジスタＭ１のオン期間においてトランジスタＭ１に流れる電流に応じたスロープ電圧Ｖｓｌｐを生成する。トランジスタＭ１のオン期間においてトランジスタＭ１に流れる電流はコイル電流ＩＬに等しい。図２２にスロープ電圧Ｖｓｌｐの波形例が示される。より具体的には、回路４１は、トランジスタＭ１のオン期間においてトランジスタＭ１に流れる電流を電圧に変換することにより、当該電流に比例するセンス電圧を生成する。一方で、回路４１は、トランジスタＭ１のオン期間中において０Ｖを起点に徐々に増加する鋸波状のランプ電圧を生成し、センス電圧とランプ電圧との和の電圧をスロープ電圧Ｖｓｌｐとして生成する。トランジスタＭ１のオン期間以外の期間においてスロープ電圧Ｖｓｌｐは０Ｖである（但し、所定のバイアス電圧値を有していても良い）。周知の如く、ランプ電圧の加算により、カレントモード制御における出力帰還ループの発振を抑制することができる。
【0124】
コンパレータ４２の非反転入力端子にスロープ電圧Ｖｓｌｐが供給される。コンパレータ４２の反転入力端子は配線ＷＲ１に接続されて誤差電圧Ｖｅｒｒの供給を受ける。コンパレータ４２は、スロープ電圧Ｖｓｌｐ及び誤差電圧Ｖｅｒｒを比較して、比較結果に応じた信号ＲＳＴをロジック回路２０Ｂに出力する。信号ＲＳＴ並びに後述の信号ＳＥＴ及びＣＮＴは何れもハイレベル又はローレベルの信号レベルを持つ二値化信号である。信号ＲＳＴは“Ｖｓｌｐ＞Ｖｅｒｒ”の成立時にハイレベルを有し、“Ｖｓｌｐ＜Ｖｅｒｒ”の成立時にローレベルを有する。ハイレベルの信号ＲＳＴはリセット信号として機能する。ハイレベルの信号ＲＳＴの出力はリセット信号の発行に相当する。
【0125】
セット信号生成回路４３は、信号ＳＥＴをロジック回路２０Ｂに対して出力する。ハセット信号生成回路４３は、ＰＷＭ周波数にて信号ＳＥＴにアップエッジを生じさせる。イレベルの信号ＳＥＴはセット信号として機能する。ハイレベルの信号ＳＥＴの出力はセット信号の発行に相当する。
【0126】
ロジック回路２０Ｂは、信号ＳＥＴ及びＲＳＴに基づき制御信号ＣＮＴを生成し、制御信号ＣＮＴをドライバ２１Ｂに供給する。ドライバ２１Ｂは制御信号ＣＮＴに基づくゲート信号Ｇ１及びＧ２をトランジスタＭ１及びＭ２に供給し、これによってスイッチング回路ＭＭにスイッチング動作を行わせる。スイッチング動作では、トランジスタＭ１及びＭ２が交互にオン、オフされる。エラーアンプ１１は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが等しくなるように電流信号Ｉ１を生成するため、スイッチング動作の実行を通じ、出力電圧Ｖｏｕｔが、基準電圧Ｖｒｅｆ１と抵抗Ｒ１及びＲ２による分圧比とに応じた所定の目標電圧Ｖｔｇにて安定化される。
【0127】
図２１に、信号ＳＥＴ、ＲＳＴ、ＣＮＴ、Ｇ１及びＧ２の関係を示す。信号ＲＳＴがローレベルである状態でハイレベルの信号ＳＥＴがロジック回路２０Ｂに入力されたとき（即ちセット信号が発行されたとき）、制御信号ＣＮＴはハイレベルとなり、以後、ハイレベルの信号ＲＳＴがロジック回路２０Ｂに入力されるまで（即ちリセット信号が発行されるまで）制御信号ＣＮＴはハイレベルに保持される。信号ＳＥＴがローレベルである状態でハイレベルの信号ＲＳＴがロジック回路２０Ｂに入力されたとき（即ちリセット信号が発行されたとき）、制御信号ＣＮＴはローレベルとなり、以後、ハイレベルの信号ＳＥＴがロジック回路２０Ｂに入力されるまで（即ちセット信号が発行されるまで）制御信号ＣＮＴはローレベルに保持される。信号ＳＥＴ及びＲＳＴが共にローレベルである期間では、制御信号ＣＮＴは保持されたレベルにて維持される。信号ＳＥＴ及びＲＳＴが同時にハイレベルとなることは無い。ドライバ２１Ｂは、制御信号ＣＮＴがハイレベルである期間では、ゲート信号Ｇ１、Ｇ２を、夫々、ハイレベル、ローレベルとすることで、スイッチング回路ＭＭを出力ハイ状態とし、制御信号ＣＮＴがローレベルである期間では、ゲート信号Ｇ１、Ｇ２を、夫々、ローレベル、ハイレベルとすることで、スイッチング回路ＭＭを出力ロー状態とする。
【0128】
図２２に電源ＩＣ２Ｂにおけるスイッチング動作のタイミングチャートを示す。スイッチング回路ＭＭが出力ロー状態であって且つ信号ＳＥＴがローレベルであるタイミングｔＢ０を起点にしてスイッチング動作を説明する。タイミングｔＢ０ではスロープ電圧Ｖｓｌｐは０Ｖであり、その後、タイミングｔＢ１を起点に信号ＳＥＴが微小時間だけハイレベルとなる、即ちセット信号が発行される。セット信号の発行を受けて制御信号ＣＮＴがローレベルからハイレベルに切り替わることでスイッチング回路ＭＭは出力ロー状態から出力ハイ状態に切り替わる。スイッチング回路ＭＭが出力ハイ状態である期間では、コイル電流ＩＬが徐々に増大してゆき、これに連動してスロープ電圧Ｖｓｌｐも徐々に上昇してゆく。そして、タイミングｔＢ２にて“Ｖｓｌｐ＜Ｖｅｒｒ”の成立状態から“Ｖｓｌｐ＞Ｖｅｒｒ”の成立状態に切り替わると、コンパレータ４２の出力信号ＲＳＴがローレベルからハイレベルに切り替わる、即ちリセット信号が発行される。リセット信号の発行を受けて制御信号ＣＮＴがハイレベルからローレベルに切り替わることでスイッチング回路ＭＭは出力ハイ状態から出力ロー状態に切り替わる。スイッチング回路ＭＭが出力ロー状態となると、速やかにスロープ電圧Ｖｓｌｐが０Ｖまで低下するため、信号ＲＳＴはローレベルに戻る。以後、同様の動作が繰り返される。
【0129】
このように、電源ＩＣ２Ｂにおけるスイッチング動作では、ＰＷＭ周波数にてセット信号が発行されることになるため、トランジスタＭ１及びＭ２はＰＷＭ周波数にてＰＷＭ制御されることになる。
【0130】
第２実施形態において、ここまでで述べた各回路の動作は電源ＩＣ２Ｂの動作モードが通常モードに設定されているときの動作である。電源ＩＣ２Ｂにおいて、コンパレータ２２からの制御信号ＳＬＰはロジック回路２０Ｂに与えられる。ロジック回路２０Ｂは、制御信号ＳＬＰに基づき動作モードを通常モード又はスリープモードに設定できる。第２実施形態にて述べる動作モードは電源ＩＣ２Ｂの動作モードを指す。制御信号ＳＬＰに基づく動作モードの設定方法は、第１実施形態に示した通りである。即ち、制御信号ＳＬＰのローレベル期間において動作モードは通常モードに設定され、通常モードでは上述のスイッチング動作が実行される。ロジック回路２０Ｂは、制御信号ＳＬＰのアップエッジを契機に動作モードを通常モードからスリープモードに切り替える。スリープモードにおいて、ロジック回路２０Ｂは、スイッチング動作を停止させるスリープ制御（スイッチング停止制御）を行う。その後、制御信号ＳＬＰのダウンエッジを契機にロジック回路２０Ｂは動作モードをスリープモードから通常モードに切り替える。
【0131】
ロジック回路２０Ｂは、主制御ブロック３Ｂ内の各回路の駆動又は非駆動を制御できる。通常モードにおいて、ロジック回路２０Ｂは、主制御ブロック３Ｂ内の全回路を駆動させて帰還電圧Ｖｆｂ及びコイル電流ＩＬに応じたスイッチング動作を実現する。スリープモードにおいて、ロジック回路２０Ｂは、スロープ電圧生成回路４１、コンパレータ４２及びセット信号生成回路４３の駆動を停止させると良く、これにより消費電力の低減が図られる。加えて、スリープモードにおいて、ロジック回路２０Ｂは、エラーアンプ１１の駆動を停止させることで、消費電力の更なる低減を図る。
【0132】
即ち、ロジック回路２０Ｂは、通常モードではエラーアンプ１１を駆動させつつスイッチング動作を実行し、スリープモードではエラーアンプ１１の駆動停止を伴ってスイッチング動作を停止する。但し、スリープモードから通常モードに復帰させる場合、何ら工夫を施さなければ、復帰直後の出力デューティが不適正となって、出力電圧Ｖｏｕｔの安定化（目標電圧Ｖｔｇへの安定化）に時間がかかる場合がある。例えば、復帰直後の出力デューティが低すぎると、復帰直後において出力電圧Ｖｏｕｔが目標電圧Ｖｔｇより大きく下回るといったことが生じ得る。
【0133】
これを考慮し、第２実施形態では、上述の実施例ＥＸ１＿１と同様に、スリープモードから通常モードへの復帰する際、クランプ回路４４から出力電圧Ｖｏｕｔに応じた電圧をコンデンサ１２ｂに供給する。
【0134】
図２３にクランプ回路４４の内部構成を示す。図２３のクランプ回路４４は、電圧供給回路４４ａとスイッチ４４ｂとを備える。電圧供給回路４４ａは出力電圧Ｖｏｕｔに応じたクランプ電圧Ｖｃｌｍｐを生成し、自身の出力端子からクランプ電圧Ｖｃｌｍｐを出力する。クランプ電圧Ｖｃｌｍｐは出力電圧Ｖｏｕｔに比例する電圧であって良い。即ち、“Ｖｃｌｍｐ＝ｋ×Ｖｏｕｔ”であって良い。ｋは固定された正の係数（例えば１未満の係数）である。電圧供給回路４４ａの出力端子とノード１２ｃとの間にスイッチ４４ｂが直列に挿入される。スイッチ４４ｂがオンであるときにのみ電圧供給回路４４ａの出力端子とノード１２ｃとが導通して、電圧供給回路４４ａから出力されるクランプ電圧Ｖｃｌｍｐがノード１２ｃに加わる。スイッチ４４ｂがオフであれば、電圧供給回路４４ａの出力端子とノード１２ｃは遮断されて、電圧供給回路４４ａの出力端子及びノード１２ｃ間に電流は流れない。
【0135】
ロジック回路２０はスイッチ４４ｂの状態を制御する。ロジック回路２０は原則としてスイッチ４４ｂをオフ状態に維持し、スリープモードから通常モードへ復帰する際にのみ、スイッチ４４ｂを所定のクランプ時間Ｔｃｌｍｐだけオン状態とする。スイッチ４４ｂのターンオンを経てノード１２ｃの電圧がクランプ電圧Ｖｃｌｍｐに達した後に、スイッチ４４ｂがターンオフされるよう、クランプ時間Ｔｃｌｍｐが定められる。これにより、通常モードへの復帰後において、出力電圧Ｖｏｕｔを速やかに目標電圧Ｖｔｇに安定化させることができる。
【0136】
また、実施例ＥＸ１＿３～ＥＸ１＿５に示した内容は第２実施形態にも適用される（但し、実施例ＥＸ１＿４に記載された差動アンプ１４に関わる内容を除く）。これらも、通常モードへの復帰後における出力電圧Ｖｏｕｔの安定化に寄与する。
【0137】
第２実施形態へ実施例ＥＸ１＿３～ＥＸ１＿５に適用するにあたり、クランプ回路４４におけるスイッチ４４ｂは、例えば、制御信号ＷＡＫ１がハイレベルであって且つ制御信号ＷＡＫ２がローレベルである期間においてのみオン状態とされて良い（図１５参照）。この場合、時刻ｔＡ１及びｔＡ２間の期間の全部においてスイッチ４４ｂがオンされることになる。但し、時刻ｔＡ１及びｔＡ２間の期間の内、一部の期間においてのみスイッチ４４ｂをオンとするようにしても良い。例えば、ロジック回路２０Ｂは、制御信号ＷＡＫ１のアップエッジに基づき時刻ｔＡ１にてスイッチ４４ｂをターンオンし、その後、時刻ｔＡ２に至る前にスイッチ４４ｂをターンオフさせても良い。
【0138】
＜＜第３実施形態＞＞
本開示の第３実施形態を説明する。第３実施形態では第１又は第２実施形態に適用可能な応用技術又は変形技術等を説明する。
本開示の第３実施形態を説明する。第３実施形態では第１又は第２実施形態に適用可能な応用技術又は変形技術等を説明する。
【0139】
スイッチング電源装置１を任意の機器に搭載することができる。例えば、スイッチング電源装置１を自動車等の車両に搭載することができる。この場合、車両に設けられたバッテリの出力電圧を入力電圧Ｖｉｎとすることができる。或いは、バッテリの出力電圧に基づき、スイッチング電源装置１以外の電源装置（不図示）にて生成された電圧が、入力電圧Ｖｉｎとされても良い。負荷ＬＤは車両に設けられた任意の電気機器であって良い。例えば、負荷ＬＤはＥＣＵ（Electronic Control Unit）であって良い。或いは、空調機、ランプ、パワーウィンドウ又はエアバッグが負荷ＬＤであっても良い。
【0140】
本開示に係るスイッチング電源装置の例として降圧型のスイッチング電源装置を説明したが、本開示に係るスイッチング電源装置は、昇圧型のスイッチング電源装置又は昇降圧型のスイッチング電源装置であっても良い。
【0141】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係は上述したものの逆とされ得る。
【0142】
各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示である。上述の主旨を損なわない形で、任意のＦＥＴのチャネルの種類はＰチャネル型及びＮチャネル型間で変更され得る。例えば、トランジスタＭ１をＰチャネル型のＭＯＳＦＥＴにて構成しても良い。
【0143】
不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【0144】
図３の電源ＩＣ２Ａには、対比電圧Ｖｃに応じてスイッチング動作を実行可能に構成された駆動制御回路が設けられる。図３の構成において駆動制御回路はロジック回路２０を少なくとも含む。ランプ電圧生成回路１６、コンパレータ１７及びドライバ２１の内、全部又は一部も、駆動制御回路の構成要素に含まれると解しても良い。
【0145】
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【0146】
＜＜付記＞＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。
【0147】
本開示の一側面に係るスイッチング電源用回路は（図１、図３参照）、入力電圧（Ｖｉｎ）のスイッチングを通じて出力電圧（Ｖｏｕｔ）を生成するためのスイッチング電源装置（１、１Ａ）に用いられるスイッチング電源用回路（２、２Ａ）であって、スイッチング動作により前記入力電圧をスイッチングするよう構成されたスイッチング回路（ＭＭ）と、前記出力電圧に応じた帰還電圧（Ｖｆｂ）と基準電圧（Ｖｒｅｆ１）との第１差分に応じた第１電圧（Ｖｅｒｒ）を第１配線（ＷＲ１）に発生させるよう構成された第１アンプ（１１）と、前記第１配線と固定電位点との間に直列に設けられた第１コンデンサ（１２ｂ）を含み、前記第１電圧の位相を補償するよう構成された第１位相補償回路（１２）と、前記スイッチング回路に流れる電流に応じた電圧（Ｉｓｎｓ）と前記第１電圧との第２差分に応じた第２電圧（Ｖｃ）を第２配線（ＷＲ２）に発生させるよう構成された第２アンプ（１４）と、前記第２配線と前記固定電位点との間に直列に設けられた第２コンデンサ（１５ｂ）を含み、前記第２電圧の位相を補償するよう構成された第２位相補償回路（１５）と、前記第２電圧に応じて前記スイッチング動作を実行可能に構成された駆動制御回路と、を備え、当該スイッチング電源用回路は、前記帰還電圧に応じて第１モード（通常モード）又は第２モード（スリープモード）にて動作し、前記駆動制御回路は、前記第１モードでは前記第１アンプ及び前記第２アンプを駆動させつつ前記スイッチング動作を実行し、前記第２モードでは前記第１アンプ及び前記第２アンプの駆動停止を伴って前記スイッチング動作を停止し、前記第２モードから前記第１モードに復帰する際、前記出力電圧に応じた特定電圧（Ｖｃｌｍｐ２）が前記第２コンデンサに供給され、且つ、所定電圧（Ｖｃｌｍｐ１）が前記第１コンデンサに供給される構成（第１の構成）である。
【0148】
これにより、第１モードへの復帰後において（即ちスイッチング動作の再開後において）、出力電圧を速やかに所望電圧に安定化させることが可能となる。
【0149】
上記第１の構成に係るスイッチング電源用回路において（図９参照）、前記第２アンプは、前記第２配線に接続される出力スイッチ（１４ｃ）を有し、前記第１モードにおいて、前記第２差分に応じ前記第２アンプの前記出力スイッチを通じて前記第２配線に電流を流すことで前記第２電圧を変化させ、前記第２モードにおいて、前記出力スイッチをオフ状態とすることで前記第２アンプと前記第２配線との間の電流を遮断する構成（第２の構成）であっても良い。
【0150】
これにより、第２モードにおいて第２配線の電圧が不必要に変動するといったことが抑制される。
【0151】
上記第２の構成に係るスイッチング電源用回路において、前記第２アンプにおいて、前記第１モードでは、前記第２差分に応じ、前記出力スイッチを通じて出力電荷を前記第２配線に供給し又は前記出力スイッチを通じて入力電荷を前記第２配線から引き込み、前記第２アンプは、前記第１モードにおいて前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路（１４ｂ）を有し、前記電流発生回路と前記第２配線との間に前記出力スイッチが設けられ、前記第２モードでは前記電流発生回路の駆動は停止され、前記第２アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記電流発生回路を起動させてから前記出力スイッチをターンオンさせる構成（第３の構成）であっても良い。
【0152】
これにより、第２モードから第１モードへの復帰時において、電流発生回路が不安定な状態のまま出力スイッチを通じて第２配線に対し電荷が入出力されることが抑制される。結果、１モードへの復帰後に出力電圧を速やかに所望電圧に安定化させることが可能となる。
【0153】
上記第３の構成に係るスイッチング電源用回路において（図１０、図１１参照）、前記第２アンプにおける前記出力スイッチは、ソース用スイッチ（ＳＷ１）及びシンク用スイッチ（ＳＷ２）を有し、前記第２アンプにおいて、前記第１モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオン状態され、前記第２差分に応じ、前記ソース用スイッチを通じて前記出力電荷を前記第２配線に供給し又は前記シンク用スイッチを通じて前記入力電荷を前記第２配線から引き込み、前記第２モードでは、前記ソース用スイッチ及び前記シンク用スイッチがオフ状態とされ、前記第２モードから前記第１モードに復帰する際、前記第２アンプにおいて、前記電流発生回路を起動させてから前記ソース用スイッチ及び前記シンク用スイッチをターンオンさせる構成（第４の構成）であっても良い。
【0154】
これにより、第２モードから第１モードへの復帰時において、電流発生回路が不安定な状態のままソース用スイッチ又はシンク用スイッチを通じて第２配線に対し電荷が入出力されることが抑制される。結果、１モードへの復帰後に出力電圧を速やかに所望電圧に安定化させることが可能となる。
【0155】
上記第４の構成に係るスイッチング電源用回路において（図１２参照）、前記第２モードから前記第１モードに復帰する際、前記第２アンプにおいて、前記電流発生回路を起動させた後、前記ソース用スイッチ及び前記シンク用スイッチの一方のターンオンを経てから他方をターンオンさせる構成（第５の構成）であっても良い。
【0156】
これにより、第１モードへの復帰直後における出力電圧の変動を所望のものにすることが可能となる。
【0157】
上記第１～第５の構成の何れかに係るスイッチング電源用回路において（図１３参照）、前記第１アンプは、前記第１配線に接続される出力スイッチ（１１ｃ）を有し、前記第１モードにおいて、前記第１差分に応じ前記第１アンプの前記出力スイッチを通じて前記第１配線に電流を流すことで前記第１電圧を変化させ、前記第２モードにおいて、前記出力スイッチをオフ状態とすることで前記第１アンプと前記第１配線との間の電流を遮断する構成（第６の構成）であっても良い。
【0158】
これにより、第２モードにおいて第１配線の電圧が不必要に変動するといったことが抑制される。
【0159】
上記第６の構成に係るスイッチング電源用回路において、前記第１アンプにおいて、前記第１モードでは、前記第１差分に応じ、前記第１アンプの前記出力スイッチを通じて出力電荷を前記第１配線に供給し又は前記第１アンプの前記出力スイッチを通じて入力電荷を前記第１配線から引き込み、前記第１アンプは、前記第１モードにおいて前記第１配線に対する前記出力電荷及び前記入力電荷を発生させるよう構成された電流発生回路（１１ｂ）を有し、前記第１アンプの前記電流発生回路と前記第１配線との間に前記第１アンプの前記出力スイッチが設けられ、前記第２モードでは前記第１アンプの前記電流発生回路の駆動は停止され、前記第１アンプにおいて、前記第２モードから前記第１モードに復帰する際、前記第１アンプの前記電流発生回路を起動させてから前記第１アンプの前記出力スイッチをターンオンさせる構成（第７の構成）であっても良い。
【0160】
これにより、第２モードから第１モードへの復帰時において、電流発生回路が不安定な状態のまま出力スイッチを通じて第１配線に対し電荷が入出力されることが抑制される。結果、１モードへの復帰後に出力電圧を速やかに所望電圧に安定化させることが可能となる。
【0161】
上記第１～第７の構成の何れかに係るスイッチング電源用回路において、 前記スイッチング回路において前記入力電圧がスイッチングされることで生成される電圧が整流及び平滑化されることにより前記出力電圧が生成される構成（第８の構成）であっても良い。
【0162】
本開示の一側面に係るスイッチング電源装置は、上記第１～第８の構成の何れかに係るスイッチング電源用回路と、前記スイッチング回路において前記入力電圧がスイッチングされることで生成される電圧を整流及び平滑化することで前記出力電圧を生成する整流平滑回路（Ｌ１、Ｃ１）と、を備えた構成（第９の構成）である。
【符号の説明】
【0163】
１、１Ａ、１Ｂ スイッチング電源装置
２、２Ａ、２Ｃ 電源ＩＣ
３、３Ａ、３Ｂ 主制御ブロック
Ｌ１ コイル
Ｃ１ コンデンサ
ＬＤ 負荷
ＩＮ 入力端子
ＳＷ スイッチ端子
ＦＢ 帰還端子
ＯＳ 出力監視端子
ＧＮＤ グランド端子
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｆｂ 帰還電圧
Ｖｅｒｒ 誤差電圧
Ｖｃ 対比電圧
ＭＭ スイッチング回路
Ｍ１、Ｍ２ トランジスタ
１１ エラーアンプ
１１ａ 差動入力段
１１ｂ 出力段
１１ｃ 出力スイッチ
ＳＷａ トランジスタ（ソース用スイッチ）
ＳＷｂ トランジスタ（シンク用スイッチ）
１２ 位相補償回路
１２ａ 抵抗
１２ｂ コンデンサ
１３ 電流センサ
１４ 差動アンプ
１４ａ 差動入力段
１４ｂ 出力段
１４ｃ 出力スイッチ
ＳＷ１ トランジスタ（ソース用スイッチ）
ＳＷ２ トランジスタ（シンク用スイッチ）
１５ 位相補償回路
１５ａ 抵抗
１５ｂ コンデンサ
１６ ランプ電圧生成回路
１７ コンパレータ（ＰＷＭコンパレータ）
１８ クランプ回路
１８ａ 電圧源
１８ｂ スイッチ
１９ クランプ回路
１９ａ 電圧供給回路
１９ｂ スイッチ
２０、２０Ｂ ロジック回路
２１、２１Ｂ ドライバ
２２ 軽負荷検出コンパレータ
４１ スロープ電圧生成回路
４２ コンパレータ
４３ セット信号生成回路
４４ クランプ回路
２、２Ａ、２Ｃ 電源ＩＣ
３、３Ａ、３Ｂ 主制御ブロック
Ｌ１ コイル
Ｃ１ コンデンサ
ＬＤ 負荷
ＩＮ 入力端子
ＳＷ スイッチ端子
ＦＢ 帰還端子
ＯＳ 出力監視端子
ＧＮＤ グランド端子
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｆｂ 帰還電圧
Ｖｅｒｒ 誤差電圧
Ｖｃ 対比電圧
ＭＭ スイッチング回路
Ｍ１、Ｍ２ トランジスタ
１１ エラーアンプ
１１ａ 差動入力段
１１ｂ 出力段
１１ｃ 出力スイッチ
ＳＷａ トランジスタ（ソース用スイッチ）
ＳＷｂ トランジスタ（シンク用スイッチ）
１２ 位相補償回路
１２ａ 抵抗
１２ｂ コンデンサ
１３ 電流センサ
１４ 差動アンプ
１４ａ 差動入力段
１４ｂ 出力段
１４ｃ 出力スイッチ
ＳＷ１ トランジスタ（ソース用スイッチ）
ＳＷ２ トランジスタ（シンク用スイッチ）
１５ 位相補償回路
１５ａ 抵抗
１５ｂ コンデンサ
１６ ランプ電圧生成回路
１７ コンパレータ（ＰＷＭコンパレータ）
１８ クランプ回路
１８ａ 電圧源
１８ｂ スイッチ
１９ クランプ回路
１９ａ 電圧供給回路
１９ｂ スイッチ
２０、２０Ｂ ロジック回路
２１、２１Ｂ ドライバ
２２ 軽負荷検出コンパレータ
４１ スロープ電圧生成回路
４２ コンパレータ
４３ セット信号生成回路
４４ クランプ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】