知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024170072
(43)【公開日】2024-12-06
(54)【発明の名称】コンデンサ及びコンデンサの製造方法
(51)【国際特許分類】
H01G 4/33 20060101AFI20241129BHJP
H01G 4/30 20060101ALI20241129BHJP
【ＦＩ】
H01G4/33 102
H01G4/30 541
H01G4/30 547
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023087032
(22)【出願日】2023-05-26
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】小幡 進
(72)【発明者】
【氏名】樋口 和人
(72)【発明者】
【氏名】田嶋 尚之
(72)【発明者】
【氏名】佐野 光雄
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB01
5E001AC05
5E001AC09
5E082EE14
5E082EE23
5E082FF05
5E082FG03
5E082FG27
5E082FG38
5E082FG42
5E082FG44
5E082GG10
5E082GG11
(57)【要約】
【課題】基板に不良が生じるのを低減し得るコンデンサとコンデンサの製造方法を提供する。
【解決手段】実施形態によれば、第１主面Ａ１及び第２主面Ａ２を有する基板２と、基板２の第１主面Ａ１に一方向に沿って設けられた、少なくとも１つの第１凹部５と、基板２の第２主面Ａ２に一方向に沿って設けられた、少なくとも１つの第２凹部６とを備える、コンデンサ１が提供される。基板２内において、少なくとも１つの第１凹部５と少なくとも１つの第２凹部６が一方向に沿って交互に並んでいる。
【選択図】図３
【解決手段】実施形態によれば、第１主面Ａ１及び第２主面Ａ２を有する基板２と、基板２の第１主面Ａ１に一方向に沿って設けられた、少なくとも１つの第１凹部５と、基板２の第２主面Ａ２に一方向に沿って設けられた、少なくとも１つの第２凹部６とを備える、コンデンサ１が提供される。基板２内において、少なくとも１つの第１凹部５と少なくとも１つの第２凹部６が一方向に沿って交互に並んでいる。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１主面及び第２主面を有する基板と、
前記基板の前記第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、
前記基板の前記第２主面に前記一方向に沿って設けられた、少なくとも１つの第２凹部とを備え、
前記基板内において、前記少なくとも１つの第１凹部と前記少なくとも１つの第２凹部が前記一方向に沿って交互に並んでいる、コンデンサ。
前記基板の前記第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、
前記基板の前記第２主面に前記一方向に沿って設けられた、少なくとも１つの第２凹部とを備え、
前記基板内において、前記少なくとも１つの第１凹部と前記少なくとも１つの第２凹部が前記一方向に沿って交互に並んでいる、コンデンサ。
【請求項2】
前記少なくとも１つの第１凹部内に設けられる第１導電層と、
前記第１導電層と前記基板との間に介在される第１誘電体層と、
前記少なくとも１つの第２凹部内に設けられる第２導電層と、
前記第２導電層と前記基板との間に介在される第２誘電体層と
をさらに含む、請求項１に記載のコンデンサ。
前記第１導電層と前記基板との間に介在される第１誘電体層と、
前記少なくとも１つの第２凹部内に設けられる第２導電層と、
前記第２導電層と前記基板との間に介在される第２誘電体層と
をさらに含む、請求項１に記載のコンデンサ。
【請求項3】
前記第１誘電体層と前記基板との間に介在される第３導電層と、
前記第２誘電体層と前記基板との間に介在される第４導電層と
をさらに含む、請求項２に記載のコンデンサ。
前記第２誘電体層と前記基板との間に介在される第４導電層と
をさらに含む、請求項２に記載のコンデンサ。
【請求項4】
前記第１導電層及び前記第２導電層は、不純物がドーピングされたポリシリコンからそれぞれ形成される、請求項２に記載のコンデンサ。
【請求項5】
前記基板が抵抗率１０ＫΩｃｍ以上の真正半導体基板である、請求項１に記載のコンデンサ。
【請求項6】
請求項１～５のいずれか１項に記載のコンデンサの製造方法であって、
前記基板の前記少なくとも１つの第１凹部と前記少なくとも１つの第２凹部を、触媒を用いたエッチングにより一括して形成することを含む、コンデンサの製造方法。
前記基板の前記少なくとも１つの第１凹部と前記少なくとも１つの第２凹部を、触媒を用いたエッチングにより一括して形成することを含む、コンデンサの製造方法。
【請求項7】
前記基板の前記少なくとも１つの第１凹部内に第１導電層を形成することと、前記基板の前記少なくとも１つの第２凹部内に第２導電層を形成することを一括して行うことをさらに含む、請求項６に記載のコンデンサの製造方法。
【請求項8】
前記第１導電層及び前記第２導電層の一括形成の前に、前記基板の前記少なくとも１つの第１凹部の内面に第１誘電体層を形成することと、前記基板の前記少なくとも１つの第２凹部の内面に第２誘電体層を形成することを、一括して行う、請求項７に記載のコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、コンデンサ及びコンデンサの製造方法に関する。
【背景技術】
【0002】
通信機器の小型化及び高機能化に伴い、それらに搭載されるコンデンサには、小型化及び薄型化が求められている。容量密度を維持しつつ、小型化及び薄型化を実現する構造として、基板にトレンチを形成して表面積を増大させたトレンチコンデンサがある。このトレンチコンデンサには、製造工程中に基板の反りなどの不良が生じるという課題がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１２９５７７号公報
【特許文献2】特開２０２１－４８３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
解決しようとする課題は、基板に不良が生じるのを低減し得るコンデンサとコンデンサの製造方法を提供することである。
【課題を解決するための手段】
【0005】
実施形態によれば、第１主面及び第２主面を有する基板と、基板の第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、基板の第２主面に一方向に沿って設けられた、少なくとも１つの第２凹部とを備える、コンデンサが提供される。基板内において、少なくとも１つの第１凹部と少なくとも１つの第２凹部が一方向に沿って交互に並んでいる。
また、他の実施形態によれば、コンデンサの製造方法が提供される。この製造方法は、実施形態のコンデンサの製造方法であって、基板の少なくとも１つの第１凹部と少なくとも１つの第２凹部を、触媒を用いたエッチングにより一括して形成することを含む。
また、他の実施形態によれば、コンデンサの製造方法が提供される。この製造方法は、実施形態のコンデンサの製造方法であって、基板の少なくとも１つの第１凹部と少なくとも１つの第２凹部を、触媒を用いたエッチングにより一括して形成することを含む。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係るコンデンサの概略を示す斜視図。
【図4】第１実施形態に係るコンデンサの製造方法の一例を示すフローチャート。
【図16】第２実施形態に係るコンデンサの概略を示す断面図。
【図17】第２実施形態に係るコンデンサの製造方法の一例を示すフローチャート。
【図18】第３実施形態に係るコンデンサの概略を示す断面図。
【図19】第３実施形態に係るコンデンサの製造方法の一例を示すフローチャート。
【図20】比較例のコンデンサの概略を示す断面図。
【発明を実施するための形態】
【0007】
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
【0008】
＜第１実施形態＞
第１実施形態のコンデンサ及びその製造方法を、図１乃至図１５に示す。
コンデンサ１は、図１乃至図３に示すように、基板２と、第１誘電体層３ａと、第２誘電体層３ｂと、第１導電層４ａと、第２導電層４ｂと、第１電極７と、第２電極８と、絶縁層９ａ，９ｂを含んでいる。
第１実施形態のコンデンサ及びその製造方法を、図１乃至図１５に示す。
コンデンサ１は、図１乃至図３に示すように、基板２と、第１誘電体層３ａと、第２誘電体層３ｂと、第１導電層４ａと、第２導電層４ｂと、第１電極７と、第２電極８と、絶縁層９ａ，９ｂを含んでいる。
【0009】
各図において、Ｘ軸方向は基板２の主面に平行な第１方向であり、Ｙ軸方向は基板２の主面に平行であり且つＸ軸方向に垂直な第２方向である。また、Ｚ軸方向は、基板２の厚さ方向、即ち、Ｘ軸方向（第１方向）及びＹ軸方向（第２方向）に垂直な方向である。
【0010】
基板２は、少なくとも表面が導電性を有している基板である。基板２は、第１主面Ａ１と、第２主面Ａ２と、第１主面Ａ１の縁から第２主面Ａ２の縁まで延びた端面とを有している。ここでは、基板２は、扁平な略直方体形状を有している。基板２は、他の形状を有していてもよい。
【0011】
第１主面Ａ１には、図２及び図３に示す第１凹部５が複数設けられている。ここでは、これら第１凹部５は、第２方向のＹ軸方向に各々が延びた形状を有している第１トレンチである。第１凹部５は、図２及び図３に示すように、第１方向のＸ軸方向に沿って互いから側壁を隔てて並んでいる。第１凹部５は、Ｘ軸方向に沿って切断した断面が有底矩形筒状を有する。第１主面Ａ１には、複数の第１凹部５を設けてもよく、第１凹部５を１つのみ設けてもよい。
【0012】
第２主面Ａ２には、図２及び図３に示す第２凹部６が複数設けられている。ここでは、これら第２凹部６は、第２方向のＹ軸方向に各々が延びた形状を有している第２トレンチである。第２凹部６は、図２及び図３に示すように、第１方向のＸ軸方向に沿って互いから側壁を隔てて並んでいる。第２凹部６は、図２に示すように、第２主面Ａ２のうち、第１凹部５の底壁と向き合う位置ではなく、第１凹部５の側壁と向き合う位置に設けられている。言い換えれば、第１凹部５と第２凹部６は、基板２内においてＸ軸方向（第１方向）に沿って側壁を介して交互に並んでいる。なお、第２主面Ａ２には、複数の第２凹部６を設けてもよく、第２凹部６を１つのみ設けてもよい。
【0013】
第１凹部５の深さ及び第２凹部６の深さは、基板２の厚さにもよるが、一例によれば０．１μｍ乃至５００μｍの範囲内にあり、他の例によれば１μｍ乃至４００μｍの範囲内にある。
【0014】
第１凹部５及び第２凹部６の開口部の寸法は、０．３μｍ以上であることが好ましい。なお、第１凹部５及び第２凹部６の開口部の寸法は、第１凹部５及び第２凹部６の開口部の径又は幅である。ここでは、第１凹部５及び第２凹部６の開口部の寸法は、それらの長さ方向に対して垂直な方向における寸法である。これら寸法を小さくすると、より大きな電気容量を達成できる。但し、これら寸法を小さくすると、第１凹部５及び第２凹部６内に、誘電体層と導電層とを含んだ積層構造を形成することが難しくなる。
【0015】
隣り合った第１凹部５間の距離及び隣り合った第２凹部６間の距離は、０．１μｍ以上であることが好ましい。これら距離を小さくすると、より大きな電気容量を達成できる。但し、これら距離を小さくすると、基板２のうち、第１凹部５間に挟まれた部分及び第２凹部６間に挟まれた部分の破損を生じ易くなる。
【0016】
第１凹部５及び第２凹部６は、様々な形状を有し得る。例えば図３では、第１凹部５及び第２凹部６の深さ方向に平行な断面は矩形状である。これら断面は矩形状でなくてもよい。例えば、これら断面は、先細りした形状を有していてもよい。
【0017】
図２及び図３では、第１凹部５及び第２凹部６が、第２方向のＹ軸方向に各々が延びた形状を有し、かつ第１方向のＸ軸方向に沿って互いから側壁を隔てて並んでいる。このような配置に限定されず、第１凹部５及び第２凹部６が、第１方向のＸ軸方向に各々が延びた形状を有し、かつ第２方向のＹ軸方向に沿って互いから側壁を隔てて並んでいても良い。
【0018】
基板２は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。基板２の例に、単結晶シリコンウェハが含まれる。単結晶シリコンウェハの面方位は特に問わず、一主面が（１００）面あるいは（１１０）面であるシリコンウェハを用いることができる。
【0019】
第１誘電体層３ａ，第２誘電体層３ｂは、基板２の表面に対してコンフォーマルな層である。第１誘電体層３ａは、基板２と第１導電層４ａとを互いから電気的に絶縁する。第１導電層４ａは、少なくとも第１凹部５内に設けられ得る。第１誘電体層３ａは、基板２と第１導電層４ａとの間に介在され得る。また、第２誘電体層３ｂは、基板２と第２導電層４ｂとを互いから電気的に絶縁する。第２導電層４ｂは、少なくとも第２凹部６内に設けられ得る。第２誘電体層３ｂは、基板２と第２導電層４ｂとの間に介在され得る。
【0020】
図３の場合、第１導電層４ａは、第１凹部５それぞれの内部に設けられている。Ｘ軸方向（第１方向）において側壁を介して隣り合う第１凹部５の間に位置する第１主面Ａ１上にも第１導電層４ａが設けられている。第１導電層４ａの上記配置により、第１凹部５それぞれの内部に設けられた第１導電層４ａ同士が電気的に接続されている。第１導電層４ａは櫛歯形状を有している。一方、第２導電層４ｂは、第２凹部６それぞれの内部に設けられている。Ｘ軸方向（第１方向）において側壁を介して隣り合う第２凹部６の間に位置する第２主面Ａ２上にも第２導電層４ｂが設けられている。第２導電層４ｂの上記配置により、第２凹部６それぞれの内部に設けられた第２導電層４ｂ同士が電気的に接続されている。第２導電層４ｂは櫛歯形状を有している。第１，第２の導電層４ａ，４ｂは、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。不純物の例として、Ｐ型又はＮ型の不純物を挙げることができる。第１，第２の導電層４ａ，４ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
一方、図３の場合、第１誘電体層３ａは、第１凹部５それぞれの内面及び第１主面Ａ１上の一部に設けられ、基板２と第１導電層４ａとの間に介在されている。また、第２誘電体層３ｂは、第２凹部６それぞれの内面及び第２主面Ａ２上の一部に設けられ、基板２と第２導電層４ｂとの間に介在されている。第１誘電体層３ａ，第２誘電体層３ｂは、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、無機誘電体層は、例えば、酸化膜、窒化膜等を挙げることができる。シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を第１，第２の誘電体層３ａ，３ｂに使用すると、コンデンサ１の耐熱性を高めることができる。
一方、図３の場合、第１誘電体層３ａは、第１凹部５それぞれの内面及び第１主面Ａ１上の一部に設けられ、基板２と第１導電層４ａとの間に介在されている。また、第２誘電体層３ｂは、第２凹部６それぞれの内面及び第２主面Ａ２上の一部に設けられ、基板２と第２導電層４ｂとの間に介在されている。第１誘電体層３ａ，第２誘電体層３ｂは、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、無機誘電体層は、例えば、酸化膜、窒化膜等を挙げることができる。シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を第１，第２の誘電体層３ａ，３ｂに使用すると、コンデンサ１の耐熱性を高めることができる。
【0021】
このコンデンサ１は、図３に示す第１電極７と第２電極８と絶縁層９ａ，９ｂとを更に含んでいる。
【0022】
第１電極７は、第１導電層４ａ上に形成されることで電気的に接続された第１下部電極７ａと、第１下部電極７ａと電気的に接続された第１外部パッド７ｂとを含む。第１電極７は、例えばアルミニウムなどの金属を例えばスパッタリングによって成膜することで得られる。
【0023】
一方、第２電極８は、第２導電層４ｂ上に形成されることで電気的に接続された第２下部電極８ａと、第２下部電極８ａと電気的に接続された第２外部パッド８ｂとを含む。第２電極８は、例えばアルミニウムなどの金属を例えばスパッタリングによって成膜することで得られる。
【0024】
絶縁層９ａは、第１外部パッド７ｂを第１主面Ａ１から絶縁する。絶縁層９ａは、１以上の貫通孔を有する。絶縁層９ａのある貫通孔内において、第１下部電極７ａが第１導電層４ａと電気的に接続されている。また、絶縁層９ａは、第１導電層４ａ及び第１誘電体層３ａそれぞれの端部と、第１主面Ａ１とを覆う。外部パッド７ｂは、絶縁層９ａのｘｙ軸方向に沿う面からｚ軸方向（基板２の厚さ方向）に沿って突出している。また、絶縁層９ｂは、第２外部パッド８ｂを第２主面Ａ２から絶縁する。絶縁層９ｂは、１以上の貫通孔を有する。絶縁層９ｂのある貫通孔内において、第２下部電極８ａが第２導電層４ｂと電気的に接続されている。また、絶縁層９ｂは、第２導電層４ｂ及び第２誘電体層３ｂそれぞれの端部と、第２主面Ａ２とを覆う。外部パッド８ｂは、絶縁層９ｂのｘｙ軸方向に沿う面から外部パッド７ｂとは反対向きのｚ軸方向（基板２の厚さ方向）に沿って突出している。絶縁層９ａ，９ｂは、例えば、テトラエトキシシラン（tetraethoxysilane, TEOS）などの層間絶縁膜から形成される。
【0025】
このコンデンサ１は、めっき層（図示を省略）をさらに含んでいても良い。めっき層は、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ＮｉＡｌ合金などからなる。めっき層は、例えば、第１導電層４ａと第１電極７との間か、第２導電層４ｂと第２電極８との間、あるいは双方に配置することができる。
【0026】
第１実施形態のコンデンサによれば、基板の第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、基板の第２主面に前記一方向に沿って設けられた、少なくとも１つの第２凹部とを備える。基板内において、少なくとも１つの第１凹部と少なくとも１つの第２凹部が一方向に沿って交互に並んでいる。この基板を備えたコンデンサによれば、第１主面と第２主面の両面に一括で加工を行うことにより、基板の反りや割れなどの不良を低減することができる。例えば、第１主面の第１凹部と第２主面の第２凹部とを触媒を用いたエッチングにより一括で設ける等により、基板の両面に凹部を形成する際の基板の反りを抑制することができる。また、両面に一括で加工を行うことにより、工数を減らすことができる。またさらに、導電層として不純物がドープされたポリシリコンを用いる場合、ポリシリコンには、後述する通り、抵抗率が低い方が応力が大きくなる傾向がある。第１実施形態によれば、抵抗率が低くて応力の大きな導電層を用いても、すなわち導電層の種類に拘わらず、基板の反りなどの不良を低減することが可能となる。
【0027】
第１実施形態のコンデンサにおいて、少なくとも１つの第１凹部内に設けられる第１導電層と、第１導電層と基板との間に介在される第１誘電体層と、少なくとも１つの第２凹部内に設けられる第２導電層と、第２導電層と基板との間に介在される第２誘電体層とをさらに備えることが望ましい。これにより、第１導電層と第１誘電体層と基板とでＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造の第１キャパシタを形成することができ、かつ第２導電層と第２誘電体層と基板でＭＩＭ構造の第２キャパシタを形成することができる。なお、基板は第１キャパシタと第２キャパシタを電気的に接続する導体（配線）として機能し得る。その結果、第１キャパシタと第２キャパシタを備えたコンデンサを厚さ方向に沿って複数積層することにより、高耐圧なコンデンサを実現することができる。
【0028】
第１実施形態のコンデンサは、例えば、図４～図１５に示す第１実施形態の方法で製造される。この製造方法を図４～図１５を参照して説明する。図５～図１５において、Ｘ軸方向は基板２の主面に平行な第１方向であり、Ｙ軸方向は基板２の主面に平行であり且つＸ軸方向に垂直な第２方向である。また、Ｚ軸方向は、基板２の厚さ方向、即ち、Ｘ軸方向（第１方向）及びＹ軸方向（第２方向）に垂直な方向である。
【0029】
（工程Ｓ１）
工程Ｓ１は、図５に一例を示す基板薄化工程である。基板材料１０を所定の厚さまで削って薄くし、基板２を得る。基板２の厚さは、一例として、１５０μｍ以下である。ここでは、一例として、基板２は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
工程Ｓ１は、図５に一例を示す基板薄化工程である。基板材料１０を所定の厚さまで削って薄くし、基板２を得る。基板２の厚さは、一例として、１５０μｍ以下である。ここでは、一例として、基板２は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
【0030】
（工程Ｓ２）
工程Ｓ２は、図６に一例を示すマスク形成工程である。基板２の第１主面Ａ１にマスク層１１ａ、第２主面Ａ２にマスク層１１ｂを形成する。マスク層１１ａ、１１ｂは、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料から形成され得る。マスク層１１ａ、１１ｂは、例えば、既存の半導体プロセスによって形成することができる。
工程Ｓ２は、図６に一例を示すマスク形成工程である。基板２の第１主面Ａ１にマスク層１１ａ、第２主面Ａ２にマスク層１１ｂを形成する。マスク層１１ａ、１１ｂは、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料から形成され得る。マスク層１１ａ、１１ｂは、例えば、既存の半導体プロセスによって形成することができる。
【0031】
（工程Ｓ３）
工程Ｓ３は、図７に一例を示すマスクのパターニング工程である。マスク層１１ａ、１１ｂそれぞれの上に、所望のパターン形状のレジスト層１２ａ，１２ｂを形成する。レジスト層１２ａ，１２ｂは、例えばフォトレジストから形成され得る。次いで、マスク層１１ａ、１１ｂを所望のパターン形状に例えば反応性イオンエッチング（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ；ＲＩＥ）などでエッチング加工することにより、マスク層１１ａ、１１ｂに開口１３ａ，１３ｂを設ける。開口１３ａは第１凹部５になるべく位置に設けられている。開口１３ｂは第２凹部６になるべく位置に設けられている。その後、レジスト層１２ａ，１２ｂを除去する。
工程Ｓ３は、図７に一例を示すマスクのパターニング工程である。マスク層１１ａ、１１ｂそれぞれの上に、所望のパターン形状のレジスト層１２ａ，１２ｂを形成する。レジスト層１２ａ，１２ｂは、例えばフォトレジストから形成され得る。次いで、マスク層１１ａ、１１ｂを所望のパターン形状に例えば反応性イオンエッチング（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ；ＲＩＥ）などでエッチング加工することにより、マスク層１１ａ、１１ｂに開口１３ａ，１３ｂを設ける。開口１３ａは第１凹部５になるべく位置に設けられている。開口１３ｂは第２凹部６になるべく位置に設けられている。その後、レジスト層１２ａ，１２ｂを除去する。
【0032】
（工程Ｓ４）
工程Ｓ４は、図８に一例を示す、触媒層を両面に一括形成する工程である。第１主面Ａ１のうちマスク層１１ａによって覆われていない領域（開口１３ａを含む）上に、第１触媒層１４ａを形成する。同時に、第２主面Ａ２のうちマスク層１１ｂによって覆われていない領域（開口１３ｂを含む）上に、第２触媒層１４ｂを形成する。
工程Ｓ４は、図８に一例を示す、触媒層を両面に一括形成する工程である。第１主面Ａ１のうちマスク層１１ａによって覆われていない領域（開口１３ａを含む）上に、第１触媒層１４ａを形成する。同時に、第２主面Ａ２のうちマスク層１１ｂによって覆われていない領域（開口１３ｂを含む）上に、第２触媒層１４ｂを形成する。
【0033】
基板２の第１主面Ａ１に第１触媒層１４ａを形成するのと、基板２の第２主面Ａ２に第２触媒層１４ｂを形成するのを両面一括で行うことにより、基板２の第１主面Ａ１側に加わる応力と、第２主面Ａ２側に加わる応力の差を小さくすることができる。
【0034】
第１触媒層１４ａと第２触媒層１４ｂは、例えば、貴金属を含んだ不連続層である。一例として、第１触媒層１４ａと第２触媒層１４ｂは、貴金属を含んだ触媒粒子からなる粒状層が挙げられる。
【0035】
貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの１以上である。第１触媒層１４ａと第２触媒層１４ｂは、チタンなどの貴金属以外の金属を更に含んでいてもよい。
【0036】
第１触媒層１４ａと第２触媒層１４ｂは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。第１触媒層１４ａと第２触媒層１４ｂは、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、マスク層１１ａ，１１ｂの開口１３ａ，１３ｂに、貴金属を直接的且つ一様に析出させることができるため特に好ましい。
【0037】
（工程Ｓ５）
工程Ｓ５は、触媒を用いたエッチングにより基板の両面に凹部を一括して形成する工程である。図９に一例を示す通り、基板の両面にトレンチをＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）で一括形成する。
工程Ｓ５は、触媒を用いたエッチングにより基板の両面に凹部を一括して形成する工程である。図９に一例を示す通り、基板の両面にトレンチをＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）で一括形成する。
【0038】
ＭａｃＥｔｃｈによると、貴金属の触媒としての作用のもとで基板２をエッチングして、第１凹部５となる第１トレンチ及び第２凹部６となる第２トレンチを基板２に形成することができる。
【0039】
具体的には、基板２をエッチング剤でエッチングする。例えば、基板２を含む処理基板を液状のエッチング剤に浸漬させて、エッチング剤を基板２と接触させる。
【0040】
エッチング剤は、例えば、酸化剤と弗化水素とを含み得る。
エッチング剤における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
エッチング剤における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
【0041】
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
【0042】
エッチング剤における酸化剤の濃度は、０．２ｍｏｌ/Ｌ乃至８ｍｏｌ/Ｌの範囲内にあることが好ましく、２ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることが更に好ましい。
【0043】
エッチング剤は、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
エッチング剤は、水などの他の成分を更に含んでいてもよい。
エッチング剤は、水などの他の成分を更に含んでいてもよい。
【0044】
このようなエッチング剤を使用した場合、基板２のうち第１触媒層１４ａ又は第２触媒層１４ｂと近接している領域においてのみ、基板２の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、フッ化水素酸により溶解除去される。そのため、第１触媒層１４ａ又は第２触媒層１４ｂと近接している部分のみが選択的にエッチングされる。
【0045】
第１触媒層１４ａは、エッチングの進行とともにＺ軸方向に沿って第２主面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図９に示すように、第１触媒層１４ａの位置では、第１主面から第２主面へ向けて、第１主面に対して垂直なＺ軸方向にエッチングが進む。
【0046】
他方、第２触媒層１４ｂは、エッチングの進行とともに第１主面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図９に示すように、第２触媒層１４ｂの位置では、第２主面から第１主面へ向けて、第２主面に対して垂直なＺ軸方向にエッチングが進む。
【0047】
このようにして、図９に示すように、第１凹部５に相当する凹部を第１主面Ａ１に形成するのと、第２凹部６に相当する凹部を第２主面Ａ２に形成するのとを一括して行う。これにより、基板２の第１主面Ａ１側に加わる応力と、第２主面Ａ２側に加わる応力の差を小さくすることができる。
【0048】
（工程Ｓ６）
工程Ｓ６は、図１０に一例を示す、触媒層とマスクの除去を両面一括で行う工程である。触媒層の除去には、例えば王水を使用することができる。一方、マスク層の除去には、例えばホットリン酸などを使用することができる。
工程Ｓ６は、図１０に一例を示す、触媒層とマスクの除去を両面一括で行う工程である。触媒層の除去には、例えば王水を使用することができる。一方、マスク層の除去には、例えばホットリン酸などを使用することができる。
【0049】
触媒層とマスクの除去を両面一括で行うことにより、基板２の第１主面Ａ１側に加わる応力と、第２主面Ａ２側に加わる応力の差を小さくすることができる。
【0050】
（工程Ｓ７）
工程Ｓ７は、基板の両面に誘電体層を一括で形成する工程である。図１１に一例を示す通り、基板２の第１主面Ａ１上と、第１凹部５それぞれの内面に第１誘電体層３ａを設ける。その際に、基板２の第２主面Ａ２上と、第２凹部６それぞれの内面に第２誘電体層３ｂを設ける。第１誘電体層３ａと第２誘電体層３ｂは、それぞれ、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）、あるいは基板２の表面を熱酸化することによって形成することができる。
工程Ｓ７は、基板の両面に誘電体層を一括で形成する工程である。図１１に一例を示す通り、基板２の第１主面Ａ１上と、第１凹部５それぞれの内面に第１誘電体層３ａを設ける。その際に、基板２の第２主面Ａ２上と、第２凹部６それぞれの内面に第２誘電体層３ｂを設ける。第１誘電体層３ａと第２誘電体層３ｂは、それぞれ、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）、あるいは基板２の表面を熱酸化することによって形成することができる。
【0051】
基板２の両面に第１，第２の誘電体層３ａ，３ｂを一括で形成することにより、基板２の第１主面Ａ１側に加わる応力と、第２主面Ａ２側に加わる応力の差を小さくすることができる。
【0052】
（工程Ｓ８）
工程Ｓ８は、基板の両面に導電層を一括で形成する工程である。図１２に一例を示す通り、基板２の第１主面Ａ１上の第１誘電体層３ａ上と、第１凹部５それぞれの内面に形成された第１誘電体層３ａに第１導電層４ａを形成する。その際に、基板２の第２主面Ａ２上の第２誘電体層３ｂ上と、第２凹部６それぞれの内面に第２誘電体層３ｂに第２導電層４ｂを形成する。不純物がドープされたポリシリコンからなる第１，第２の導電層４ａ，４ｂは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる第１，第２の導電層４ａ，４ｂは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
工程Ｓ８は、基板の両面に導電層を一括で形成する工程である。図１２に一例を示す通り、基板２の第１主面Ａ１上の第１誘電体層３ａ上と、第１凹部５それぞれの内面に形成された第１誘電体層３ａに第１導電層４ａを形成する。その際に、基板２の第２主面Ａ２上の第２誘電体層３ｂ上と、第２凹部６それぞれの内面に第２誘電体層３ｂに第２導電層４ｂを形成する。不純物がドープされたポリシリコンからなる第１，第２の導電層４ａ，４ｂは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる第１，第２の導電層４ａ，４ｂは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
【0053】
基板２の第１凹部５を含む第１主面Ａ１と第２凹部６を含む第２主面Ａ２に第１，第２の導電層４ａ，４ｂを一括で形成することにより、両面同時に同じ膜厚の第１，第２の導電層４ａ，４ｂを形成することができる。これにより、基板２の第１主面Ａ１側に加わる応力と、第２主面Ａ２側に加わる応力の差を小さくすることができる。
【0054】
（工程Ｓ９）
工程Ｓ９は、レジストパターン形成である。例えば図１３に示す通り、第１，第２の導電層４ａ，４ｂそれぞれの上に、所望のパターン形状のレジスト層１５ａ，１５ｂを形成する。レジスト層１５ａ，１５ｂは、例えばフォトレジストから形成され得る。レジスト層１５ａ，１５ｂは、一方のレジスト層を形成した後、他方のレジスト層を形成しても良いが、両方のレジスト層を一括で形成しても良い。
工程Ｓ９は、レジストパターン形成である。例えば図１３に示す通り、第１，第２の導電層４ａ，４ｂそれぞれの上に、所望のパターン形状のレジスト層１５ａ，１５ｂを形成する。レジスト層１５ａ，１５ｂは、例えばフォトレジストから形成され得る。レジスト層１５ａ，１５ｂは、一方のレジスト層を形成した後、他方のレジスト層を形成しても良いが、両方のレジスト層を一括で形成しても良い。
【0055】
（工程Ｓ１０）
工程Ｓ１０は、導電層のパターニングである。例えば図１４に示す通り、第１，第２の導電層４ａ，４ｂを所望のパターン形状に例えば等方性イオンエッチング（Ｃｈｅｍｉｃａｌ ｄｒｙ ｅｔｃｈｉｎｇ；ＣＤＥ）などでエッチング加工することにより、第１，第２の導電層４ａ，４ｂを所望のパターン形状に加工する。一方の導電層をエッチング加工した後、他方の導電層をエッチング加工しても良いが、両方の導電層を同時にエッチング加工しても良い。エッチング加工後、必要に応じてレジスト層１５ａ，１５ｂを除去しても良い。
工程Ｓ１０は、導電層のパターニングである。例えば図１４に示す通り、第１，第２の導電層４ａ，４ｂを所望のパターン形状に例えば等方性イオンエッチング（Ｃｈｅｍｉｃａｌ ｄｒｙ ｅｔｃｈｉｎｇ；ＣＤＥ）などでエッチング加工することにより、第１，第２の導電層４ａ，４ｂを所望のパターン形状に加工する。一方の導電層をエッチング加工した後、他方の導電層をエッチング加工しても良いが、両方の導電層を同時にエッチング加工しても良い。エッチング加工後、必要に応じてレジスト層１５ａ，１５ｂを除去しても良い。
【0056】
（工程Ｓ１１）
工程Ｓ１１は、めっき層の形成である。例えば図１５に示す通り、めっき層１６ａは、第１導電層４ａのｘｙ軸方向に沿う面と、この面の縁と繋がる端面とを覆う。また、めっき層１６ｂは、第２導電層４ｂのｘｙ軸方向に沿う面と、この面の縁と繋がる端面とを覆う。めっき層１６ａ，１６ｂは、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ＮｉＡｌ合金などからなる。一方のめっき層を形成した後、他方のめっき層を形成しても良いが、めっき層１６ａ，１６ｂを一括で形成しても良い。
めっき層の形成は、省略することができる。
工程Ｓ１１は、めっき層の形成である。例えば図１５に示す通り、めっき層１６ａは、第１導電層４ａのｘｙ軸方向に沿う面と、この面の縁と繋がる端面とを覆う。また、めっき層１６ｂは、第２導電層４ｂのｘｙ軸方向に沿う面と、この面の縁と繋がる端面とを覆う。めっき層１６ａ，１６ｂは、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ＮｉＡｌ合金などからなる。一方のめっき層を形成した後、他方のめっき層を形成しても良いが、めっき層１６ａ，１６ｂを一括で形成しても良い。
めっき層の形成は、省略することができる。
【0057】
（工程Ｓ１２）
工程Ｓ１２は、電極の形成である。電極は、例えばアルミニウム電極であり得る。電極は、例えば、スパッタリング成膜などのコンフォーマル成膜により形成され得る。一方の電極を形成した後、他方の電極を形成しても良いが、両方の電極を一括で形成しても良い。電極は、めっき層上に形成しても良いし、めっき層を設けずに導電層上に直接形成しても良い。
導電層を電極として用いる場合、工程Ｓ１２を省略することができる。
なお、第１実施形態のコンデンサの製造方法は、工程Ｓ１～Ｓ１２を全て含むことも可能であるが、工程Ｓ１１または工程Ｓ１２を省略するなど、一部の工程を省略することもできる。
工程Ｓ１２は、電極の形成である。電極は、例えばアルミニウム電極であり得る。電極は、例えば、スパッタリング成膜などのコンフォーマル成膜により形成され得る。一方の電極を形成した後、他方の電極を形成しても良いが、両方の電極を一括で形成しても良い。電極は、めっき層上に形成しても良いし、めっき層を設けずに導電層上に直接形成しても良い。
導電層を電極として用いる場合、工程Ｓ１２を省略することができる。
なお、第１実施形態のコンデンサの製造方法は、工程Ｓ１～Ｓ１２を全て含むことも可能であるが、工程Ｓ１１または工程Ｓ１２を省略するなど、一部の工程を省略することもできる。
【0058】
以上説明した第１実施形態のコンデンサの製造方法では、基板両面に工程Ｓ４から工程Ｓ８までの処理を一括で行う。すなわち、基板の第１主面に第１凹部を形成する工程と、基板の第２主面に第２凹部を形成する工程とを一括で行った後、基板の第１主面と第２主面に誘電体層を両面一括で形成し、次いで、基板の第１主面と第２主面に導電層を両面一括で形成する。その結果、基板の第１主面側に加わる応力と、第２主面側に加わる応力の差を小さくすることができる。また、基板の第１主面と第２主面とに同じ厚さの層を同時に形成することができる。これらにより、基板の反り及び基板の割れなどの不良を低減することができる。また、両面一括形成により、工数を少なくすることができる。
【0059】
第１実施形態では、第１凹部及び第２凹部を、ＭａｃＥｔｃｈなどの触媒を用いたエッチングにより形成したが、ＭａｃＥｔｃｈではなく、ＤＲＹエッチングで実現するには、基板の第１主面に第１凹部を形成して導電層を形成した後、第１凹部深さに相当する薄さまで基板を薄化し、その後、反対側の第２主面に第２凹部を形成し、再度導電層を形成する逐次プロセスとなる。薄い基板のハンドリングが必要である。また、導電層形成時に基板の反りが生じる。これに対し、第１実施形態のように、第１凹部及び第２凹部の形成をＭａｃＥｔｃｈで基板両面から一括で行い、その後、導電層も一括で形成することで、薄い基板をハンドリングする機会を削減することができると共に、導電層形成時の反り抑制が可能となる。
【0060】
＜第２実施形態＞
第２実施形態のコンデンサ及びその製造方法を、図１６及び図１７に示す。図１６は、第２実施形態のコンデンサの厚さ方向（Ｚ軸方向）に沿った断面図である。図１７は、第２実施形態のコンデンサの製造方法の一例を示すフローチャートである。図１～図１５と同様な部材は、同符号を付して説明を省略する。
第２実施形態のコンデンサ及びその製造方法を、図１６及び図１７に示す。図１６は、第２実施形態のコンデンサの厚さ方向（Ｚ軸方向）に沿った断面図である。図１７は、第２実施形態のコンデンサの製造方法の一例を示すフローチャートである。図１～図１５と同様な部材は、同符号を付して説明を省略する。
【0061】
第２実施形態のコンデンサは、基板２が真正半導体基板であり、かつ誘電体層を設けないこと以外は、図１～図３に示すコンデンサ１と同様な構造を有する。真正半導体基板は、例えば、抵抗率１０ｋΩｃｍ以上のシリコンウエハであり得る。基板２の第１主面Ａ１及び第２主面Ａ２には、前述したのと同様に第１凹部５と第２凹部６がＸ軸方向（第１方向）に沿って互いに側壁を隔てつつ、交互に並んでいる。第１凹部５と第２凹部６それぞれの内面には、誘電体層を設けることなく、第１、第２の導電層４ａ，４ｂが直接設けられている。第１、第２の導電層４ａ，４ｂは、櫛歯形状を有する。第１、第２の導電層４ａ，４ｂは、第１凹部５と第２凹部６それぞれの内面に加え、第１主面Ａ１上及び第２主面Ａ２上にも形成されている。第１主面Ａ１上には、第１導電層４ａが、Ｘ軸方向（第１方向）において側壁を介して隣り合う第１凹部５の間に設けられている。これにより、第１凹部５それぞれの内部に設けられた第１導電層４ａ同士が電気的に接続されている。また、第２主面Ａ２上には、第２導電層４ｂが、Ｘ軸方向（第１方向）において側壁を介して隣り合う第２凹部６の間に設けられている。これにより、第２凹部６それぞれの内部に設けられた第２導電層４ｂ同士が電気的に接続されている。第１電極７、第２電極８、絶縁層９ａ、９ｂの詳細は、第１実施形態で説明した通りである。
【0062】
第２実施形態のコンデンサによれば、基板の第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、基板の第２主面に前記一方向に沿って設けられた、少なくとも１つの第２凹部とを備える。基板内において、少なくとも１つの第１凹部と少なくとも１つの第２凹部が一方向に沿って交互に並んでいる。この基板を備えたコンデンサによれば、第１主面と第２主面の両面に一括で加工を行うことにより、基板の反りや割れなどの不良を低減することができる。また、両面に一括で加工を行うことにより、工数を減らすことができる。またさらに、抵抗率が低いものの応力が大きいポリシリコンを導電層として用いても基板の不良を少なくすることができるため、導電層の種類に拘わらず、基板の不良を低減することが可能となる。
【0063】
第２実施形態のコンデンサにおいて、第１凹部の内面の少なくとも一部に設けられた第１導電層と、第２凹部の内面の少なくとも一部に設けられた第２導電層とをさらに備えることが望ましい。これにより、第１導電層と基板と第２誘電体層とでＭＩＭ構造のキャパシタを形成することができる。
【0064】
図１６を参照して説明した第２実施形態のコンデンサの製造方法の一例のフローチャートを図１７に示す。この製造方法は、基板薄化Ｓ２１、マスク形成Ｓ２２、マスクのパターニングＳ２３、触媒層を両面に一括形成Ｓ２４、両面にトレンチをMacEtchで一括形成Ｓ２５、触媒層とマスクの除去を両面一括で行うＳ２６、両面に導電層（第１，第２の導電層）を一括形成Ｓ２７、レジストパターン形成Ｓ２８、導電層（第１，第２の導電層）のパターニングＳ２９、めっき層の形成Ｓ３０及び電極の形成Ｓ３１を備える。触媒層とマスクの除去を両面一括で行う工程Ｓ２６を行った後、誘電体層を設けることなく、両面に導電層を一括形成する工程Ｓ２７する以外は、第１実施形態と同様に行われる方法である。なお、第２実施形態のコンデンサの製造方法は、工程Ｓ２１～Ｓ３１を全て含むことも可能であるが、工程Ｓ３０または工程Ｓ３１を省略するなど、一部の工程を省略することもできる。
【0065】
第２実施形態のコンデンサの製造方法では、基板両面に工程Ｓ２４から工程Ｓ２８までの処理を一括で行う。すなわち、基板の第１主面に第１凹部を形成する工程と、基板の第２主面に第２凹部を形成する工程とを一括で行った後、基板の第１主面と第２主面に第１，第２の導電層を両面一括で形成する。その結果、基板の第１主面側に加わる応力と、第２主面側に加わる応力の差を小さくすることができる。また、基板の第１主面と第２主面とに同じ厚さの層を同時に形成することができる。これらにより、基板の反り及び基板の割れなどの不良を低減することができる。また、両面一括形成により、工数を少なくすることができる。
【0066】
また、第１凹部及び第２凹部を、ＭａｃＥｔｃｈなどの触媒を用いたエッチングにより一括形成した後、導電層も一括で形成することで、薄い基板をハンドリングする機会を削減することができると共に、導電層形成時の反り抑制が可能となる。
【0067】
＜第３実施形態＞
第３実施形態のコンデンサ及びその製造方法を、図１８及び図１９に示す。図１８は、第３実施形態のコンデンサの厚さ方向（Ｚ軸方向）に沿った断面図である。図１９は、第３実施形態のコンデンサの製造方法の一例を示すフローチャートである。図１～図１５と同様な部材は、同符号を付して説明を省略する。
第３実施形態のコンデンサ及びその製造方法を、図１８及び図１９に示す。図１８は、第３実施形態のコンデンサの厚さ方向（Ｚ軸方向）に沿った断面図である。図１９は、第３実施形態のコンデンサの製造方法の一例を示すフローチャートである。図１～図１５と同様な部材は、同符号を付して説明を省略する。
【0068】
第３実施形態のコンデンサ１は、図１８に示すように、基板２と、第１誘電体層３ａと、第２誘電体層３ｂと、第１導電層４ａと、第２導電層４ｂと、第３導電層２０ａと、第４導電層２０ｂと、第３電極２１と、第４電極２２と、絶縁層９ａ，９ｂを含んでいる。
【0069】
図１８において、Ｘ軸方向は基板２の主面に平行な第１方向であり、Ｙ軸方向は基板２の主面に平行であり且つＸ軸方向に垂直な第２方向である。また、Ｚ軸方向は、基板２の厚さ方向、即ち、Ｘ軸方向（第１方向）及びＹ軸方向（第２方向）に垂直な方向である。
【0070】
基板２には、第１実施形態で説明したのと同様なものが用いられる。第１主面Ａ１及び第２主面Ａ２には、図２及び図３を参照して説明したのと同様な構成で、第１凹部５と第２凹部６が設けられている。第１凹部５と第２凹部６は、基板２内において、互いを側壁を隔てつつ、Ｘ軸方向（第１方向）に沿って交互に並んでいる。第１凹部５と第２凹部６の詳細は、第１実施形態で説明した通りである。
【0071】
第１，第２の誘電体層３ａ，３ｂ、第１，第２の導電層４ａ，４ｂの詳細は、第１実施形態で説明した通りである。
【0072】
第３導電層２０ａは、第１凹部５それぞれの内面と、第１主面Ａ１上に設けられている。この第３導電層２０ａと櫛歯状の第１導電層４ａとの間に、第１誘電体層３ａが介在されるようになる。第４導電層２０ｂは、第２凹部６それぞれの内面と、第２主面Ａ２上に設けられている。この第４導電層２０ｂと櫛歯状の第２導電層４ｂとの間に、第２誘電体層３ｂが介在されるようになる。第３導電層２０ａ、第４導電層２０ｂは、基板２がシリコン基板などの半導体基板である場合、半導体基板の表面領域に不純物をドーピングしたドーピング層であってもよい。不純物の例として、Ｐ型又はＮ型の不純物を挙げることができる。また、第３導電層２０ａ、第４導電層２０ｂは、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金から形成されていても良い。第３導電層２０ａ、第４導電層２０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
【0073】
絶縁層９ａは、第３電極２１と第４電極２２を互いから絶縁する。第３電極２１と第４電極２２は、それぞれ、絶縁層９ａのｘｙ軸方向に沿う面からｚ軸方向（基板２の厚さ方向）に沿って同じ向きに突出している。絶縁層９ａは、１以上の貫通孔を有する。絶縁層９ａのある貫通孔内において、第３電極２１が第１導電層４ａと電気的に接続されている。絶縁層９ａの別の貫通孔内において、第４電極２２が第３導電層２０ａと電気的に接続されている。また、絶縁層９ａは、第１導電層４ａ及び第１誘電体層３ａそれぞれの端部と、第３導電層２０ａとを覆う。
【0074】
絶縁層９ｂは、第２導電層４ｂ、第２誘電体層３ｂ、及び、第４導電層２０ｂを覆い、これらを外部から絶縁する。
【0075】
絶縁層９ａ，９ｂは、例えば、テトラエトキシシラン（tetraethoxysilane, TEOS）などの層間絶縁膜から形成される。
【0076】
第３電極２１及び第４電極２２は、例えばアルミニウムなどの金属を例えばスパッタリングによって成膜することで得られる。
【0077】
コンデンサ１は、めっき層（図示を省略）をさらに含んでいても良い。めっき層は、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ＮｉＡｌ合金などからなる。めっき層は、例えば、導電層上（例えば、第１導電層４ａ、第２導電層４ｂ、第３導電層２０ａまたは第４導電層２０ｂなど）に設けることができる。
【0078】
以上説明した構造を有するコンデンサでは、第３，第４の導電層２０ａ，２０ｂで挟まれた基板２が、第１誘電体層３ａを介して第１導電層４ａとＭＩＭ構造のキャパシタを形成すると共に、第２誘電体層３ｂを介して第２導電層４ｂとＭＩＭ構造のキャパシタを形成する。
【0079】
第３実施形態のコンデンサによれば、基板の第１主面に一方向に沿って設けられた、少なくとも１つの第１凹部と、基板の第２主面に前記一方向に沿って設けられた、少なくとも１つの第２凹部とを備える。基板内において、少なくとも１つの第１凹部と少なくとも１つの第２凹部が一方向に沿って交互に並んでいる。この基板を備えたコンデンサによれば、第１主面と第２主面の両面に一括で加工を行うことにより、基板の反りや割れなどの不良を低減することができる。また、両面に一括で加工を行うことにより、工数を減らすことができる。またさらに、抵抗率が低いものの応力が大きいポリシリコンを導電層として用いても基板の不良を少なくすることができるため、導電層の種類に拘わらず、基板の不良を低減することが可能となる。
【0080】
図１８を参照して説明した第３実施形態のコンデンサの製造方法を説明する。この製造方法は、基板薄化Ｓ４１、マスク形成Ｓ４２、マスクのパターニングＳ４３、触媒層を両面に一括形成Ｓ４４、両面にトレンチをMacEtchで一括形成Ｓ４５、触媒層とマスクの除去を両面一括で行うＳ４６、両面に導電層（第３，第４の導電層）を一括形成Ｓ４７、両面に誘電体層（第１、第２の誘電体層）を一括形成Ｓ４８、両面に導電層（第１，第２の導電層）を一括形成Ｓ４９、レジストパターン形成Ｓ５０、導電層（第１，第２の導電層）のパターニングＳ５１、めっき層の形成Ｓ５２及び電極の形成Ｓ５３を備える。この製造方法は、触媒層とマスクの除去を両面一括で行うＳ４６の後に、両面に第３，第４の導電層を一括形成するＳ４７を行い、その後に両面に第１，第２の誘電体層を一括形成するＳ４８を行う以外は、第１実施形態と同様にして行われる。なお、第３実施形態のコンデンサの製造方法は、工程Ｓ４１～Ｓ５３を全て含むことも可能であるが、工程Ｓ５２または工程Ｓ５３を省略するなど、一部の工程を省略することもできる。
【0081】
以下、両面に第３，第４の導電層を一括形成する工程Ｓ４７の詳細を説明する。
【0082】
触媒層とマスクの除去を両面一括で行うＳ４６を、第１実施形態の工程Ｓ６と同様にして行った後、基板２の第１主面Ａ１、第１凹部５の内面、第２主面Ａ２、第２凹部６の内面それぞれの目的箇所に不純物をドープするか、あるいは金属層若しくは合金層を設ける。不純物がドープされたドープ層の形成方法は、特に限定されず、ＣＶＤ（chemical vapor deposition）、ＬＰＣＶＤ（low pressure chemical vapor deposition）、イオン注入等が挙げられる。また、金属層及び合金層は、例えば、スパッタリングによって成膜することができる。
【0083】
工程Ｓ４８（第１，第２の誘電体層の一括形成）は、工程Ｓ７と同様にして行われる。また、工程Ｓ４９（第１，第２の導電層の一括形成）は、工程Ｓ８と同様にして行われる。
【0084】
第３実施形態のコンデンサの製造方法では、基板両面に工程Ｓ４４から工程Ｓ４８までの処理を一括で行う。すなわち、基板の第１主面に第１凹部を形成する工程と、基板の第２主面に第２凹部を形成する工程とを一括で行った後、基板の第１主面と第２主面に第３，第４の導電層を両面一括で形成し、次いで第１，第２の誘電体層を両面一括で形成し、次いで第１，第２の導電層を両面一括で形成する。その結果、基板の第１主面側に加わる応力と、第２主面側に加わる応力の差を小さくすることができる。また、基板の第１主面と第２主面とに同じ厚さの層を同時に形成することができる。これらにより、基板の反り及び基板の割れなどの不良を低減することができる。また、両面一括形成により、工数を少なくすることができる。
【0085】
また、第１凹部及び第２凹部を、ＭａｃＥｔｃｈなどの触媒を用いたエッチングにより一括形成した後、導電層及び誘電体層も一括で形成することで、薄い基板をハンドリングする機会を削減することができると共に、導電層及び誘電体層形成時の反り抑制が可能となる。
【0086】
比較例のコンデンサとして、例えば図２０に示す構造を有するものがある。図２０に示すコンデンサ１００は、基板１０１と、誘電体層１０２と、導電層１０３と、アルミニウム（Ａｌ）電極１０４を備える。基板１０１の片面に櫛葉状にトレンチ１０５が形成されている。誘電体層１０２は、基板１０１の片面上と、トレンチ１０５の内面と、基板１０１の反対側の片面とに設けられている。導電層１０３は、誘電体層１０２上に設けられ、一部はトレンチ１０５内に埋め込まれている。Ａｌ電極１０４は、基板１０１の片面に設けられた導電層１０３上に形成されている。このような構造を有するコンデンサ１００の製造では、導電層１０３を設ける際、基板１０１の一方側と他方側との応力差が大きくなる。具体的には、基板１０１のトレンチ１０５が形成されている側の応力１０６が、基板１０１の反対側の応力１０７に比して大きくなる。その結果、基板１０１が反りやすくなる。基板１０１の反りは、基板１０１が割れる等の不良を招く。
【0087】
例えば導電層１０３としてポリシリコンを用いる場合、基板１０１の一方側と他方側との応力差を軽減する方法として、成膜温度を高くして導電層１０３の応力を低くするなどがある。しかしながら、導電層１０３の応力を低くすると、導電層１０３の抵抗率（ｍΩ・ｃｍ）が高くなる。従って、コンデンサとしての電気特性と、基板の反りには、トレードオフの関係がある。
【0088】
第１～第３実施形態のコンデンサ及びその製造方法によれば、コンデンサとしての電気特性を犠牲にすることなく、基板の反りや割れなどの不良を低減することができる。
【0089】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0090】
１…コンデンサ、２…基板、３ａ…第１誘電体層、３ｂ…第２誘電体層、４ａ…第１導電層、４ｂ…第２導電層、５…第１凹部、６…第２凹部、７…第１電極、７ａ…第１下部電極、７ｂ…第１外部パッド、８…第２電極、８ａ…第２下部電極、８ｂ…第２外部パッド、９ａ…絶縁層、９ｂ…絶縁層、１０…基板材料、１１ａ…マスク層、１１ｂ…マスク層、１２ａ…レジスト層、１２ｂ…レジスト層、１３ａ…開口、１３ｂ…開口、１４ａ…第１触媒層、１４ｂ…第２触媒層、１５ａ…レジスト層、１５ｂ…レジスト層、１６ａ…めっき層、１６ｂ…めっき層、２０ａ…第３導電層、２０ｂ…第４導電層、２１…第３電極、２２…第４電極、１００…コンデンサ、１０１…基板、１０２…誘電体層、１０３…導電層、１０４…電極、１０５…トレンチ、１０６…応力、１０７…応力、Ａ１…第１主面、Ａ２…第２主面、Ｓ１，Ｓ２１，Ｓ４１…基板薄化、Ｓ２，Ｓ２２，Ｓ４２…マスク形成、Ｓ３，Ｓ２３，Ｓ４３…マスクのパターニング、Ｓ４，Ｓ２４，Ｓ４４…触媒層を両面に一括形成、Ｓ５，Ｓ２５，Ｓ４５…両面にトレンチをＭａｃＥｔｃｈで一括形成、Ｓ６，Ｓ２６，Ｓ４６…触媒層とマスクの除去を両面一括で行う、Ｓ７…両面に誘電体層を一括形成、Ｓ８，Ｓ２７…両面に導電層を一括形成、Ｓ９，Ｓ２８，Ｓ５０…レジストパターン形成、Ｓ１０，Ｓ２９…導電層のパターニング、Ｓ１２，Ｓ３１，Ｓ５３…電極の形成、Ｓ１１，Ｓ３０，Ｓ５２…めっき層の形成、Ｓ４７…両面に導電層（第３，第４の導電層）を一括形成、Ｓ４８…両面に誘電体層（第１、第２の誘電体層）を一括形成、Ｓ４９…両面に導電層（第１，第２の導電層）を一括形成、Ｓ５１…導電層（第１，第２の導電層）のパターニング。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
