知財求人 - 知財ポータルサイト「IP Force」
▶ インフィネオン テクノロジーズ アクチエンゲゼルシャフトの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024170377
(43)【公開日】2024-12-10
(54)【発明の名称】電子デバイス
(51)【国際特許分類】
H03M 1/10 20060101AFI20241203BHJP
H03M 1/12 20060101ALI20241203BHJP
【ＦＩ】
H03M1/10 C
H03M1/12 C
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024076331
(22)【出願日】2024-05-09
(31)【優先権主張番号】10 2023 112 346.7
(32)【優先日】2023-05-10
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】599158797
【氏名又は名称】インフィニオン テクノロジーズ アクチエンゲゼルシャフト
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ
【住所又は居所原語表記】Ａｍ Ｃａｍｐｅｏｎ １－１５， ８５５７９ Ｎｅｕｂｉｂｅｒｇ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】ウェイ ワン
(72)【発明者】
【氏名】ティヤグ ロガナタン
(72)【発明者】
【氏名】ヘニング ベーアマン
(72)【発明者】
【氏名】イェルク シュライナー
(72)【発明者】
【氏名】イェンス ローゼンブッシュ
(72)【発明者】
【氏名】ロッコ カラブロ
(57)【要約】 （修正有）
【解決手段】電子デバイス８００は、アナログ信号源を接続するためのデバイスの入力８０１と、入力に接続されているアナログデジタル変換器（ＡＤＣ）入力を有するＡＤＣと、ＡＤＣ入力に交流を供給する交流電源８０５と、検出回路と、を備え、検出回路は、交流によって生じる、ＡＤＣ入力での電圧信号の振幅のための基準を格納し、ＡＤＣの出力を受信し、ＡＤＣの出力をフィルタリングすることによって、交流によって生じるＡＤＣ入力での電圧信号の振幅を決定し、振幅のための基準が所定の閾値より大きく決定した振幅と異なる場合、エラー信号を出力する。
【効果】電子デバイスの動作、特にセンサのような信号源からアナログデジタル変換器への接続に関するエラーを、効率的検出することができる。
【選択図】図８
【効果】電子デバイスの動作、特にセンサのような信号源からアナログデジタル変換器への接続に関するエラーを、効率的検出することができる。
【選択図】図８
【特許請求の範囲】
【請求項1】
アナログ信号源を接続するためのデバイス入力と、
前記デバイス入力に接続されているアナログデジタル変換器入力を有するアナログデジタル変換器と、
前記アナログデジタル変換器入力に交流を供給するように構成される交流電源と、
検出回路と、
を備える電子デバイスであって、
前記検出回路は、
前記交流によって生じる、前記アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
前記アナログデジタル変換器の出力を受信し、
前記アナログデジタル変換器の前記出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定し、
前記振幅のための前記基準が所定の閾値より大きく決定した前記振幅と異なる場合、エラー信号を出力する、
ように構成される電子デバイス。
前記デバイス入力に接続されているアナログデジタル変換器入力を有するアナログデジタル変換器と、
前記アナログデジタル変換器入力に交流を供給するように構成される交流電源と、
検出回路と、
を備える電子デバイスであって、
前記検出回路は、
前記交流によって生じる、前記アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
前記アナログデジタル変換器の出力を受信し、
前記アナログデジタル変換器の前記出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定し、
前記振幅のための前記基準が所定の閾値より大きく決定した前記振幅と異なる場合、エラー信号を出力する、
ように構成される電子デバイス。
【請求項2】
前記交流電源は、所定の周波数を有する前記交流を生成するように構成される、
請求項１に記載の電子デバイス。
請求項１に記載の電子デバイス。
【請求項3】
前記交流は、所定の周波数を有し、前記検出回路は、前記アナログデジタル変換器の前記出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定し、前記所定の周波数を有する、前記アナログデジタル変換器の前記出力の周波数成分を決定するように構成される、
請求項２に記載の電子デバイス。
請求項２に記載の電子デバイス。
【請求項4】
前記交流電源は、前記アナログデジタル変換器入力に接続され、前記交流電源の負荷インピーダンスは、前記デバイス入力に対する前記アナログデジタル変換器入力の接続のインピーダンスに依存する、
請求項１から３のいずれかに記載の電子デバイス。
請求項１から３のいずれかに記載の電子デバイス。
【請求項5】
前記エラー信号は、前記デバイス入力に対する前記アナログデジタル変換器入力の接続のエラーを示す、
請求項１から４のいずれかに記載の電子デバイス。
請求項１から４のいずれかに記載の電子デバイス。
【請求項6】
前記デバイス入力は、前記電子デバイスの入力端子によって実施される、
請求項１から５のいずれかに記載の電子デバイス。
請求項１から５のいずれかに記載の電子デバイス。
【請求項7】
前記電子デバイスは、１つまたは複数のさらなる端子を備える、
請求項１から６のいずれかに記載の電子デバイス。
請求項１から６のいずれかに記載の電子デバイス。
【請求項8】
前記エラー信号は、前記入力端子と前記１つまたは複数のさらなる端子との間の分離のエラーを示す、
請求項７に記載の電子デバイス。
請求項７に記載の電子デバイス。
【請求項9】
前記電子デバイスは、前記デバイス入力を含む複数のデバイス入力を備え、前記電子デバイスは、前記複数のデバイス入力のそれぞれのデバイス入力ごとに、前記それぞれのデバイス入力を前記アナログデジタル変換器入力に接続するとともに前記アナログデジタル変換器入力から切断するためのそれぞれのスイッチを備え、
前記検出回路は、前記複数のデバイス入力のそれぞれのデバイス入力ごとに、
前記それぞれのデバイス入力が前記アナログデジタル変換器入力に接続され、前記複数のデバイス入力の他のデバイス入力が前記アナログデジタル変換器入力から切断される場合、前記交流によって生じる、前記アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
前記それぞれのデバイス入力が前記アナログデジタル変換器入力に接続され、前記複数のデバイス入力の前記他のデバイス入力が前記アナログデジタル変換器入力から切断されるとき、前記アナログデジタル変換器の出力を受信し、
前記アナログデジタル変換器から受信される前記アナログデジタル変換器のそれぞれの出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定し、
前記振幅のための前記基準がそれぞれの所定の閾値より大きく決定された前記振幅と異なる場合、エラー信号を出力する、
ように構成される、
請求項１から８のいずれかに記載の電子デバイス。
前記検出回路は、前記複数のデバイス入力のそれぞれのデバイス入力ごとに、
前記それぞれのデバイス入力が前記アナログデジタル変換器入力に接続され、前記複数のデバイス入力の他のデバイス入力が前記アナログデジタル変換器入力から切断される場合、前記交流によって生じる、前記アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
前記それぞれのデバイス入力が前記アナログデジタル変換器入力に接続され、前記複数のデバイス入力の前記他のデバイス入力が前記アナログデジタル変換器入力から切断されるとき、前記アナログデジタル変換器の出力を受信し、
前記アナログデジタル変換器から受信される前記アナログデジタル変換器のそれぞれの出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定し、
前記振幅のための前記基準がそれぞれの所定の閾値より大きく決定された前記振幅と異なる場合、エラー信号を出力する、
ように構成される、
請求項１から８のいずれかに記載の電子デバイス。
【請求項10】
前記複数のデバイス入力の各デバイス入力は、それぞれのアナログ信号源を接続するために用いられる、
請求項９に記載の電子デバイス。
請求項９に記載の電子デバイス。
【請求項11】
前記電子デバイスは、コントローラを備え、前記コントローラは、時間間隔のシーケンスのうちのそれぞれの時間間隔に対する前記複数のデバイス入力の各デバイス入力の関連付けについて、および、時間間隔の前記シーケンスのうちの各時間間隔について、前記時間間隔に関連付けられた前記デバイス入力を前記アナログデジタル変換器に接続するとともに、前記時間間隔の間に前記複数のデバイス入力の前記他のデバイス入力を前記アナログデジタル変換器から切断するように構成される、
請求項９または１０に記載の電子デバイス。
請求項９または１０に記載の電子デバイス。
【請求項12】
前記電子デバイスは、前記アナログデジタル変換器の前記出力を、前記複数のデバイス入力のデバイス入力ごとに１つのチャネルを含む複数のチャネルに分離するように構成されるデマルチプレクサを備え、前記デマルチプレクサは、時間間隔の前記シーケンスのうちの時間間隔ごとに、前記アナログデジタル変換器の前記出力を、前記時間間隔の間に、前記時間間隔に関連付けられた前記デバイス入力のための前記チャネルに供給するように構成され、前記検出回路は、デバイス入力ごとに、前記デバイス入力に関連付けられた前記チャネルに供給される前記アナログデジタル変換器の前記出力をフィルタリングすることによって、前記交流によって生じる、前記アナログデジタル変換器入力での前記電圧信号の前記振幅を決定するように構成される、
請求項１１に記載の電子デバイス。
請求項１１に記載の電子デバイス。
【請求項13】
前記アナログデジタル変換器の前記出力をフィルタリングすることは、前記交流に対応しない周波数成分をブロックするように構成されるデジタルフィルタを前記出力に適用すること、または、前記出力のスペクトル分析を実行し、前記交流に対応しない周波数成分を破棄することを含む、
請求項１から１２のいずれかに記載の電子デバイス。
請求項１から１２のいずれかに記載の電子デバイス。
【請求項14】
前記交流電源は、電流デジタルアナログ変換器である、
請求項１から１３のいずれかに記載の電子デバイス。
請求項１から１３のいずれかに記載の電子デバイス。
【請求項15】
前記電流デジタルアナログ変換器は、複数の並列レッグ対によって実施され、各レッグ対は、前記交流の周波数および振幅を定義するデジタル入力値のシーケンスの、前記電流デジタルアナログ変換器に対するデジタル入力値に従って作動および作動解除されるプルアップレッグおよびプルダウンレッグを備える、
請求項１４に記載の電子デバイス。
請求項１４に記載の電子デバイス。
【請求項16】
請求項１から１５のいずれかに記載の電子デバイスおよび前記デバイス入力に接続されている前記アナログ信号源を備える電子システム。
【請求項17】
前記アナログデジタル変換器の前記出力をフィルタリングすることは、前記交流の周波数の周波数成分を通過させ、かつ、前記アナログ信号源によって前記デバイス入力に供給される周波数成分をブロックするフィルタによって、前記アナログデジタル変換器の前記出力をフィルタリングすることを含む、
請求項１６に記載の電子システム。
請求項１６に記載の電子システム。
【請求項18】
前記アナログ信号源は、センサである、
請求項１６または１７に記載の電子システム。
請求項１６または１７に記載の電子システム。
【請求項19】
前記電子システムは、複数のアナログ信号源を備える、
請求項１６に記載の電子システム。
請求項１６に記載の電子システム。
【請求項20】
請求項１０から１２のいずれかに記載の電子デバイスおよびデバイス入力ごとのそれぞれのアナログ信号源を備える電子システムであって、
前記アナログ信号源は、異なる周波数の信号を前記電子デバイスに供給するように構成される、
電子システム。
前記アナログ信号源は、異なる周波数の信号を前記電子デバイスに供給するように構成される、
電子システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子デバイスに関するものであり、特には、アナログデジタル変換器デバイスに関するものである。
【背景技術】
【0002】
アナログデジタル変換器デバイスのような電子デバイス、すなわち、例えば、アナログセンサ信号を処理するためのアナログデジタル変換機能を提供するデバイスは、それらが用いられるところに応じて、それらの信頼性に関する高い要件を有しうる。例えば、アナログデジタル変換器を有する車における電子コントロールユニットは、典型的には、（ＡＳＩＬ（自動車安全水準）Ｄのような）高い安全基準を満たすことを必要とする。これは、特に、アナログデジタル変換器に対するセンサの接続のような、さまざまな構成要素の接続におけるエラーに対するロバスト性を含む。高い信頼性は、さまざまなアプローチによって達成されうるが、例えば、出力が比較される２つのアナログデジタル変換器が別々に接続されるような冗長要素を提供することによって、これらのアプローチは、複雑さを増加させ、したがって例えば、必要なチップ領域、電力消費およびコストを上昇させる。したがって、電子デバイスの動作、特に、（センサのような）信号源からアナログデジタル変換器への接続に関するエラーを検出するための効率的なアプローチが望まれている。
【発明の概要】
【課題を解決するための手段】
【0003】
さまざまな実施形態によれば、電子デバイスが記載され、電子デバイスは、アナログ信号源を接続するためのデバイス入力と、デバイス入力に接続されているアナログデジタル変換器入力を有するアナログデジタル変換器と、アナログデジタル変換器入力に交流を供給するように構成される交流電源と、検出回路と、を備え、検出回路は、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、アナログデジタル変換器の出力を受信し、アナログデジタル変換器の出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅を決定し、振幅のための基準が所定の閾値より大きく決定した振幅と異なる場合、エラー信号を出力する、ように構成される。
【0004】
図面において、類似の参照符号は、概して、複数の図面全体にわたって同一部分を参照する。図面は、必ずしも縮尺どおりではなく、その代わりに、本発明の原則を示すため強調される。以下、さまざまな態様が、以下の図面を参照して記載されている。
【図面の簡単な説明】
【0005】
【図1】電子デバイスを示す。
【図2】一実施形態に従って診断機構を備える電子デバイスを示す。
【図4】複数のアナログ信号源に対するエラーを検出するための診断機構を備える電子デバイスを示す。
【図5】エラー検出のための高周波数の時分割多重化を示す。
【図6】一実施形態に従ってＩＤＡＣ（電流デジタルアナログ変換器）の例示的な一実施態様を示す。
【図7】ＩＤＡＣ出力電流の一例を示すグラフを示す。
【図8】一実施形態に従う電子デバイスを示す。
【発明を実施するための形態】
【0006】
以下の詳細な説明は、添付の図面を参照し、図面は、本発明が実行されてもよいこの開示の具体的な詳細および態様を例示として示す。他の態様が利用されてもよく、構造的、論理的および電気的変更が本発明の範囲内において行われてもよい。この開示のさまざまな態様は、この開示のいくつかの態様を、この開示の１つまたは複数の他の態様と組み合わせて、新しい態様を形成することができるとき、必ずしも相互排他的というわけではない。
【0007】
図１は、電子デバイス１００を示す。
【0008】
例えば、電子デバイス１００は、特に車両のための電子コントロールユニット（ＥＣＵ）であるが、機械、発電機などのような他のデバイスのためのコントロールユニットまたはデータ処理デバイスでもよい。
【0009】
電子デバイス１００は、例えば、第１の（例えば、パッケージ）入力端子（例えば、ピンまたはパッド）によって実施される第１の入力１０１を有し、第１の入力１０１を介して、電子デバイス１００は、第１のアナログ信号源１０２、例えば、モニタされるセンサまたは電力供給に接続されてもよい（例えば、アナログデジタル変換器を用いて、外部の供給レールをモニタ（例えば、測定）し、外部の供給レールが所定の（電圧）範囲を出ると、警報がトリガされる）。電子デバイス１００は、第１のアナログ信号源１０２により提供されるアナログ信号をデジタル信号に変換するためのアナログデジタル変換器（ＡＤＣ）１０３を備える。したがって、ＡＤＣ１０３は、入力１０１に接続されているＡＤＣ入力１０４を有する。
【0010】
第１のアナログ信号源１０２は、特定の抵抗１０５および特定の容量１０６を有する接続を介して、第１の入力１０１に接続されている。ＡＤＣ１０３が負荷とみなされるとき、これは、（第１のアナログ信号源１０２の特性とともに）第１のアナログ信号源１０２の出力インピーダンスを引き起こす。
【0011】
ＡＤＣ入力１０４の観点から、ＡＤＣ入力１０４は、第１のアナログ信号源１０２の抵抗１０５、容量１０６およびインピーダンスＺＳ（典型的には０～５０ｋΩ）に依存するインピーダンスを「見る」、すなわち、ＡＤＣ入力１０４は、第１のアナログ信号源１０２の方向の特定の入力インピーダンスＺｉｎを見る。
【0012】
第１のアナログ信号源１０２にＡＤＣ入力１０４を接続する際、（Ｚｉｎを変える）エラーが発生しうるが、エラーは、例えば、ＡＳＩＬ－Ｄを達成するために、検出可能でなければならない。
●第１のアナログ信号源１０２とＡＤＣ入力１０４との間の接続は、（ゼロに近くてもよい）その公称値から（第２の抵抗１０７によって表現される）ライン抵抗増加を有しうる。例えば、Ｚｉｎの増加は、ＺＳの１０％（または、ＺＳ＝０が検出可能である場合１００Ω）である。
●第３の抵抗１０８によって表現される、第２の入力１０９（例えば、第２の入力ピン）との電気接続（すなわち分離の欠如、例えば、短絡）が存在しうるし、第２の入力１０９を介して、例えば、第２のアナログ信号源１１０は、接続されるかまたは接続可能である。例えば、５００ｋΩもしくはそれ以下の、または、１ＭΩもしくはそれ以下さえのこの種の接続は、検出可能でなければならない。
●第１のアナログ信号源１０２とＡＤＣ入力１０４との間の接続は、（ゼロに近くてもよい）その公称値から（第２の抵抗１０７によって表現される）ライン抵抗増加を有しうる。例えば、Ｚｉｎの増加は、ＺＳの１０％（または、ＺＳ＝０が検出可能である場合１００Ω）である。
●第３の抵抗１０８によって表現される、第２の入力１０９（例えば、第２の入力ピン）との電気接続（すなわち分離の欠如、例えば、短絡）が存在しうるし、第２の入力１０９を介して、例えば、第２のアナログ信号源１１０は、接続されるかまたは接続可能である。例えば、５００ｋΩもしくはそれ以下の、または、１ＭΩもしくはそれ以下さえのこの種の接続は、検出可能でなければならない。
【0013】
アナログ信号源をＡＤＣに接続する際のこの種のエラー（またはこの種の接続エラーから生じるエラー）を考慮すると、機能的安全性は、冗長性を提供することによって、例えば、２つのＡＤＣに別々の接続を提供することによって達成されうることに留意されたい。しかしながら、これは、必要な入力（例えば、入力ピン）の数および必要な回路（およびしたがって例えば、チップ領域）を増加させる。さらに、ＣＳＤ（コア自己診断）およびＢＷＤ（断線検出）のような診断機構１１１がＡＤＣのために用いられてもよいが、これは（冗長性なしでは）、ＡＳＩＬ－Ｄのような高い機能的安全性の要件を達成するのに十分ではないかもしれない（例えば、ＡＳＩＬ－Ｂのみ達成しうる）。
【0014】
それゆえ、実施形態は、高い安全性の診断機構１１２を提供し、必要なレベルの機能的安全性を達成することができる。
【0015】
図２は、一実施形態に従う診断機構を備える電子デバイス２００を示す。
【0016】
図１の電子デバイス１００と同様に、電子デバイス２００は、例えば、特に車両のための電子コントロールユニット（ＥＣＵ）であるが、機械、発電機などのような他のデバイスのためのコントロールユニットまたはデータ処理デバイスでもよい。
【0017】
図１に関して記載されているように、電子デバイス２００は、同様に、２つの入力２０１、２０９を備え、アナログ信号源２０２、２１０を、（ＡＤＣ）入力２０４を有するＡＤＣ２０３に接続し、抵抗２０７、２０８によって表現されるエラーを検出しなければならない。
【0018】
この検出のために、交流（ＡＣ）源、この例ではＡＣ ＩＤＡＣ（電流デジタルアナログ変換器）２１１が提供される。その出力は、ＡＤＣ入力２０４に接続されている。上述したように、ＡＣ ＩＤＡＣ２１１は、電源として、第１のアナログ信号源２０２の方向の（ＡＣ ＩＤＡＣ２１１の観点から、負荷インピーダンスＺＬである）入力インピーダンスＺｉｎを見ており、入力インピーダンスＺｉｎは、抵抗２０７、２０８によって表現されるエラーの一方または両方が発生する場合、変化する。
【0019】
さまざまな実施形態によれば、この事実は、抵抗２０７、２０８によって表現されるエラーの一方または両方を検出するために用いられる。具体的には、ＡＣ ＩＤＡＣ２１１により提供される交流によって生じるＡＤＣ入力２０４での電圧がモニタされる。これは、ＡＤＣ入力２０４での電圧のＡＤ変換を実行し、ＡＣ ＩＤＡＣ２１１により提供される電流ＩＩＤＡＣの周波数ｆＩＤＡＣに対応するこの電圧の成分ＶＲＥＳ＿ＦＩＬＴＥＲＥＤの振幅を決定することによって行われる。この成分を決定することは、ＡＤＣ２０３の出力に適用されるデジタル（例えば、バンドパス）フィルタを用いて、またはＡＤＣ２０３の出力に対するフーリエ解析（例えば、ＦＦＴを実行すること）によって行われてもよい。ＡＤＣ入力電圧のデジタル電圧成分を抽出する動作は、図２においてフィルタまたはＦＦＴブロック２１２によって表現される。抵抗２０７、２０８によって表現されるエラーは、例えば、検出器２１３によって、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤに基づいて検出されてもよく、
ＶＲＥＳ＿ＦＩＬＴＥＲＥＤ＝ＩＩＤＡＣ×Ｚｉｎ
が成立する。
ＶＲＥＳ＿ＦＩＬＴＥＲＥＤ＝ＩＩＤＡＣ×Ｚｉｎ
が成立する。
【0020】
具体的には、抵抗２０７、２０８によって表現されるエラーは、以下のように検出されてもよい。
●ＶＲＥＳ＿ＦＩＬＴＥＲＥＤのための基準が決定され（および／または定義され）、例えば、検出器２１３内に格納される。この基準は、例えば、公式によって、ルックアップテーブルおよび／または当初測定（すなわち、抵抗２０７、２０８によって表現される両方のエラーが発生していないことが確実であるときの測定）によって決定されてもよい。例えば、当初測定によって基準を決定し、測定を、公式および／またはルックアップテーブルによって与えられる値と比較することによって測定が妥当であるかをチェックし（例えば、ルックアップテーブルからのＺｉｎ（エラーなし）から決定し）、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤ＝ＩＩＤＡＣ×Ｚｉｎから基準を決定することは、オプションである。
●次に、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤは、繰り返し（例えば、周期的に、連続的に、または、テストコマンドに応答して）決定され、検出器２１３は、決定されたＶＲＥＳ＿ＦＩＬＴＥＲＥＤが、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤのための基準の所定の許容範囲（例えば、１０％または他の（低い）パーセンテージまたは絶対値）内であるかをチェックする。それが所定の許容範囲内でない場合、検出器２１３は、これを、抵抗２０７、２０８によって表現されるエラーの一方または両方が発生したとみなし、例えば、（セーフモードに入ることのような）セキュリティ機構を例えばトリガするエラー（または警報）信号を出力する。
●ＶＲＥＳ＿ＦＩＬＴＥＲＥＤのための基準が決定され（および／または定義され）、例えば、検出器２１３内に格納される。この基準は、例えば、公式によって、ルックアップテーブルおよび／または当初測定（すなわち、抵抗２０７、２０８によって表現される両方のエラーが発生していないことが確実であるときの測定）によって決定されてもよい。例えば、当初測定によって基準を決定し、測定を、公式および／またはルックアップテーブルによって与えられる値と比較することによって測定が妥当であるかをチェックし（例えば、ルックアップテーブルからのＺｉｎ（エラーなし）から決定し）、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤ＝ＩＩＤＡＣ×Ｚｉｎから基準を決定することは、オプションである。
●次に、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤは、繰り返し（例えば、周期的に、連続的に、または、テストコマンドに応答して）決定され、検出器２１３は、決定されたＶＲＥＳ＿ＦＩＬＴＥＲＥＤが、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤのための基準の所定の許容範囲（例えば、１０％または他の（低い）パーセンテージまたは絶対値）内であるかをチェックする。それが所定の許容範囲内でない場合、検出器２１３は、これを、抵抗２０７、２０８によって表現されるエラーの一方または両方が発生したとみなし、例えば、（セーフモードに入ることのような）セキュリティ機構を例えばトリガするエラー（または警報）信号を出力する。
【0021】
ＡＤＣ出力にローパスフィルタ（図２に図示せず）が設けられてもよく、ローパスフィルタは、ＩＩＤＡＣの影響を除去し、「クリーンな」デジタル信号をさらなる処理のためにアナログ信号源２０２によって発生させることに留意されたい。
【0022】
図３は、第１のアナログ信号源２０２によって供給される電圧信号ＶＩＮ（第１の曲線３０２）と、振幅ＶＲＥＳ＿ＦＩＬＴＥＲＥＤおよび周波数ｆＩＤＡＣを有する信号によって変調されたＶＩＮである、ＡＤＣ入力２０４での電圧信号（第２の曲線３０３）と、振幅ＶＲＥＳ＿ＦＩＬＴＥＲＥＤおよび周波数ｆＩＤＡＣを有する信号（第３の曲線３０４）と、の例を有する第１のグラフ３０１を示す。
【0023】
第２のグラフ３０５は、１ＭΩの場合（すなわち第２の抵抗１０８が１ＭΩの値を有する場合）の第３の曲線３０４の信号の振幅の変化、すなわちその基準からのＶＲＥＳ＿ＦＩＬＴＥＲＥＤの変化を示す。この例では、値は、ＺＳ＝０であり、１ＭΩの漏れは、Ｚｉｎの１％の変化を意味する。図示例では、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤとその基準との間の差は、１０．２６ｍＶである。これは、検出機構が、この例示的な使用事例において、１２ビットのＳＡＲ（逐次近似レジスタ）ＡＤＣのために感度が十分に高いことを意味する。
【0024】
図３の例は、「供給（例えば、センサ）が（隣接した）供給（例えば、センサ）に対して１ＭΩを通して短絡する」ことを意味してもよい。同様に、ラインインピーダンスの増加（すなわち０を上回る第１の抵抗１０７の値）が検出されてもよい。例えば、ＶＲＥＳ＿ＦＩＬＴＥＲＥＤとその基準との間の１２ｍＶを超える差は、ＺＳ＝０Ωおよび第１の抵抗１０７の値１００ΩならびにＺＳ＝５０ｋΩおよびＺｉｎの１０％のインピーダンス増加のために観察可能である。
【0025】
図４は、複数のアナログ信号源に対するエラーを検出するための診断機構を備える電子デバイス４００を示す。
【0026】
図２の例とは対照的に、ここでは、複数のアナログ信号源４０２は、それぞれのスイッチ４０７ならびにそれぞれの抵抗４０５および容量４０６を有するそれぞれの接続ラインまたはネットワークを介してノード４０１に接続されてもよい。
【0027】
例えば、各スイッチ４０７は、一方側が電子デバイスのそれぞれの入力端子に接続され、他方側がノード４０１に接続される。ノード４０１は、ＡＤＣ４０３の入力ノード４０４に接続され（または入力ノード４０４であり）、ＡＣ ＩＤＡＣ４１１は、図２においてと同様に、ＡＤＣ４０３の入力ノード４０４に接続されている。
【0028】
各アナログ信号源４０２に対するエラー（すなわち、アナログ信号源４０２の各々のために、互いに対する短絡またはＡＤＣへのその接続のインピーダンス増加）を検出するために、ＡＤＣの結果は、複数のチャネルに従ってデマルチプレクサ４０８によって分離され、この例では、フィルタ（またはＦＦＴ）４１２が設けられ、ＡＣ ＩＤＡＣ４１１によって提供される交流によって生じるＡＤＣ入力４０４での電圧を提供し、各チャネルにローパスフィルタ４１３が設けられ、ＩＩＤＡＣの影響を除去し、「クリーンな」デジタル信号をそれぞれのアナログ信号源４０２によって発生させる。各チャネルは、アナログ信号源４０２のそれぞれ１つに関連付けられる。
【0029】
例えば、アナログ信号源４０２に関するエラーが次々に検出される。アナログ信号源４０２のうちの１つのためのスイッチ４０７は閉成し、残りは開放し、デマルチプレクサ４０８は、ＡＤＣ結果をアナログ信号源４０２に関連付けられたローパスフィルタ４１３およびフィルタ（またはＦＦＴ）４１２に提供する。次に、図２に関して説明されるように、エラー検出を行うことができ、すなわち、ＡＤＣのサンプリングクロックの数サイクルの間、アナログ信号源４０２の１つのためのスイッチ４０７は閉成し、残りは開放し、そのＡＤＣクロックサイクルの間スイッチが閉成するアナログ信号源のためにエラー検出が実行され、その後、スイッチ構成は変更され、すなわち、アナログ信号源４０２の別の１つのためのスイッチは開放し、残りは閉成し、デマルチプレクサ４０８は、ＡＤＣ結果を他のローパスフィルタ４１３およびフィルタ（またはＦＦＴ）４１２に提供する（この例では、単一のフィルタ（またはＦＦＴ）４１２が十分となりうる）。
【0030】
アナログ信号源４０２により提供される信号の周波数が十分に異なる場合、ＡＤＣの出力信号は、すべてのローパスフィルタ４１３（この場合、それぞれの周波数のためのバンドパスフィルタでもよい）に提供されてもよい。その場合には、ジョイントエラー検出（すなわち、エラーがアナログ信号源の接続のいずれかで発生するかの検出）が実行されてもよい（すなわち、すべてのアナログ信号源４０２は接続され（すべてのスイッチ４０７は閉成し）、ＡＤＣ出力信号を受信する単一のフィルタ（またはＦＦＴ）４１２の出力に基づいて、検出は実行される）。このように、周波数分割多重化は、ＡＤＣデータレートを犠牲にしない（なぜなら、すべてのチャネルが全ＡＤＣデータレートから利益を得るからである）。
【0031】
代替的には、ＩＤＡＣ電流ＩＩＤＡＣは、高周波数で時分割多重化が可能であり（ＩＩＤＡＣ当たり複数回、例えば、段階的に一定のＩＩＤＡＣを仮定すると、１レベルのＩＩＤＡＣ以内）、アナログ信号源４０２のためのサンプリング時間（すなわち各チャネル）は異なり、ＡＤＣ４０３がアナログ信号源をサンプリングするとき、スイッチ４０７は、アナログ信号源４０２のために閉成する。これは、図５に関してさらに詳細に記載されている。
【0032】
図５は、エラー検出のための高周波数の時分割多重化を示す。
【0033】
第１のグラフ５０１は、段階的に一定のＩＤＡＣ電流ＩＩＤＡＣを示し、すなわち、ＩＤＡＣ電流ＩＩＤＡＣは、複数の時間間隔の各々の間一定である。各時間間隔は、第１のチャネルＣＨ＿１に割り当てられる第１の部分５０２およびｎ番目のチャネルＣＨ＿Ｎに割り当てられる第２の部分５０３に分離される（このように、時間間隔は、ｎ個の部分より多くに分離されてもよく、ｎは、２より大きくすることができる）。
【0034】
各時間間隔の第１の部分において、ＣＨ＿１に関連付けられたアナログ信号源４０２のためのスイッチ４０７は閉成し、ＡＤＣは、入力電圧をサンプリングし、デマルチプレクサは、ＡＤＣ出力をＣＨ＿１に供給する。
【0035】
各時間間隔の第２の部分において、ＣＨ＿Ｎに関連付けられたアナログ信号源４０２のためのスイッチ４０７は閉成し、ＡＤＣは、入力電圧をサンプリングし、デマルチプレクサは、ＡＤＣ出力をＣＨ＿Ｎに供給する。
【0036】
第２のグラフ５０４は、ＩＤＡＣによって変調され、ＡＤＣが時間間隔の第１の部分においてサンプリングする、ＣＨ＿１に関連付けられたアナログ信号源４０２の信号（第１の曲線５０５）と、ＩＤＡＣによって変調され、ＡＤＣが時間間隔の第２の部分においてサンプリングする、ＣＨ＿Ｎに関連付けられたアナログ信号源４０２の信号（第２の曲線５０６）と、を示す。さらに、ＣＨ＿１のためのフィルタリングされたＡＤＣ出力が示される（第３の曲線５０７）。
【0037】
それゆえ、すべてのチャネルは、時分割多重化を通して単一のＩＤＡＣ電流を共有することができる。変調振幅は、時間間隔部分のデューティサイクルに依存する（なぜなら、デューティサイクルに応じて、電流は、より長いかより短い時間供給され、ＡＤＣ入力においてより高いかより短い電圧に至る）。すべてのチャネルは、同時に変調可能である。
【0038】
図６は、（開ループ）ＩＤＡＣ６００の例示的な一実施態様を示す。
【0039】
ＩＤＡＣは、並列に接続されたプルアップレッグ６０１およびプルダウンレッグ６０２の複数の対として実施されてもよく、すなわち、（プルアップレッグおよびプルダウンレッグの接続のノードである）各対の出力は、ＩＤＡＣの出力６０３に接続されている。
【0040】
プルアップレッグおよびプルダウンレッグの両方は、（例えば、それぞれ、１つまたは複数のプルアップトランジスタまたは１つまたは複数のプルダウントランジスタによって実施される）例えば電流源を含む。
【0041】
各対のために、プルアップレッグは、作動されると、ＩＤＡＣ３００の出力電流を増加させ、一方、プルダウンレッグは、作動されると、ＩＤＡＣ３００の出力電流を減少させる。
【0042】
コントローラ６０４は、デジタル入力値を受信し、対のプルアップレッグおよびプルダウンレッグを作動させ、出力電流は、デジタル入力値に対応する。例えば、各対は、デジタル入力値の１ビット位置に対応し、それに応じて寸法設定される。したがって、出力電流は、デジタル入力値のアナログ表現である。
【0043】
デジタル入力値（およびしたがって、実質的に、プルアップレッグおよびプルダウンレッグを変調するパルス幅）の適切なシーケンスを供給することによって、正弦波出力電流の近似を生成することができる。このシーケンスは、ＡＤＣ動作に結合されてもよい（すなわち、１つまたは複数のＡＤＣ動作信号またはパラメータは、シーケンスを定義してもよい）。
【0044】
図７は、ＩＤＡＣ出力電流の一例を示すグラフ７００を示す。
【0045】
この例では、ＩＤＡＣ出力電流は、４つのレッグ（例えば、各々ｐ－ＭＯＳレッグおよびｎ－ＭＯＳレッグを備える）によって生成される。最高レベルのために、すべての４つのプルアップレッグが作動され、最低レベルのために、すべての４つのプルダウンレッグが作動される。
【0046】
レッグの数（およびしたがって、デジタル入力値のビット）は、複雑さおよびノイズ注入のトレードオフに従って選ばれてもよい。
【0047】
要約すると、さまざまな実施形態によれば、図８に示したような電子デバイスが提供される。
【0048】
図８は、一実施形態に従う電子デバイス８００を示す。
【0049】
電子デバイス８００は、アナログ信号源８０２を接続するためのデバイス入力８０１と、デバイス入力８０１に接続されているアナログデジタル変換器入力８０４を有するアナログデジタル変換器８０３と、を備える。
【0050】
電子デバイス８００は、アナログデジタル変換器入力８０４に交流を供給するように構成される交流電源８０５をさらに備える。
【0051】
さらに、電子デバイス８００は、検出回路８０６（例えば、上述した例では、検出器およびフィルタまたはＦＦＴブロックに対応し、おそらく、１つまたは複数のレジスタのようなメモリのようなさらなる構成要素に対応する）を備え、検出回路８０６は、
●交流によって生じる、アナログデジタル変換器入力８０４での電圧信号の振幅のための基準を格納し、
●アナログデジタル変換器８０３の出力を受信し、
●アナログデジタル変換器８０３の出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力８０４での電圧信号の振幅を決定し（ここでは、フィルタリングは、スペクトル（例えば、フーリエ）解析を実行し、興味がある周波数成分のみをとることを含むことを理解されたい）、
●振幅のための基準が所定の閾値（例えば、１０％）より大きく決定した振幅と異なる場合、エラー信号８０７を出力する、ように構成される。エラー信号は、例えば、電子システム（例えば、装置または構成装置）の他の構成要素によって、電子デバイス内で内部的にまたは外部的に処理されてもよく、電子デバイスは、電子システムの構成要素である。
●交流によって生じる、アナログデジタル変換器入力８０４での電圧信号の振幅のための基準を格納し、
●アナログデジタル変換器８０３の出力を受信し、
●アナログデジタル変換器８０３の出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力８０４での電圧信号の振幅を決定し（ここでは、フィルタリングは、スペクトル（例えば、フーリエ）解析を実行し、興味がある周波数成分のみをとることを含むことを理解されたい）、
●振幅のための基準が所定の閾値（例えば、１０％）より大きく決定した振幅と異なる場合、エラー信号８０７を出力する、ように構成される。エラー信号は、例えば、電子システム（例えば、装置または構成装置）の他の構成要素によって、電子デバイス内で内部的にまたは外部的に処理されてもよく、電子デバイスは、電子システムの構成要素である。
【0052】
さまざまな実施形態によれば、ＡＤＣが動作中であり、外部の（アナログ）信号源、例えば、外部センサまたは電力供給に接続されているとき、例えば、ＩＤＡＣ（電流デジタルアナログ変換器）は、ＡＤＣを用いて（入力）インピーダンス測定のためのＡＣ刺激を提供し、パッケージピン故障のような接続エラーを検出する。
【0053】
入力インピーダンスのための基準は、公式、ルックアップテーブルおよび／または（例えば、製造テストの間の）当初測定から決定されてもよい。このように決定される入力インピーダンスに関する特性は、基準の妥当性チェックのために用いられてもよい。
【0054】
交流電源（例えば、ＩＤＡＣ）は、アナログ信号源のアナログ入力信号と比較して、異なる周波数（例えば、１～１０ｋＨｚ）を有する。それゆえ、アナログ入力信号は、ＩＤＡＣ電流によって変調される。データ変換の後、検出の間のサンプリングレートの損失がないように、エラー検出に関する情報およびアナログ入力信号の情報（例えば、センサ情報）は、デジタルフィルタまたはＦＦＴによって分離可能である。
【0055】
複数のアナログ信号源の場合、単一の交流電源（例えば、ＩＤＡＣ）は、時分割多重化を用いることにより用いられてもよい。これは、複数のＩＤＡＣを用いる実施態様と比較して、チップ領域（およびしたがってコスト）を削減する。
【0056】
交流電源（例えば、ＩＤＡＣ）はまた、スイッチを介してＡＤＣ入力に接続されてもよいことに留意されたい（例えば、図４参照）。このスイッチは、例えば、以下のように制御される。入力の１つが接続されると、スイッチは閉成し、交流電源が接続されている入力に電流を供給する。すべての入力（または、一般的に、出力端子を含んでもよい端子）が切断されると、ＡＤＣ入力での電圧は、それぞれのアナログ電圧をデジタルに（例えば、測定のために）変換するために変化すべきではない。
【0057】
以下にさまざまな例が記載されている。
【0058】
例１は、図８を参照して記載されている電子デバイスである。
【0059】
例２は、交流電源が、所定の周波数を有する交流を生成するように構成される、例１に記載の電子デバイスである。
【0060】
例３は、交流が、所定の周波数を有し、検出回路が、アナログデジタル変換器の出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅を決定し、所定の周波数を有する、アナログデジタル変換器の出力の周波数成分を決定するように構成される、例２に記載の電子デバイスである。
【0061】
例４は、交流電源が、アナログデジタル変換器入力に接続され、交流電源の負荷インピーダンスが、デバイス入力に対するアナログデジタル変換器入力の接続のインピーダンスに依存する、例１から３のいずれかに記載の電子デバイスである。
【0062】
例５は、エラー信号が、デバイス入力に対するアナログデジタル変換器入力の接続のエラーを示す、例１から４のいずれかに記載の電子デバイスである。
【0063】
例６は、デバイス入力が、電子デバイスの入力端子によって実施される、例１から５のいずれかに記載の電子デバイスである。
【0064】
例７は、電子デバイスが、１つまたは複数のさらなる端子を備える、例１から６のいずれかに記載の電子デバイスである。
【0065】
例８は、エラー信号が、入力端子と１つまたは複数のさらなる端子との間の分離のエラーを示す、例７に記載の電子デバイスである。
【0066】
例９は、電子デバイスが、デバイス入力を含む複数のデバイス入力を備え、電子デバイスが、複数のデバイス入力のそれぞれのデバイス入力ごとに、それぞれのデバイス入力をアナログデジタル変換器入力に接続するとともにアナログデジタル変換器入力から切断するためのそれぞれのスイッチを備え、検出回路が、複数のデバイス入力のそれぞれのデバイス入力ごとに、
●それぞれのデバイス入力がアナログデジタル変換器入力に接続され、複数のデバイス入力の他のデバイス入力がアナログデジタル変換器入力から切断される場合、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
●それぞれのデバイス入力がアナログデジタル変換器入力に接続され、複数のデバイス入力の他のデバイス入力がアナログデジタル変換器入力から切断されるとき、アナログデジタル変換器の出力を受信し、
●アナログデジタル変換器から受信されるアナログデジタル変換器のそれぞれの出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅を決定し、
●振幅のための基準がそれぞれの所定の閾値より大きく決定された振幅と異なる場合、エラー信号を出力する、ように構成される、
例１から８のいずれかに記載の電子デバイスである。
●それぞれのデバイス入力がアナログデジタル変換器入力に接続され、複数のデバイス入力の他のデバイス入力がアナログデジタル変換器入力から切断される場合、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅のための基準を格納し、
●それぞれのデバイス入力がアナログデジタル変換器入力に接続され、複数のデバイス入力の他のデバイス入力がアナログデジタル変換器入力から切断されるとき、アナログデジタル変換器の出力を受信し、
●アナログデジタル変換器から受信されるアナログデジタル変換器のそれぞれの出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅を決定し、
●振幅のための基準がそれぞれの所定の閾値より大きく決定された振幅と異なる場合、エラー信号を出力する、ように構成される、
例１から８のいずれかに記載の電子デバイスである。
【0067】
例１０は、複数のデバイス入力の各デバイス入力が、それぞれのアナログ信号源を接続するために用いられる、例９に記載の電子デバイスである。
【0068】
例１１は、電子デバイスが、コントローラを備え、コントローラが、時間間隔のシーケンスのうちのそれぞれの時間間隔に対する複数のデバイス入力の各デバイス入力の関連付けについて、および、時間間隔のシーケンスのうちの各時間間隔について、時間間隔に関連付けられたデバイス入力をアナログデジタル変換器に接続するとともに、時間間隔の間に複数のデバイス入力の他のデバイス入力をアナログデジタル変換器から切断するように構成される、例９または１０に記載の電子デバイスである。
【0069】
例１２は、電子デバイスが、アナログデジタル変換器の出力を、複数のデバイス入力のデバイス入力ごとに１つのチャネルを含む複数のチャネルに分離するように構成されるデマルチプレクサを備え、デマルチプレクサが、時間間隔のシーケンスのうちの時間間隔ごとに、アナログデジタル変換器の出力を、時間間隔の間に、時間間隔に関連付けられたデバイス入力のためのチャネルに供給するように構成され、検出回路が、デバイス入力ごとに、デバイス入力に関連付けられたチャネルに供給されるアナログデジタル変換器の出力をフィルタリングすることによって、交流によって生じる、アナログデジタル変換器入力での電圧信号の振幅を決定するように構成される、例１１に記載の電子デバイスである。
【0070】
例１３は、アナログデジタル変換器の出力をフィルタリングすることが、交流に対応しない周波数成分をブロックするように構成されるデジタルフィルタを出力に適用すること、または、出力のスペクトル分析を実行し、交流に対応しない周波数成分を破棄することを含む、例１から１２のいずれかに記載の電子デバイスである。
【0071】
例１４は、交流電源が、電流デジタルアナログ変換器である、例１から１３のいずれかに記載の電子デバイスである。
【0072】
例１５は、電流デジタルアナログ変換器が、複数の並列レッグ対によって実施され、各レッグ対が、交流の周波数および振幅を定義するデジタル入力値のシーケンスの、電流デジタルアナログ変換器に対するデジタル入力値に従って作動および作動解除されるプルアップレッグおよびプルダウンレッグを備える、例１４に記載の電子デバイスである。
【0073】
例１６は、例１から１５のいずれかに記載の電子デバイスおよびデバイス入力に接続されているアナログ信号源を備える電子システムである。
【0074】
例１７は、アナログデジタル変換器の出力をフィルタリングすることが、交流の周波数の周波数成分を通過させ、かつ、アナログ信号源によってデバイス入力に供給される周波数成分をブロックするフィルタによって、アナログデジタル変換器の出力をフィルタリングすることを含む、例１６に記載の電子システムである。
【0075】
例１８は、アナログ信号源が、センサである、例１６または１７に記載の電子システムである。
【0076】
例１９は、電子システムが、複数のアナログ信号源を備える、例１６に記載の電子システムである。
【0077】
例２０は、例１０から１２のいずれかに記載の電子デバイスおよびデバイス入力ごとのそれぞれのアナログ信号源を備える電子システムであって、アナログ信号源が、異なる周波数の信号を電子デバイスに供給するように構成される、電子システムである。
【0078】
本願明細書において、特定の実施形態が図示および記載されてきたが、当業者によって、さまざまな代替および／または均等な実施態様が、本発明の範囲を逸脱しない範囲で、図示および記載される特定の実施形態と置換されてもよいことを認識されたい。この出願は、本願明細書において議論される特定の実施形態のあらゆる適合または変更をカバーすることを意図する。それゆえ、本発明は、請求項およびその均等物のみによって限定されることを意図する。
【符号の説明】
【0079】
１００ 電子デバイス
１０１ 入力
１０２ アナログ信号源
１０３ アナログデジタル変換器（ＡＤＣ）
１０４ ＡＤＣ入力
１０５ 接続インピーダンス
１０６ 接続能力
１０７ インピーダンス増加エラーを表現する抵抗
１０８ 分離（短絡）エラーを表現する抵抗
１０９ 入力
１１０ アナログ信号源
１１１、１１２ 診断機構
２００ 電子デバイス
２０１ 入力
２０２ アナログ信号源
２０３ アナログデジタル変換器（ＡＤＣ）
２０４ ＡＤＣ入力
２０７ インピーダンス増加エラーを表現する抵抗
２０８ 短絡エラーを表現する抵抗
２０９ 入力
２１０ アナログ信号源
２１１ ＡＣ ＩＤＡＣ
２１２ デジタルフィルタまたはＦＦＴ
２１３ 検出器
３０１ グラフ
３０２～３０４ 曲線
３０５ グラフ
４００ 電子デバイス
４０１ ノード
４０２ アナログ信号源
４０３ アナログデジタル変換器（ＡＤＣ）
４０４ ＡＤＣ入力
４０５ 接続インピーダンス
４０６ 接続能力
４０７ スイッチ
４０８ デマルチプレクサ
４１１ ＡＣ ＩＤＡＣ
４１２ フィルタまたはＦＦＴ
４１３ ローパスフィルタ
５０１ グラフ
５０２、５０３ 時間間隔部分
５０４ グラフ
６００ ＩＤＡＣ
６０１ プルアップレッグ
６０２ プルダウンレッグ
６０３ ＩＤＡＣ出力
６０４ コントローラ
７００ グラフ
８００ 電子デバイス
８０１ 入力
８０２ アナログ信号源
８０３ アナログデジタル変換器（ＡＤＣ）
８０４ ＡＤＣ入力
８０５ 交流電源
８０６ 検出回路
８０７ エラー信号
１０１ 入力
１０２ アナログ信号源
１０３ アナログデジタル変換器（ＡＤＣ）
１０４ ＡＤＣ入力
１０５ 接続インピーダンス
１０６ 接続能力
１０７ インピーダンス増加エラーを表現する抵抗
１０８ 分離（短絡）エラーを表現する抵抗
１０９ 入力
１１０ アナログ信号源
１１１、１１２ 診断機構
２００ 電子デバイス
２０１ 入力
２０２ アナログ信号源
２０３ アナログデジタル変換器（ＡＤＣ）
２０４ ＡＤＣ入力
２０７ インピーダンス増加エラーを表現する抵抗
２０８ 短絡エラーを表現する抵抗
２０９ 入力
２１０ アナログ信号源
２１１ ＡＣ ＩＤＡＣ
２１２ デジタルフィルタまたはＦＦＴ
２１３ 検出器
３０１ グラフ
３０２～３０４ 曲線
３０５ グラフ
４００ 電子デバイス
４０１ ノード
４０２ アナログ信号源
４０３ アナログデジタル変換器（ＡＤＣ）
４０４ ＡＤＣ入力
４０５ 接続インピーダンス
４０６ 接続能力
４０７ スイッチ
４０８ デマルチプレクサ
４１１ ＡＣ ＩＤＡＣ
４１２ フィルタまたはＦＦＴ
４１３ ローパスフィルタ
５０１ グラフ
５０２、５０３ 時間間隔部分
５０４ グラフ
６００ ＩＤＡＣ
６０１ プルアップレッグ
６０２ プルダウンレッグ
６０３ ＩＤＡＣ出力
６０４ コントローラ
７００ グラフ
８００ 電子デバイス
８０１ 入力
８０２ アナログ信号源
８０３ アナログデジタル変換器（ＡＤＣ）
８０４ ＡＤＣ入力
８０５ 交流電源
８０６ 検出回路
８０７ エラー信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【外国語明細書】