ホーム > 特許ランキング > シエナ コーポレーション
知財求人 - 知財ポータルサイト「IP Force」
特開2024-170439エッジでの成長を増強または低減するマスクを使用した選択領域エピタキシ成長による半導体デバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024170439
(43)【公開日】2024-12-10
(54)【発明の名称】エッジでの成長を増強または低減するマスクを使用した選択領域エピタキシ成長による半導体デバイス
(51)【国際特許分類】
H01S 5/026 20060101AFI20241203BHJP
G02F 1/025 20060101ALN20241203BHJP
【ＦＩ】
H01S5/026 616
G02F1/025
【審査請求】有
【請求項の数】15
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024137056
(22)【出願日】2024-08-16
(62)【分割の表示】P 2021569414の分割
【原出願日】2020-05-28
(31)【優先権主張番号】16/423,846
(32)【優先日】2019-05-28
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/885,989
(32)【優先日】2020-05-28
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】519382455
【氏名又は名称】シエナ コーポレーション
(74)【代理人】
【識別番号】100145713
【弁理士】
【氏名又は名称】加藤 竜太
(74)【代理人】
【識別番号】100165157
【弁理士】
【氏名又は名称】芝 哲央
(74)【代理人】
【識別番号】100120684
【弁理士】
【氏名又は名称】宮城 三次
(72)【発明者】
【氏名】マッククイスタン デイヴィッド アレクサンダー
(72)【発明者】
【氏名】プロシク ケルヴィン
(57)【要約】 （修正有）
【課題】信頼性があり、レーザとモノリシックに集積された製造可能な変調器と、十分に閉じ込められた電流注入を有する光増幅器を可能にする構造と製造工程を提供する。
【解決手段】フォトニックデバイスと利得素子構造とを含むフォトニック集積回路を形成する方法であって、利得素子は、ウェハ上に第１ドープ層をエピタキシに堆積するステップと、第１ドープ層上に、光学利得の可能な活性層をエピタキシに堆積するステップと、活性層上に第２ドープ層をエピタキシに堆積するステップと、少なくとも第２ドープ層及び活性層をパターンエッチングして、第１リッジを形成するステップと、第１リッジに横方向に近接し、パターンエッチングによって除去された活性層の体積を少なくとも部分的に満たす電流遮断層をエピタキシに堆積するステップを含み、電流遮断層がフォトニックデバイスの一部を形成する工程によって形成される。
【選択図】図４
【解決手段】フォトニックデバイスと利得素子構造とを含むフォトニック集積回路を形成する方法であって、利得素子は、ウェハ上に第１ドープ層をエピタキシに堆積するステップと、第１ドープ層上に、光学利得の可能な活性層をエピタキシに堆積するステップと、活性層上に第２ドープ層をエピタキシに堆積するステップと、少なくとも第２ドープ層及び活性層をパターンエッチングして、第１リッジを形成するステップと、第１リッジに横方向に近接し、パターンエッチングによって除去された活性層の体積を少なくとも部分的に満たす電流遮断層をエピタキシに堆積するステップを含み、電流遮断層がフォトニックデバイスの一部を形成する工程によって形成される。
【選択図】図４
【特許請求の範囲】
【請求項1】
フォトニックデバイスと利得素子構造（３５）とを含むフォトニック集積回路を形成する方法であって、前記方法は、
ウェハ上に第１ドープ層（１０）をエピタキシに堆積するステップと、
前記第１ドープ層（１０）上に、光学利得の可能な活性層（１２）をエピタキシに堆積するステップと、
前記活性層（１２）上に第２ドープ層（１８）をエピタキシに堆積するステップと、
少なくとも前記第２ドープ層（１８）及び前記活性層（１２）をパターンエッチングして、第１リッジを形成するステップと、
前記第１リッジに横方向に近接し、前記パターンエッチングによって除去された活性層（１２）の体積を少なくとも部分的に満たす電流遮断層（２０）をエピタキシに堆積するステップを含み、
前記電流遮断層（２０）が前記フォトニックデバイスの一部を形成する、方法。
ウェハ上に第１ドープ層（１０）をエピタキシに堆積するステップと、
前記第１ドープ層（１０）上に、光学利得の可能な活性層（１２）をエピタキシに堆積するステップと、
前記活性層（１２）上に第２ドープ層（１８）をエピタキシに堆積するステップと、
少なくとも前記第２ドープ層（１８）及び前記活性層（１２）をパターンエッチングして、第１リッジを形成するステップと、
前記第１リッジに横方向に近接し、前記パターンエッチングによって除去された活性層（１２）の体積を少なくとも部分的に満たす電流遮断層（２０）をエピタキシに堆積するステップを含み、
前記電流遮断層（２０）が前記フォトニックデバイスの一部を形成する、方法。
【請求項2】
前記第１リッジと近接する電流遮断層との組み合わせによって形成され、一定またはテーパ状であり、第１全長及び第１全幅を有する第１導波路と、
前記電流遮断層を選択的にエッチングして形成され、前記第１導波路と連続し、一定またはテーパ状であり、第２全長及び第２全幅を有する第２導波路とをさらに備える、請求項１に記載の方法。
前記電流遮断層を選択的にエッチングして形成され、前記第１導波路と連続し、一定またはテーパ状であり、第２全長及び第２全幅を有する第２導波路とをさらに備える、請求項１に記載の方法。
【請求項3】
前記第１全幅は前記第２全幅よりも大きく、前記第１導波路は弱く導波され、前記第２導波路は強く導波される、請求項２に記載の方法。
【請求項4】
第２全幅は、第２全長に沿ってテーパ状となり、第２導波路において弱い導波から強い導波への移行を提供する、請求項１から３のいずれかに記載の方法。
【請求項5】
前記利得素子構造（３５）が前記フォトニックデバイスに光学的に結合される、請求項１から４のいずれかに記載の方法。
【請求項6】
前記第２導波路と連続し、第３幅を有する強く導波される第３導波路をさらに備え、前記第３幅及び第２幅は、第２導波路と第３導波路との間の光の最適な結合を提供するように選択される、請求項２から５のいずれかに記載の方法。
【請求項7】
前記フォトニックデバイスが光変調器（３９）である、請求項１から６のいずれかに記載の方法。
【請求項8】
前記電流遮断層（２０）がアンドープ半導体を含む、請求項１から７のいずれかに記載の方法。
【請求項9】
前記ウェハがリン化インジウムを含む、請求項１から８のいずれかに記載の方法。
【請求項10】
前記第１ドープ層（１０）、前記第２ドープ層（１８）、及び前記電流遮断層（２０）のいずれかがイオン注入手段を用いて実質的に導電性または非導電性にされる、請求項１から９のいずれかに記載の方法。
【請求項11】
前記第１ドープ層（１０）、前記第２ドープ層（１８）、及び前記電流遮断層（２０）のいずれかがドーパント拡散手段を用いて実質的に導電性または非導電性にされる、請求項１から９のいずれかに記載の方法。
【請求項12】
前記電流遮断層（２０）は、それぞれが異なるドーパントを有する複数のサブ層を含む、請求項１から１１のいずれかに記載の方法。
【請求項13】
前記電流遮断層（２０）が、前記フォトニックデバイスにおけるオーバークラッド層である、請求項１から１２のいずれかに記載の方法。
【請求項14】
前記電流遮断層が、鉄ドープリン化インジウムを含む、請求項１から１３のいずれかに記載の方法。
【請求項15】
請求項１から１４のいずれかに記載の方法によって形成されたフォトニック集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に、半導体、すなわち、光デバイス及び光ネットワークで使用するためのフォトニック部品に関する。より詳細には、本開示は、モノリシック集積利得素子（ｍｏｎｏｌｉｔｈｉｃａｌｌｙ ｉｎｔｅｇｒａｔｅｄ ｇａｉｎ ｅｌｅｍｅｎｔ）のシステム及び方法に関する。また、本開示は、エッジでの成長を抑制または促進するためのマスクを利用した選択領域エピタキシ（ＳＡＥ：Ｓｅｌｅｃｔｉｖｅ Ａｒｅａ Ｅｐｉｔａｘｙ）成長を有する半導体デバイス、及びモノリシックに集積された光増幅器を有する変調器に関する。
【背景技術】
【0002】
フォトニック集積回路（ＰＩＣ：Ｐｈｏｔｏｎｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に使用される平面光導波路の様々な可能な構成は、しばしば、横方向の導波（ガイド）の強さによって、強い導波と弱い導波の２つのカテゴリに大別される。横方向の導波の強さは、光学モードが導波路の中央部にどの程度閉じ込められるかを決定し、モードが結合せずに導波路の外に放射されるまで、湾曲した光導波路が達成できる最小半径を決定する。図１Ａに示すように、導波路３は、屈折率の光学指数（ｏｐｔｉｃａｌ ｉｎｄｅｘ ｏｆ ｒｅｆｒａｃｔｉｏｎ）がＮｇのコア導波領域５と、屈折率の光学指数がＮｃの横方向に近接するクラッド領域７とで構成されていてもよい。強い導波とは、ＮｇとＮｃの差が大きいことを指す。例えば、強い導波の導波路を有するリン化インジウム（ＩｎＰ）系ＰＩＣの中で、導波コア５は、Ｎｇ＝３．５４の屈折率の光学指数を有するのに対し、クラッド７は、二酸化ケイ素（ＳｉＯ２）などの誘電体材料からなり、Ｎｃ＝１．５の指数を有してもよい。逆に弱い導波とは、コア指数Ｎｇがクラッド指数Ｎｃよりもわずかに高く設計されることを指す。例えば、二酸化ケイ素の代わりに半導体からＩｎＰ系ＰＩＣ横方向クラッド７を製造した場合、導波部５は依然としてＮｇ＝３．５４であるが、横方向クラッド７はＮｃ＝３．４６となり、弱い導波を形成してもよい。別の弱い導波構造を図１Ｂに示す。ここでは、導波コア５に近接する材料７には実際の指数変化はないが、コア５の上の中央に位置する導波リッジ９が、導波コア５に横方向に近接する領域に有効な指数差を生じさせる。このような弱い導波路３は、浅いリッジ（ｓｈａｌｌｏｗ ｒｉｄｇｅ）導波路とも呼ばれ、Ｎｇ－Ｎｃ＜０．０５の指数コントラスト（ｉｎｄｅｘ ｃｏｎｔｒａｓｔ）であってもよい。
【0003】
フォトニック部品業界では、低コスト、小型、高性能のＩｎＰ系マッハツェンダー変調器（ＭＺＭ：Ｍａｃｈ－Ｚｅｈｎｄｅｒ ｍｏｄｕｌａｔｏｒ）が広く知られている。一般にこのような変調器では、図１Ａのような誘電体クラッド７を有する強く導波する導波路を使用することが望ましい。強く導波する導波路は、導波路をコンパクトにルーティングすることで小型化できるだけでなく、光変調機能を提供する導波路３の中央部５にモードを閉じ込めることができ、これにより高効率を実現する。
【0004】
本明細書に記載されている種類の変調器は、典型的には、データ内容を持たない連続波（ＣＷ：Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）光搬送波の入力と、データを伝送する広帯域電気信号とを混合する。ＣＷキャリアの周波数は、例えば約１９３ＴＨｚであり、典型的には、可能な限り狭帯域であること、例えば１００ｋＨｚの線幅であることが望まれる。電気データ信号の帯域幅は、例えば、５００ＭＨｚから１０ＧＨｚ、又は現代の大容量通信システムでは５００ＭＨｚから７０ＧＨｚに及んでもよい。使用する変調方式にもよるが、１０Ｇｂｉｔ／ｓ～４００Ｇｂｉｔ／ｓ以上のデータレートが得られる。データは、元のＣＷ光搬送波入力の周波数の光搬送波として伝送され、電気データ信号によって決定されるエンベロープ変調を有する。そのため、変調器は、元のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）データのベースバンドから光周波数へのアップコンバージョン機能を果たし、光ファイバでの伝送を可能にする。また、変調器は、しばしば振幅変調された複数のＲＦデータ支局（ＲＦ ｄａｔａ ｔｒｉｂｕｔａｒｉｅｓ）を、より複雑な位相・振幅変調されたフォーマットに合成し、これにより、例えばファイバの受信側でのデータの信号対雑音比（ＳＮＲ）が向上する。
【0005】
このような変調器の機能にとって重要なことは、ＣＷ光搬送波の入力である。いくつかの応用では、ＣＷ光搬送波は外部レーザによって提供され、それらが別々にパッケージされている場合は、短い長さの光ファイバを通して変調器の入力に結合され、それらが共同パッケージされている場合は、マイクロレンズまたは光導波システムを介して結合される。これらの応用では、結合と変調の過程で失われる光が重要な性能パラメータとなる。ＣＷ光搬送波の光が失われすぎると、変調器から出力されるアップコンバートされたデータ信号の出力（ｐｏｗｅｒ）が低くなり、受信機でのＳＮＲが低下する。明らかな解決策の１つは、損失を補うために、高出力のレーザを使用することである。しかし、レーザの出力を高くすることには技術的な限界があり、電力損失、性能の非理想性、コストなどの工学的な影響がある。半導体光増幅器（ＳＯＡ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）を変調器とモノリシックに集積することで、これらの問題を解決できる。
【0006】
他の応用では、レーザ自体を変調器とモノリシックに集積することが好ましく、これにより、光結合損失、パッケージの複雑さ、外部ソリューション（ｅｘｔｅｒｎａｌ ｓｏｌｕｔｉｏｎ）に伴うコストを回避できる。もちろん、レーザ集積（ｌａｓｅｒ ｉｎｔｅｇｒａｔｉｏｎ）は、集積ＳＯＡと組み合わせられて、光出力をさらに高めることもできる。レーザとＳＯＡは、一般に能動素子または利得素子と呼ばれる。レーザであろうとＳＯＡであろうと、横方向の光導波手段の技術状況は基本的に似ている。このような集積に伴い、変調器、レーザ、またはＳＯＡ以外のフォトニック部品、すなわち、検出器、光モニタ、位相調整素子、可変光減衰器などを集積する必要性がしばしば生じる。このように、利得素子（レーザやＳＯＡ）と変調器以外のフォトニック部品との集積に本発明を拡張することは、基本的に重要である。
【0007】
既知の浅いリッジ、又はストライプ、レーザ及びＳＯＡは、図１Ｂのような構成を有する。弱く導波されることに加え、これらは横方向の電流閉じ込め機能を欠き、電流が不均一かつ非効率的に広い領域に広がり、利得が減少する。
【0008】
導波コア５のエッチングされた側壁が、ミッドレベルトラップとして機能するダングリング化学結合（ｄａｎｇｌｉｎｇ ｃｈｅｍｉｃａｌ ｂｏｎｄｓ）を残すため、図１Ａと同様の既知の平面深いリッジレーザとＳＯＡは、誘電体の横方向クラッド７を持ち、ほとんどの変調器のように、ほぼ使用されていない。これらのミッドレベルトラップは、関連するキャリアの再結合に大きな非放射性成分を加え、電流－利得曲線を非常に好ましくないものにしてしまう。側壁を適切に化学処理し、半導体を過成長（ｏｖｅｒｇｒｏｗ）させることで、このダングリング化学結合を取り除くことができる。
【0009】
既知の埋め込みヘテロ構造（ＢＨ：Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造のレーザとＳＯＡ構造は数多くのバリエーションがあり、現在の業界標準となっているが、電流遮断層をより高度に配置することで、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）コアへの好ましい電流閉じ込めを達成している。１つの欠点は、再成長の方法が複雑で、製造可能な方法で変調器とモノリシックに集積するのが難しいことである。さらに、ＢＨレーザと、Ａｌを含むコアを有するＳＯＡは、信頼性に問題があることでも有名である。図２Ａに示すように、ＢＨ構造１５は、ＭＱＷ材料１２の最初の成長を伴うＮ－ＩｎＰウェハ１０をブランケットすることによって製造される。その後、選択的なエッチングを行い、ＭＱＷリッジを形成する。続いて、Ｎ－ＩｎＰウェハ１０上のＭＱＷリッジの周りに多層スタック１６を選択的に成長させ、敏感な臨界寸法とする。最後に、Ｐ型半導体１８の過成長は、ＭＱＷリッジと多層スタック１６の上にブランケットされる。このようにして、電流が非常に閉じ込められるものの、導波路は、まだ弱く導波する。
【0010】
近年、ＢＨレーザの電流遮断層の複雑な配置を、自己整列単成長（ｓｅｌｆ－ａｌｉｇｎｅｄ ｓｉｎｇｌｅ－ｇｒｏｗｔｈ）技術を用いて単純化する試みがなされている。この構造は、有益な電流閉じ込めを示す。図２Ｂに示すように、簡略化されたＢＨ構造１５ｂは、ＭＱＷ１２及びＰ型半導体１８の材料の最初の成長でＮ－ＩｎＰウェハ１０をブランケットすることによって製造される。選択的なエッチングを行ってＭＱＷリッジを形成する。続いて、構造体１５の上にアンドープＩｎＰ１７の単一のブランケット層を成長させる。このアンドープＩｎＰ１７は、自己整列エッチング技術を用いてリッジの頂部から除去される。より複雑なＢＨ構造１５ａ（図２Ａ）と同様に、この単純化されたＢＨ構造１５ｂ（図２Ｂ）は、良好な電流閉じ込めを実現しているが、まだ弱く導波する。
【0011】
浅いリッジ構造（図１Ｂ）もＢＨ構造（図２Ｂ）も、導波路の互換性がないため、直接変調器に光結合することはできない。例えば、特許文献１に記載されているような、強く導波する導波路と弱く導波する導波路をブリッジする何らかの相互接続手段が必要となる。
【0012】
このように、信頼性があり、レーザとモノリシックに集積された製造可能な変調器と、十分に閉じ込められた電流注入を有する光増幅器を可能にする構造と工程が当技術分野で依然として必要とされている。
【0013】
さらに、選択領域エピタキシ（ＳＡＥ）は、半導体ウェハにパターン化されたアモルファス誘電体マスク（典型的には二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉ３Ｎ４））を介してエピタキシャル層の局所的な成長を含む。半導体の成長条件は、誘電体マスク上ではなく、露出したウェハ上でエピタキシャル成長を確保するように選択される。ＳＡＥは、半導体表面の一部を成長が起こらないマスク材料で覆うことで形成される。従来、ＳＡＥは、エピタキシャル層の成長を意図的に促進させるために用いられてきた。マスクされた領域の面積が大きいほど、マスクに近接する結晶の成長の割合が大きくなる。成長促進の程度は、成長温度、成長圧力、マスク組成、マスク領域、マスクの向きなど多くの要因に依存する。
【0014】
マスクエッジでの意図しない成長促進は、ＳＡＥの継続的な問題である。これまでの解決策は、エピタキシャル成長のための成長条件を変更することに焦点を当てている。注目すべきは、ＳＡＥはＩｎＰフォトニクスの製造に使用される技術である。そのような光変調器の一例は、「高周波及び低光挿入損失のためのモノリシック光電子ＴＷＥコンポーネント構造（Ｍｏｎｏｌｉｔｈｉｃ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ ＴＷＥ－ｃｏｍｐｏｎｅｎｔ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｉｅｓ ａｎｄ Ｌｏｗ Ｏｐｔｉｃａｌ Ｉｎｓｅｒｔｉｏｎ Ｌｏｓｓ」というタイトルの特許文献２に記載されており、その内容は参照により全体が本明細書に組み込まれる。
【0015】
成長条件を変えて意図しない促進を抑制することは、意図的な成長の促進を抑制するという欠点を有しており、そもそもＳＡＥ成長を追求する目的であることも多い。従来のストレートサイドＳＡＥ（ｓｔｒａｉｇｈｔ－ｓｉｄｅｄ ＳＡＥ）マスクの使用は、マスクエッジに沿って成長促進材料（ｅｎｈａｎｃｅｄ ｇｒｏｗｔｈ ｍａｔｅｒｉａｌ）の線形構造をもたらし、これは壊れやすく、壊れてデバイス表面の汚染を形成し、製造性と信頼性に悪影響を及ぼす。
【先行技術文献】
【特許文献】
【0016】
【特許文献1】米国特許第７，１８４，２０７号
【特許文献2】米国特許第９，１８２，５４６号
【発明の概要】
【0017】
本開示は、エッジでの成長を抑制または促進するためにマスクを利用した選択領域エピタキシ（ＳＡＥ）成長を有する半導体デバイスのシステム及び方法に関する。繰り返しになるが、ＳＡＥは、半導体ウェハ上での結晶成長のための技術である。ウェハ領域は誘電体材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４など）の薄膜で覆われている、又は、マスクされている。金属－有機化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ、Ｃｈｅｍｉｃａｌ－Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）チャンバなどの結晶成長反応炉（ｃｒｙｓｔａｌ ｇｒｏｗｔｈ ｒｅａｃｔｏｒ）では、マスクで覆われていない領域のみで選択的に結晶成長が進行する。本開示では、任意の方向に選択的に成長する領域を含み、マスクされた領域の外側のエッジに不要な成長の促進と対応する欠陥がない半導体デバイスを製造するための工程を提供している。具体的には、この工程は、エッジでの成長を抑制または促進するために使用される、マスクエッジの可変プロファイルを含む。
【0018】
また、本開示では、例えば特許文献２に記載されているような、ＩｎＰウェハ上に形成された深くエッチングされたリッジ導波路変調器と、特にマルチグロース変調器に光増幅器が効率的にモノリシックに集積される設計を提供する。この設計は、ＴＷＥ変調器の既存のアンドープ過成長を電流遮断の目的で再使用できる。電流遮断された埋もれたリッジのその後の深いエッチングは、閉じ込め係数の独立した制御を提供し、深くエッチングされた変調器への効率的な結合を可能にする。このように、本開示は、標準的な変調器プロセスシーケンスに既に存在する過成長を再使用する手段を提供し、それにより、コスト、複雑さ、及び信頼性の問題などの多くのエピタキシャル成長に関連する問題を低減する。本開示は、代替的な浅いリッジのソリューションよりも、より良く電流を閉じ込め、したがってより良い電気効率を提供する。本開示は、電流閉じ込め（以下に詳述するｉ－ＩｎＰブロックによって提供される）を光学的閉じ込め（以下に詳述するエッチングされた領域によって提供される）から切り離す。したがって、本開示は、例えば、特許文献１に提供されているような追加または新しい光学素子を設計に導入することなく、光を変調器から利得部に結合するための効率的な代替手段を提供する。
【0019】
本開示は、Ｎ型層と、Ｎ型層上に配置された多重量子井戸材料と、Ｎ型層に対向して多重量子井戸材料上に配置されたＰ型層とを含む、光増幅器を有する変調器を提供する。Ｎ型層の一部、多重量子井戸材料、及びＰ型層の一部が集合的にリッジ構造を形成し、選択領域エピタキシを用いて、意図的にドープされていない材料（一般に、固有の（ｉｎｔｒｉｎｓｉｃ）、ｉ型と呼ばれる）がＮ型層上及びリッジ構造の側部まわりに配置される。意図的にドープされていない半導体の一般的な呼称はｉ型であるが、ｉ型材料には低レベルの意図しない微量ドーパント汚染が、場合によっては１ｅ１６ ａｔｏｍｓ／ｃｍ３以上、存在する可能性があるが、通常はより低い濃度が望まれることが当業者には理解される。任意で、ｉ型材料をさらに深くエッチングして、強い導波構造を形成する。Ｎ型層は、Ｎ－ＩｎＰを含む。Ｐ型層は、Ｐ－ＩｎＧａＡｓ及びＰ－ＩｎＰのいずれかを含む。ｉ型材料は、ｉ－ＩｎＰを含むが、代わりに、半絶縁性の鉄ドープ（ｉｒｏｎ－ｄｏｐｅｄ）ＩｎＰなど、電流の流れを遮断する任意の種類の適切な電流遮断材料であってもよい。任意で、長さのすべてまたは一部にわたって、強い導波構造の幅が選択されて、強く導波される変調器導波路に効率的に結合する。
【図面の簡単な説明】
【0020】
【発明を実施するための形態】
【0021】
本開示は、本明細書において、様々な図面を参照して図示及び説明され、その中で、同様の参照番号は、適宜、同様のシステム構成要素／方法ステップを示すために使用される。
【0022】
繰り返しになるが、本開示では、例えば特許文献２に記載されているような、ＩｎＰウェハ上に形成された深くエッチングされたリッジ導波路変調器と、特にマルチグロース変調器に光増幅器が効率的にモノリシックに集積される設計を提供する。この設計は、ＴＷＥ変調器の既存のアンドープ過成長を電流遮断の目的で再使用できる。電流遮断された埋もれたリッジのその後の深いエッチングは、閉じ込め係数の独立した制御を提供し、深くエッチングされた変調器への効率的な結合を可能にする。このように、本開示は、標準的な変調器プロセスシーケンスに既に存在する過成長を再使用する手段を提供し、それにより、コスト、複雑さ、及び信頼性の問題などの多くのエピタキシャル成長に関連する問題を低減する。本開示は、代替的な浅いリッジのソリューションよりも、より良く電流を閉じ込め、したがってより良い電気効率を提供する。本開示は、電流閉じ込め（以下に詳述するｉ－ＩｎＰブロックによって提供される）を光学的閉じ込め（以下に詳述するエッチングされた領域によって提供される）から切り離す。したがって、本開示は、例えば、特許文献１に提供されているような追加または新しい光学素子を設計に導入することなく、光を変調器から利得部に結合するための効率的な代替手段を提供する。
【0023】
本開示は、Ｎ型層と、Ｎ型層上に配置された多重量子井戸材料と、Ｎ型層に対向して多重量子井戸材料上に配置されたＰ型層とを含む、光増幅器を有する変調器を提供する。Ｎ型層の一部、多重量子井戸材料、及びＰ型層の一部が集合的にリッジ構造を形成し、選択領域エピタキシを用いて、意図的にドープされていない材料（アンドープ、又はｉ型）がＮ型層上及びリッジ構造の側部まわりに配置される。任意で、ｉ型材料をさらに深くエッチングして、強い導波構造を形成する。Ｎ型層は、Ｎ－ＩｎＰを含む。Ｐ型層は、Ｐ－ＩｎＧａＡｓ及びＰ－ＩｎＰのいずれかを含む。ｉ型材料は、ｉ－ＩｎＰを含むが、代わりに、半絶縁性の鉄ドープＩｎＰなど、電流の流れを遮断する任意の種類の適切な電流遮断材料であってもよい。任意で、長さのすべてまたは一部にわたって、強い導波構造の幅が選択されて、強く導波される変調器導波路に効率的に結合する。
【0024】
モノリシック集積利得素子
図３は、例えば特許文献２に提供されてる工程によるような従来の変調器構造２５の製造を示している。変調器構造２５は、ＭＱＷ材料１２とＰ型層１８の最初の成長を有するＮ型ウェハ１０をブランケットすることによって製造される。ｉ型リッジの実施形態では、その後、Ｐ型層１８の選択的なエッチングを行い、エッチングされた領域にｕ－ＩｎＰ層２０を選択的に成長させる。その後、Ｐ型層１８とＭＱＷ材料１２を選択的にエッチングし、ｉ型リッジＳＯＡ実施形態においてｉ－ＩｎＰキャップ付きリッジを残し、Ｐ型リッジ変調器実施形態においてＰ型キャップ付きリッジを残す。このように、選択的なｉ型成長ステップが一般的に利用されている。きわどい配置成長ステップを導入することなく、ＳＯＡを変調器とモノリシックに集積し、ＢＨ構造１５（図２Ａ及び図２Ｂ）と類似した性能を提供することが依然として望まれる。また、モノリシックに集積されたＳＯＡのため、深くエッチングされた変調器リッジへの光結合に適合する横方向の光学モードを有するＢＨのような構造を作成することも依然として望まれる。
図３は、例えば特許文献２に提供されてる工程によるような従来の変調器構造２５の製造を示している。変調器構造２５は、ＭＱＷ材料１２とＰ型層１８の最初の成長を有するＮ型ウェハ１０をブランケットすることによって製造される。ｉ型リッジの実施形態では、その後、Ｐ型層１８の選択的なエッチングを行い、エッチングされた領域にｕ－ＩｎＰ層２０を選択的に成長させる。その後、Ｐ型層１８とＭＱＷ材料１２を選択的にエッチングし、ｉ型リッジＳＯＡ実施形態においてｉ－ＩｎＰキャップ付きリッジを残し、Ｐ型リッジ変調器実施形態においてＰ型キャップ付きリッジを残す。このように、選択的なｉ型成長ステップが一般的に利用されている。きわどい配置成長ステップを導入することなく、ＳＯＡを変調器とモノリシックに集積し、ＢＨ構造１５（図２Ａ及び図２Ｂ）と類似した性能を提供することが依然として望まれる。また、モノリシックに集積されたＳＯＡのため、深くエッチングされた変調器リッジへの光結合に適合する横方向の光学モードを有するＢＨのような構造を作成することも依然として望まれる。
【0025】
ここで具体的に図４を参照すると、一実施形態において、本開示の利得素子構造３５は、光学利得材料１２とＰ型層１８の最初の成長を有するＮ型層１をブランケットすることによって製造される。次に、Ｐ型層１８、光学利得材料１２、及びＮ型層１０を選択的にエッチングして、マスク１９で覆われたＰキャップ付きリッジを残す。その後、ｉ型成長ステップを利用して、リッジの横方向の領域をｉ－ＩｎＰ材料２０で埋める。ここで、横方向のｉ－ＩｎＰ材料２０は、ＢＨ製造に伴う追加の成長ステップやきわどい配置を必要とせず、優れた電流遮断を提供する。
【0026】
図５は、本開示の利得素子構造３５の別の例示的な実施形態の製造、ならびに関連するＳＯＡ３７及び変調器３９の結合手段を示す一連の模式図である。ｉ－ＩｎＰ材料２０とＮ型材料１０は、リッジの両側にｉ－ＩｎＰ材料の壁を形成するようにエッチングされており、それによってリッジの両側に強い導波を提供している。さらに、深くエッチングされた変調器導波路を広げることで、横方向の光学的マッチングを実現できる。図５では、下の模式図は、中央の模式図に示されたＳＯＡ入出力導波路に幅整合された変調器導波路を表していることが理解されるであろう。ＳＯＡ３７では、Ｗ１（電流閉じ込め）とＷ２（光学モード重複）を独立して変化させることができ、例えば、空間的なホールバーニングの影響を緩和するために、ＳＯＡ３７の長さに沿って利得（ｇａｉｎ）を変化させることができる。
【0027】
図６は、本開示の方法による、関連する変調器ＳＯＡの光学モードに合わせるために、導波路ＳＯＡまたは変調器の幅のフレアリングを示す模式図である。その間にテーパを有する中央の幅及び外側の幅の任意の組み合わせが可能である。例えば、中央部のみをテーパ状にし、先頭と末尾の一定部分を省略することも可能である。これは、最初は高い光閉じ込めを持ち、注入量を増やすものの、最後は光学的な重複を少なくすることで、空間的ホールバーニング（ｓｐａｔｉａｌ ｈｏｌｅ ｂｕｒｎｉｎｇ）のために実用的な利点を提供する。
【0028】
図７は、本開示の方法による、ＳＯＡ光学モードに合わせた導波路変調器の幅のフレアリングを示す別の模式図である。ここでは、ＳＯＡ導波路３７は、テーパ状の受動導波路３８またはＳＯＡ導波路３７または変調器導波路３９のテーパ部分を介して変調器導波路３９に結合される。
【0029】
図３の従来の変調器構造２５では、既にｉ－ＩｎＰ層２０の選択的な成長があり、その厚さは変調器設計の最適化によって決定される可能性がある。この同じ成長は、本明細書では、ＳＯＡのためのより良い電流遮断を提供するために使用される。図４に示すように、従来の変調器からのｉ－ＩｎＰ層２０は、ＳＯＡリッジ１９のいずれの側に堆積（蒸着、ｄｅｐｏｓｉｔ）されてもよい。しかし、変調器２５の設計要求がＳＯＡリッジ１９の高さと整合させるのに十分なｉ－ＩｎＰ層２０の厚さを提供しなくてもよい。後続の処理ステップの製造性を向上させるために、より平面的な上面を作るために成長促進を用いてもよい。電流遮断メサ（ｍｅｓａ）の増加した横方向の閉じ込めを必要としない領域のため、ＳＯＡの熱インピーダンスを改善するように、幅を増加させられることに留意すべきである。また、横方向の光閉じ込めを（変調器のモードに整合させ、及び／又は、ＳＯＡの効率を向上させるために）強化したい場合には、深いエッチングリッジを使用できる。
【0030】
選択領域エピタキシ（ＳＡＥ：Ｓｅｌｅｃｔｉｖｅ Ａｒｅａ Ｅｐｉｔａｘｙ）成長が抑制または促進された半導体デバイス
また、本開示は、エッジでの成長を抑制または促進するためにマスクを利用した選択領域エピタキシ（ＳＡＥ）成長を有する半導体デバイスのシステム及び方法に関する。繰り返しになるが、ＳＡＥは、半導体表面での結晶成長のための技術である。ウェハ領域は誘電体材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４など）の薄膜で覆われている、又は、マスクされている。金属－有機気相蒸着（ＭＯＣＶＤ）チャンバなどの結晶成長反応炉では、マスクで覆われていない領域のみで選択的に結晶成長が進行する。本開示では、任意の方向に選択的に成長する領域を含み、マスクされた領域の外側のエッジに不要な成長の促進と対応する欠陥がない半導体デバイスを製造するための工程を提供している。具体的には、この工程は、エッジでの成長を抑制または促進するために使用される、マスクエッジの可変プロファイルを含む。
また、本開示は、エッジでの成長を抑制または促進するためにマスクを利用した選択領域エピタキシ（ＳＡＥ）成長を有する半導体デバイスのシステム及び方法に関する。繰り返しになるが、ＳＡＥは、半導体表面での結晶成長のための技術である。ウェハ領域は誘電体材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４など）の薄膜で覆われている、又は、マスクされている。金属－有機気相蒸着（ＭＯＣＶＤ）チャンバなどの結晶成長反応炉では、マスクで覆われていない領域のみで選択的に結晶成長が進行する。本開示では、任意の方向に選択的に成長する領域を含み、マスクされた領域の外側のエッジに不要な成長の促進と対応する欠陥がない半導体デバイスを製造するための工程を提供している。具体的には、この工程は、エッジでの成長を抑制または促進するために使用される、マスクエッジの可変プロファイルを含む。
【0031】
実現技術として、図８は、エピタキシャル層を過成長するために使用されるマスクのエッジに対する新規の形状５０を示している。例えば、パターンが［０１１］または［０－１１］方向にあるマスクエッジで発生する、望ましくない程度の促進された結晶成長がしばしばある。マスクエッジに非線形形状５０を使用することで、この望ましくない成長促進を抑制できる。マスクエッジに直線エッジではなく、ジグザグパターンを使用することは、新しい解決策である。マスクエッジでの意図しない成長促進は、選択領域成長における継続的な問題である。これまでの解決策は、エピタキシャル成長のための成長条件の変更に焦点を当てている。選択領域エピタキシは、多くのＩｎＰ光変調器の製造に使用される技術である。この技術と、意図しない促進を抑制するためのマスクパターンの使用は、特許文献２に記載されているように、ＩｎＰウェハの多成長変調器と関連する。成長条件を変えて意図しない促進を抑制することは、意図的な成長の促進を抑制するという欠点を有しており、そもそも選択領域成長を追求する目的であることも多い。従来のストレートサイドＳＡＥマスクの使用は、マスクエッジに沿って成長促進材料の線形構造をもたらし、これは壊れやすく、壊れてデバイス表面の汚染を形成し、製造性と信頼性に悪影響を及ぼす。形状ソリューション５０を使用することで、意図的な成長促進を損なうことなく、マスクのエッジでの意図的な成長促進を抑制できる。マスクエッジでの意図しない促進の効果は、ウェハ表面では異方性である。ある方向の軸に沿っては効果が強いが、垂直な軸に沿っては効果が弱い。促進の影響を受けやすいエッジに沿ってジグザグパターン５０を配置することで、意図しない促進が発生するラインに平行な境界はほとんどありない。
【0032】
図９Ａ～図９Ｄは、マスク１０２のエッジにおける過剰な成長を示す、ウェハ１００上のＳＡＥ成長工程９５のステップを示すブロック図である。ウェハ１００は、ウェハ１０４と、リン化インジウム（ＩｎＰ）のＰアイランド１０６と、例えば、ヒ化インジウムガリウム（ＩｎＧａＡｓ）を含むコンタクト層１０８とを含むウェハである。マスク１０２は、ＳｉＯ２を含むことができ、図９Ａではコンタクト層１０８に蒸着（塗布）されている。図９Ｂでは、マスク１０２、Ｐアイランド１０６、及びコンタクト層１０８を介して領域がエッチングされる。図９Ｃでは、エッチングされた領域でＳＡＥ成長が行われる。なお、マスク１００の上にはＳＡＥ成長はないことに留意すべきである。図９Ｄでは、マスク１００が除去されている。図９Ｃ及び９Ｄは、マスク１００のエッジにおける過剰な成長１１０を含む。
【0033】
図１０は、実際のウェハ１００における図９Ｄの写真である。具体的には、ストレートサイドＳＡＥマスク１０２の従来の使用が、マスクエッジに沿って成長促進１１０材料の線形構造をもたらし、それが壊れやすく、デバイス表面の汚染を形成し、製造性及び信頼性に悪影響を与えることを示している。図１０は、残留酸化物のクリーンアップにおいて、マイナーフラットに平行なエッジ（導波路の長さに垂直な）はクリーンであっても、過剰な成長１１０がメジャーフラットに平行なＰアイランド１０６のエッジに沿っていかに破断するかを示す。
【0034】
図１１Ａは、領域１４０を示すウェハ１００の上面図であり、図１１Ｂは、領域１４０と、マスク１０２の上に延びる過剰な成長１１０とを示すウェハ１００の写真である。ベアウェハは酸化物でマスクされており、領域１４０にはＩｎＰの厚い過成長がある。これにより、酸化物からはみ出した過剰な成長の「キャップ」が形成される。後続のエッチングは、キャップの下の酸化物を除去するのに十分であるが、他の材料を破壊する傾向がある。
【0035】
図１２Ａ及び図１２Ｂは、Ｐアイランド１０６の導波路方向（図１２Ａ）及び導波路に垂直な方向（図１２Ｂ）の断面を示す写真である。図１２Ａでは、導波管の方向に界面が良好な挙動を示していることに留意すべきである。一方、図１２Ｂは、ウェットクリーンアップの後、過剰な成長が破壊された状態を示している。この前に、ＩｎＰの大きな「マッシュルームキャップ」形状がある。この特徴は、後にエッチングされたときに、材料の残留カラムを残す。
【0036】
さまざまに、本開示は、マスク１０２の特定の好ましい角度、マスク１０２の形状及び／または配向の適応、及び／またはマスク１０２のジグザグエッジが、マスク１０２のエッジにおける成長の抑制（または促進）につながることに留意する。すなわち、マスク１０２は、ＳＡＥの目的である意図的な成長促進を損なうことなく、マスク１０２のエッジにおける意図的な成長促進を抑制または促進する特定の形状を含む。マスクエッジにおける意図しない促進の効果は、ウェハ表面で異方性があり、すなわち、異なる方向で測定すると異なる値になる。ある方向の軸に沿っては効果が強いが、直角方向の軸に沿っては効果が弱い。これは、図１２Ａと図１２Ｂで示される。
【0037】
一実施形態において、促進の影響を受けやすいエッジに沿ってジグザグパターン又は他の角のあるパターンを配置することで、その境界のほとんどが、意図しない促進が発生するラインに平行ではない。
【0038】
ＩＩＩ－Ｖ半導体材料（具体的には、（１００）面に配向したＩｎＰウェハ）の成長実験を通じて、特定の結晶軸に沿って整列したマスク１０２のエッジは、特に［０１１］または
方向に、望ましくない程度の結晶成長の促進を示すことが判明した。残念ながら、フォトニック集積回路（ＰＩＣ）のような多くの半導体デバイスでは、これらの方向が好ましい主な配向軸となっている。一般的に長方形の形状をしているＳＡＥマスク１０２は、デバイスのフットプリントに整列し、スペースを無駄にしないために、このような方向に沿って配向される傾向がある。すなわち、従来の工程は、ウェハ１００を有し長方形である従来のマスク１０２を配向させる傾向がある。本開示では、好ましい主な配向軸における過剰な成長を避けるために、マスク１０２のための異なる幾何学的形状と同様に、角度のない配向を提案する。
【数1】
【0039】
また、上記の逆もまた真であることが決定されている。つまり、特定の結晶学的な方向に沿って、望ましくない促進された結晶成長が抑制され、実際に、［０１１］軸または
軸に対する角度の関数（ｆｕｎｃｔｉｏｎ）として、ゼロ促進を通過する（ｔｒａｎｓｉｔｓ ｔｈｒｏｕｇｈ ｚｅｒｏ ｅｎｈａｎｃｅｍｅｎｔ）。図１３は、メジャーフラット１５２と、メジャーフラット１５２に垂直なマイナーフラット１５４とを有する（１００）面に配向されたＩｎＰウェハ１５０の図であり、ウェハ１００の好ましい方向のグラフ１６０である。方向については、グラフ１６２が、ＩｎＰウェハ５１０及びフラット１５２，１５４に対する［０１１］軸１６４及び
軸１６６を示している。注目すべきは、軸及び方向という用語は、本明細書において交換可能に使用され得ることである。また、ＩｎＰウェハ１５０は、ウェハ１００上にあるべきである。メジャーフラット及びマイナーフラットの位置は、１つの共通の慣習に従っているが、他のものが存在してもよいことに留意すべきである。
【数2】
【数3】
【0040】
（１００）面（ウェハ１００）に配向されたＩｎＰウェハ１５０のため、例えば、ＳＡＥマスク１０２のエッジが、２つのシリーズに集められた［０１１］方向１６４に対する以下の角度（「好ましい角度」）のうちの１つに整列されたときに、成長促進がヌルを通過する（ｐａｓｓｅｓ ｔｈｒｏｕｇｈ ａ ｎｕｌｌ）。
【表1】
【0041】
各シリーズは、４つの角度方向を含み、各方向はシリーズ内の他の３つの方向から９０度離れている。（１００）方向のＩｎＰウェハ１５０の場合、促進及び欠陥のないＳＡＥマスク１０２のエッジに利用可能な合計８つの方向がある。具体的には、グラフ１６０は、［０１１］方向１６４に対するシリーズ１，２をグラフ形式で示している。シリーズ１，２の角度は［０１１］方向１６４に対して指定されているが、当業者であれば、マスク１０２のエッジに対するこれらの角度は、
方向１６６を含む任意の方向や、本明細書に図示されていない他の結晶学的軸に対しても指定できることに留意すべきである。また、当業者であれば、これらの角度が近似値であることを認識するであろうことに留意すべきである。
【数4】
【0042】
図１４は、シリーズ２に応じて角度をつけた長方形のマスク１０２Ａと、シリーズ１，２の両方から可変の角度を有するジグザグ形状のマスク１０２Ｂの斜視図である。図１５は、例示のマスク１０２Ａをその上に配置したＩｎＰウェハ１５０の斜視図である。図１６は、その上に例示のマスク１０２Ｂを配置したＩｎＰウェハ１５０の斜視図である。当業者であれば、図１３～図１６が縮尺通りでないことを認識するであろう。典型的には、ＩｎＰウェハ１５０は、メジャーフラット１５２から反対側（上側）まで、サイズ（直径）がセンチメートルのオーダーであり得る。マスク１０２は、長さが数百ミクロン、幅が数十ミクロンのオーダーの大きさであり、ジグザグの歯はミクロンのオーダーの大きさである。
【0043】
ＩｎＰウェハ１５０を有するマスク１０２の使用は、半導体ウェハ１５０上にエピタキシャル層を成長させる工程を介して製造される、ＳＡＥを有する半導体デバイスを形成するために利用される。一実施形態において、半導体デバイスは、１）半導体ウェハ１５０の表面上での結晶成長を阻害するマスク１０２によって覆われた第１領域、２）第１領域と相補的（近接）であり、マスク１０２によって覆われていない、半導体ウェハ１５０上での結晶成長を可能にする第２領域、及び３）第１領域を囲み、第１領域と第２領域との間の境界として機能するマスク１０２の周囲を含む。ここで、周囲の長さの大部分は、半導体ウェハ１５０上での低減された成長促進を提供する好ましい結晶方向に沿って実質的に整列している。
【0044】
また、半導体ウェハ１５０は、成長促進が望まれる部分と、成長促進が望まれない部分とを有することができ、本開示は、両方のニーズを満たすための自由度を提供する。例えば、スポットサイズ変換器には成長促進が望まれ、進行波電極には成長の最小化が望まれる。
【0045】
一実施形態において、マスク１０２Ａは、四辺形の形状、すなわち、４つの辺（または側面）と４つの頂点または角を有する多角形である。つまり、外周が四辺形になることもある。重要なのは、４つの辺のいずれかが、好ましい角度と一致することである。
【0046】
別の実施形態では、マスク１０２Ｂは、一連のジグザグパターンの形状をしており、すなわち、周囲は、好ましい角に沿った一連の小さな角を含んでいる。
【0047】
半導体ウェハ表面１５０は、ＩＩＩ族元素とＶ族元素の化合物で構成されている。一実施形態において、半導体ウェハ表面１５０は、（１００）方向の近くでカットされたＩｎＰである。好ましい結晶方向は、［０１１］方向に対しておよそ、３４、１２４、２１４、３０４、５６、１４６、２３６、３２６度の角度うちの１つ以上である。最後の４つの数字それぞれは、（３６０－最初の４つの数字のうちの１つ）であること、及びその逆にも留意すべきである。すなわち、３２６＝３６０－３４、２３６＝３６０－１２４などである。
【0048】
図１７は、半導体デバイス用の半導体ウェハ上にエピタキシャル層を成長させる工程１８０のフローチャートである。工程１８０は、平面内の配向を有する半導体ウェハを用いて、１つまたは複数のマスクを半導体ウェハに堆積する工程と、１つまたは複数のマスクを半導体ウェハに堆積する工程を含み、各マスクは半導体ウェハの一部を覆うように構成され、各マスクは、実質的に整列した側面のエッジにおいて促進されたまたは低減された成長促進を提供する配向に対して、好ましい結晶方向に沿って実質的に整列した複数の側面を有する周辺部を含む（ステップ１８４）。また、半導体ウェハの表面上で選択領域エピタキシ（ＳＡＥ）成長を実行する工程を含む（ステップ１８６）。
【0049】
周辺部は、四辺形の形状または一連のジグザグパターンを有する。半導体ウェハは、ＩＩＩ族元素とＶ族元素との化合物を含むことができる。半導体ウェハは、リン化インジウム（ＩｎＰ）であることができ、平面は（１００）方向に近いことができる。好ましい結晶方向は、半導体ウェハの［０１１］方向に対して、３４、１２４、２１４、３０４、５６、１４６、２３６、３２６度に近い角度を有する角度の１つ以上とできる。
【0050】
一実施形態において、マスクは、スポットサイズ変換器のためのものであり、好ましい結晶方向は、最大の成長促進を提供するように選択される。別の実施形態では、マスクは進行波電極のためのものであり、好ましい結晶方向は減少した成長促進を提供するように選択される。
【0051】
また、工程１８０によって、半導体デバイスを形成できる。
【0052】
別の実施形態では、半導体デバイスは、選択領域エピタキシ（ＳＡＥ）を介して半導体ウェハ上にエピタキシャル層を成長させる工程を介して製造されるため、第１領域の表面での結晶成長を抑制するマスクによって覆われた第１領域と、第１領域に近接し、マスクによって覆われていない、第２領域の表面上での結晶成長を可能にする第２領域と、第１領域と第２領域との間の境界として機能するマスクの周囲とを含む。周囲の複数の側面は、半導体ウェハの方向に対して好ましい結晶方向に沿って実質的に整列しており、実質的に整列した側面のエッジにおける成長促進を最小または最大にする。
【0053】
図１８は、好ましい角度がどのように決定されたかを示す、高解像度の視野（ＦＯＶ）内の円形マスクの写真である。注目すべきは、円形マスクは、［０１１］方向１６４に対するすべての可能な角度値（０～３６０度）を表していることである。この方法では、小さなアイランドを分離してデータを抽出することができた。アイランドの高さと体積を角度と関連付けることが可能であると判断された。このようにして、好ましい結晶方向は、ＩｎＰウェハ１５０の［０１１］方向に対する角度、およそ３４、１２４、２１４、３０４、５６、１４６、２３６、３２６度の１つ以上であると判断された。当業者であれば、この同じアプローチ、すなわち、異なる角度での成長特性を実験的に決定するために円形マスクを使用することが、好ましいマスク１０２の角度を決定するために、他の結晶軸を有する他のタイプのウェハ１００などに使用できることを認識するであろう。
【0054】
本開示は、本明細書において、好ましい実施形態及びその具体的な例を参照して図示及び説明されてきたが、他の実施形態及び例が同様の機能を実行し、及び／または同様の結果を達成し得ることは、当業者には容易に明らかだろう。そのような同等の実施形態及び実施例はすべて、本開示の精神及び範囲にあり、それによって企図され、以下の請求項の対象であることが意図される。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【手続補正書】
【提出日】2024-09-09
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
平面内に配向を有する半導体ウェハ（１５０）を用いて、前記半導体ウェハにマスク（１０２Ａ、１０２Ｂ）を堆積するステップであって、前記マスク（１０２Ａ、１０２Ｂ）は前記半導体ウェハの一部を覆うように構成され、前記マスク（１０２Ａ、１０２Ｂ）は、すべて互いに接続されて単一形状を形成する複数の側面を有する周辺部を含み、これにより、前記マスク（１０２Ａ、１０２Ｂ）の前記周辺部のほとんどは、配向に対して好ましい結晶方向に沿って実質的に整列し、前記実質的に整列した前記単一形状の側面のエッジでの成長促進を増強または低減するステップ（１８４）と、
前記半導体ウェハの表面上で選択領域エピタキシ（ＳＡＥ）成長を実行するステップ（１８６）と、を含む方法（１８０）。
前記半導体ウェハの表面上で選択領域エピタキシ（ＳＡＥ）成長を実行するステップ（１８６）と、を含む方法（１８０）。
【請求項2】
前記周辺部は四辺形の形状を有する、請求項１に記載の方法（１８０）。
【請求項3】
前記周辺部は一連のジグザグパターンの形状を有する、請求項１に記載の方法（１８０）。
【請求項4】
前記表面はＩＩＩ族元素とＶ族元素との化合物を有する、請求項１に記載の方法（１８０）。
【請求項5】
前記表面はリン化インジウム（ＩｎＰ）であり、前記平面は［１００］方向に近い、請求項４に記載の方法（１８０）。
【請求項6】
前記半導体ウェハの［０１１］方向に対する前記好ましい結晶方向は、およそ３４、１２４、２１４、３０４、５６、１４６、２３６、３２６度の角度のうちの１つ以上である、請求項５に記載の方法（１８０）。
【請求項7】
前記マスク（１０２Ａ、１０２Ｂ）はスポットサイズ変換器のためのものである、請求項１～６のいずれかに記載の方法（１８０）。
【請求項8】
前記好ましい結晶方向は、最大の成長促進を提供するように選択される、請求項７に記載の方法（１８０）。
【請求項9】
前記マスク（１０２Ａ、１０２Ｂ）は進行波電極のためのものであり、前記好ましい結晶方向は前記低減した成長促進を提供するように選択される、請求項１～６のいずれかに記載の方法（１８０）。
【請求項10】
前記好ましい結晶方向は前記低減した成長促進を提供するように選択される、請求項１～６のいずれかに記載の方法（１８０）。
【請求項11】
単一のマスクの位置に基づいて、前記増強または低減した成長促進を伴う前記単一のマスクを用いて実施される、請求項１～１０のいずれかに記載の方法（１８０）。
【請求項12】
請求項１～１１のいずれかに記載の方法（１８０）によって形成された半導体デバイス。
【請求項13】
第１領域の表面での結晶成長を抑制するマスク（１０２Ａ、１０２Ｂ）によって覆われた第１領域と、
前記第１領域に近接し、前記マスク（１０２Ａ、１０２Ｂ）によって覆われていない、第２領域の表面上での結晶成長を可能にする第２領域と、
前記第１領域と前記第２領域との間の境界として機能する前記マスク（１０２Ａ、１０２Ｂ）の周辺部と、備え、
複数の側面は、すべて互いに接続されて単一形状を形成し、前記周辺部に配置され、これにより、前記マスク（１０２Ａ、１０２Ｂ）の前記周辺部のほとんどは、半導体ウェハ（１５０）の配向に対して好ましい結晶方向に沿って実質的に整列し、前記実質的に整列した前記単一形状の側面のエッジでの成長促進を増強または低減する、
選択領域エピタキシ（ＳＡＥ）を介して半導体ウェハ（１５０）上にエピタキシャル層を成長させる工程を介して製造される半導体デバイス。
前記第１領域に近接し、前記マスク（１０２Ａ、１０２Ｂ）によって覆われていない、第２領域の表面上での結晶成長を可能にする第２領域と、
前記第１領域と前記第２領域との間の境界として機能する前記マスク（１０２Ａ、１０２Ｂ）の周辺部と、備え、
複数の側面は、すべて互いに接続されて単一形状を形成し、前記周辺部に配置され、これにより、前記マスク（１０２Ａ、１０２Ｂ）の前記周辺部のほとんどは、半導体ウェハ（１５０）の配向に対して好ましい結晶方向に沿って実質的に整列し、前記実質的に整列した前記単一形状の側面のエッジでの成長促進を増強または低減する、
選択領域エピタキシ（ＳＡＥ）を介して半導体ウェハ（１５０）上にエピタキシャル層を成長させる工程を介して製造される半導体デバイス。
【請求項14】
前記周辺部は四辺形の形状又は一連のジグザグパターンの形状を有する、請求項１３に記載の半導体デバイス。
【請求項15】
前記表面はリン化インジウム（ＩｎＰ）であり、前記平面は［１００］方向に近い、請求項１３又は１４に記載の半導体デバイス。
【外国語明細書】