(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024017067
(43)【公開日】2024-02-08
(54)【発明の名称】インバータ回路および制御回路
(51)【国際特許分類】
H02M 7/538 20070101AFI20240201BHJP
H02M 7/48 20070101ALI20240201BHJP
【ＦＩ】
H02M7/538 A
H02M7/48 E
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022119458
(22)【出願日】2022-07-27
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】100145861
【弁理士】
【氏名又は名称】木村 薫
(74)【代理人】
【識別番号】100172627
【弁理士】
【氏名又は名称】宮澤 亘
(72)【発明者】
【氏名】長坂 俊彦
(72)【発明者】
【氏名】齊藤 和彦
(72)【発明者】
【氏名】飯嶋 伸也
(72)【発明者】
【氏名】夏木 亮
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770DA01
5H770DA44
5H770DA46
5H770GA07
5H770JA11X
(57)【要約】 （修正有）
【課題】Ｈｉサイドスイッチング素子をオフさせる動作を少なくするインバータ回路および制御回路を提供する。
【解決手段】インバータ回路１は、インバータ部１０、第１電源２１、第２電源２２、第１コンデンサ４１および第２コンデンサ４２を備える。第１電源２１は、第１電圧Ｖ１を、インバータ部１０に供給する。第２電源２２は、第２電圧Ｖ２を、切り換えスイッチ５０に供給するとともに、切り換えスイッチ５０を介して第２コンデンサ４２に供給して第２コンデンサ４２の放電を行う。第１コンデンサ４１は、インバータ部１０に放電による電圧（Ｖ２－Ｖｆ９１）を供給すうｒ。第２コンデンサ４２は、第１コンデンサ４１に第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給し、切り換えスイッチ５０は、第２コンデンサ４２の充放電を切り換える。
【選択図】図１
【解決手段】インバータ回路１は、インバータ部１０、第１電源２１、第２電源２２、第１コンデンサ４１および第２コンデンサ４２を備える。第１電源２１は、第１電圧Ｖ１を、インバータ部１０に供給する。第２電源２２は、第２電圧Ｖ２を、切り換えスイッチ５０に供給するとともに、切り換えスイッチ５０を介して第２コンデンサ４２に供給して第２コンデンサ４２の放電を行う。第１コンデンサ４１は、インバータ部１０に放電による電圧（Ｖ２－Ｖｆ９１）を供給すうｒ。第２コンデンサ４２は、第１コンデンサ４１に第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給し、切り換えスイッチ５０は、第２コンデンサ４２の充放電を切り換える。
【選択図】図１
【特許請求の範囲】
【請求項1】
インバータ部、第１電源、第２電源、第１コンデンサ、第２コンデンサ、および切り換えスイッチを備え、
前記インバータ部は、Ｈｉサイドスイッチング素子とＬｏｗサイドスイッチング素子とを有し、
前記第１電源は、第１電圧を、前記インバータ部に供給し、
前記第２電源は、第２電圧を、前記切り換えスイッチに供給し、
前記第１コンデンサは、前記Ｈｉサイドスイッチング素子を駆動する駆動電圧を供給し、
前記第２コンデンサは、前記第１コンデンサに電圧を供給し、
前記切り換えスイッチは、オンオフを行うことにより前記第２コンデンサの充放電を切り換えることを特徴とするインバータ回路。
前記インバータ部は、Ｈｉサイドスイッチング素子とＬｏｗサイドスイッチング素子とを有し、
前記第１電源は、第１電圧を、前記インバータ部に供給し、
前記第２電源は、第２電圧を、前記切り換えスイッチに供給し、
前記第１コンデンサは、前記Ｈｉサイドスイッチング素子を駆動する駆動電圧を供給し、
前記第２コンデンサは、前記第１コンデンサに電圧を供給し、
前記切り換えスイッチは、オンオフを行うことにより前記第２コンデンサの充放電を切り換えることを特徴とするインバータ回路。
【請求項2】
前記第２コンデンサは、放電および充電を交互に繰り返し行いながら、前記放電により前記第１コンデンサに電圧を供給することを特徴とする請求項１に記載のインバータ回路。
【請求項3】
前記第２コンデンサの前記充電は、前記Ｈｉサイドスイッチング素子がオンの時間中に、前記第１電圧に基づいて行なわれることを特徴とする請求項２に記載のインバータ回路。
【請求項4】
前記第２コンデンサの前記放電は、前記切り換えスイッチがオンの時間中に、前記第２電圧に基づいて行われることを特徴とする請求項２に記載のインバータ回路。
【請求項5】
前記第２電圧は、前記第１電圧よりも相対的に低いことを特徴とする請求項１に記載のインバータ回路。
【請求項6】
前記切り換えスイッチは、前記第１電源とは直接接続されていないことを特徴とする請求項５に記載のインバータ回路。
【請求項7】
前記切り換えスイッチと前記第１電源とは、少なくとも前記第２コンデンサを介して接続することを特徴とする請求項６に記載のインバータ回路。
【請求項8】
請求項１乃至請求項５のいずれか一項に記載の前記切り換えスイッチを少なくとも備えたことを特徴とする制御回路。
【請求項9】
請求項６または請求項７に記載の前記切り換えスイッチを少なくとも備えたことを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インバータ回路および制御回路に関する。
【背景技術】
【0002】
ブートストラップ回路を備えたインバータ回路は、例えば特許文献１に開示された技術を参照することができる。特許文献１に開示されたインバータ回路は、補助直流電源を備えて補助直流電源から供給される電圧に基づいてブートコンデンサが充放電しＨｉサイドスイッチング素子を昇圧する構成となっている。同インバータ回路には、補助直流電源とＨｉサイドスイッチング素子およびＬｏｗサイドスイッチング素子との導通を切り換えるための切り換えスイッチが設けられている。切り換えスイッチは一の端子側が補助直流電源に接続されるとともに、他の端子側が高圧の電源側に接続されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】実開平５－４１３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、ブートストラップ回路を備えたインバータ回路により、低周波数のモータの駆動を行おうとすると、Ｈｉサイドスイッチング素子をオンにする時間が長くなり、ブートストラップコンデンサが過度に放電されて不具合が生じることがある。このため、一般的には、ブートストラップコンデンサの放電電圧の低下検出を行い、ブートストラップコンデンサを充電するために、Ｈｉハイサイドスイッチング素子をオフ、Ｌｏｗサイドスイッチング素子をオンにする制御を行う等一旦Ｈｉサイドスイッチング素子をオフさせる動作が必要になる。しかしながら、このようなＨｉサイドスイッチング素子をオフさせる動作を行うことによって、モータの駆動がスムーズにならず、挙動や異音の発生の問題が生じる。
【0005】
本発明はこのような事情に鑑みてなされたものであり、Ｈｉサイドスイッチング素子をオフさせる動作を少なくすることができるインバータ回路および制御回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するため、本発明に係るインバータ回路は、インバータ部、第１電源、第２電源、第１コンデンサ、第２コンデンサ、および切り換えスイッチを備え、インバータ部は、Ｈｉサイドスイッチング素子とＬｏｗサイドスイッチング素子とを有し、第１電源は、第１電圧を、インバータ部に供給し、第２電源は、第２電圧を、切り換えスイッチに供給し、第１コンデンサは、インバータ部を駆動する駆動電圧を供給し、第２コンデンサは、第１コンデンサに電圧を供給し、切り換えスイッチは、オンオフを行うことにより第２コンデンサの充放電を切り換えることを特徴とする。
【0007】
本発明によれば、インバータ部は、Ｈｉサイドスイッチング素子とＬｏｗサイドスイッチング素子とを有し、第１電源は、第１電圧を、インバータ部に供給し、第２電源は、第２電圧を、切り換えスイッチに供給し、第１コンデンサは、インバータ部を駆動する駆動電圧を供給し、第２コンデンサは、第１コンデンサに電圧を供給し、切り換えスイッチは、オンオフを行うことにより第２コンデンサの充放電を切り換えることにより、第２コンデンサが、第１コンデンサを継ぎ足すように充電することが可能となり、Ｈｉサイドスイッチング素子をオフさせる動作を少なくすることができる。
【0008】
第２コンデンサは、放電および充電を交互に繰り返し行いながら、放電により第１コンデンサに電圧を供給することにより、第１コンデンサが、インバータ部に放電による電圧を供給しているときに、第２コンデンサが、放電による電圧を確保しながら第１コンデンサを継ぎ足すように充電することができる。
【0009】
第２コンデンサの充電は、Ｈｉサイドスイッチング素子がオンの時間中に、第１電圧に基づいて行なわれることにより、第１電圧に基づいて充放電される第１コンデンサと充放電の連携が可能となる。
【0010】
第２コンデンサの放電は、切り換えスイッチがオンの時間中に、第２電圧に基づいて行われることにより、第1電源からの電圧の供給がなくとも第２コンデンサが、放電による電圧を確保しながら第１コンデンサに継ぎ足すように充電することができる。
【0011】
第２電圧は、第１電圧よりも相対的に低いことにより、第２コンデンサの充放電を切り換える切り換えスイッチに相対的に低い電圧を供給して、切り換えスイッチの高耐圧化を防止し、スイッチングノイズも低減することができる。
【0012】
すなわち、切り換えスイッチは、高周波で動作することが多くノイズが大きくなることがあるが、例えばＥＶ（電動自動車）モータ用等の高圧化が要求されるインバータ回路では、切り換えスイッチが高耐圧化するとともに、切り換えスイッチの周波数が更に高周波となり、スイッチングノイズも更に大きくなるという問題を従来から抱えていた。
切り換えスイッチは、第１電源とは直接接続されていないことにより、切り換えスイッチに相対的に低い電圧を供給でき、切り換えスイッチの高耐圧化を防止し、スイッチングノイズも低減することができる。
切り換えスイッチは、第１電源とは直接接続されていないことにより、切り換えスイッチに相対的に低い電圧を供給でき、切り換えスイッチの高耐圧化を防止し、スイッチングノイズも低減することができる。
【0013】
すなわち、切り換えスイッチと第１電源とは、少なくとも第２コンデンサを介して接続することにより、切り換えスイッチは、相対的に高い第１電源の第１電圧を第２コンデンサによる充電後に供給することができる等、切り換えスイッチに相対的に低い電圧を供給でき、切り換えスイッチの高耐圧化を防止し、スイッチングノイズも低減することができるとともに、第1コンデンサと第２コンデンサとの充放電連携が可能となる。
【0014】
上記目的を達成するため、本発明に係る制御回路は、上記の切り換えスイッチを少なくとも備えたことを特徴とする。
【発明の効果】
【0015】
本発明によれば、Ｈｉサイドスイッチング素子をオフさせる動作を少なくすることができる。
【図面の簡単な説明】
【0016】
【図1】本発明のインバータ回路の構成を示す回路図である。
【図2】同インバータ回路における切り換えスイッチの構成の詳細を示す回路図である。
【図3】同インバータ回路の動作を説明するためのタイミングチャートおよびコンデンサの電圧を示す図であり、（ａ）はＨｉサイドスイッチング素子の動作を説明するためのタイミングチャート、（ｂ）はＬｏｗサイドスイッチング素子の動作を説明するためのタイミングチャート、（ｃ）は切り換えスイッチの動作を説明するためのタイミングチャート、（ｄ）はＣＬＫの動作を説明するためのタイミングチャート、（ｅ）は第１コンデンサの両端電圧を示す図、（ｆ）は第２コンデンサの両端電圧を示す図、（ｇ）は第２コンデンサの上端電圧を示す図である。
【図4】同インバータ回路においてＨｉサイドスイッチング素子がオン、Ｌｏｗサイドスイッチング素子がオフ、切り換えスイッチがオフの状態を示す回路図である。
【図6】同インバータ回路においてＨｉサイドスイッチング素子がオン、Ｌｏｗサイドスイッチング素子がオフ、切り換えスイッチがオンの状態を示す回路図である。
【図8】同インバータ回路においてＨｉサイドスイッチング素子がオフ、Ｌｏｗサイドスイッチング素子がオン、切り換えスイッチがオンの状態を示す回路図である。
【図9】本発明の変形例を示す図である。
【発明を実施するための形態】
【0017】
本発明の実施形態を図面を参照して詳細に説明する。図１は、本発明のインバータ回路の構成を示す回路図、図２は、同インバータ回路における切り換えスイッチの構成の詳細を示す回路図、図３は、同インバータ回路の動作を説明するためのタイミングチャートおよびコンデンサの電圧を示す図、図４は、同インバータ回路においてＨｉサイドスイッチング素子がオン、Ｌｏｗサイドスイッチング素子がオフ、切り換えスイッチがオフの状態を示す回路図、図５は、図４における切り換えスイッチの状態の詳細を示す回路図、図６は、同インバータ回路においてＨｉサイドスイッチング素がオン、Ｌｏｗサイドスイッチング素子がオフ、切り換えスイッチがオンの状態を示す回路図、図７は、図６における切り換えスイッチの状態の詳細を示す回路図、図８は、同インバータ回路においてＨｉサイドスイッチング素がオフ、Ｌｏｗサイドスイッチング素子がオン、切り換えスイッチがオンの状態を示す回路図である。
【0018】
図１を参照して本発明のインバータ回路１の構成の概要を説明すると、インバータ回路１は、インバータ部１０、第１電源２１、第２電源２２、第１コンデンサ４１、第２コンデンサ４２、および切り換えスイッチ５０を備え、第１電源２１は、第１電圧Ｖ１を、インバータ部１０に供給し、第２電源２２は、第２電圧Ｖ２を、切り換えスイッチ５０に供給するとともに、切り換えスイッチ５０を介して第２電圧Ｖ２を第２コンデンサ４２に供給して第２コンデンサ４２の放電を行い、第１コンデンサ４１は、インバータ部１０を駆動する駆動電圧として放電による電圧（Ｖ２－Ｖｆ９１）を供給し、第２コンデンサ４２は、第１コンデンサ４１に第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給し、第１コンデンサ４１は、第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）により、充電しながら放電し、切り換えスイッチ５０は、オンオフを行うことにより第２コンデンサ４２の充放電を切り換え、第２電源２２からの第２電圧Ｖ２は、第１電源２１からの第１電圧Ｖ１よりも相対的に低い電圧とする構成となっている。本実施形態においては、インバータ部１０、第２電源２２、および第１コンデンサ４１によりブートストラップ回路を構成し、第１電源２１、第２コンデンサ４２、および切り換えスイッチ５０によりチャージポンプを構成している。
【0019】
インバータ部１０は、Ｈｉサイドスイッチング素子１１とＬｏｗサイドスイッチング素子１２とを有している。インバータ部１０は、駆動回路３０を有しており、駆動回路３０は、Ｈｉサイドスイッチング素子１１を駆動するＨｉサイド駆動回路３１とＬｏｗサイドスイッチング素子１２を駆動するＬｏｗサイド駆動回路３２を有している。Ｈｉサイド駆動回路３１およびＬｏｗサイド駆動回路３２は、Ｈｉサイドスイッチング素子１１およびＬｏｗサイドスイッチング素子１２をオンするための駆動電圧を出力することができる。
【0020】
インバータ回路１は、パルス発生器７０を有しており、パルス発生器７０は、Ｈｉサイド駆動回路３１、Ｌｏｗサイド駆動回路３２、および切り換えスイッチ５０にパルス状の制御信号７０Ａ，７０Ｂ，７０Ｃを出力することができる（パルス発生器７０は、例えばマイコンで構成することができ、０Ｖ－５Ｖのパルス状の制御信号７０Ａ，７０Ｂ，７０Ｃを出力することができる）。また、インバータ回路１は、インバータ部１０から出力される電流をインダンクタンス８０を介して負荷６０に供給する構成となっている。
【0021】
インバータ回路１は、Ｈｉサイドスイッチング素子１１、Ｌｏｗサイドスイッチング素子１２、第１電源２１、第２電源２２、Ｈｉサイド駆動回路３１、Ｌｏｗサイド駆動回路３２、第１コンデンサ４１、第２コンデンサ４２、切り換えスイッチ５０、パルス発生器７０、およびインダクタンス８０を接続ラインＬ１乃至Ｌ２１により電気的に接続して構成されている。インバータ回路１は、制御回路１Ａを有しており、制御回路１Ａは、Ｈｉサイド駆動回路３１、Ｌｏｗサイド駆動回路３２、切り換えスイッチ５０、パルス発生器７０、レベルシフト回路７１、フリップフロップ７２、および電圧検出器７３を備えている。
【0022】
すなわち、接続ラインＬ１は、第１電源２１と、Ｈｉサイドスイッチング素子１１と、を接続している。Ｈｉサイドスイッチング素子１１は、Ｎチャネル型ＭＯＳＦＥＴで構成されれており、接続ラインＬ１は、第１電源２１と、Ｈｉサイドスイッチング素子１１のドレイン電極１１ｄと、を接続している。
【0023】
接続ラインＬ２は、Ｈｉサイドスイッチング素子１１と、Ｌｏｗサイドスイッチング素子１２と、を直列接続している。Ｌｏｗサイドスイッチング素子１２は、Ｎチャネル型ＭＯＳＦＥＴで構成されており、接続ラインＬ２は、Ｈｉサイドスイッチング素子１１のソース電極１１ｓと、Ｌｏｗサイドスイッチング素子１２のドレイン電極１２ｄと、を接続している。
【0024】
接続ラインＬ３は、Ｌｏｗサイドスイッチング素子１２のソース電極１２ｓと、グランドＧ１と、を接続している。
【0025】
接続ラインＬ４は、接続ラインＬ２におけるＨｉサイドスイッチング素子１１のソース電極１１ｓとＬｏｗサイドスイッチング素子１２のドレイン電極１２ｄとの中間点Ｌ２Ａと、インダクタンス８０と、を接続している。
【0026】
接続ラインＬ５は、接続ラインＬ４における中間点Ｌ４Ａつまり接続ラインＬ２における中間点Ｌ２Ａとインダクタンス８０との中間点Ｌ４Ａと、第１コンデンサ４１の一端４１ａと、を接続している。
【0027】
接続ラインＬ６は、第１コンデンサ４１の他端４１ｂと、第２電源２２と、を接続している。接続ラインＬ６には、第１ダイオード９１が設けられており、第１ダイオード９１は、接続ラインＬ１，Ｌ２（Ｈｉサイドスイッチング素子１１から中間点Ｌ２Ａに至る接続ラインＬ２），Ｌ４（中間点Ｌ２Ａから中間点Ｌ４Ａに至る接続ラインＬ４），Ｌ５、第１コンデンサ４１を介して第１電源２１の第１電圧Ｖ１に基づく電流が第２電源２２に逆流することを阻止することができる（第１ダイオード９１の電圧降下をＶｆ９１とする）。
【0028】
接続ラインＬ７は、接続ラインＬ６における第１コンデンサ４１の他端４１ｂと第２電源２２との中間点Ｌ６Ａと、Ｈｉサイド駆動回路３１と、を接続している。
【0029】
接続ラインＬ８は、Ｈｉサイド駆動回路３１と、Ｈｉサイドスイッチング素子１１のゲート電極１１ｇと、を接続している。
【0030】
接続ラインＬ９は、Ｈｉサイド駆動回路３１と、接続ラインＬ２における中間点Ｌ２Ａと、を接続している。
【0031】
接続ラインＬ１０は、第２電源２２と、Ｌｏｗサイド駆動回路３２と、を接続している。
【0032】
接続ラインＬ１１は、Ｌｏｗサイド駆動回路３２と、Ｌｏｗサイドスイッチング素子１２のゲート電極１２ｇと、を接続している。
【0033】
接続ラインＬ１２は、Ｌｏｗサイド駆動回路３２と、接続ラインＬ３におけるＬｏｗサイドスイッチング素子１２のソース電極１２ｓとグランドＧ１との中間点Ｌ３Ａと、を接続している。
【0034】
接続ラインＬ１３は、接続ラインＬ６における第２電源２２と中間点Ｌ６Ａとの中間点Ｌ６Ｂと、切り換えスイッチ５０と、を接続している。切り換えスイッチ５０は、図２に示すように、ハーフブリッジのインバータ回路（ＣＭＯＳ）で構成されており、Ｈｉサイドスイッチング素子としてのＰチャネル型ＭＯＳＦＥＴ５１とＬｏｗサイドスイッチング素子としてのＮチャネル型ＭＯＳＦＥＴ５２が直列接続されている。つまり、切り換えスイッチ５０は、入力側がＨｉのときは出力側がＬｏｗとなり、入力側がＬｏｗのときは出力側がＨｉとなる。接続ラインＬ１３は、中間点Ｌ６Ｂと、切り換えスイッチ５０におけるＰチャネルＭＯＳＦＥＴ５１のソース電極５１ｓと、を接続している。
【0035】
接続ラインＬ１４は、切り換えスイッチ５０においてＰチャネル型ＭＯＳＦＥＴ５１のドレイン電極５１ｄと、Ｎチャネル型ＭＯＳＦＥＴ５２のドレイン電極５２ｄと、を直列接続している。
【0036】
接続ラインＬ１５は、切り換えスイッチ５０においてＮチャネル型ＭＯＳＦＥＴ５２のソース電極５２ｓと、グランドＧ２と、を接続している。
【0037】
接続ライン１６は、接続ラインＬ１４におけるＰチャネル型ＭＯＳＦＥＴ５１のドレイン電極５１ｄとＮチャネル型ＭＯＳＦＥＴ５２のドレイン電極５２ｄの中間点Ｌ１４Ａと、第２コンデンサ４２の一端４２ａと、を接続している。
【0038】
接続ラインＬ１７は、第２コンデンサ４２の他端４２ｂと、接続ラインＬ６における中間点Ｌ６Ａと中間点Ｌ６Ｂとの中間点Ｌ６Ｃと、を接続している。接続ラインＬ１７には、第２ダイオード９２（第２ダイオード９２の電圧降下をＶｆ９２とする）が設けられており、第２ダイオード９２は、第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づく電流が第１コンデンサ４１に流れるように、第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づく電流を整流する機能を有している（第２ダイオード９２は、第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）に基づく電流が第２コンデンサ４２に逆流することも阻止することができる）。
【0039】
接続ラインＬ１８は、接続ラインＬ１７における第２コンデンサ４２の他端４２ｂと中間点Ｌ６Ｃとの中間点Ｌ１７Ａと、接続ラインＬ４における中間点Ｌ４Ａとインダクタンス８０との中間点Ｌ４Ｂと、を接続している。接続ラインＬ１８には、第３ダイオード９３（第３ダイオード９３の電圧降下をＶｆ９３とする）が設けられており、第３ダイオード９３は、第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づく電流が接続ラインＬ４に逆流することを阻止することができる。
【0040】
接続ラインＬ１９は、レベルシフト回路７１、フリップフロップ７２、電圧検出器７３を介してパルス発生器７０と、Ｈｉサイド駆動回路３１と、を接続している。
【0041】
接続ラインＬ２０は、パルス発生器７０と、Ｌｏｗサイド駆動回路３２と、を接続している。
【0042】
接続ラインＬ２１は、パルス発生器７０と、切り換えスイッチ５０と、を接続している。より詳しくは、接続ラインＬ２１は、パルス発生器７０と、切り換えスイッチ５０におけるＰチャネル型ＭＯＳＦＥＴ５１のゲート電極５１ｇおよびＮチャネル型ＭＯＳＦＥＴ５２のゲート電圧５２ｇと、を接続している。
【0043】
このように構成された本発明のインバータ回路１は、図３乃至図８に示すように動作させることができる。図４乃至図８においては、電流の流れを点線の矢印で示しており、図４は、図３の時間Ｔ２に対応する回路図、図６は、図３の時間Ｔ１に対応する回路図、図８は、図３の時間Ｔ３に対応する回路図となっている。
【0044】
図３（ａ），（ｂ），（ｃ）に示すように、まず始めに、パルス発生器７０が、パルス状の制御信号７０Ａ，７０Ｂ，７０Ｃを生成する。
【0045】
すなわち、図４に示すように、制御信号７０Ａは、接続ラインＬ１９を介してＨｉサイド駆動回路３１に出力され、制御信号７０Ｂは、接続ラインＬ２０を介してＬｏｗサイド駆動回路３２に出力され、制御信号７０Ｃは、接続ラインＬ２１を介して切り換えスイッチ５０に出力される。
【0046】
つまり、Ｈｉサイド駆動回路３１が、接続ラインＬ１９を介して制御信号７０Ａを入力する。更に、Ｈｉサイド駆動回路３１が、接続ラインＬ６（第１コンデンサ４１の他端４１ｂから中間点Ｌ６Ａに至る接続ラインＬ６），Ｌ７を介して第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）を駆動電圧として入力する。これにより、Ｈｉサイド駆動回路３１から接続ラインＬ８を介してＨｉサイドスイッチング素子１１のゲート電極１１ｇにゲート電圧（Ｖ１＋Ｖ２―Ｖｆ９１）が出力される。
【0047】
このゲート電圧（Ｖ１＋Ｖ２―Ｖｆ９１）の出力により、Ｈｉサイドスイッチング素子１１がオンとなり、ソース電極１１ｓとドレイン電極１１ｄとの間に第１電源２１の第１電圧Ｖ１に基づく電流が流れる。
【0048】
Ｈｉサイド駆動回路３１が、制御信号７０Ａを入力しているときは、Ｌｏｗサイドスイッチング素子３２はオフとなっている。これにより、ソース電極１１ｓとドレイン電極１１ｄとの間に流れる電流を、接続ラインＬ２（Ｈｉサイドスイッチング素子１１のソース電極１１ｓから中間点Ｌ２Ａに至る接続ラインＬ２）、接続ラインＬ４、およびインダクタンス８０を介して負荷６０に供給することができる。
【0049】
また、Ｈｉサイド駆動回路３１が、制御信号７０Ａを入力しているときは、制御信号７０Ｃが、接続ラインＬ２１を介して切り換えスイッチ５０に間欠的に出力され、切り換えスイッチ５０はオンオフを交互に繰り返し行う。
【0050】
これにより、第２コンデンサ４２は、第１コンデンサ４１が、インバータ部１０に駆動電圧として放電による電圧（Ｖ２－Ｖｆ９１）を供給しているときに放電および充電を交互に繰り返し行いながら、放電により第１コンデンサ４１に第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給することができる。
【0051】
より詳しくは、第１コンデンサ４１が、インバータ部１０のＨｉサイド駆動回路１１に駆動電圧として放電による電圧（Ｖ２－Ｖｆ９１）を供給しＨｉサイドスイッチング素子１１をオンさせているときであって、切り換えスイッチ５０が、制御信号７０Ｃを入力していないとき（切り換えスイッチの入力側がＬｏｗのとき）は、図３のｔ２の状態であり、図５に示すように、切り換えスイッチ５０のＰチャネル型ＭＯＳＦＥＴ５１がオン、Ｎチャネル型ＭＯＳＦＥＴ５２がオフとなり、切り換えスイッチ５０の出力側がＨｉとなる。これにより、図４に示すように、第２電源２２、接続ラインＬ６（第２電源２２から中間点Ｌ６Ｂの至る接続ラインＬ６）、接続ラインＬ１３、切り換えスイッチ５０、接続ラインＬ１６、第２コンデンサ４２、接続ラインＬ１７、接続ラインＬ６（中間点Ｌ６Ｃから第１コンデンサ４１の他端４１ｂに至る接続ラインＬ６）に至る電路が形成され、図３（ｄ），（ｅ），（ｆ），（ｇ）に示すように、第２コンデンサ４２の放電は、Ｈｉサイドスイッチング素子１１がオンの時間中かつ切り換えスイッチ５０がオンの時間中に、第２電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づいて行われ、第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）が第１コンデンサ４１に供給される（この状態では、第３ダイオード９３が作用して第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づく電流の接続ラインＬ４への逆流は阻止されている）。これにより、第１コンデンサ４１は、充電しながら放電することができる（切り換えスイッチ５０がオンとは、切り換えスイッチ５０の入力側がＬｏｗ、出力側がＨｉの状態）。
【0052】
一方、第１コンデンサ４１が、インバータ部１０のＨｉサイド駆動回路１１に駆動電圧として放電による電圧（Ｖ２－Ｖｆ９１）を供給しＨｉサイドスイッチング素子１１をオンさせているときであって、切り換えスイッチ５０が、制御信号７０Ｃを入力しているとき（切り換えスイッチの入力側がＨｉのとき）は、図３のｔ１の状態であり、図６および図７に示す状態となる。
【0053】
すなわち、図７に示すように、切り換えスイッチ５０のＰチャネル型ＭＯＳＦＥＴ５１がオフ、Ｎチャネル型ＭＯＳＦＥＴ５２がオンとなり、切り換えスイッチ５０の出力側がＬｏｗとなる。これにより、図６に示すように、第１電源２１、接続ラインＬ１、Ｈｉサイドスイッチング素子１１、接続ラインＬ２（Ｈｉサイドスイッチング素子１１から中間点Ｌ２Ａに至る接続ラインＬ２）、接続ラインＬ４、接続ラインＬ１８、接続ラインＬ１７（中間点Ｌ１７Ａから第２コンデンサ４２に至る接続ラインＬ１７）、第２コンデンサ４２、接続ラインＬ１６、切り換えスイッチ５０、接続ラインＬ１５、グランドＧ２に至る電路が形成され、図３（ｄ），（ｅ），（ｆ），（ｇ）に示すように、第２コンデンサ４２の充電が行われる。つまり、この第２コンデンサ４２の充電は、Ｈｉサイドスイッチング素子１１がオンの時間中かつ切り換えスイッチ５０がオフの時間中に、第１電源２１からの第１電圧Ｖ１に基づいて行なわれる構成となっている（切り換えスイッチ５０がオフとは、切り換えスイッチ５０の入力側がＨｉ、出力側がＬｏｗの状態）。切り換えスイッチ５０は、第１電源２１とは直接接続されていない。より詳しくは、切り換えスイッチ５０と第１電源２１とは、第２コンデンサ４２を介して第１電源２１と接続し、第１電源２１からの第１電圧Ｖ１に基づく第２コンデンサ４２による充電後の電圧を切り換えスイッチ５０に供給する構成となっている。
【0054】
なお、パルス発生器７０からの制御信号７０ＡのＨｉサイド駆動回路３１の入力は、レベルシフト回路７１、フリップフロップ７２、電圧検出器７３を介して行われる。すなわち、電圧検出器７３により第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）が所定値以上であることが検出されたときは、放電による電圧４１ＶがＨｉサイドスイッチング素子１１のゲート電極１１ｇのチャージをするに十分であり、パルス発生器７０からの制御信号７０Ａは、フリップフロップ７２によりセットされてＨｉサイド駆動回路３１に送られる。一方、電圧検出器７３により第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）が所定値以下であることが検出されたときは、放電による電圧（Ｖ２－Ｖｆ９１）がＨｉサイドスイッチング素子１１のゲート電極１１ｇのチャージをするに不十分であり、パルス発生器７０からの制御信号７０Ａは、フリップフロップ７２によりリセットされてＨｉサイド駆動回路３１には未送信となる。
【0055】
また、Ｌｏｗサイド駆動回路３２が、接続ラインＬ２０を介して制御信号７０Ｂを入力する。更に、Ｌｏｗサイド駆動回路３２が、接続ラインＬ１０を介して第２電源２２の第２電圧Ｖ２を入力する。これにより、Ｌｏｗサイド駆動回路３２から接続ラインＬ１１を介してＬｏｗサイドスイッチング素子１２のゲート電極１２ｇにゲート電圧（Ｖ２）が出力される。このゲート電圧（Ｖ２）の出力により、Ｌｏｗサイドスイッチング素子１２がオンとなり、ドレイン電極１２ｄとソース電極１２ｓとが導通可能な状態となる。
【0056】
Ｌｏｗサイド駆動回路３２が、制御信号７０Ｂを入力しているときは、Ｈｉサイドスイッチング素子３１はオフとなっている（図３のｔ３の状態）。これにより、図８に示すように、第２電源２２、接続ラインＬ６、第１コンデンサ４１、接続ラインＬ５、接続ラインＬ４（中間点Ｌ４Ａから中間点Ｌ２Ａに至る接続ラインＬ４）、接続ラインＬ２（中間点Ｌ２ＡからＬｏｗサイドスイッチング素子１２に至る接続ラインＬ２）、接続ラインＬ３、グランドＧ１に至る電路が形成され、図３（ｅ）に示すように、第１コンデンサ４１の充電が行われる。
【0057】
なお、Ｌｏｗサイド駆動回路３２が、制御信号７０Ｂを入力しているときは、切り換えスイッチ５０は、継続して制御信号７０Ｃを入力して入力側がＨｉ、出力側がＬｏｗの状態となっており、Ｐチャネル型ＭＯＳＦＥＴ５１がオフ、Ｎチャネル型ＭＯＳＦＥＴがオンとなっている。この状態では、Ｈｉサイドスイッチング素子１１がオフのため、第２コンデンサ４２の充電は行われない（第３ダイオードが作用して第２コンデンサ４２の放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）に基づく電流の接続ラインＬ４への逆流も阻止される）。
【0058】
以上説明したように、本発明のインバータ回路１によれば、第１電源２１は、第１電圧Ｖ１を、インバータ部１０に供給し、第２電源２２は、第２電圧Ｖ２を、切り換えスイッチ５０に供給し、第１コンデンサ４１は、インバータ部１０を駆動する駆動電圧を供給し、第２コンデンサ４２は、第１コンデンサ４１に電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給し、切り換えスイッチ５０は、オンオフを行うことにより第２コンデンサ４２の充放電を切り換えることにより、第２コンデンサ４２が、第１コンデンサ４１を継ぎ足すように充電することが可能となり、Ｈｉサイドスイッチング素子１１をオフさせる動作を少なくすることができる。
【0059】
また、第２コンデンサ４２は、放電および充電を交互に繰り返し行いながら、放電により第１コンデンサ４１に電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を供給することにより、第１コンデンサ４１が、インバータ部１０に放電による電圧（Ｖ２－Ｖｆ９１）を供給しているときに、第２コンデンサ４２が、放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を確保しながら第１コンデンサ４１に継ぎ足すように充電することができる。
【0060】
更に、第２コンデンサ４２の充電は、Ｈｉサイドスイッチング素子１１がオンの時間中に、第１電圧Ｖ１に基づいて行なわれることにより、第１電圧Ｖ１に基づいて充放電される第１コンデンサ４１と充放電の連携が可能となる。
【0061】
更にまた、第２コンデンサ４２の放電は、切り換えスイッチ５０がオンの時間中に、第２電圧Ｖ２に基づいて行われることにより、第1電源２１からの電圧Ｖ１の供給がなくとも第２コンデンサ４２が、放電による電圧（Ｖ１－Ｖｆ９３＋Ｖ２）を確保しながら第１コンデンサ４１に継ぎ足すように充電することができる。この継ぎ足し充電の能力は、切り換えスイッチ５０のスイッチング速度（スイッチング周波数）等の性能・能力を変えることで調整することができる。
また更に、第２電圧Ｖ２は、第１電圧Ｖ１よりも相対的に低いことにより、第２コンデンサ４２の充放電を切り換える切り換えスイッチ５０に相対的に低い電圧を供給して、切り換えスイッチ５０の高耐圧化を防止し、スイッチングノイズも低減することができる。
すなわち、切り換えスイッチ５０は、高周波で動作することが多くノイズが大きくなることがあるが、例えばＥＶ（電動自動車）モータ用等の高圧化が要求されるインバータ回路１では、切り換えスイッチ５０が高耐圧化するとともに、切り換えスイッチ５０の周波数が更に高周波となり、スイッチングノイズも更に大きくなるという問題を従来から抱えていた。
また更に、第２電圧Ｖ２は、第１電圧Ｖ１よりも相対的に低いことにより、第２コンデンサ４２の充放電を切り換える切り換えスイッチ５０に相対的に低い電圧を供給して、切り換えスイッチ５０の高耐圧化を防止し、スイッチングノイズも低減することができる。
すなわち、切り換えスイッチ５０は、高周波で動作することが多くノイズが大きくなることがあるが、例えばＥＶ（電動自動車）モータ用等の高圧化が要求されるインバータ回路１では、切り換えスイッチ５０が高耐圧化するとともに、切り換えスイッチ５０の周波数が更に高周波となり、スイッチングノイズも更に大きくなるという問題を従来から抱えていた。
【0062】
また、切り換えスイッチ５０は、第１電源２１とは直接接続されていないことにより、切り換えスイッチ５０に相対的に低い電圧を供給でき、切り換えスイッチ５０の高耐圧化を防止し、スイッチングノイズも低減することができる。
【0063】
すなわち、切り換えスイッチ５０と第１電源２１とは、少なくとも第２コンデンサ４２を介して接続することにより、切り換えスイッチ５０は、相対的に高い第１電源２１の第１電圧Ｖ１を第２コンデンサ４２による充電後に供給することができる等、切り換えスイッチ５０に相対的に低い電圧を供給でき、切り換えスイッチ５０の高耐圧化を防止し、スイッチングノイズも低減することができるとともに、第1コンデンサ４１と第２コンデンサ４２との充放電連携が可能となる（切り換えスイッチ５０と第１電源２１とは、第２コンデンサ４２、第３ダイオード９３、Ｈｉサイドスイッチ１１を介して接続しているが、少なくとも第２コンデンサ４２を介することとすれば、上記の効果を奏することができる）。
【0064】
なお、本発明は上述した実施形態に限定されることなく発明の要旨を変更しない範囲において種々の変形実施、応用実施が可能であることは勿論である。
【0065】
例えば、上述した実施形態にあっては、インバータ部１０は、Ｈｉサイドスイッチング素子１１およびＬｏｗサイドスイッチング素子１２を備え、第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）をＨｉサイドスイッチング素子１１のＨｉサイド駆動回路３１に供給することとしているが、例えば、インバータ部１０を他のスイッチング素子により構成し、第１コンデンサ４１の放電による電圧（Ｖ２－Ｖｆ９１）をインバータ部１０に供給することとしてもよい。すなわち、第１コンデンサ４１は、単にインバータ部１０に駆動電圧として放電による電圧（Ｖ２－Ｖｆ９１）を供給する構成であれば、インバータ部１０に関する各種の変形例、応用例を含むことができる。
【0066】
また、切り換えスイッチ５０は、Ｐチャネル型ＭＯＳＦＥＴ５１およびＮチャネル型ＭＯＳＦＥＴ５２を有するハーフブリッジのインバータ回路とすることとしているがこのような構成に限定されず、オンオフを行うことにより第２コンデンサ４２の充放電を切り換えるものであれば各種のスイッチを含むことができる。
【0067】
更に、図９に示すように、中間点Ｌ１７Ａと第２コンデンサ４２との間に抵抗９５を設けることとしてもよい。これにより、第２コンデンサ４１の電流値を調整することできる。
【0068】
また更に、上述した実施形態においては、制御回路１Ａは、Ｈｉサイド駆動回路３１、Ｌｏｗサイド駆動回路３２、切り換えスイッチ５０、パルス発生器７０、レベルシフト回路７１、フリップフロップ７２、および電圧検出器７３を備えることとしているが、切り換えスイッチ５０のみを備えることとして、Ｈｉサイド駆動回路３１、Ｌｏｗサイド駆動回路３２、パルス発生器７０、レベルシフト回路７１、フリップフロップ７２、および電圧検出器７３をインバータ回路１の本体側に設けることとしてもよい。すなわち、制御回路１Ａは、切り換えスイッチ５０を少なくとも備えることとすれば所要の効果を奏することができる。
また、上述した実施形態にあっては、第２電源２２の第２電圧Ｖ２は、第１電源２１の第１電圧Ｖ１よりも相対的に低いこととしているが、第１電源２１の第１電圧Ｖ１が、第２電源２２の第２電圧Ｖ２よりも相対的に低いこととしても本発明の趣旨を逸脱しない。
また、上述した実施形態にあっては、第２電源２２の第２電圧Ｖ２は、第１電源２１の第１電圧Ｖ１よりも相対的に低いこととしているが、第１電源２１の第１電圧Ｖ１が、第２電源２２の第２電圧Ｖ２よりも相対的に低いこととしても本発明の趣旨を逸脱しない。
【符号の説明】
【0069】
Ｇ１，Ｇ２：グランド
Ｌ１乃至Ｌ２１：接続ライン
Ｌ２Ａ，Ｌ３Ａ，Ｌ４Ａ，Ｌ４Ｂ，Ｌ６Ａ，Ｌ６Ｂ，Ｌ６Ｃ，Ｌ１４Ａ，Ｌ１７Ａ：中間点
Ｔ１，Ｔ２，Ｔ３：時間
ｔ１～ｔ１９：時刻
Ｖ１：第１電源の電圧
Ｖ２：第２電源の電圧
Ｖｆ９１：第１ダイオードの電圧降下
Ｖｆ９２：第２ダイオードの電圧降下
Ｖｆ９３：第３ダイオードの電圧降下
１：インバータ回路
１Ａ：制御回路
１０：インバータ部
１１：Ｈｉサイドスイッチング素子
１１ｇ：ゲート電極
１１ｓ：ソース電極
１１ｄ：ドレイン電極
１２：Ｌｏｗサイドスイッチング素子
１２ｇ：ゲート電極
１２ｓ：ソース電極
１２ｄ：ドレイン電極
２１：第１電源
２２：第２電源
３０：駆動回路
３１：：Ｈｉサイド駆動回路
３２：Ｌｏｗサイド駆動回路
４１：第１コンデンサ
４１ａ：一端
４１ｂ：他端
４２：第２コンデンサ
４２ａ：一端
４２ｂ：他端
５０：切り換えスイッチ
５１：Ｐチャネル型ＭＯＳＦＥＴ
５１ｇ：ゲート電極
５１ｓ：ソース電極
５１ｄ：ドレイン電極
５２：Ｎチャネル型ＭＯＳＦＥＴ
５２ｇ：ゲート電極
５２ｄ：ドレイン電極
５２ｓ：ソース電極
６０：負荷
７０：パルス発生器
７０Ａ，７０Ｂ，７０Ｃ：制御信号
７１：レベルシフト回路
７２：フリップフロップ
７３：電圧検出器
８０：インダクタンス
９１：第１ダイオード
９２：第２ダイオード
９３：第３ダイオード
９５：抵抗
Ｌ１乃至Ｌ２１：接続ライン
Ｌ２Ａ，Ｌ３Ａ，Ｌ４Ａ，Ｌ４Ｂ，Ｌ６Ａ，Ｌ６Ｂ，Ｌ６Ｃ，Ｌ１４Ａ，Ｌ１７Ａ：中間点
Ｔ１，Ｔ２，Ｔ３：時間
ｔ１～ｔ１９：時刻
Ｖ１：第１電源の電圧
Ｖ２：第２電源の電圧
Ｖｆ９１：第１ダイオードの電圧降下
Ｖｆ９２：第２ダイオードの電圧降下
Ｖｆ９３：第３ダイオードの電圧降下
１：インバータ回路
１Ａ：制御回路
１０：インバータ部
１１：Ｈｉサイドスイッチング素子
１１ｇ：ゲート電極
１１ｓ：ソース電極
１１ｄ：ドレイン電極
１２：Ｌｏｗサイドスイッチング素子
１２ｇ：ゲート電極
１２ｓ：ソース電極
１２ｄ：ドレイン電極
２１：第１電源
２２：第２電源
３０：駆動回路
３１：：Ｈｉサイド駆動回路
３２：Ｌｏｗサイド駆動回路
４１：第１コンデンサ
４１ａ：一端
４１ｂ：他端
４２：第２コンデンサ
４２ａ：一端
４２ｂ：他端
５０：切り換えスイッチ
５１：Ｐチャネル型ＭＯＳＦＥＴ
５１ｇ：ゲート電極
５１ｓ：ソース電極
５１ｄ：ドレイン電極
５２：Ｎチャネル型ＭＯＳＦＥＴ
５２ｇ：ゲート電極
５２ｄ：ドレイン電極
５２ｓ：ソース電極
６０：負荷
７０：パルス発生器
７０Ａ，７０Ｂ，７０Ｃ：制御信号
７１：レベルシフト回路
７２：フリップフロップ
７３：電圧検出器
８０：インダクタンス
９１：第１ダイオード
９２：第２ダイオード
９３：第３ダイオード
９５：抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
