特開 2024-171146 エラー訂正装置及びエラー訂正方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024171146

(43)【公開日】2024-12-11

(54)【発明の名称】エラー訂正装置及びエラー訂正方法

(51)【国際特許分類】

   H03M 13/45 20060101AFI20241204BHJP

   H04L 1/00 20060101ALI20241204BHJP

【ＦＩ】

H03M13/45

H04L1/00 E

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023088063

(22)【出願日】2023-05-29

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】杉山 純一

【テーマコード（参考）】

5J065

5K014

【Ｆターム（参考）】

5J065AD03

5J065AE02

5J065AH13

5J065AH15

5J065AH21

5K014FA11

5K014HA05

(57)【要約】

【課題】消費電力を低減するエラー訂正装置及びエラー訂正方法を提供することを目的とする。
【解決手段】エラー訂正装置は、軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路と、フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、さらに、過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出する第１算出回路と、前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する第２算出回路と、を含む。
【選択図】図７

【特許請求の範囲】

【請求項1】

軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路と、
フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、さらに、過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出する第１算出回路と、
前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する第２算出回路と、
を含むエラー訂正装置。

【請求項2】

前記第２算出回路は、予め決められた設定回数から前記繰り返し数の和を引いた値を前記上限値として設定する、
ことを特徴とする請求項１に記載のエラー訂正装置。

【請求項3】

前記第２算出回路は、所定のエラー訂正回数に抑えるための受信信号品質の要求値に基づいて、前記設定回数を決定する、
ことを特徴とする請求項２に記載のエラー訂正装置。

【請求項4】

前記第２算出回路は、所定のエラー訂正回数に抑えるための受信信号品質の要求値より小さい受信信号品質における、消費電力の増大を抑える値に、前記設定回数を決定する、
ことを特徴とする請求項２に記載のエラー訂正装置。

【請求項5】

前記対象フレームの品質を検出する第１検出回路と、
前記品質と前記品質の低下に応じて小さくなる前記上限値を前記品質ごとに対応付けた対応表に基づいて、前記第１検出回路が検出した前記品質に応じた前記上限値を特定し、特定した前記上限値を前記エラー訂正回路に設定する特定回路とを、
前記第１算出回路と前記第２算出回路に代えて含む、
ことを特徴とする請求項１に記載のエラー訂正装置。

【請求項6】

前記対象フレームに格納されたシンボルのコンスタレーションを検出する第２検出回路と、
前記コンスタレーションと前記コンスタレーションの品質低下に応じて小さくなる前記上限値を機械学習した学習済モデルに基づいて、前記第２検出回路が検出した前記コンスタレーションに応じた前記上限値を推論し、推論した前記上限値を前記エラー訂正回路に設定する推論回路とを、
前記第１算出回路と前記第２算出回路に代えて含む、
ことを特徴とする請求項１に記載のエラー訂正装置。

【請求項7】

軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路に対するエラー訂正方法であって、
フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、
過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出し、
前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する、
ことを特徴とするエラー訂正方法。

【発明の詳細な説明】

【技術分野】

【0001】

本件は、エラー訂正装置及びエラー訂正方法に関する。

【背景技術】

【0002】

マルチキャリア伝送は、例えば２０Ｇｂｐｓや５０Ｇｂｐｓなどの低い伝送レートのサブキャリア信号を多重することにより大容量伝送を可能とする。サブキャリア信号は、長距離伝送が可能となるように、例えばＳＤ－ＦＥＣ（Soft Decision- Forward Error Correction：軟判定前方エラー訂正）などのエラー訂正が行われる。

【0003】

このため、サブキャリア信号は、送信装置において例えばＬＤＰＣ（Low Density Parity-check Code：低密度パリティ検査符号）により符号化処理される（例えば特許文献１参照）。その他、誤り訂正能力が高く、様々な伝送分野で採用されているターボ符号なども知られている（例えば特許文献２参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２２－００７５０３号公報

【特許文献2】特開２００９－２０１０５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、ＬＤＰＣは、ビットエラーレートが低い場合、多くの場合でエラー訂正の繰り返し回数（すなわちイタレーション回数）が少ない。このため、エラー訂正の対象フレームの品質が高品質である場合、低い消費電力でエラー訂正が行われる。しかしながら、ビットエラーレートが高い場合、エラー訂正の繰り返し回数が増大する。このため、対象フレームの品質が低品質である場合、エラー訂正に要する消費電力を抑えることが難しいという問題がある。

【0006】

そこで、１つの側面では、消費電力を低減するエラー訂正装置及びエラー訂正方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

１つの実施態様では、エラー訂正装置は、軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路と、フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、さらに、過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出する第１算出回路と、前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する第２算出回路と、を含む。

【発明の効果】

【0008】

消費電力を低減することができる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係るエラー訂正装置の一例である。

【図2】合計回数の一例を説明する図である。

【図3】設定回数を算出するシミュレーションの一例である。

【図4】設定回数を決定するグラフの一例である。

【図5】第１実施形態に係るエラー訂正装置の動作の一例を示すフローチャートである。

【図6】比較例に係る低品質時の繰り返し回数を説明する図である。

【図7】実施例に係る低品質時の繰り返し回数を説明する図である。

【図8】高品質なフレームに対するエラー訂正の訂正過程の一例を説明する図である。

【図9】中品質なフレームに対するエラー訂正の訂正過程の一例を説明する図である。

【図10】低品質なフレームに対するエラー訂正の訂正過程の一例を説明する図である。

【図11】第２実施形態に係るエラー訂正装置の一例である。

【図12】フレームの品質と上限値を対応付けた対応表の一例である。

【図13】第２実施形態に係るエラー訂正装置の動作の一例を示すフローチャートである。

【図14】第３実施形態に係るエラー訂正装置の一例である。

【図15】第３実施形態に係るエラー訂正装置の動作の一例を示すフローチャートである。

【発明を実施するための形態】

【0010】

以下、本件を実施するための形態について図面を参照して説明する。

【0011】

（第１実施形態）
図１に示すように、エラー訂正装置１０は復号化回路１００に含まれている。復号化回路１００は例えば光受信機のトランスポンダに実装される。復号化回路１００はＤＳＰ（Digital Signal Processor）１１０と設定回路１２０とを備えている。ＤＳＰ１１０は、軟判定部１１１、復号部１１２、及びデフレーマ部１１３を備えている。デフレーマ部１１３はＤＳＰ１１０と異なるフレーマチップに設けられてもよい。ＤＳＰ１１０に代えて、ＬＳＩ（Large-Scale Integration）やＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）といったハードウェア回路が採用されてもよい。

【0012】

軟判定部１１１は、ＤＳＰ１１０にエラー訂正対象として入力された対象フレーム（以下、単にフレームという）の軟判定を行う。ＤＳＰ１１０に入力されるフレームとしては、例えばＯＴＮ（Optical channel Transport Unit）フレームにＦＥＣが付与されたＦＥＣフレームなどがある。フレームにはＨＤ－ＦＥＣパリティとＳＤ－ＦＥＣパリティが含まれている。フレームにはコンスタレーション内のシンボルが割り当てられている。軟判定部１１１はフレームに割り当てられたシンボルからビット列の値「０」，「１」の確からしさを判定する。軟判定部１１１は、各ビット列の値を含むフレームを復号部１１２に出力する。

【0013】

復号部１１２はフレームに含まれるビット列の値を訂正する。復号部１１２はＳＤ－ＦＥＣ復号部１３１とＨＤ－ＦＥＣ（Hard Decision- Forward Error Correction：硬判定前方エラー訂正）復号部１３２とを備えている。ＳＤ－ＦＥＣ復号部１３１はエラー訂正回路の一例である。

【0014】

ＳＤ－ＦＥＣ復号部１３１は、軟判定情報としてのＳＤ－ＦＥＣ（より詳しくはＬＤＰＣ）パリティに基づいて、フレームに対するエラー訂正の演算を繰り返し行うことで、フレームに含まれるビット列の値を訂正する。つまり、ＳＤ－ＦＥＣ復号部１３１は、ＳＤ－ＦＥＣパリティを用いて復号化を行う。ＳＤ－ＦＥＣ復号部１３１には繰り返し行う演算の演算数の上限値が設定されている。ＳＤ－ＦＥＣ復号部１３１は、各ビット列を含むフレームをＨＤ－ＦＥＣ復号部１３２に出力する。

【0015】

ＨＤ－ＦＥＣ復号部１３２は、ＨＤ－ＦＥＣパリティに基づいて、フレームに含まれる各ビット列の値を訂正する。つまり、ＨＤ－ＦＥＣ復号部１３２は、ＨＤ－ＦＥＣパリティを用いて復号化を行う。ＨＤ－ＦＥＣ復号部１３２は各ビット列を含む別のフレームをデフレーマ部１１３に出力する。ＨＤ－ＦＥＣ復号部１３２が出力する別のフレームとしては、例えばＦＥＣフレームからＦＥＣが除去されたＯＴＮ（Optical channel Transport Unit）フレームが該当する。

【0016】

デフレーマ部１１３はデマッピングを行うことによって別のフレームからクライアント信号を取り出し、例えば送受信モジュール（不図示）に出力する。設定回路１２０はＤＳＰ１１０に対し各種の設定を行う。設定回路１２０は第１算出部１２１と第２算出部１２２とを備えている。第１算出部１２１は第１算出回路の一例である。第２算出部１２２は第２算出回路の一例である。第１算出部１２１と第２算出部１２２とＳＤ－ＦＥＣ復号部１３１とによってエラー訂正装置１０を実現することができる。

【0017】

第１算出部１２１はエラー訂正の繰り返し回数と、過去の繰り返し回数との合計回数を算出する。より詳しくは、第１算出部１２１はフレーム毎のエラー訂正の演算の繰り返し回数をカウント（計数）する。そして、第１算出部１２１は過去の二つ以上の複数のフレームの繰り返し回数の和（具体的には総和）を算出し、カウントした繰り返し回数とこの総和との合計回数を算出する。例えば、図２に示すように、フレーム番号「１０」のフレームがエラー訂正の対象である場合、第１算出部１２１はフレーム番号「１０」のフレームに対して行ったエラー訂正の繰り返し回数（イタレーション回数）をＳＤ－ＦＥＣ復号部１３１から取得する。本実施形態であれば、第１算出部１２１は繰り返し回数「３」を取得する。一方、第１算出部１２１は、フレーム番号「１」からフレーム番号「９」までの過去のフレームに対して行ったエラー訂正の繰り返し回数の総和を保持している。本実施形態であれば、第１算出部１２１は繰り返し回数の総和「４１」を保持している。第１算出部１２１は繰り返し回数「３」と繰り返し回数の総和「４１」とを合計して、合計回数「４４」を算出する。

【0018】

第２算出部１２２は、上述した上限値を、繰り返し回数の和に応じた値で、かつ、繰り返し回数の和が大きい時ほど、小さな値となるように設定する。より詳しくは、第２算出部１２２は、第１算出部１２１が算出した合計回数と事前に定めた設定回数とに基づいて、エラー訂正対象のフレームの次に入力されるフレームに対するエラー訂正の繰り返し回数の上限値を算出して設定する。例えば、第２算出部１２２は予め決められた設定回数から繰り返し回数の和を引いた値を上限値として設定する。設定回数はエラー訂正の訂正性能とトランスポンダの消費電力との関係のシミュレーションを実行して事前に決定される。例えば、図３に示すように、３種類の設定回数「２５０」、「１５０」、「７０」が用意されて、シミュレーションが実行される。

【0019】

設定回数「２５０」が採用されてシミュレーションが実行された場合、復号部１１２の訂正性能を表すＰｏｓｔ ＦＥＣ ＢＥＲ（Bit Error Rate）はＦＥＣ ｌｉｍｉｔである１Ｅ－１５（１．０×１０^－１５）より小さくなり、比較例と同様に全体的に望ましい結果が得られる。ＦＥＣ ｌｉｍｉｔは所定のエラー訂正回数に抑えるための受信信号品質の要求値の一例である。しかしながら、設定回数「２５０」が採用されてシミュレーションが実行された場合、消費電力は比較例に比べて低減する。

【0020】

設定回数「１５０」が採用されてシミュレーションが実行された場合も、Ｐｏｓｔ ＦＥＣ ＢＥＲはＦＥＣ ｌｉｍｉｔである１Ｅ－１５より小さくなり、比較例と同様に全体的に望ましい結果が得られる。一方で、設定回数「１５０」が採用されてシミュレーションが実行された場合、設定回数「２５０」が採用されてシミュレーションが実行された場合に比べて、さらに消費電力が低減する。このように、設定回数「１５０」が採用されると、設定回数「２５０」が採用されてシミュレーションが実行された場合に比べて、望ましい結果が得られる。

【0021】

なお、設定回数「７０」が採用されてシミュレーションが実行された場合、設定回数「１５０」が採用されてシミュレーションが実行された場合に比べて、さらに消費電力が低減する。しかしながら、Ｐｏｓｔ ＦＥＣ ＢＥＲはＦＥＣ ｌｉｍｉｔである１Ｅ－１５より小さくならず、比較例に比べて全体的に望ましい結果が得られない。このように、３種類の設定回数「２５０」、「１５０」、「７０」が用意されて、シミュレーションが実行された場合、設定回数「１５０」が設定回数「２５０」及び「７０」に比べて良好なシミュレーション結果が得られる。

【0022】

このような３種類の設定回数「２５０」、「１５０」、「７０」が用意されてシミュレーションが実行された結果に基づいて、図４に示すように、設定回数を決定するためのグラフが事前に生成される。当該グラフによれば、受信信号の信号品質を表すＳＮＲ（Signal to Noise Ratio：信号対雑音比）が一定であることにより、ＦＥＣ性能の低下が抑えられている。このため、ＦＥＣ性能の低下が発生していないと判断できる最小値「１５０」を設定値として採用すれば、最小値「１５０」より大きな値を設定値として採用した場合に比べて、ピーク電力が抑えられる。

【0023】

第２算出部１２２はこのように事前に定めた設定回数と合計回数とに基づいて、エラー訂正対象のフレームの次に入力されるフレームに対するエラー訂正の繰り返し回数の上限値を算出する。より詳しくは、第２算出部１２２は以下の数式により差分を算出することにより繰り返し回数の上限値を算出する。
＜数式＞
繰り返し回数の上限値＝設定回数－合計回数

【0024】

第２算出部１２２はこのように算出した繰り返し回数の上限値をＳＤ－ＦＥＣ復号部１３１に設定する。これにより、ＳＤ－ＦＥＣ復号部１３１に入力される次のフレームに対するエラー訂正の繰り返し回数が上限値に制限される。なお、本実施形態では、第２算出部１２２は一例として数式を採用したが、繰り返し回数の上限値と合計回数とを対応付けた対応表を採用してもよい。また、設定回数を事前に定めずに、第２算出部１２２がＦＥＣ ｌｉｍｉｔに基づいて設定回数を決定してもよい。この場合、第２算出部１２２は、ＦＥＣ ｌｉｍｉｔより小さい（又は低い）受信信号品質における、消費電力の増大を抑える値に、設定回数を決定してもよい。

【0025】

図５を参照して、エラー訂正装置１０の動作について説明する。

【0026】

軟判定部１１１からフレームが入力されると、ＳＤ－ＦＥＣ復号部１３１はフレームに対するエラー訂正を実行する（ステップＳ１）。ステップＳ１の処理が終了すると、ＳＤ－ＦＥＣ復号部１３１はフレームのエラー訂正に要した繰り返し回数を特定する（ステップＳ２）。ステップＳ２の処理が完了すると、第１算出部１２１は合計回数を算出する（ステップＳ３）。より詳しくは、第１算出部１２１はＳＤ－ＦＥＣ復号部１３１が特定した繰り返し回数を取得し、第１算出部１２１が保持する過去の繰り返し回数の総和と、取得した繰り返し回数を合計した合計回数を算出する。

【0027】

ステップＳ３の処理が完了すると、第２算出部１２２は上限値を算出し、上限値をＳＤ－ＦＥＣ復号部１３１に設定する（ステップＳ４）。より詳しくは、第２算出部１２２は設定回数から合計回数を差し引くことにより上限値を算出し、算出した上限値をＳＤ－ＦＥＣ復号部１３１に設定する。ステップＳ４の処理が完了すると、ＳＤ－ＦＥＣ復号部１３１は後続のフレームの有無を判断する（ステップＳ５）。

【0028】

後続のフレームがある場合（ステップＳ５：ＮＯ）、エラー訂正装置１０はステップＳ１からステップＳ４までの処理を繰り返す。これにより、ＳＤ－ＦＥＣ復号部１３１はフレームが入力される度に上限値が算出されて、ＳＤ－ＦＥＣ復号部１３１に設定される。一方、後続のフレームがない場合（ステップＳ５：ＹＥＳ）、ＳＤ－ＦＥＣ復号部１３１は処理を終了する。

【0029】

図６及び図７を参照して、本件の効果を比較例と対比して説明する。

【0030】

まず、図６に示すように、上限値がない比較例の場合、エラー訂正対象のフレームの品質が高品質であれば、エラー訂正に要する繰り返し回数が少なくて済む。繰り返し回数が少なくなれば、消費電力は低く抑えられる。しかしながら、上限値がない場合、エラー訂正対象のフレームの品質が低品質であれば、高品質の場合と比べて、エラー訂正に要する繰り返し回数が多くなる。繰り返し回数が多くなれば、消費電力が増大する。

【0031】

ところが、図７に示すように、上限値がある実施例の場合、エラー訂正対象のフレームの品質が高品質であるときには比較例の場合と同様に、エラー訂正に要する繰り返し回数が少なくて済む。これにより、消費電力が低く抑えられる。しかしながら、上限値がある場合、エラー訂正対象のフレームの品質が低品質であれば、上限値は一定的な設定回数と変動的な合計回数によって定められるため、エラー訂正に要する繰り返し回数が上限値に制限される。これにより、エラー訂正対象のフレームの品質が低品質である場合、繰り返し回数が少なくなり、消費電力が低減する。このように、本実施例によれば、フレームの品質が低品質である場合には、動的にエラー訂正に要する繰り返し回数が上限値に制限され、消費電力の低減化を実現することができる。

【0032】

図８乃至図１０を参照して、ビット列の値「０」，「１」に対するエラー訂正時の訂正過程を説明する。図８乃至図１０に示す各フレーム２０Ｆのビット列に含まれる個別領域２１，２２，２３には値「０」又は値「１」のいずれかが含まれている。個別領域２１はエラー訂正の必要がない正しい値が格納されている。個別領域２２はエラー訂正の必要がある誤った値が格納されている。個別領域２３はエラー訂正を行った後のエラー訂正済の値が格納されている。

【0033】

まず、図８の上段左側に示すように、エラー頻度が低いフレーム２０Ｆが受信信号としてＳＤ－ＦＥＣ復号部１３１に入力された場合、１回目のエラー訂正が横方向に１回実施されることで、図８の上段中央に示すように、個別領域２２の一部が個別領域２３に置き換わる。すなわち、誤った値が正しい値に訂正される。次に、２回目のエラー訂正が縦方向に１回実施されることで、図８の上段右側に示すように、３つの個別領域２２を除き、個別領域２２の大部分が個別領域２３に置き換わる。

【0034】

さらに、３回目のエラー訂正が横方向に１回実施されることで、図８の下段左側に示すように、３つの個別領域２２の全てが個別領域２３に置き換わる。このように、エラー頻度が低いフレーム２０Ｆであれば、３回目のエラー訂正により誤った値のすべてが正しい値に訂正される。したがって、図８の下段中央に示すように、４回目のエラー訂正が縦方向に１回実施されてもエラー訂正対象の個別領域２２は存在しないため、エラー訂正に要する消費電力が抑えられる。また、図８の下段右側に示すように、５回目のエラー訂正が横方向に１回実施されてもエラー訂正対象の個別領域２２は存在しないため、エラー訂正に要する消費電力が抑えられる。

【0035】

次に、図９の上段左側に示すように、上述したエラー頻度が低いフレーム２０Ｆよりエラー頻度がわずかに高いエラー頻度が中程度のフレーム２０Ｇが受信信号としてＳＤ－ＦＥＣ復号部１３１に入力されることもある。この場合、１回目のエラー訂正が横方向に１回実施されても、図９の上段中央に示すように、個別領域２２の４つが個別領域２３に置き換わるだけで、個別領域２２の大部分が依然として残存する。すなわち、誤った値の大部分が正しい値に訂正されずに残存する。

【0036】

次に、２回目のエラー訂正が縦方向に１回実施されることで、図９の上段右側に示すように、個別領域２２の半分程度が個別領域２３に置き換わる。さらに、３回目のエラー訂正が横方向に１回実施されることで、図９の下段左側に示すように、１０個の個別領域２２を除き、個別領域２２の大部分が個別領域２３に置き換わる。そして、４回目のエラー訂正が縦方向に１回実施されることで、図９の下段中央に示すように、８個の個別領域２２を除き、個別領域２２の大半が個別領域２３に置き換わる。最終的に、５回目のエラー訂正が横方向に１回実施されることで、個別領域２２の全てが個別領域２３に置き換わる。

【0037】

このように、エラー頻度が中程度のフレーム２０Ｇである場合、５回目のエラー訂正により誤った値のすべてが正しい値に訂正される。すなわち、エラー頻度が中程度のフレーム２０Ｇである場合、エラー頻度が低いフレーム２０Ｆよりエラー訂正の繰り返し回数が増加する。このため、エラー頻度が低いフレーム２０Ｆよりエラー訂正に要する消費電力が増大する。しかしながら、最終的に誤った値のすべてが正しい値に訂正されるため、受信信号の疎通不良は回避される。

【0038】

なお、図１０の上段左側に示すように、上述したエラー頻度が中程度のフレーム２０Ｇよりエラー頻度が高いフレーム２０Ｈが受信信号としてＳＤ－ＦＥＣ復号部１３１に入力されることもある。この場合、１回目のエラー訂正が横方向に１回実施されても、図１０の上段中央に示すように、個別領域２２の３つが個別領域２３に置き換わるだけで、個別領域２２の大部分が依然として残存する。すなわち、誤った値の大部分が正しい値に訂正されずに残存する。

【0039】

次に、２回目のエラー訂正が縦方向に１回実施されても、図１０の上段右側に示すように、個別領域２２の大部分が個別領域２３に置き換わらずに残存する。また、３回目のエラー訂正が横方向に１回実施されても、図１０の下段左側に示すように、個別領域２２の大部分が個別領域２３に置き換わらずに残存する。さらに、４回目のエラー訂正が縦方向に１回実施されても、図１０の下段中央に示すように、個別領域２２の大半が個別領域２３に置き換わらずに残存する。最終的に、５回目のエラー訂正が横方向に１回実施されても、個別領域２２の全てが個別領域２３に置き換わらずに残存する。

【0040】

このように、エラー頻度が高いフレーム２０Ｈである場合、５回目のエラー訂正によっても誤った値のすべてが正しい値に訂正されずに残存する。すなわち、エラー頻度が高いフレーム２０Ｈである場合、エラー頻度が中程度のフレーム２０Ｇよりエラー訂正の繰り返し回数が増加してもエラー訂正しきれない。すなわち、エラー頻度が高いフレーム２０Ｈである場合、エラー訂正の繰り返し回数の増加に伴い、エラー訂正に要する消費電力が増大するが、受信信号の疎通不良が発生する。本実施形態では、このようなエラー頻度が高いフレーム２０Ｈによって疎通不良が発生する場合に限定して、ＳＤ－ＦＥＣ復号部１３１に上限値が設定され、繰り返し回数が制限される。これにより、エラー頻度が高い品質の低いフレームに対するエラー訂正が行われる際の消費電力の低減が図られている。

【0041】

（第２実施形態）
続いて、図１１乃至図１３を参照して、本件の第２実施形態について説明する。図１１に示すように、復号化回路１００は、エラー訂正装置１０に代えて、エラー訂正装置２０を含んでいてもよい。エラー訂正装置２０は、ＳＤ－ＦＥＣ復号部１３１と、第１検出部１２３と、特定部１２４とを備えている。第１検出部１２３は第１検出回路の一例である。特定部１２４は特定回路の一例である。

【0042】

第１検出部１２３はＳＤ－ＦＥＣ復号部１３１に入力される前のフレームの品質を検出する。例えば、第１検出部１２３は復号部１１２に入力される前の品質を表すＰｒｅ ＦＥＣ ＢＥＲを検出する。特定部１２４は第１検出部１２３が検出したＰｒｅ ＦＥＣ ＢＥＲに応じた上限値を特定する。具体的には、図１２に示すように、特定部１２４は複数のＰｒｅ ＦＥＣ ＢＥＲと複数の上限値とをＰｒｅ ＦＥＣ ＢＥＲごとに対応付けた対応表を含んでいる。

【0043】

この対応表によれば、フレームの品質はＰｒｅ ＦＥＣ ＢＥＲが４．００Ｅ－２以上である場合に低い判断され、Ｐｒｅ ＦＥＣ ＢＥＲが４．００Ｅ－２より大きな場合に採用される上限値より小さな上限値が採用される。これにより、品質が低いフレームの場合に、消費電力が抑えられる。このような対応表に基づいて、特定部１２４は第１検出部１２３が検出したＰｒｅ ＦＥＣ ＢＥＲに応じた上限値を特定する。特定部１２４は上限値を特定すると、特定した上限値をＳＤ－ＦＥＣ復号部１３１に設定する。

【0044】

図１３を参照して、エラー訂正装置２０の動作について説明する。

【0045】

フレームが軟判定部１１１から出力されてから復号部１１２に入力される前に、第１検出部１２３はフレームの品質を検出する（ステップＳ１１）。ステップＳ１１の処理が完了すると、ＳＤ－ＦＥＣ復号部１３１はフレームに対するエラー訂正を実行する（ステップＳ１２）。なお、ステップＳ１１，１２の処理は同じタイミングであってもよい。

【0046】

ステップＳ１２の処理が終了すると、特定部１２４は上限値を特定し、上限値をＳＤ－ＦＥＣ復号部１３１に設定する（ステップＳ１３）。より詳しくは、特定部１２４は第１検出部１２３が検出した品質に応じた上限値を特定し、特定した上限値をＳＤ－ＦＥＣ復号部１３１に設定する。ステップＳ１３の処理が完了すると、ＳＤ－ＦＥＣ復号部１３１は後続のフレームの有無を判断する（ステップＳ１４）。

【0047】

後続のフレームがある場合（ステップＳ１４：ＮＯ）、エラー訂正装置２０はステップＳ１１からステップＳ１３までの処理を繰り返す。これにより、ＳＤ－ＦＥＣ復号部１３１はフレームが入力される度に上限値が特定されて、ＳＤ－ＦＥＣ復号部１３１に設定される。一方、後続のフレームがない場合（ステップＳ１４：ＹＥＳ）、ＳＤ－ＦＥＣ復号部１３１は処理を終了する。

【0048】

このように、第２実施形態によれば、フレームの品質に応じた上限値がＳＤ－ＦＥＣ復号部１３１に設定される。例えば、フレームの品質が低い場合には、フレームの品質が高い場合に比べて小さな上限値が採用される。これにより、フレームの品質が低い場合におけるエラー訂正に要する繰り返し回数が減少し、消費電力が低減する。なお、第２実施形態では、フレームの品質の一例として、Ｐｒｅ ＦＥＣ ＢＥＲを使用して説明したが、Ｐｒｅ ＦＥＣ ＢＥＲに代えて、ＳＮＲやＯＳＮＲ（Optical SNR）を採用してもよい。

【0049】

（第３実施形態）
続いて、図１４及び図１５を参照して、本件の第３実施形態について説明する。図１４に示すように、復号化回路１００は、エラー訂正装置１０に代えて、エラー訂正装置３０を含んでいてもよい。エラー訂正装置３０は、ＳＤ－ＦＥＣ復号部１３１と、第２検出部１２５と、推論部１２６とを備えている。第２検出部１２５は第２検出回路の一例である。推論部１２６は推論回路の一例である。

【0050】

第２検出部１２５は軟判定部１１１に入力される前のフレームに格納された複数のシンボルのコンスタレーションを検出する。推論部１２６はフレームの品質に応じたコンスタレーションと各コンスタレーションに応じた上限値を事前に機械学習した学習済モデルを備える。例えば、推論部１２６は品質が低いフレームに格納された複数のシンボルのコンスタレーションと品質が高いフレームに対応する上限値より小さな上限値を機械学習した学習済モデルを備える。推論部１２６は第２検出部１２５が検出したコンスタレーションに応じた上限値を推論する。推論部１２６は上限値を推論すると、推論した上限値をＳＤ－ＦＥＣ復号部１３１に設定する。

【0051】

図１５を参照して、エラー訂正装置３０の動作について説明する。

【0052】

フレームが軟判定部１１１に入力される前に、第２検出部１２５はフレームに格納された複数のシンボルのコンスタレーションを検出する（ステップＳ２１）。ステップＳ２１の処理が完了すると、ＳＤ－ＦＥＣ復号部１３１は軟判定部１１１によってシンボルデマッピングされたフレームに対するエラー訂正を実行する（ステップＳ２２）。

【0053】

ステップＳ２２の処理が終了すると、推論部１２６は上限値を推論し、上限値をＳＤ－ＦＥＣ復号部１３１に設定する（ステップＳ２３）。より詳しくは、推論部１２６は第２検出部１２５が検出したコンスタレーションに応じた上限値を推論し、推論した上限値をＳＤ－ＦＥＣ復号部１３１に設定する。ステップＳ２３の処理が完了すると、ＳＤ－ＦＥＣ復号部１３１は後続のフレームの有無を判断する（ステップＳ２４）。

【0054】

後続のフレームがある場合（ステップＳ２４：ＮＯ）、エラー訂正装置３０はステップＳ２１からステップＳ２３までの処理を繰り返す。これにより、ＳＤ－ＦＥＣ復号部１３１はフレームが入力される度に上限値が推論されて、ＳＤ－ＦＥＣ復号部１３１に設定される。一方、後続のフレームがない場合（ステップＳ２４：ＹＥＳ）、ＳＤ－ＦＥＣ復号部１３１は処理を終了する。

【0055】

このように、第３実施形態によれば、フレームに格納されたシンボルのコンスタレーションに応じた上限値がＳＤ－ＦＥＣ復号部１３１に設定される。例えば、フレームの品質が低い場合には、学習済モデルによって、フレームの品質が高い場合に比べて小さな上限値が採用される。これにより、フレームの品質が低い場合におけるエラー訂正に要する繰り返し回数が減少し、消費電力が低減する。

【0056】

以上、本発明の好ましい実施形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【0057】

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路と、フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、さらに、過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出する第１算出回路と、前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する第２算出回路と、を含むエラー訂正装置。
（付記２）前記第２算出回路は、予め決められた設定回数から前記繰り返し数の和を引いた値を前記上限値として設定する、ことを特徴とする付記１に記載のエラー訂正装置。
（付記３）前記第２算出回路は、所定のエラー訂正回数に抑えるための受信信号品質の要求値に基づいて、前記設定回数を決定する、ことを特徴とする付記２に記載のエラー訂正装置。
（付記４）前記第２算出回路は、所定のエラー訂正回数に抑えるための受信信号品質の要求値より小さい受信信号品質における、消費電力の増大を抑える値に、前記設定回数を決定する、ことを特徴とする付記２に記載のエラー訂正装置。
（付記５）前記対象フレームの品質を検出する第１検出回路と、前記品質と前記品質の低下に応じて小さくなる前記上限値を前記品質ごとに対応付けた対応表に基づいて、前記第１検出回路が検出した前記品質に応じた前記上限値を特定し、算出した前記上限値を前記エラー訂正回路に設定する特定回路とを、前記第１算出回路と前記第２算出回路に代えて含む、ことを特徴とする付記１に記載のエラー訂正装置。
（付記６）前記対象フレームに格納されたシンボルのコンスタレーションを検出する第２検出回路と、前記コンスタレーションと前記コンスタレーションの品質低下に応じて小さくなる前記上限値を機械学習した学習済モデルに基づいて、前記第２検出回路が検出した前記コンスタレーションに応じた前記上限値を推論し、推論した前記上限値を前記エラー訂正回路に設定する推論回路とを、前記第１算出回路と前記第２算出回路に代えて含む、ことを特徴とする付記１に記載のエラー訂正装置。
（付記７）軟判定情報に基づいて、対象フレームに対するエラー訂正の演算を繰り返し行い、かつ、繰り返し行う前記演算の演算数の上限値が設定されている、エラー訂正回路に対するエラー訂正方法であって、フレーム毎の前記エラー訂正の前記演算の繰り返し数をカウントし、過去の二つ以上の複数のフレームの、前記繰り返し数の和を算出し、前記上限値を、前記繰り返し数の和に応じた値で、かつ、前記繰り返し数の和が大きい時ほど、小さな値となるように設定する、ことを特徴とするエラー訂正方法。
（付記８）前記対象フレームの品質を検出し、前記繰り返し数の和を算出せずに、かつ、前記上限値を設定せずに、前記品質と前記品質の低下に応じて小さくなる前記上限値を前記品質ごとに対応付けた対応表に基づいて、検出した前記品質に応じた前記上限値を特定し、特定した前記上限値を前記エラー訂正回路に設定する、ことを特徴とする付記７に記載のエラー訂正方法。
（付記９）前記対象フレームに格納されたシンボルのコンスタレーションを検出し、前記繰り返し数の和を算出せずに、かつ、前記上限値を設定せずに、前記コンスタレーションと前記コンスタレーションの品質低下に応じて小さくなる前記上限値を機械学習した学習済モデルに基づいて、検出した前記コンスタレーションに応じた前記上限値を推論し、推論した前記上限値を前記エラー訂正回路に設定する、ことを特徴とする付記７に記載のエラー訂正方法。

【符号の説明】

【0058】

１０，２０，３０ エラー訂正装置
１００ 復号化回路
１１０ ＤＳＰ
１２０ 設定回路
１２１ 第１算出部
１２２ 第２算出部
１２３ 第１検出部
１２４ 特定部
１２５ 第２検出部
１２６ 推論部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】