知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024171154
(43)【公開日】2024-12-11
(54)【発明の名称】光電変換装置、電子機器および基板
(51)【国際特許分類】
H04N 25/78 20230101AFI20241204BHJP
【ＦＩ】
H04N25/78
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023088073
(22)【出願日】2023-05-29
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】110003281
【氏名又は名称】弁理士法人大塚国際特許事務所
(72)【発明者】
【氏名】小林 秀央
(72)【発明者】
【氏名】佐藤 雅紀
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX03
5C024CY42
5C024EX43
5C024GX02
5C024GX16
5C024GX18
5C024GY39
5C024GY41
5C024HX23
5C024HX29
(57)【要約】
【課題】光電変換装置の使い勝手の向上に有利な技術を提供する。
【解決手段】入射光を受ける光電変換部と、前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、を備える。
【選択図】図１
【解決手段】入射光を受ける光電変換部と、前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
入射光を受ける光電変換部と、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する光電変換装置。
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する光電変換装置。
【請求項2】
前記光電変換部には、複数の光電変換素子が配され、
前記第１信号は、前記複数の光電変換素子の一部において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子の別の一部において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項１に記載の光電変換装置。
前記第１信号は、前記複数の光電変換素子の一部において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子の別の一部において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項１に記載の光電変換装置。
【請求項3】
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子のうち着目する第１光電変換素子から前記複数のフローティングディフュージョンのうち前記第１光電変換素子に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第１光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項２に記載の光電変換装置。
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子のうち着目する第１光電変換素子から前記複数のフローティングディフュージョンのうち前記第１光電変換素子に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第１光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項２に記載の光電変換装置。
【請求項4】
前記光電変換部には、複数の光電変換素子が配され、
前記複数の光電変換素子は、それぞれ２つ以上の光電変換素子を含む複数の光電変換素子群を構成し、
前記第１信号は、前記複数の光電変換素子群のうちの一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子群のうちの別の一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項１に記載の光電変換装置。
前記複数の光電変換素子は、それぞれ２つ以上の光電変換素子を含む複数の光電変換素子群を構成し、
前記第１信号は、前記複数の光電変換素子群のうちの一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子群のうちの別の一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項１に記載の光電変換装置。
【請求項5】
前記複数の光電変換素子群のそれぞれは、第１光電変換素子および第２光電変換素子を含み、
前記第１信号は、前記第１光電変換素子において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記第１光電変換素子において入射した光に応じて生成された電荷および前記第２光電変換素子において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項４に記載の光電変換装置。
前記第１信号は、前記第１光電変換素子において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記第１光電変換素子において入射した光に応じて生成された電荷および前記第２光電変換素子において入射した光に応じて生成された電荷に基づく信号であることを特徴とする請求項４に記載の光電変換装置。
【請求項6】
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子群のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子群のうち着目する光電変換素子群の前記第１光電変換素子から前記複数のフローティングディフュージョンのうち前記着目する光電変換素子群に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第２光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項５に記載の光電変換装置。
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子群のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子群のうち着目する光電変換素子群の前記第１光電変換素子から前記複数のフローティングディフュージョンのうち前記着目する光電変換素子群に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第２光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項５に記載の光電変換装置。
【請求項7】
前記第１光電変換素子と前記第２光電変換素子とが、マイクロレンズを共有していることを特徴とする請求項６に記載の光電変換装置。
【請求項8】
前記第１光電変換素子と前記第２光電変換素子とが、入射する光に対する感度が互いに異なっていることを特徴とする請求項６に記載の光電変換装置。
【請求項9】
前記サンプルホールド部は、前記第１フローティングディフュージョンがリセットされた際に第４信号をサンプリングし、
前記変換回路は、前記差分回路によって出力された前記第１信号と前記第４信号との差分を示す第５信号をさらにアナログデジタル変換することを特徴とする請求項３に記載の光電変換装置。
前記変換回路は、前記差分回路によって出力された前記第１信号と前記第４信号との差分を示す第５信号をさらにアナログデジタル変換することを特徴とする請求項３に記載の光電変換装置。
【請求項10】
前記サンプルホールド部は、第１容量素子、第２容量素子、および、前記第１容量素子および前記第２容量素子によって共有される出力用の増幅器を含む第１サンプルホールド回路と、第３容量素子、第４容量素子、および、前記第３容量素子および前記第４容量素子によって共有される出力用の増幅器を含む第２サンプルホールド回路と、を備え、
前記第１容量素子および前記第３容量素子に、前記第１信号が保持され、
前記第４容量素子に、前記第２信号が保持され、
前記第２容量素子に、前記第４信号が保持され、
前記差分回路は、前記第１容量素子に保持された前記第１信号と前記第４容量素子に保持された前記第２信号とから前記第３信号を生成することを特徴とする請求項９に記載の光電変換装置。
前記第１容量素子および前記第３容量素子に、前記第１信号が保持され、
前記第４容量素子に、前記第２信号が保持され、
前記第２容量素子に、前記第４信号が保持され、
前記差分回路は、前記第１容量素子に保持された前記第１信号と前記第４容量素子に保持された前記第２信号とから前記第３信号を生成することを特徴とする請求項９に記載の光電変換装置。
【請求項11】
前記差分回路は、前記第３容量素子に保持された前記第１信号と前記第２容量素子に保持された前記第４信号とから前記第５信号を生成することを特徴とする請求項１０に記載の光電変換装置。
【請求項12】
前記差分回路は、前記第１信号と前記第２信号との信号電圧の差分に応じた電流を前記第３信号として生成することを特徴とする請求項１に記載の光電変換装置。
【請求項13】
前記変換回路が、ΔΣ型アナログデジタル変換回路を含むことを特徴とする請求項１に記載の光電変換装置。
【請求項14】
請求項１乃至１３の何れか１項に記載の光電変換装置と、
前記光電変換装置の動作を制御する制御装置と、
を備えることを特徴とする電子機器。
前記光電変換装置の動作を制御する制御装置と、
を備えることを特徴とする電子機器。
【請求項15】
入射光を受ける光電変換部が設けられた基板に積層される基板であって、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力するための差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する基板。
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力するための差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光電変換装置、電子機器および基板に関する。
【背景技術】
【0002】
特許文献１には、ΔΣ型のアナログデジタル変換回路を備えた固体撮像装置が示されている。また、特許文献１の固体撮像装置において、データ信号用サンプル＆ホールド回路にサンプリングされたデータ信号とリセット信号用サンプル＆ホールド回路にサンプリングされたリセット信号との差分処理を行うことが示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０１９／０６９６１４号
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、光電変換装置の使い勝手の向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、入射光を受ける光電変換部と、前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、を備えることを特徴する。
【発明の効果】
【0006】
本発明によれば、光電変換装置の使い勝手の向上に有利な技術を提供することができる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【0009】
図１～図６を参照して、本開示の実施形態による光電変換装置について説明する。図１は、本開示の光電変換装置１０００の構成例を示す模式図である。図２は、光電変換装置１０００に配された画素１０の構成例を示す図である。図３は、光電変換装置１０００に配されたサンプルホールド部５０およびアナログデジタル変換を行う変換回路６０の構成例を示す図である。図４は、光電変換装置１０００の動作例を示すタイミング図である。
【0010】
光電変換装置１０００は、複数の画素１０（光電変換素子４００）が配された基板である画素基板１と、画素１０を動作させるための回路などが配された基板である回路基板２と、を含む。光電変換装置１０００は、画素基板１と回路基板２とが互いに積層された積層チップ構造を備えていてもよい。画素基板１は、複数の画素１０（光電変換素子４００）が配された光電変換部５を備えている。回路基板２は、電流源４０、サンプルホールド部５０、変換回路６０、データ処理回路９０、出力部１００を含み構成されている。
【0011】
入射光を受ける光電変換部５には、光電変換素子４００をそれぞれ含む複数の画素１０が行列状に配されている。ここで、行方向は、図１において横方向を指し、列方向は、図１において縦方向を指す。画素１０は、入射した光に応じた電荷を生成する。
【0012】
光電変換部５には、画素１０が配されている画素列のそれぞれに対応して、垂直信号線３０が列方向に沿って配されている。垂直信号線３０は、画素１０に配された光電変換素子４００によって生成された電荷に基づく信号を画素１０からサンプルホールド部５０に転送する。
【0013】
電流源４０は、垂直信号線３０のそれぞれに対応して配される。電流源４０は、信号を読み出すために選択された画素１０に対して、垂直信号線３０を介して信号を読み出すためのバイアス電流を供給する。
【0014】
サンプルホールド部５０は、それぞれの画素１０に配された光電変換素子４００で生成された信号を光電変換部５から垂直信号線３０を介してサンプリングし保持する。本実施形態において、サンプルホールド部５０において、詳細は後述するが、２つのサンプルホールド回路が１つの垂直信号線３０に接続されている。
【0015】
変換回路６０は、サンプルホールド部５０から出力される信号をアナログデジタル変換する。変換回路６０は、それぞれの垂直信号線３０に対応して配されている。アナログデジタル変換を行う変換回路６０として、デルタシグマ（ΔΣ）型アナログデジタル変換回路など、オーバーサンプリング型のアナログデジタル変換器が用いられうる。しかしながら、これに限られることはなく、変換回路６０として、スロープ型アナログデジタル変換回路や逐次比較型アナログデジタル変換回路などが用いられてもよい。
【0016】
データ処理回路９０は、変換回路６０から出力されるデジタル信号を処理するデジタル信号処理回路である。例えば、データ処理回路９０は、変換回路６０から出力されたデジタル信号に対して、補正処理や補完処理などを行ってもよい。出力部１００は、データ処理回路９０で処理された信号を光電変換装置１０００の外部へ出力する。
【0017】
図２に示されるように、画素１０は、光電変換素子４００、転送トランジスタ４１０、リセットトランジスタ４５５、増幅トランジスタ４３０、選択トランジスタ４４０を含みうる。光電変換素子４００は、例えば、フォトダイオードでありうる。光電変換素子４００の２つの主電極のうち一方の主電極は、グランド電位４５０に接続されている。光電変換素子４００は、受光した光をその光量に応じた電荷量の信号電荷（例えば、光電子）に光電変換し蓄積する。光電変換素子４００の２つの主電極のうち他方の主電極は、転送トランジスタ４１０を介して増幅トランジスタ４３０のゲート電極に接続されている。増幅トランジスタ４３０のゲート電極と電気的に接続されているノード４２０は、フローティングディフュージョンとして機能する。フローティングディフュージョンは、光電変換素子４００で生成された信号電荷を信号電圧に変換する電荷電圧変換部である。ここで、光電変換部５には、複数の画素１０が配されている。そのため、光電変換部５には、複数の光電変換素子４００と、複数の光電変換素子４００のそれぞれに対応するように複数のフローティングディフュージョンが配されているともいえる。
【0018】
転送トランジスタ４１０のゲート電極には、制御信号ＴＸが供給される。転送トランジスタ４１０が制御信号ＴＸに応じて導通状態（オン状態）になることによって、光電変換素子４００で光電変換され、光電変換素子４００に蓄積された信号電荷が、フローティングディフュージョンであるノード４２０に転送される。
【0019】
リセットトランジスタ４５５は、電源電位４６０とノード４２０との間に接続されている。ここで、「トランジスタが、ＡとＢとの間に接続されている」と表現した場合、トランジスタの２つの主電極(ソースおよびドレイン)のうち一方の主電極がＡに接続され、２つの主電極のうち他方の主電極がＢに接続されていることを示す。また、この場合に、トランジスタのゲート電極は、ＡまたはＢに接続されていない。
【0020】
リセットトランジスタ４５５のゲート電極には、制御信号ＲＥＳが供給される。リセットトランジスタ４５５が制御信号ＲＥＳに応じてオン状態になることによって、フローティングディフュージョンとして機能するノード４２０の電位が、電源電位４６０にリセットされ、フローティングディフュージョンに保持されている電荷が掃き出される。
【0021】
増幅トランジスタ４３０は、電源電位４６０と選択トランジスタ４４０との間に接続されている。また、増幅トランジスタ４３０のゲート電極は、ノード４２０に接続されている。増幅トランジスタ４３０は、光電変換素子４００の光電変換によって得られた信号を読み出すソースフォロワの入力部を構成する。つまり、増幅トランジスタ４３０は、２つの主電極のうち一方の主電極が、選択トランジスタ４４０を介して垂直信号線３０に接続される。増幅トランジスタ４３０と垂直信号線３０に接続された上述の電流源４０とは、ノード４２０の電圧を垂直信号線３０の電位に変換するソースフォロワを構成している。
【0022】
選択トランジスタ４４０は、増幅トランジスタ４３０と垂直信号線３０との間に接続されている。選択トランジスタ４４０のゲート電極には、制御信号ＳＥＬが供給される。選択トランジスタ４４０が制御信号ＳＥＬに応じてオン状態になることによって、画素１０は選択状態となり、増幅トランジスタ４３０から垂直信号線３０に信号が出力される。
【0023】
画素１０の回路構成は、図２に示される構成に限られるものではない。例えば、選択トランジスタ４４０が、電源電位４６０と増幅トランジスタ４３０との間に接続されていてもよい。また、図２に示される構成では、画素１０として、転送トランジスタ４１０、リセットトランジスタ４５５、増幅トランジスタ４３０、選択トランジスタ４４０を備える、所謂、４ Ｔｒａｎｓｉｓｔｏｒｓ（４Ｔｒ．）型の構成が示されている。しかしながら、これに限られることはない。例えば、画素１０から選択トランジスタ４４０が省略され、画素１０は、増幅トランジスタ４３０が選択トランジスタとしても機能する３Ｔｒ．型の構成を備えていてもよい。また、画素１０は、トランジスタの数を増やした５Ｔｒ．型以上の構成を備えていてもよい。画素１０から、リセットトランジスタ４５５によってノード４２０の電位をリセットし、光電変換素子４００をリセットした際のリセット信号や、光電変換素子４００で入射した光に応じて光電変換を行った際の信号レベルであるデータ信号が出力されうる。
【0024】
図３には、光電変換装置１０００のうちサンプルホールド部５０および変換回路６０に着目した回路の構成例が示されている。図３には、サンプルホールド部５０および変換回路６０のうち１つの垂直信号線３０に対応して配されているサンプルホールド回路およびアナログデジタル変換回路が示されている。１つの垂直信号線３０に対応して、サンプルホールド部５０として、それぞれの画素１０から出力されるリセット信号やデータ信号を、それぞれの画素１０ごとにサンプリングし保持する、２つのサンプルホールド回路２１０、２１１が接続されている。また、１つの垂直信号線３０に対応して、１つの変換回路６０が接続されている。
【0025】
サンプルホールド回路２１０は、容量素子１２０、１２３、容量素子１２０、１２３によって共有される出力用の増幅器である反転増幅器２２０を含む。スイッチ１１０、１１３は、制御信号Ｓｍｐ＿ｎ１、Ｓｍｐ＿ｎ２に従って、垂直信号線３０と容量素子１２０、１２３との間の接続を制御する。反転増幅器２２０は、ソース接地回路およびソースフォロア回路の組み合わせによって構成されうる。反転増幅器２２０は、トランジスタ１３０、１４０、１５０、１６０、２３０、スイッチ１７０、１８０、１９０、１９３、電流源２００を含む。スイッチ１７０は、トランジスタ１３０、１４０、１５０、１６０で構成されるソース接地回路の入出力間に接続されており、制御信号Ｓｍｐａ＿ｎによって制御される。反転増幅器２２０からサンプルホールド回路２１０にサンプリングされた信号が、制御信号Ｈｌｄ＿ｎ、Ｈｌｄ＿ｎ１ないしＨｌｄ＿ｎ２に従って出力される。
【0026】
サンプルホールド回路２１１は、サンプルホールド回路２１０に近似した構成を備えうる。サンプルホールド回路２１１は、容量素子１２１、１２２、容量素子１２１、１２２によって共有される出力用の増幅器である反転増幅器２２１を含む。スイッチ１１１、１１２は、制御信号Ｓｍｐ＿ｓ１、Ｓｍｐ＿ｓ２に従って、垂直信号線３０と容量素子１２１、１２２との間の接続を制御する。反転増幅器２２１は、ソース接地回路およびソースフォロア回路の組み合わせによって構成されうる。反転増幅器２２１は、トランジスタ１３１、１４１、１５１、１６１、２３１、スイッチ１７１、１８１、１９１、１９２、電流源２０１を含む。スイッチ１７１は、トランジスタ１３１、１４１、１５１、１６１で構成されるソース接地回路の入出力間に接続されており、制御信号Ｓｍｐａ＿ｓによって制御される。反転増幅器２２１からサンプルホールド回路２１１にサンプリングされた信号が、制御信号Ｈｌｄ＿ｓ、Ｈｌｄ＿ｓ１ないしＨｌｄ＿ｓ２に従って出力される。
【0027】
図３に示されるように、サンプルホールド回路２１０の出力端とサンプルホールド回路２１１の出力端との間には、抵抗素子２４０が配されている。ここで、サンプルホールド回路２１０の出力端の電位、つまり、サンプルホールド回路２１０にサンプリングされた信号に応じた電位をＶ１とする。同様に、サンプルホールド回路２１１の出力端の電位、つまり、サンプルホールド回路２１１にサンプリングされた信号に応じた電位をＶ２とする。また、抵抗素子２４０の抵抗値をＲとする。サンプルホールド回路２１０の出力端とサンプルホールド回路２１１の出力端との間に抵抗素子２４０が配されることによって、抵抗素子２４０に流れる電流Ｉは、
Ｉ＝（Ｖ１－Ｖ２）／Ｒ
と表される。この電流Ｉは、変換回路６０へと入力される。
Ｉ＝（Ｖ１－Ｖ２）／Ｒ
と表される。この電流Ｉは、変換回路６０へと入力される。
【0028】
この場合に、抵抗素子２４０に流れる電流Ｉは、サンプルホールド回路２１０の出力端の電位Ｖ１とサンプルホールド回路２１１の出力端の電位Ｖ２との差分に比例する。したがって、抵抗素子２４０は、サンプルホールド回路２１０に保持された信号とサンプルホールド回路２１１に保持された信号との信号電圧の差分に応じた電流を、変換回路６０に供給する信号として生成するともいえる。そのため、抵抗素子２４０は、サンプルホールド部５０のサンプルホールド回路２１０に保持された信号とサンプルホールド回路２１１に保持された信号との差分を示す信号を出力するための差分回路として機能する。例えば、上述のリセット信号が、サンプルホールド回路２１０にサンプリングされ、データ信号が、サンプルホールド回路２１１にサンプリングされる。抵抗素子２４０に流れる電流Ｉは、上述のように、サンプルホールド回路２１０の出力端の電位Ｖ１とサンプルホールド回路２１１の出力端の電位Ｖ２との差分に比例することから、電流Ｉが変換回路６０に入力される段階で相関２重サンプリング（ＣＤＳ）が行われていることになる。変換回路６０は、サンプルホールド回路２１０に保持された信号とサンプルホールド回路２１１に保持された信号との差分を示す信号（電流）をアナログデジタル変換する。
【0029】
本実施形態においてΔΣ型のアナログデジタル変換回路である変換回路６０は、第１積分器、第２積分器、量子化器３７０、デシメーションフィルタ３８０を含む。変換回路６０において、第１積分器は、積分容量３２０によって構成されている。第２積分器は、電圧を電流に変換するＧｍセル３３０および積分容量３６０によって構成されている。第１積分器の入力ノードには、電流源３００およびスイッチ３１０を含むデジタルアナログ変換器３０５が接続されている。デジタルアナログ変換器３０５は、第２積分器および量子化器３７０を介したデジタル信号に応じて第１積分器への電流を制御する。第２積分器の入力ノードには、電流源３４０およびスイッチ３５０を含むデジタルアナログ変換器３４５が接続されている。デジタルアナログ変換器３４５は、第２積分器の出力として、量子化器３７０で量子化した結果に応じて、第２積分器の電流を制御する。
【0030】
変換回路６０では、量子化器３７０で前の量子化値を、デジタルアナログ変換器３０５、３４５を通して、第２積分器および第１積分器にフィードバックする動作が行われる。このように、前の量子化値をデジタルアナログ変換器３０５、３４５にフィードバックしながら積分器を２回通すことによって２次のノイズシェーピング特性を得ることができる。さらに、量子化器３７０の後段に配されているデシメーションフィルタ３８０によって高域ノイズを除去することで、高い精度でアナログデジタル変換出力を得ることができる。
【0031】
図４には、サンプルホールド回路２１０、２１１の各スイッチの動作例が示されている。図４には、画素１０の制御信号ＲＥＳ、ＴＸ、垂直信号線３０の電位、サンプルホールド回路２１０、２１１の各スイッチの制御信号Ｓｍｐ＿ｎ１、Ｓｍｐ＿ｎ２、Ｓｍｐａ＿ｎ、Ｈｌｄ＿ｎ、Ｈｌｄ＿ｎ１、Ｈｌｄ＿ｎ２、Ｓｍｐ＿ｓ１、Ｓｍｐ＿ｓ２、Ｓｍｐａ＿ｓ、Ｈｌｄ＿ｓ、Ｈｌｄ＿ｓ１、Ｈｌｄ＿ｓ２のそれぞれ波形が示されている。図４に示される波形において、それぞれの制御信号がハイレベルの間、対応するスイッチが導通状態になり、それぞれの制御信号がローレベルの間、対応するスイッチが非導通状態（オフ状態）になるとして説明する。また、図４では、着目する１つの画素１０（光電変換素子４００）の動作について説明するが、光電変換部５に配されたそれぞれの画素１０（光電変換素子４００）において、同様の動作が行われうる。その場合に、着目する画素１０（光電変換素子４００）と同じ行に配された画素１０（光電変換素子４００）において、同時に図４に示される動作が行われうる。また、着目する画素１０（光電変換素子４００）と同じ列に配された画素１０（光電変換素子４００）において、行ごとに順番に同様の動作が行われうる。
【0032】
時刻ｔ１～ｔ２において、図２に示される制御信号ＲＥＳがハイレベルになりリセットトランジスタ４５５がオン状態になることによって、フローティングディフュージョンであるノード４２０がリセットされる。ノード４２０がリセットされたことに応じて、垂直信号線３０の電位は、リセット信号のレベルになる。また、時刻ｔ１で、制御信号Ｓｍｐ＿ｎ１、Ｓｍｐａ＿ｎがハイレベルになり、サンプルホールド回路２１０において、スイッチ１１０、１７０がオン状態になる。次いで、制御信号Ｓｍｐａ＿ｎがハイレベルからローレベルに遷移する時刻ｔ３で、リセット信号の電位Ｖｎがサンプリングされ、サンプルホールド回路２１０の容量素子１２０に蓄積される。次に、時刻ｔ４において、制御信号Ｓｍｐ＿ｎ１がハイレベルからローレベルへ遷移し、スイッチ１１０がオフ状態となり、容量素子１２０は、垂直信号線３０から切り離される。ここで、図４には示されていないが、光電変換素子４００は、時刻ｔ１よりも前にリセットされ、入射する光に応じた電荷を蓄積しているとして、以下の説明を行う。
【0033】
時刻ｔ５～ｔ６において、図２に示される制御信号ＴＸがハイレベルになり転送トランジスタ４１０がオン状態になることによって、光電変換素子４００からフローティングディフュージョンであるノード４２０へ電荷が転送される。ノード４２０の電位は、光電変換素子４００から転送された電荷の量に応じて低下する。それによって、垂直信号線３０の電位が低下し、第１データ信号のレベルになる。また、時刻ｔ５で、制御信号Ｓｍｐ＿ｓ１、Ｓｍｐａ＿ｓがハイレベルになり、サンプルホールド回路２１１において、スイッチ１１１、１７１がオン状態になる。次いで、制御信号Ｓｍｐａ＿ｓがハイレベルからローレベルに遷移する時刻ｔ７で、第１データ信号の電位Ｖｓ１がサンプリングされ、容量素子１２１に蓄積される。次に、時刻ｔ８において、制御信号Ｓｍｐ＿ｓ１がハイレベルからローレベルへ遷移し、スイッチ１１１がオフ状態になり、容量素子１２１は、垂直信号線３０から切り離される。
【0034】
ここで、時刻ｔ７でスイッチ１７１をオフ状態に遷移させる際のスイッチ１７１の両端に掛かる電圧は、垂直信号線３０の電位によらず常に略同一になる。そのため、スイッチオフに起因する電荷注入によって、容量素子１２１に蓄積されている第１データ信号の電位Ｖｓ１にゲイン成分の誤差が発生することを抑制できる。また、時刻ｔ８でスイッチ１１１をオフする際には、容量素子１２１の両端ともにハイインピーダンス状態になっているため、スイッチ１１１をオフする際の影響は生じ難い。このように、第１データ信号の電位Ｖｓ１へのゲイン誤差の抑制が可能になっている。
【0035】
上述の動作において、時刻ｔ５で、制御信号Ｓｍｐ＿ｎ２、Ｓｍｐａ＿ｎがハイレベルになり、サンプルホールド回路２１０においても、スイッチ１１３、１７０がオン状態になる。次いで、制御信号Ｓｍｐａ＿ｎがハイレベルからローレベルに遷移する時刻ｔ７で、第１データ信号の電位Ｖｓ１がサンプリングされ、容量素子１２３に蓄積される。次に、時刻ｔ８において、制御信号Ｓｍｐ＿ｎ１がハイレベルからローレベルへ遷移し、スイッチ１１３がオフ状態となり、容量素子１２３は、垂直信号線３０から切り離される。このように、本実施形態において、サンプルホールド回路２１０においても、容量素子１２３に第１データ信号の電位Ｖｓ１がサンプリングされる。
【0036】
時刻ｔ９～ｔ１０において、再び、図２に示される制御信号ＴＸがハイレベルになり転送トランジスタ４１０がオン状態になることによって、時刻ｔ６からｔ１０の間に光電変換素子４００で蓄積された電荷が、フローティングディフュージョンであるノード４２０にさらに転送される。ノード４２０の電位は、電荷の量に応じてさらに低下する。それによって、垂直信号線３０の電位がさらに低下し、第２データ信号のレベルになる。また、時刻ｔ９で、制御信号Ｓｍｐ＿ｓ２、Ｓｍｐａ＿ｓがハイレベルになり、サンプルホールド回路２１１において、スイッチ１１２、１７１がオン状態になる。次いで、制御信号Ｓｍｐａ＿ｓがハイレベルからローレベルに遷移する時刻ｔ１１で、第２データ信号の電位Ｖｓ２がサンプリングされ、容量素子１２２に蓄積される。次に、時刻ｔ１２において、制御信号Ｓｍｐ＿ｓ２がハイレベルからローレベルへ遷移し、スイッチ１１２がオフ状態になり、容量素子１２２は、垂直信号線３０から切り離される。
【0037】
ここで、時刻ｔ１１でスイッチ１７１をオフ状態に遷移させる際のスイッチ１７１の両端に掛かる電圧は、垂直信号線３０の電位によらず常に略同一になる。そのため、スイッチオフに起因する電荷注入によって、容量素子１２２に蓄積されている第２データ信号の電位Ｖｓ２にゲイン成分の誤差は発生しない。また、時刻ｔ１２でスイッチ１１２をオフする際には、容量素子１２２の両端ともにハイインピーダンス状態になっているため、スイッチ１１２をオフする際の影響は生じ難い。このように、第２データ信号の電位Ｖｓ２へのゲイン誤差の抑制が可能になっている。
【0038】
このように、サンプルホールド部５０は、光電変換素子４００からフローティングディフュージョンであるノード４２０に電荷の転送を行う第１転送動作の後、かつ、第１転送動作の後にノード４２０のリセットを行わずに同じ光電変換素子４００からノード４２０に電荷の転送を行う第２転送動作を行う前に、フローティングディフュージョンに転送された電荷に基づく第１データ信号をサンプルホールド回路２１０の容量素子１２３およびサンプルホールド回路２１１の容量素子１２１にサンプリングする。さらに、サンプルホールド部５０は、第２転送動作の後に、フローティングディフュージョンに転送された電荷に基づく第２データ信号をサンプルホールド回路２１１の容量素子１２２にサンプリングする。また、サンプルホールド部５０は、上述のように、フローティングディフュージョンとして機能するノード４２０がリセットされた際に、リセットされたノード４２０の電圧に応じたリセット信号をサンプルホールド回路２１０の容量素子１２０にサンプリングし保持する。
【0039】
次いで、時刻ｔ１３で、制御信号Ｈｌｄ＿ｎ１、Ｈｌｄ＿ｎがハイレベルになり、スイッチ１８０、１９０がオン状態になることによって、サンプルホールド回路２１０において、容量素子１２０がリセット信号の電位Ｖｎを出力する。また、同じ時刻ｔ１３において、制御信号Ｈｌｄ＿ｓ１、Ｈｌｄ＿ｓがハイレベルになり、スイッチ１８１、１９１がオン状態になることによって、サンプルホールド回路２１１において、容量素子１２１が第１データ信号の電位Ｖｓ１を出力する。
【0040】
上述したように、サンプルホールド回路２１０の出力端のリセット信号の電位Ｖｎとサンプルホールド回路２１１の出力端のデータ信号の電位Ｖｓ１との差分に応じた電流が、変換回路６０へと入力される。変換回路６０は、電位Ｖｎと電位Ｖｓ１との差分に応じた電流をアナログデジタル変換する。
【0041】
時刻ｔ１４で、制御信号Ｈｌｄ＿ｎ１がローレベルとなり、スイッチ１９０がオフ状態になった後に、時刻ｔ１５で、制御信号Ｈｌｄ＿ｎ２がハイレベルとなり、スイッチ１９３がオン状態になる。それによって、サンプルホールド回路２１０において、容量素子１２３が第１データ信号の電位Ｖｓ１を出力する。また、時刻ｔ１４で、制御信号Ｈｌｄ＿ｓ１がローレベルとなり、スイッチ１９１がオフ状態になった後に、時刻ｔ１５で、制御信号Ｈｌｄ＿ｓ２がハイレベルとなり、スイッチ１９２がオン状態になる。それによって、サンプルホールド回路２１１において、容量素子１２２が第２データ信号の電位Ｖｓ２を出力する。
【0042】
それによって、サンプルホールド回路２１０の出力端の第１データ信号の電位Ｖｓ１とサンプルホールド回路２１１の出力端の第２データ信号の電位Ｖｓ２との差分に応じた電流が、変換回路６０へと入力される。変換回路６０は、電位Ｖｓ１と電位Ｖｓ２との差分に応じた電流をアナログデジタル変換する。
【0043】
本実施形態において、リセット信号の電位Ｖｎと第１データ信号の電位Ｖｓ１との差分をアナログデジタル変換した結果から、時刻ｔ１よりも前に開始され時刻ｔ６に終了するまでの蓄積時間に光電変換素子４００で光の入射に応じて発生する電荷に基づく信号を得ることができる。また、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１の差分をアナログデジタル変換した結果から、時刻ｔ６～ｔ１０の蓄積時間に光電変換素子４００で光の入射に応じて発生する電荷に基づく信号を得ることができる。
【0044】
本実施形態において、リセット信号とデータ信号との差分だけでなく、入射した光に応じて生成された電荷にそれぞれ基づく第１データ信号と第２データ信号との差分に応じた信号が得られる。このように、データ信号同士の差分を取得し、データ信号同士の差分に基づくＡＤ変換を行うことによって、例えば、上述したように蓄積時間が異なる２つの信号の読み出しを行うことが可能である。蓄積時間が異なる信号は、例えば、ハイダイナミックレンジ（ＨＤＲ）撮像などに用いられてもよく、光電変換装置１０００の高機能化が可能になる。
【0045】
また、上述のように、２つのデータ信号の電位Ｖｓ１、Ｖｓ２のゲイン誤差を抑制することが可能である。さらに、容量素子１２１と容量素子１２２とが、１つのサンプルホールド回路２１１に配され、反転増幅器２２１を共有することによって、動作時の電力を増加させることなく、２つのデータ信号の電位Ｖｓ１、Ｖｓ２を読み出すことが可能となる。同様に、容量素子１２０と容量素子１２３とが、１つのサンプルホールド回路２１０に配され、反転増幅器２２０を共有することによって、動作時の電力を増加させることなく、リセット信号の電位Ｖｎと第１データ信号の電位Ｖｓ１とを読み出すことが可能となる。また、サンプルホールド回路２１０が容量素子１２０、１２３を備えることによって、２つの容量素子１２１、１２２にサンプリングされた２つのデータ信号の電位Ｖｓ１、Ｖｓ２の双方についてＣＤＳを行うことが可能となっている。
【0046】
また、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１の差分信号に対してアナログデジタル変換を行うことでノイズが低減されうる。例えば、第２データ信号の電位Ｖｓ２、第１データ信号の電位Ｖｓ１の各々をアナログデジタル変換してから差分を取得する場合に、アナログデジタル変換に起因して発生するノイズが√２倍になってしまう。換言すると、本実施形態では、アナログデジタル変換後に差分を取得する場合と比べて、アナログデジタル変換に起因するノイズが、１／√２に低減される。
【0047】
さらに、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１との差分値に対してアナログデジタル変換を行うことによって、光電変換装置１０００で消費される電力の低減が可能になる。第２データ信号の電位Ｖｓ２の信号振幅は、第１データ信号の電位Ｖｓ１の信号振幅より大きい。そのため、例えば、第２データ信号の電位Ｖｓ２とリセット信号の電位Ｖｎとの差分をアナログデジタル変換する場合、抵抗素子２４０の両端に掛かる電圧が大きくなり、また、変換回路６０へ入力される電流が大きくなる。その場合、例えば、電流源３００の電流値を大きくする必要があるため、消費電力が大きくなってしまう。一方、本実施形態において、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１との差分は、第２データ信号の電位Ｖｓ２とリセット信号の電位Ｖｎとの差分よりも小さい。そのため、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１との差分値を読み出す際に、抵抗素子２４０の両端に掛かる電圧は小さくなり、変換回路６０へ入力される電流が小さくなる。そのため、電流源３００の電流値を小さくことが可能となり、光電変換装置１０００において、消費電力を低減することが可能となる。
【0048】
また、２つのデータ信号の電位Ｖｓ１、Ｖｓ２に対して共通の抵抗素子２４０を用いてゲインが掛かる。それによって、温度やプロセスばらつきに対するゲイン変動が、２つのデータ信号の電位Ｖｓ１、Ｖｓ２に対して同じ方向に連動しやすくなる。結果として、２つの異なる蓄積時間に対応する信号に、異なるばらつきが重畳することによるＨＤＲ画像の画質劣化が抑制可能になる。
【0049】
ここで、上述では、光電変換部５に配された複数の画素１０（光電変換素子４００）のうち１つの画素１０（光電変換素子４００）から得られた２つのデータ信号について差分値を取得してから、アナログデジタル変換することを説明した。しかしながら、上述の動作は、これに限られることはない。例えば、互いに異なる画素１０に配された光電変換素子４００から読み出したデータ信号同士で差分を取得してもよい。複数の光電変換素子４００は、それぞれ２つ以上の光電変換素子を含む複数の光電変換素子群を構成しうる。サンプルホールド部５０は、複数の光電変換素子群のそれぞれにおいて入射した光に応じて生成された電荷に基づく２つ以上のデータ信号を、複数の光電変換素子群のそれぞれの光電変換素子群ごとにサンプリングする。データ信号同士の差分を取得する１つの光電変換素子群を構成する光電変換素子４００が配された画素１０は、例えば、互いに隣り合う画素１０であってもよい。
【0050】
また、上述では、サンプルホールド回路２１０に２つの容量素子１２０、１２３が配され、サンプルホールド回路２１１に２つの容量素子１２１、１２２が配される構成を例に説明を行った。しかしながら、これに限られることはない。例えば、容量素子１２２、１２３が配されずに、容量素子１２０と容量素子１２１とに互いに隣り合う画素１０に配された光電変換素子４００から読み出したデータ信号を保持し、それらの差分信号をアナログデジタル変換してもよい。この場合に、例えば、エッジ検出用の信号を得ることが可能となる。そのような読み出しを行う場合であっても、上述のように、アナログデジタル変換に起因するノイズを１／√２に低減し、かつ、低電力での読み出しが可能になる。ただし、この場合は、画素１０のフローティングディフュージョンで発生するリセットノイズのキャンセルが難しい。そのため、リセットノイズに関しては、上述のように、同じフローティングディフュージョンに転送された信号同士で差分を取る方が抑制できる。
【0051】
図５は、図２に示される画素１０の変形例を示す図である。図６は、図５に示される画素１０を備える光電変換装置１０００の動作例を示すタイミング図である。以下、上述の図１～４を用いて説明した内容と異なる点を中心に説明し、同様であってもよい構成や動作などについては、適宜、説明を省略する。
【0052】
図５に示されるように、画素１０は、図２に示される構成に追加して、光電変換素子４０１、転送トランジスタ４１１をさらに含む。図５に示される構成おいて、画素１０は、光電変換素子４００と光電変換素子４０１とがノード４２０に接続される、所謂、フローティングディフュージョン共有画素となっている。２つの光電変換素子４００、４０１が、フローティングディフュージョンとして機能するノード４２０を共有する構成になっている。図５に示される画素１０は、例えば、縦方向にそれぞれ１つずつ光電変換素子を備える画素の２画素分に相当する画素ともいえる。
【0053】
ここで、画素１０に配された光電変換素子４００と光電変換素子４０１とは、１つのノード４２０を共有し、後述するようにデータ信号同士の差分を取得する光電変換素子群を構成する。光電変換部５には、複数の画素１０が配されている。そのため、光電変換部５には、光電変換素子４００、４０１によって構成される複数の光電変換素子群と、複数の光電変換素子群のそれぞれに対応するように複数のフローティングディフュージョンが配されているともいえる。
【0054】
光電変換素子４０１は、例えば、光電変換素子４００と同様にフォトダイオードでありうる。また、転送トランジスタ４１１は、転送トランジスタ４１０と同様の構成を備えうる。光電変換素子４０１の２つの主電極のうち一方の主電極は、グランド電位４５０に接続されている。光電変換素子４０１の２つの主電極のうち他方の主電極は、転送トランジスタ４１１を介してノード４２０に接続されている。転送トランジスタ４１０のゲート電極には、転送トランジスタ４１１のゲート電極に供給される制御信号ＴＸＢとの区別のために、上述の制御信号ＴＸに代わり、制御信号ＴＸＡが供給される。転送トランジスタ４１０、４１１のゲート電極には制御信号ＴＸＡ、ＴＸＢが供給され、転送トランジスタ４１０、４１１が制御信号ＴＸＡ、ＴＸＢに応じてオン状態になることによって、光電変換素子４００、４０１に蓄積された信号電荷がノード４２０に転送される。
【0055】
次いで、図６に示されるタイミング図を用いて、図５に示される画素１０を備える光電変換装置１０００の動作例のうち、上述の図４に示される動作例との異なる部分を中心に説明する。図４の説明と同様に、着目する１つの光電変換素子群（画素１０、光電変換素子４００、４０１）の動作について説明するが、光電変換部５に配されたそれぞれの光電変換素子群（画素１０、光電変換素子４００、４０１）において、同様の動作が行われうる。その場合に、着目する光電変換素子群（画素１０、光電変換素子４００、４０１）と同じ行に配された光電変換素子群（画素１０、光電変換素子４００、４０１）において、同時に図４に示される動作が行われうる。また、着目する光電変換素子群（画素１０、光電変換素子４００、４０１）と同じ列に配された光電変換素子群（画素１０、光電変換素子４００、４０１）において、行ごとに順番に同様の動作が行われうる。
【0056】
時刻ｔ５～ｔ６において、図５に示される制御信号ＴＸＡがハイレベルになり転送トランジスタ４１０がオン状態になることによって、光電変換素子４００からフローティングディフュージョンであるノード４２０へ電荷が転送される。時刻ｔ５～ｔ８の期間において、上述と同様に、光電変換素子４００の電荷に基づく第１データ信号が、図３に示されるサンプルホールド回路２１１の容量素子１２１およびサンプルホールド回路２１０の容量素子１２３にサンプリングされ保持される。
【0057】
時刻ｔ９～ｔ１０において、図５に示される制御信号ＴＸＢがハイレベルになり転送トランジスタ４１１がオン状態になることによって、光電変換素子４０１からフローティングディフュージョンであるノード４２０へ電荷が転送される。時刻ｔ９～ｔ１２の期間において、光電変換素子４００および光電変換素子４０１の電荷に基づく第２データ信号が、図３に示されるサンプルホールド回路２１１の容量素子１２２にサンプリングされ保持される。
【0058】
このように、サンプルホールド部５０は、光電変換素子４００からフローティングディフュージョンであるノード４２０に電荷の転送を行う第１転送動作の後、かつ、第１転送動作の後にノード４２０のリセットを行わずに同じ光電変換素子４０１からノード４２０に電荷の転送を行う第２転送動作を行う前に、光電変換素子４００からフローティングディフュージョンに転送された電荷に基づく第１データ信号をサンプルホールド回路２１０の容量素子１２３およびサンプルホールド回路２１１の容量素子１２１にサンプリングする。さらに、サンプルホールド部５０は、第２転送動作の後に、光電変換素子４００および光電変換素子４０１からフローティングディフュージョンに転送された電荷に基づく第２データ信号をサンプルホールド回路２１１の容量素子１２２にサンプリングする。また、サンプルホールド部５０は、上述と同様に、フローティングディフュージョンとして機能するノード４２０がリセットされた際に、リセットされたノード４２０の電圧に応じたリセット信号をサンプルホールド回路２１０の容量素子１２０にサンプリングし保持する。
【0059】
時刻ｔ１３以降で、上述と同様に、第１データ信号の電位Ｖｓ１とリセット信号の電位Ｖｎとの差分値が、変換回路６０によってアナログデジタル変換される。また、第２データ信号の電位Ｖｓ２と第１データ信号の電位Ｖｓ１の差分値が、変換回路６０によってアナログデジタル変換される。それによって、光電変換素子４００、４０１のそれぞれで入射した光に応じて生成された電荷に基づくデジタル信号を得ることが可能になる。以上のような動作によって、１つの画素１０から信号を読み出す単位読み出し期間中に、２行分の光電変換素子４００、４０１から信号を読み出すことが可能になり、信号読み出しの高速化が可能になる。また、図４に示される動作と同様に、データ信号同士の差分処理の後に差分信号（差分値）のアナログデジタル変換を行うことによって、低ノイズかつ低電力で信号を読み出すことが可能になる。
【0060】
図５に示される構成、および、図６に示される動作において、光電変換素子４００に対応するマイクロレンズと光電変換素子４０１に対応するマイクロレンズとが、別々に配されていてもよい。それによって、上述のように、データ信号（画像信号とも呼ばれうる。）を読み出す際の高速化が可能になる。しかしながら、これに限られることはなく、光電変換素子４００と光電変換素子４０１とは、マイクロレンズを共有していてもよい。光電変換素子４００、４０１は、例えば、同じマイクロレンズの下に形成された一対のフォトダイオードであってもよく、画素１０は、位相差検出用の画素を構成していてもよい。この場合、上述の読出動作によって、オートフォーカス（ＡＦ）用の信号を高速、低ノイズかつ低電力で読み出すことが可能になる。
【0061】
また、例えば、光電変換素子４００と光電変換素子４０１とが、入射する光に対する感度が互いに異なっていてもよい。例えば、光電変換素子４００、４０１は、感度を異ならせるために、光が入射する面積が互いに異なるフォトダイオードであってもよい。それによって、上述のＨＤＲ撮像が可能になる。
【0062】
また、光電変換装置１０００の形態は、上述した形態に限られることはない。例えば、入射光を受ける光電変換部５において、複数の垂直信号線３０が、１つの画素列に対して配されていてもよい。その場合に、画素１０に、１つの画素列に対応して配された複数の垂直信号線３０のうち信号を出力する垂直信号線３０を選択するために、複数の選択トランジスタ４４０が配されていてもよい。また、例えば、１つの画素列に配された画素１０のうち一部が１つの垂直信号線３０に接続され、１つの画素列に配された画素１０のうち他の一部が別の垂直信号線３０に接続されていてもよい。また、光電変換装置１０００に、サンプルホールド回路２１０、２１１が設けられていない構成としてもよい。この場合に、複数の垂直信号線３０のそれぞれに出力された信号の差に対応する信号が、変換回路６０に入力されるようにしてもよい。この差を得る対象の複数の垂直信号線３０は、１列の画素１０に対応して配された複数の垂直信号線３０であってもよい。この場合には、複数行の画素１０の信号差に対応する信号を得ることができる。また、差を得る対象の複数の垂直信号線３０は、第１列の画素１０に対応して配された垂直信号線３０と、別の第２列の画素１０に対応して配された垂直信号線３０であってもよい。この場合に、複数列の画素１０の信号差に対応する信号を得ることができる。つまり、入射光に基づいて光電変換部５が生成する信号電荷にそれぞれが対応する信号である２つの信号が、互いに異なる垂直信号線３０の間に配された差分回路として機能する抵抗素子２４０に入力されてもよい。
【0063】
また、上述したように、光電変換装置１０００において、画素基板１と回路基板２
とは、積層されていてもよい。また、図１に示される構成において、電流源４０、サンプルホールド部５０、変換回路６０、データ処理回路９０、出力部１００が、１つの回路基板２に配されているように記載されている。しかしながら、これに限られることはなく、回路基板２を構成する各要素が、複数の基板に分かれて配されていてもよい。例えば、回路基板２は、電流源４０およびサンプルホールド部５０を備える基板と、変換回路６０、データ処理回路９０および出力部１００を備える基板と、が積層されていてもよい。回路基板２は、それぞれの構成が適宜、分散して配された３層以上の積層基板であってもよい。一方で、例えば、画素基板１と回路基板２とは、１つの基板上に配されていてもよい。光電変換装置１０００に求められる仕様などに応じて、適宜、配置されればよい。また、光電変換装置１０００の構成が、積層された３つ以上の基板に分かれて配置されていてもよい。
とは、積層されていてもよい。また、図１に示される構成において、電流源４０、サンプルホールド部５０、変換回路６０、データ処理回路９０、出力部１００が、１つの回路基板２に配されているように記載されている。しかしながら、これに限られることはなく、回路基板２を構成する各要素が、複数の基板に分かれて配されていてもよい。例えば、回路基板２は、電流源４０およびサンプルホールド部５０を備える基板と、変換回路６０、データ処理回路９０および出力部１００を備える基板と、が積層されていてもよい。回路基板２は、それぞれの構成が適宜、分散して配された３層以上の積層基板であってもよい。一方で、例えば、画素基板１と回路基板２とは、１つの基板上に配されていてもよい。光電変換装置１０００に求められる仕様などに応じて、適宜、配置されればよい。また、光電変換装置１０００の構成が、積層された３つ以上の基板に分かれて配置されていてもよい。
【0064】
上述の実施形態に係る光電変換装置１０００の応用例を以下に説明する。図７は、光電変換装置１０００を搭載した電子機器ＥＱＰの模式図である。図７は、電子機器ＥＱＰの一例としてカメラを示している。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータや、スマートフォンなどの携帯端末）も含まれる。
【0065】
光電変換装置１０００は、光電変換部５が設けられた積層構造の半導体チップでありうる。光電変換装置１０００は、図７に示されるように、半導体パッケージＰＫＧに収容されている。パッケージＰＫＧは、光電変換装置１０００が固定された基体と、光電変換装置１０００に対向するガラスなどの蓋体と、基体に設けられた端子と光電変換装置１０００に設けられた端子とを接続するボンディングワイヤやバンプなどの導電性の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備えていてもよい。
【0066】
光学系ＯＰＴは、光電変換装置１０００に結像するものであり、例えば、レンズやシャッタ、ミラーでありうる。制御装置ＣＴＲＬは、光電変換装置１０００の動作を制御するものであり、例えば、ＡＳＩＣなどの半導体デバイスでありうる。処理装置ＰＲＣＳは、光電変換装置１０００から出力された信号を処理するものであり、ＣＰＵやＡＳＩＣなどの半導体デバイスでありうる。表示装置ＤＳＰＬは、光電変換装置１０００で得られた画像データを表示する、ＥＬ表示装置や液晶表示装置でありうる。記憶装置ＭＭＲＹは、光電変換装置１０００で得られた画像データを記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリでありうる。機械装置ＭＣＨＮはモーターやエンジンなどの可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、光電変換装置１０００から出力された画像データを表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。このため、機器ＥＱＰは、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを備えていてもよい。
【0067】
光電変換装置１０００が組み込まれたカメラは、監視カメラや、自動車や鉄道車両、船舶、航空機あるいは産業用ロボットなどの輸送機器に搭載される車載カメラなどにも適用されうる。加えて、光電変換装置１０００が組み込まれたカメラは、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。
【0068】
本明細書の開示は、以下の光電変換装置、電子機器および基板を含む。
【0069】
（項目１）
入射光を受ける光電変換部と、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入植され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する光電変換装置。
入射光を受ける光電変換部と、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入植され、前記第１信号と前記第２信号との差分を示す第３信号を出力する差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する光電変換装置。
【0070】
（項目２）
前記光電変換部には、複数の光電変換素子が配され、
前記第１信号は、前記複数の光電変換素子の一部において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子の別の一部において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目１に記載の光電変換装置。
前記光電変換部には、複数の光電変換素子が配され、
前記第１信号は、前記複数の光電変換素子の一部において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子の別の一部において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目１に記載の光電変換装置。
【0071】
（項目３）
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子のうち着目する第１光電変換素子から前記複数のフローティングディフュージョンのうち前記第１光電変換素子に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第１光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項２に記載の光電変換装置。
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子のうち着目する第１光電変換素子から前記複数のフローティングディフュージョンのうち前記第１光電変換素子に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第１光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする請求項２に記載の光電変換装置。
【0072】
（項目４）
前記光電変換部には、複数の光電変換素子が配され、
前記複数の光電変換素子は、それぞれ２つ以上の光電変換素子を含む複数の光電変換素子群を構成し、
前記第１信号は、前記複数の光電変換素子群のうちの一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子群のうちの別の一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目１に記載の光電変換装置。
前記光電変換部には、複数の光電変換素子が配され、
前記複数の光電変換素子は、それぞれ２つ以上の光電変換素子を含む複数の光電変換素子群を構成し、
前記第１信号は、前記複数の光電変換素子群のうちの一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記複数の光電変換素子群のうちの別の一部の光電変換素子群において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目１に記載の光電変換装置。
【0073】
（項目５）
前記複数の光電変換素子群のそれぞれは、第１光電変換素子および第２光電変換素子を含み、
前記第１信号は、前記第１光電変換素子において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記第１光電変換素子において入射した光に応じて生成された電荷および前記第２光電変換素子において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目４に記載の光電変換装置。
前記複数の光電変換素子群のそれぞれは、第１光電変換素子および第２光電変換素子を含み、
前記第１信号は、前記第１光電変換素子において入射した光に応じて生成された電荷に基づく信号であり、
前記第２信号は、前記第１光電変換素子において入射した光に応じて生成された電荷および前記第２光電変換素子において入射した光に応じて生成された電荷に基づく信号であることを特徴とする項目４に記載の光電変換装置。
【0074】
（項目６）
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子群のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子群のうち着目する光電変換素子群の前記第１光電変換素子から前記複数のフローティングディフュージョンのうち前記着目する光電変換素子群に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第２光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする項目５に記載の光電変換装置。
前記第１信号および前記第２信号が入力されるとともに、前記第１信号および前記第２信号をそれぞれ保持するサンプルホールド部を備え、
前記サンプルホールド部の出力ノードは前記差分回路に電気的に接続されており、
前記光電変換部には、前記複数の光電変換素子群のそれぞれに対応するように複数のフローティングディフュージョンがさらに配され、
前記サンプルホールド部は、
前記複数の光電変換素子群のうち着目する光電変換素子群の前記第１光電変換素子から前記複数のフローティングディフュージョンのうち前記着目する光電変換素子群に対応する第１フローティングディフュージョンに電荷の転送を行う第１転送動作の後、かつ、前記第１転送動作の後に前記第１フローティングディフュージョンのリセットを行わずに前記第２光電変換素子から前記第１フローティングディフュージョンに電荷の転送を行う第２転送動作を行う前に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第１信号をサンプリングし、
前記第２転送動作の後に、前記第１フローティングディフュージョンに転送された電荷に基づく前記第２信号をサンプリングすることを特徴とする項目５に記載の光電変換装置。
【0075】
（項目７）
前記第１光電変換素子と前記第２光電変換素子とが、マイクロレンズを共有していることを特徴とする項目６に記載の光電変換装置。
前記第１光電変換素子と前記第２光電変換素子とが、マイクロレンズを共有していることを特徴とする項目６に記載の光電変換装置。
【0076】
（項目８）
前記第１光電変換素子と前記第２光電変換素子とが、入射する光に対する感度が互いに異なっていることを特徴とする項目６に記載の光電変換装置。
前記第１光電変換素子と前記第２光電変換素子とが、入射する光に対する感度が互いに異なっていることを特徴とする項目６に記載の光電変換装置。
【0077】
（項目９）
前記サンプルホールド部は、前記第１フローティングディフュージョンがリセットされた際に第４信号をサンプリングし、
前記変換回路は、前記差分回路によって出力された前記第１信号と前記第４信号との差分を示す第５信号をさらにアナログデジタル変換することを特徴とする項目３および６乃至８の何れか１項目に記載の光電変換装置。
前記サンプルホールド部は、前記第１フローティングディフュージョンがリセットされた際に第４信号をサンプリングし、
前記変換回路は、前記差分回路によって出力された前記第１信号と前記第４信号との差分を示す第５信号をさらにアナログデジタル変換することを特徴とする項目３および６乃至８の何れか１項目に記載の光電変換装置。
【0078】
（項目１０）
前記サンプルホールド部は、第１容量素子、第２容量素子、および、前記第１容量素子および前記第２容量素子によって共有される出力用の増幅器を含む第１サンプルホールド回路と、第３容量素子、第４容量素子、および、前記第３容量素子および前記第４容量素子によって共有される出力用の増幅器を含む第２サンプルホールド回路と、を備え、
前記第１容量素子および前記第３容量素子に、前記第１信号が保持され、
前記第４容量素子に、前記第２信号が保持され、
前記第２容量素子に、前記第４信号が保持され、
前記差分回路は、前記第１容量素子に保持された前記第１信号と前記第４容量素子に保持された前記第２信号とから前記第３信号を生成することを特徴とする項目９に記載の光電変換装置。
前記サンプルホールド部は、第１容量素子、第２容量素子、および、前記第１容量素子および前記第２容量素子によって共有される出力用の増幅器を含む第１サンプルホールド回路と、第３容量素子、第４容量素子、および、前記第３容量素子および前記第４容量素子によって共有される出力用の増幅器を含む第２サンプルホールド回路と、を備え、
前記第１容量素子および前記第３容量素子に、前記第１信号が保持され、
前記第４容量素子に、前記第２信号が保持され、
前記第２容量素子に、前記第４信号が保持され、
前記差分回路は、前記第１容量素子に保持された前記第１信号と前記第４容量素子に保持された前記第２信号とから前記第３信号を生成することを特徴とする項目９に記載の光電変換装置。
【0079】
（項目１１）
前記差分回路は、前記第３容量素子に保持された前記第１信号と前記第２容量素子に保持された前記第４信号とから前記第５信号を生成することを特徴とする項目１０に記載の光電変換装置。
前記差分回路は、前記第３容量素子に保持された前記第１信号と前記第２容量素子に保持された前記第４信号とから前記第５信号を生成することを特徴とする項目１０に記載の光電変換装置。
【0080】
（項目１２）
前記差分回路は、前記第１信号と前記第２信号との信号電圧の差分に応じた電流を前記第３信号として生成することを特徴とする項目１乃至１１の何れか１項目に記載の光電変換装置。
前記差分回路は、前記第１信号と前記第２信号との信号電圧の差分に応じた電流を前記第３信号として生成することを特徴とする項目１乃至１１の何れか１項目に記載の光電変換装置。
【0081】
（項目１３）
前記変換回路が、ΔΣ型アナログデジタル変換回路を含むことを特徴とする項目１乃至１２の何れか１項目に記載の光電変換装置。
前記変換回路が、ΔΣ型アナログデジタル変換回路を含むことを特徴とする項目１乃至１２の何れか１項目に記載の光電変換装置。
【0082】
（項目１４）
項目１乃至１３の何れか１項目に記載の光電変換装置と、
前記光電変換装置の動作を制御する制御装置と、
を備えることを特徴とする電子機器。
項目１乃至１３の何れか１項目に記載の光電変換装置と、
前記光電変換装置の動作を制御する制御装置と、
を備えることを特徴とする電子機器。
【0083】
（項目１５）
入射光を受ける光電変換部が設けられた基板に積層される基板であって、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力するための差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する基板。
入射光を受ける光電変換部が設けられた基板に積層される基板であって、
前記入射光に基づいて前記光電変換部が生成する信号電荷にそれぞれが対応する信号である第１信号および第２信号が入力され、前記第１信号と前記第２信号との差分を示す第３信号を出力するための差分回路と、
前記第３信号をアナログデジタル変換するオーバーサンプリング型の変換回路と、
を備えることを特徴する基板。
【0084】
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
【符号の説明】
【0085】
５：光電変換部、５０：サンプルホールド部、６０：変換回路、４００：光電変換素子、１０００：光電変換装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】