特開 2024-171384 保護リレーシステム、および保護リレー装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024171384

(43)【公開日】2024-12-12

(54)【発明の名称】保護リレーシステム、および保護リレー装置

(51)【国際特許分類】

   H02H 3/28 20060101AFI20241205BHJP

【ＦＩ】

H02H3/28 W

【審査請求】有

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023088351

(22)【出願日】2023-05-30

(11)【特許番号】

(45)【特許公報発行日】2024-08-30

(71)【出願人】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】伊藤 有紀美

(72)【発明者】

【氏名】加曽利 明彦

(57)【要約】

【課題】簡易な構成により、送電線の両端でのサンプリング同期を精度よく実現することが可能な保護リレーシステムを提供する。
【解決手段】保護リレーシステムは、送電線の第１端側に設けられた第１保護リレー装置と、送電線の第２端側に設けられた第２保護リレー装置とを備える。第１保護リレー装置は、第１母線の３相電圧の入力を受け付ける入力部と、第２母線の３相電圧を第２保護リレー装置から受信する受信部と、第１母線の３相電圧に基づいて第１正相電圧を生成し、第２母線の３相電圧に基づいて第２正相電圧を生成する正相電圧生成部と、第１正相電圧の位相と第２正相電圧の位相との第１位相差を算出する位相差算出部と、第１位相差に基づいて、第１保護リレー装置の第１サンプリングタイミングを第２保護リレー装置の第２サンプリングタイミングに同期させる同期制御部とを含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

送電線の第１端側に設けられた第１保護リレー装置と、
前記送電線の第２端側に設けられた第２保護リレー装置とを備え、
前記第１保護リレー装置は、
前記第１端側に設けられた第１母線の３相電圧の入力を受け付ける入力部と、
前記第２端側に設けられた第２母線の３相電圧を前記第２保護リレー装置から受信する受信部と、
前記第１母線の３相電圧に基づいて第１正相電圧を生成し、前記第２母線の３相電圧に基づいて第２正相電圧を生成する正相電圧生成部と、
前記第１正相電圧の位相と前記第２正相電圧の位相との第１位相差を算出する位相差算出部と、
前記第１位相差に基づいて、前記第１保護リレー装置の第１サンプリングタイミングを前記第２保護リレー装置の第２サンプリングタイミングに同期させる同期制御部とを含む、保護リレーシステム。

【請求項2】

前記入力部は、前記送電線の前記第１端の３相電流の入力を受け付け、
前記受信部は、前記送電線の前記第２端の３相電流を前記第２保護リレー装置から受信し、
前記第１保護リレー装置は、
前記第１サンプリングタイミングでサンプリングされた前記第１端の３相電流と、前記第２サンプリングタイミングでサンプリングされた前記第２端の３相電流とを用いてリレー演算を実行するリレー演算部と、
前記リレー演算部の演算結果に基づいて、前記送電線を保護するための信号を出力する出力制御部とをさらに含む、請求項１に記載の保護リレーシステム。

【請求項3】

前記リレー演算部は、第１差動リレーを含み、
前記第１差動リレーは、
前記第１端の第１相電流と前記第２端の第１相電流とに基づいて、第１相における第１差動量および第１抑制量を算出し、
前記第１差動量および前記第１抑制量に基づいて、第１差動リレー演算を実行する、請求項２に記載の保護リレーシステム。

【請求項4】

前記第１差動リレーは、
前記第１正相電圧の位相に対して前記第１端の第１相電流の位相が遅れており、かつ前記第２正相電圧の位相に対して前記第２端の第１相電流の位相が遅れている場合、前記第１端の第１相電流の実効値に正の符号を付加した第１の値と、前記第２端の第１相電流の実効値に正の符号を付加した第２の値との加算値を前記第１差動量として算出し、
前記第１端の第１相電流と前記第２端の第１相電流とのスカラー和を前記第１抑制量として算出する、請求項３に記載の保護リレーシステム。

【請求項5】

前記第１差動リレーは、前記第１正相電圧の位相に対して前記第１端の第１相電流の位相が遅れており、かつ前記第２正相電圧の位相に対して前記第２端の第１相電流の位相が進んでいる場合、前記第１の値と、前記第２端の第１相電流の実効値に負の符号を付加した第３の値との加算値を前記第１差動量として算出する、請求項４に記載の保護リレーシステム。

【請求項6】

前記リレー演算部は、第２差動リレーを含み、
前記第２差動リレーは、
前記第１端の第１零相電流と、前記第２端の第２零相電流とに基づいて、第２差動量および第２抑制量を算出し、
前記第２差動量および前記第２抑制量に基づいて、第２差動リレー演算を実行する、請求項２～請求項５のいずれか１項に記載の保護リレーシステム。

【請求項7】

前記第２差動リレーは、
前記第１零相電流と前記第２零相電流とのスカラー和を前記第２抑制量として算出し、
前記第１母線の第１零相電圧の位相と、前記第２母線の第２零相電圧の位相との第２位相差を算出し、
前記第２位相差に基づいて、前記第１零相電流および前記第２零相電流の少なくとも一方を補正し、
補正された前記第１零相電流と前記第２零相電流とのベクトル和を前記第２差動量として算出する、請求項６に記載の保護リレーシステム。

【請求項8】

送電線の第１端側に設けられた保護リレー装置であって、
前記第１端側に設けられた第１母線の３相電圧の入力を受け付ける入力部と、
前記送電線の第２端側に設けられた第２母線の３相電圧を、前記第２端側に設けられた他の保護リレー装置から受信する受信部と、
前記第１母線の３相電圧に基づいて第１正相電圧を生成し、前記第２母線の３相電圧に基づいて第２正相電圧を生成する正相電圧生成部と、
前記第１正相電圧の位相と前記第２正相電圧の位相との第１位相差を算出する位相差算出部と、
前記第１位相差に基づいて、前記保護リレー装置の第１サンプリングタイミングを前記他の保護リレー装置の第２サンプリングタイミングに同期させる同期制御部とを備える、保護リレー装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、保護リレーシステム、および保護リレー装置に関する。

【背景技術】

【0002】

従来、電力系統における送電線を保護する電流差動リレー装置が知られている。電流差動リレー装置は、送電線の保護区間の両端に設けられる。各電流差動リレー装置は、自端に設置された電流変成器から電流値を取り込み、取り込んだ電流値を互いに伝送路を経由して伝送し合う。そして、各電流差動リレー装置は、送電線の両端の電流値の差動電流に基づいて送電線内の事故を検出する。その際、送電線の両端での電流のサンプリングタイミングの同期を行なうことにより正確な事故判定を実現している。

【0003】

例えば、従来のサンプリング同期方法では、各電流差動リレーは、自端の電流データを相手端に伝送する際に、送信データに送信タイミング情報を組み込む。そして、各電流差動リレーは、送信タイミング情報を相手端に送信してから、相手端の送信タイミング情報を受信するまでの時間を計測する。各電流差動リレーは、計測した時間を互いに送信し合い、この時間が互いに等しくなるようにサンプリングタイミングを調整する。

【0004】

この方法によって正確にサンプリング同期を行なうためには、自端から相手端への伝送時間と相手端から自端への伝送時間とが等しいという条件が必要である。しかし、汎用の通信機器を用いて伝送すると、これら両方向の伝送時間には誤差がある場合がある。そのため、サンプリング同期に誤差が生じ、この同期誤差が電流差動リレー演算の誤差要因となる。

【0005】

これに関して、特開２０２０－８９０２３号公報（特許文献１）に係る送電線保護リレー装置は、電流の実効値を算出し、電流と基準電気量との位相差を算出する。送電線保護リレー装置は、他の送電線保護リレー装置において算出された電流の実効値と、他の送電線保護リレー装置において算出された電流と基準電気量との位相差とを受信する。送電線保護リレー装置は、算出した実効値および位相差と、受信した実効値および位相差とに基づいて、送電線に発生する事故の判定に用いられる指標値を算出する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２０－８９０２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１に係る送電線保護リレー装置は、上述した構成によりサンプリング同期技術を用いることなく精度よく差電流を算出することを検討している。しかしながら、特許文献１によると、離散フーリエ演算等を高速に実行して上記位相差を算出しなければならないため、複雑な処理を実行可能な高い演算処理能力を有する装置が必要となる。

【0008】

本開示のある局面における目的は、簡易な構成により、送電線の両端でのサンプリング同期を精度よく実現することが可能な保護リレーシステム、および保護リレー装置を提供することである。

【課題を解決するための手段】

【0009】

ある実施の形態に従う保護リレーシステムは、送電線の第１端側に設けられた第１保護リレー装置と、送電線の第２端側に設けられた第２保護リレー装置とを備える。第１保護リレー装置は、第１端側に設けられた第１母線の３相電圧の入力を受け付ける入力部と、第２端側に設けられた第２母線の３相電圧を第２保護リレー装置から受信する受信部と、第１母線の３相電圧に基づいて第１正相電圧を生成し、第２母線の３相電圧に基づいて第２正相電圧を生成する正相電圧生成部と、第１正相電圧の位相と第２正相電圧の位相との第１位相差を算出する位相差算出部と、第１位相差に基づいて、第１保護リレー装置の第１サンプリングタイミングを第２保護リレー装置の第２サンプリングタイミングに同期させる同期制御部とを含む。

【0010】

他の実施の形態に従うと、送電線の第１端側に設けられた保護リレー装置が提供される。保護リレー装置は、第１端側に設けられた第１母線の３相電圧の入力を受け付ける入力部と、送電線の第２端側に設けられた第２母線の３相電圧を、第２端側に設けられた他の保護リレー装置から受信する受信部と、第１母線の３相電圧に基づいて第１正相電圧を生成し、第２母線の３相電圧に基づいて第２正相電圧を生成する正相電圧生成部と、第１正相電圧の位相と第２正相電圧の位相との第１位相差を算出する位相差算出部と、第１位相差に基づいて、保護リレー装置の第１サンプリングタイミングを他の保護リレー装置の第２サンプリングタイミングに同期させる同期制御部とを備える。

【発明の効果】

【0011】

本開示によると、簡易な構成により、送電線の両端でのサンプリング同期を精度よく実現することが可能となる。

【図面の簡単な説明】

【0012】

【図1】保護リレーシステムの構成例を示す図である。

【図2】保護リレー装置のハードウェア構成の一例を示す図である。

【図3】保護リレー装置の機能構成の一例を示す図である。

【図4】各正相電圧の位相差の例を示す図である。

【図5】サンプリングタイミングが調整される様子を示す図である。

【図6】本実施の形態に従うリレー演算部の機能構成の一例を示す図である。

【図7】第１差動リレーの特性図である。

【図8】第２差動リレーの特性図である。

【図9】本実施の形態の変形例に従うリレー演算部の機能構成の一例を示す図である。

【図10】本実施の形態の変形例に従う第１差動リレーによる差動量の算出方式を説明するための図である。

【図11】本実施の形態の変形例に従う第２差動リレーの差動量の算出方式を説明するための図である。

【発明を実施するための形態】

【0013】

以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

【0014】

＜全体構成＞
図１は、保護リレーシステム１０００の構成例を示す図である。図１を参照して、保護リレーシステム１０００は、電流差動リレー装置としての保護リレー装置１００Ａ，１００Ｂを用いて、２電気所間の送電線を保護するためのシステムである。

【0015】

保護リレーシステム１０００は、電気所１Ａと、電気所１Ｂと、電気所１Ａおよび電気所１Ｂ間を接続する送電線ＴＬと、伝送路８０とを含む。電気所１Ａは、送電線ＴＬのＡ端に設けられ、電気所１Ｂは送電線ＴＬのＢ端に設けられる。Ａ端の遠方には背後電源５Ａが設けられ、Ｂ端の遠方には背後電源５Ｂが設けられる。なお、送電線ＴＬは３相送電線であるが図１では図解を容易にするために１本の線で示している。

【0016】

伝送路８０は、ＰＣＭ（Pulse Code Modulation）伝送方式を採用した電力専用通信ネットワークであってもよいし、パケット通信の伝送形態を採用するＩＰ網対応のネットワークであってもよい。

【0017】

電気所１Ａは、保護リレー装置１００Ａと、送電線ＴＬの事故時等に送電線ＴＬを電力系統から切り離す遮断器５０Ａと、送電線ＴＬのＡ端の電流情報を検出する電流変成器（ＣＴ：Current Transformer）６０Ａと、母線３Ａの電圧情報を検出する電圧変成器（ＶＴ：Voltage Transformer）７０Ａとを含む。電気所１Ｂは、保護リレー装置１００Ｂと、送電線ＴＬを電力系統から切り離す遮断器５０Ｂと、送電線ＴＬのＢ端の電流情報を検出するＣＴ６０Ｂと、母線３Ｂの電圧情報を検出するＶＴ７０Ｂとを含む。

【0018】

本明細書においては、保護リレー装置１００Ａ，１００Ｂを「保護リレー装置１００」とも総称し、ＣＴ６０Ａ，６０Ｂを「ＣＴ６０」とも総称し、ＶＴ７０Ａ，７０Ｂを「ＶＴ７０」とも総称する。また、電流および電圧を総称して電気量と称する場合がある。

【0019】

送電線ＴＬは、遮断器５０Ａを介して母線３Ａに接続され、遮断器５０Ｂを介して母線３Ｂに接続される。なお、母線３Ａは電気所１Ａの背後電源５Ａに接続され、母線３Ｂは電気所１Ｂの背後電源５Ｂに接続される。背後電源５Ａ，５Ｂは、例えば、３相交流電源である。

【0020】

ＣＴ６０Ａは、送電線ＴＬのＡ端の３相（例えば、Ｕ相、Ｖ相、Ｗ相）の電流Ｉａｕ，Ｉａｖ，Ｉａｗ（以下、「電流Ｉａ」とも総称する。）を検出して、保護リレー装置１００Ａに出力する。ＣＴ６０Ｂは、送電線ＴＬのＢ端の電流Ｉｂｕ，Ｉｂｖ，Ｉｂｗ（以下、「電流Ｉｂ」とも総称する。）を検出して、保護リレー装置１００Ｂに出力する。ＶＴ７０Ａは、母線３Ａの３相の電圧Ｖａｕ，Ｖａｖ，Ｖａｗ（以下、「電圧Ｖａ」とも総称する。）を検出して、保護リレー装置１００Ａに出力する。ＶＴ７０Ｂは、母線３Ｂの電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗ（以下、「電圧Ｖｂ」とも総称する。）を検出して、保護リレー装置１００Ｂに出力する。

【0021】

保護リレー装置１００Ａ，１００Ｂは、典型的には、比率差動方式を採用するディジタル形の電流差動リレー装置である。保護リレー装置１００Ａは、ＣＴ６０Ａにより検出された各電流Ｉａ（すなわち、電流Ｉａｕ，Ｉａｖ，Ｉａｗ）およびＶＴ７０Ａにより検出された各電圧Ｖａ（すなわち、電圧Ｖａｕ，Ｖａｖ，Ｖａｗ）を取り込んで、各電流Ｉａおよび各電圧Ｖａをディジタル変換する。保護リレー装置１００Ａは、伝送路８０を介して、ディジタル変換された各電流Ｉａおよび各電圧Ｖａを保護リレー装置１００Ｂに送信する。保護リレー装置１００Ａは、保護リレー装置１００Ｂ側で取得され、ディジタル変換された各電流Ｉｂ（すなわち、電流Ｉｂｕ，Ｉｂｖ，Ｉｂｗ）および各電圧Ｖｂ（すなわち、電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗ）を、伝送路８０を介して受信する。

【0022】

保護リレー装置１００Ａは、自装置の電気量のサンプリングタイミングと、保護リレー装置１００Ｂの当該サンプリングタイミングとを一致させるサンプリング同期制御機能を有している。本実施の形態では、母線３Ａの電圧の位相と母線３Ｂの電圧の位相とが一致しているものとして、保護リレー装置１００Ａ，１００Ｂの各々のサンプリングタイミングが調整される。

【0023】

保護リレー装置１００Ａは、上記調整されたサンプリングタイミングに従ってサンプリングされた各電流Ｉａおよび各電流Ｉｂとに基づいて電流差動演算を実行し、送電線ＴＬの事故判定を行なう。保護リレー装置１００Ａは、電気所１Ａと電気所１Ｂ間の送電線ＴＬの保護区間内で発生した事故（すなわち、内部事故）を検出すると、遮断器５０Ａに対して開放指令（例えば、トリップ信号）を出力する。保護リレー装置１００Ｂでも保護リレー装置１００Ａと同様な処理が実行される。

【0024】

＜ハードウェア構成＞
図２は、保護リレー装置１００のハードウェア構成の一例を示す図である。図２を参照して、保護リレー装置１００は、ハードウェア構成として、補助変成器１０と、信号変換部２０と、演算処理部３０とを含む。

【0025】

補助変成器１０は、ＣＴ６０およびＶＴ７０からの電気量を取り込み、内部回路での信号処理に適した電圧信号に変換して出力する。信号変換部２０は、補助変成器１０から出力される電気量（すなわち、アナログ電気量）を取り込んでディジタルデータに変換する。具体的には、信号変換部２０は、フィルタ２１，２３と、サンプルホールド回路（図中のＳＨ回路に対応）２４，２５と、マルチプレクサ２６と、Ａ／Ｄ変換器２７とを含む。

【0026】

フィルタ２１，２３は、アナログフィルタであり、補助変成器１０から出力される電流および電圧の波形信号から高周波のノイズ成分を除去する。フィルタ２１，２３の出力は、サンプルホールド回路２４，２５にそれぞれ入力される。サンプルホールド回路２４，２５は、それぞれフィルタ２１，２３から出力される電流および電圧の波形信号を予め定められたサンプリング周期でサンプリングする。

【0027】

マルチプレクサ２６は、演算処理部３０から入力されるサンプリング信号に基づいて、サンプルホールド回路２４，２５から入力される波形信号を時系列で順次切り替えてＡ／Ｄ変換器２７に出力する。Ａ／Ｄ変換器２７は、マルチプレクサ２６から入力される波形信号をアナログデータからディジタルデータに変換する。Ａ／Ｄ変換器２７は、ディジタル変換した波形信号を演算処理部３０へ出力する。

【0028】

演算処理部３０は、マイクロコンピュータを主体として構成される。具体的には、演算処理部３０は、ＣＰＵ（Central Processing Unit）３２と、ＲＯＭ（Read Only Memory）３３と、ＲＡＭ（Random Access Memory）３４と、補助記憶装置３５と、ＤＯ（Digital output）回路３６と、ＤＩ（Digital input）回路３７と、ディスプレイ３８と、入力インターフェイス３９と、通信インターフェイス４０とを含む。これらはバス３１で結合されている。

【0029】

ＣＰＵ３２は、予めＲＯＭ３３に格納されたプログラムを読み出して実行することによって、保護リレー装置１００を制御する。揮発性メモリとしてのＲＡＭ３４および不揮発性メモリとしてのＲＯＭ３３は、ＣＰＵ３２の主記憶として用いられる。ＲＯＭ３３は、プログラムおよび信号処理用の設定値等を収納する。

【0030】

ＣＰＵ３２は、バス３１を介して、信号変換部２０からディジタルデータを取り込む。ＣＰＵ３２は、ＲＯＭ３３に格納されているプログラムに従って、取り込んだディジタルデータを用いて事故検出用のリレー演算を実行する。ＣＰＵ３２は、リレー演算結果に基づいて、事故の有無を判定する。

【0031】

ＣＰＵ３２は、事故を検出した場合（すなわち、事故が発生したと判定した場合）には、ＤＯ回路３６を介して、当該事故区間を電力系統から切り離すために遮断器５０に対して開放指令を出力する。

【0032】

補助記憶装置３５は、ＲＯＭ３３に比べて大容量の記憶装置であり、電気量データ、整定値等のデータ等を格納する。補助記憶装置３５は、例えば、フラッシュメモリ等により構成される。

【0033】

ＤＩ回路３７は、例えば、遮断器５０の開閉情報を示す信号であるディジタル入力信号を受ける。ＤＩ回路３７には、遮断器５０からのディジタル入力信号の他、図示しない断路器の開閉情報を示すディジタル入力信号が入力されてもよい。

【0034】

ディスプレイ３８は、例えば、液晶ディスプレイ等である。入力インターフェイス３９は、典型的には、各種ボタン等であり、保護リレー装置１００のユーザ（例えば、作業者）からの各種操作を受け付ける。通信インターフェイス４０は、保護リレー装置１００と他の保護リレー装置１００との間のデータ伝送を仲介する。

【0035】

なお、保護リレー装置１００の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）およびＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成してもよい。なお、保護リレー装置１００の少なくとも一部は、アナログ回路によって構成することもできる。

【0036】

＜機能構成＞
図３は、保護リレー装置１００の機能構成の一例を示す図である。図３を参照して、保護リレー装置１００Ａは、主な機能構成として、ディジタルフィルタ部１０１と、送信部１０２と、受信部１０４と、正相電圧生成部１０６と、位相差算出部１０８と、サンプリング同期制御部１１０と、サンプリング信号出力部１１２と、同期データ生成部１１４と、リレー演算部１２０と、出力制御部１５０とを含む。

【0037】

これらの機能は、例えば、保護リレー装置１００Ａの演算処理部３０におけるマイクロプロセッサ（例えば、ＣＰＵ３２）がメモリ（例えば、ＲＯＭ３３）に格納されたプログラムを実行することによって実現される。なお、これらの機能の一部または全部はハードウェアで実現されるように構成されていてもよい。保護リレー装置１００Ｂの機能構成は、保護リレー装置１００Ａの機能構成と同様である。

【0038】

ディジタルフィルタ部１０１は、Ａ／Ｄ変換器２７によってディジタルデータに変換された３相電流Ｉａｕ，Ｉａｖ，Ｉａｗおよび３相電圧Ｖａｕ，Ｖａｖ，Ｖａｗの入力を受け付け、各電流Ｉａおよび各電圧Ｖａの高調波成分および直流成分を除去し、基本周波数成分を抽出したデータを生成する。また、ディジタルフィルタ部１０１は、当該データを規定の周期（例えば、電気角３０°）毎にデータを間引いて、サンプリングをダウンコンバートさせたデータを生成する。

【0039】

送信部１０２は、伝送路８０を介して、ディジタルフィルタ部１０１から受け付けた各電流Ｉａおよび各電圧Ｖａを保護リレー装置１００Ｂに送信する。例えば、電気角３０°毎の各電流Ｉａおよび各電圧Ｖａのデータが送信される。

【0040】

受信部１０４は、伝送路８０を介して、保護リレー装置１００Ｂにおけるディジタルフィルタ部により生成された３相電流Ｉｂｕ，Ｉｂｖ，Ｉｂｗおよび３相電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗを保護リレー装置１００Ｂから受信する。例えば、電気角３０°毎の各電流Ｉｂおよび各電圧Ｖｂのデータが受信される。

【0041】

正相電圧生成部１０６は、母線３Ａの３相電圧Ｖａｕ，Ｖａｖ，Ｖａｗに基づいて正相電圧Ｖａ１を生成し、母線３Ｂの３相電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗに基づいて正相電圧Ｖｂ１を生成する。例えば、Ｕ相を基準とした場合の正相電圧Ｖａ１は式（１）で表わされ、Ｕ相を基準とした場合の正相電圧Ｖｂ１は式（２）で表わされる。式（１）および式（２）中の定数αは式（３）で表わされる。なお、「×」は掛け算記号である。

【0042】

Ｖａ１＝（Ｖａｕ＋α×Ｖａｖ＋α^２×Ｖａｗ）／３…（１）
Ｖｂ１＝（Ｖｂｕ＋α×Ｖｂｖ＋α^２×Ｖｂｗ）／３…（２）
α＝（－１＋ｊ×√３）／２…（３）
位相差算出部１０８は、正相電圧Ｖａ１の位相と正相電圧Ｖｂ１の位相との位相差φを算出する。位相差算出部１０８における位相差の計算には、任意の方法を用いることができる。例えば、正相電圧Ｖａ１，Ｖｂ１は、電気角３０°毎に生成される。この場合、正相電圧Ｖａ１の現時点の値（すなわち、現在値）および過去値（例えば、現時点よりも９０°前の値）と、正相電圧Ｖｂ１の現在値および過去値とを用いて算出される。

【0043】

サンプリング同期制御部１１０は、位相差φに基づいて、保護リレー装置１００Ａのサンプリングタイミングを保護リレー装置１００Ｂのサンプリングタイミングに同期させる。

【0044】

図４は、各正相電圧Ｖａ１，Ｖｂ１の位相差の例を示す図である。図４（ａ）は、正相電圧Ｖｂ１の時間変化を示す図である。図４（ｂ）は、サンプリングタイミング制御前の正相電圧Ｖａ１の時間変化を示す図である。図４（ｃ）は、サンプリングタイミング制御後の正相電圧Ｖａ１の時間変化を示す図である。図４の横軸では、サンプリングタイミング“０”～“１１”が示されている。ここでは、保護リレー装置１００Ａが従局（すなわち、スレーブ）であり、保護リレー装置１００Ｂが主局（すなわち、マスター）であるとする。

【0045】

図４（ａ）を参照すると、主局側において、サンプリングタイミング“０”のときの正相電圧Ｖｂ１の位相は３０°であることが示されている。一方、図４（ｂ）を参照すると、従局側において、サンプリングタイミング“０”のときの正相電圧Ｖａ１の位相は７５°であることが示されている。このことから、正相電圧Ｖａ１の位相が、正相電圧Ｖｂ１の位相よりも４５°だけ進んでいる。すなわち、保護リレー装置１００Ａのサンプリングタイミングが、保護リレー装置１００Ｂのサンプリングタイミングよりも位相差φ（ここでは、４５°）に相当する時間ｔだけ進んでいる。

【0046】

そこで、位相差φがゼロとなるように保護リレー装置１００Ａのサンプリングタイミングが補正される。これにより、図４（ｃ）に示すように、保護リレー装置１００Ａのサンプリングタイミング“０”の位相が３０°となり、これは、保護リレー装置１００Ｂのサンプリングタイミング“０”の位相（すなわち、３０°）と一致する。

【0047】

具体的には、サンプリング同期制御部１１０は、保護リレー装置１００Ａのサンプリングタイミングを位相差φに相当する時間ｔだけ遅れ方向に補正する。例えば、時間ｔは以下の式（４）により算出される。

【0048】

ｔ＝（φ／３６０°）×１サイクルの時間…（４）
交流周波数をｆとすると、１サイクルの時間は１／ｆ［ｓｅｃ］である。

【0049】

図５は、サンプリングタイミングが調整される様子を示す図である。図５を参照して、サンプリング同期制御部１１０は、従局（ここでは、保護リレー装置１００Ａ）のサンプリングタイミング（図中の「ＴＸ」に対応）を時間ｔだけ遅れ方向に補正する。これにより、従局および主局（ここでは、保護リレー装置１００Ｂ）のサンプリングタイミングが一致することがわかる。サンプリング信号出力部１１２は、サンプリング同期制御部１１０により補正されたサンプリングタイミングに従うサンプリング信号Ｓａを信号変換部２０のサンプルホールド回路２４，２５に出力する。

【0050】

再び、図３を参照して、同期データ生成部１１４は、受信したサンプリングタイミング「Ｘ」（例えば、「Ｘ」は、図４の「０」～「１１」のいずれか）の電流Ｉｂと同じサンプリングタイミング「Ｘ」の電流Ｉａを選択して、サンプリングタイミング「Ｘ」の電流Ｉａ，Ｉｂを同期データとして生成する。同様に、同期データ生成部１１４は、受信したサンプリングタイミング「Ｘ」の電圧Ｖｂと同じサンプリングタイミング「Ｘ」の電圧Ｖａを選択して、サンプリングタイミング「Ｘ」の電圧Ｖａ，Ｖｂを同期データとして生成する。

【0051】

上述した正相電圧生成部１０６、位相差算出部１０８、サンプリング同期制御部１１０、およびサンプリング信号出力部１１２の一連の処理により、保護リレー装置１００Ａのサンプリングタイミングは、保護リレー装置１００Ｂのサンプリングタイミングと一致するように調整されている。そのため、サンプリングタイミング「Ｘ」の電流Ｉａ，Ｉｂは同期した電流データであり、サンプリングタイミング「Ｘ」の電圧Ｖａ，Ｖｂは同期した電圧データであると言える。

【0052】

リレー演算部１２０は、保護リレー装置１００Ａのサンプリングタイミング（以下、「第１サンプリングタイミング」とも称する。）でサンプリングされたＡ端の３相電流Ｉａｕ，Ｉａｖ，Ｉａｗと、保護リレー装置１００Ｂのサンプリングタイミング（以下、「第２サンプリングタイミング」とも称する。）でサンプリングされたＢ端の３相電流Ｉｂｕ，Ｉｂｖ，Ｉｂｗとを用いてリレー演算を実行する。具体的には、リレー演算部１２０は、第１差動リレー１２１と、第２差動リレー１２２とを含む。典型的には、第１差動リレー１２１は短絡検出用の差動リレーであり、第２差動リレー１２２は地絡検出用の差動リレーである。

【0053】

図６は、本実施の形態に従うリレー演算部の機能構成の一例を示す図である。図６を参照して、図６（ａ）は、第１差動リレー１２１の機能構成の一例を示す図である。図６（ｂ）は、第２差動リレー１２２の機能構成の一例を示す図である。

【0054】

図６（ａ）を参照して、第１差動リレー１２１は、Ａ端の３相のうちの第１相（例えば、Ｕ相）の電流（例えば、Ｉａｕ）と、Ｂ端の第１相の電流（例えば、Ｉｂｕ）とに基づいて、第１相における差動量と抑制量を算出し、当該差動量および当該抑制量に基づいて、差動リレー演算を実行する。３相のうちの第２相（例えば、Ｖ相）および第３相（例えば、Ｗ相）についても同様である。具体的には、第１差動リレー１２１は、差動量算出部１３１と、抑制量算出部１３２と、差動演算部１３３とを含む。

【0055】

差動量算出部１３１は、各相について、電流Ｉａと電流Ｉｂとのベクトル和を差動量Ｉｄ１（すなわち、Ｉｄ１＝｜Ｉａ＋Ｉｂ｜）として算出する。例えば、差動量算出部１３１は、Ｕ相について、電流Ｉａｕと電流Ｉｂｕとのベクトル和を差動量Ｉｄ１ｕ（すなわち、Ｉｄ１ｕ＝｜Ｉａｕ＋Ｉｂｕ｜）として算出する。上記と同様に、Ｖ相およびＷ相についても差動量が算出される。なお、｜｜は絶対値記号である。

【0056】

抑制量算出部１３２は、各相について、電流Ｉａと電流Ｉｂとのスカラー和を抑制量Ｉｒ１（すなわち、Ｉｒ１＝｜Ｉａ｜＋｜Ｉｂ｜）として算出する。例えば、抑制量算出部１３２は、Ｕ相について、電流Ｉａｕと電流Ｉｂｕとのスカラー和を抑制量Ｉｒ１ｕ（すなわち、Ｉｒ１ｕ＝｜Ｉａｕ｜＋｜Ｉｂｕ｜）として算出する。上記と同様に、Ｖ相およびＷ相についても抑制量が算出される。

【0057】

差動演算部１３３は、差動量Ｉｄ１と抑制量Ｉｒ１とに基づいて差動リレー演算を実行する。差動演算部１３３は、予め定められた関係が成立するか否かを判定する。差動演算部１３３は、差動量Ｉｄ１と抑制量Ｉｒ１とがこの関係を満たす場合、第１差動リレー１２１の動作を示す信号を出力する。

【0058】

図７は、第１差動リレーの特性図である。図７の縦軸には、差動量Ｉｄ１が示され、横軸には抑制量Ｉｒ１が示されている。図７を参照して、グラフ５１０は、第１差動リレー１２１の比率差動特性を示す。具体的には、グラフ５１０は、直線５１０Ａと直線５１０Ｂとから構成された折れ線であり、当該折れ線よりも上側の領域が第１差動リレー１２１の動作領域となる。直線５１０Ａは、“Ｉｄ１＝ｐ１×Ｉｒ１＋ｑ１”に対応する直線である。直線５１０Ｂは、“Ｉｄ１＝ｐ２×Ｉｒ１－ｑ２”に対応する直線である。定数ｐ１，ｐ２，ｑ１，ｑ２はリレーの整定値である。ｐ１＜ｐ２であり、ｑ１＜ｑ２である。

【0059】

差動演算部１３３は、グラフ５１０より上の領域に属するか、すなわち“Ｉｄ１＞ｐ１×Ｉｒ１＋ｑ１”および“Ｉｄ１＞ｐ２×Ｉｒ１－ｑ２”が成立するか否かを判定する。なお、図７の例では、差動演算部１３３は、“Ｉｒ１＞Ｋ１”が成立するか否かも判定する。“Ｉｄ１＞ｐ１×Ｉｒ１＋ｑ１”、“Ｉｄ１＞ｐ２×Ｉｒ１－ｑ２”および“Ｉｒ１＞Ｋ１”が成立する場合、差動演算部１３３は、第１差動リレー１２１の動作を示す信号を出力する。したがって、図７のハッチングで示した領域が第１差動リレー１２１の動作領域として規定される。

【0060】

次に、図６（ｂ）を参照して、第２差動リレー１２２は、Ａ端の零相電流Ｉａ０と、Ｂ端の零相電流Ｉｂ０とに基づいて差動量および抑制量を算出し、当該差動量および当該抑制量に基づいて差動リレー演算を実行する。具体的には、第２差動リレー１２２は、零相電流算出部１４０と、差動量算出部１４１と、抑制量算出部１４２と、差動演算部１４３とを含む。

【0061】

零相電流算出部１４０は、電流Ｉａｕ，Ｉａｖ，Ｉａｗに基づいて零相電流Ｉａ０を算出する。なお、“Ｉａ０＝（Ｉａｕ＋Ｉａｖ＋Ｉａｗ）／３”である。同様に、零相電流算出部１４０は、電流Ｉｂｕ，Ｉｂｖ，Ｉｂｗに基づいて零相電流Ｉｂ０を算出する。

【0062】

差動量算出部１４１は、零相電流Ｉａ０と零相電流Ｉｂ０とのベクトル和を差動量Ｉｄ２（すなわち、Ｉｄ２＝｜Ｉａ０＋Ｉｂ０｜）として算出する。抑制量算出部１４２は、零相電流Ｉａ０と零相電流Ｉｂ０とのスカラー和を抑制量Ｉｒ２（すなわち、Ｉｒ２＝｜Ｉａ０｜＋｜Ｉｂ０｜）として算出する。

【0063】

差動演算部１４３は、差動量Ｉｄ２と抑制量Ｉｒ２とに基づいて差動リレー演算を実行する。差動演算部１４３は、予め定められた関係が成立するか否かを判定する。差動演算部１４３は、差動量Ｉｄ２と抑制量Ｉｒ２とがこの関係を満たす場合、第２差動リレー１２２の動作を示す信号を出力する。

【0064】

図８は、第２差動リレーの特性図である。図８の縦軸には差動量Ｉｄ２が示され、縦軸には抑制量Ｉｒ２が示されている。図８を参照して、直線５２０は、第２差動リレー１２２の比率差動特性を示す。直線５２０よりも上側の領域が第２差動リレー１２２の動作領域となる。直線５２０は、“Ｉｄ２＝ｐ３×Ｉｒ２＋ｑ３”に対応する直線である。定数ｐ３，ｑ３はリレーの整定値である。

【0065】

差動演算部１４３は、直線５２０より上の領域に属するか、すなわち“Ｉｄ２＞ｐ３×Ｉｒ２＋ｑ３”が成立するか否かを判定する。なお、図８の例では、差動演算部１４３は、“Ｉｒ２＞Ｋ２”が成立するか否かも判定する。“Ｉｄ２＞ｐ３×Ｉｒ２＋ｑ３”および“Ｉｒ２＞Ｋ２”が成立する場合、差動演算部１４３は、第２差動リレー１２２の動作を示す信号を出力する。したがって、図８のハッチングで示した領域が第２差動リレー１２２の動作領域として規定される。

【0066】

なお、第２差動リレー１２２は、誤動作を防止するために零相電圧と零相電流との位相差に基づいて、送電線ＴＬの事故の内外部を判定するための公知の機能を有していてもよい。この場合、第２差動リレー１２２は、電圧Ｖａｕ，Ｖａｖ，Ｖａｗに基づいて零相電圧Ｖａ０を算出する。“Ｖａ０＝（Ｖａｕ＋Ｖａｖ＋Ｖａｗ）／３”である。第２差動リレー１２２は、規定の位相特性図と、零相電流Ｉａ０および零相電圧Ｖａ０の位相差とに基づいて、送電線ＴＬの事故の内外部を判定する。

【0067】

再び、図３を参照して、出力制御部１５０は、リレー演算部１２０の演算結果に基づいて、送電線ＴＬを保護するための信号（例えば、トリップ信号）を出力する。具体的には、出力制御部１５０は、第１差動リレー１２１および第２差動リレー１２２の少なくとも一方が動作した場合、トリップ信号を遮断器５０Ａに出力する。これにより、遮断器５０Ａが開放され、電力系統から送電線ＴＬが切り離される。

【0068】

＜利点＞
上述した実施の形態によると、伝送遅延時間によらず、母線３Ａの正相電圧の位相と母線３Ｂの正相電圧の位相との位相差に基づいて、保護リレー装置１００Ａの第１サンプリングタイミングと保護リレー装置１００Ｂの第２サンプリングタイミングとを同期させることができる。そのため、伝送遅延時間が上り方向と下り方向で差が大きくなっても、送電線の両端でのサンプリング同期を精度よく実現することができる。また、複雑な構成を用いることなく、簡易な構成によりサンプリング同期が実現される。これにより、精度のよい事故判定を実現することもできる。

【0069】

＜変形例＞
上述した実施の形態では、母線３Ａの電圧の位相と母線３Ｂの電圧の位相とが一致していることを前提として、保護リレー装置１００Ａ，１００Ｂのサンプリングタイミングを調整する構成について説明した。しかし、電力系統において重潮流が発生すると、母線３Ａの電圧の位相と母線３Ｂの電圧の位相とが一致しない場合がある。この場合、保護リレー装置１００Ａの第１サンプリングタイミングと保護リレー装置１００Ｂの第２サンプリングタイミングとが一致しなくなるため、保護リレー演算に誤差が生じる。そこで、本実施の形態の変形例では、上記のような場合であってもリレーの誤動作を防止するための構成について説明する。

【0070】

図９は、本実施の形態の変形例に従うリレー演算部の機能構成の一例を示す図である。図９（ａ）は、第１差動リレー１２１Ａの機能構成の一例を示す図である。図９（ｂ）は、第２差動リレー１２２Ａの機能構成の一例を示す図である。

【0071】

図９（ａ）を参照して、第１差動リレー１２１Ａは、差動量算出部１３１Ａと、抑制量算出部１３２と、差動演算部１３３とを含む。抑制量算出部１３２および差動演算部１３３の構成は、図６（ａ）の構成と同様である。

【0072】

差動量算出部１３１Ａは、３相（例えば、Ｕ相、Ｖ相、Ｗ相）の各々について、母線３Ａの３相電圧Ｖａｕ，Ｖａｖ，Ｖａｗに基づく正相電圧Ｖａ１の位相に対して当該相（例えば、Ｕ相）の電流Ｉａの位相が遅れているか否か、および、母線３Ｂの３相電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗに基づく正相電圧Ｖｂ１の位相に対して当該相の電流Ｉｂの位相が遅れているか否かを判断する。差動量算出部１３１Ａは、当該判定結果に基づいて差動量Ｉｄ１ｘを算出する。

【0073】

図１０は、本実施の形態の変形例に従う第１差動リレーによる差動量の算出方式を説明するための図である。図１０（ａ）は、内部短絡事故が発生している場合における差動量の算出方式を説明するための模式図である。図１０（ｂ）は、外部短絡事故が発生している場合における差動量の算出方式を説明するための模式図である。一例として、Ｕ相の場合について説明する。なお、Ｖ相およびＷ相についても同様であるが、Ｖ相についてはＶ相を基準とした場合の正相電圧が用いられ、Ｗ相についてはＷ相を基準とした場合の正相電圧が用いられる。

【0074】

本明細書では、正相電圧の位相に対して電流の位相が遅れ０°～１８０°の場合、“正相電圧の位相に対して電流の位相が遅れている”と定義する。また、正相電圧の位相に対して電流の位相が進み０°～１８０°の場合、“正相電圧の位相に対して電流の位相が進んでいる”と定義する。

【0075】

図１０（ａ）を参照して、差動量算出部１３１Ａは、Ａ端において、Ｕ相を基準とした場合の正相電圧Ｖａ１の位相に対して電流Ｉａｕの位相が遅れていると判断する。この場合、差動量算出部１３１Ａは、電流Ｉａｕの実効値に正の符号を付加した値“＋Ｉａｕ”を算出する。差動量算出部１３１Ａは、Ｂ端において、Ｕ相を基準とした場合の正相電圧Ｖｂ１の位相に対して電流Ｉｂｕの位相が遅れていると判断する。この場合、差動量算出部１３１Ａは、電流Ｉｂｕの実効値に正の符号を付加した値“＋Ｉｂｕ”を算出する。

【0076】

差動量算出部１３１Ａは、値“＋Ｉａｕ”と値“＋Ｉｂｕ”とを加算した加算値を差動量Ｉｄ１ｘとして算出する。“Ｉｄ１ｘ＝（＋Ｉａｕ）＋（＋Ｉｂｕ）”である。値“Ｉａｕ”および値“Ｉｂｕ”の大きさが同一の値Ｉｘであるとすると、差動量Ｉｄ１ｘは“２Ｉｘ”として算出される。

【0077】

一方、図１０（ｂ）を参照して、差動量算出部１３１Ａは、Ａ端において、正相電圧Ｖａ１の位相に対して電流Ｉａｕの位相が遅れていると判断し、電流Ｉａｕの実効値に正の符号を付加した値“＋Ｉａｕ”を算出する。差動量算出部１３１Ａは、Ｂ端において、正相電圧Ｖｂ１の位相に対して電流Ｉｂｕの位相が進んでいると判断する。この場合、差動量算出部１３１Ａは、電流Ｉｂｕの実効値に負の符号を付加した値“－Ｉｂｕ”を算出する。

【0078】

差動量算出部１３１Ａは、値“＋Ｉａｕ”と値“－Ｉｂｕ”とを加算した加算値を差動量Ｉｄ１ｘとして算出する。“Ｉｄ１ｘ＝（＋Ｉａｕ）＋（－Ｉｂｕ）”である。値“Ｉａｕ”および値“Ｉｂｕ”の大きさが同一のＩｘであるとすると、差動量Ｉｄ１ｘは“０”として算出される。

【0079】

上記のように、内部事故発生時には差動量Ｉｄ１ｘが“２Ｉｘ”として算出され、外部事故発生時には差動量Ｉｄ１ｘが“０”として算出される。差動演算部１３３は、このような差動量Ｉｄ１ｘと抑制量Ｉｒ１とを用いて、図７の特性図に従って差動リレー演算を実行する。これにより、仮に、母線３Ａの電圧の位相と母線３Ｂの電圧の位相とが一致せず、第１サンプリングタイミングと第２サンプリングタイミングとの間にずれが生じている場合であっても、外部事故時に第１差動リレー１２１Ａが誤動作してしまう事態を防止することができる。

【0080】

次に、図９（ｂ）を参照して、第２差動リレー１２２Ａは、零相電流算出部１４０と、差動量算出部１４１Ａと、抑制量算出部１４２と、差動演算部１４３と、零相電圧算出部１４５とを含む。零相電流算出部１４０、抑制量算出部１４２および差動演算部１４３の構成は、図６（ｂ）の構成と同様である。

【0081】

零相電圧算出部１４５は、各電圧Ｖａｕ，Ｖａｖ，Ｖａｗに基づいて、母線３Ａの零相電圧Ｖａ０を算出し、各電圧Ｖｂｕ，Ｖｂｖ，Ｖｂｗに基づいて、母線３Ｂの零相電圧Ｖｂ０を算出する。

【0082】

差動量算出部１４１Ａは、零相電圧Ｖａ０の位相と零相電圧Ｖｂ０の位相との位相差φ０を算出し、当該位相差に基づいて零相電流Ｉａ０および零相電流Ｉｂ０の少なくとも一方を補正する。差動量算出部１４１Ａは、補正された零相電流Ｉａ０および零相電流Ｉｂ０のベクトル和を差動量Ｉｄ２ｘとして算出する。

【0083】

図１１は、本実施の形態の変形例に従う第２差動リレーの差動量の算出方式を説明するための図である。図１１（ａ）は、母線３Ａ，３Ｂの電圧において位相差が生じている例を示す模式図である。図１１（ｂ）は、一線地絡事故発生時における母線３Ａの零相電圧および母線３Ｂの零相電圧との関係を示す図である。

【0084】

図１１（ａ）を参照すると、母線３Ａの正相電圧Ｖａ１の位相と母線３Ｂの正相電圧Ｖｂ１の位相とがずれていることが理解される。このような状況において、図１１（ｂ）に示すように地絡事故が発生したとする。地絡事故発生時においては、母線３Ａの零相電圧Ｖａ０の位相と、母線３Ｂの零相電圧Ｖｂ０の位相とは一致する。そのため、第１サンプリングタイミングと第２サンプリングタイミングとが一致している場合、零相電圧Ｖａ０の位相と零相電圧Ｖｂ０の位相との位相差φ０はゼロになる。

【0085】

一方、第１サンプリングタイミングと第２サンプリングタイミングとが一致していない場合、零相電圧Ｖａ０の位相と零相電圧Ｖｂ０の位相との位相差φ０はゼロとならない。図１１（ｂ）では、位相差φ０がゼロではない状況を示している。

【0086】

この場合、差動量算出部１４１Ａは、位相差φ０に基づいて零相電流Ｉａ０および零相電流Ｉｂ０を補正する。具体的には、差動量算出部１４１Ａは、零相電流算出部１４０により算出された零相電流Ｉａ０を、位相差φ０に相当する時間ｔ０だけ第１サンプリングタイミングをシフトさせたときに得られる零相電流Ｉａ０に補正する。また、差動量算出部１４１Ａは、零相電流算出部１４０により算出された零相電流Ｉｂ０を、位相差φ０に相当する時間だけ第２サンプリングタイミングをシフトさせたときの零相電流Ｉｂ０に補正してもよい。なお、差動量算出部１４１Ａは、零相電流Ｉａ０，Ｉｂ０を、それぞれ、位相差φ０がゼロになる第１サンプリングタイミングおよび第２サンプリングタイミングに対応する零相電流Ｉａ０，Ｉｂ０に補正する構成であってもよい。

【0087】

差動量算出部１４１Ａは、補正された零相電流Ｉａ０および零相電流Ｉｂ０のベクトル和を差動量Ｉｄ２ｘとして算出する。差動演算部１４３は、このような差動量Ｉｄ２ｘと抑制量Ｉｒ２とを用いて、図８の特性図に従って差動リレー演算を実行する。これにより、仮に、母線３Ａの電圧の位相と母線３Ｂの電圧の位相とが一致せず、第１サンプリングタイミングと第２サンプリングタイミングとの間にずれが生じている場合であっても、地絡事故を適切に判定することができる。

【0088】

その他の実施の形態．
上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

【0089】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0090】

１Ａ，１Ｂ 電気所、３Ａ，３Ｂ 母線、５Ａ，５Ｂ 背後電源、１０ 補助変成器、２０ 信号変換部、２１，２３ フィルタ、２４，２５ サンプルホールド回路、２６ マルチプレクサ、２７ Ａ／Ｄ変換器、３０ 演算処理部、３１ バス、３２ ＣＰＵ、３３ ＲＯＭ、３４ ＲＡＭ、３５ 補助記憶装置、３６ ＤＯ回路、３７ ＤＩ回路、３８ ディスプレイ、３９ 入力インターフェイス、４０ 通信インターフェイス、５０Ａ，５０Ｂ 遮断器、８０ 伝送路、１００，１００Ａ，１００Ｂ 保護リレー装置、１０１ ディジタルフィルタ部、１０２ 送信部、１０４ 受信部、１０６ 正相電圧生成部、１０８ 位相差算出部、１１０ サンプリング同期制御部、１１２ サンプリング信号出力部、１１４ 同期データ生成部、１２０ リレー演算部、１２１，１２１Ａ 第１差動リレー、１２２，１２２Ａ 第２差動リレー、１３１，１３１Ａ，１４１，１４１Ａ 差動量算出部、１３２，１４２ 抑制量算出部、１３３，１４３ 差動演算部、１４０ 零相電流算出部、１４５ 零相電圧算出部、１５０ 出力制御部、１０００ 保護リレーシステム。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】