ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024171507
(43)【公開日】2024-12-12
(54)【発明の名称】発振器
(51)【国際特許分類】
H03L 7/095 20060101AFI20241205BHJP
H03L 7/08 20060101ALI20241205BHJP
H03B 5/32 20060101ALI20241205BHJP
【ＦＩ】
H03L7/095
H03L7/08 210
H03L7/08 220
H03B5/32 J
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023088550
(22)【出願日】2023-05-30
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】110000660
【氏名又は名称】Ｋｎｏｗｌｅｄｇｅ Ｐａｒｔｎｅｒｓ弁理士法人
(72)【発明者】
【氏名】瀬尾 顕太郎
(72)【発明者】
【氏名】伊藤 久浩
【テーマコード（参考）】
5J079
5J106
【Ｆターム（参考）】
5J079AA04
5J079BA24
5J079FB29
5J079FB39
5J079FB48
5J106AA01
5J106AA04
5J106CC15
5J106CC21
5J106CC38
5J106CC53
5J106DD08
5J106DD32
5J106DD33
5J106EE04
5J106EE10
5J106GG19
5J106KK28
5J106KK29
(57)【要約】
【課題】様々なユーザーの要求に対応することができなかった。
【解決手段】クロック信号を生成するクロック信号生成回路と、前記クロック信号生成回路の故障を検出する故障検出回路と、前記故障検出回路が前記故障を検出したときの動作に対応する動作設定情報を記憶する記憶回路と、前記動作を行う状態と行わない状態とを切り替えるスイッチ回路と、前記故障検出回路が前記故障を検出したときに、前記スイッチ回路を制御して前記動作設定情報に対応する前記動作を行わせる制御回路と、を備える発振器を構成する。
【選択図】図１
【解決手段】クロック信号を生成するクロック信号生成回路と、前記クロック信号生成回路の故障を検出する故障検出回路と、前記故障検出回路が前記故障を検出したときの動作に対応する動作設定情報を記憶する記憶回路と、前記動作を行う状態と行わない状態とを切り替えるスイッチ回路と、前記故障検出回路が前記故障を検出したときに、前記スイッチ回路を制御して前記動作設定情報に対応する前記動作を行わせる制御回路と、を備える発振器を構成する。
【選択図】図１
【特許請求の範囲】
【請求項1】
クロック信号を生成するクロック信号生成回路と、
前記クロック信号生成回路の故障を検出する故障検出回路と、
前記故障検出回路が前記故障を検出したときの動作に対応する動作設定情報を記憶する記憶回路と、
前記動作を行う状態と行わない状態とを切り替えるスイッチ回路と、
前記故障検出回路が前記故障を検出したときに、前記スイッチ回路を制御して前記動作設定情報に対応する前記動作を行わせる制御回路と、
を備える発振器。
前記クロック信号生成回路の故障を検出する故障検出回路と、
前記故障検出回路が前記故障を検出したときの動作に対応する動作設定情報を記憶する記憶回路と、
前記動作を行う状態と行わない状態とを切り替えるスイッチ回路と、
前記故障検出回路が前記故障を検出したときに、前記スイッチ回路を制御して前記動作設定情報に対応する前記動作を行わせる制御回路と、
を備える発振器。
【請求項2】
前記記憶回路は不揮発性メモリーである、
請求項１に記載の発振器。
請求項１に記載の発振器。
【請求項3】
電源電圧が供給される電源端子と、
グラウンド電圧が供給されるグラウンド端子と、
前記クロック信号が出力されるクロック端子と、
前記クロック信号を反転させた反転クロック信号が出力される反転クロック端子と、
イネーブル端子と、
故障検出端子と、さらに備える、
請求項１または請求項２に記載の発振器。
グラウンド電圧が供給されるグラウンド端子と、
前記クロック信号が出力されるクロック端子と、
前記クロック信号を反転させた反転クロック信号が出力される反転クロック端子と、
イネーブル端子と、
故障検出端子と、さらに備える、
請求項１または請求項２に記載の発振器。
【請求項4】
発振器として機能する通常動作モードと、前記記憶回路にアクセス可能なインターフェースモードと、を有する、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項5】
前記通常動作モードにおいて、前記イネーブル端子は前記クロック信号の出力制御のための出力イネーブル信号が入力される端子として機能し、前記故障検出端子は前記故障が検出されたことを示す故障検出信号を出力する端子として機能し、
前記インターフェースモードにおいて、前記イネーブル端子および前記故障検出端子の一方がシリアルデータ端子として機能し、他方がシリアルクロック端子として機能する、
請求項４に記載の発振器。
前記インターフェースモードにおいて、前記イネーブル端子および前記故障検出端子の一方がシリアルデータ端子として機能し、他方がシリアルクロック端子として機能する、
請求項４に記載の発振器。
【請求項6】
前記電源端子に前記電源電圧が供給されてから所定期間の間に前記イネーブル端子にエントリーコードが入力された場合、前記インターフェースモードに設定される、
請求項４に記載の発振器。
請求項４に記載の発振器。
【請求項7】
前記故障に関する情報を記憶するレジスターを有し、前記インターフェースモードにおいて、前記レジスターにアクセス可能である、
請求項４に記載の発振器。
請求項４に記載の発振器。
【請求項8】
前記動作設定情報は、前記クロック信号を出力するか否かを制御する第１設定値を含む、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項9】
前記動作設定情報は、前記反転クロック信号を出力するか否かを制御する第２設定値を含む、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項10】
前記動作設定情報は、前記反転クロック端子から前記クロック信号と同相の信号を出力するか否かを制御する第３設定値を含む、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項11】
前記動作設定情報は、前記反転クロック端子または前記クロック端子から前記故障が検出されたことを示す故障検出信号を出力するか否かを制御する第４設定値を含む、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項12】
前記動作設定情報は、前記故障検出端子から前記故障が検出されたことを示す故障検出信号を出力するか否かを制御する第５設定値を含む、
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項13】
前記クロック信号生成回路は、振動子を発振させて発振信号を生成する発振回路と、前記発振信号に位相同期された前記クロック信号を生成するＰＬＬ回路と、を含む
請求項３に記載の発振器。
請求項３に記載の発振器。
【請求項14】
前記動作設定情報は、前記ＰＬＬ回路をオープンループにするか否かを制御する第６設定値を含む、
請求項１３に記載の発振器。
請求項１３に記載の発振器。
【請求項15】
前記故障検出回路は、前記発振回路の発振振幅が閾値以下であるときに前記故障を検出する、
請求項１３に記載の発振器。
請求項１３に記載の発振器。
【請求項16】
前記ＰＬＬ回路は、前記発振信号の位相と前記クロック信号を分周した分周クロック信号の位相とを比較する位相比較回路と、前記位相比較回路の位相比較結果に対応した電圧を電流に変換するチャージポンプ回路と、前記チャージポンプ回路が出力する電流に基づいて前記位相比較結果に対応した制御電圧を生成するローパスフィルターと、前記制御電圧によって前記クロック信号の周波数を変化させて出力する電圧制御発振回路と、を含み、
前記故障検出回路は、前記制御電圧が前記電圧制御発振回路の周波数可変幅の範囲外であるときに前記故障を検出する、
請求項１３に記載の発振器。
前記故障検出回路は、前記制御電圧が前記電圧制御発振回路の周波数可変幅の範囲外であるときに前記故障を検出する、
請求項１３に記載の発振器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発振器に関する。
【背景技術】
【0002】
従来、発振器の故障を検知する技術が知られている。例えば、特許文献１においては、ＣＭＯＳインバーターの入力端子の波形の振幅があらかじめ定められた少なくとも１つの規定値以下になった場合にアラーム信号を出力する構成が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－１１９５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
発振器が故障した場合に要求される動作は、発振器のユーザーによって様々であり、アラームの出力が要求される場合もあれば、他の動作が要求される場合もあった。しかし、従来技術においては、様々なユーザーの要求に対応することができなかった。
【課題を解決するための手段】
【0005】
上記課題を解決するための発振器は、クロック信号を生成するクロック信号生成回路と、前記クロック信号生成回路の故障を検出する故障検出回路と、前記故障検出回路が前記故障を検出したときの動作に対応する動作設定情報を記憶する記憶回路と、前記動作を行う状態と行わない状態とを切り替えるスイッチ回路と、前記故障検出回路が前記故障を検出したときに、前記スイッチ回路を制御して前記動作設定情報に対応する前記動作を行わせる制御回路と、を備える。
【図面の簡単な説明】
【0006】
【図1】本発明の一実施形態にかかる発振器の構成図である。
【図2】フラクショナルＮ－ＰＬＬ回路を示す図である。
【図3】インターフェースモードによる動作設定を示す図である。
【図4】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【図5】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【図6】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【図7】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【図8】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【図9】スイッチ回路と端子の電圧波形を示すタイミングチャートを示す図である。
【発明を実施するための形態】
【0007】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）発振器の構成：
（１－１）フラクショナルＮ－ＰＬＬ回路の構成：
（１－２）動作設定情報の入力：
（１－３）動作例：
（２）他の実施形態：
（１）発振器の構成：
（１－１）フラクショナルＮ－ＰＬＬ回路の構成：
（１－２）動作設定情報の入力：
（１－３）動作例：
（２）他の実施形態：
【0008】
（１）発振器の構成：
図１は本発明の一実施形態にかかる発振器の構成図である。発振器１は、回路装置２と振動子３とを含み、回路装置２と振動子３は不図示のパッケージに収容されている。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
図１は本発明の一実施形態にかかる発振器の構成図である。発振器１は、回路装置２と振動子３とを含み、回路装置２と振動子３は不図示のパッケージに収容されている。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【0009】
回路装置２は、電源電圧が供給される電源端子（以下、ＶＤＤ端子と表記）、グラウンド電圧が供給されるグラウンド端子（以下、ＧＮＤ端子と表記）、クロック信号が出力されるクロック端子（以下、ＯＵＴ端子と表記）、クロック信号を反転させた反転クロック信号が出力される反転クロック端子（以下、ＸＯＵＴ端子と表記）、イネーブル端子（以下、ＯＥ端子と表記）、故障検出端子（以下、ＤＩＡＧ端子と表記）を備えている。
【0010】
なお、本実施形態に係る発振器１は、複数のモードを有しており、発振器として機能する通常動作モードと、後述する不揮発性メモリー９０にアクセス可能なインターフェースモードと、を有している。発振器１が備える端子の一部は、モードによって役割が変化する。具体的には、通常動作モードにおいて、ＯＥ端子はクロック信号の出力制御のための出力イネーブル信号が入力される端子として機能し、ＤＩＡＧ端子は故障が検出されたことを示す故障検出信号を出力する端子として機能する。一方、インターフェースモードにおいて、ＯＥ端子は外部インターフェース用のシリアルデータ端子（以下、ＳＤＡ端子）として機能し、ＤＩＡＧ端子は外部インターフェース用のシリアルクロック端子（以下、ＳＣＬ端子）として機能する。なお、この構成は一例であり、例えば、ＯＥ端子がＳＣＬ端子として機能し、ＤＩＡＧ端子がＳＤＡ端子として機能しても良い。
【0011】
回路装置２には、ＶＤＤ端子、ＧＮＤ端子、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子、ＯＥ／ＳＤＡ端子に加え、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。また、ＶＤＤ端子、ＧＮＤ端子、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子、ＯＥ／ＳＤＡ端子は、発振器１のパッケージの外面に設けられた外部端子（不図示）にも電気的に接続される。ここでは、これらの外部端子についても、回路装置２の端子と区別せず、ＶＤＤ端子、ＧＮＤ端子、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子、ＯＥ／ＳＤＡ端子と呼ぶ。
【0012】
本実施形態では、回路装置２は、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０、出力回路４０、レギュレーター５０、レギュレーター６０、制御回路７０、シリアルインターフェース（Ｉ／Ｆ）回路８０及び不揮発性メモリー９０、故障検出回路１００、スイッチ回路Ｓ１～Ｓ６を含んで構成される。なお、本実施形態の回路装置２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。回路装置２は、１チップ化された半導体集積回路（ＩＣ：integrated circuit）であってもよいし、複数チップのＩＣで構成されていてもよいし、一部がディスクリート部品で構成されていてもよい。
【0013】
発振回路１０は、振動子３を発振させて発振信号を生成する回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振回路１０は、振動子３の発振に基づくクロック信号ＲＥＦＣＬＫを出力する。例えば、振動子３と発振回路１０により構成される発振回路は、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々のタイプの発振回路であってもよい。
【0014】
フラクショナルＮ－ＰＬＬ回路２０は、発振信号ＲＥＦＣＬＫに位相同期されたクロック信号を生成するＰＬＬ回路である。本実施形態において、フラクショナルＮ－ＰＬＬ回路２０は、制御回路７０から入力される分周比に応じて、クロック信号ＲＥＦＣＬＫの周波数（リファレンス周波数）を整数倍または（整数＋分数）倍し、位相同期されたクロック信号ＰＬＬＣＬＫを生成する。ここで、分周比の整数部分（整数分周比）をＮ、分数部分（分数分周比）をＦ／Ｍとすると、クロック信号ＲＥＦＣＬＫの周波数ｆREFCLKとクロック信号ＰＬＬＣＬＫの周波数ｆPLLCLKとの間には、次式（１）の関係が成り立つ。
【数1】
【0015】
分周回路３０は、フラクショナルＮ－ＰＬＬ回路２０が出力するクロック信号ＰＬＬＣＬＫを、制御回路７０から入力される出力分周比Ｐ（Ｐは１以上の整数）で分周し、クロック信号ＣＬＫＯを生成する。ここで、クロック信号ＰＬＬＣＬＫの周波数ｆPLLCLKとクロック信号ＣＬＫＯの周波数ｆCLKOとの間には、次式（２）の関係が成り立つ。
【数2】
【0016】
従って、式（１）と式（２）より、クロック信号ＲＥＦＣＬＫの周波数ｆREFCLKとクロック信号ＣＬＫＯの周波数ｆCLKOとの間には、次式（３）の関係が成り立つ。
以上の構成によれば、正確な周波数のクロック信号ＣＬＫＯを用いることができる。
【数3】
【0017】
出力回路４０は、分周回路３０が出力するクロック信号ＣＬＫＯを、非反転クロック信号ＣＫＰと反転クロック信号ＣＫＮとからなる差動信号に変換する。この非反転クロック信号ＣＫＰはＯＵＴ端子から外部に出力され、反転クロック信号ＣＫＮはＸＯＵＴ端子から外部に出力される。出力回路４０は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＰＥＣＬ（Positive Emitter Coupled Logic）回路、ＬＶＰＥＣＬ（Low Voltage PECL）回路等の差動出力回路であってもよい。ただし、出力回路４０は、シングルエンドの出力回路であってもよい。なお、本実施形態において、出力回路４０の反転クロック信号ＣＫＮの出力端子には、インバーター４１が接続されている。インバーター４１は、反転クロック信号ＣＫＮを反転させ、非反転クロック信号ＣＫＰと同相の信号を出力する。なお、非反転クロック信号ＣＫＰと同相の信号はインバーター４１の出力信号ではなく、非反転クロック信号ＣＫＰ自体であっても良い。なお、本実施形態においては、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０および出力回路４０がクロック信号である非反転クロック信号ＣＫＰを生成するクロック信号生成回路を構成する。
【0018】
レギュレーター５０は、ＶＤＤ端子から供給される電源電圧ＶＤＤに基づき、ＶＤＤよりも低い一定電圧Ｖｒｅｇ１を生成する。この一定電圧Ｖｒｅｇ１は、発振回路１０の電源電圧及びフラクショナルＮ－ＰＬＬ回路２０の一部の回路の電源電圧として供給される。
【0019】
レギュレーター６０は、ＶＤＤ端子から供給される電源電圧ＶＤＤに基づき、ＶＤＤよりも低い一定電圧Ｖｒｅｇ２を生成する。この一定電圧Ｖｒｅｇ２は、フラクショナルＮ－ＰＬＬ回路２０の一部の回路及び分周回路３０の電源電圧として供給される。本実施形態では、一定電圧Ｖｒｅｇ１と一定電圧Ｖｒｅｇ２は同じ電圧であるが、Ｖｒｅｇ１を電源電圧とする回路とＶｒｅｇ２を電源電圧とする回路とのインターフェース部分で誤動作が生じない限りにおいて、Ｖｒｅｇ１とＶｒｅｇ２が異なっていてもよい。むろん、他の回路、例えば制御回路に任意の電源電圧が供給されて良い。
【0020】
本実施形態では、シリアルインターフェース回路８０は、Ｉ2Ｃ規格のデジタルインターフェース回路であり、ＳＤＡ端子からシリアルデータ信号が入出力され、ＳＣＬからクロック信号が入力される。このＳＤＡ端子とＳＣＬ端子及びシリアルインターフェース回路８０を介して、電子機器から、制御回路７０が有する不図示のレジスターや不揮発性メモリー９０に対するリード／ライトが可能に構成される。なお、本実施形態において発振器１は、インターフェース用の外部端子であるＳＤＡ端子及びＳＣＬ端子が、それぞれＯＥ端子およびＤＩＡＧ端子と兼用されるが、これらの端子は専用端子であっても良い。
【0021】
制御回路７０は、不図示のレジスターを有し、レジスターの設定値に応じて、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０および各スイッチ回路Ｓ１～Ｓ６の各動作を制御する。なお、図１においては、制御回路７０から各スイッチ回路Ｓ１～Ｓ６への制御信号を示す信号線は省略されている。
【0022】
制御回路７０が備えるレジスターには、発振回路１０の周波数調整値等の設定、フラクショナルＮ－ＰＬＬ回路２０の整数分周比Ｎや分数分周比Ｆ／Ｍの設定、分周回路３０の出力分周比Ｐの設定、動作設定情報９０ａなどを記憶させることが可能である。本実施形態では、電子機器が、シリアルインターフェース回路８０を介して、整数分周比Ｎ、分数分周比Ｆ／Ｍ、出力分周比Ｐ、動作設定情報９０ａを入力し、不揮発性メモリー９０に各情報を記憶させる。
【0023】
制御回路７０は、予め決められた手順に従って不揮発性メモリー９０からこれらの情報を読み出し、レジスターに記憶させる。制御回路７０は、当該レジスターに記憶された情報に基づいてフラクショナルＮ－ＰＬＬ回路２０、分周回路３０を制御する。この結果、フラクショナルＮ－ＰＬＬ回路２０からクロック信号ＰＬＬＣＬＫが出力され、分周回路３０は、出力分周比Ｐに応じてクロック信号ＰＬＬＣＬＫを分周し、出力回路４０を経てＯＵＴ端子及びＸＯＵＴ端子から式（３）により決まる周波数の非反転クロック信号ＣＫＰおよび反転クロック信号ＣＫＮが出力される。さらに、制御回路７０は、動作設定情報９０ａに応じて各スイッチ回路Ｓ１～Ｓ６の状態を制御する。当該スイッチ回路Ｓ１～Ｓ６の制御に関しては後述する。
【0024】
不揮発性メモリー９０は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等で実現され、発振器１を起動する際（電源投入時）に必要なデータや上述の各設定値、動作設定情報９０ａ等が、予め記憶される。制御回路７０は、発振器１の起動時（電源投入時）などに、不揮発性メモリー９０に記憶されているデータを読み出してレジスターに設定し、各種の制御を行う。
【0025】
動作設定情報９０ａは、後述する故障検出回路１００，１１０が故障を検出したときの動作に対応した情報である。すなわち、制御回路７０は、動作設定情報９０ａに基づいて発振器１の動作を変化させる。本実施形態において、動作設定情報９０ａは、動作を示すフラグと、動作毎にオン、オフにすべきスイッチ回路が指定された情報である。例えば、動作設定情報９０ａは、故障を検出したときにＯＵＴ端子からの非反転クロック信号ＣＫＰの出力を停止させる動作を行う際に、スイッチ回路Ｓ１～Ｓ６のそれぞれをどのようにオンまたはオフさせるか等を示している。
【0026】
故障検出回路１００は、発振回路１０の発振振幅が閾値以下であるときに故障を検出する回路である。すなわち、発振回路１０が出力するクロック信号ＲＥＦＣＬＫが正常である場合、その発振振幅は、閾値より大きくなる。故障検出回路１００は、発振回路１０の発振振幅が閾値以下である場合に故障検出信号Ｆ１を出力する。故障検出信号Ｆ１は、制御回路７０および後述するスイッチ回路Ｓ５に入力される。この構成によれば、発振回路１０の発振振幅が異常である場合に故障であることを検出することができる。なお、電圧の大きさに応じて既定の信号を出力する回路は公知の種々の回路によって実現可能である。
【0027】
スイッチ回路Ｓ１～Ｓ６は、スイッチ回路に入力された信号を出力する状態（オン）と出力しない状態（オフ）とを切り替える回路である。制御回路７０は、故障検出回路１００，１１０が故障を検出したときに、動作設定情報９０ａに基づいてスイッチ回路Ｓ１～Ｓ６のそれぞれを制御することにより、動作設定情報９０ａに対応する動作を行う状態と行わない状態とを切り替える。
【0028】
スイッチ回路Ｓ１は、出力回路４０から出力される非反転クロック信号ＣＫＰを入力し、ＯＵＴ端子に出力する状態と出力しない状態とを切り替える回路である。スイッチ回路Ｓ２は、出力回路４０から出力される反転クロック信号ＣＫＮを入力し、スイッチ回路Ｓ４の入力端子１に出力する状態と出力しない状態とを切り替える回路である。スイッチ回路Ｓ３は、インバーター４１から出力される非反転クロック信号ＣＫＰと同相の信号を入力し、スイッチ回路Ｓ４の入力端子２に出力する状態と出力しない状態とを切り替える回路である。
【0029】
スイッチ回路Ｓ４は、３個の入力端子１，２，３に入力された信号のいずれかをＸＯＵＴ端子に出力するように切り替える回路である。入力端子３には、故障検出回路１００から出力される故障検出信号Ｆ１と、後述する故障検出回路１１０から出力される故障検出信号Ｆ２が入力される。従って、スイッチ回路Ｓ４は、スイッチ回路Ｓ２から出力される反転クロック信号ＣＫＮ、スイッチ回路Ｓ３から出力される非反転クロック信号ＣＫＰと同相の信号、故障検出信号Ｆ１，Ｆ２のいずれかを出力するように切り替える回路である。
【0030】
スイッチ回路Ｓ５は、故障検出回路１００から出力される故障検出信号Ｆ１、後述する故障検出回路１１０から出力される故障検出信号Ｆ２を入力し、ＤＩＡＧ／ＳＣＬ端子に出力する状態と出力しない状態とを切り替える回路である。スイッチ回路Ｓ６は、発振回路１０から出力されるクロック信号ＲＥＦＣＬＫを入力し、フラクショナルＮ－ＰＬＬ回路２０に出力する状態と出力しない状態とを切り替える回路である。制御回路７０は、スイッチ回路Ｓ１～Ｓ６のそれぞれを制御し、スイッチ回路Ｓ１～Ｓ６のそれぞれのオンとオフとを切り替えることができる。なお、入力された信号を出力する状態と出力しない状態とを切り替える回路は、公知の種々の構成によって実現可能である。
【0031】
（１－１）フラクショナルＮ－ＰＬＬ回路の構成：
図２は、第１実施形態におけるフラクショナルＮ－ＰＬＬ回路２０の構成例を示す図である。図２に示すように、フラクショナルＮ－ＰＬＬ回路２０は、位相比較器（ＰＦＤ：Phase Frequency Detector）２１、チャージポンプ回路（ＣＰ：Charge Pump）２２、ローパスフィルター（ＬＰＦ：Lowpass Filter）２３、故障検出回路１１０、電圧制御発振回路（ＶＣＯ）２４、分周回路２５、分周設定回路２７及びクロック生成回路２８を含んで構成される。
図２は、第１実施形態におけるフラクショナルＮ－ＰＬＬ回路２０の構成例を示す図である。図２に示すように、フラクショナルＮ－ＰＬＬ回路２０は、位相比較器（ＰＦＤ：Phase Frequency Detector）２１、チャージポンプ回路（ＣＰ：Charge Pump）２２、ローパスフィルター（ＬＰＦ：Lowpass Filter）２３、故障検出回路１１０、電圧制御発振回路（ＶＣＯ）２４、分周回路２５、分周設定回路２７及びクロック生成回路２８を含んで構成される。
【0032】
位相比較器２１は、発振回路１０が出力するクロック信号ＲＥＦＣＬＫの位相と分周回路２５が出力するフィードバック信号であるクロック信号ＦＢＣＬＫの位相とを比較し、比較結果をパルス電圧として出力する。
【0033】
チャージポンプ回路２２は、位相比較器２１が出力する位相比較結果に対応したパルス電圧を電流に変換する。ローパスフィルター２３は、チャージポンプ回路２２が出力する電流を平滑化し、位相比較結果に対応した制御電圧を生成する。電圧制御発振回路２４は、ローパスフィルター２３が出力する制御電圧によって周波数が変化するクロック信号ＰＬＬＣＬＫを出力する。電圧制御発振回路２４は、制御電圧範囲に対して複数の出力周波数範囲を設定可能であってもよい。
【0034】
本実施形態においては、ローパスフィルター２３から出力された制御電圧が故障検出回路１１０に入力される。故障検出回路１１０は、制御電圧の大きさに基づいて故障を検出する回路である。具体的には、故障検出回路１１０は、ローパスフィルター２３から出力される制御電圧が電圧制御発振回路２４の周波数可変幅の範囲外であるときに故障を検出する回路である。すなわち、制御電圧の大きさは、電圧制御発振回路２４における発振周波数に対応しており、予め決められた周波数可変幅の範囲に対応した範囲内の大きさであれば正常、周波数可変幅の範囲に対応した範囲内の大きさでなければ故障と見なされる。故障検出回路１１０は、制御電圧が周波数可変幅の範囲内の大きさでない場合に、故障を示す故障検出信号Ｆ２を出力する。故障検出信号Ｆ２は、制御回路７０およびスイッチ回路Ｓ５に入力される。この構成によれば、フラクショナルＮ－ＰＬＬ回路２０の出力周波数が異常である場合に故障であることを検出することができる。なお、電圧の大きさに応じて既定の信号を出力する回路は公知の種々の回路によって実現可能である。
【0035】
分周回路２５は、電圧制御発振回路２４の出力から電圧制御発振回路２４の入力に至る信号経路上に設けられ、分周設定回路２７の出力信号を分周比として、電圧制御発振回路２４が出力するクロック信号ＰＬＬＣＬＫを分周したクロック信号ＦＢＣＬＫを出力する。分周設定回路２７の出力信号の時間平均値は、制御回路７０から入力される整数分周比Ｎと分数分周比Ｆ／Ｍとの和（Ｎ＋Ｆ／Ｍ）と一致する。そして、クロック信号ＲＥＦＣＬＫの位相とクロック信号ＦＢＣＬＫの位相が同期した定常状態では、式（１）で計算されるクロック信号ＰＬＬＣＬＫの周波数がクロック信号ＲＥＦＣＬＫの周波数と一致し、これによりクロック信号ＣＬＫＯは式（３）で表される所望の周波数（目標周波数）となる。
【0036】
分周設定回路２７は、分数分周比Ｆ／Ｍを用いてデルタシグマ変調を行い、分周回路２５の分周比を設定する。本実施形態では、分周設定回路２７は、デルタシグマ変調回路２６と加減算回路２６ａを含んで構成される。デルタシグマ変調回路２６は、クロック生成回路２８が出力するクロック信号ＤＳＭＣＬＫに同期して、分数分周比Ｆ／Ｍを積分して量子化するデルタシグマ変調を行う。加減算回路２６ａは、デルタシグマ変調回路２６が出力するデルタシグマ変調信号と整数分周比Ｎとを加減算する。この加減算回路２６ａの出力信号は、分周設定回路２７の出力信号として分周回路２５に入力される。分周設定回路２７の出力信号は、整数分周比Ｎの付近の範囲の複数の整数分周比が時系列に変化し、その時間平均値はＮ＋Ｆ／Ｍと一致する。
【0037】
例えば、クロック信号ＲＥＦＣＬＫの周波数を１００ＭＨｚ、クロック信号ＰＬＬＣＬＫの目標周波数を３４２５ＭＨｚとすると、分周設定回路２７の出力信号の時間平均値、すなわち分周回路２５の分周比の時間平均値は３４．２５となる必要がある。そこで、整数分周比Ｎを３４に、分数分周比Ｆ／Ｍを０．２５に設定すべきである。
【0038】
３４．２５は非整数であるため、デルタシグマ変調回路２６によるデルタシグマ変調により分周回路２５の分周比（整数値）を時系列的に変化させることにより近似的に３４．２５の分周比を実現する。例えば、ある所定期間を複数の期間に分割し、分割した複数の期間の３／４では分周回路２５の分周比を３４とし、残りの１／４の期間では分周回路２５の分周比を３５とすれば、当該所定期間内のクロック信号ＦＢＣＬＫのパルス数で考えると３４．２５分周に近似することができる。
【0039】
（１－２）動作設定情報の入力：
次に、発振器１に対する動作設定情報９０ａの入力を説明する。本実施形態においては、発振器１のＶＤＤ端子に電源電圧が供給されると、発振器１が通常動作モードとしての動作を開始する。但し、ＶＤＤ端子に電源電圧が供給されてから所定期間の間にＯＥ／ＳＤＡ端子にエントリーコードが入力された場合に、発振器１がインターフェースモードとしての動作を開始する。
次に、発振器１に対する動作設定情報９０ａの入力を説明する。本実施形態においては、発振器１のＶＤＤ端子に電源電圧が供給されると、発振器１が通常動作モードとしての動作を開始する。但し、ＶＤＤ端子に電源電圧が供給されてから所定期間の間にＯＥ／ＳＤＡ端子にエントリーコードが入力された場合に、発振器１がインターフェースモードとしての動作を開始する。
【0040】
図３は、インターフェースモードにおいて不揮発性メモリー９０に動作設定情報９０ａを記憶させる際の各端子の電圧波形を示すタイミングチャートの例である。発振器１が用いられる際、まず発振器１のＶＤＤ端子に電源電圧が供給され、ＧＮＤ端子はグラウンドレベルとされる。図３に示す例では、ＶＤＤ端子の電圧が０レベルから既定レベルに上昇し、時刻ｔ１においてＶＤＤ端子の電圧が電源電圧となる。この際、制御回路７０は、不揮発性メモリー９０に記憶されている各種の情報をレジスターに転送し、記憶させる。時刻ｔ１以後の所定期間において、制御回路７０は、エントリーコードを受け付け可能な状態になる。
【0041】
当該所定期間において、ＯＥ端子に予め決められた電圧波形であるエントリーコードが入力されると、制御回路７０は、インターフェースモードの動作を開始する。図３に示す例においては、時刻ｔ２においてインターフェースモードとしての動作が開始される。インターフェースモードにおいては、ＤＩＡＧ／ＳＣＬ端子がシリアルクロック端子、ＯＥ／ＳＤＡ端子がシリアルデータ端子として用いられる。
【0042】
このため、インターフェースモードにおいては、ＤＩＡＧ／ＳＣＬ端子にシリアルクロック信号が供給される。ＯＥ／ＳＤＡ端子には、当該シリアルクロック信号に同期した各種コマンドが供給される。制御回路７０は、当該コマンドに応じて各種の動作を実行可能である。本実施形態においては、当該コマンドに動作設定コマンドが含まれている。動作設定コマンドは、動作設定情報９０ａを不揮発性メモリー９０に記憶させるためのコマンドである。
【0043】
ＯＥ／ＳＤＡ端子に、動作設定コマンドが入力されると、制御回路７０は、動作設定情報９０ａの入力待ち状態になり。動作設定コマンドに続いて動作設定情報９０ａが入力されると、制御回路７０は、当該動作設定情報９０ａを受け付けて不揮発性メモリー９０に記憶させる。
【0044】
（１－３）動作例：
次に、発振器１の動作例を説明する。ここでは、上述のインターフェースモードにおいて動作設定情報９０ａが不揮発性メモリー９０に記憶され、その後に通常動作モードにおける動作が開始された場合の例を説明する。通常動作モードが開始されると、制御回路７０は、スイッチ回路Ｓ１～Ｓ６を制御して、デフォルトの状態に設定する。本実施形態においてデフォルトの状態は、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ５，Ｓ６がオン、スイッチ回路Ｓ４の入力端子１がオンの状態である。なお、スイッチ回路Ｓ４の入力端子Ｎ（Ｎは１，２，３のいずれか）の状態を示す際に、以後、Ｓ４－Ｎと表記する場合がある。
次に、発振器１の動作例を説明する。ここでは、上述のインターフェースモードにおいて動作設定情報９０ａが不揮発性メモリー９０に記憶され、その後に通常動作モードにおける動作が開始された場合の例を説明する。通常動作モードが開始されると、制御回路７０は、スイッチ回路Ｓ１～Ｓ６を制御して、デフォルトの状態に設定する。本実施形態においてデフォルトの状態は、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ５，Ｓ６がオン、スイッチ回路Ｓ４の入力端子１がオンの状態である。なお、スイッチ回路Ｓ４の入力端子Ｎ（Ｎは１，２，３のいずれか）の状態を示す際に、以後、Ｓ４－Ｎと表記する場合がある。
【0045】
デフォルトの状態において、ＯＥ端子に対して入力された出力イネーブル信号によってクロック信号の出力が許可されている場合を想定する。この場合、発振器１において故障が発生してなければ、ＯＵＴ端子から非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子から反転クロック信号ＣＫＮが出力される。
【0046】
一方、発振器１において故障が発生すると、制御回路７０は、動作設定情報９０ａに基づいてスイッチ回路Ｓ１～Ｓ６を切り替える。本実施形態において、動作設定情報９０ａには、各端子から出力する信号の有無および信号の内容を決定するための情報である。具体的には、動作設定情報９０ａは、非反転クロック信号ＣＫＰを出力するか否かを制御する第１設定値を含む。すなわち、第１設定値において、非反転クロック信号ＣＫＰを出力しない設定が行われている状況において故障が検出された場合に、制御回路７０は、非反転クロック信号ＣＫＰの出力を停止させる。
【0047】
図４は、第１設定値において、非反転クロック信号ＣＫＰを出力しない設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ６の動作と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。図４に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，スイッチ回路Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0048】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力されると、オン状態となっているスイッチ回路Ｓ５を経てＤＩＡＧ／ＳＣＬ端子から故障検出信号Ｆ１，Ｆ２が出力される。このため、ＤＩＡＧ／ＳＣＬ端子の信号レベルはアクティブとなる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。なお、ここでは、故障が発生しているため、クロック信号ＲＥＦＣＬＫ、クロック信号ＰＬＬＣＬＫ，クロック信号ＣＬＫＯ、非反転クロック信号ＣＫＰの電圧や周波数等が既定の範囲外になっている可能性があるが、信号自体は出力されている状態が想定されている（以下同様）。
【0049】
故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されることにより、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、クロック信号としての非反転クロック信号ＣＫＰを出力しない設定が行われている状況が想定されており、この場合、制御回路７０は、非反転クロック信号ＣＫＰの出力を制御するスイッチ回路Ｓ１をオフにする。この結果、図４に示すようにＯＵＴ端子からクロック信号である非反転クロック信号ＣＫＰは出力されなくなる。従って、発振器１を使用している電子機器等においてＯＵＴ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。なお、図４に示す例において、スイッチ回路Ｓ４におけるＳ４－２はオンにされないため、スイッチ回路Ｓ３のオン、オフ状態は任意である。
【0050】
さらに、本実施形態において動作設定情報９０ａは、反転クロック信号ＣＫＮを出力するか否かを制御する第２設定値を含む。すなわち、第２設定値において、反転クロック信号ＣＫＮを出力しない設定が行われている状況において故障が検出された場合に、制御回路７０は、反転クロック信号ＣＫＮの出力を停止させる。
【0051】
図５は、第２設定値において、反転クロック信号ＣＫＮを出力しない設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ６の動作と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。図５に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0052】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力されると、オン状態となっているスイッチ回路Ｓ５を経てＤＩＡＧ／ＳＣＬ端子から故障検出信号Ｆ１，Ｆ２が出力される。このため、ＤＩＡＧ／ＳＣＬ端子の信号レベルはアクティブとなる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。
【0053】
また、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されることにより、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、反転クロック信号ＣＫＮを出力しない設定が行われている状況が想定されており、この場合、制御回路７０は、反転クロック信号ＣＫＮの出力を制御するスイッチ回路Ｓ２をオフにする。この結果、図５に示すようにＸＯＵＴ端子から反転クロック信号ＣＫＮは出力されなくなる。従って、発振器１を使用している電子機器等においてＯＵＴ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。なお、図５に示す例においてもスイッチ回路Ｓ３のオン、オフ状態は任意である。
【0054】
さらに、本実施形態において動作設定情報９０ａは、ＸＯＵＴ端子から非反転クロック信号ＣＫＰと同相の信号を出力するか否かを制御する第３設定値を含む。すなわち、第３設定値において、ＸＯＵＴ端子から非反転クロック信号ＣＫＰと同相の信号を出力する設定が行われている状況において故障が検出された場合に、制御回路７０は、反転クロック端子であるＸＯＵＴ端子から反転していないクロック信号を出力させる。
【0055】
図６は、第３設定値において、ＸＯＵＴ端子から非反転クロック信号ＣＫＰと同相の信号を出力する設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ５の動作（Ｓ６は図示省略）と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。図６に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。スイッチ回路Ｓ４－２はオフである。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0056】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力されると、オン状態となっているスイッチ回路Ｓ５を経てＤＩＡＧ／ＳＣＬ端子から故障検出信号Ｆ１，Ｆ２が出力される。このため、ＤＩＡＧ／ＳＣＬ端子の信号レベルはアクティブとなる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。
【0057】
また、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されることにより、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、ＸＯＵＴ端子から非反転クロック信号ＣＫＰと同相の信号を出力する設定が行われている状況が想定されており、この場合、制御回路７０は、非反転クロック信号ＣＫＰと同相の信号を出力させるためにスイッチ回路Ｓ４において、スイッチ回路Ｓ４－１をオフ、スイッチ回路Ｓ４－２をオンにする。スイッチ回路Ｓ３がオフの状態であるなら、制御回路７０は、スイッチ回路Ｓ３をオンにする。この結果、図６に示すようにＸＯＵＴ端子から反転クロック信号ＣＫＮは出力されず、非反転クロック信号ＣＫＰと同相の信号が出力される。従って、発振器１を使用している電子機器等においてＯＵＴ端子とＸＯＵＴ端子の電圧レベルを監視すれば、両者が同相である場合に発振器１で故障が発生したことを特定することができる。なお、図６に示す例においても故障検出前のスイッチ回路Ｓ３のオン、オフ状態は任意である。また、故障検出後において、スイッチ回路Ｓ２のオン、オフ状態は任意である。
【0058】
さらに、本実施形態において動作設定情報９０ａは、ＸＯＵＴ端子またはＯＵＴ端子から故障が検出されたことを示す故障検出信号を出力するか否かを制御する第４設定値を含む。本実施形態において、第４設定値は、ＸＯＵＴ端子から故障検出信号を出力させるか否かを制御する値であるが、ＯＵＴ端子から故障検出信号を出力させるか否かを制御する値であってもよい。第４設定値において、ＸＯＵＴ端子から故障が検出されたことを示す故障検出信号を出力する設定が行われている状況において故障が検出された場合に、制御回路７０は、反転クロック端子であるＸＯＵＴ端子から故障検出信号を出力させる。
【0059】
図７は、第４設定値において、ＸＯＵＴ端子から故障が検出されたことを示す故障検出信号を出力する設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ５の動作（Ｓ６は図示省略）と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。図７に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。スイッチ回路Ｓ４－３はオフである。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0060】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力されると、オン状態となっているスイッチ回路Ｓ５を経てＤＩＡＧ／ＳＣＬ端子から故障検出信号Ｆ１，Ｆ２が出力される。このため、ＤＩＡＧ／ＳＣＬ端子の信号レベルはアクティブとなる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。
【0061】
また、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されることにより、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、ＸＯＵＴ端子から故障が検出されたことを示す故障検出信号を出力する設定が行われている状況が想定されており、この場合、制御回路７０は、ＸＯＵＴ端子から故障検出信号Ｆ１，Ｆ２を出力させるためにスイッチ回路Ｓ４において、スイッチ回路Ｓ４－１をオフ、スイッチ回路Ｓ４－３をオンにする。この結果、図７に示すようにＸＯＵＴ端子から反転クロック信号ＣＫＮは出力されず、故障検出信号Ｆ１，Ｆ２が出力される。従って、発振器１を使用している電子機器等においてＸＯＵＴ端子の電圧レベルを監視すれば、ＸＯＵＴ端子のレベルがアクティブである場合に発振器１で故障が発生したことを特定することができる。なお、図７に示す例においてもスイッチ回路Ｓ３のオン、オフ状態は任意である。また、故障検出後において、スイッチ回路Ｓ２のオン、オフ状態は任意である。
【0062】
さらに、本実施形態において動作設定情報９０ａは、ＤＩＡＧ／ＳＣＬ端子から故障が検出されたことを示す故障検出信号を出力するか否かを制御する第５設定値を含む。第５設定値において、ＤＩＡＧ／ＳＣＬ端子から故障が検出されたことを示す故障検出信号を出力しない設定が行われている状況において故障が検出された場合に、制御回路７０は、故障検出端子であるＤＩＡＧ／ＳＣＬ端子から故障検出信号を出力させない。
【0063】
図８は、第５設定値において、ＤＩＡＧ／ＳＣＬ端子から故障が検出されたことを示す故障検出信号を出力しない設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ６の動作と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。なお、図８に示す例においては、第１設定値において、非反転クロック信号ＣＫＰを出力しない設定が行われ、かつ、第２設定値において、反転クロック信号ＣＫＮを出力しない設定が行われている状況が想定されている。
【0064】
図８に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0065】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力され、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されると、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、ＤＩＡＧ／ＳＣＬ端子から故障が検出されたことを示す故障検出信号を出力しない設定が行われている状況が想定されており、この場合、制御回路７０は、故障検出信号の出力を停止させるためにスイッチ回路Ｓ５をオフにする。この結果、図８に示すように時刻Ｔ１以後、ＤＩＡＧ／ＳＣＬ端子から故障検出信号が出力されない状態となる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子を監視する必要はなくなる。
【0066】
但し、ＤＩＡＧ／ＳＣＬ端子から故障検出信号が出力されない設定が行われている場合、他の端子からの出力で故障の発生を特定できることが好ましい。図８に示す例では、ＯＵＴ端子およびＸＯＵＴ端子の出力によって故障の発生を特定可能である。すなわち、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されると、制御回路７０は、動作設定情報９０ａの第１設定値に基づいてスイッチ回路Ｓ１をオフに設定し、第２設定値に基づいてスイッチ回路Ｓ２をオフに設定する。この結果、ＯＵＴ端子から非反転クロック信号ＣＫＰが出力されず、ＸＯＵＴ端子から反転クロック信号ＣＫＮが出力されない状態となる。従って、発振器１を使用している電子機器等においてＯＵＴ端子およびＸＯＵＴ端子の少なくとも一方の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。なお、図８に示す例においてもスイッチ回路Ｓ３のオン、オフ状態は任意である。また、故障検出後において、スイッチ回路Ｓ６のオン、オフ状態は任意である。
【0067】
さらに、本実施形態において動作設定情報９０ａは、ＰＬＬ回路をオープンループにするか否かを制御する第６設定値を含む。第６設定値において、ＰＬＬ回路であるフラクショナルＮ－ＰＬＬ回路２０をオープンループにする設定が行われている状況において故障が検出された場合に、制御回路７０は、フラクショナルＮ－ＰＬＬ回路２０をオープンループにする。
【0068】
図９は、第６設定値において、フラクショナルＮ－ＰＬＬ回路２０をオープンループにする設定が行われている状況におけるスイッチ回路Ｓ１～Ｓ６の動作と、ＯＵＴ端子、ＸＯＵＴ端子、ＤＩＡＧ／ＳＣＬ端子からの出力信号、故障検出信号Ｆ１，Ｆ２の有無を例示した図である。図９に示す例において、時刻Ｔ０で通常動作モードが開始されると、スイッチ回路Ｓ１，Ｓ２，Ｓ３，Ｓ４－１，Ｓ５，Ｓ６がオンの状態となる。時刻Ｔ０～Ｔ１の期間においては故障検出信号Ｆ１，Ｆ２のいずれも出力されていない。このため、故障は発生していない。従って、ＯＵＴ端子からは非反転クロック信号ＣＫＰが出力され、ＸＯＵＴ端子からは反転クロック信号ＣＫＮが出力される。
【0069】
発振器１において故障が発生し、時刻Ｔ１において故障検出信号Ｆ１，Ｆ２の少なくとも一方が出力されると、オン状態となっているスイッチ回路Ｓ５を経てＤＩＡＧ／ＳＣＬ端子から故障検出信号Ｆ１，Ｆ２が出力される。このため、ＤＩＡＧ／ＳＣＬ端子の信号レベルはアクティブとなる。従って、発振器１を使用している電子機器等においてＤＩＡＧ／ＳＣＬ端子の電圧レベルを監視すれば、発振器１で故障が発生したことを特定することができる。
【0070】
また、故障検出信号Ｆ１，Ｆ２が制御回路７０に入力されることにより、制御回路７０は、故障が発生したことを検出する。当該故障の発生の検出をトリガーとして、制御回路７０は、動作設定情報９０ａを参照する。ここでは、フラクショナルＮ－ＰＬＬ回路２０をオープンループにする設定が行われている状況が想定されており、この場合、制御回路７０は、発振回路１０が出力であるクロック信号ＲＥＦＣＬＫのフラクショナルＮ－ＰＬＬ回路２０に対する入力を遮断するためにスイッチ回路Ｓ６をオフにする。この結果、フラクショナルＮ－ＰＬＬ回路２０にクロック信号ＲＥＦＣＬＫが入力されない状態になるため、フラクショナルＮ－ＰＬＬ回路２０のフィードバック制御は機能しなくなる。一方、スイッチ回路Ｓ６がオフになる直前のクロック信号ＣＬＫＯ、非反転クロック信号ＣＫＰ、反転クロック信号ＣＫＮが維持された状態で出力される。このため、故障した状態であるが、図９に示すようにＯＵＴ端子およびＸＯＵＴ端子から何らかのクロック信号が出力される。従って、発振器１を使用している電子機器等においてクロック信号を全く使用できない状況に陥ることがない。このため、電子機器等において、ＤＩＡＧ／ＳＣＬ端子の電圧レベルに基づいて故障が検出された後、ＯＵＴ端子およびＸＯＵＴ端子から出力されたクロック信号に基づいて何らかの動作を実行することが可能である。なお、図９に示す例においてもスイッチ回路Ｓ３のオン、オフ状態は任意である。
【0071】
以上のように、本実施形態においては、第１設定値～第６設定値に基づいて発振器１の回路を制御可能である。各設定値は、組み合わされても良い。例えば、第１設定値によってクロック信号を出力しない設定とされ、第４設定値によって反転クロック端子から故障検出信号を出力する設定とされるなど、複数の設定値によって故障の際の発振器１の動作が決められても良い。
【0072】
以上の構成によれば、故障が検出されたときに、動作設定情報９０ａに対応する各種の動作を行わせることができる。また、ユーザーは、動作設定情報９０ａによって、故障のときの発振器１の動作を選択することができる。このため、本実施形態によれば、様々なユーザーの要求に対応することができる。
【0073】
また、本実施形態において、動作設定情報９０ａが記憶される記憶回路は不揮発性メモリー９０である。従って、動作設定情報９０ａを不揮発性メモリー９０に記憶させた後、電源供給を停止し、再度発振器１を動作させた場合でも記憶済の動作設定情報９０ａを用いて発振器１を動作させることができる。
【0074】
さらに、本実施形態において、発振器１は、電源端子と、グラウンド端子と、クロック端子と、反転クロック端子と、イネーブル端子と、故障検出端子と、を備える。従って、差動出力を行う発振器１が通常備える端子と、故障検出用の端子と、によって発振器１の端子を構成することができる。
【0075】
さらに、本実施形態において、発振器１は、通常動作モードと、インターフェースモードと、を備える。インターフェースモードを利用すれば、発振器１に動作設定情報９０ａを記憶させる処理を容易に実施可能である。
【0076】
さらに、発振器１は、インターフェースモードにおいて、イネーブル端子および故障検出端子の一方がシリアルデータ端子として機能し、他方がシリアルクロック端子として機能する。従って、シリアル通信によって動作設定情報９０ａを発振器１に記憶させるなどの処理を行うことが可能である。
【0077】
さらに、本実施形態においては、電源端子に電源電圧が供給されてから所定期間の間にイネーブル端子にエントリーコードが入力された場合に、発振器１がインターフェースモードになる。このため、動作設定情報９０ａを容易に発振器１に記憶させることが可能である。
【0078】
（２）他の実施形態：
上述の実施形態は本発明を実施するための例であり、他にも種々の実施形態を採用可能である。例えば、ＰＬＬ回路はフラクショナルＮ－ＰＬＬ回路ではなく、デルタシグマ変調回路２６、クロック生成回路２８を備えないＰＬＬ回路であってもよい。本発明の一実施形態にかかるＰＬＬ回路の適用対象は限定されず種々の対象、例えば、各種の電子機器、車両の電装品等に使用可能である。
上述の実施形態は本発明を実施するための例であり、他にも種々の実施形態を採用可能である。例えば、ＰＬＬ回路はフラクショナルＮ－ＰＬＬ回路ではなく、デルタシグマ変調回路２６、クロック生成回路２８を備えないＰＬＬ回路であってもよい。本発明の一実施形態にかかるＰＬＬ回路の適用対象は限定されず種々の対象、例えば、各種の電子機器、車両の電装品等に使用可能である。
【0079】
クロック信号生成回路は、一定期間毎に電圧が変化するクロック信号を生成することができればよい。従って、クロック信号生成回路は、上述のＰＬＬ回路を用いた回路に限定されず、種々の回路によって構成されて良い。例えば、ＲＣ回路やＬＣ回路を用いた発振回路、マルチバイブレーター、リングオシレーター等がクロック信号生成回路であっても良い。
【0080】
クロック信号は、一定期間毎に電圧が変化するクロック信号であればよく、上述の実施形態において、動作設置情報によって制御される対象のクロック信号は、非反転クロック信号ＣＫＰ、反転クロック信号ＣＫＮおよびクロック信号ＲＥＦＣＬＫであるが、むろん、他のクロック信号、例えば、クロック信号ＰＬＬＣＬＫ、クロック信号ＣＬＫＯが動作設置情報によって制御される対象となってもよい。
【0081】
故障検出回路は、発振器の故障、例えば、クロック信号の電圧、周波数の少なくとも一方が予め決められた範囲外になった状態、を検出することができればよい。従って、故障検出回路は、上述の例に限定されない。例えば、フラクショナルＮ－ＰＬＬ回路２０、分周回路３０、出力回路４０、レギュレーター５０、レギュレーター６０、制御回路７０の各種出力が、既定の範囲外になったか否か検出されても良い。
【0082】
記憶回路は、故障検出回路が故障を検出したときの動作に対応する動作設定情報を記憶することができればよい。すなわち、制御回路が動作設定情報を参照できるように、動作設定情報を保持することができればよい。従って、電力の投入を停止し、再開した場合においても動作設定情報が保持されるように、記憶回路は、上述の不揮発性メモリーであることが好ましいが、電源投入中に動作設定情報を記憶させ、制御回路に参照させるのであれば、揮発性メモリーであっても良い。むろん、メモリーの種類は限定されない。
【0083】
動作設定情報は、故障を検出したときの動作に対応していれば良い。すなわち、制御回路が、動作設定情報を参照することにより、当該動作を実施する状態になるようにスイッチ回路を切り替えることができればよい。動作設定情報は、動作に対応していれば良く、例えば、上述の実施形態のように、動作毎にオン、オフにすべきスイッチ回路が指定され、制御回路が当該スイッチ回路を制御していても良いし、動作を示す番号に応じて制御回路が既定の制御を実施することで動作を切り替えても良い。
【0084】
スイッチ回路は、動作を行う状態と行わない状態とを切り替えることが可能な回路であれば良い。動作を切り替えるための回路は、種々の回路であって良く、例えばＭＯＳトランジスター、バイポーラトランジスター等のトランジスターであってもよいし、他にも、各種のスイッチが利用されて良い。また、スイッチ回路は、動作毎に設けられていても良いし、共通のスイッチ回路によって複数の動作の切り替えが行われてもよい。
【0085】
制御回路は、故障検出回路が故障を検出したときに、スイッチ回路を制御して動作設定情報に対応する動作を行わせることができればよい。すなわち、制御回路は、記憶回路を参照し、動作設定情報に基づいて、スイッチ回路による状態の切り替えを行うことができればよい。
【0086】
発振器が実施可能なモードは、通常動作モードとインターフェースモードとに限定されず、他のモードがあっても良い。また、通常動作モードは、発振器として機能するモードであれば良く、当該通常動作モードにおいては、電力の投入が開始されると、所定の処理を経てクロック信号の出力が開始される。通常動作モードにおいては、少なくともクロック信号の出力機能が実行されればよい。上述の実施形態においては、通常動作モードにおいて故障検知が行われるが、他のモードにおいて故障検知が行われてもよい。
【0087】
インターフェースモードは、記憶回路にアクセス可能なモードであれば良い。すなわち、記憶回路の情報を参照したり、記憶回路に情報を記録させたりすることができるモードであればよい。インターフェースモードにおける通信規格は上述のＩ２Ｃに限定されず、例えば、ＳＰＩ（Serial Peripheral Interface）やＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）等が用いられても良い。さらに、発振器が備える端子や端子に割り当てられた機能等は、呪術の実施形態における機能に限定されず、種々の機能であって良い。
【0088】
さらに、インターフェースモードにおいて、各種の機能を実行可能であっても良い。例えば、発振器１が故障に関する情報を記憶するレジスターを有し、インターフェースモードにおいて、レジスターにアクセス可能である構成であっても良い。この構成は、故障を検出した故障検出回路が特定されるような構成であっても良い。具体的には、上述の実施形態において発振器１は、故障検出回路１００，１１０を備えており、故障が検出されると故障検出信号が制御回路７０に出力される。制御回路７０は、故障検出信号を受信すると、故障検出信号の出力元の故障検出回路１００，１１０を示す情報をレジスターに記憶させる。
【0089】
発振器１に接続された電子機器は、インターフェースモードにおいて当該レジスターにアクセスすることが可能である。レジスターに対するアクセスは種々の手法で実現可能である。例えば、図３に示すインターフェースモードにおいて、レジスターの情報を読み出すためのコマンドが入力されると、制御回路７０がレジスターの情報を読み出し、ＯＥ／ＳＤＡ端子から当該情報を出力する構成等が挙げられる。
【0090】
レジスターに記憶された情報において、故障検出信号の出力元が故障検出回路１００であることが示されている場合、電子機器は、発振回路１０の発信振幅が閾値以下になったことを特定可能である。また、電子機器は、故障原因が発振回路１０であることを特定可能である。一方、レジスターに記憶された情報において、故障検出信号の出力元が故障検出回路１１０であることが示されている場合、電子機器は、フラクショナルＮ－ＰＬＬ回路２０の発振周波数が可変幅の範囲外になったことを特定可能である。また、電子機器は、故障原因がフラクショナルＮ－ＰＬＬ回路２０であることを特定可能である。
【0091】
なお、レジスターに記憶される情報は、故障に関する情報であれば良く、故障した回路を示す情報であっても良いし、故障原因を示す情報であっても良いし、より詳細な情報であってもよい。より詳細な情報としては、例えば、発振回路１０から出力される発振信号のレベルを示す情報や、フラクショナルＮ－ＰＬＬ回路２０から出力されるクロック信号の周波数を示す情報等が挙げられる。むろん、発振回路１０、フラクショナルＮ－ＰＬＬ回路２０以外の回路の故障に関する情報であっても良い。
【符号の説明】
【0092】
１…発振器、１０…発振回路、２０…フラクショナルＮ－ＰＬＬ回路、２１…位相比較器、２２…チャージポンプ回路、２３…ローパスフィルター、２４…電圧制御発振回路、２５…分周回路、２６…デルタシグマ変調回路、２６ａ…加減算回路、２７…分周設定回路、２８…クロック生成回路、３０…分周回路、４０…出力回路、４１…インバーター、５０…レギュレーター、６０…レギュレーター、７０…制御回路、８０…シリアルインターフェース回路、９０…不揮発性メモリー、９０ａ…動作設定情報、１００、１１０…故障検出回路Ｓ１～Ｓ６…スイッチ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】