知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024171679
(43)【公開日】2024-12-12
(54)【発明の名称】配線基板、及び配線基板の製造方法
(51)【国際特許分類】
H05K 1/16 20060101AFI20241205BHJP
H05K 1/02 20060101ALI20241205BHJP
H05K 3/46 20060101ALI20241205BHJP
【ＦＩ】
H05K1/16 D
H05K1/02 J
H05K3/46 C
H05K3/46 E
H05K3/46 N
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023088828
(22)【出願日】2023-05-30
(71)【出願人】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】梅村 優樹
【テーマコード（参考）】
4E351
5E316
5E338
【Ｆターム（参考）】
4E351AA02
4E351AA03
4E351AA04
4E351AA06
4E351AA13
4E351BB03
4E351BB09
4E351BB10
4E351BB22
4E351BB24
4E351BB26
4E351BB27
4E351BB33
4E351BB49
4E351CC03
4E351CC07
4E351DD04
4E351DD11
4E351DD17
4E351GG09
5E316AA32
5E316AA35
5E316AA43
5E316BB15
5E316CC09
5E316CC10
5E316CC16
5E316CC21
5E316CC32
5E316DD07
5E316DD12
5E316DD17
5E316DD24
5E316DD32
5E316DD33
5E316DD47
5E316DD48
5E316EE32
5E316EE33
5E316FF04
5E316FF07
5E316FF13
5E316FF14
5E316GG15
5E316GG17
5E316GG22
5E316GG23
5E316GG28
5E316HH01
5E316JJ14
5E338AA03
5E338AA16
5E338AA18
5E338BB14
5E338BB25
5E338BB75
5E338CC10
5E338CD05
5E338EE11
5E338EE22
5E338EE24
(57)【要約】
【課題】 電気特性を向上させることが可能な配線基板を提供する。
【解決手段】 配線基板は、基板１１と、キャパシタ１００と、配線部１０１とを含む。キャパシタ１００は、基板１１の第１面上に設けられた下部電極１４と、下部電極１４上に設けられた誘電体層１５と、誘電体層１５上に設けられた上部電極１６とを有する。下部電極１４は、第１導電性厚膜１２Ａと、第１導電性厚膜１２Ａ上に設けられ、第１導電性厚膜１２Ａより厚さが薄い第１導電性薄膜１３Ａとを含む。配線部１０１は、基板１１の第１面上に設けられ、第２導電性厚膜１２Ｂと、第２導電性厚膜１２Ｂ上に設けられた第２導電性薄膜１３Ｂとを含む。第１導電性厚膜１２Ａと第２導電性厚膜１２Ｂとは、連続層かつ同一材料で構成される。第１導電性薄膜１３Ａと第２導電性薄膜１３Ｂとは、連続層かつ同一材料で構成される。第２導電性薄膜１３Ｂの厚さは、第１導電性薄膜１３Ａの厚さより薄い。
【選択図】 図２
【解決手段】 配線基板は、基板１１と、キャパシタ１００と、配線部１０１とを含む。キャパシタ１００は、基板１１の第１面上に設けられた下部電極１４と、下部電極１４上に設けられた誘電体層１５と、誘電体層１５上に設けられた上部電極１６とを有する。下部電極１４は、第１導電性厚膜１２Ａと、第１導電性厚膜１２Ａ上に設けられ、第１導電性厚膜１２Ａより厚さが薄い第１導電性薄膜１３Ａとを含む。配線部１０１は、基板１１の第１面上に設けられ、第２導電性厚膜１２Ｂと、第２導電性厚膜１２Ｂ上に設けられた第２導電性薄膜１３Ｂとを含む。第１導電性厚膜１２Ａと第２導電性厚膜１２Ｂとは、連続層かつ同一材料で構成される。第１導電性薄膜１３Ａと第２導電性薄膜１３Ｂとは、連続層かつ同一材料で構成される。第２導電性薄膜１３Ｂの厚さは、第１導電性薄膜１３Ａの厚さより薄い。
【選択図】 図２
【特許請求の範囲】
【請求項1】
絶縁性を有する第１面と、前記第１面の反対側の第２面とを有する基板と、
前記基板の前記第１面上に設けられた下部電極と、前記下部電極上に設けられた誘電体層と、前記誘電体層上に設けられた上部電極とを有し、前記下部電極は、第１導電性厚膜と、前記第１導電性厚膜上に設けられ、前記第１導電性厚膜より厚さが薄い第１導電性薄膜とを含む、キャパシタと、
前記基板の前記第１面上に設けられ、第２導電性厚膜と、前記第２導電性厚膜上に設けられた第２導電性薄膜とを含む配線部と、
を具備し、
前記第１導電性厚膜と前記第２導電性厚膜とは、連続層かつ同一材料で構成され、
前記第１導電性薄膜と前記第２導電性薄膜とは、連続層かつ同一材料で構成され、
前記第２導電性薄膜の厚さは、前記第１導電性薄膜の厚さより薄く、
前記第１導電性薄膜の導電率は、前記第１導電性厚膜の導電率の２％以上５０％以下である
配線基板。
前記基板の前記第１面上に設けられた下部電極と、前記下部電極上に設けられた誘電体層と、前記誘電体層上に設けられた上部電極とを有し、前記下部電極は、第１導電性厚膜と、前記第１導電性厚膜上に設けられ、前記第１導電性厚膜より厚さが薄い第１導電性薄膜とを含む、キャパシタと、
前記基板の前記第１面上に設けられ、第２導電性厚膜と、前記第２導電性厚膜上に設けられた第２導電性薄膜とを含む配線部と、
を具備し、
前記第１導電性厚膜と前記第２導電性厚膜とは、連続層かつ同一材料で構成され、
前記第１導電性薄膜と前記第２導電性薄膜とは、連続層かつ同一材料で構成され、
前記第２導電性薄膜の厚さは、前記第１導電性薄膜の厚さより薄く、
前記第１導電性薄膜の導電率は、前記第１導電性厚膜の導電率の２％以上５０％以下である
配線基板。
【請求項2】
前記第１及び第２導電性厚膜の上面の粗さは、前記第１及び第２導電性厚膜の側面の粗さよりも小さい
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項3】
前記第１導電性薄膜の厚さは、１００ｎｍ未満である
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項4】
前記第２導電性薄膜の厚さは、１００ｎｍ未満である
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項5】
前記第１導電性薄膜の熱膨張率は、前記誘電体層の熱膨張率よりも小さく、前記第１導電性厚膜の熱膨張率よりも小さい
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項6】
前記第１導電性薄膜と前記第２導電性薄膜との膜厚差が生じる位置は、前記誘電体層の端部の位置と同じである
請求項１に記載の配線基板。
請求項１に記載の配線基板。
【請求項7】
前記基板の前記第２面上に設けられた導電層と、
前記基板を貫通する貫通孔内に設けられた貫通孔内導電層と、
をさらに具備し、
前記貫通孔内導電層は、前記配線部と前記導電層とを接続するように構成される
請求項１に記載の配線基板。
前記基板を貫通する貫通孔内に設けられた貫通孔内導電層と、
をさらに具備し、
前記貫通孔内導電層は、前記配線部と前記導電層とを接続するように構成される
請求項１に記載の配線基板。
【請求項8】
基板上に部分的に、第１レジスト層を形成する工程と、
前記基板のうち前記第１レジスト層で覆われていない部分に、導電性厚膜を形成する工程と、
前記第１レジスト層及び前記導電性厚膜上に、前記導電性厚膜より厚さが薄い導電性薄膜を形成する工程と、
リフトオフプロセスにより、前記第１レジスト層と、前記第１レジスト層上に形成された前記導電性薄膜とを除去する工程と、
前記導電性薄膜上に、誘電体層を形成する工程と、
前記誘電体層上に部分的に、上部電極を形成する工程と、
前記上部電極と、前記誘電体層の一部とを覆う第２レジスト層を形成する工程と、
前記誘電体層のうち前記第２レジスト層で覆われていない部分をエッチングするとともに、前記導電性薄膜の一部をエッチングする工程と、
を具備する配線基板の製造方法。
前記基板のうち前記第１レジスト層で覆われていない部分に、導電性厚膜を形成する工程と、
前記第１レジスト層及び前記導電性厚膜上に、前記導電性厚膜より厚さが薄い導電性薄膜を形成する工程と、
リフトオフプロセスにより、前記第１レジスト層と、前記第１レジスト層上に形成された前記導電性薄膜とを除去する工程と、
前記導電性薄膜上に、誘電体層を形成する工程と、
前記誘電体層上に部分的に、上部電極を形成する工程と、
前記上部電極と、前記誘電体層の一部とを覆う第２レジスト層を形成する工程と、
前記誘電体層のうち前記第２レジスト層で覆われていない部分をエッチングするとともに、前記導電性薄膜の一部をエッチングする工程と、
を具備する配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、及び配線基板の製造方法に関する。
【背景技術】
【0002】
電子機器の高機能化及び小型化に伴って、半導体装置を構成する配線基板の高密度化の要求が高まっている。その中で、回路配線の微細化に合わせて、抵抗、キャパシタ、及びインダクタなどの受動素子も更なる小型化が求められている。更なる小型化要求は非常に高いレベルで求められており、これら受動素子の小型化と基板表面への高密度実装のみでは限界がある。そこでこのような問題を解決すべく、実装基板に受動素子を内蔵化する技術が提案されている（例えば、特許文献１）。特許文献１の方法では、受動素子を印刷や真空成膜法などで形成することで多層基板内に内蔵するため、電子機器の小型化が可能となる。
【0003】
また、配線付の基板上にＭＩＭ（Metal-Insulator-Metal）キャパシタが形成される場合がある。ＭＩＭキャパシタは、導電層によって絶縁層を挟んだ構造を有する。その構造に起因した応力の発生により、キャパシタの信頼性が低下する場合がある。特許文献２では、ＭＩＭキャパシタの端部構造が提案されている。特許文献２の構造においては、応力が緩和できたとしても、電子部品としての電気特性が劣化する場合がある。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０００－１５１１１４号公報
【特許文献2】特許第６７２５０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、電気特性を向上させることが可能な配線基板、及び配線基板の製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の第１態様によると、絶縁性を有する第１面と、前記第１面の反対側の第２面とを有する基板と、前記基板の前記第１面上に設けられた下部電極と、前記下部電極上に設けられた誘電体層と、前記誘電体層上に設けられた上部電極とを有し、前記下部電極は、第１導電性厚膜と、前記第１導電性厚膜上に設けられ、前記第１導電性厚膜より厚さが薄い第１導電性薄膜とを含む、キャパシタと、前記基板の前記第１面上に設けられ、第２導電性厚膜と、前記第２導電性厚膜上に設けられた第２導電性薄膜とを含む配線部とを具備し、前記第１導電性厚膜と前記第２導電性厚膜とは、連続層かつ同一材料で構成され、前記第１導電性薄膜と前記第２導電性薄膜とは、連続層かつ同一材料で構成され、前記第２導電性薄膜の厚さは、前記第１導電性薄膜の厚さより薄く、前記第１導電性薄膜の導電率は、前記第１導電性厚膜の導電率の２％以上５０％以下である、配線基板が提供される。
【0007】
本発明の第２態様によると、前記第１及び第２導電性厚膜の上面の粗さは、前記第１及び第２導電性厚膜の側面の粗さよりも小さい、第１態様に係る配線基板が提供される。
【0008】
本発明の第３態様によると、前記第１導電性薄膜の厚さは、１００ｎｍ未満である、第１態様に係る配線基板が提供される。
【0009】
本発明の第４態様によると、前記第２導電性薄膜の厚さは、１００ｎｍ未満である、第１態様に係る配線基板が提供される。
【0010】
本発明の第５態様によると、前記第１導電性薄膜の熱膨張率は、前記誘電体層の熱膨張率よりも小さく、前記第１導電性厚膜の熱膨張率よりも小さい、第１態様に係る配線基板が提供される。
【0011】
本発明の第６態様によると、前記第１導電性薄膜と前記第２導電性薄膜との膜厚差が生じる位置は、前記誘電体層の端部の位置と同じである、第１態様に係る配線基板が提供される。
【0012】
本発明の第７態様によると、前記基板の前記第２面上に設けられた導電層と、前記基板を貫通する貫通孔内に設けられた貫通孔内導電層とをさらに具備し、前記貫通孔内導電層は、前記配線部と前記導電層とを接続するように構成される、第１態様に係る配線基板が提供される。
【0013】
本発明の第８態様によると、基板上に部分的に、第１レジスト層を形成する工程と、前記基板のうち前記第１レジスト層で覆われていない部分に、導電性厚膜を形成する工程と、前記第１レジスト層及び前記導電性厚膜上に、前記導電性厚膜より厚さが薄い導電性薄膜を形成する工程と、リフトオフプロセスにより、前記第１レジスト層と、前記第１レジスト層上に形成された前記導電性薄膜とを除去する工程と、前記導電性薄膜上に、誘電体層を形成する工程と、前記誘電体層上に部分的に、上部電極を形成する工程と、前記上部電極と、前記誘電体層の一部とを覆う第２レジスト層を形成する工程と、前記誘電体層のうち前記第２レジスト層で覆われていない部分をエッチングするとともに、前記導電性薄膜の一部をエッチングする工程とを具備する配線基板の製造方法が提供される。
【発明の効果】
【0014】
本発明によれば、電気特性を向上させることが可能な配線基板、及び配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下、本発明の実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
【0017】
なお、以下の説明において、構造間の位置関係を規定するときに、「上」または「下」は、一方の構造の直上または直下に他の構造が配置される場合に限らず、構造間においてさらに他の構造を介在する場合を含む。
【0018】
また、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第１面」、「第２面」と称することもある。
【0019】
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
【0020】
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。「下方」とは、板状部材又は層を水平に載置した場合の垂直下方の方向を意味する。
【0021】
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
【0022】
［１］ 配線基板１０の構成
本明細書において、配線基板は、基板と、この基板上に設けられかつ絶縁層及び導電層を含む積層体とを含む構造を意味する。基板上に設けられる積層体には、配線部、及び電子部品（キャパシタを含む）が含まれる。配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップ及びプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
本明細書において、配線基板は、基板と、この基板上に設けられかつ絶縁層及び導電層を含む積層体とを含む構造を意味する。基板上に設けられる積層体には、配線部、及び電子部品（キャパシタを含む）が含まれる。配線基板は、例えば、配線のデザインルールが互いに異なる集積回路（ＩＣ）チップ及びプリント配線基板のように、端子間距離が異なる部品を中継するインターポーザとして利用可能である。
【0023】
本発明の一実施形態に係る配線基板は、絶縁層を、金属等を含む導電層で挟み込んだＭＩＭ構造を備える。以下、ＭＩＭ構造は、誘電体層である絶縁層を上部電極と下部電極とで挟んだキャパシタであるものとして説明する。以下に説明するキャパシタを含む配線基板によれば、従来のキャパシタを含む配線基板よりも電気特性を向上することができる。以下、このようなキャパシタを含む配線基板の構造について、具体的に説明する。
【0024】
図１は、本発明の一実施形態に係る配線基板１０を示す概略平面図である。図２は、図１に示したＡ－Ａ´線に沿った配線基板１０を示す断面図である。図３は、配線基板１０に含まれるキャパシタ１００を示す断面図（図１に示したＢ－Ｂ´線に沿った断面図）である。図１において、Ｘ方向は、配線基板１０のある１辺に沿った方向であり、Ｙ方向は、配線基板１０の水平面内においてＸ方向に直交する方向であり、Ｚ方向は、ＸＹ面に直交する方向である。
【0025】
配線基板１０は、基板１１を備える。基板１１は、第１面１１ａと、第１面１１ａの反対側の第２面１１ｂとを有する。基板１１は、絶縁性の表面を有する基板であり、本実施形態では、例えば、無アルカリガラスである。基板１１は、ガラス以外の無機絶縁材料、有機材料、又は半導体基板であってもよいが、絶縁材料であることが好ましく、少なくとも表面に絶縁性を有している。本実施形態では、基板１１の第１面１１ａ及び第２面１１ｂは、絶縁性を有している。
【0026】
基板１１の厚さは、５０μｍ以上７００μｍ以下であることが好ましく、一例として、１００μｍである。また、基板１１の第１面１１ａの表面粗さ（算術平均粗さＲａ）は、基板１１の第１面１１ａ上に形成される導電層及び第２面１１ｂ上に形成される導電層において高周波信号に対し伝送損失が生じるのを防ぐ観点から、小さいことが好ましく、５０ｎｍ以下であり、０．１ｎｍ以上３０ｎｍ以下であることが好ましい。ここでの算術平均粗さＲａは、ＪＩＳ規格「ＪＩＳ Ｂ ０６０１：２００１」の定義に従う。以下、本明細書において、表面粗さは、算術平均粗さＲａに対応する。
【0027】
配線基板１０は、キャパシタ１００、及び配線部１０１を備える。配線部１０１の一部は、キャパシタ１００に接続される。図１には、基板１１の第１面１１ａに設けられたキャパシタ１００、及び配線部１０１を示している。配線部１０１は、インダクタ１０２、１０３、及び配線１０４を含む。インダクタ１０２は、ロの字形状を有するインダクタの一例である。インダクタ１０２は、Ｚ方向にらせん状に形成されるインダクタの一部である。インダクタ１０３は、Ｘ方向にらせん状に形成されるインダクタの一例である。配線１０４は、直線状の配線の一例である。
【0028】
基板１１の第１面１１ａ上には、キャパシタ１００が設けられる。キャパシタ１００は、ＭＩＭキャパシタとも呼ばれる。キャパシタ１００は、この順に積層された下部電極１４、誘電体層１５、及び上部電極１６を備える。下部電極１４は、この順に積層された導電性厚膜１２Ａ、及び導電性薄膜１３Ａを含む。
【0029】
基板１１の第１面１１ａ上には、配線部１０１が設けられる。配線部１０１は、この順に積層された導電性厚膜１２Ｂ、及び導電性薄膜１３Ｂを含む。
【0030】
キャパシタ１００の導電性厚膜１２Ａと、配線部１０１の導電性厚膜１２Ｂとは、連続層かつ同一材料で構成される。導電性厚膜１２Ａと導電性厚膜１２Ｂとを纏めて導電性厚膜１２と称する。導電性厚膜１２に関する説明は、導電性厚膜１２Ａと導電性厚膜１２Ｂとに共通する。キャパシタ１００の導電性薄膜１３Ａと、配線部１０１の導電性薄膜１３Ｂとは、連続層かつ同一材料で構成される。導電性薄膜１３Ａと導電性薄膜１３Ｂとを纏めて導電性薄膜１３と称する。導電性薄膜１３に関する説明は、導電性薄膜１３Ａと導電性薄膜１３Ｂとに共通する。
【0031】
基板１１の第１面１１ａ上には、下部電極１４が設けられる。下部電極１４は、基板１１の第１面１１ａに直接配置されていてもよいし、導電性または絶縁性の層を少なくとも１層を介して基板１１の第１面１１ａに配置されていてもよい。例えば、基板１１の第１面１１ａに絶縁性樹脂を配置することにより、導電性厚膜１２Ａと基板１１との熱膨張率（ＣＴＥ：Coefficient of Thermal Expansion）の差により発生する応力を緩和することができる。絶縁性樹脂としては、エポキシ、ポリイミド、ポリベンゾオキサゾール、及びポリアミドなどが挙げられる。
【0032】
下部電極１４は、シード層１２１として、膜質の異なる、若しくは膜種の異なる導電層を含んでいてもよい。シード層１２１は、基板１１の第１面１１ａ上に設けられる。シード層１２１は、導電性厚膜１２を電解めっきで形成するときの電極として機能する導電層である。シード層１２１は、一例として、銅（Ｃｕ）で構成されるが、クロム（Ｃｒ）、又はチタン（Ｔｉ）などの他の膜であってもよいし、これらを含む複数の膜で形成してもよい。シード層１２１の厚さは、２０ｎｍ以上８００ｎｍ以下であることが好ましく、一例として、３００ｎｍである。シード層１２１は、例えば、無電解めっき法、又はスパッタ法などにより形成される。
【0033】
導電性厚膜１２と基板１１の第１面１１ａとの間には、さらに別の層が配置されていてもよい。例えば、シード層１２１が基板１１から剥がれにくくするための密着層が配置されていてもよい。密着層としては、例えば、酸化亜鉛（ＺｎＯ）が挙げられる。酸化亜鉛を含む密着層は、例えば、ゾルゲル法によって形成される。他には貫通孔形成時に用いるエッチングストップ層が形成されていてもよい。エッチングストップ層としては、スパッタ法にて形成したクロム（Ｃｒ）などが挙げられる。
【0034】
導電性厚膜１２は、シード層１２１を給電に用い、電解めっき法により形成される。導電性厚膜１２は、一例として、銅（Ｃｕ）で構成されるが、他の導電性を有する材料の膜であってもよいし、これらを含む複数の膜で形成してもよい。導電性厚膜１２の厚さは、０．５μｍ以上３０μｍ以下であることが好ましく、一例として、８μｍである。なお、導電性厚膜１２は、スパッタ法により形成されたＣｕ層や電解Ｃｕ箔を、エッチングにてパターニングして形成してもよい。
【0035】
導電性厚膜１２の上面の粗さは、その側面の粗さよりも小さく設定される。厚さ方向は、比較的配線間距離が短く、面内方向は、比較的配線間距離が長い。比較的配線間距離の短い上面の粗さを小さくすることで、配線の伝送特性ばらつき、及び配線部１０１の一部として形成されるインダクタのインダクタンス値のばらつきを抑制することができる。また、比較的配線間距離の長い側面の粗さを粗くすることで、絶縁層との密着性を得ることができ、繰り返し熱負荷後の密着性ばらつきを抑制することができる。例えば、導電性厚膜１２上に導電性薄膜１３を形成し、露出した導電性厚膜１２の側面のみをエッチングすることで、導電性厚膜１２の上面と側面とで粗さの差を得ることができる。導電性厚膜１２の上面の粗さは、５０ｎｍ以下であり、０．１ｎｍ以上３０ｎｍ以下であることが好ましい。導電性厚膜１２の側面の粗さは、５０ｎｍ以上であり、６０ｎｍ以上４００ｎｍ以下であることが好ましい。
【0036】
下部電極１４は、導電性薄膜１３Ａを含む。配線部１０１は、導電性薄膜１３Ｂを含む。キャパシタ１００における導電性薄膜１３Ａの厚さＴ１は、配線部１０１における導電性薄膜１３Ｂの厚さＴ２よりも厚い。導電性薄膜１３は、例えば、電解めっき法、又はスパッタ法などにより形成される。キャパシタ１００における導電性薄膜１３Ａを相対的に厚く形成することで、応力緩和効果を有し、熱変動によるキャパシタ特性の変動を小さくすることができる。配線部１０１における導電性薄膜１３Ｂを相対的に薄く形成することで、配線部１０１の上面を平滑にすることができる。これにより、配線部１０１の伝送特性ばらつき、及び配線部１０１の一部として形成されるインダクタのインダクタンス値のばらつきを抑制することができる。
【0037】
導電性薄膜１３の導電率は、導電性厚膜１２の導電率の２％以上５０％以下であることが好ましい。導電性薄膜１３の導電率を小さくすることで、導電性薄膜１３中に流れる信号を抑制することができる。これにより、伝送特性の劣化を抑制することができる。なお、本実施形態では、導電性薄膜１３として、導電率が３％となるチタン（Ｔｉ）を用いているが、これに限定されるものではない。
【0038】
キャパシタ１００における導電性薄膜１３Ａの厚さは、１０ｎｍ以上５００ｎｍ以下が好ましく、２０ｎｍ以上１００ｎｍ未満であることがより好ましい。導電性薄膜１３Ａの厚さを１００ｎｍ未満にすることで、導電性薄膜１３Ａ中に流れる信号を抑制することができる。これにより、キャパシタ特性を向上させることができる。
【0039】
配線部１０１における導電性薄膜１３Ｂの厚さは、１０ｎｍ以上１００ｎｍ未満であることが好ましい。導電性薄膜１３Ｂの厚さを薄くすることで、導電性薄膜１３Ｂ中に流れる信号を抑制することができる。導電性薄膜１３Ｂの厚さを１０ｎｍ以上にすることで、導電性薄膜１３Ｂを連続層で構成することができる。なお、本実施形態では、配線部１０１における導電性薄膜１３Ｂの厚さを３０ｎｍとしているが、これに限定されるものではない。
【0040】
導電性薄膜１３の膜厚差が生じる位置と誘電体層１５の端部の位置とを同じにすることで、誘電体層１５の端部にかかる応力を緩和することができる。これにより、熱負荷等によるキャパシタの損傷、及びキャパシタ特性の変動を抑制することができる。導電性薄膜１３Ａと導電性薄膜１３Ｂとの膜厚差は、１０ｎｍ以上５００ｎｍ以下が好ましく、３０ｎｍ以上１００ｎｍ以下がより好ましい。
【0041】
導電性薄膜１３のＣＴＥは、誘電体層１５のＣＴＥよりも小さく、導電性厚膜１２よりも小さいことが好ましい。これにより、熱変動時の誘電体層１５への応力を抑制することができ、温度変化によるキャパシタ特性の変動を小さくすることができる。なお、導電性薄膜１３は、合金膜であってもよいし、多層膜であってもよい。
【0042】
下部電極１４上には、誘電体層１５が設けられる。誘電体層１５の面積は、下部電極１４の面積と同じに設定される。誘電体層１５は、例えば、窒化シリコン（ＳｉＮ）で構成される。誘電体層１５は、酸化シリコン（ＳｉＯ）、酸窒化シリコン（ＳｉＯＮ）、酸化タンタル（ＴａＯ）、酸化アルミニウム（ＡｌＯ）、窒化アルミニウム（ＡｌＮ）、及び酸化ハフニウム（ＨｆＯ）などの無機材料であってもよいし、これらを含む複数の膜で形成してもよい。誘電体層１５の比誘電率は、キャパシタ１００の周囲に存在する絶縁層（例えば、絶縁層２３）の比誘電率よりも高いことが好ましい。誘電体層１５の比誘電率は、２．０以上９．０以下であり、より好ましくは３．０以上８．０以下である。誘電体層１５の厚さは、５０ｎｍ以上１５００ｎｍ以下であることが好ましく、一例として、８００ｎｍである。誘電体層１５は、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法により形成される。
【0043】
誘電体層１５上には、上部電極１６が設けられる。上部電極１６の面積は、誘電体層１５の面積より小さく設定される。上部電極１６は、シード層１６１を含んでいてもよい。シード層１６１は、誘電体層１５上に設けられる。
【0044】
シード層１６１は、上部電極１６を電解めっきで形成するときの電極として機能する導電層である。シード層１６１は、本実施形態では、銅（Ｃｕ）で構成されるが、クロム（Ｃｒ）、又はチタン（Ｔｉ）などの他の膜であってもよいし、これらを含む複数の膜で形成してもよい。シード層１６１の厚さは、２０ｎｍ以上４００ｎｍ以下であることが好ましく、一例として、３００ｎｍである。シード層１６１は、例えば、無電解めっき法、又はスパッタ法などで形成される。
【0045】
上部電極１６は、シード層１６１を給電に用い、電解めっき法により形成される。上部電極１６は、本実施形態では、銅（Ｃｕ）で構成されるが、他の導電性を有する材料の膜であってもよいし、これらを含む複数の膜で形成してもよい。上部電極１６の厚さは、０．５μｍ以上１０μｍ以下であることが好ましく、一例として、５μｍである。上部電極１６は、スパッタ法により形成されたＣｕ層や電解Ｃｕ箔を、エッチングにてパターニングして形成してもよい。
【0046】
基板１１は、第１面１１ａと第２面１１ｂとの間を貫通する貫通孔２０を有する。貫通孔２０内には、貫通孔内導電層２１が設けられる。貫通孔内導電層２１は、基板１１を貫通する貫通電極である。下部電極１４は、貫通孔内導電層２１を介して、基板１１の第２面１１ｂに配置された導電層２２に電気的に接続される。本実施形態では、貫通孔内導電層２１は、下部電極１４から連続的に延びている。貫通孔内導電層２１は、貫通孔２０の側面から順に外周部分２１１及び内周部分２１２を含む。外周部分２１１は、シード層１２１に連続して構成される。内周部分２１２は、導電性厚膜１２に連続して構成される。外周部分２１１と貫通孔２０の側面との間には、前述した密着層のような別の層がさらに配置されていてもよい。
【0047】
貫通孔２０の開口幅は、４０μｍ以上１１０μｍ以下であることが好ましく、一例として、８０μｍである。貫通孔２０の開口幅とは、第１面１１ａと第２面１１ｂとの間において、これらの面に平行な貫通孔２０の断面が形成する図形を規定し、当該図形の外縁の任意の２点間の最大距離をいう。外縁が形成する図形が円である場合、開口幅とは、円の直径をいう。
【0048】
貫通孔２０は、例えば、開口幅が第１面１１ａから第２面１１ｂにかけて徐々に大きくなる円錐台である。貫通孔２０は、極小値を有してもよいし、極大値を有してもよいし、極小値及び極大値を有してもよい。貫通孔２０は、開口幅が第１面１１ａから第２面１１ｂにかけて徐々に小さくなっていてもよい。貫通孔２０は、円柱であってもよい。
【0049】
貫通孔２０は、基板１１に対して、エッチング加工、レーザ加工、レーザ加工とエッチング加工との組合せによる加工、サンドブラスト加工、放電加工、又はドリル加工などを行うことにより形成される。貫通孔内導電層２１は、貫通孔２０の側面に沿って導電材料が配置された形状に限らず、貫通孔２０内に導電材料が充填された形状であってもよい。図２に示すように、導電性厚膜１２、貫通孔内導電層２１の内周部分２１２、及び導電層２２は、少なくとも一部において、互いに一体となり電気的に接続されていてもよい。さらに、下部電極１４、貫通孔内導電層２１、及び導電層２２のうち、少なくとも２つの導電層が同じ材料で形成されていてもよい。
【0050】
基板１１の第２面１１ｂ上には、導電層２２が設けられる。導電層２２は、基板１１の第２面１１ｂ側にシード層２２１を含んでいてもよい。シード層２２１は、貫通孔内導電層２１の外周部分２１１に連続して構成される。導電層２２は、貫通孔内導電層２１の内周部分２１２に連続して構成される。
【0051】
シード層２２１と基板１１の第２面１１ｂとの間には、前述した密着層のような別の層がさらに配置されていてもよい。また、導電性厚膜１２と導電層２２とは、同じ材料で形成され、実質的に同じ厚さであってもよい。この場合には、導電性厚膜１２と導電層２２とが電気的に接続されたときに、互いの接続部において抵抗値に差が生じにくくなり、信号の伝送損失を軽減することができる。
【0052】
基板１１の第１面１１ａ側には、キャパシタ１００及び配線部１０１を覆うように、絶縁層２３が設けられる。絶縁層２３は、例えば、有機材料である樹脂を含む層で構成される。絶縁層２３は、上部電極１６に対応する位置に、ビアホール２４を有する。ビアホール２４内には、導電材料で構成された接続部２５が設けられる。
【0053】
絶縁層２３上には、導電層２６が設けられる。導電層２６は、接続部２５を介して、ビアホール２４の底部に配置された導電層（上部電極１６を含む）と電気的に接続される。
【0054】
基板１１の第２面１１ｂ側には、導電層２２を覆うように、絶縁層２７が設けられる。絶縁層２７は、例えば、有機材料である樹脂を含む層で構成される。絶縁層２７は、導電層２２に対応する位置に、ビアホール２８を有する。ビアホール２８内には、導電材料で構成された接続部２９が設けられる。
【0055】
絶縁層２７上には、導電層３０が設けられる。導電層３０は、接続部２９を介して、ビアホール２８の底部に配置された導電層２２と電気的に接続される。以上のようにして、本実施形態に係る配線基板１０が構成される。
【0056】
［２］ 導電性薄膜１３の膜厚差が生じる部分の形状
次に、導電性薄膜１３の膜厚差が生じる部分の形状について説明する。
次に、導電性薄膜１３の膜厚差が生じる部分の形状について説明する。
【0057】
図３に示すように、誘電体層１５の端部と、導電性薄膜１３の膜厚差が生じる位置（導電性薄膜１３Ａと導電性薄膜１３Ｂとの境界部分）とは同じである。換言すると、誘電体層１５の端部と、導電性薄膜１３の膜厚差の生じる部分とは面一である。この構成によれば、誘電体層１５の端部への応力緩和効果が得られる。
【0058】
図４は、第１変形例に係る導電性薄膜１３の形状を説明する断面図である。第１変形例では、導電性薄膜１３は、膜厚差が生じる部分において、ふくらみを持った傾斜部を有する。換言すると、導電性薄膜１３は、誘電体層１５の端部の位置から水平方向に突出するように、曲線状かつ凸形状を有する傾斜部を有する。
【0059】
図５は、第２変形例に係る導電性薄膜１３の形状を説明する断面図である。第２変形例では、導電性薄膜１３は、膜厚差が生じる部分において、誘電体層１５の端部から十分に離れた位置まで延びるように、ふくらみを持った傾斜部を有する。
【0060】
図６は、第３変形例に係る導電性薄膜１３の形状を説明する断面図である。第３変形例では、導電性薄膜１３は、膜厚差が生じる部分において、誘電体層１５の端部から離れた位置から膜厚が減少するように形成された傾斜部を有する。
【0061】
図７は、第４変形例に係る導電性薄膜１３の形状を説明する断面図である。第４変形例では、導電性薄膜１３は、膜厚差が生じる部分において、曲線状かつ凹形状を有する傾斜部を有する。
【0062】
［３］ 半導体装置４０の構成
次に、配線基板１０を備えた半導体装置４０の構成について説明する。図８は、本発明の一実施形態に係る半導体装置４０を示す断面図である。半導体装置４０は、本実施形態に係る配線基板１０、半導体チップ４１、及び回路基板４３を備える。配線基板１０は、インターポーザとして用いられる。回路基板４３は、例えば、マザーボードで構成される。
次に、配線基板１０を備えた半導体装置４０の構成について説明する。図８は、本発明の一実施形態に係る半導体装置４０を示す断面図である。半導体装置４０は、本実施形態に係る配線基板１０、半導体チップ４１、及び回路基板４３を備える。配線基板１０は、インターポーザとして用いられる。回路基板４３は、例えば、マザーボードで構成される。
【0063】
配線基板１０に含まれる基板１１の第１面１１ａ側には、半導体チップ４１が配置される。配線基板１０は、導電層２６、及びはんだボール４２を介して、半導体チップ４１に電気的に接続される。
【0064】
配線基板１０に含まれる基板１１の第２面１１ｂ側には、回路基板４３が配置される。配線基板１０は、導電層３０、及びはんだボール４４を介して、回路基板４３に電気的に接続される。
【0065】
本実施形態の半導体装置４０によれば、回路基板４３、配線基板１０、及び半導体チップ４１を互いに電気的に接続するとともに、これらを積層することが可能である。また、狭端子ピッチの半導体チップ４１を大型の回路基板４３へ実装することが可能である。
【0066】
なお、基板１１の第１面１１ａ側に回路基板４３を配置してもよいし、基板１１の第２面１１ｂ側に半導体チップ４１を配置してもよい。また、配線基板１０に半導体チップ４１のみが実装された半導体装置としてもよいし、回路基板４３に配線基板１０のみが実装された半導体装置としてもよい。
【0067】
［４］ 配線基板１０の製造方法
次に、配線基板１０の製造方法について説明する。図９乃至図２３は、本発明の一実施形態に係る配線基板１０の製造方法を説明する断面図である。図９乃至図２３はいずれも、図２に対応する部分の断面形状を示している。
次に、配線基板１０の製造方法について説明する。図９乃至図２３は、本発明の一実施形態に係る配線基板１０の製造方法を説明する断面図である。図９乃至図２３はいずれも、図２に対応する部分の断面形状を示している。
【0068】
＜第１工程＞
基板１１としてガラス基板１１が用いられる。図９に示すように、ガラス基板１１の第２面１１ｂに、接着層５１を介して支持体５０を準備する。ガラス基板１１に支持体５０を貼り合わせる工程には、例えば、ラミネータ、真空加圧プレス、又は減圧貼り合わせ機などを使用することができる。
基板１１としてガラス基板１１が用いられる。図９に示すように、ガラス基板１１の第２面１１ｂに、接着層５１を介して支持体５０を準備する。ガラス基板１１に支持体５０を貼り合わせる工程には、例えば、ラミネータ、真空加圧プレス、又は減圧貼り合わせ機などを使用することができる。
【0069】
接着層５１は、ガラス基板１１に支持体５０を仮固定するための接着層である。接着層５１としては、樹脂、又は支持体５０に形成された官能基が用いられる。樹脂としては、ＵＶ光等の光を吸収して発熱、昇華、又は変質することにより剥離可能となる樹脂、若しくは熱によって発泡することにより剥離可能となる樹脂などが挙げられる。接着層５１は、例えば、ガラス基板１１の第２面１１ｂ上に形成された官能基である。接着層５１として用いられる官能基としては、例えば、水酸基（ヒドロキシル基）が挙げられる。
【0070】
図９では、説明の便宜上、接着層５１を、厚さを有する層として図示している。接着層５１として第２面１１ｂ上に形成された官能基が用いられる場合、接着層５１の厚さは、ガラス基板１１及び支持体５０と比較して無視できるほど小さい。このため、接着層５１は、ガラス基板１１と支持体５０との間の界面と表現することもできる。この場合、支持体５０は、ガラス基板１１と直接貼り合わされていると表現することもできる。
【0071】
支持体５０は、第１支持体であり、薄板状の搬送基板である。接着性の観点から、支持体５０は、ガラス基板１１と同一の材料で構成されることが好ましい。すなわち、ガラス基板１１が無アルカリガラスである場合、支持体５０も無アルカリガラスであることが好ましい。支持体５０の厚さは、ガラス基板１１の厚さに応じて適宜設定される。支持体５０の厚さは、ガラス基板１１の搬送性を鑑み、３００μｍ以上１５００μｍ以下であることが好ましい。
【0072】
一例によれば、貼り合わせられたガラス基板１１、接着層５１、及び支持体５０を含む積層体として、日本電気硝子社製「Ｇｌａｓｓ Ｏｎ Ｇｌａｓｓ（ＧＯＧ）」を使用することができる。この場合、支持体５０はガラスであり、接着層５１は水酸基（ヒドロキシル基）及び複数の官能基を含む。
【0073】
次に、ガラス基板１１にレーザ光を照射し、ガラス基板１１に１つ以上の改質部５２を形成する。レーザ光の照射方向は、第１面１１ａから第２面１１ｂへ向かう方向でもよいし、第２面１１ｂから第１面１１ａへ向かう方向でもよい。改質部５２は、例えば、レーザ照射によって加熱されることにより、レーザ光未照射部との間で結晶性等に相違を生じた部分である。改質部５２は、ガラス基板１１に形成される予定の貫通孔に対応した位置に形成される。改質部５２は、例えば、第１面１１ａ及び第２面１１ｂと交差する方向に延びる。図９に示すように、第１面１１ａから第２面１１ｂに向けてレーザ光が照射される場合、改質部５２は、接着層５１及び支持体５０まで到達するように形成してもよい。
【0074】
＜第２工程＞
次に、図１０に示すように、無電解めっき法、又はスパッタ法により、ガラス基板１１の第１面１１ａ上に、シード層１２１を形成する。前述したように、シード層１２１を形成する前に密着層を形成してもよい。本実施形態では、スパッタ法により、クロム（Ｃｒ）及び銅（Ｃｕ）を形成した。Ｃｒ層は、エッチングストップ層として機能する。
次に、図１０に示すように、無電解めっき法、又はスパッタ法により、ガラス基板１１の第１面１１ａ上に、シード層１２１を形成する。前述したように、シード層１２１を形成する前に密着層を形成してもよい。本実施形態では、スパッタ法により、クロム（Ｃｒ）及び銅（Ｃｕ）を形成した。Ｃｒ層は、エッチングストップ層として機能する。
【0075】
＜第３工程＞
次に、図１１に示すように、シード層１２１の一部上に、レジスト層５３を形成する。次に、電解めっき法により、シード層１２１のうちレジスト層５３で覆われていない部分に、導電性厚膜１２を形成する。本実施形態では、導電性厚膜１２として、銅（Ｃｕ）を形成した。なお、シード層１２１を形成しない場合、レジスト層５３及び導電性厚膜１２は、ガラス基板１１上に形成される。
次に、図１１に示すように、シード層１２１の一部上に、レジスト層５３を形成する。次に、電解めっき法により、シード層１２１のうちレジスト層５３で覆われていない部分に、導電性厚膜１２を形成する。本実施形態では、導電性厚膜１２として、銅（Ｃｕ）を形成した。なお、シード層１２１を形成しない場合、レジスト層５３及び導電性厚膜１２は、ガラス基板１１上に形成される。
【0076】
＜第４工程＞
次に、図１２に示すように、スパッタ法により、導電性厚膜１２及びレジスト層５３上に、導電性薄膜１３を形成する。本実施形態では、導電性薄膜１３として、導電率がＣｕの３％となりＣＴＥが８ｐｐｍ／℃となるチタン（Ｔｉ）を、被処理基板の全面に形成した。
次に、図１２に示すように、スパッタ法により、導電性厚膜１２及びレジスト層５３上に、導電性薄膜１３を形成する。本実施形態では、導電性薄膜１３として、導電率がＣｕの３％となりＣＴＥが８ｐｐｍ／℃となるチタン（Ｔｉ）を、被処理基板の全面に形成した。
【0077】
導電性薄膜１３の導電率は、導電性厚膜１２の２％以上５０％以下であることが好ましい。導電性薄膜１３のＣＴＥは、誘電体層１５のＣＴＥよりも小さく、導電性厚膜１２のＣＴＥよりも小さいことが好ましい。合金膜の形成、又は多層膜の形成によって、導電率及びＣＴＥを満たす膜を成膜してもよい。導電性薄膜１３を形成する他の方法としては、電解めっき法、及び無電解めっき法などが挙げられる。
【0078】
＜第５工程＞
次に、図１３に示すように、リフトオフプロセスにより、レジスト層５３を剥離除去するとともに、不要な部分の導電性薄膜を除去する。これにより、導電性厚膜１２上に、導電性薄膜１３が形成される。この時、レジスト層を微細に粉砕して剥離する機能を有したウエット系の剥離方式、及び剥離液を用いることが好ましい。この剥離方式によれば、レジスト層、及び導電性薄膜の残留が少なく、簡易に所望のパターンを形成できる。本実施形態では、アミン系の剥離液を用いた。
次に、図１３に示すように、リフトオフプロセスにより、レジスト層５３を剥離除去するとともに、不要な部分の導電性薄膜を除去する。これにより、導電性厚膜１２上に、導電性薄膜１３が形成される。この時、レジスト層を微細に粉砕して剥離する機能を有したウエット系の剥離方式、及び剥離液を用いることが好ましい。この剥離方式によれば、レジスト層、及び導電性薄膜の残留が少なく、簡易に所望のパターンを形成できる。本実施形態では、アミン系の剥離液を用いた。
【0079】
＜第６工程＞
次に、図１４に示すように、導電性薄膜１３及びシード層１２１上に、誘電体層１５を形成する。本実施形態では、誘電体層１５としては、化学蒸着（ＣＶＤ）法を用いて、窒化シリコン（ＳｉＮ）の層を８００ｎｍ形成した。
次に、図１４に示すように、導電性薄膜１３及びシード層１２１上に、誘電体層１５を形成する。本実施形態では、誘電体層１５としては、化学蒸着（ＣＶＤ）法を用いて、窒化シリコン（ＳｉＮ）の層を８００ｎｍ形成した。
【0080】
＜第７工程＞
次に、図１５に示すように、誘電体層１５上に、上部電極１６を形成する。まず、スパッタ法により、誘電体層１５上にシード層１６１を形成する。次に、フォトリソグラフィによりレジストパターンを形成し、電界めっき法により上部電極１６を形成する。次に、レジストを除去し、不要なシード層をエッチングする。これにより、誘電体層１５上に、シード層１６１及び上部電極１６が形成される。
次に、図１５に示すように、誘電体層１５上に、上部電極１６を形成する。まず、スパッタ法により、誘電体層１５上にシード層１６１を形成する。次に、フォトリソグラフィによりレジストパターンを形成し、電界めっき法により上部電極１６を形成する。次に、レジストを除去し、不要なシード層をエッチングする。これにより、誘電体層１５上に、シード層１６１及び上部電極１６が形成される。
【0081】
＜第８工程＞
次に、誘電体層１５のパターニング、及び導電性薄膜１３の膜厚差を形成する。図１６Ａ、図１７Ａ、及び図１８Ａは、第８工程を説明する断面図である。図１６Ｂ、図１７Ｂ、及び図１８Ｂはそれぞれ、図１６Ａ、図１７Ａ、及び図１８Ａに示したＣ部の拡大図である。
次に、誘電体層１５のパターニング、及び導電性薄膜１３の膜厚差を形成する。図１６Ａ、図１７Ａ、及び図１８Ａは、第８工程を説明する断面図である。図１６Ｂ、図１７Ｂ、及び図１８Ｂはそれぞれ、図１６Ａ、図１７Ａ、及び図１８Ａに示したＣ部の拡大図である。
【0082】
まず、図１６Ａ及び図１６Ｂに示すように、誘電体層１５の形成予定領域を覆うレジスト層５４を形成する。次に、図１７Ａ及び図１７Ｂに示すように、ドライエッチングにより、誘電体層１５のうちレジスト層５４で覆われていない部分をエッチングするとともに、導電性薄膜１３の一部をエッチングする。これにより、導電性薄膜１３に膜厚差を形成する。すなわち、導電性薄膜１３は、誘電体層１５で覆われた部分と、誘電体層１５で覆われていない部分とで膜厚差が生じるように構成される。
【0083】
なお、ドライエッチングのガス種、ガス量、温度、及び真空度、並びにレジスト層５４の密着性を制御することにより、図４、図５、及び図７に示した導電性薄膜１３の形状を形成することができる。また、誘電体層１５を部分的に除去した後に、再度レジスト層を形成し、導電性薄膜１３を別途エッチングすることで、図６に示した膜厚差が生じる位置と誘電体層１５の端部の位置とが異なる形状を形成することができる。
【0084】
誘電体層１５のエッチングに用いるガスと導電性薄膜１３に膜厚差を形成するガスとは、異なっていてもよいし、同じであってもよい。誘電体層１５がＳｉＮ、導電性薄膜１３がＴｉである場合は、ＣＦ４を主としたガスを用いることで一括での加工が可能となる。
【0085】
【0086】
＜第９工程＞
次に、図１９に示すように、ウエットエッチングにより、シード層１２１の不要な部分をエッチングする。この時、導電性薄膜１３がエッチングされず、かつシード層１２１がエッチングされるエッチング液を用いることが好ましい。本実施形態では、シード層１２１をＣｒとＣｕとの積層構造としており、導電性薄膜１３をＴｉとしているため、硫酸－過酸化水素系のエッチング液を用い、Ｃｕをまずエッチングし、フェリシアン化カリウム系のエッチング液でＣｒをエッチングすることで、導電性薄膜１３を侵すことなく不要なシード層１２１を除去できる。
次に、図１９に示すように、ウエットエッチングにより、シード層１２１の不要な部分をエッチングする。この時、導電性薄膜１３がエッチングされず、かつシード層１２１がエッチングされるエッチング液を用いることが好ましい。本実施形態では、シード層１２１をＣｒとＣｕとの積層構造としており、導電性薄膜１３をＴｉとしているため、硫酸－過酸化水素系のエッチング液を用い、Ｃｕをまずエッチングし、フェリシアン化カリウム系のエッチング液でＣｒをエッチングすることで、導電性薄膜１３を侵すことなく不要なシード層１２１を除去できる。
【0087】
また、Ｃｕをエッチングする際に導電性厚膜１２の側面がエッチングされることで、導電性厚膜１２の側面に所望の粗さを形成することができる。また、導電性薄膜１３で覆われている導電性厚膜１２の上面は、平滑な面を得ることができる。このとき、導電性厚膜１２の側面の粗さは６０ｎｍ、上面の粗さは３０ｎｍであった。
【0088】
＜第１０工程＞
次に、図２０に示すように、キャパシタ１００及び配線部１０１上に、絶縁層２３を形成する。絶縁層２３として液状樹脂を用いる場合、絶縁層２３は、スピンコート法により形成される。絶縁層２３としてフィルム状樹脂を用いる場合、絶縁層２３は、真空ラミネータを用いて真空下で加熱及び加圧することにより形成される。一例によれば、絶縁層２３として、味の素ファインテクノ社製の絶縁樹脂フィルムである「ＡＢＦ－ＧＸＴ３１（３２．５μｍ厚）」を、ガラス基板１１にラミネートし、これをプリキュアする。
次に、図２０に示すように、キャパシタ１００及び配線部１０１上に、絶縁層２３を形成する。絶縁層２３として液状樹脂を用いる場合、絶縁層２３は、スピンコート法により形成される。絶縁層２３としてフィルム状樹脂を用いる場合、絶縁層２３は、真空ラミネータを用いて真空下で加熱及び加圧することにより形成される。一例によれば、絶縁層２３として、味の素ファインテクノ社製の絶縁樹脂フィルムである「ＡＢＦ－ＧＸＴ３１（３２．５μｍ厚）」を、ガラス基板１１にラミネートし、これをプリキュアする。
【0089】
次に、ガラス基板１１及び絶縁層２３を含む被処理基板を、支持体５５に支持させる。ここでは、上記被処理基板の絶縁層２３が支持体５５と向き合うようにして、上記被処理基板と支持体５５とを接着層５６を介して貼り合わせる。
【0090】
接着層５６としては、樹脂、又は支持体５５に形成された官能基が用いられる。樹脂としては、ＵＶ光等の光を吸収して発熱、昇華、又は変質することにより剥離可能となる樹脂、若しくは熱によって発泡することにより剥離可能となる樹脂などが挙げられる。接着層５６は、接着層５１と異なる材料で構成されることが好ましい。一例によれば、接着層５６として、日東電工社製「リバアルファ（登録商標）」が使用される。
【0091】
支持体５５は、第２支持体であり、薄板状の搬送基板である。支持体５５は、ガラス基板１１と同一の材料で構成されることが好ましい。すなわち、ガラス基板１１が無アルカリガラスである場合、支持体５５も無アルカリガラスであることが好ましい。支持体５５の厚さは、ガラス基板１１の厚さに応じて適宜設定して構わない。支持体５５の厚さは、ガラス基板１１の搬送性を鑑み、３００μｍ以上１５００μｍ以下であることが好ましい。
【0092】
＜第１１工程＞
次に、図２１に示すように、ガラス基板１１から接着層５１及び支持体５０を分離させる。ガラス基板１１から接着層５１及び支持体５０を分離する際、接着層５１に使用した材料に応じて、ＵＶ光の照射、加熱処理、及び物理剥離等から適宜剥離方式が選択される。接着層５１及び支持体５０の剥離処理後に、ガラス基板１１に接着層５１の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗浄、又はアルコールを使用した溶剤洗浄などを行ってもよい。
次に、図２１に示すように、ガラス基板１１から接着層５１及び支持体５０を分離させる。ガラス基板１１から接着層５１及び支持体５０を分離する際、接着層５１に使用した材料に応じて、ＵＶ光の照射、加熱処理、及び物理剥離等から適宜剥離方式が選択される。接着層５１及び支持体５０の剥離処理後に、ガラス基板１１に接着層５１の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗浄、又はアルコールを使用した溶剤洗浄などを行ってもよい。
【0093】
次に、接着層５１及び支持体５０を分離させたガラス基板１１の第２面１１ｂを、弗化水素を含んだエッチング液でエッチングする。これにより、ガラス基板１１に貫通孔２０を形成する。ガラス基板１１のうち改質部５２は、他の部分と比較して、エッチングレートが高い。よって、当該エッチング処理によって、ガラス基板１１に貫通孔２０を形成できる。
【0094】
当該エッチング処理によるエッチング量は、ガラス基板１１の厚さに応じて、適宜設定される。例えば、エッチング処理前のガラス基板１１の厚さが２００μｍである場合、ガラス基板１１のエッチング量は、５０μｍ以上１７５μｍ以下であることが好ましい。これにより、エッチング処理後のガラス基板１１の厚さは、２５μｍ以上１５０μｍ以下の範囲内とすることができる。
【0095】
弗化水素を含んだエッチング液は、例えば、弗化水素水溶液である。エッチング液は、硝酸、塩酸、及び硫酸からなる群から選ばれる１種類以上の無機酸をさらに含んでいてもよい。
【0096】
エッチング液の弗化水素濃度は、例えば１.０質量％以上６.０質量％以下であり、好ましくは２.０質量％以上５.０質量％以下である。無機酸濃度は、例えば１.０質量％以上２０.０質量％以下であり、好ましくは３.０質量％以上１６.０質量％以下である。各成分の濃度を上記範囲内に設定したエッチング液を使用して、１．０μｍ／ｍｉｎ以下のエッチングレートでエッチング処理を行うことが好ましい。エッチング処理の際のエッチング液の温度は、１０℃以上４０℃以下であることが好ましい。
【0097】
＜第１２工程＞
次に、図２２に示すように、ガラス基板１１の第２面１１ｂ面上及び貫通孔２０内に、例えばスパッタ法又は無電解めっき法により、シード層（図示せず）を形成する。次に、フォトレジストを用いたパターン露光及び現像、電解銅めっき、シード層の露出部のエッチングを経て、導電層２２及び貫通孔内導電層２１を形成する。
次に、図２２に示すように、ガラス基板１１の第２面１１ｂ面上及び貫通孔２０内に、例えばスパッタ法又は無電解めっき法により、シード層（図示せず）を形成する。次に、フォトレジストを用いたパターン露光及び現像、電解銅めっき、シード層の露出部のエッチングを経て、導電層２２及び貫通孔内導電層２１を形成する。
【0098】
次に、導電層２２上に、絶縁層２７を形成する。絶縁層２７は、絶縁層２３と同じ工程で形成される。
【0099】
＜第１３工程＞
次に、図２３に示すように、ガラス基板１１から接着層５６及び支持体５５を分離させる。ガラス基板１１から接着層５６及び支持体５５を分離する際、接着層５６に使用した材料に応じて、ＵＶ光の照射、加熱処理、及び物理剥離等から適宜剥離方式を選択する。接着層５６及び支持体５５の剥離処理後に、ガラス基板１１に接着層５６の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗浄、又はアルコールを使用した溶剤洗浄などを行ってもよい。
次に、図２３に示すように、ガラス基板１１から接着層５６及び支持体５５を分離させる。ガラス基板１１から接着層５６及び支持体５５を分離する際、接着層５６に使用した材料に応じて、ＵＶ光の照射、加熱処理、及び物理剥離等から適宜剥離方式を選択する。接着層５６及び支持体５５の剥離処理後に、ガラス基板１１に接着層５６の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗浄、又はアルコールを使用した溶剤洗浄などを行ってもよい。
【0100】
次に、レーザ加工により、絶縁層２３にビアホール２４を形成する。次に、デスミア処理、スパッタ法、又は無電解めっき法により、絶縁層２３上及びビアホール２４内にシード層（図示せず）を形成する。次に、フォトレジストを用いたパターン露光及び現像、電解銅めっき、シード層の露出部のエッチングを経て、接続部２５、及び導電層２６を形成する。
【0101】
次に、レーザ加工により、絶縁層２７にビアホール２８を形成する。次に、デスミア処理、スパッタ法、又は無電解めっき法により、絶縁層２７上及びビアホール２８内にシード層（図示せず）を形成する。次に、フォトレジストを用いたパターン露光及び現像、電解銅めっき、シード層の露出部のエッチングを経て、接続部２９、及び導電層３０を形成する。以上のようにして、本実施形態に係る配線基板１０が製造される。
【0102】
［５］ 実施例
以下に、本発明に関連して行った試験について記載する。
以下に、本発明に関連して行った試験について記載する。
【0103】
（実施例）
実施例として、本実施形態に示したＭＩＭキャパシタ、配線部、及び配線によって形成されたインダクタを有する電子部品の一例としてフィルタ部品を製造した。キャパシタにおける導電性薄膜の厚さは１００ｎｍとし、インダクタを含む配線部の導電性薄膜の厚さは３０ｎｍとした。実施例に係るフィルタ部品について、ネットワークアナライザを用いてＳ２１透過特性を測定し、通過帯域における挿入損失を評価した。また、温度サイクル負荷後の挿入損失を評価した。温度サイクル負荷の条件は「－５５℃⇔１２５℃ ５００サイクル」とした。
実施例として、本実施形態に示したＭＩＭキャパシタ、配線部、及び配線によって形成されたインダクタを有する電子部品の一例としてフィルタ部品を製造した。キャパシタにおける導電性薄膜の厚さは１００ｎｍとし、インダクタを含む配線部の導電性薄膜の厚さは３０ｎｍとした。実施例に係るフィルタ部品について、ネットワークアナライザを用いてＳ２１透過特性を測定し、通過帯域における挿入損失を評価した。また、温度サイクル負荷後の挿入損失を評価した。温度サイクル負荷の条件は「－５５℃⇔１２５℃ ５００サイクル」とした。
【0104】
（比較例１）
比較例１として、図２４に示すように、導電性薄膜が膜厚差を有さず、導電性薄膜の厚さが３００ｎｍであるフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例１に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
比較例１として、図２４に示すように、導電性薄膜が膜厚差を有さず、導電性薄膜の厚さが３００ｎｍであるフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例１に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
【0105】
（比較例２）
比較例２として、図２４と同様に、導電性薄膜が膜厚差を有さず、導電性薄膜の厚さが５ｎｍであるフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例２に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
比較例２として、図２４と同様に、導電性薄膜が膜厚差を有さず、導電性薄膜の厚さが５ｎｍであるフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例２に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
【0106】
（比較例３）
比較例３として、導電率がＣｕの６０％となり、ＣＴＥが２５ｐｐｍとなるアルミニウム（Ａｌ）を導電性薄膜として用いたフィルタ部品を製造した。導電性薄膜の膜種以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例３に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
比較例３として、導電率がＣｕの６０％となり、ＣＴＥが２５ｐｐｍとなるアルミニウム（Ａｌ）を導電性薄膜として用いたフィルタ部品を製造した。導電性薄膜の膜種以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例３に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
【0107】
（比較例４）
比較例４として、図２５に示すように、導電性薄膜のないフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例４に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
比較例４として、図２５に示すように、導電性薄膜のないフィルタ部品を製造した。導電性薄膜以外は、実施例において製造したものと同様のフィルタ部品を製造した。比較例４に係るフィルタ部品についても、実施例と同様の方法により、挿入損失を評価した。
【0108】
（結果）
図２６は、試験結果を説明する図である。判定は、初期、温度サイクル後それぞれについて行い、基準を満たすものを“○”、基準を満たさないが損失の比較的小さいものを“△”、基準を満たさず損失の大きいものを“×”とした。初期挿入損失、温度サイクル後挿入損失の判定結果から、両方が“○”であるものを電気特性総合判定“○”とし、それ以外を“×”とした。
図２６は、試験結果を説明する図である。判定は、初期、温度サイクル後それぞれについて行い、基準を満たすものを“○”、基準を満たさないが損失の比較的小さいものを“△”、基準を満たさず損失の大きいものを“×”とした。初期挿入損失、温度サイクル後挿入損失の判定結果から、両方が“○”であるものを電気特性総合判定“○”とし、それ以外を“×”とした。
【0109】
実施例は、比較例１～４に比べて、初期、温度サイクル後ともに通過帯域での損失が小さく、電気特性に優れたフィルタ部品を製造できた。
【0110】
［６］ 実施形態の効果
本実施形態では、キャパシタ１００における導電性薄膜１３Ａと配線部１０１における導電性薄膜１３Ｂとに膜厚差を設けている。また、キャパシタ１００における導電性薄膜１３Ａを相対的に厚く形成している。よって、導電性厚膜１２Ａと誘電体層１５との熱膨張率の違いに起因して導電性厚膜１２Ａから誘電体層１５にかかる応力を緩和できる。これにより、誘電体層１５が下部電極１４から剥離したり、誘電体層１５にクラックが発生したりするのを抑制できる。ひいては、キャパシタ１００の電気特性を向上させることができる。
本実施形態では、キャパシタ１００における導電性薄膜１３Ａと配線部１０１における導電性薄膜１３Ｂとに膜厚差を設けている。また、キャパシタ１００における導電性薄膜１３Ａを相対的に厚く形成している。よって、導電性厚膜１２Ａと誘電体層１５との熱膨張率の違いに起因して導電性厚膜１２Ａから誘電体層１５にかかる応力を緩和できる。これにより、誘電体層１５が下部電極１４から剥離したり、誘電体層１５にクラックが発生したりするのを抑制できる。ひいては、キャパシタ１００の電気特性を向上させることができる。
【0111】
また、導電性薄膜１３は、誘電体層１５の端部の位置に膜厚差が生じるように構成される。このため、誘電体層１５の端部にかかる応力を緩和することができる。これにより、熱負荷等によるキャパシタ１００の損傷、及びキャパシタ特性の変動を抑制することができる。
【0112】
また、配線部１０１における導電性薄膜１３Ｂを相対的に薄く形成している。よって、配線部１０１の上面を平滑にすることができる。これにより、配線部１０１の伝送特性ばらつき、及び配線部１０１の一部として形成されるインダクタのインダクタンス値のばらつきを抑制することができる。
【0113】
また、導電性薄膜１３の厚さを導電性厚膜１２の厚さより薄くしている。さらに、導電性薄膜１３の導電率を導電性厚膜１２の導電率より小さくしている。よって、導電性薄膜１３中に流れる信号を抑制することができる。すなわち、信号の大部分は、導電率が高い導電性厚膜１２を流れる。これにより、伝送特性の劣化を抑制することができる。
【0114】
また、導電性厚膜１２の上面の粗さは、側面の粗さよりも小さく設定される。導電性厚膜１２の上面の粗さを小さくすることで、配線の伝送特性ばらつき、及び配線部１０１の一部として形成されるインダクタのインダクタンス値のばらつきを抑制することができる。また、導電性厚膜１２の側面の粗さを粗くすることで、絶縁層との密着性を得ることができる。これにより、繰り返し熱負荷後における導電性厚膜１２と絶縁層との密着性ばらつきを抑制することができる。
【0115】
また、本実施形態によれば、キャパシタ１００及び配線部１０１を含む配線基板１０の電気特性を向上させることができる。
【0116】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0117】
１０…配線基板、１１…基板、１２…導電性厚膜、１３…導電性薄膜、１４…下部電極、１５…誘電体層、１６…上部電極、２０…貫通孔、２１…貫通孔内導電層、２２…導電層、２３…絶縁層、２４…ビアホール、２５…接続部、２６…導電層、２７…絶縁層、２８…ビアホール、２９…接続部、３０…導電層、４０…半導体装置、４１…半導体チップ、４２…はんだボール、４３…回路基板、４４…はんだボール、５０…支持体、５１…接着層、５２…改質部、５３…レジスト層、５４…レジスト層、５５…支持体、５６…接着層、１００…キャパシタ、１０１…配線部、１０２…インダクタ、１０３…インダクタ、１０４…配線、１２１…シード層、１６１…シード層、２１１…外周部分、２１２…内周部分、２２１…シード層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
