知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクス シンガポール プライベート リミテッドの特許一覧
特開2024-172344固体撮像装置、固体撮像装置の駆動方法、および電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024172344
(43)【公開日】2024-12-12
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器
(51)【国際特許分類】
H04N 25/70 20230101AFI20241205BHJP
H01L 27/146 20060101ALI20241205BHJP
【ＦＩ】
H04N25/70
H01L27/146 A
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023089998
(22)【出願日】2023-05-31
(71)【出願人】
【識別番号】521182560
【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】韓 相萬
(72)【発明者】
【氏名】盛 一也
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118BA14
4M118CA04
4M118DD04
4M118DD09
4M118FA06
4M118FA14
4M118FA38
4M118HA25
5C024CX03
5C024CX43
5C024GX02
5C024GY18
5C024HX29
5C024HX35
5C024HX40
(57)【要約】
【課題】蓄積期間中に蓄積信号を検出可能な構成において、可能な限り高利得で低ノイズの特性を提供することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。
【解決手段】フローティングディフュージョンＦＤとフォトダイオードＰＤとの間に形成され、ＦＤとＰＤとの間の電荷転送経路ＣＴＰを制御可能な第１のトランジェントゲートＰＧを含み、第１のトランジェントゲートＰＧによりＦＤとＰＤとを結合し、ＰＤにより生成された光電荷をＦＤに直ちに転送する。
【選択図】図３
【解決手段】フローティングディフュージョンＦＤとフォトダイオードＰＤとの間に形成され、ＦＤとＰＤとの間の電荷転送経路ＣＴＰを制御可能な第１のトランジェントゲートＰＧを含み、第１のトランジェントゲートＰＧによりＦＤとＰＤとを結合し、ＰＤにより生成された光電荷をＦＤに直ちに転送する。
【選択図】図３
【特許請求の範囲】
【請求項1】
光電変換を行う画素が配置された画素部を有し、
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含み、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
固体撮像装置。
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含み、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
固体撮像装置。
【請求項2】
前記画素は、
前記光電変換素子から不要な電荷を前記ＦＤ以外の領域に転送可能な第２のトランジェントゲートを含む
請求項１記載の固体撮像装置。
前記光電変換素子から不要な電荷を前記ＦＤ以外の領域に転送可能な第２のトランジェントゲートを含む
請求項１記載の固体撮像装置。
【請求項3】
前記画素は、
前記ＦＤに接続された蓄積接続素子と、
前記蓄積接続素子を介して前記ＦＤの電荷を蓄積する蓄積容量素子と、を含み、読み出し時の変換利得を切り替え可能な利得切換部を有する
請求項２記載の固体撮像装置。
前記ＦＤに接続された蓄積接続素子と、
前記蓄積接続素子を介して前記ＦＤの電荷を蓄積する蓄積容量素子と、を含み、読み出し時の変換利得を切り替え可能な利得切換部を有する
請求項２記載の固体撮像装置。
【請求項4】
前記画素部の前記画素から画素信号を読み出す読み出し部を有し、
前記画素は、前記読み出し部の制御の下、
前記第１のトランジェントゲートをバイアスして適切な電位勾配に変調可能である
請求項１記載の固体撮像装置。
前記画素は、前記読み出し部の制御の下、
前記第１のトランジェントゲートをバイアスして適切な電位勾配に変調可能である
請求項１記載の固体撮像装置。
【請求項5】
前記第１のトランジェントゲートは、
前記ＦＤと前記光電変換素子間の前記電荷転送経路に沿うよう一対の第１の変調用ゲートを含み、転送パスが第１導電型半導体層によりピン止めされた前記第１の変調用ゲートに横電界を印加して前記光電変換素子の電位を制御する、第１の横電界変調（ＬEＦM）構造を有する
請求項４記載の固体撮像装置。
前記ＦＤと前記光電変換素子間の前記電荷転送経路に沿うよう一対の第１の変調用ゲートを含み、転送パスが第１導電型半導体層によりピン止めされた前記第１の変調用ゲートに横電界を印加して前記光電変換素子の電位を制御する、第１の横電界変調（ＬEＦM）構造を有する
請求項４記載の固体撮像装置。
【請求項6】
前記第１のＬＥＦＭ構造は、
前記第１の変調用ゲートに接続され、前記第１の変調用ゲートで生成された電荷の前記ＦＤへのリークを抑止するため、生成された電荷を排出する第１のドレインを含む
請求項５記載の固体撮像装置。
前記第１の変調用ゲートに接続され、前記第１の変調用ゲートで生成された電荷の前記ＦＤへのリークを抑止するため、生成された電荷を排出する第１のドレインを含む
請求項５記載の固体撮像装置。
【請求項7】
前記第１のＬＥＦＭ構造おいては、
前記第１のドレインは前記第１の変調用ゲートより電位が高く、
前記第１の変調用ゲートと前記光電変換素子との間に、障壁が形成されている
請求項６記載の固体撮像装置。
前記第１のドレインは前記第１の変調用ゲートより電位が高く、
前記第１の変調用ゲートと前記光電変換素子との間に、障壁が形成されている
請求項６記載の固体撮像装置。
【請求項8】
前記第２のトランジェントゲートは、
前記ＦＤと前記光電変換素子間の前記電荷転送経路に沿うよう一対の第２の変調用ゲートを含み、転送パスが第１導電型半導体層によりピン止めされた前記第２の変調用ゲートに横電界を印加して前記光電変換素子の電位を制御する、第２のＬEＦM構造を有する
請求項７記載の固体撮像装置。
前記ＦＤと前記光電変換素子間の前記電荷転送経路に沿うよう一対の第２の変調用ゲートを含み、転送パスが第１導電型半導体層によりピン止めされた前記第２の変調用ゲートに横電界を印加して前記光電変換素子の電位を制御する、第２のＬEＦM構造を有する
請求項７記載の固体撮像装置。
【請求項9】
前記第２のＬＥＦＭ構造は、
前記第２の変調用ゲートに接続され、前記第２の変調用ゲートで生成された電荷の前記ＦＤへのリークを抑止するため、生成された電荷を排出する第２のドレインを含む
請求項８記載の固体撮像装置。
前記第２の変調用ゲートに接続され、前記第２の変調用ゲートで生成された電荷の前記ＦＤへのリークを抑止するため、生成された電荷を排出する第２のドレインを含む
請求項８記載の固体撮像装置。
【請求項10】
前記第２のＬＥＦＭ構造おいては、
前記第２のドレインは前記第２の変調用ゲートより電位が高く、
前記第２の変調用ゲートと前記光電変換素子との間に、障壁が形成されている
請求項９記載の固体撮像装置。
前記第２のドレインは前記第２の変調用ゲートより電位が高く、
前記第２の変調用ゲートと前記光電変換素子との間に、障壁が形成されている
請求項９記載の固体撮像装置。
【請求項11】
前記画素は、
前記ＦＤを所定の電位にリセットするリセット素子と、
前記ＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、を含み、
前記画素または前画素アレイは、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器を含む
請求項１から１０のいずれか一に記載の固体撮像装置。
前記ＦＤを所定の電位にリセットするリセット素子と、
前記ＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号を出力する出力バッファ部と、を含み、
前記画素または前画素アレイは、
前記出力バッファ部による電圧信号と参照電圧とを比較し、デジタル化した比較結果信号を出力する比較処理を行う比較器を含む
請求項１から１０のいずれか一に記載の固体撮像装置。
【請求項12】
前記参照電圧は、対応する光電荷を監視するためのしきい値を得るために、ランプまたは定数として設定可能である
請求項１１記載の固体撮像装置。
請求項１１記載の固体撮像装置。
【請求項13】
光電変換を行う画素が配置された画素部を有し、
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含む、固体撮像装置の駆動方法であって、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、
前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
固体撮像装置の駆動方法。
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含む、固体撮像装置の駆動方法であって、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、
前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
固体撮像装置の駆動方法。
【請求項14】
固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行う画素が配置された画素部を有し、
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含み、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
電子機器。
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行う画素が配置された画素部を有し、
前記画素は、
光電変換により光電荷を生成する光電変換素子と、
前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、
を含み、
前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
【0004】
また、列並列出力型ＣＭＯＳイメージセンサの画素信号読み出し（出力）回路については実に様々なものが提案されている。
それらの中で、その最も進んだ回路のひとつが、列（カラム）毎にアナログ－デジタル変換器（ＡＤＣ（Analog digital converter)）を備え、画素信号をデジタル信号として取り出す回路である（たとえば特許文献１，２参照）。
それらの中で、その最も進んだ回路のひとつが、列（カラム）毎にアナログ－デジタル変換器（ＡＤＣ（Analog digital converter)）を備え、画素信号をデジタル信号として取り出す回路である（たとえば特許文献１，２参照）。
【0005】
この列並列ＡＤＣ搭載ＣＭＯＳイメージセンサ（カラムＡＤ方式ＣＭＯＳイメージセンサ）では、比較器（コンパレータ）はいわゆるＲＡＭＰ波と画素信号の比較をして、後段のカウンタでデジタルＣＤＳを行うことによりＡＤ変換を行う。
【0006】
しかしながら、この種のCＭＯＳイメージセンサは、信号の高速転送が可能であるが、グローバルシャッタ読み出しができないという不利益がある。
【0007】
これに対して、各画素に比較器を含むＡＤＣ（さらにはメモリ部）を配置して、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタをも実現可能にするデジタル画素（ピクセル）センサが提案されている（たとえば特許文献３，４参照）。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開２００５－２７８１３５号公報
【特許文献2】特開２００５－２９５３４６号公報
【特許文献3】ＵＳ ７１６４１１４ Ｂ２ ＦＩＧ、４
【特許文献4】ＵＳ ２０１０／０１８１４６４ Ａ１
【発明の概要】
【発明が解決しようとする課題】
【0009】
上述した従来のデジタル画素センサを備えたＣＭＯＳイメージセンサでは、グローバルシャッタ機能を実現することは可能であり、また、各画素に比較器を含むＡＤＣを配置して、所定の読み出しモードによって広ダイナミックレンジ化を図ることが可能である。
【0010】
なお、ダイナミックレンジを拡大させる方法としては、たとえば、イメージセンサの同一の画素から蓄積時間の異なる２種類の信号を読み出し、この２種類の信号を組み合わせて、ダイナミックレンジを拡大させる方法や、高感度の画素でダイナミックレンジの小さい信号と、低感度でダイナミックレンジを拡大した信号を組み合わせてダイナミックレンジを拡大させる方法などが知られている。
【0011】
デジタルピクセルセンサ（ＤＰＳ）アーキテクチャは1990年代から2000年代初頭にかけて，グローバルシャッタ（ＧＳ）動作における高速・低消費電力・高ダイナミックレンジ（ＨＤＲ）の実現を目指して高い期待を持って研究されていた。
しかし、その光学性能は、フロントサイドイルミネーション（ＦＳＩ）素子を使用しているため、フォトダイオード（ＰＤ）のフィルファクターが低く、画素サイズが大きいという理由から、当時のＧＳ画素と比較して劣っていた。
ところが、近年のＣＭＯＳ製造プロセスの進歩により、ＣＭＯＳイメージセンサ（ＣＩＳ）画素と画素レベルのアナログデジタル変換（ＡＤＣ）および画素内メモリを別々の積層ウェハ上に製造する積層型裏面照射型ＤＰＳアプローチが可能になり、画素サイズの縮小と高画質化が可能になっている。
しかし、その光学性能は、フロントサイドイルミネーション（ＦＳＩ）素子を使用しているため、フォトダイオード（ＰＤ）のフィルファクターが低く、画素サイズが大きいという理由から、当時のＧＳ画素と比較して劣っていた。
ところが、近年のＣＭＯＳ製造プロセスの進歩により、ＣＭＯＳイメージセンサ（ＣＩＳ）画素と画素レベルのアナログデジタル変換（ＡＤＣ）および画素内メモリを別々の積層ウェハ上に製造する積層型裏面照射型ＤＰＳアプローチが可能になり、画素サイズの縮小と高画質化が可能になっている。
【0012】
このような背景から、トリプル量子化（３Ｑ）方式を用いた積層型ＤＰＳが開発され、4.6μm画素サイズで10ビット/画素のＡＤＣを用いて30フレーム/秒でDR 127dB，電力5.7mW という超低電力が実現されている。
【0013】
デジタルピクセルセンサＤＰＳの構成としては電荷蓄積部と増幅回路とアナログデジタル変換部が一体となった構成であるが、一般には電荷蓄積部には暗電流（低リーク、ノイズ）が少ない埋め込みフォトダイオードが用いられる。
埋め込みフォトダイオードは、電荷蓄積部が半導体表面に露出し浮遊状態にある表面型受光素子に対して、電荷蓄積部が半導体表面には露出されていない構造を持つ埋め込み型受光素子であり、NPN接合または PNP接合のトランジスタ構造を持つフォトダイオードのことである。
受光面に直接露出していないベース領域が埋め込み層として光電荷蓄積部となる構造を持つ。この埋め込み層はリセット状態では空乏化しているため、比較的薄い濃度の接合となる。
埋め込みフォトダイオードは、電荷蓄積部が半導体表面に露出し浮遊状態にある表面型受光素子に対して、電荷蓄積部が半導体表面には露出されていない構造を持つ埋め込み型受光素子であり、NPN接合または PNP接合のトランジスタ構造を持つフォトダイオードのことである。
受光面に直接露出していないベース領域が埋め込み層として光電荷蓄積部となる構造を持つ。この埋め込み層はリセット状態では空乏化しているため、比較的薄い濃度の接合となる。
【0014】
前述したとおり、デジタルピクセルセンサ（ＤＰＳ）は電荷蓄積部と増幅回路とアナログデジタル変換部が一体となった構成であるが、その回路を構成するためには、電気的に電荷蓄積部と増幅回路入力段に接続する必要があるが、シリコン基板内でその回路を構成する場合には、増幅回路と電荷蓄積部にオーミックな接続が必要で、接合部には極めて高い濃度の接合が必要になる。
【0015】
このため、デジタルピクセルセンサ（ＤＰＳ）を構成する電荷蓄積部は高い濃度を含むN型半導体により構成されるが、埋め込み型の電荷蓄積部となりえないため、暗電流特性が極めて劣化する課題があった。
また、以上の背景から、低照度側の光電変換信号を埋め込み電荷蓄積部、高照度側の信号をＦＤに蓄積部に分配して、個別的に量子化するトリプル量子化（３Q）方式や２Q方式を開発してこの問題を回避しつつ、ＤＰＳの優位性である高ダイナミックレンジ、低消費電流特性をもちながら、低ノイズのＤＰＳが実現されている。
しかしながら、こちらも回路構成が複雑化するため、画素縮小化が困難、それぞれの信号接続点でＳＮＲが劣化するなどの課題がある。
また、以上の背景から、低照度側の光電変換信号を埋め込み電荷蓄積部、高照度側の信号をＦＤに蓄積部に分配して、個別的に量子化するトリプル量子化（３Q）方式や２Q方式を開発してこの問題を回避しつつ、ＤＰＳの優位性である高ダイナミックレンジ、低消費電流特性をもちながら、低ノイズのＤＰＳが実現されている。
しかしながら、こちらも回路構成が複雑化するため、画素縮小化が困難、それぞれの信号接続点でＳＮＲが劣化するなどの課題がある。
【0016】
以下、ＤＰＳの構成を電荷蓄積部、増幅回路（ソースフォロア）、リセット回路として、ノイズおよび暗電流に関して説明する。
【0017】
Qsfnoise( SF Noise) は接合容量に依存する、接合容量Cpixに依存し容量が小さいほどノイズが減る。
光電荷蓄積部と検出ノードが同じ場所に形成されるため、ＰＤのＮ+領域が直接接触してＰＤとバッファゲインを接続することになる。そのため、このＮ+領域によって暗電流が誘導され、検出ノードの容量が増加する。
光電荷蓄積部と検出ノードが同じ場所に形成されるため、ＰＤのＮ+領域が直接接触してＰＤとバッファゲインを接続することになる。そのため、このＮ+領域によって暗電流が誘導され、検出ノードの容量が増加する。
【0018】
ＤＰＳアーキテクチャは、画素（ピクセル）ごとにＡＤＣを採用し、デジタルデータはデジタルメモリと同様の方法でイメージセンサアレイから読み出される。
ＤＰＳは、アナログイメージセンサと比較して、非常に高いダイナミックレンジやグルーバル動作など、いくつかの利点を備えている。
しかし、光電荷の検出が常に必要であるため、光電荷蓄積領域は光検出領域でなければならないことが本質的に必要である。
このため、ＰＤ領域はオーミックコンタクトが可能な高濃度領域である必要がある。暗電流性能はドーピング濃度とＰＤの形成に関係するため、暗電流性能の低下を防ぐためには、光電荷蓄積領域も高ドーズ領域である必要がある。
また、この光検出領域は、光電荷蓄積と共通である必要がある。そのため、バッファ回路に接続するフォトディテクタ領域の容量が大きくなり、ノイズ性能が低下してしまう。
ＤＰＳは、アナログイメージセンサと比較して、非常に高いダイナミックレンジやグルーバル動作など、いくつかの利点を備えている。
しかし、光電荷の検出が常に必要であるため、光電荷蓄積領域は光検出領域でなければならないことが本質的に必要である。
このため、ＰＤ領域はオーミックコンタクトが可能な高濃度領域である必要がある。暗電流性能はドーピング濃度とＰＤの形成に関係するため、暗電流性能の低下を防ぐためには、光電荷蓄積領域も高ドーズ領域である必要がある。
また、この光検出領域は、光電荷蓄積と共通である必要がある。そのため、バッファ回路に接続するフォトディテクタ領域の容量が大きくなり、ノイズ性能が低下してしまう。
【0019】
本発明は、蓄積期間中に蓄積信号を検出可能な構成において、可能な限り高利得で低ノイズの特性を提供することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0020】
本発明の第１の観点の固体撮像装置は、光電変換を行う画素が配置された画素部を有し、前記画素は、光電変換により光電荷を生成する光電変換素子と、前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、を含み、前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する。
【0021】
本発明の第２の観点は、光電変換を行う画素が配置された画素部を有し、前記画素は、光電変換により光電荷を生成する光電変換素子と、前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、を含む、固体撮像装置の駆動方法であって、記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する。
【0022】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行う画素が配置された画素部を有し、前記画素は、光電変換により光電荷を生成する光電変換素子と、前記光電変換素子により生成された電荷が転送されるフローティングディフュージョン（ＦＤ）と、前記ＦＤと前記光電変換素子との間に形成され、前記ＦＤと前記光電変換素子との間の電荷転送経路を制御可能な第１のトランジェントゲートと、を含み、前記第１のトランジェントゲートにより前記ＦＤと前記光電変換素子とを結合し、前記光電変換素子により生成された光電荷を前記ＦＤに直ちに転送する。
【発明の効果】
【0023】
本発明によれば、蓄積期間中に蓄積信号を検出可能な構成において、可能な限り高利得で低ノイズの特性を提供することが可能となる。
【図面の簡単な説明】
【0024】
【図1】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図2】本発明の第１の実施形態に係る固体撮像装置の画素部のデジタル画素アレイの一例を示す図である。
【図3】本発明の第１の実施形態に係る固体撮像装置のデジタル画素の一例を示す回路図である。
【図4】本発明の第１の実施形態に係る固体撮像装置の画素の光電変換読み出し部の要部を抽出して示す回路図である。
【図5】本発明の第１の実施形態に係るＤＰＳ動作のタイミングチャートおよびポテンシャル図である。
【図6】本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図、並びに第１のトランジェントゲートを持たない比較例の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
【図7】比較例の電荷蓄積転送系の動作、効率等について説明するための図である。
【図8】本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の動作、効率等について説明するための図である。
【図9】本発明の第２の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図、並びに、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
【図10】本発明の第３の実施形態に係るデジタル画素の主要部である第１および第２のトランジェントゲートを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図、並びに、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
【図11】本発明の第３の実施形態に係るデジタル画素の主要部である第１および第２のトランジェントゲートを有する電荷転送系のシミュレーション結果を説明するための簡略平面図、簡略断面図、およびポテンシャル図、並びに、第１および第２のトランジェントゲートＰＧを持たない比較例の電荷蓄積転送系のシミュレーション結果を説明するための簡略平面図、簡略断面図、およびポテンシャル図である。
【図12】２つの変調ゲートを電荷転送経路に沿うように配置した画素要部の等価回路の例を示す図である。
【図13】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明の実施形態を図面に関連付けて説明する。
【0026】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえば画素としてデジタル画素(Digital Pixel)を含むＣＭＯＳイメージセンサにより構成される。
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえば画素としてデジタル画素(Digital Pixel)を含むＣＭＯＳイメージセンサにより構成される。
【0027】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、出力回路４０、およびタイミング制御回路５０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、出力回路４０、およびタイミング制御回路５０により画素信号の読み出し部６０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、出力回路４０、およびタイミング制御回路５０により画素信号の読み出し部６０が構成される。
【0028】
本第１の実施形態において、固体撮像装置１０は、画素部２０において、デジタル画素として光電変換読み出し部２１０、ＡＤ（アナログデジタル）変換部２２０、およびメモリ部２３０を含み、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。なお、固体撮像装置１０は、グローバルシャッタの動作機能を持つように構成されてもよい。
本第１の実施形態に係る固体撮像装置１０において、後で詳述するように、各デジタル画素ＤＰがＡＤ（アナログデジタル）変換機能を有しており、ＡＤ変換部は、光電変換読み出し部により読み出される電圧信号ＶＳＬと参照電圧ＶＲＥＦとを比較し、読み出される電圧信号ＶＳＬに対してアナログデジタル（ＡＤ）変換処理を行い、デジタル化した比較結果信号を出力する比較器（コンパレータ）を有している。
本第１の実施形態に係る固体撮像装置１０において、後で詳述するように、各デジタル画素ＤＰがＡＤ（アナログデジタル）変換機能を有しており、ＡＤ変換部は、光電変換読み出し部により読み出される電圧信号ＶＳＬと参照電圧ＶＲＥＦとを比較し、読み出される電圧信号ＶＳＬに対してアナログデジタル（ＡＤ）変換処理を行い、デジタル化した比較結果信号を出力する比較器（コンパレータ）を有している。
【0029】
たとえば、比較器は、読み出し部６０の制御の下、蓄積期間（露光期間）にフォトダイオードＰＤ（光電変換素子）から出力ノード（フローティングディフュージョンＦＤ）に溢れ出たオーバーフロー電荷に応じた電圧信号に対するデジタル化した第１の比較結果信号を出力する第１の比較処理と、蓄積期間後の転送期間に出力ノード（フローティングディフュージョンＦＤ）に転送されたフォトダイオードＰＤ（光電変換素子）の蓄積電荷に応じた電圧信号に対するデジタル化した第２の比較結果信号を出力する第２の比較処理と、を行う。
【0030】
そして、本実施形態においては、第２の比較処理中に不規則な強い光が光電変換素子（フォトダイオードＰＤ）に入射したとしても、フォトダイオードＰＤ（光電変換素子）から不要な電荷をフローティングディフュージョンＦＤ領域外に放出し、ＰＤ（光電変換素子）からフローティングディフュージョンＦＤに電荷がオーバーフローしてＦＤレベルが変動することを防止するシャッタゲート（ＳＧまたはＡＢ）を有している。
これにより、第２の比較処理中に、不規則な強い光がフォトダイオードＰＤ（光電変換素子）に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。
これにより、第２の比較処理中に、不規則な強い光がフォトダイオードＰＤ（光電変換素子）に入射したとしてもＦＤレベルが変動することを防止し、正常なＡＤ変換処理を実現可能に構成されている。
【0031】
さらに、本第１の実施形態において、画素２００は、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）との間に形成され、フローティングディフュージョンＦＤとフォトダイオードにＰＤ（光電変換素子）との間の電荷転送経路ＣＴＰを制御可能な第１のトランジェントゲートＰＧが配置されている。
本第１の実施形態においては、第１のトランジェントゲートＰＧによりフローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）とを結合させ、フォトダイオードＰＤ(光電変換素子)により生成された光電荷をフローティングディフュージョンＦＤに光電変換後直ちに転送させる。
本第１の実施形態においては、第１のトランジェントゲートＰＧによりフローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）とを結合させ、フォトダイオードＰＤ(光電変換素子)により生成された光電荷をフローティングディフュージョンＦＤに光電変換後直ちに転送させる。
【0032】
なお、本実施形態においては、後述するように、画素２００は、フォトダイオードＰＤから不要な電荷をフローティングディフュージョンＦＤ以外の領域に転送可能な第２のトランジェントゲートＡＢを含む構成を採用することも可能である。
【0033】
本第１の実施形態においては、画素部２０の画素２００から画素信号を読み出す読み出し部６０を有している。
画素２００は、読み出し部６０の制御の下、第１のトランジェントゲートＰＧをバイアスして適切な電位勾配に変調可能である。
画素２００は、読み出し部６０の制御の下、第１のトランジェントゲートＰＧをバイアスして適切な電位勾配に変調可能である。
【0034】
本第１の実施形態において、第１のトランジェントゲートＰＧは、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）間の電荷転送経路ＣＴＰに沿うよう一対の第１の変調用ゲートＴＧ１，ＴＧ２を含み、転送パスＴＰが第１導電型（ｐ型）半導体層によりピン止めされた第１の変調用ゲートＴＧ１，ＴＧ２に横電界を印加してフォトダイオードＰＤ（光電変換素子）の電位を制御する、第１の横電界変調（ＬEＦM）構造を採用可能である。
【0035】
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０およびＬＥＦＭ構造を採用したデジタル画素の構成、機能および効果等について詳述する。
【0036】
（画素部２０およびデジタル画素２００の構成）
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素部のデジタル画素アレイの一例を示す図である。
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素の一例を示す回路図である。
図４（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る固体撮像装置１０の画素の光電変換読み出し部２１０の要部を抽出して示す回路図およびポテンシャル図であって、比較例と並べて示してある。
図５（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る固体撮像装置１０のＤＰＳ動作概念を示すタイミングチャートおよびポテンシャル図である。
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素部のデジタル画素アレイの一例を示す図である。
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素の一例を示す回路図である。
図４（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る固体撮像装置１０の画素の光電変換読み出し部２１０の要部を抽出して示す回路図およびポテンシャル図であって、比較例と並べて示してある。
図５（Ａ）および（Ｂ）は、本発明の第１の実施形態に係る固体撮像装置１０のＤＰＳ動作概念を示すタイミングチャートおよびポテンシャル図である。
【0037】
画素部２０は、図２に示すように、複数のデジタル画素２００がＮ行Ｍ列の行列状（マトリクス状）に配列されている。
なお、図２においては、図面の簡単化のため、９つのデジタル画素２００が３行３列の行列状（Ｍ＝３、Ｎ＝３のマトリクス状）に配置されている例が示されている。
なお、図２においては、図面の簡単化のため、９つのデジタル画素２００が３行３列の行列状（Ｍ＝３、Ｎ＝３のマトリクス状）に配置されている例が示されている。
【0038】
本第１の実施形態に係るデジタル画素２００は、光電変換読み出し部（図２ではＰＤと表記）２１０、ＡＤ変換部（図２ではＡＤＣと表記）２２０、およびメモリ部（図２ではＭＥＭと表記）２３０を含んで構成されている。
本第１の実施形態の画素部２０は、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図３に示すように、第１の基板１１０に光電変換読み出し部２１０が形成され、第２の基板１２０にＡＤ変換部２２０およびメモリ部２３０が形成されている。
本第１の実施形態の画素部２０は、第１の基板１１０と第２の基板１２０の積層型のＣＭＯＳイメージセンサとして構成されるが、本例では、図３に示すように、第１の基板１１０に光電変換読み出し部２１０が形成され、第２の基板１２０にＡＤ変換部２２０およびメモリ部２３０が形成されている。
【0039】
デジタル画素２００の光電変換読み出し部２１０は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１０は、たとえば光電変換素子であるフォトダイオードＰＤを有する。
具体的には、この光電変換読み出し部２１０は、たとえば光電変換素子であるフォトダイオードＰＤを有する。
【0040】
フォトダイオードＰＤは、蓄積期間に光電変換により生成した電荷をフローティングディフュージョンＦＤに直ちに転送する機能を有し、また、生成し転送された電荷はフローティングディフュージョンＦＤに蓄積される。
フォトダイオードＰＤの蓄積部ＰＮＤとフローティングディフュージョンＦＤとの間に、一般的なＣＭＯＳイメージセンサで適用される転送トランジスタに代えて、第１のトランジェントゲートＰＧが配置されている。
また、フォトダイオードＰＤの蓄積部ＰＮＤと所定の固定電位ＶＡＡＰＩＸとの間に第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ－Ｔｒが接続されている。
フォトダイオードＰＤの蓄積部ＰＮＤとフローティングディフュージョンＦＤとの間に、一般的なＣＭＯＳイメージセンサで適用される転送トランジスタに代えて、第１のトランジェントゲートＰＧが配置されている。
また、フォトダイオードＰＤの蓄積部ＰＮＤと所定の固定電位ＶＡＡＰＩＸとの間に第１の電荷オーバーフローゲート素子としての第１のシャッタゲートトランジスタＳＧ－Ｔｒが接続されている。
【0041】
そして、光電変換読み出し部２１０は、一つの出力ノードＮＤとしてのフローティングディフュージョンＦＤに対応して、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、蓄積素子としての蓄積トランジスタＢＩＮ－Ｔｒ、蓄積容量素子としての蓄積キャパシタＣＳ、および読み出しノードＮＤ１をそれぞれ一つずつ有する。
【0042】
そして、本第１の実施形態においては、ソースフォロワトランジスタＳＦ－Ｔｒおよび読み出しノードＮＤ１を含んで出力バッファ部２１１が構成されている。
また、蓄積トランジスタＢＩＮ－Ｔｒおよび蓄積キャパシタＣＳを含んで利得切換部２１２が構成されている。
なお、図４においては、利得切換部２１２は図面の簡単化等のため省略してある。
また、蓄積トランジスタＢＩＮ－Ｔｒおよび蓄積キャパシタＣＳを含んで利得切換部２１２が構成されている。
なお、図４においては、利得切換部２１２は図面の簡単化等のため省略してある。
【0043】
本第１の実施形態に係る光電変換読み出し部２１０は、出力バッファ部２１１の読み出しノードＮＤ１がＡＤ変換部２２０の入力部に接続されている。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬをＡＤ変換部２２０に出力する。
光電変換読み出し部２１０は、出力ノードとしてのフローティングディフュージョンＦＤの電荷を電荷量に応じた電圧信号に変換し、変換した電圧信号ＶＳＬをＡＤ変換部２２０に出力する。
【0044】
たとえば、光電変換読み出し部２１０は、ＡＤ変換部２２０の第１の比較処理期間ＰＣＭＰ１において、蓄積期間ＰＩに光電変換素子であるフォトダイオードＰＤ０から出力ノードとしてのフローティングディフュージョンＦＤに溢れ出たオーバーフロー電荷に応じた電圧信号ＶＳＬを出力する。
【0045】
さらに、光電変換読み出し部２１０は、ＡＤ変換部２２０の第２の比較処理期間ＰＣＭＰ２において、蓄積期間ＰＩ後の転送期間ＰＴに出力ノードとしてのフローティングディフュージョンＦＤに転送されたフォトダイオードＰＤ１の蓄積電荷に応じた電圧信号ＶＳＬを出力する。
光電変換読み出し部２１０は、第２の比較処理期間ＰＣＭＰ２において、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）をＡＤ変換部２２０に出力する。
光電変換読み出し部２１０は、第２の比較処理期間ＰＣＭＰ２において、画素信号としての読み出しリセット信号(信号電圧)（ＶＲＳＴ）および読み出し信号(信号電圧)（ＶＳＩＧ）をＡＤ変換部２２０に出力する。
【0046】
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
【0047】
各デジタル画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
【0048】
デジタル画素２００の光電変換読み出し部２１０においては、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）との間に形成され、フローティングディフュージョンＦＤとフォトダイオードにＰＤ（光電変換素子）との間の電荷転送経路ＣＴＰを制御可能な第１のトランジェントゲートＰＧが配置されている。
本第１の実施形態においては、第１のトランジェントゲートＰＧによりフローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）とを結合させ、フォトダイオードＰＤ(光電変換素子)により生成された光電荷をフローティングディフュージョンＦＤに光電変換後直ちに転送させる。
本第１の実施形態においては、第１のトランジェントゲートＰＧによりフローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）とを結合させ、フォトダイオードＰＤ(光電変換素子)により生成された光電荷をフローティングディフュージョンＦＤに光電変換後直ちに転送させる。
【0049】
なお、本実施形態においては、後述するように、画素２００は、フォトダイオードＰＤから不要な電荷をフローティングディフュージョンＦＤ以外の領域に転送可能な第２のトランジェントゲートＡＢを含む構成を採用することも可能である。
【0050】
本第１の実施形態において、第１のトランジェントゲートＰＧは、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）間の電荷転送経路ＣＴＰに沿うよう一対の第１の変調用ゲートＴＧ１，ＴＧ２を含み、転送パスＴＰが第１導電型（ｐ型）半導体層によりピン止めされた第１の変調用ゲートＴＧ１，ＴＧ２に横電界を印加してフォトダイオードＰＤ（光電変換素子）の電位を制御する、第１のＬＥＦＭ（横電界変調）構造を採用可能である。
【0051】
通常、転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤの蓄積部ＰＮＤとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＴＧ０により制御される。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、フォトダイオードＰＤ０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、フォトダイオードＰＤおよびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、フォトダイオードＰＤ０は蓄積期間ＰＩとなるが、このとき、入射光により発生した電荷が、ＦＤ自身の容量（すなわちゲイン）に影響を与えないように制御された転送トランジスタＴＧ０―Ｔｒ下のパスを通じて隣接したフローティングディフュージョンＦＤに溢れ出し、対応する信号電圧が生成される。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間ＰＴに選択されて導通状態となり、フォトダイオードＰＤ０で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
なお、フォトダイオードＰＤおよびフローティングディフュージョンＦＤが所定のリセット電位にリセットされた後、フォトダイオードＰＤ０は蓄積期間ＰＩとなるが、このとき、入射光により発生した電荷が、ＦＤ自身の容量（すなわちゲイン）に影響を与えないように制御された転送トランジスタＴＧ０―Ｔｒ下のパスを通じて隣接したフローティングディフュージョンＦＤに溢れ出し、対応する信号電圧が生成される。
【0052】
電荷オーバーフローゲート素子としてのシャッタゲートトランジスタＳＧ－Ｔｒは、フォトダイオードＰＤの蓄積部ＰＮＤと所定の固定電位ＶＡＡＰＩＸとの間が接続され、制御戦を通じて印加される制御信号ＳＧにより制御される。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧ０がＨレベルの期間に選択されて導通状態となり、たとえばフォトダイオードＰＤの電荷蓄積部ＰＮＤと所定の固定電位ＶＡＡＰＩＸ間にアンチグルーミングとしてのエミッタフローを形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
シャッタゲートトランジスタＳＧ－Ｔｒは、制御信号ＳＧ０がＨレベルの期間に選択されて導通状態となり、たとえばフォトダイオードＰＤの電荷蓄積部ＰＮＤと所定の固定電位ＶＡＡＰＩＸ間にアンチグルーミングとしてのエミッタフローを形成し、不要な電荷を固定電位ＶＡＡＰＩＸに放出させる。
【0053】
このように、転送トランジスタＴＧ－ＴｒとシャッタゲートトランジスタＳＧ－Ｔｒは、それぞれ個別のタイミングで駆動制御される。
【0054】
リセットトランジスタＲＳＴ－Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
【0055】
蓄積トランジスタＢＩＮ―Ｔｒは、フローティングディフュージョンＦＤとリセットトランジスタＲＳＴ―Ｔｒとの間に接続され、その接続ノードＮＤ２と基準電位ＶＳＳとの間に蓄積キャパシタＣＳが接続されている。
蓄積トランジスタＢＩＮ－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮにより制御される。
蓄積トランジスタＢＩＮ１－Ｔｒは、制御信号ＢＩＮがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤと蓄積キャパシタＣＳとを接続する。
蓄積トランジスタＢＩＮ－Ｔｒは、制御線を通じてゲートに印加される制御信号ＢＩＮにより制御される。
蓄積トランジスタＢＩＮ１－Ｔｒは、制御信号ＢＩＮがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤと蓄積キャパシタＣＳとを接続する。
【0056】
ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒは、ソースが読み出しノードＮＤ１に接続され、ドレイン側が電源線Ｖｄｄに接続され、ゲートがフローティングディフュージョンＦＤに接続されている。
そして、出力バッファ部２１１を形成する出力ノードＮＤ１は、ＡＤ変換部２２０の入力部に接続された信号線ＬＳＧＮ１に接続されている。
読み出しノードＮＤ１が接続された信号線ＬＳＧＮ１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ－Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ－Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ１とＡＤ変換部２２０の入力部間の信号線ＬＳＧＮ１は、電流源素子としてのカレントトランジスタＩＣ－Ｔｒにより駆動される。
そして、出力バッファ部２１１を形成する出力ノードＮＤ１は、ＡＤ変換部２２０の入力部に接続された信号線ＬＳＧＮ１に接続されている。
読み出しノードＮＤ１が接続された信号線ＬＳＧＮ１と基準電位ＶＳＳ（たとえばＧＮＤ）の間に電流源素子としてのカレントトランジスタＩＣ－Ｔｒのドレイン、ソースが接続されている。カレントトランジスタＩＣ－Ｔｒのゲートは制御信号ＶＢＮＰＩＸの供給ラインに接続されている。
そして、読み出しノードＮＤ１とＡＤ変換部２２０の入力部間の信号線ＬＳＧＮ１は、電流源素子としてのカレントトランジスタＩＣ－Ｔｒにより駆動される。
【0057】
図６（Ａ）は、本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートＰＧを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図６（Ｂ）は、第１のトランジェントゲートＰＧを持たない比較例の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図７は、比較例の電荷蓄積転送系の動作、効率等について説明するための図である。
図８は、本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の動作、効率等について説明するための図である。
図６（Ｂ）は、第１のトランジェントゲートＰＧを持たない比較例の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図７は、比較例の電荷蓄積転送系の動作、効率等について説明するための図である。
図８は、本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の動作、効率等について説明するための図である。
【0058】
本例では、フォトダイオードＰＤが矩形領域ＲＣＴとして形成され、Ｘ方向の一側部にフローティングディフュージョンＦＤが接続され、他側部に重なるようにしてシャッターゲートＡＢが配置されている。
第１のトランジェントゲートＰＧは、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）間の電荷転送経路ＣＴＰに沿うよう一対の第１の変調用ゲートＴＧ１，ＴＧ２が設けられ、転送パスＴＰが第１導電型（ｐ型）半導体層によりピン止めされた第１の変調用ゲートＴＧ１，ＴＧ２に横電界を印加してフォトダイオードＰＤ（光電変換素子）の電位を制御する、第１のＬＥＦＭ（横電界変調）構造が採用されている。
第１のトランジェントゲートＰＧは、フローティングディフュージョンＦＤとフォトダイオードＰＤ（光電変換素子）間の電荷転送経路ＣＴＰに沿うよう一対の第１の変調用ゲートＴＧ１，ＴＧ２が設けられ、転送パスＴＰが第１導電型（ｐ型）半導体層によりピン止めされた第１の変調用ゲートＴＧ１，ＴＧ２に横電界を印加してフォトダイオードＰＤ（光電変換素子）の電位を制御する、第１のＬＥＦＭ（横電界変調）構造が採用されている。
【0059】
本実施形態に係るＣＭＯＳイメージセンサには、1ＰＧ（LEFM)、１ＰＤ、１ＡＢ ゲートの電荷経路の横に１セットのＬＥＦＭ-ＴＧ構造の第１の変調用ゲートＴＧ１，ＴＧ２が配置されている。
ＬＥＦＭ以外は比較例（従来型）と同じ構造である。
ＬＥＦＭ-ＴＧ は、横電界を印加してフォトダイオードＰＤ の電位が制御される。
ＬＥＦＭ-ＴＧ は、すべての転送パスＴＰがP+ 層２００１によってピン止めされているため、転送パスにバリアがなく、トラップが存在しないという利点がある。したがって、低い暗電流を実現できる。
比較例の場合、露光時間中はＴＧがオンしているため、ＴＧゲートの下に多くのトラップが存在する。そのため、トラップは大きな暗電流を引き起こす。
ＬＥＦＭ以外は比較例（従来型）と同じ構造である。
ＬＥＦＭ-ＴＧ は、横電界を印加してフォトダイオードＰＤ の電位が制御される。
ＬＥＦＭ-ＴＧ は、すべての転送パスＴＰがP+ 層２００１によってピン止めされているため、転送パスにバリアがなく、トラップが存在しないという利点がある。したがって、低い暗電流を実現できる。
比較例の場合、露光時間中はＴＧがオンしているため、ＴＧゲートの下に多くのトラップが存在する。そのため、トラップは大きな暗電流を引き起こす。
【0060】
ここで、比較例と本発明の第１の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートを有する電荷転送系の動作、効率等について説明する。
【0061】
比較例は、図７に関連付けて示されている。
比較例の構造ではゲートＴＧに１．５Vなど低い電圧を印加した場合、ＰＤ-ＴＧバリア(Ａで示す破線の丸)、ゲートＴＧ下でのバリア(Ｂで示す破線の丸)が有りフォトダイオードＰＤから発生した電子がフローティングディフュージョンＦＤへの転送に障害が発生する。
そのため２．７Ｖなど高い電圧を印加する必要がある。
ただし、高い電圧を印加した場合はゲートＴＧの下にフローティングディフュージョンＦＤからの電子が逆流して入り込む（Cで示す破線の丸）いわば汲み上げ現象がおこるおそれがある
また、ゲートＴＧがオンの間、ゲートＴＧ下にはホール（Hole）が無くなり(Ｄで示す破線の丸)、ゲートＴＧ下にあるトラップ（Trap）から大量の暗電流が発生する。
比較例の構造ではゲートＴＧに１．５Vなど低い電圧を印加した場合、ＰＤ-ＴＧバリア(Ａで示す破線の丸)、ゲートＴＧ下でのバリア(Ｂで示す破線の丸)が有りフォトダイオードＰＤから発生した電子がフローティングディフュージョンＦＤへの転送に障害が発生する。
そのため２．７Ｖなど高い電圧を印加する必要がある。
ただし、高い電圧を印加した場合はゲートＴＧの下にフローティングディフュージョンＦＤからの電子が逆流して入り込む（Cで示す破線の丸）いわば汲み上げ現象がおこるおそれがある
また、ゲートＴＧがオンの間、ゲートＴＧ下にはホール（Hole）が無くなり(Ｄで示す破線の丸)、ゲートＴＧ下にあるトラップ（Trap）から大量の暗電流が発生する。
【0062】
本実施形態については、図８に関連付けて示されている。
ＬＥＦＭ構造ではゲートＴＧに１．５Vなど低い電圧を印加しても、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送経路全領域に電界勾配が発生されバリアなく電界転送ができる。
そのため、電荷転送経路ＣＴＰのポテンシャルを高くする必要も無くＦＤからの電荷の逆流問題も起こらない。
また、ＬＥＦＭ構造のゲートＴＧはＯｎになっていてもＦＤへの転送路がＰＤと同様に高い濃度のHoleで覆われていて(Ｄで示す破線の丸)Ｔｒａｐからの暗電流を防ぐことが可能である。
比較例（従来）の構造と比べて本第１の実施形態のＬＥＦＭ構造では低電圧駆動ができ低電力化、より優れた電荷転送効率、チャージトラップを無くすことにより低ノイズが期待できる。
ＬＥＦＭ構造ではゲートＴＧに１．５Vなど低い電圧を印加しても、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送経路全領域に電界勾配が発生されバリアなく電界転送ができる。
そのため、電荷転送経路ＣＴＰのポテンシャルを高くする必要も無くＦＤからの電荷の逆流問題も起こらない。
また、ＬＥＦＭ構造のゲートＴＧはＯｎになっていてもＦＤへの転送路がＰＤと同様に高い濃度のHoleで覆われていて(Ｄで示す破線の丸)Ｔｒａｐからの暗電流を防ぐことが可能である。
比較例（従来）の構造と比べて本第１の実施形態のＬＥＦＭ構造では低電圧駆動ができ低電力化、より優れた電荷転送効率、チャージトラップを無くすことにより低ノイズが期待できる。
【0063】
【0064】
デジタル画素２００のＡＤ変換部２２０は、光電変換読み出し部２１０により出力されるアナログの電圧信号ＶＳＬを、所定の傾きを持たせて変化させたランプ波形または固定電圧の参照電圧ＶＲＥＦと比較して、デジタル信号に変換する機能する。
【0065】
ＡＤ変換部２２０は、図３に示すように、比較器（ＣＯＭＰ）２２１、出力側の負荷キャパシタＣＬ１、およびリセットスイッチＳＷ－ＲＳＴを含んで構成されている。
【0066】
比較器２２１は、第１の入力端子としての反転入力端子（－）に、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に出力された電圧信号ＶＳＬが供給され、第２の入力端子としての非反転入力端子（＋）に参照電圧ＶＲＥＦが供給され、電圧信号ＶＳＴと参照電圧ＶＲＥＦとを比較し、デジタル化した比較結果信号ＳＣＭＰを出力するＡＤ変換処理（比較処理）を行う。
【0067】
比較器２２１は、第１の入力端子としての反転入力端子（－）に結合キャパシタＣＣ１が接続されており、第１の基板１１０側の光電変換読み出し部２１０の出力バッファ部２１１と第２の基板１２０側のＡＤ変換部２２０の比較器２２１の入力部をＡＣ結合することにより、低ノイズ化を図り、低照度時に高ＳＮＲを実現可能なように構成されている。
【0068】
また、比較器２２１は、出力端子と第１の入力端子としての反転入力端子（－）との間にリセットスイッチＳＷ－ＲＳＴが接続され、出力端子と基準電位ＶＳＳとの間に負荷キャパシタＣＬ１が接続されている。
【0069】
基本的に、ＡＤ変換部２２０においては、光電変換読み出し部２１０の出力バッファ部２１１から信号線ＬＳＧＮ１に読み出されたアナログ信号（電位ＶＳＬ）は比較器２２１で参照電圧ＶＲＥＦ、たとえばある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰと比較される。
このとき、たとえば比較器２２１と同様に列毎に配置された図示しないカウンタが動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＬをデジタル信号に変換する。
基本的に、ＡＤ変換部２２０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＬとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器２２１の出力が反転し、図示しないカウンタの入力クロックを停止し、または、入力を停止していたクロックを図示しないカウンタに入力し、そのときのカウンタの値（データ）がメモリ部２３０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、各デジタル画素２００のメモリ部２３０に格納されたデータ（信号）は出力回路４０から図示しない信号処理回路に出力され、所定の信号処理により２次元画像が生成される。
このとき、たとえば比較器２２１と同様に列毎に配置された図示しないカウンタが動作しており、ランプ波形のあるランプ信号ＲＡＭＰとカウンタ値が一対一の対応を取りながら変化することで電圧信号ＶＳＬをデジタル信号に変換する。
基本的に、ＡＤ変換部２２０は、参照電圧ＶＲＥＦ（たとえばランプ信号ＲＡＭＰ）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
そして、アナログ信号ＶＳＬとランプ信号ＲＡＭＰ（参照電圧ＶＲＥＦ）が交わったとき、比較器２２１の出力が反転し、図示しないカウンタの入力クロックを停止し、または、入力を停止していたクロックを図示しないカウンタに入力し、そのときのカウンタの値（データ）がメモリ部２３０に記憶されてＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、各デジタル画素２００のメモリ部２３０に格納されたデータ（信号）は出力回路４０から図示しない信号処理回路に出力され、所定の信号処理により２次元画像が生成される。
【0070】
メモリ部２３０はＳＲＡＭやＤＲＡＭにより構成され、デジタル変換された信号が供給され、フォトコンバージョン符号に対応し、画素アレイ周辺の出力回路４０の外部ＩＯバッファにより読み出すことができる。
本例では、メモリ部２３０は、比較器２２１の出力に２つのメモリ２３１，２３２が接続されている。
本例では、メモリ部２３０は、比較器２２１の出力に２つのメモリ２３１，２３２が接続されている。
【0071】
垂直走査回路３０は、タイミング制御回路５０の制御に応じてシャッタ行および読み出し行において行走査制御線を通してデジタル画素２００の光電変換読み出し部２１０の駆動を行う。
垂直走査回路３０は、タイミング制御回路５０の制御に応じて、各デジタル画素２００の比較器２２１に対して、比較処理に準じて設定される参照電圧ＶＲＥＦを供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
垂直走査回路３０は、タイミング制御回路５０の制御に応じて、各デジタル画素２００の比較器２２１に対して、比較処理に準じて設定される参照電圧ＶＲＥＦを供給する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
【0072】
出力回路４０は、たとえば画素部２０の各デジタル画素２００のメモリ出力に対応して配置されたＩＯバッファを含み、各デジタル画素２００から読み出されるデジタルデータを外部に出力する。
【0073】
タイミング制御回路５０は、画素部２０、垂直走査回路３０、出力回路４０等の信号処理に必要なタイミング信号を生成する。
【0074】
以上説明したように、本第１の実施形態によれば、画素２００は、フォトダイオードＰＤ、第１のトランジェントゲート（ＰＧ）、シャッターゲート（AB）、リセット（RST）トランジスタ、ソースフォロワ（ＳＦ）トランジスタを含んで構成されている。
フォトダイオードＰＤは埋め込み型フォトダイオードで形成され、第１のトランジェントゲート（ＰＧ）の変調ゲート（トランスファーゲート）は蓄積期間中のフローティングディフュージョンＦＤへの電荷転送経路ＣＴＰに接続されている。ＲＳＴゲートは，電荷転送前にＦＤを強制的に静止レベル(Vrst)にするために接続されている。
光電変換された電子は、フォトダイオードＰＤで発生した直後に転送され、別途形成されたＦＤに蓄積される。
光信号の電荷は、印加された光信号レベル（Qsig：光信号電荷）に応じて、FDのノード容量で電圧領域（Vsig）への変換が以下の式で行われる。Vsig -Vrst = Qsig/C(FD)。
この変換係数は，ＦＤノード容量に従う。FDの光信号（Vsig-Vrst）は増幅回路例えばソースフォロワーバッファとして一定の負荷電流を持つＳＦゲートに印加され、露光期間中の動作基準として基準信号を入力したい比較器（コンパレータ）を介してＡＤＣ入力として結合される。
比較器（コンパレータ）はリセットスイッチと出力負荷容量で構成することができる。ＳＲＡＭやＤＲＡＭなどのメモリは、光電変換符号に対応したデジタル化信号としてコンパレータ出力に接続され、任意に期間に画素配列周辺の外部IOバッファで読み出すことができる。
フォトダイオードＰＤは埋め込み型フォトダイオードで形成され、第１のトランジェントゲート（ＰＧ）の変調ゲート（トランスファーゲート）は蓄積期間中のフローティングディフュージョンＦＤへの電荷転送経路ＣＴＰに接続されている。ＲＳＴゲートは，電荷転送前にＦＤを強制的に静止レベル(Vrst)にするために接続されている。
光電変換された電子は、フォトダイオードＰＤで発生した直後に転送され、別途形成されたＦＤに蓄積される。
光信号の電荷は、印加された光信号レベル（Qsig：光信号電荷）に応じて、FDのノード容量で電圧領域（Vsig）への変換が以下の式で行われる。Vsig -Vrst = Qsig/C(FD)。
この変換係数は，ＦＤノード容量に従う。FDの光信号（Vsig-Vrst）は増幅回路例えばソースフォロワーバッファとして一定の負荷電流を持つＳＦゲートに印加され、露光期間中の動作基準として基準信号を入力したい比較器（コンパレータ）を介してＡＤＣ入力として結合される。
比較器（コンパレータ）はリセットスイッチと出力負荷容量で構成することができる。ＳＲＡＭやＤＲＡＭなどのメモリは、光電変換符号に対応したデジタル化信号としてコンパレータ出力に接続され、任意に期間に画素配列周辺の外部IOバッファで読み出すことができる。
【0075】
本第１の実施形態によれば、蓄積期間中に蓄積信号の検出な可能なＤＰＳの構成において、可能な限り高利得で低ノイズの特性を提供することが可能となる。
【0076】
また、本第１の実施形態の固体撮像装置１０によれば、小さな画素サイズで所定の読み出しモードによりダイナミックレンジを拡大することが可能となる。
また、本第１の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
また、本第１の実施形態によれば、実質的に広ダイナミックレンジ化、高フレームレート化を実現することが可能で、しかも低ノイズ化を図れ、有効画素領域を最大限に拡大することができ、コストあたりの価値を最大限に高めることが可能となる。
【0077】
（第２の実施形態）
図９（Ａ）は、本発明の第２の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートＰＧを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図９（Ｂ）は、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図９（Ａ）は、本発明の第２の実施形態に係るデジタル画素の主要部である第１のトランジェントゲートＰＧを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図９（Ｂ）は、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
【0078】
本第２の実施形態に係る固体撮像装置１０Ａの画素２００Ａが上述した第１の実施形態に係る固体撮像装置１０の画素２００と異なる点は、次の通りである。
【0079】
本第２の実施形態に係る固体撮像装置１０Ａの画素２００Ａにおいては、変調ゲート（転送ゲート）ＴＧで発生した電荷がＦＤノードに転送されるのを防ぐため、ＬＥＦＭ- ＴＧにドレインノードＤＲＮが追加、結合されている。
【0080】
このように、ＬＥＦＭ構造はゲートＴＧ上にドレインノードＤＲＮを追加することができる。
ゲートＴＧで生成された電荷は、ＦＤノードへのリークを防ぐためにドレインノードＤＲＮによって排出される。ドレインノードＤＲＮはゲートＴＧよりも電位が高く、ＴＧとＰＤの間に障壁を形成しているため、ＴＧ下で発生した電荷はドレインにドリフトする。
ゲートＴＧで生成された電荷は、ＦＤノードへのリークを防ぐためにドレインノードＤＲＮによって排出される。ドレインノードＤＲＮはゲートＴＧよりも電位が高く、ＴＧとＰＤの間に障壁を形成しているため、ＴＧ下で発生した電荷はドレインにドリフトする。
【0081】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、さらに、可能な限り高利得で低ノイズの特性を提供することが可能となる。
【0082】
（第３の実施形態）
図１０（Ａ）は、本発明の第３の実施形態に係るデジタル画素の主要部である第１および第２のトランジェントゲートＰＧを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図１０（Ｂ）は、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図１０（Ａ）は、本発明の第３の実施形態に係るデジタル画素の主要部である第１および第２のトランジェントゲートＰＧを有する電荷転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
図１０（Ｂ）は、第１のトランジェントゲートＰＧを持つ基本構造の電荷蓄積転送系の構成例を示す簡略平面図、簡略断面図、およびポテンシャル図である。
【0083】
本第３の実施形態に係る固体撮像装置１０Ｂの画素２００Ｂが上述した第２の実施形態に係る固体撮像装置１０Ａの画素２００Ａと異なる点は、次の通りである。
【0084】
本第３の実施形態に係る固体撮像装置１０Ｂの画素２００Ｂは、第１のトランジェントゲートＰＧ１に加えて、第２のトランジェントゲートＰＧ２にもＬＥＦＭ構造が採用されている。
この構成を採用することにより、ＴＧとＡＢとの偏りを統一（均一化）するのに役立つ。
この構成を採用することにより、ＴＧとＡＢとの偏りを統一（均一化）するのに役立つ。
【0085】
このように、ＬＥＦＭ構造を備えたＡＢゲートのさらなる利点は、ゲートＡＢのオフ(露光開始) 時に、電荷のゲートＡＢからのスピルバック（こぼれること）を防ぐことができることである。
比較例の従来の場合、不要な電荷をドレインノードに排出するためにゲートＡＢがハイになっている間、ゲートＡＢの下に電荷が存在する。
これらの電荷は、ゲートＡＢがゲートオフして露光を開始するときにフォトダイオードＰＤに波及するおそれがある。
ＬＥＦＭ構造では、転送経路ＴＰにはドレインノードＤＲＮまでの潜在的なギャップが大きく、スピルバック（こぼれ）のおそれはない。
比較例の従来の場合、不要な電荷をドレインノードに排出するためにゲートＡＢがハイになっている間、ゲートＡＢの下に電荷が存在する。
これらの電荷は、ゲートＡＢがゲートオフして露光を開始するときにフォトダイオードＰＤに波及するおそれがある。
ＬＥＦＭ構造では、転送経路ＴＰにはドレインノードＤＲＮまでの潜在的なギャップが大きく、スピルバック（こぼれ）のおそれはない。
【0086】
図１１（Ａ）は、本発明の第３の実施形態に係るデジタル画素の主要部である第１および第２のトランジェントゲートＰＧ２を有する電荷転送系のシミュレーション結果を説明するための簡略平面図、簡略断面図、およびポテンシャル図である。
図１１（Ｂ）は、第１および第２のトランジェントゲートＰＧ２を持たない比較例の電荷蓄積転送系のシミュレーション結果を説明するための簡略平面図、簡略断面図、およびポテンシャル図である。
図１１（Ｂ）は、第１および第２のトランジェントゲートＰＧ２を持たない比較例の電荷蓄積転送系のシミュレーション結果を説明するための簡略平面図、簡略断面図、およびポテンシャル図である。
【0087】
比較例では、n-fermi より大きいAB ゲート = 2.2V AB ゲート下に電荷が存在する。
これらの電荷は、潜在的な障壁により ゲートＡＢのオフ時にこぼれるおそれがある。
これに対して、転送パスＴＰにはドレインノードＤＲＮまでの大きな電位ギャップがあることから、光電荷がこぼれるおそれは極めて小さい。
これらの電荷は、潜在的な障壁により ゲートＡＢのオフ時にこぼれるおそれがある。
これに対して、転送パスＴＰにはドレインノードＤＲＮまでの大きな電位ギャップがあることから、光電荷がこぼれるおそれは極めて小さい。
【0088】
なお、図１２に、２つの変調ゲートＴＧを電荷転送経路ＣＴＰに沿うように配置した画素の要部の等価回路の例を示してある。
【0089】
以上説明した固体撮像装置１０，１０Ａ，１０Ｂは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0090】
図１３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載し
た電子機器の構成の一例を示す図である。
た電子機器の構成の一例を示す図である。
【0091】
本電子機器３００は、図１３に示すように、本実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
【0092】
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0093】
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0094】
１０，１０Ａ，１０Ｂ・・・固体撮像装置、２０・・・画素部、ＰＤ・・・フォトダイオード、ＦＤ・・・フローティングディフュージョン、ＰＧ・・・第１のトランジェントゲート、ＡＢ・・・第２のトランジェントゲート、２００・・・デジタル画素、２１１・・・出力バッファ部、２２１・・・比較器、２２２・・・ドライバ、２３０・・・メモリ部、２３１～２３３・・・メモリ、３０・・・垂直走査回路、４０・・・出力回路、５０・・・タイミング制御回路、６０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【手続補正書】
【提出日】2024-03-25
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】