特開 2024-172990 差動増幅器、測定器、及びゲイン調整方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024172990

(43)【公開日】2024-12-12

(54)【発明の名称】差動増幅器、測定器、及びゲイン調整方法

(51)【国際特許分類】

   H03F 3/45 20060101AFI20241205BHJP

   H03F 3/68 20060101ALI20241205BHJP

   H03G 3/10 20060101ALI20241205BHJP

【ＦＩ】

H03F3/45

H03F3/68

H03G3/10 B

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023091089

(22)【出願日】2023-06-01

(71)【出願人】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(71)【出願人】

【識別番号】596157780

【氏名又は名称】横河計測株式会社

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100169823

【弁理士】

【氏名又は名称】吉澤 雄郎

(74)【代理人】

【識別番号】100176728

【弁理士】

【氏名又は名称】北村 慎吾

(72)【発明者】

【氏名】阿部 哲也

(72)【発明者】

【氏名】吉原 智朗

(72)【発明者】

【氏名】坂本 和輝

(72)【発明者】

【氏名】飯島 拓海

【テーマコード（参考）】

5J100

5J500

【Ｆターム（参考）】

5J100AA01

5J100BA05

5J100BB08

5J500AA01

5J500AA12

5J500AC16

5J500AC53

5J500AC62

5J500AC72

5J500AF20

5J500AH25

5J500AH26

5J500AK01

5J500AK03

5J500AM05

5J500AT07

5J500DP01

(57)【要約】

【課題】バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、差動増幅回路のゲインを調整しやすくする。
【解決手段】差動増幅器１１０は、別々の信号が入力される１対のバッファと、１対のバッファからの出力信号の差分を増幅する第１差動増幅回路１０１と、１対のバッファからの出力信号の差分を第１差動増幅回路１０１とは反対の極性で増幅する第２差動増幅回路１０２と、第１差動増幅回路１０１及び第２差動増幅回路１０２からの出力信号の差分を増幅する第３差動増幅回路１０３と、１対のバッファからの出力信号の各々が分岐する分岐点と第１差動増幅回路１０１及び第２差動増幅回路１０２の各々との間に接続されたダンピング抵抗とを備える。
【選択図】図５

【特許請求の範囲】

【請求項1】

別々の信号が入力される１対のバッファと、
前記１対のバッファからの出力信号の差分を増幅する第１差動増幅回路と、
前記１対のバッファからの出力信号の差分を前記第１差動増幅回路とは反対の極性で増幅する第２差動増幅回路と、
前記第１差動増幅回路及び前記第２差動増幅回路からの出力信号の差分を増幅する第３差動増幅回路と、
前記１対のバッファからの出力信号の各々が分岐する分岐点と前記第１差動増幅回路及び前記第２差動増幅回路の各々との間に接続されたダンピング抵抗と
を備える差動増幅器。

【請求項2】

前記分岐点として、第１分岐点を含み、前記１対のバッファに含まれる第１バッファからの出力信号を前記第１分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第１パターンと、
前記分岐点として、第２分岐点を含み、前記１対のバッファに含まれる第２バッファからの出力信号を前記第２分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第２パターンと
を更に備え、
前記ダンピング抵抗は、前記第１パターンの前記第１分岐点と前記第１差動増幅回路との間、前記第１パターンの前記第１分岐点と前記第２差動増幅回路との間、前記第２パターンの前記第２分岐点と前記第１差動増幅回路との間、及び前記第２パターンの前記第２分岐点と前記第２差動増幅回路との間に１つずつ挿入されている請求項１に記載の差動増幅器。

【請求項3】

請求項１又は請求項２に記載の差動増幅器を備える測定器。

【請求項4】

別々の信号が入力される１対のバッファと、前記１対のバッファからの出力信号の差分を増幅する第１差動増幅回路と、前記１対のバッファからの出力信号の差分を前記第１差動増幅回路とは反対の極性で増幅する第２差動増幅回路と、前記第１差動増幅回路及び前記第２差動増幅回路からの出力信号の差分を増幅する第３差動増幅回路と、前記１対のバッファからの出力信号の各々が分岐する分岐点と前記第１差動増幅回路及び前記第２差動増幅回路の各々との間に接続されたダンピング抵抗とを備える差動増幅器の前記第１差動増幅回路のゲインを調整することと、
前記差動増幅器の前記第２差動増幅回路のゲインを前記第１差動増幅回路のゲインとは独立して調整することと
を含むゲイン調整方法。

【請求項5】

前記差動増幅器は、
前記分岐点として、第１分岐点を含み、前記１対のバッファに含まれる第１バッファからの出力信号を前記第１分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第１パターンと、
前記分岐点として、第２分岐点を含み、前記１対のバッファに含まれる第２バッファからの出力信号を前記第２分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第２パターンと
を更に備え、
前記ダンピング抵抗は、前記第１パターンの前記第１分岐点と前記第１差動増幅回路との間、前記第１パターンの前記第１分岐点と前記第２差動増幅回路との間、前記第２パターンの前記第２分岐点と前記第１差動増幅回路との間、及び前記第２パターンの前記第２分岐点と前記第２差動増幅回路との間に１つずつ挿入されている請求項４に記載のゲイン調整方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、差動増幅器、測定器、及びゲイン調整方法に関する。

【背景技術】

【0002】

特許文献１には、高いＣＭＲＲ、高い入力インピーダンス、及び広い周波数帯域を有する差動増幅器が開示されている。「ＣＭＲＲ」は、common mode rejection ratio（同相除去比）の略語である。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－０５５２３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

入力バッファと差動増幅回路との間の銅箔パターンは１０ＭＨｚ以上の高周波領域においてインダクタンスとして振る舞う。このインダクタンス成分は時にオーバーシュート又はリンギングの原因となり得る。

【0005】

本開示の目的は、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、差動増幅回路のゲインを調整しやすくすることである。

【課題を解決するための手段】

【0006】

幾つかの実施形態に係る差動増幅器、測定器、及びゲイン調整方法について以下に記載する。

【0007】

［１］
別々の信号が入力される１対のバッファと、
前記１対のバッファからの出力信号の差分を増幅する第１差動増幅回路と、
前記１対のバッファからの出力信号の差分を前記第１差動増幅回路とは反対の極性で増幅する第２差動増幅回路と、
前記第１差動増幅回路及び前記第２差動増幅回路からの出力信号の差分を増幅する第３差動増幅回路と、
前記１対のバッファからの出力信号の各々が分岐する分岐点と前記第１差動増幅回路及び前記第２差動増幅回路の各々との間に接続されたダンピング抵抗と
を備える差動増幅器。

【0008】

このような差動増幅器においては、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、差動増幅回路のゲインを調整しやすくすることができる。

【0009】

［２］
前記分岐点として、第１分岐点を含み、前記１対のバッファに含まれる第１バッファからの出力信号を前記第１分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第１パターンと、
前記分岐点として、第２分岐点を含み、前記１対のバッファに含まれる第２バッファからの出力信号を前記第２分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第２パターンと
を更に備え、
前記ダンピング抵抗は、前記第１パターンの前記第１分岐点と前記第１差動増幅回路との間、前記第１パターンの前記第１分岐点と前記第２差動増幅回路との間、前記第２パターンの前記第２分岐点と前記第１差動増幅回路との間、及び前記第２パターンの前記第２分岐点と前記第２差動増幅回路との間に１つずつ挿入されている［１］に記載の差動増幅器。

【0010】

このような差動増幅器においては、第１差動増幅回路のゲインと第２差動増幅回路のゲインとを互いに独立して調整することができるため、差動増幅回路のゲインの調整がシンプルになる。

【0011】

［３］
［１］又は［２］に記載の差動増幅器を備える測定器。

【0012】

このような測定器においては、高いＣＭＲＲ、高い入力インピーダンス、広い周波数帯域、及び高いレイアウト自由度を有する差動増幅器を組み込むことができる。

【0013】

［４］
別々の信号が入力される１対のバッファと、前記１対のバッファからの出力信号の差分を増幅する第１差動増幅回路と、前記１対のバッファからの出力信号の差分を前記第１差動増幅回路とは反対の極性で増幅する第２差動増幅回路と、前記第１差動増幅回路及び前記第２差動増幅回路からの出力信号の差分を増幅する第３差動増幅回路と、前記１対のバッファからの出力信号の各々が分岐する分岐点と前記第１差動増幅回路及び前記第２差動増幅回路の各々との間に接続されたダンピング抵抗とを備える差動増幅器の前記第１差動増幅回路のゲインを調整することと、
前記差動増幅器の前記第２差動増幅回路のゲインを前記第１差動増幅回路のゲインとは独立して調整することと
を含むゲイン調整方法。

【0014】

このようなゲイン調整方法においては、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、差動増幅回路のゲインを調整しやすくすることができる。

【0015】

［５］
前記差動増幅器は、
前記分岐点として、第１分岐点を含み、前記１対のバッファに含まれる第１バッファからの出力信号を前記第１分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第１パターンと、
前記分岐点として、第２分岐点を含み、前記１対のバッファに含まれる第２バッファからの出力信号を前記第２分岐点で分岐させて前記第１差動増幅回路及び前記第２差動増幅回路の各々に伝送する第２パターンと
を更に備え、
前記ダンピング抵抗は、前記第１パターンの前記第１分岐点と前記第１差動増幅回路との間、前記第１パターンの前記第１分岐点と前記第２差動増幅回路との間、前記第２パターンの前記第２分岐点と前記第１差動増幅回路との間、及び前記第２パターンの前記第２分岐点と前記第２差動増幅回路との間に１つずつ挿入されている［４］に記載のゲイン調整方法。

【0016】

このようなゲイン調整方法においては、差動増幅回路のゲインの調整がシンプルになる。

【発明の効果】

【0017】

本開示によれば、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、差動増幅回路のゲインを調整しやすくすることができる。

【図面の簡単な説明】

【0018】

【図1】本開示の第１実施形態に係る差動増幅器の構成を示す回路図である。

【図2】本開示の第１実施形態に係る差動増幅器のシミュレーション例を示す回路図である。

【図3】図２に対応するシミュレーション結果を示すグラフである。

【図4】図２に対応するシミュレーション結果を示すグラフである。

【図5】本開示の第２実施形態に係る差動増幅器の構成を示す回路図である。

【図6】本開示の第２実施形態に係る差動増幅器のシミュレーション例を示す回路図である。

【図7】図６に対応するシミュレーション結果を示すグラフである。

【図8】図６に対応するシミュレーション結果を示すグラフである。

【図9】本開示の第２実施形態に係るゲイン調整方法を示すフローチャートである。

【図10】本開示の第２実施形態に係る差動増幅器とアッテネータを組み合わせた例を示す図である。

【図11】本開示の第２実施形態に係る差動増幅器とセンサを組み合わせた例を示す図である。

【図12】比較例に係る差動増幅器の構成を示す概略図である。

【図13】比較例に係る差動増幅器の構成を示す回路図である。

【発明を実施するための形態】

【0019】

以下、比較例について、図を参照して説明する。

【0020】

図１２を参照して、比較例に係る差動増幅器９００の構成を説明する。

【0021】

差動増幅器９００は、第１差動増幅回路９０１と、第２差動増幅回路９０２と、第３差動増幅回路９０３とを備えるとともに、第１バッファ９０４及び第２バッファ９０５を含む１対のバッファを備える。差動増幅器９００は、第１入力端子ＩＮ１及び第２入力端子ＩＮ２を含む１対の入力端子と、出力端子ＯＵＴとを更に備える。

【0022】

第１バッファ９０４には、第１入力端子ＩＮ１を介して信号が入力される。第２バッファ９０５には、第２入力端子ＩＮ２を介して信号が入力される。すなわち、第１バッファ９０４及び第２バッファ９０５には、別々の信号が入力される。第１差動増幅回路９０１は、第１バッファ９０４及び第２バッファ９０５からの出力信号の差分を増幅する。第２差動増幅回路９０２は、第１バッファ９０４及び第２バッファ９０５からの出力信号の差分を第１差動増幅回路９０１とは反対の極性で増幅する。第３差動増幅回路９０３は、第１差動増幅回路９０１及び第２差動増幅回路９０２からの出力信号の差分を増幅する。第３差動増幅回路９０３は、増幅した信号を、出力端子ＯＵＴを介して出力する。

【0023】

差動増幅器９００は、差動増幅回路を２段で接続した構成である。１段目の差動増幅回路である第１差動増幅回路９０１は、第１差動増幅回路９０１が有する固有のＣＭＲＲ特性により同相信号を抑圧する。同様に、１段目の差動増幅回路である第２差動増幅回路９０２も、第２差動増幅回路９０２が有する固有のＣＭＲＲ特性により同相信号を抑圧する。よって、２段目の差動増幅回路である第３差動増幅回路９０３に入力される信号は、１段目の差動増幅回路である第１差動増幅回路９０１及び第２差動増幅回路９０２によって同相信号が抑制された信号である。第３差動増幅回路９０３は、このような同相信号が抑制された入力信号に対し、第３差動増幅回路９０３が有する固有のＣＭＲＲ特性により同相信号を更に抑圧する。そのため、差動増幅器９００は、高いＣＭＲＲを有する。

【0024】

差動増幅器９００は、第１パターンＰ１と、第２パターンＰ２とを更に備える。第１パターンＰ１は、第１分岐点Ｂ１を含む。第２パターンＰ２は、第２分岐点Ｂ２を含む。

【0025】

第１パターンＰ１は、第１バッファ９０４からの出力信号を第１分岐点Ｂ１で分岐させて第１差動増幅回路９０１及び第２差動増幅回路９０２の各々に伝送する。第２パターンＰ２は、第２バッファ９０５からの出力信号を第２分岐点Ｂ２で分岐させて第１差動増幅回路９０１及び第２差動増幅回路９０２の各々に伝送する。

【0026】

図１３を参照して、比較例に係る差動増幅器９００の構成を更に説明する。

【0027】

第１バッファ９０４及び第２バッファ９０５は、ボルテージフォロワ回路である。第１バッファ９０４は、オペアンプＵ１を備える。第２バッファ９０５は、オペアンプＵ２を備える。

【0028】

オペアンプＵ１の非反転入力端子は、第１入力端子ＩＮ１と接続されている。オペアンプＵ１の反転入力端子は、オペアンプＵ１の出力端子と、第１パターンＰ１とに接続されている。すなわち、第１バッファ９０４は、オペアンプＵ１の出力をオペアンプＵ２の反転入力端子に戻す負帰還の構成となっている。

【0029】

オペアンプＵ２の非反転入力端子は、第２入力端子ＩＮ２と接続されている。オペアンプＵ２の反転入力端子は、オペアンプＵ２の出力端子と、第２パターンＰ２とに接続されている。すなわち、第２バッファ９０５は、オペアンプＵ２の出力をオペアンプＵ２の反転入力端子に戻す負帰還の構成となっている。

【0030】

第１差動増幅回路９０１は、オペアンプＡＭＰ１と、４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４とを備える。第２差動増幅回路９０２は、オペアンプＡＭＰ２と、４つの抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８とを備える。第２差動増幅回路９０３は、オペアンプＡＭＰ３と、４つの抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２とを備える。

【0031】

抵抗Ｒ１の一端は、第１パターンＰ１に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端と、オペアンプＡＭＰ１の反転入力端子とに接続されている。抵抗Ｒ２の一端は、抵抗Ｒ１の他端と、オペアンプＡＭＰ１の反転入力端子とに接続されている。抵抗Ｒ２の他端は、オペアンプＡＭＰ１の出力端子と、抵抗Ｒ９の一端とに接続されている。抵抗Ｒ３の一端は、第２パターンＰ２に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端と、オペアンプＡＭＰ１の非反転入力端子とに接続されている。抵抗Ｒ４の一端は、抵抗Ｒ３の他端と、オペアンプＡＭＰ１の非反転入力端子とに接続されている。抵抗Ｒ４の他端は、グランドに接続されている。すなわち、第１差動増幅回路９０１は、オペアンプＡＭＰ１の出力を抵抗Ｒ２によってオペアンプＡＭＰ１の反転入力端子に戻す負帰還の構成となっている。

【0032】

抵抗Ｒ５の一端は、第２パターンＰ２に接続されている。抵抗Ｒ５の他端は、抵抗Ｒ６の一端と、オペアンプＡＭＰ２の反転入力端子とに接続されている。抵抗Ｒ６の一端は、抵抗Ｒ５の他端と、オペアンプＡＭＰ２の反転入力端子とに接続されている。抵抗Ｒ６の他端は、オペアンプＡＭＰ２の出力端子と、抵抗Ｒ１１の一端とに接続されている。抵抗Ｒ７の一端は、第１パターンＰ１に接続されている。抵抗Ｒ７の他端は、抵抗Ｒ８の一端と、オペアンプＡＭＰ２の非反転入力端子とに接続されている。抵抗Ｒ８の一端は、抵抗Ｒ７の他端と、オペアンプＡＭＰ２の非反転入力端子とに接続されている。抵抗Ｒ８の他端は、グランドに接続されている。すなわち、第２差動増幅回路９０２は、オペアンプＡＭＰ２の出力を抵抗Ｒ６によってオペアンプＡＭＰ２の反転入力端子に戻す負帰還の構成となっている。

【0033】

抵抗Ｒ９の一端は、抵抗Ｒ２の他端と、オペアンプＡＭＰ１の出力端子とに接続されている。抵抗Ｒ９の他端は、抵抗Ｒ１０の一端と、オペアンプＡＭＰ３の反転入力端子とに接続されている。抵抗Ｒ１０の一端は、抵抗Ｒ９の他端と、オペアンプＡＭＰ３の反転入力端子とに接続されている。抵抗Ｒ１０の他端は、オペアンプＡＭＰ３の出力端子と、出力端子ＯＵＴとに接続されている。抵抗Ｒ１１の一端は、抵抗Ｒ６の他端と、オペアンプＡＭＰ２の出力端子とに接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ１２の一端と、オペアンプＡＭＰ３の非反転入力端子とに接続されている。抵抗Ｒ１２の一端は、抵抗Ｒ１１の他端と、オペアンプＡＭＰ３の非反転入力端子とに接続されている。抵抗Ｒ１２の他端は、グランドに接続されている。すなわち、第３差動増幅回路９０３は、オペアンプＡＭＰ３の出力を抵抗Ｒ１０によってオペアンプＡＭＰ３の反転入力端子に戻す負帰還の構成となっている。

【0034】

第１差動増幅回路９０１の周波数帯域を広くする場合、抵抗Ｒ２を小さくする必要があり、それに伴って抵抗Ｒ１，Ｒ３，Ｒ４も小さくする必要がある。そうすると、第１差動増幅回路９０１の入力インピーダンスは小さくなる。第２差動増幅回路９０２は第１差動増幅回路９０１と同様の構成であるため、第２差動増幅回路９０２の入力インピーダンスについても同様である。しかし、差動増幅器９００は、第１差動増幅回路９０１及び第２差動増幅回路９０２の前段に第１バッファ９０４及び第２バッファ９０５を備えているため、第１差動増幅回路９０１及び第２差動増幅回路９０２の入力インピーダンスが小さくても、差動増幅器９００の入力インピーダンスは大きい。したがって、差動増幅器９００は、高い入力インピーダンスと広い周波数帯域とを両立することができる。

【0035】

上述のように、差動増幅器９００は、入力部に高インピーダンスのバッファを備えており、プローブなどの測定器に適用される場合の被測定対象への影響を抑えている。差動増幅器９００は、増幅部に関しては差動増幅回路を２段重ねた構造を持ち、初段のオペアンプＡＭＰ１，ＡＭＰ２の同相利得が等しい場合には同相信号入力時出力が０となる。このとき得られる全体のＣＭＲＲはオペアンプＡＭＰ１のＣＭＲＲとオペアンプＡＭＰ３のＣＭＲＲとの和、又はオペアンプＡＭＰ２のＣＭＲＲとオペアンプＡＭＰ３のＣＭＲＲとの和となり、良好な値が得られる。

【0036】

図１３に示した構成において、抵抗Ｒ１，Ｒ３，Ｒ５，Ｒ７を抵抗値の調整可能な抵抗素子とすれば、初段の差動増幅回路でゲインの設定が可能となる。オペアンプＡＭＰ１のゲイン特性とオペアンプＡＭＰ２のゲイン特性とを互いに合わせ込むことで高ＣＭＲＲ特性が得られる。ただし、初段の差動増幅回路で厳密なゲイン調整をしなくてもよく、高ＣＭＲＲ特性のみ必要な場合、例えば、抵抗Ｒ１を固定抵抗とし、抵抗Ｒ３，Ｒ５，Ｒ７を可変抵抗としてもよい。すなわち、１つの固定抵抗と３つの可変抵抗との組合せを採用し、オペアンプＡＭＰ１のゲイン特性にオペアンプＡＭＰ２のゲイン特性を合わせ込むようにしてもよい。

【0037】

第１パターンＰ１及び第２パターンＰ２は１０ＭＨｚ以上の高周波領域においてインダクタンスとして振る舞う。このインダクタンス成分は時にオーバーシュート又はリンギングの原因となり得る。オーバーシュート及びリンギングへの対策としては、信号ラインへダンピング抵抗の挿入が有効である。

【0038】

以下、本開示の幾つかの実施形態について、図を参照して説明する。

【0039】

各図中、同一又は相当する部分には、同一符号を付している。各実施形態の説明において、同一又は相当する部分については、説明を適宜省略又は簡略化する。

【0040】

図１を参照して、第１実施形態に係る差動増幅器１００の構成に関し、主に比較例に係る差動増幅器９００の構成との差異を説明する。

【0041】

差動増幅器１００は、第１差動増幅回路１０１と、第２差動増幅回路１０２と、第３差動増幅回路１０３とを備えるとともに、第１バッファ１０４及び第２バッファ１０５を含む１対のバッファを備える。第１差動増幅回路１０１、第２差動増幅回路１０２、第３差動増幅回路１０３、第１バッファ１０４、及び第２バッファ１０５の構成及び機能については、図１３に示した第１差動増幅回路９０１、第２差動増幅回路９０２、第３差動増幅回路９０３、第１バッファ９０４、及び第２バッファ９０５の構成及び機能と同様である。

【0042】

差動増幅器１００は、ダンピング抵抗ＲＤ１，ＲＤ２を更に備える。

【0043】

ダンピング抵抗ＲＤ１，ＲＤ２は、第１バッファ１０４及び第２バッファ１０５の各々と第１差動増幅回路１０１及び第２差動増幅回路１０２の各々との間に接続されている。具体的には、ダンピング抵抗ＲＤ１は、第１バッファ１０４と第１パターンＰ１の第１分岐点Ｂ１との間に挿入されている。ダンピング抵抗ＲＤ２は、第２バッファ１０５と第２パターンＰ２の第２分岐点Ｂ２との間に挿入されている。

【0044】

上述のように、本実施形態では、バッファと初段差動アンプとの間にダンピング抵抗が挿入される。よって、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させることができる。その結果、オーバーシュート及びリンギングを防止することが可能となる。

【0045】

しかし、図１に示した回路において、オペアンプＵ１より出力される電流に着目すると、ダンピング抵抗ＲＤ１に流れる電流は分流され、ダンピング抵抗ＲＤ１とオペアンプＡＭＰ１の反転入力端子とをつなぐ抵抗Ｒ１、及びダンピング抵抗ＲＤ１とオペアンプＡＭＰ２の非反転入力端子とをつなぐ抵抗Ｒ７にそれぞれ流れ込む。ここでオペアンプＡＭＰ１のゲイン調整のために抵抗Ｒ１の抵抗値を変動させると、抵抗Ｒ７に流れ込む電流値が同時に変動し、意図しないオペアンプＡＭＰ２のゲイン変動が生じる。例としてシミュレーション回路を図２に示し、対応するシミュレーション結果を図３及び図４に示す。抵抗Ｒ３，Ｒ５，Ｒ７の抵抗値を固定した状態で、オペアンプＡＭＰ１のゲインを調整するために抵抗Ｒ１の抵抗値を２０Ω変動させると、オペアンプＡＭＰ２の出力が１０ｍＶ程度ずれる。回路の対称性より、オペアンプＡＭＰ２のゲイン調整時も同様にオペアンプＡＭＰ１のずれが生じる。このオペアンプＡＭＰ１のゲイン調整時とオペアンプＡＭＰ２のゲイン調整時との相互影響のために、何度もオペアンプＡＭＰ１，ＡＭＰ２間を往復しながらゲイン特性を合わせ込む必要がある。よって、差動増幅回路のゲインの調整が複雑になる。

【0046】

図５を参照して、第２実施形態に係る差動増幅器１１０の構成に関し、主に第１実施形態に係る差動増幅器１００の構成との差異を説明する。

【0047】

差動増幅器１００は、ダンピング抵抗ＲＤ１，ＲＤ２の代わりに、ダンピング抵抗ＲＤ１１，ＲＤ１２，ＲＤ２１，ＲＤ２２を備える。

【0048】

ダンピング抵抗ＲＤ１１，ＲＤ１２，ＲＤ２１，ＲＤ２２は、第１バッファ１０４及び第２バッファ１０５からの出力信号の各々が分岐する分岐点と第１差動増幅回路１０１及び第２差動増幅回路１０２の各々との間に接続されている。具体的には、ダンピング抵抗ＲＤ１１は、第１パターンＰ１の第１分岐点Ｂ１と第１差動増幅回路１０１との間に挿入されている。ダンピング抵抗ＲＤ１２は、第１パターンＰ１の第１分岐点Ｂ１と第２差動増幅回路１０２との間に挿入されている。ダンピング抵抗ＲＤ２１は、第２パターンＰ２の第２分岐点Ｂ２と第１差動増幅回路１０１との間に挿入されている。ダンピング抵抗ＲＤ２２は、第２パターンＰ２の第２分岐点Ｂ２と第２差動増幅回路１０２との間に挿入されている。

【0049】

上述のように、本実施形態では、第１実施形態のようにバッファ直後、すなわち、パターン分岐前にダンピング抵抗が１つだけ挿入される代わりに、パターン分岐後にダンピング抵抗が分岐別に１つずつ挿入される。第１実施形態では、ダンピング抵抗ＲＤ１，ＲＤ２がオペアンプＡＭＰ１，ＡＭＰ２それぞれのゲインを決定する共通インピーダンスとなっている。そして、これが原因で一方の差動増幅回路のゲイン調整が他方の差動増幅回路のゲインに影響してしまっている。これに対し、本実施形態では、ダンピング抵抗ＲＤ１１，ＲＤ１２を第１パターンＰ１の各分岐、ダンピング抵抗ＲＤ２１，ＲＤ２２を第２パターンＰ２の各分岐に入れることで、ダンピング抵抗ＲＤ１１，ＲＤ１２，ＲＤ２１，ＲＤ２２がオペアンプＡＭＰ１，ＡＭＰ２それぞれのゲインを決定する共通インピーダンスになることを防いでいる。すなわち、オペアンプＡＭＰ１とオペアンプＡＭＰ２とを回路的に分離することが可能となっている。

【0050】

したがって、本実施形態によれば、高入力インピーダンスバッファを備えた高ＣＭＲＲの差動増幅器１１０において、バッファと差動増幅回路との間のパターンインダクタンスの影響を低減させつつ、初段の２つの差動増幅回路のゲインをそれぞれ独立に調整可能にすることで、差動増幅器１１０のＣＭＲＲを調整しやすくすることができる。例としてシミュレーション回路を図６に示し、対応するシミュレーション結果を図７及び図８に示す。抵抗Ｒ３，Ｒ５，Ｒ７の抵抗値を固定した状態で、オペアンプＡＭＰ１のゲインを調整するために抵抗Ｒ１の抵抗値を２０Ω変動させても、オペアンプＡＭＰ２の出力には変動が見られない。図２から図４に示した例では、オペアンプＡＭＰ２の出力の変動が１０ｍＶ程度であるのに対して、図６から図８に示した例では、オペアンプＡＭＰ２の出力の変動は１ｕＶ以下という非常に小さい値である。本実施形態では、オペアンプＡＭＰ１，ＡＭＰ２のゲインを独立して調整できるため、例えば、オペアンプＡＭＰ１のゲインを調整するステップと、その後の、オペアンプＡＭＰ２のゲインを調整するステップとの２ステップで初段の差動増幅回路の調整が完了する。第１実施形態のように何度もオペアンプＡＭＰ１，ＡＭＰ２間を往復しながらゲイン特性を合わせ込む必要はなくなる。よって、差動増幅回路のゲインの調整がシンプルになる。

【0051】

図９を参照して、本実施形態に係るゲイン調整方法を説明する。

【0052】

ステップＳ１では、第１差動増幅回路１０１のゲインが調整される。その後、ステップＳ２では、第２差動増幅回路１０２のゲインが第１差動増幅回路１０１のゲインとは独立して調整される。ステップＳ１及びステップＳ２は逆の順序で実行されてもよい。

【0053】

差動増幅器１１０は、プローブ又はセンサなどの測定器の増幅部に適用することができる。特に、差動増幅器１１０は、差動プローブ若しくはボルテージディバイダなどの高ＣＭＲＲが要求される測定器、又はホール素子磁気センサ、電流センサ、若しくは歪みセンサなどの差動出力型センサの差動入力・シングル出力回路として利用できる。

【0054】

一適用例として、差動増幅器１１０とアッテネータ２００を組み合わせた回路を図１０に示す。この例によれば、任意の減衰比を持つ高ＣＭＲＲ差動増幅器が実現できる。ここで、バッファの出力後、それぞれのバッファ出力を分岐させたのちダンピング抵抗を挿入することで、バッファと差動アンプとの間のパターンインダクタンスに起因するオーバーシュート及びリンギングを抑制することができ、広帯域にわたって平坦な周波数特性を得ながら、増幅部の調整もしやすいプローブなどの測定器を提供できる。バッファと差動増幅回路との間のパターン長に合わせてダンピング抵抗の値を選択すれば、パターン長を延長することができ、基板のレイアウトを行う際の制約も緩和させられる。例えば、パターン長を延長するほど、ダンピング抵抗の値を大きくすることが考えられる。

【0055】

別の適用例として、差動増幅器１１０と差動出力型のセンサ３００を組み合わせた回路を図１１に示す。この例によれば、図１０に示した例と同様に、バッファと差動アンプとの間のパターンインダクタンスに起因する共振の発生を抑制することができ、増幅部の調整もしやすくなり、フラットな周波数帯域の拡大、及び基板レイアウト時の自由度増も見込める。

【0056】

本開示は上述の実施形態に限定されるものではない。例えば、ブロック図に記載の２つ以上のブロックを統合してもよいし、１つのブロックを分割してもよい。フローチャートに記載の２つ以上のステップを記述に従って時系列に実行する代わりに、各ステップを実行する装置の処理能力に応じて、又は必要に応じて、並列的に又は異なる順序で実行してもよい。その他、本開示の趣旨を逸脱しない範囲での変更が可能である。

【符号の説明】

【0057】

１００，１１０，９００ 差動増幅器
１０１，９０１ 第１差動増幅回路
１０２，９０２ 第２差動増幅回路
１０３，９０３ 第３差動増幅回路
１０４，９０４ 第１バッファ
１０５，９０５ 第２バッファ
２００ アッテネータ
３００ センサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】