知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024173214
(43)【公開日】2024-12-12
(54)【発明の名称】ＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法
(51)【国際特許分類】
G01P 15/08 20060101AFI20241205BHJP
G01P 15/125 20060101ALI20241205BHJP
H01L 29/84 20060101ALI20241205BHJP
B81B 3/00 20060101ALI20241205BHJP
B81C 1/00 20060101ALI20241205BHJP
【ＦＩ】
G01P15/08 102D
G01P15/125 Z
H01L29/84 B
B81B3/00
B81C1/00
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023091473
(22)【出願日】2023-06-02
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100184343
【弁理士】
【氏名又は名称】川崎 茂雄
(72)【発明者】
【氏名】藤田 有真
(72)【発明者】
【氏名】ヘラー，マーティン ウィルフリード
(72)【発明者】
【氏名】泉 直希
【テーマコード（参考）】
3C081
4M112
【Ｆターム（参考）】
3C081AA01
3C081AA18
3C081BA21
3C081BA22
3C081BA32
3C081BA44
3C081BA48
3C081BA53
3C081BA75
3C081CA02
3C081CA13
3C081CA29
3C081CA32
3C081CA40
3C081DA03
3C081DA26
3C081DA30
3C081DA43
3C081EA02
4M112AA02
4M112BA07
4M112CA11
4M112DA02
4M112DA06
4M112EA04
4M112EA06
4M112FA20
(57)【要約】
【課題】バンプストッパを有するＭＥＭＳデバイスを、プロセスコストを抑制しながら精度よく形成する。
【解決手段】
ＭＥＭＳデバイス１は、第１主面１１と第１主面１１とは反対側の第２主面１２とを有するデバイスウエハ２と、デバイスウエハ２に対して第１主面１１側から対向するキャップウエハ３と、デバイスウエハ２とキャップウエハ３とを接合する接合層４とを備えている。デバイスウエハ２は、第１主面１１から第２主面１２に向かうＺ方向に窪んだキャビティ１３を有するデバイス基板１０と、キャビティ１３内に位置しており固定電極２３と固定電極２３に対向する可動電極２７とを含むセンサ部２０と、可動電極２７の第１主面１１側の表面上に配置されておりＺ方向における可動電極２７のキャップウエハ３に近接する側への変位を規制するバンプストッパ１００とを有する。
【選択図】図３
【解決手段】
ＭＥＭＳデバイス１は、第１主面１１と第１主面１１とは反対側の第２主面１２とを有するデバイスウエハ２と、デバイスウエハ２に対して第１主面１１側から対向するキャップウエハ３と、デバイスウエハ２とキャップウエハ３とを接合する接合層４とを備えている。デバイスウエハ２は、第１主面１１から第２主面１２に向かうＺ方向に窪んだキャビティ１３を有するデバイス基板１０と、キャビティ１３内に位置しており固定電極２３と固定電極２３に対向する可動電極２７とを含むセンサ部２０と、可動電極２７の第１主面１１側の表面上に配置されておりＺ方向における可動電極２７のキャップウエハ３に近接する側への変位を規制するバンプストッパ１００とを有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１主面と前記第１主面とは反対側の第２主面とを有する、デバイスウエハと、
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイス。
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイス。
【請求項2】
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパの両縁部は前記可動電極の両縁部に一致している、
請求項１に記載のＭＥＭＳデバイス。
請求項１に記載のＭＥＭＳデバイス。
【請求項3】
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパは、前記可動電極よりも幅が狭い、
請求項１に記載のＭＥＭＳデバイス。
請求項１に記載のＭＥＭＳデバイス。
【請求項4】
前記バンプストッパは、表面粗さが前記デバイス基板の第１主面よりも粗い、
請求項１に記載のＭＥＭＳデバイス。
請求項１に記載のＭＥＭＳデバイス。
【請求項5】
前記バンプストッパは、導電性を有する無機材料製である、
請求項１に記載のＭＥＭＳデバイス。
請求項１に記載のＭＥＭＳデバイス。
【請求項6】
前記キャップウエハは、前記第１方向において前記可動電極が前記キャップウエハに近接する側に変位した際に前記バンプストッパが接触する部分に、パッシベーション層を有する、
請求項５に記載のＭＥＭＳデバイス。
請求項５に記載のＭＥＭＳデバイス。
【請求項7】
前記デバイスウエハは、前記センサ部に電気的に接続されており、前記センサ部の前記第１主面側に配置されたデバイス配線をさらに有しており、
前記バンプストッパは、前記デバイス配線と同一レイヤに位置しており同一材料である、
請求項１に記載のＭＥＭＳデバイス。
前記バンプストッパは、前記デバイス配線と同一レイヤに位置しており同一材料である、
請求項１に記載のＭＥＭＳデバイス。
【請求項8】
前記キャップウエハは、キャップ配線を有し、
前記デバイス配線は、前記接合層に直接に接合されており、前記接合層を介して前記キャップ配線に電気的に導通している、
請求項７に記載のＭＥＭＳデバイス。
前記デバイス配線は、前記接合層に直接に接合されており、前記接合層を介して前記キャップ配線に電気的に導通している、
請求項７に記載のＭＥＭＳデバイス。
【請求項9】
前記キャップウエハは、前記キャップ配線に電気的に導通しており、外部配線が接続される、電極パッドを有している、
請求項８に記載のＭＥＭＳデバイス。
請求項８に記載のＭＥＭＳデバイス。
【請求項10】
前記接合層は、アルミニウムゲルマニウム合金製である、
請求項９に記載のＭＥＭＳデバイス。
請求項９に記載のＭＥＭＳデバイス。
【請求項11】
前記デバイス配線は、前記接合層に対して、濡れ性を有すると共に共晶の拡散が生じない、材料製である、
請求項１０に記載のＭＥＭＳデバイス。
請求項１０に記載のＭＥＭＳデバイス。
【請求項12】
前記バンプストッパは、ポリシリコン、ポリサイド合金、窒化チタン合金、チタンタングステン合金からなる群から選択される、導電性を有する材料製である、
請求項５又は１１に記載のＭＥＭＳデバイス。
請求項５又は１１に記載のＭＥＭＳデバイス。
【請求項13】
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
【請求項14】
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
【請求項15】
前記バンプストッパと同一レイヤに、前記センサ部に電気的に接続されたデバイス配線を形成する、
請求項１３又は１４に記載のＭＥＭＳデバイスの製造方法。
請求項１３又は１４に記載のＭＥＭＳデバイスの製造方法。
【請求項16】
前記デバイス基板及び前記センサ部を有するデバイスウエハを、接合層を介してキャップウエハに接合し、
前記デバイス配線を前記接合層に直接に接合する、
請求項１５に記載のＭＥＭＳデバイスの製造方法。
前記デバイス配線を前記接合層に直接に接合する、
請求項１５に記載のＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法に関する。
【背景技術】
【0002】
半導体微細加工技術を用いて製造されるＭＥＭＳ（Micro Electro Mechanical System）センサが知られている。ＭＥＭＳセンサとして、特許文献１には加速度センサが開示されている。特許文献１の加速度センサは、固定電極と可動電極とを有するセンサ部を備え、作用する加速度に応じた可動電極の変位に応じたセンサ部における静電容量の変化を検出することによって加速度を検出する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－２１７４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
加速度センサは、可動電極の過度の変位を規制するためのバンプストッパを有することがある。例えば、バンプストッパは接触を考慮した硬い無機質の材料製であることが好ましく、配線層は導電性金属製であることが好ましい。デバイスウエハに両者を形成しようとすれば、配線層とバンプストッパ層とを異なる材料及びレイヤで形成することになるので、デバイスウエハの形成プロセスが複雑化してしまい、センサ部を高精度に形成することが難しくなる。このため、加速度センサでは、バンプストッパは、デバイスウエハでなくキャップウエハ側に形成されていた。
【0005】
また、バンプストッパをキャップウエハに形成する場合、デバイスウエハとキャップウエハとの接合のズレに起因して、可動電極に対するバンプストッパの位置ズレも問題となりやすい。さらに、キャップウエハにＡＳＩＣ（Application Specific Integrated Circuit）等を構成する多層配線を形成する場合、キャップウエハのうち固定電極が接触し得る部分において、帯電を抑制するべく多層配線及びこれに付随するパッシベーション層を除去してシリコン基板を表出させることを要し、キャップウエハの形成プロセスが複雑化する。
【0006】
本発明は、バンプストッパを有するＭＥＭＳデバイスを、プロセスコストを抑制しながら精度よく形成できる、ＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法を提供することを課題とする。
【課題を解決するための手段】
【0007】
本開示の一態様は、
第１主面と前記第１主面とは反対側の第２主面とを有する、デバイスウエハと、
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイスを提供する。
第１主面と前記第１主面とは反対側の第２主面とを有する、デバイスウエハと、
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイスを提供する。
【0008】
本開示の他の態様は、
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法を提供する。
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法を提供する。
【0009】
本開示の更なる他の態様は、
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法を提供する。
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法を提供する。
【発明の効果】
【0010】
本発明によれば、バンプストッパは可動電極の表面に直接に設けられているので、バンプストッパをキャップウエハ側に設ける場合のようにデバイスウエハとキャップウエハとの位置ズレがなく、バンプストッパの可動電極に対する位置ズレが防止される。
さらに、キャップウエハにバンプストッパを設ける必要がないので、キャップウエハが単純化される。例えば、キャップウエハ側にＡＳＩＣ等を構成する多層配線を形成するときに、バンプストッパを形成するべく多層配線層及びこれに付随して存在し得るパッシベーション層を除去して、シリコン基板を表出させる必要がなく、キャップウエハの形成プロセスが単純化されると共にプロセスコストを低減できる。
さらに、キャップウエハにバンプストッパを設ける必要がないので、キャップウエハが単純化される。例えば、キャップウエハ側にＡＳＩＣ等を構成する多層配線を形成するときに、バンプストッパを形成するべく多層配線層及びこれに付随して存在し得るパッシベーション層を除去して、シリコン基板を表出させる必要がなく、キャップウエハの形成プロセスが単純化されると共にプロセスコストを低減できる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、本開示の一実施形態に係るＭＥＭＳデバイスを添付図面に従って説明する。なお、以下の説明は、本質的に例示に過ぎず、本開示、その適用物、あるいは、その用途を制限することを意図するものではない。また、図面は模式的なものであり、各寸法の比率等は現実のものとは相違している。
【0013】
図１は本開示の一実施形態に係るＭＥＭＳデバイス１を示す平面図である。ＭＥＭＳデバイス１は半導体微細加工技術を用いて製造されるＭＥＭＳセンサである。図２は、図１のII－II線に沿ったＭＥＭＳデバイス１の可動電極２７における断面図である。図３は、図１のIII－III線に沿ったＭＥＭＳデバイス１の固定電極２３における断面図である。
【0014】
以下の説明では、便宜上、図１に示す平面視においてＭＥＭＳデバイス１の各辺に沿った方向のうち左右方向をＸ方向、上下方向をＹ方向と称し、図２及び図３に示す断面視においてＭＥＭＳデバイス１の厚み方向（上下方向）をＺ方向とそれぞれ称する。特に、図１における、右側をＸ１側、左側をＸ２側、上側をＹ１側、下型をＹ２側とそれぞれ称する。図２及び図３における、上側をＺ１側、下側をＺ２側と称する。
【0015】
［ＭＥＭＳデバイスの全体構成］
図１～図３に示されるように、ＭＥＭＳデバイス１は、Ｚ１側に位置しておりセンサ部２０を有するデバイスウエハ２と、デバイスウエハ２に対してＺ２側に位置するキャップウエハ３と、デバイスウエハ２とキャップウエハ３とを接合する接合層４とを有している。
図１～図３に示されるように、ＭＥＭＳデバイス１は、Ｚ１側に位置しておりセンサ部２０を有するデバイスウエハ２と、デバイスウエハ２に対してＺ２側に位置するキャップウエハ３と、デバイスウエハ２とキャップウエハ３とを接合する接合層４とを有している。
【0016】
［デバイスウエハ］
図４はデバイスウエハ２をＺ２側から見た底面図である。図２～図４に示されるように、デバイスウエハ２は、Ｚ２側に位置しておりＸ方向及びＹ方向に平行に延びる第１主面１１と、第１主面１１とは反対側すなわちＺ１側に位置しておりＸ方向及びＹ方向に平行に延びる第２主面１２とを有しており、第１主面１１からＺ１側に窪んだキャビティ１３を有するデバイス基板１０と、キャビティ１３に位置するセンサ部２０と、センサ部２０に電気的に接続されるデバイス配線３０と、を有している。
図４はデバイスウエハ２をＺ２側から見た底面図である。図２～図４に示されるように、デバイスウエハ２は、Ｚ２側に位置しておりＸ方向及びＹ方向に平行に延びる第１主面１１と、第１主面１１とは反対側すなわちＺ１側に位置しておりＸ方向及びＹ方向に平行に延びる第２主面１２とを有しており、第１主面１１からＺ１側に窪んだキャビティ１３を有するデバイス基板１０と、キャビティ１３に位置するセンサ部２０と、センサ部２０に電気的に接続されるデバイス配線３０と、を有している。
【0017】
デバイス基板１０は、ｐ型不純物又はｎ型不純物が高濃度にドーピングされたシリコン製であり、導電性を有する。
【0018】
キャビティ１３を画定する周壁部には、矩形状の底壁１４と、底壁１４のＸ１側縁からＺ２側に延びる第１縦壁１５と、底壁１４のＹ２側縁からＺ２側に延びる第２縦壁１６と、底壁１４のＸ２側縁からＺ２側に延びる第３縦壁１７と、底壁１４のＹ１側縁からＺ２側に延びる第４縦壁１８とが含まれている。
【0019】
センサ部２０は、底壁１４に固定されたアンカー２１と、アンカー２１に接続された固定電極２３と、アンカー２１に接続されたスプリング２５と、スプリング２５に支持されたマス２６と、マス２６に接続された可動電極２７とを有している。
【0020】
図６は図１のVI－VI線に沿ったアンカー２１のＹ－Ｚ平面に沿った断面図である。図６を合わせて参照して、アンカー２１は、底壁１４からＺ２側に延びており、各縦壁１５～１８のいずれとも離間している。アンカー２１は、Ｚ１側に位置しており底壁１４に固定される基端部２１ａと、基端部２１ａのＺ２側に位置する本体部２１ｂとを含んでいる。本実施形態では基端部２１ａは本体部２１ｂよりもＹ方向に小さい。すなわち、アンカー２１はより本体部２１ｂに比して小さい基端部２１ａにおいて底壁１４に固定されているので、アンカー２１へのパッケージ応力の伝達が抑制されている。
【0021】
固定電極２３は、本実施形態ではアンカー２１のＸ２側においてＹ方向に並ぶように一対に設けられており、それぞれＸ方向に延びる第１固定電極２３ａと第２固定電極２３ｂとを含んでいる。一対の固定電極２３はそれぞれ、アンカー２１に対して、第１アイソレーションジョイント（以下ＩＪと称する）２２を介して機械的に接続されると共に電気的に絶縁されている。
【0022】
スプリング２５は、本実施形態では基端部２５ａがアンカー２１のＹ１側及びＹ２側の両側に接続されるように一対に設けられており、それぞれＹ方向に伸縮自在となるように、例えばＸ方向に複数回屈曲しつつＹ方向に延びている。一対のスプリング２５はそれぞれ、アンカー２１に対して、第２ＩＪ２４を介して機械的に接続されると共に電気的に絶縁されている。
【0023】
マス２６は、一対のスプリング２５の先端部２５ｂの間に支持されており、慣性力が生じた際にスプリング２５による弾性力に抗してＹ方向に移動可能である。
【0024】
可動電極２７は、マス２６に接続されており、一対の固定電極２３のＹ方向における中間且つＺ方向における同じ高さ位置において、Ｘ方向に延びている。以下の説明では、アンカー２１に対して第２ＩＪ２４を介して機械的に接続されつつ電気的に絶縁された、スプリング２５、マス２６及び可動電極２７を纏めて可動電極２７と称することがある。
【0025】
アンカー２１、第１ＩＪ２２、固定電極２３、スプリング２５、マス２６及び可動電極２７はいずれも、デバイス基板１０から形成されており導電性を有している。また、第１ＩＪ２２、固定電極２３、スプリング２５、マス２６及び可動電極２７はいずれも、底壁１４からリリースされてＺ２側に離間している。
【0026】
センサ部２０は、一対の固定電極２３と可動電極２７とによってコンデンサＣが構成されている。具体的には、第１固定電極２３ａと可動電極２７とによって第１コンデンサＣ１が構成されており、第２固定電極２３ｂと可動電極２７とによって第２コンデンサＣ２が構成されている。
【0027】
本開示に係るセンサ部２０は、Ｙ方向に加速度が生じた場合に可動電極２７がＹ方向に変位することによって、第１コンデンサＣ１及び第２コンデンサＣ２の一方の静電容量が増大し他方の静電容量が減少し、この静電容量の変化を後述する電極パッド５７を介して検出することによって、Ｙ方向の加速度を検出する加速度センサとして構成されている。このほか、センサ部２０を、Ｘ方向の加速度又はＺ方向の加速度等、慣性力に依存した電気信号を検出するように構成してもよい。すなわち、本開示に係るセンサ部２０は、複数の電極が、互いに電気的に絶縁されつつ、単一のアンカーに機械的に支持されるものであればよい。
【0028】
デバイス基板１０の第１主面１１には、Ｚ２側からデバイス絶縁層２８が積層されている。デバイス絶縁層２８は酸化シリコン製である。デバイス絶縁層２８は、センサ部２０のうち、アンカー２１と、固定電極２３のうち少なくとも第１ＩＪ２２の近位側に位置する領域と、スプリング２５、マス２６および可動電極２７にわたる領域のうち少なくとも第２ＩＪ２４の近位側に位置する領域とにも積層されている。
【0029】
本実施形態では、固定電極２３上においては、デバイス絶縁層２８は、アンカー２１から第１ＩＪ２２をＸ２側に超えた位置で後述する固定電極コンタクト３２が配置される領域を有しつつ即終端している。同様に、可動電極２７上、本実施形態では一対のスプリング２５上において、デバイス絶縁層２８は、アンカー２１から第２ＩＪ２４をＹ方向に超えた位置で後述する可動電極コンタクト３５が配置される領域を残しつつ即終端している。
【0030】
デバイス配線３０は、固定電極２３に接続される固定電極配線３１と、可動電極２７に接続される可動電極配線３４とを有しており、それぞれデバイス絶縁層２８のＺ２側に積層されている。
【0031】
デバイス配線３０は、接合層４に対して、濡れ性を有すると共に接合層４における共晶の拡散が生じない材料製である。本実施形態では、接合層４は、後述するようにアルミニウムゲルマニウム共晶材（以下ＡｌＧｅ共晶材と称する）９０により構成されるので、デバイス配線３０はＡｌＧｅ共晶材９０に対して濡れ性を有すると共にＡｌＧｅ共晶材９０の共晶反応の拡散が生じない材料として、導電性を有するポリシリコンが採用されている。
【0032】
デバイス配線３０を、導電性を有するポリシリコンで構成する他、ポリサイド合金、窒化チタン合金、チタンタングステン合金からなる群から選択される、導電性を有する材料で構成してもよい。これらの材料も、ＡｌＧｅ共晶材９０に対して濡れ性を有すると共にＡｌＧｅ共晶材の拡散が生じない。
【0033】
固定電極配線３１は、Ｚ２側から見て、デバイス絶縁層２８をＺ方向に貫通して固定電極２３に電気的に導通する固定電極コンタクト３２と、アンカー２１上に位置する固定電極接合部３３と、固定電極コンタクト３２から第１ＩＪ２２をＸ１側に横断して固定電極接合部３３まで延びる配線部３１ａとを有している。固定電極接合部３３は、固定電極配線３１の一部を構成しつつキャップウエハ３に対する接合部も兼ねている。
【0034】
可動電極配線３４は、Ｚ２側から見て、デバイス絶縁層２８をＺ方向に貫通して可動電極２７（本実施形態ではＹ２側に位置するスプリング２５の基端部２５ａ）に電気的に導通する可動電極コンタクト３５と、アンカー２１上に位置する可動電極接合部３６と、可動電極コンタクト３５から第２ＩＪ２４をＹ１側に横断して可動電極接合部３６まで延びる配線部３４ａとを有している。可動電極接合部３６は、可動電極配線３４の一部を構成しつつキャップウエハ３に対する接合部も兼ねている。
【0035】
本実施形態では、一対の固定電極２３と１つの可動電極２７とを有しているので、２つの固定電極配線３１と１つの可動電極配線３４とを有しており、したがって、アンカー２１のＺ２側には、２つの固定電極接合部３３と１つの可動電極接合部３６とが対応位置している。
【0036】
また、デバイス絶縁層２８のＺ２側には、Ｚ２側から見てキャビティ１３の外周に沿って延びるデバイス外周接合層４０がさらに積層されている。デバイス外周接合層４０は、デバイス絶縁層２８上に積層されており、つまりデバイス配線３０と同一レイヤに積層されており、デバイス配線３０と同一材料であり導電性を有する。デバイス外周接合層４０は、デバイス絶縁層２８をＺ方向に貫通してデバイス外周接合層４０とデバイス基板１０とを電気的に導通させるデバイス外周層コンタクト４１をさらに有している。
【0037】
図４に示されるように、デバイスウエハ２は、可動電極２７のＺ２側への過度の変位を規制するバンプストッパ１００をさらに有している。バンプストッパ１００は、可動電極２７のＺ２側の表面に形成されている。本実施形態では、バンプストッパ１００は、可動電極２７のＺ２側の表面のうち、マス２６に対して片持ちで支持されたＸ１側先端部側に位置している。
【0038】
本実施形態では、バンプストッパ１００は、Ｚ２側から見て矩形状である。可動電極２７をＺ２側から見たときの可動電極２７の短手方向であるＹ方向において、バンプストッパ１００は可動電極よりも幅が狭い。換言すれば、バンプストッパ１００は、Ｙ方向両縁部１００ａが可動電極２７のＹ方向両縁部２７ａに対して可動電極２７のＹ方向中央側に位置している。
【0039】
図３に示されるように、バンプストッパ１００は、Ｚ１側に位置するストッパ絶縁層１０１と、Ｚ２側に位置するストッパ本体１０２と、ストッパ絶縁層１０１をＺ方向に貫通してストッパ本体１０２と可動電極２７とを接続するストッパコンタクト１０３とを有している。
【0040】
ストッパ絶縁層１０１は、デバイス絶縁層２８に対して、同一レイヤに位置すると共に同一材料製（すなわち本実施形態では酸化シリコン製）であって、後述するように同一の積層プロセスによりデバイス絶縁層２８と同時に形成される。
【0041】
ストッパ本体１０２及びストッパコンタクト１０３は、導電性を有する無機材料製である。本実施形態では、ストッパ本体１０２及びストッパコンタクト１０３は、デバイス配線３０に対して、同一レイヤに位置すると共に同一材料製（すなわち本実施形態ではポリシリコン製）であって、後述するように同一の積層プロセスによりデバイス配線３０と同時に形成される。
【0042】
ストッパ本体１０２は、Ｚ２側に位置する表面１０２ａの表面粗さがデバイス基板１０の第１主面１１の表面粗さよりも粗い。ストッパ本体１０２の表面１０２ａの表面粗さは、本実施形態では例えばＲａ（算術平均粗さ）で１０～２０ｎｍである。ストッパ本体１０２の表面を粗くするには、例えば、ストッパ絶縁層１０１上にポリシリコンをＣＶＤ（Chemical Vapor Deposition）により積層した後、その表面を研磨しないことによって実現できる。
【0043】
バンプストッパ１００の作用を説明すると、可動電極２７がＺ２側すなわちキャップウエハ３側に過度に変位したとき、バンプストッパ１００がキャップウエハ３と接触し、可動電極２７がキャップウエハ３に直接に接触することが防止される。しかも、バンプストッパ１００は、導電性を有するため、キャップウエハ３が帯電していたとしても、キャップウエハ３に帯電する電荷がストッパコンタクト１０３を介して可動電極２７側に逃がすことができるので、バンプストッパ１００に電荷が溜まることが防止される。この結果、バンプストッパ１００とキャップウエハ３側との間で静電引力が生じない。
【0044】
さらに、バンプストッパ１００は、Ｚ２側の表面粗さがデバイス基板１０よりも粗いので、キャップウエハ３との接触面積が低減される。すなわち、バンプストッパ１００によれば、キャップウエハ３との間で静電引力が生じず且つ密着が防止されるので、バンプストッパ１００のキャップウエハ３に対する固着を抑制しやすい。
【0045】
［キャップウエハ］
次に、図２及び図５を主に参照しながらキャップウエハ３について説明する。図５はキャップウエハ３をＺ１側から見た平面図である。まず、図２を参照して、キャップウエハ３は、キャップ基板５０と、キャップ基板５０のＺ１側に積層された第１キャップ絶縁層５３と、第１キャップ絶縁層５３のＺ１側に積層されたキャップ配線６０と、第１キャップ絶縁層５３に対して間にキャップ配線６０をＺ方向に介在させつつＺ１側に積層された第２キャップ絶縁層５４と、第２キャップ絶縁層５４のＺ１側に積層された接合電極５５とを有している。
次に、図２及び図５を主に参照しながらキャップウエハ３について説明する。図５はキャップウエハ３をＺ１側から見た平面図である。まず、図２を参照して、キャップウエハ３は、キャップ基板５０と、キャップ基板５０のＺ１側に積層された第１キャップ絶縁層５３と、第１キャップ絶縁層５３のＺ１側に積層されたキャップ配線６０と、第１キャップ絶縁層５３に対して間にキャップ配線６０をＺ方向に介在させつつＺ１側に積層された第２キャップ絶縁層５４と、第２キャップ絶縁層５４のＺ１側に積層された接合電極５５とを有している。
【0046】
キャップ基板５０は、Ｚ１側に位置しておりＸ方向及びＹ方向に平行に延びる第１主面５１と、第１主面５１とは反対側すなわちＺ２側に位置しておりＸ方向及びＹ方向に平行に延びる第２主面５２とを有している。キャップ基板５０は、ｐ型不純又はｎ型不純物が高濃度にドーピングされたシリコン製であり、導電性を有する。
【0047】
図１に示される平面視において、キャップ基板５０は、デバイス基板１０よりも大きい。本実施形態では、キャップ基板５０はデバイス基板１０よりもＸ１側に大きい。キャップウエハ３は、デバイス基板１０に覆われていない部分に、ＭＥＭＳデバイス１の外部のデバイス（例えばＡＳＩＣ）との間で電気信号が入出力される複数の電極パッド５７が設けられている。
【0048】
第１キャップ絶縁層５３は、キャップ基板５０のＺ１側の全面に積層されている。第１キャップ絶縁層５３は、酸化シリコン製であり絶縁体である。
【0049】
図５に示されるように、キャップ配線６０は、デバイスウエハ２の２つの固定電極接合部３３及び１つの可動電極接合部３６それぞれに対してＺ方向に対応位置する一端部からキャビティ１３の外側に延びて第１～第３電極パッド５７Ａ～５７Ｃに接続される、第１～第３キャップ配線６１～６３を有する。さらに、キャップ配線６０は、後述するキャップ外周接合層７０に対してＺ方向に対応位置する一端部から対応する第４電極パッド５７Ｄに接続される第４キャップ配線６４を有する。さらにまた、第３電極パッド５７Ｃと第４電極パッド５７Ｄとを接続する第５キャップ配線６５を有する。
【0050】
第１～第３キャップ配線６１～６３は、第２キャップ絶縁層５４をＺ方向に貫通する接合電極コンタクト５６を介して対応する接合電極５５に電気的に導通している。第４キャップ配線６４は、第１キャップ絶縁層５３をＺ方向に貫通するキャップ配線コンタクト５８を介してキャップ基板５０に電気的に導通しており、第２キャップ絶縁層５４をＺ方向に貫通するキャップ外周層コンタクト７１を介してキャップ外周接合層７０に電気的に導通している。
【0051】
各キャップ配線６０及び各電極パッド５７は、第１キャップ絶縁層５３上に積層されており、つまり同一レイヤに積層されており同一材料である。本実施形態では、キャップ配線６０及び電極パッド５７は、第１キャップ絶縁層５３上に積層されたＴｉＮ（窒化チタン）層と、このＺ１側に積層されたＡｌＣｕ（アルミニウム銅合金）層と、このＺ１側にさらに積層されたＴｉＮ層とを有する３層構造であり、導電性を有する。接合電極コンタクト５６及びキャップ配線コンタクト５８は、タングステンがＴｉＮで囲まれて構成されており導電性を有する。
【0052】
第２キャップ絶縁層５４は、第１キャップ絶縁層５３のＺ１側に積層されており、第１キャップ絶縁層５３との間にキャップ配線６０が介在している。第２キャップ絶縁層５４は、酸化シリコン製であり絶縁体である。第２キャップ絶縁層５４は、複数の電極パッド５７に対応位置する部分には積層されていない。これによって、複数の電極パッド５７がキャップウエハ３においてＺ１側から表出している。本実施形態では、第２キャップ絶縁層５４は、センサ部２０に対してＺ２側から対向する領域においても除去されておらず、可動電極２７がＺ２側に過度に変位したときにバンプストッパ１００によって接触され得る。
【0053】
接合電極５５は、第２キャップ絶縁層５４のＺ１側において、デバイスウエハ２の固定電極接合部３３及び可動電極接合部３６に対してＺ２側から対向する位置に設けられている。すなわち、本実施形態では、接合電極５５は、２つの固定電極接合部３３に対向する位置と、１つの可動電極接合部３６とに対向する位置とに、合計３つ設けられている。各接合電極５５は、第２キャップ絶縁層５４をＺ方向に貫通する接合電極コンタクト５６を介してそれぞれ対応するキャップ配線６０に電気的に導通している。
【0054】
接合電極５５は、ＴｉＮ製であり導電性を有する。接合電極５５は、後述する接合層４におけるアルミニウムとゲルマニウムの共晶反応におけるＺ２側への共晶反応の拡散を防止するバリア層として作用する。
【0055】
また、第２キャップ絶縁層５４のＺ１側には、デバイス外周接合層４０に対してＺ方向に対応位置する場所に、キャップ外周接合層７０がさらに積層されている。キャップ外周接合層７０は、第２キャップ絶縁層５４上に積層されており、つまり接合電極５５と同一レイヤに積層されており、接合電極５５と同一材料であり導電性を有する。
【0056】
［接合層］
次に、図１及び図２を主に参照しながら接合層４について説明する。図１及び図２に示されるように、接合層４は、デバイス外周接合層４０及びキャップ外周接合層７０に沿って延びており両者をＺ方向に接合する外周接合層５と、２つの固定電極接合部３３及び１つの可動電極接合部３６と３つの接合電極５５との間に位置しており両者をそれぞれＺ方向に接合する内周接合層６とを有している。
次に、図１及び図２を主に参照しながら接合層４について説明する。図１及び図２に示されるように、接合層４は、デバイス外周接合層４０及びキャップ外周接合層７０に沿って延びており両者をＺ方向に接合する外周接合層５と、２つの固定電極接合部３３及び１つの可動電極接合部３６と３つの接合電極５５との間に位置しており両者をそれぞれＺ方向に接合する内周接合層６とを有している。
【0057】
接合層４は、アルミニウムとゲルマニウムとを共晶反応させることによって生じる、アルミニウムゲルマニウム共晶材である。外周接合層５によって、センサ部２０がデバイスウエハ２とキャップウエハ３との間に外部から遮断された空間に密閉される。内周接合層６によって、デバイスウエハ２のデバイス配線３０を、キャップウエハ３のキャップ配線６０に電気的に導通させることができる。すなわち、接合層４によって、デバイスウエハ２とキャップウエハ３とをＺ方向に接合しつつ、各デバイス配線３０とキャップ配線６０とを電気的に導通させることができる。
【0058】
【0059】
（キャップウエハの形成工程）
まず、図７～図１２を参照して、キャップウエハ３の形成工程を説明する。図７に示されるように、ｐ型不純物又はｎ型不純物が高濃度にドーピングされた導電性シリコン基板であるキャップ基板５０を用意する。キャップ基板５０の第１主面５１を熱酸化することによって、第１主面５１上に酸化シリコンである第１キャップ絶縁層５３が形成される。
まず、図７～図１２を参照して、キャップウエハ３の形成工程を説明する。図７に示されるように、ｐ型不純物又はｎ型不純物が高濃度にドーピングされた導電性シリコン基板であるキャップ基板５０を用意する。キャップ基板５０の第１主面５１を熱酸化することによって、第１主面５１上に酸化シリコンである第１キャップ絶縁層５３が形成される。
【0060】
次いで、図８に示されるように、周知のパターニング技術を利用して、第１キャップ絶縁層５３がエッチングにより部分的に除去されてキャップ配線コンタクト５８に対応する部分が開口したビア８１が形成される。
【0061】
次に、図９に示されるように、ビア８１にキャップ配線コンタクト５８が形成される。具体的には、図９の左側の拡大図を参照して、まずビア８１における内壁面及び底壁面に沿ってＴｉＮ層５８ｐが凹状に積層され、ＴｉＮ層５８ｐの凹みにタングステン５８ｑが積層され、その後例えばＣＭＰによって表面が平坦化されることによってビア８１にキャップ配線コンタクト５８が形成される。
【0062】
次に、周知のパターニング技術を利用して、第１キャップ絶縁層５３上に、キャップ配線６０と電極パッド５７とが積層される。具体的には、まず、ＴｉＮ層６０ｐ，５７ｐが積層され、次いでＡｌＣｕ層６０ｑ，５７ｑが積層され、さらにＴｉＮ層６０ｒ，５７ｒが積層される。すなわち、キャップ配線６０及び電極パッド５７は、ＴｉＮ／ＡｌＣｕ／ＴｉＮから構成される三層の積層構造を有する。
【0063】
次に、図１０に示されるように、第１キャップ絶縁層５３、キャップ配線６０及び電極パッド５７のＺ１側に第２キャップ絶縁層５４が積層される。第２キャップ絶縁層５４は例えばＴＥＯＳ（Tetra Ethoxy Silane）を原料に用いたＣＶＤ（Chemical Vapor Deposition）によって形成される。第２キャップ絶縁層５４は、キャップ配線６０のパッシベーション層を構成する。第２キャップ絶縁層５４は、積層された後、例えばＣＭＰによって平坦化される。
【0064】
次に、図１１に示されるように、周知のパターニング技術を利用して、第２キャップ絶縁層５４がエッチングされてキャップ外周層コンタクト７１及び接合電極コンタクト５６に対応する部分が開口したビア８２，８３が形成される。
【0065】
次に、ビア８２，８３にキャップ外周層コンタクト７１及び接合電極コンタクト５６が形成される。具体的には、キャップ外周層コンタクト７１及び接合電極コンタクト５６は、上述したキャップ配線コンタクト５８と同様に形成されて、ビア８２，８３の内壁面に沿った凹状のＴｉＮ層７１ｐ，５６ｐと、ＴｉＮ層７１ｐ，５６ｐの凹みに形成されたタングステン７１ｑ，５６ｑとを有する。
【0066】
次に、周知のパターニング技術を利用して、第２キャップ絶縁層５４上に、接合電極５５及びキャップ外周接合層７０が積層される。具体的には、まず、ＴｉＮ層５５ｐ，７０ｐが積層され、次いでＡｌＣｕ層５５ｑ，７０ｑが積層される。さらに、ＡｌＣｕ層５５ｑ、７０ｑのＺ１側にゲルマニウム層５５ｒ，７０ｒが積層される。ゲルマニウム層５５ｒ，７０ｒは、ＡｌＣｕ層５５ｑ，７０ｑと共晶反応することによってアルミニウムゲルマニウム共晶材となって接合層４を構成する。
【0067】
次に、図１２に示されるように、第２キャップ絶縁層５４のうち、電極パッド５７を覆う領域がエッチングにより除去されて電極パッド５７が表出する。このとき、第１キャップ絶縁層５３及び第２キャップ絶縁層５４は、センサ部２０がＺ方向に対向する領域は除去されず残っている。これによって、キャップウエハ３が完成する。
【0068】
（デバイスウエハの形成工程）
次に、図１３～図２０を参照して、デバイスウエハ２の形成工程を説明する。図１３に示されるように、ｐ型不純物又はｎ型不純物が高濃度にドーピングされた導電性シリコン基板であるデバイス基板１０を用意する。
次に、図１３～図２０を参照して、デバイスウエハ２の形成工程を説明する。図１３に示されるように、ｐ型不純物又はｎ型不純物が高濃度にドーピングされた導電性シリコン基板であるデバイス基板１０を用意する。
【0069】
次いで、図示は省略するが、デバイス基板１０の第１主面１１を熱酸化すると共に該熱酸化して得られる熱酸化膜をパターニングすることによって第１ＩＪ２２及び第２ＩＪ２４に対応する位置が開口したマスクを形成し、該マスクを利用して、デバイス基板１０を異方性エッチングによりＺ１側に深堀りして、トレンチ８４を形成する。トレンチ８４の形成後、マスクは除去される。
【0070】
次に、図１４に示されるように、デバイス基板１０をＺ２側から熱酸化することによって、トレンチ８４の内壁面が熱酸化してなる酸化シリコンから構成される第１ＩＪ２２及び第２ＩＪ２４が形成されると共に、デバイス基板１０の第１主面１１が熱酸化してなる酸化シリコンから構成されるデバイス絶縁層２８が形成される。
【0071】
次に、図１５Ａ～図１５Ｃに示されるように、周知のパターニング技術を利用して、デバイス絶縁層２８がエッチングにより部分的に除去されて固定電極コンタクト３２、デバイス外周層コンタクト４１及びストッパコンタクト１０３に対応する部分が開口したビア８５，８６，１０４が形成される。図示は省略するが、デバイス絶縁層２８のうち可動電極コンタクト３５に対応した部分にもビアが形成される。
【0072】
次に、図１６Ａ～図１６Ｃに示されるように、周知のパターニング技術を利用して、デバイス絶縁層２８のＺ２側にデバイス配線３０、デバイス外周接合層４０及びストッパ本体１０２が積層される。このとき、固定電極コンタクト３２、可動電極コンタクト３５、デバイス外周層コンタクト４１及びストッパコンタクト１０３も形成される。デバイス配線３０、デバイス外周接合層４０、ストッパ本体１０２及び各コンタクト３２，３５，４１，１０３は、ｐ型不純物又はｎ型不純物が高濃度にドーピングされたポリシリコンであって、例えば低圧ＣＶＤによって同時にすなわち同一レイヤに積層される。
【0073】
【0074】
次に、図１８Ａ～図１８Ｃに示されるように、パッシベーション層１０５及びデバイス絶縁層２８をエッチングにより部分的に除去して、デバイス基板１０のうちセンサ部２０となる部分及びデバイス外周接合層４０に対応する部分を覆う一方で、キャビティ１３となる部分が開口するハードマスク１０６を形成する。すなわち、デバイス基板１０は、ハードマスク１０６によって覆われていない領域において表出している。
【0075】
次に、図１９Ａ～図１９Ｃに示されるように、ハードマスク１０６を使用して異方性エッチングによってデバイス基板１０をＺ１側に掘り込むことによって、センサ部２０及びキャビティ１３の形状に沿ったトレンチが形成される。
【0076】
次に、該トレンチの内壁面に酸化膜を堆積する。次に、トレンチの底壁面の酸化膜をエッチングにより除去する。次に、トレンチの底部を等方性エッチングによって除去することによって、キャビティ１３を形成しつつ、キャビティ１３の内側にアンカー２１によって支持されてアンカー２１を除く部分がキャビティ１３の底壁１４からＺ２側にリリースされて離間されたセンサ部２０が形成される。
【0077】
最後に、図２０Ａ～図２０Ｃに示されるように、ＨＦベイパーエッチングによってトレンチの側壁における酸化シリコンが除去されると共に、ハードマスク１０６も除去される。これによって、デバイスウエハ２が完成する。なお、熱酸化により形成されたデバイス絶縁膜２８は、ＣＶＤにより形成されたハードマスク１０６に比してエッチングレートが遅いため（例えば約３倍遅い）、ＨＦベイパーエッチング後も全て除去されずに残っている。
【0078】
なお、デバイスウエハ２は、センサ部２０よりもＸ１側であって、キャップウエハ３に形成される電極パッド５７よりもＸ２側において、Ｙ方向に延びておりＺ１側に窪んだトレンチ８７が形成されている。トレンチ８７は、センサ部２０の形成と同時に形成される。
【0079】
（デバイスウエハとキャップウエハとの接合工程）
次に、図２１～図２４を参照して、デバイスウエハ２とキャップウエハ３とを接合してＭＥＭＳデバイス１を製造する工程を説明する。図２１に示されるように、デバイスウエハ２を、１８０°反転させてキャップウエハ３に対してＺ方向に対向させる。このとき、デバイスウエハ２のをＸ方向及びＹ方向における位置を調整して、２つの固定電極接合部３３、１つの可動電極接合部３６及びデバイス外周接合層４０がキャップウエハ３の３つの接合電極５５及びキャップ外周接合層７０にそれぞれＺ方向に対向するように位置合わせする。
次に、図２１～図２４を参照して、デバイスウエハ２とキャップウエハ３とを接合してＭＥＭＳデバイス１を製造する工程を説明する。図２１に示されるように、デバイスウエハ２を、１８０°反転させてキャップウエハ３に対してＺ方向に対向させる。このとき、デバイスウエハ２のをＸ方向及びＹ方向における位置を調整して、２つの固定電極接合部３３、１つの可動電極接合部３６及びデバイス外周接合層４０がキャップウエハ３の３つの接合電極５５及びキャップ外周接合層７０にそれぞれＺ方向に対向するように位置合わせする。
【0080】
次に、図２２に示されるように、デバイスウエハ２とキャップウエハ３とを、２つの固定電極接合部３３、１つの可動電極接合部３６及びデバイス外周接合層４０がキャップウエハ３の３つの接合電極５５及びキャップ外周接合層７０とにおいて互いに当接させつつ高温加圧する。
【0081】
本実施形態では、接合層４をＡｌＣｕ層５５ｑ，７０ｑとゲルマニウム層５５ｒ，７０ｒとを共晶反応させてなるアルミニウムゲルマニウム共晶材９０（以下ＡｌＧｅ共晶材）によって構成するので、アルミニウムとゲルマニウムとの共晶点である４２３℃以上の温度（例えば４３０℃以上５００℃以下）の下、１ウエハあたり数ｋＮ（例えば１ｋＮ以上１００ｋＮ以下）の力で両ウエハを当接させた状態を維持する。
【0082】
このとき、共晶反応により生じたＡｌＧｅ共晶材９０は、デバイスウエハ２におけるポリシリコン製であるデバイス配線３０及びデバイス外周接合層４０に対して、３相共晶反応して接合されるが、該３相共晶反応によって共焦点が上昇する（例えば５００℃以上まで）のでＡｌＧｅ共晶材９０の共晶反応が止まりデバイス配線３０及びデバイス外周接合層４０側への拡散が防止される。
【0083】
一方、ＡｌＧｅ共晶材９０は、キャップウエハ３側においては、バリア層として作用するＴｉＮ層５５ｐ，７０ｐによって下層側への拡散が止まる。その後、温度を下降させて共晶反応を止めて、ＡｌＧｅ共晶材９０を硬化させることによってデバイスウエハ２とキャップウエハ３との接合が完成する。
【0084】
次に、図２３に示されるように、ダイシングブレード９１を、トレンチ８７に対応する位置に合わせた状態で、Ｚ２側へ下降させる。この結果、図２４に示されるように、デバイスウエハ２のうち、トレンチ８７よりＸ１側に位置する部分が切断により分離されて、キャップウエハ３の電極パッド５７がＺ１側に表出する。これによって、ＭＥＭＳデバイス１が完成する。
【0085】
【0086】
図３０Ａ～３０Ｃは、完成状態のデバイスウエハ１１０を示している。可動電極２７の周辺を示す図３０Ｂを参照して、デバイスウエハ１１０は、上記実施形態に係るデバイスウエハ２に対して、Ｚ２側から見たときの可動電極２７の短手方向であるＹ方向においてバンプストッパ１１１のＹ方向両縁部１１１ａが可動電極２７のＹ方向両縁部２７ａと一致している点と、バンプストッパ１１１のＸ１側先端部１１１ｂが可動電極２７のＸ１側先端部２７ｂに一致している点とにおいて、異なっている。
【0087】
以下、デバイスウエハ１１０の形成工程を説明する。デバイスウエハ２と同様に（図１３及び図１４を参照）、デバイス基板１０に第１ＩＪ２２及び第２ＩＪ２４を形成すると共に、第１主面１１上にデバイス絶縁層２８を形成する。
【0088】
次に、図２５Ａ～図２５Ｃに示されるように、周知のパターニング技術を利用して、デバイス絶縁層２８がエッチングにより部分的に除去されて、デバイス外周層コンタクト４１に対応するビア８６と、少なくとも可動電極２７（図２５Ｂに二点鎖線で示す）に対応する部分よりも大きな領域が開口した開口部１１２とが形成される。本実施形態では、開口部１１２は、可動電極２７に加えて、一対の固定電極２３（図２５Ｂに二点鎖線で示す）のうち固定電極コンタクト３２よりもＸ２側に位置する部分をも含む領域が開口するように形成されている。
【0089】
次に、図２６Ａ～図２６Ｃに示されるように、周知のパターニング技術を利用して、デバイス絶縁層２８のＺ２側にデバイス配線３０及びデバイス外周接合層４０が積層される。このとき、固定電極コンタクト３２、可動電極コンタクト３５、デバイス外周層コンタクト４１も形成される。固定電極コンタクト３２は開口部１１２の内側に位置する。さらに、開口部１１２内のデバイス基板１０のＺ２側表面にバンプストッパベース１１３が形成される。
【0090】
バンプストッパベース１１３は、Ｙ方向において内側に可動電極２７（図２６Ｂにおいて二点鎖線で示す）を含むようにＹ方向両縁部１１３ａがそれぞれ可動電極２７のＹ方向両縁部２７ａよりも外側に位置すると共に、Ｘ方向においてＸ１側先端部１１３ｂが可動電極２７のＸ１側先端部２７ｂよりもＸ１側に位置している。換言すれば、バンプストッパベース１１３は、Ｚ２側から見て、可動電極２７のＸ１側端部に対して一回り大きい。
【0091】
デバイス配線３０、デバイス外周接合層４０、バンプストッパベース１１３、及び各コンタクト３２，３５，４１は、ｐ型不純物又はｎ型不純物が高濃度にドーピングされたポリシリコンであって、例えば低圧ＣＶＤによって同時にすなわち同一レイヤに積層される。
【0092】
【0093】
次に、図２８Ａ～図２８Ｃに示されるように、パッシベーション層１１４及びデバイス絶縁層２８をエッチングにより部分的に除去して、デバイス基板１０のうちセンサ部２０となる部分及びデバイス外周接合層４０に対応する部分を覆う一方で、キャビティ１３となる部分が開口するハードマスク１１５を形成する。すなわち、デバイス基板１０は、ハードマスク１１５によって覆われていない領域において表出している。
【0094】
ここで、バンプストッパベース１１３は、可動電極２７のＸ１側端部よりも一回り大きいので、Ｙ方向両縁部１１３ａ及びＸ１側先端部１１３ｂがハードマスク１１５によって覆われておらず表出している。
【0095】
次に、図２９Ａ～図２９Ｃに示されるように、ハードマスク１１５を使用して異方性エッチングによってデバイス基板１０をＺ１側に掘り込むことによって、センサ部２０及びキャビティ１３の形状に沿ったトレンチが形成される。
【0096】
ここで、バンプストッパベース１１３とデバイス基板１０とが共通のハードマスク１１５を介してエッチングされるので、バンプストッパベース１１３がエッチチングされてなるバンプストッパ１１１は、Ｚ２側から見て、Ｙ方向両縁部１１１ａ及びＸ１側先端部１１１ｂが可動電極２７のＹ方向両縁部２７ａ及びＸ１側先端部２７ｂにそれぞれ一致する。
【0097】
次に、概トレンチの内壁面に酸化膜を堆積する。次に、トレンチの底壁面の酸化膜をエッチングにより除去する。次に、トレンチの底部を等方性エッチングによって除去することによって、キャビティ１３を形成しつつ、キャビティ１３の内側にアンカー２１によって支持されてアンカー２１を除く部分がキャビティ１３の底壁１４からＺ２側にリリースされて離間されたセンサ部２０が形成される。
【0098】
次に、図３０Ａ～図３０Ｃに示されるように、ＨＦベイパーエッチングによってトレンチの側壁における酸化シリコンが除去されると共に、ハードマスク１１５も除去される。これによって、デバイスウエハ１１０が完成する。なお、熱酸化により形成されたデバイス絶縁膜２８は、ＣＶＤにより形成されたハードマスク１１５に比してエッチングレートが遅いため（例えば約３倍遅い）、ＨＦベイパーエッチング後も全て除去されずに残っている。
【0099】
図３０Ｃに示されるように、デバイスウエハ１１０によれば、バンプストッパ１１１は間にデバイス絶縁層２８を介在させることなく、可動電極２７のＺ２側の表面に直接に積層されている。共通のハードマスク１１５を使用してエッチングすることによって、バンプストッパ１１１は、Ｚ２側から見て、Ｙ方向両縁部１１１ａ及びＸ１側先端部１１１ｂが可動電極２７のＹ方向両縁部２７ａ及びＸ１側先端部２７ｂに一致するように形成される。
【0100】
すなわち、バンプストッパ１１１と可動電極２７とを個別のハードマスクを用いてそれぞれエッチングすることがないので、可動電極２７に対するバンプストッパ１１１の位置ズレが生じ得ない。Ｚ方向から見たときの可動電極２７の短手方向の幅が狭い場合であっても、可動電極２７の上に位置ズレなくバンプストッパ１１１を形成できる。デバイスウエハ２に換えてデバイスウエハ１１０を使用して、接合層４を介してキャップウエハ３に、接合することによってＭＥＭＳデバイス１を構成できる。
【0101】
上記説明したＭＥＭＳデバイス１によれば、以下の効果が発揮される。
【0102】
（１）本開示の一態様に係るＭＥＭＳデバイス１は、
第１主面１１と第１主面１１とは反対側の第２主面１２とを有する、デバイスウエハ２と、
デバイスウエハ２に対して第１主面１１側から対向する、キャップウエハ３と、
デバイスウエハ２とキャップウエハ３とを接合する接合層４と
を備え、
デバイスウエハ２は、
第１主面１１から第２主面１２に向かうＺ１側に窪んだキャビティ１３を有するデバイス基板１０と、
キャビティ１３内に位置しており、固定電極２３と固定電極２３に対向する可動電極２７とを含む、センサ部２０と、
可動電極２７の第１主面１１側の表面上に配置されており、Ｚ方向における可動電極２７のキャップウエハ３に近接する側への変位を規制する、バンプストッパ１００と
を有する。
第１主面１１と第１主面１１とは反対側の第２主面１２とを有する、デバイスウエハ２と、
デバイスウエハ２に対して第１主面１１側から対向する、キャップウエハ３と、
デバイスウエハ２とキャップウエハ３とを接合する接合層４と
を備え、
デバイスウエハ２は、
第１主面１１から第２主面１２に向かうＺ１側に窪んだキャビティ１３を有するデバイス基板１０と、
キャビティ１３内に位置しており、固定電極２３と固定電極２３に対向する可動電極２７とを含む、センサ部２０と、
可動電極２７の第１主面１１側の表面上に配置されており、Ｚ方向における可動電極２７のキャップウエハ３に近接する側への変位を規制する、バンプストッパ１００と
を有する。
【0103】
その結果、バンプストッパ１００は可動電極２７のＺ２側表面に直接に設けられているので、バンプストッパ１００をキャップウエハ３側に設ける場合のようにデバイスウエハ２とキャップウエハ３との位置ズレを考慮する必要がなく、バンプストッパ１００の可動電極２７に対する位置ズレが防止される。
さらに、キャップウエハ３にバンプストッパ１００を設ける必要がないので、キャップウエハ３が単純化される。例えば、キャップウエハ３側にＡＳＩＣ等を構成する多層配線を形成するときに、バンプストッパ１００を形成するべく多層配線層及びこれに付随して存在し得るパッシベーション層を除去して、シリコン基板を表出させる必要がなく、キャップウエハ３の形成プロセスが単純化されると共にプロセスコストを低減できる。
さらに、キャップウエハ３にバンプストッパ１００を設ける必要がないので、キャップウエハ３が単純化される。例えば、キャップウエハ３側にＡＳＩＣ等を構成する多層配線を形成するときに、バンプストッパ１００を形成するべく多層配線層及びこれに付随して存在し得るパッシベーション層を除去して、シリコン基板を表出させる必要がなく、キャップウエハ３の形成プロセスが単純化されると共にプロセスコストを低減できる。
【0104】
（２）Ｚ２側から見たときの可動電極２７の短手方向（Ｙ方向）において、バンプストッパ１１１のＹ方向両縁部１１１ａは可動電極２７のＹ方向両縁部２７ａに一致していてもよい。
その結果、デバイス基板１０をストラクチャエッチングすることによって、可動電極２７の輪郭と共にバンプストッパ１１１の輪郭を同時に形成できる。
その結果、デバイス基板１０をストラクチャエッチングすることによって、可動電極２７の輪郭と共にバンプストッパ１１１の輪郭を同時に形成できる。
【0105】
（３）Ｚ２側から見たときの可動電極２７の短手方向（Ｙ方向）において、バンプストッパ１００は、可動電極２７よりも幅が狭くてもよい。
その結果、バンプストッパ１００をコンパクトに構成しつつ、可動電極２７のＺ２側への過度の変位を抑制できる。
その結果、バンプストッパ１００をコンパクトに構成しつつ、可動電極２７のＺ２側への過度の変位を抑制できる。
【0106】
（４）バンプストッパ１００は、キャップウエハ３に対向する表面の表面粗さがデバイス基板１０の第１主面１１よりも粗くてもよい。
その結果、バンプストッパ１００は表面粗さが粗いので、キャップウエハ３に接触したときのキャップウエハ３との接触領域が低減されるので、バンプストッパ１００がキャップウエハ３に密着することがなく、キャップウエハ３への付着が抑制される。
その結果、バンプストッパ１００は表面粗さが粗いので、キャップウエハ３に接触したときのキャップウエハ３との接触領域が低減されるので、バンプストッパ１００がキャップウエハ３に密着することがなく、キャップウエハ３への付着が抑制される。
【0107】
（５）バンプストッパ１００は、導電性を有する無機材料製であってもよい。
その結果、バンプストッパ１００は帯電しないので、バンプストッパ１００とキャップウエハ３との間で静電引力が生じることが防止されて、バンプストッパ１００のキャップウエハ３への付着が抑制される。
その結果、バンプストッパ１００は帯電しないので、バンプストッパ１００とキャップウエハ３との間で静電引力が生じることが防止されて、バンプストッパ１００のキャップウエハ３への付着が抑制される。
【0108】
（６）キャップウエハ３は、Ｚ方向において可動電極２７がキャップウエハ３に近接する側に変位した際にバンプストッパ１００が接触する部分に、第１キャップ絶縁層５３及び／又は第２キャップ絶縁層５４を有してもよい。
その結果、バンプストッパ１００は帯電しないので、キャップウエハ３側の表面に第１キャップ絶縁層５３及び／又は第２キャップ絶縁層５４が残った状態でも、バンプストッパ１００とキャップウエハ３との間に静電引力が生じることがない。よって、キャップウエハ３の表面から第１キャップ絶縁層５３及び／又は第２キャップ絶縁層５４を除去する必要がなく、キャップウエハ３の形成プロセスが単純化されると共にプロセスコストを低減できる。
その結果、バンプストッパ１００は帯電しないので、キャップウエハ３側の表面に第１キャップ絶縁層５３及び／又は第２キャップ絶縁層５４が残った状態でも、バンプストッパ１００とキャップウエハ３との間に静電引力が生じることがない。よって、キャップウエハ３の表面から第１キャップ絶縁層５３及び／又は第２キャップ絶縁層５４を除去する必要がなく、キャップウエハ３の形成プロセスが単純化されると共にプロセスコストを低減できる。
【0109】
（７）デバイスウエハ２は、センサ部２０に電気的に接続されており、センサ部２０の第１主面１１側に配置されたデバイス配線３０をさらに有しており、
バンプストッパ１００は、デバイス配線３０と同一レイヤに位置しており同一材料であってもよい。
その結果、バンプストッパ１００とデバイス配線３０とを、異なるレイヤで形成することを要せずに同一プロセスで形成できる。
バンプストッパ１００は、デバイス配線３０と同一レイヤに位置しており同一材料であってもよい。
その結果、バンプストッパ１００とデバイス配線３０とを、異なるレイヤで形成することを要せずに同一プロセスで形成できる。
【0110】
（８）キャップウエハ３は、キャップ配線６０を有し、
デバイス配線３０は、接合層４に直接に接合されており、接合層４を介してキャップ配線６０に電気的に導通していてもよい。
その結果、接合層４に接合するための固定電極接合部３３及び可動電極接合部３６をデバイス配線３０と異なるレイヤで形成することを要せずに同一プロセスで形成できる。デバイス配線３０を直接に接合層４に接合して、接合層４を介してキャップ配線６０に電気的に導通させることができる。
デバイス配線３０は、接合層４に直接に接合されており、接合層４を介してキャップ配線６０に電気的に導通していてもよい。
その結果、接合層４に接合するための固定電極接合部３３及び可動電極接合部３６をデバイス配線３０と異なるレイヤで形成することを要せずに同一プロセスで形成できる。デバイス配線３０を直接に接合層４に接合して、接合層４を介してキャップ配線６０に電気的に導通させることができる。
【0111】
（９）キャップウエハ３は、キャップ配線６０に電気的に導通しており、外部配線が接続される、電極パッド５７を有していてもよい。
その結果、電極パッド５７がキャップウエハ３に位置しているので、デバイスウエハ２を単純化でき、センサ部２０の形成精度を高めやすい。
その結果、電極パッド５７がキャップウエハ３に位置しているので、デバイスウエハ２を単純化でき、センサ部２０の形成精度を高めやすい。
【0112】
（１０）接合層４は、アルミニウムゲルマニウム合金製であってもよい。
その結果、接合層４によって、デバイスウエハ２とキャップウエハ３とを接合しつつ、デバイス配線３０とキャップ配線６０とを電気的に導通させることができる。
その結果、接合層４によって、デバイスウエハ２とキャップウエハ３とを接合しつつ、デバイス配線３０とキャップ配線６０とを電気的に導通させることができる。
【0113】
（１１）デバイス配線３０（すなわち固定電極接合部３３及び可動電極接合部３６）は、接合層４に対して、濡れ性を有すると共に共晶の拡散が生じない、材料製であってもよい。
その結果、デバイス配線３０を接合層４に接合しつつも、デバイス配線３０が共晶化によって接合層４に取り込まれることが抑制されるので、デバイス配線３０の消失が抑制される。
その結果、デバイス配線３０を接合層４に接合しつつも、デバイス配線３０が共晶化によって接合層４に取り込まれることが抑制されるので、デバイス配線３０の消失が抑制される。
【0114】
（１２）バンプストッパ１００は、ポリシリコン、ポリサイド合金、窒化チタン合金、チタンタングステン合金からなる群から選択される、導電性を有する材料製であってもよい。
その結果、バンプストッパ１００を、キャップウエハ３に接触した際の損耗を防止するのいに十分硬く、導電性を有するように構成できる。
その結果、バンプストッパ１００を、キャップウエハ３に接触した際の損耗を防止するのいに十分硬く、導電性を有するように構成できる。
【0115】
（１３）本開示の他の態様に係るＭＥＭＳデバイス１の製造方法は、
デバイス基板１０のＺ２側の表面にデバイス絶縁層２８を形成し、
デバイス絶縁層２８を部分的に除去してデバイス基板１０の表面が露出するビア１０４を形成し、
ビア１０４とこの周囲のデバイス絶縁層２８とに導電性を有するポリシリコンを積層して、平面視でビア１０４よりも大きなバンプストッパ１００を形成し、
デバイス基板１０のＺ２側の表面をパッシベーション層１０５でさらに覆い、
パッシベーション層１０５及びデバイス絶縁層２８を部分的に除去してハードマスク１０６を形成し、ここでハードマスク１０６はバンプストッパ１００を少なくとも覆うように該バンプストッパ１００よりも大きく、センサ部２０に対応する形状を有しており、
ハードマスク１０６を利用してデバイス基板１０をエッチングにより除去することによってセンサ部２０の輪郭を形成するストラクチャエッチングを実施し、
ハードマスク１０６を除去することによって、表面に幅狭のバンプストッパ１００を有するセンサ部２０を形成する。
その結果、幅狭のバンプストッパ１００を可動電極２７のＺ２側の表面上に精度よく形成できる。
デバイス基板１０のＺ２側の表面にデバイス絶縁層２８を形成し、
デバイス絶縁層２８を部分的に除去してデバイス基板１０の表面が露出するビア１０４を形成し、
ビア１０４とこの周囲のデバイス絶縁層２８とに導電性を有するポリシリコンを積層して、平面視でビア１０４よりも大きなバンプストッパ１００を形成し、
デバイス基板１０のＺ２側の表面をパッシベーション層１０５でさらに覆い、
パッシベーション層１０５及びデバイス絶縁層２８を部分的に除去してハードマスク１０６を形成し、ここでハードマスク１０６はバンプストッパ１００を少なくとも覆うように該バンプストッパ１００よりも大きく、センサ部２０に対応する形状を有しており、
ハードマスク１０６を利用してデバイス基板１０をエッチングにより除去することによってセンサ部２０の輪郭を形成するストラクチャエッチングを実施し、
ハードマスク１０６を除去することによって、表面に幅狭のバンプストッパ１００を有するセンサ部２０を形成する。
その結果、幅狭のバンプストッパ１００を可動電極２７のＺ２側の表面上に精度よく形成できる。
【0116】
（１４）本開示の更なる他の態様に係るＭＥＭＳデバイス１の製造方法は、
デバイス基板１０のＺ２側の表面にデバイス絶縁層２８を形成し、
デバイス絶縁層２８を部分的に除去してデバイス基板１０の表面が露出する開口部１１２を形成し、
開口部１１２内に、開口部１１２よりも小さなポリシリコンを積層し、
デバイス基板１０のＺ２側の表面をパッシベーション層１１４でさらに覆い、
パッシベーション層１１４及びデバイス絶縁層２８を部分的に除去してハードマスク１１５を形成し、ここでハードマスク１１５はセンサ部２０に対応する形状を有しており、
ハードマスク１１５を利用してデバイス基板１０をエッチングにより除去することによってセンサ部２０及びバンプストッパ１１１の輪郭を同時に形成するストラクチャエッチングを実施し、
ハードマスク１１５を除去することによって、表面に同じ幅のバンプストッパ１１１を有するセンサ部２０を形成する。
その結果、バンプストッパ１１１を可動電極２７と同時に、ストラクチャエッチングにより輪郭を形成できる。可動電極２７の幅が狭い場合であっても、バンプストッパ１１１を可動電極２７に対して位置ズレなく積層できる。
デバイス基板１０のＺ２側の表面にデバイス絶縁層２８を形成し、
デバイス絶縁層２８を部分的に除去してデバイス基板１０の表面が露出する開口部１１２を形成し、
開口部１１２内に、開口部１１２よりも小さなポリシリコンを積層し、
デバイス基板１０のＺ２側の表面をパッシベーション層１１４でさらに覆い、
パッシベーション層１１４及びデバイス絶縁層２８を部分的に除去してハードマスク１１５を形成し、ここでハードマスク１１５はセンサ部２０に対応する形状を有しており、
ハードマスク１１５を利用してデバイス基板１０をエッチングにより除去することによってセンサ部２０及びバンプストッパ１１１の輪郭を同時に形成するストラクチャエッチングを実施し、
ハードマスク１１５を除去することによって、表面に同じ幅のバンプストッパ１１１を有するセンサ部２０を形成する。
その結果、バンプストッパ１１１を可動電極２７と同時に、ストラクチャエッチングにより輪郭を形成できる。可動電極２７の幅が狭い場合であっても、バンプストッパ１１１を可動電極２７に対して位置ズレなく積層できる。
【0117】
（１５）バンプストッパ１００と同一レイヤに、センサ部２０に電気的に接続されたデバイス配線３０を形成してもよい。
その結果、バンプストッパ１００とデバイス配線３０とを同一プロセスで形成できる。
その結果、バンプストッパ１００とデバイス配線３０とを同一プロセスで形成できる。
【0118】
（１６）デバイス基板１０及びセンサ部２０を有するデバイスウエハ２を、接合層４を介してキャップウエハ３に接合し、
デバイス配線３０を接合層４に直接に接合してもよい。
その結果、デバイスウエハ２に接合層４に接合するための被接合部を異なるレイヤに別途形成することを要しないので、デバイスウエハ２の形成プロセスが単純化されると共にプロセスコストを低減できる。
デバイス配線３０を接合層４に直接に接合してもよい。
その結果、デバイスウエハ２に接合層４に接合するための被接合部を異なるレイヤに別途形成することを要しないので、デバイスウエハ２の形成プロセスが単純化されると共にプロセスコストを低減できる。
【0119】
（１７）ＭＥＭＳデバイス１は、第１主面１１と第１主面１１とは反対側の第２主面１２とを有しており第１主面１１から第２主面１２に向かうＺ１側に窪んだキャビティ１３を有するデバイス基板１０と、キャビティ１３内に位置しており単一のアンカー２１によってデバイス基板１０に対して機械的に接続されると共に電気的に絶縁されたセンサ部２０と、センサ部２０に電気的に接続されるデバイス配線３０と、を有するデバイスウエハ２と、
デバイスウエハ２に対して第１主面１１側から対向するキャップ基板５０と、デバイス配線３０に電気的に導通するキャップ配線６０とを有するキャップウエハ３と、
デバイスウエハ２とキャップウエハ３とを接合する、接合層４と
を備え、
デバイス配線３０は、接合層４に直接に接合されており、接合層４を介してキャップ配線６０に電気的に導通している。
デバイスウエハ２に対して第１主面１１側から対向するキャップ基板５０と、デバイス配線３０に電気的に導通するキャップ配線６０とを有するキャップウエハ３と、
デバイスウエハ２とキャップウエハ３とを接合する、接合層４と
を備え、
デバイス配線３０は、接合層４に直接に接合されており、接合層４を介してキャップ配線６０に電気的に導通している。
【0120】
その結果、センサ部２０が単一のアンカー２１に機械的に接続されているので、外部から伝達される歪のセンサ部２０への入力経路が単一となる。この結果、外部から伝達される歪の影響がセンサ部２０に均一に及ぶので、センサ部２０の検出特性を安定化させやすくゼロ点オフセットが抑制される。
【0121】
さらに、デバイス配線３０が接合層４に直接に接合されるので、デバイスウエハ２にデバイス配線３０とは別に接合部を設けることを要しないので、デバイスウエハ２の構造を単純化しやすい。この結果、デバイスウエハ２の積層数が減少するので、デバイスウエハ２の形成プロセスを単純化しやすく、デバイス基板１０に形成されるセンサ部２０を精度よく形成しやすい。これにより、センサ部２０の形状のバラつきが抑制されるので、該バラつきに起因したゼロ点オフセットが抑制される。
【0122】
これに対して、センサ部が複数のアンカーに接続される場合、外部から複数の入力経路を介してセンサ部に歪が入力され、センサ部に歪の影響が不均一に及ぶので、センサ部が不均一に歪やすく、センサ部の検出特性にバラツキが生じやすい。また、デバイスウエハにデバイス配線とは別に接合部を設ける場合、デバイスウエハの積層数が増大するので、デバイスウエハの形成プロセスが複雑化しやすく、センサ部の形状にバラつきが生じやすい。したがって、従来構造に係るセンサ部のように、センサ部が複数のアンカーを有し及び／又はデバイスウエハにデバイス配線とは異なるレイヤにおける接合部を有する場合、ゼロ点オフセットを抑制しにくい。
【0123】
（１８）センサ部２０は、
キャビティ１３を画定する壁面に固定された、アンカー２１と、
アンカー２１に対して第１ＩＪ２２を介して機械的に接続されると共に電気的に絶縁されており、Ｘ方向に延びる、固定電極２３と、
アンカー２１に対して第２ＩＪ２４を介して機械的に接続されると共に電気的に絶縁された、スプリング２５と、
スプリング２５に対して機械的に連結されると共に電気的に導通する、マス２６と、
マス２６に対して機械的に連結されると共に電気的に導通しており、Ｘ方向に延びており、固定電極２３に対してＹ方向に対向する、可動電極２７と、
アンカー２１と、固定電極２３のうち少なくとも第１ＩＪ２２の近位側に位置する領域と、スプリング２５、マス２６及び可動電極２７にわたる領域のうち少なくとも第２ＩＪ２４の近位側に位置する領域とにおいて、第１主面１１側に積層されたデバイス絶縁層２８と、
を有しており、
センサ部２０のうちアンカー２１を除く部分が、キャビティ１３の底壁１４に対してＺ２側に離間しており、
デバイス配線３０は、
デバイス絶縁層２８に積層されており、第１主面１１側から見て固定電極２３に対応位置しておりデバイス絶縁層２８を貫通して固定電極２３に電気的に導通する、固定電極コンタクト３２から、第１ＩＪ２２を横断して固定電極接合部３３まで延びる、固定電極配線３１と、
デバイス絶縁層２８に積層されており、第１主面１１側から見てスプリング２５、マス２６又は可動電極２７に対応位置しておりデバイス絶縁層２８を貫通してスプリング２５、マス２６又は可動電極２７に電気的に導通する、可動電極コンタクト３５から、第２ＩＪ２４を横断して可動電極接合部３６まで延びる、可動電極配線３４と
を有しており、
デバイス配線３０は、固定電極接合部３３及び可動電極接合部３６において接合層４を介してキャップ配線６０に接合されており、
デバイス配線３０及びキャップ配線６０は電気的に導通している。
キャビティ１３を画定する壁面に固定された、アンカー２１と、
アンカー２１に対して第１ＩＪ２２を介して機械的に接続されると共に電気的に絶縁されており、Ｘ方向に延びる、固定電極２３と、
アンカー２１に対して第２ＩＪ２４を介して機械的に接続されると共に電気的に絶縁された、スプリング２５と、
スプリング２５に対して機械的に連結されると共に電気的に導通する、マス２６と、
マス２６に対して機械的に連結されると共に電気的に導通しており、Ｘ方向に延びており、固定電極２３に対してＹ方向に対向する、可動電極２７と、
アンカー２１と、固定電極２３のうち少なくとも第１ＩＪ２２の近位側に位置する領域と、スプリング２５、マス２６及び可動電極２７にわたる領域のうち少なくとも第２ＩＪ２４の近位側に位置する領域とにおいて、第１主面１１側に積層されたデバイス絶縁層２８と、
を有しており、
センサ部２０のうちアンカー２１を除く部分が、キャビティ１３の底壁１４に対してＺ２側に離間しており、
デバイス配線３０は、
デバイス絶縁層２８に積層されており、第１主面１１側から見て固定電極２３に対応位置しておりデバイス絶縁層２８を貫通して固定電極２３に電気的に導通する、固定電極コンタクト３２から、第１ＩＪ２２を横断して固定電極接合部３３まで延びる、固定電極配線３１と、
デバイス絶縁層２８に積層されており、第１主面１１側から見てスプリング２５、マス２６又は可動電極２７に対応位置しておりデバイス絶縁層２８を貫通してスプリング２５、マス２６又は可動電極２７に電気的に導通する、可動電極コンタクト３５から、第２ＩＪ２４を横断して可動電極接合部３６まで延びる、可動電極配線３４と
を有しており、
デバイス配線３０は、固定電極接合部３３及び可動電極接合部３６において接合層４を介してキャップ配線６０に接合されており、
デバイス配線３０及びキャップ配線６０は電気的に導通している。
【0124】
その結果、アイソレーションジョイントを利用したＺ方向に延びる縦型分離によって、単一のアンカー２１に対して固定電極２３及び可動電極２７を機械的に接続しながら電気的に絶縁する構造を可能とする。これによって、固定電極２３及び可動電極２７に対する外部から伝達される歪による影響を均一化しやすく、換言すれば固定電極２３と可動電極２７とが両者の相対的な位置関係を保持したまま同様に歪の影響が及ぶのでこれらから構成されるセンサ部２０の特性を安定化させやすい。
【0125】
さらに、デバイスウエハ２はデバイス配線３０が接合層４への接合部も兼ねるので、デバイスウエハ２が配線層と接合部とを別々に備えることを要しない。この結果、デバイスウエハ２がより多くの層を有する場合に比して積層工程の数が減少するので、固定電極２３及び可動電極２７をより精度よく形成しやすい。この場合、例えば固定電極２３と可動電極間２７の距離の製造バラつきが抑制されるので、外力が生じていないゼロ点におけるオフセットをより減少させやすい。
【0126】
したがって、センサ部２０の、外部から伝達される歪によらず出力特性を安定化させることができると共に、検出精度が向上する。
【0127】
なお、本開示は、前記実施形態に記載された構成に限定されるものではなく、種々の変更が可能である。
【0128】
上記実施形態では、デバイス基板１０からセンサ部２０をエッチングにより形成したが、これに限らない。例えば、図３１には、変形例に係るデバイスウエハ２０５のＸ－Ｚ平面に沿った断面図が示されており、デバイスウエハ２０５は、デバイス基板１０に換えてＳＯＩ基板２００により構成されている。
【0129】
例えば、ＳＯＩ基板２００を、Ｚ２側に位置する第１層２０１とこのＺ１側に積層された第２層２０２と、このさらにＺ１側に積層された第３層２０３とで構成すると共に、第１層２０１及び第３層２０３を導電性シリコンで構成し、第２層２０２を酸化シリコンである絶縁層として構成する。第１層２０１にＺ１側に延びて第２層２０２に至るトレンチを掘り込むと共に第２層２０２を部分的にＨＦベーパーによって部分的に除去することによって、第２層２０２に支持されたアンカー２２１と、アンカー２２１から水平方向に延びてキャビティ２１３の底壁２１４からＺ２側に離間した固定電極２２３及び可動電極２２７を有する、センサ部２２０を形成できる。
【0130】
また、固定電極２２３及び可動電極２２７において、アンカー２２１との機械的接続及び電気的絶縁を構成するため、第１層２０１をＺ１側に掘り込んで第２層２０２に至るトレンチを深堀し該トレンチに絶縁体としてのポリシリコンを埋め込んでＤＴＩ（Deep Trench Isolation）２２２を形成して、ＤＴＩ２２２によってアンカー２２１と固定電極２２３及び可動電極２２７と間のＺ方向に延びる縦型分離構造を実現できる。したがって、ＳＯＩ基板２００から、単一のアンカー２２１によって支持されたセンサ部２２０を有するデバイスウエハ２０５を形成できる。
【0131】
この場合でも、上述したデバイスウエハ２及びデバイスウエハ１１０と同様に、可動電極２２７のＺ２側表面にバンプストッパ２３０を形成できる。
【0132】
また、上記実施形態では、バンプストッパ１００，１１１を、可動電極２７のうち、Ｘ１側先端部に形成したがこれに限らない。可動電極２７のうち、長手方向の任意の場所に形成してもよい。また、バンプストッパを、可動電極２７上で、複数個形成してもよい。
【0133】
［付記］
本開示に係るＭＥＭＳデバイス及びその製造方法は以下の態様を提供する。
本開示に係るＭＥＭＳデバイス及びその製造方法は以下の態様を提供する。
【0134】
［態様１］
第１主面と前記第１主面とは反対側の第２主面とを有する、デバイスウエハと、
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイス。
第１主面と前記第１主面とは反対側の第２主面とを有する、デバイスウエハと、
前記デバイスウエハに対して前記第１主面側から対向する、キャップウエハと、
前記デバイスウエハと前記キャップウエハとを接合する接合層と
を備え、
前記デバイスウエハは、
前記第１主面から第２主面に向かう第１方向に窪んだキャビティを有するデバイス基板と、
前記キャビティ内に位置しており、固定電極と前記固定電極に対向する可動電極とを含む、センサ部と、
前記可動電極の前記第１主面側の表面上に配置されており、前記第１方向における前記可動電極の前記キャップウエハに近接する側への変位を規制する、バンプストッパと
を有する、ＭＥＭＳデバイス。
【0135】
［態様２］
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパの両縁部は前記可動電極の両縁部に一致している、
態様１に記載のＭＥＭＳデバイス。
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパの両縁部は前記可動電極の両縁部に一致している、
態様１に記載のＭＥＭＳデバイス。
【0136】
［態様３］
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパは、前記可動電極よりも幅が狭い、
態様１に記載のＭＥＭＳデバイス。
前記第１方向から見たときの前記可動電極の短手方向において、前記バンプストッパは、前記可動電極よりも幅が狭い、
態様１に記載のＭＥＭＳデバイス。
【0137】
［態様４］
前記バンプストッパは、表面粗さが前記デバイス基板の第１主面よりも粗い、
態様１～３のいずれか１つに記載のＭＥＭＳデバイス。
前記バンプストッパは、表面粗さが前記デバイス基板の第１主面よりも粗い、
態様１～３のいずれか１つに記載のＭＥＭＳデバイス。
【0138】
［態様５］
前記バンプストッパは、導電性を有する無機材料製である、
態様１～４のいずれか１つに記載のＭＥＭＳデバイス。
前記バンプストッパは、導電性を有する無機材料製である、
態様１～４のいずれか１つに記載のＭＥＭＳデバイス。
【0139】
［態様６］
前記キャップウエハは、前記第１方向において前記可動電極が前記キャップウエハに近接する側に変位した際に前記バンプストッパが接触する部分に、パッシベーション層を有する、
態様５に記載のＭＥＭＳデバイス。
前記キャップウエハは、前記第１方向において前記可動電極が前記キャップウエハに近接する側に変位した際に前記バンプストッパが接触する部分に、パッシベーション層を有する、
態様５に記載のＭＥＭＳデバイス。
【0140】
［態様７］
前記デバイスウエハは、前記センサ部に電気的に接続されており、前記センサ部の前記第１主面側に配置されたデバイス配線をさらに有しており、
前記バンプストッパは、前記デバイス配線と同一レイヤに位置しており同一材料である、
態様１～６のいずれか１つに記載のＭＥＭＳデバイス。
前記デバイスウエハは、前記センサ部に電気的に接続されており、前記センサ部の前記第１主面側に配置されたデバイス配線をさらに有しており、
前記バンプストッパは、前記デバイス配線と同一レイヤに位置しており同一材料である、
態様１～６のいずれか１つに記載のＭＥＭＳデバイス。
【0141】
［態様８］
前記キャップウエハは、キャップ配線を有し、
前記デバイス配線は、前記接合層に直接に接合されており、前記接合層を介して前記キャップ配線に電気的に導通している、
態様７に記載のＭＥＭＳデバイス。
前記キャップウエハは、キャップ配線を有し、
前記デバイス配線は、前記接合層に直接に接合されており、前記接合層を介して前記キャップ配線に電気的に導通している、
態様７に記載のＭＥＭＳデバイス。
【0142】
［態様９］
前記キャップウエハは、前記キャップ配線に電気的に導通しており、外部配線が接続される、電極パッドを有している、
態様８に記載のＭＥＭＳデバイス。
前記キャップウエハは、前記キャップ配線に電気的に導通しており、外部配線が接続される、電極パッドを有している、
態様８に記載のＭＥＭＳデバイス。
【0143】
［態様１０］
前記接合層は、アルミニウムゲルマニウム合金製である、
態様９に記載のＭＥＭＳデバイス。
前記接合層は、アルミニウムゲルマニウム合金製である、
態様９に記載のＭＥＭＳデバイス。
【0144】
［態様１１］
前記デバイス配線は、前記接合層に対して、濡れ性を有すると共に共晶の拡散が生じない、材料製である、
態様１０に記載のＭＥＭＳデバイス。
前記デバイス配線は、前記接合層に対して、濡れ性を有すると共に共晶の拡散が生じない、材料製である、
態様１０に記載のＭＥＭＳデバイス。
【0145】
［態様１２］
前記バンプストッパは、ポリシリコン、ポリサイド合金、窒化チタン合金、チタンタングステン合金からなる群から選択される、導電性を有する材料製である、
態様５又は１１に記載のＭＥＭＳデバイス。
前記バンプストッパは、ポリシリコン、ポリサイド合金、窒化チタン合金、チタンタングステン合金からなる群から選択される、導電性を有する材料製である、
態様５又は１１に記載のＭＥＭＳデバイス。
【0146】
［態様１３］
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する貫通孔部を形成し、
前記貫通孔部とこの周囲の前記酸化膜とに導電性を有する無機材料を積層して、平面視で前記貫通孔部よりも大きなバンプストッパを形成し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクは前記バンプストッパを少なくとも覆うように該バンプストッパよりも大きく、センサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部の輪郭を形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に幅狭のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
【0147】
［態様１４］
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
デバイス基板の表面に酸化膜を形成し、
前記酸化膜を部分的に除去して前記デバイス基板の表面が露出する開口部を形成し、
前記開口部内に、前記開口部よりも小さな無機材料を積層し、
前記デバイス基板の表面をパッシベーション層でさらに覆い、
前記パッシベーション層及び前記酸化膜を部分的に除去してマスクを形成し、ここで前記マスクはセンサ部に対応する形状を有しており、
前記マスクを利用して前記デバイス基板をエッチングにより除去することによってセンサ部及びバンプストッパの輪郭を同時に形成するストラクチャエッチングを実施し、
前記マスクを除去することによって、表面に同じ幅のバンプストッパを有するセンサ部を形成する、ＭＥＭＳデバイスの製造方法。
【0148】
［態様１５］
前記バンプストッパと同一レイヤに、前記センサ部に電気的に接続されたデバイス配線を形成する、
態様１３又は１４に記載のＭＥＭＳデバイスの製造方法。
前記バンプストッパと同一レイヤに、前記センサ部に電気的に接続されたデバイス配線を形成する、
態様１３又は１４に記載のＭＥＭＳデバイスの製造方法。
【0149】
［態様１６］
前記デバイス基板及び前記センサ部を有するデバイスウエハを、接合層を介してキャップウエハに接合し、
前記デバイス配線を前記接合層に直接に接合する、
態様１３～１５のいずれか１つに記載のＭＥＭＳデバイスの製造方法。
前記デバイス基板及び前記センサ部を有するデバイスウエハを、接合層を介してキャップウエハに接合し、
前記デバイス配線を前記接合層に直接に接合する、
態様１３～１５のいずれか１つに記載のＭＥＭＳデバイスの製造方法。
【符号の説明】
【0150】
１ ＭＥＭＳデバイス
２ デバイスウエハ
３ キャップウエハ
４ 接合層
１０ デバイス基板
１３ キャビティ
１４ 底壁
２０ センサ部
２１ アンカー
２２ 第１ＩＪ
２３ 固定電極
２４ 第２ＩＪ
２５ スプリング
２６ マス
２７ 可動電極
２７ａ Ｙ方向両縁部
２７ｂ Ｘ１側先端部
２８ デバイス絶縁層
３０ デバイス配線
３１ 固定電極配線
３２ 固定電極コンタクト
３３ 固定電極接合部
３４ 可動電極配線
３５ 可動電極コンタクト
３６ 可動電極接合部
４０ デバイス外周接合層
４１ デバイス外周層コンタクト
５０ キャップ基板
５３ 第１キャップ絶縁層
５４ 第２キャップ絶縁層
５５ 接合電極
５６ 接合電極コンタクト
５７ 電極パッド
５８ キャップ配線コンタクト
６０ キャップ配線
７０ キャップ外周接合層
７１ キャップ外周層コンタクト
９０ ＡｌＧｅ共晶材
１００ バンプストッパ
１００ａ Ｙ方向両縁部
１０５ パッシベーション層
１０６ ハードマスク
１１１ バンプストッパ
１１１ａ Ｙ方向両縁部
１１１ｂ Ｘ１側先端部
１１４ パッシベーション層
１１５ ハードマスク
２ デバイスウエハ
３ キャップウエハ
４ 接合層
１０ デバイス基板
１３ キャビティ
１４ 底壁
２０ センサ部
２１ アンカー
２２ 第１ＩＪ
２３ 固定電極
２４ 第２ＩＪ
２５ スプリング
２６ マス
２７ 可動電極
２７ａ Ｙ方向両縁部
２７ｂ Ｘ１側先端部
２８ デバイス絶縁層
３０ デバイス配線
３１ 固定電極配線
３２ 固定電極コンタクト
３３ 固定電極接合部
３４ 可動電極配線
３５ 可動電極コンタクト
３６ 可動電極接合部
４０ デバイス外周接合層
４１ デバイス外周層コンタクト
５０ キャップ基板
５３ 第１キャップ絶縁層
５４ 第２キャップ絶縁層
５５ 接合電極
５６ 接合電極コンタクト
５７ 電極パッド
５８ キャップ配線コンタクト
６０ キャップ配線
７０ キャップ外周接合層
７１ キャップ外周層コンタクト
９０ ＡｌＧｅ共晶材
１００ バンプストッパ
１００ａ Ｙ方向両縁部
１０５ パッシベーション層
１０６ ハードマスク
１１１ バンプストッパ
１１１ａ Ｙ方向両縁部
１１１ｂ Ｘ１側先端部
１１４ パッシベーション層
１１５ ハードマスク
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図17C】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21】
【図22】
【図23】
【図24】
【図25A】
【図25B】
【図25C】
【図26A】
【図26B】
【図26C】
【図27A】
【図27B】
【図27C】
【図28A】
【図28B】
【図28C】
【図29A】
【図29B】
【図29C】
【図30A】
【図30B】
【図30C】
【図31】