(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024173373
(43)【公開日】2024-12-12
(54)【発明の名称】信号伝達装置
(51)【国際特許分類】
H01L 21/822 20060101AFI20241205BHJP
H01L 25/00 20060101ALI20241205BHJP
H01L 23/28 20060101ALI20241205BHJP
H01F 17/00 20060101ALI20241205BHJP
H01F 27/00 20060101ALI20241205BHJP
【FI】
H01L27/04 H
H01L27/04 C
H01L27/04 U
H01L27/04 L
H01L25/00 B
H01L25/00 A
H01L23/28 E
H01F17/00 B
H01F27/00 S
【審査請求】未請求
【請求項の数】20
【出願形態】OL
(21)【出願番号】P 2023091748
(22)【出願日】2023-06-02
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】齊藤 弘治
【テーマコード(参考)】
4M109
5E070
5F038
【Fターム(参考)】
4M109AA01
4M109BA01
4M109CA21
4M109DB15
4M109EA02
4M109GA02
5E070AA05
5E070AA11
5E070AB08
5E070CB12
5E070DB08
5F038AC04
5F038AC15
5F038AC17
5F038AZ04
5F038BE07
5F038BH03
5F038BH13
5F038BH15
5F038CA02
5F038CA05
5F038CD05
5F038DF12
5F038EZ02
5F038EZ07
(57)【要約】
【課題】サージ耐性の向上を図ること。
【解決手段】 第1回路チップ50の第1絶縁体62は、絶縁層63の絶縁上面63sに設けられた第1コイル31と、絶縁層63内において、第1コイル31よりも絶縁下面寄りに配置され、絶縁層63のZ方向において第1コイル31と対向する第2コイル32と、を含む。第1絶縁体62は、絶縁上面63sに設けられた第1電極層41と、絶縁層63内において、第1電極層41よりも絶縁下面63r寄りに配置され、Z方向において第1電極層41と対向する第2電極層42と、を含む。第1電極層41は、Z方向から視て、第2電極層42と重なるように形成され、第1電極層41と第2電極層42とは第1キャパシタを構成しており、第1キャパシタ40の容量は、第1コイル31と第2コイル32との間の容量よりも大きい。
【選択図】
図5
【特許請求の範囲】
【請求項1】
第1回路を含む第1半導体基板と、前記第1半導体基板上に設けられた第1絶縁体と、を含む第1回路チップと、
第2回路を含む第2半導体基板と、前記第2半導体基板上に設けられた第2絶縁体とを含み、前記第1回路チップと電気的に接続されている第2回路チップと、
を含み、
前記第1絶縁体および前記第2絶縁体の双方は、絶縁上面および絶縁下面を有する絶縁層を含み、
前記第1絶縁体は、
前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1導電層と、
前記絶縁層内において、前記第1導電層よりも前記絶縁下面寄りに配置され、前記絶縁層の厚さ方向において前記第1導電層と対向する第2導電層と、
を含み、
前記第1絶縁体および前記第2絶縁体の少なくとも一方は、
前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1電極層と、
前記絶縁層内において、前記第1電極層よりも前記絶縁下面寄りに配置され、前記厚さ方向において前記第1電極層と対向する第2電極層と、
を含み、
前記第1電極層は、前記厚さ方向から視て、前記第2電極層の少なくとも一部と重なるように形成され、
前記第1電極層と前記第2電極層とは第1キャパシタを構成しており、前記第1キャパシタの容量は、前記第1導電層と前記第2導電層との間の容量よりも大きい、
信号伝達装置。
【請求項2】
前記第1電極層および前記第2電極層は、前記第1絶縁体に設けられ、前記第1絶縁体において、前記厚さ方向から視て前記第1導電層および前記第2導電層と重ならない位置に設けられている、
請求項1に記載の信号伝達装置。
【請求項3】
前記第2電極層は、前記第1半導体基板と電気的に接続され、
前記第1電極層は、前記第2回路チップと電気的に接続されている、
請求項1に記載の信号伝達装置。
【請求項4】
前記第1電極層と前記第2電極層とが重なる領域の面積は、前記第1導電層と前記第2導電層とが重なる領域の面積よりも大きい、
請求項1に記載の信号伝達装置。
【請求項5】
前記第1電極層は、前記第1導電層よりも大きく形成されている、
請求項1に記載の信号伝達装置。
【請求項6】
前記第1電極層は、前記厚さ方向から視て、前記第2回路チップに向かう第1辺から前記第1電極層の内側に向かって窪む凹部を含み、
前記第1導電層は、前記凹部内に配置されており、前記第1電極層に囲まれている、
請求項1に記載の信号伝達装置。
【請求項7】
前記厚さ方向から視て、前記第1電極層と重なり、且つ前記第2電極層と重ならないように配置されたフローティング状態の第3電極層を含み、
前記厚さ方向において、前記第3電極層は、前記第1電極層と前記第2電極層との間に配置され、
前記第1電極層と前記第3電極層とは第2キャパシタを構成しており、前記第3電極層と前記第1半導体基板とは第3キャパシタを構成しており、
前記第1キャパシタ、前記第2キャパシタ、および前記第3キャパシタの容量の合計値は、前記第1導電層と前記第2導電層との間の容量よりも大きい、
請求項1に記載の信号伝達装置。
【請求項8】
前記厚さ方向において、前記第1電極層と前記第2電極層との間に複数の前記第3電極層が設けられ、
複数の前記第3電極層は、前記厚さ方向から視て互いに重ならないように配置され、且つ前記厚さ方向において互いに異なる位置に配置されている、
請求項7に記載の信号伝達装置。
【請求項9】
前記第1導電層は、前記第2回路と電気的に接続され、
前記第2導電層は、前記第1回路と電気的に接続されている、
請求項1に記載の信号伝達装置。
【請求項10】
前記第1電極層および前記第2電極層は、前記第1絶縁体に設けられ、
前記第2電極層は、前記第1半導体基板と電気的に接続され、
前記第1電極層は、前記第2半導体基板と電気的に接続されている、
請求項1に記載の信号伝達装置。
【請求項11】
前記第1電極層および前記第2電極層は、前記第1絶縁体と前記第2絶縁体との双方に設けられ、
前記第1絶縁体の前記第2電極層は、前記第1半導体基板と電気的に接続され、
前記第1絶縁体の前記第1電極層は、前記第2半導体基板と電気的に接続され、
前記第2絶縁体の前記第1電極層は、前記第1半導体基板と電気的に接続され、
前記第2絶縁体の前記第2電極層は、前記第2半導体基板と電気的に接続されている、
請求項1に記載の信号伝達装置。
【請求項12】
前記第1電極層および前記第2電極層は、前記第1絶縁体と前記第2絶縁体との双方に設けられ、
前記第1絶縁体の前記第2電極層は、前記第1半導体基板と電気的に接続され、
前記第1絶縁体の前記第1電極層は、前記第2絶縁体の前記第1電極層と電気的に接続され、
前記第2絶縁体の前記第2電極層は、前記第2半導体基板と電気的に接続されている、
請求項1に記載の信号伝達装置。
【請求項13】
前記第1導電層は、前記厚さ方向から視て渦巻状に形成された第1コイルであり、
前記第2導電層は、前記厚さ方向から視て渦巻状に形成された第2コイルであり、
前記第1コイルおよび前記第2コイルは、絶縁トランスを構成する、
請求項1に記載の信号伝達装置。
【請求項14】
前記第1コイルの内側端部と電気的に接続された第1内側パッドと、
前記第1コイルの外側端部と電気的に接続された第1外側パッドと、
前記第1電極層の一部に設定された第2パッドと、
を含む、
請求項13に記載の信号伝達装置。
【請求項15】
前記第1コイルの内側端部と電気的に接続された第1内側パッドと、
前記第1コイルの外側端部と電気的に接続された第1外側パッドと、
を含み、
前記第1電極層は、前記第1外側パッドと電気的に接続されている、
請求項13に記載の信号伝達装置。
【請求項16】
前記第1導電層および前記第2導電層は、前記厚さ方向と直交する方向に延びる電極層であり、
前記電極層である前記第1導電層および前記第2導電層はキャパシタを構成する、
請求項1に記載の信号伝達装置。
【請求項17】
前記第1導電層の一部に設定された第1パッドと、
前記第1電極層の一部に設定された第2パッドと、
を含む、請求項16に記載の信号伝達装置。
【請求項18】
前記第1回路チップが搭載された第1ダイパッドと、
前記第2回路チップが搭載され、前記第1ダイパッドと離隔して配置された第2ダイパッドと、
を含む、請求項1に記載の信号伝達装置。
【請求項19】
前記第1回路チップおよび前記第2回路チップの双方を封止する封止樹脂を含む、
請求項1から請求項18のいずれか一項に記載の信号伝達装置。
【請求項20】
前記第1回路チップが接続され、前記封止樹脂から露出する第1リードと、
前記第2回路チップが接続され、前記封止樹脂から露出する第2リードと、
を含む、請求項19に記載の信号伝達装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、信号伝達装置に関するものである。
【背景技術】
【0002】
従来、信号伝達装置の一例として、対向配置された第1コイルおよび第2コイルを含むトランスによって、信号や電力を伝達する半導体装置が知られている(たとえば特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、半導体装置に含まれるトランスについて、サージ耐性の向上が求められる場合がある。なお、キャパシタによって信号等を伝達する半導体装置についても、同様に、サージ耐性の向上が求められる場合がある。
【課題を解決するための手段】
【0005】
本開示の一態様である信号伝達装置は、第1回路を含む第1半導体基板と、前記第1半導体基板上に設けられた第1絶縁体と、を含む第1回路チップと、第2回路を含む第2半導体基板と、前記第2半導体基板上に設けられた第2絶縁体とを含み、前記第1回路チップと電気的に接続されている第2回路チップと、を含み、前記第1絶縁体および前記第2絶縁体の双方は、絶縁上面および絶縁下面を有する絶縁層を含み、前記第1絶縁体は、前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1導電層と、前記絶縁層内において、前記第1導電層よりも前記絶縁下面寄りに配置され、前記絶縁層の厚さ方向において前記第1導電層と対向する第2導電層と、を含み、前記第1絶縁体および前記第2絶縁体の少なくとも一方は、前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1電極層と、前記絶縁層内において、前記第1電極層よりも前記絶縁下面寄りに配置され、前記厚さ方向において前記第1電極層と対向する第2電極層と、を含み、前記第1電極層は、前記厚さ方向から視て、前記第2電極層の少なくとも一部と重なるように形成され、前記第1電極層と前記第2電極層とは第1キャパシタを構成しており、前記第1キャパシタの容量は、前記第1導電層と前記第2導電層との間の容量よりも大きい。
【発明の効果】
【0006】
本開示の一態様である信号伝達装置によれば、サージ耐性の向上を図ることができる。
【図面の簡単な説明】
【0007】
【
図1】
図1は、第1実施形態の信号伝達装置の構成を模式的に示す回路図である。
【
図2】
図2は、
図1の信号伝達装置の構成を模式的に示す概略平面図である。
【
図3】
図3は、
図2の信号伝達装置の構成を模式的に示す概略断面図である。
【
図4】
図4は、
図3の信号伝達装置の回路チップを示す概略平面図である。
【
図7】
図7は、変更例の回路チップの構成を模式的に示す概略断面図である。
【
図8】
図8は、変更例の回路チップの構成を模式的に示す概略平面図である。
【
図9】
図9は、変更例の回路チップの構成を模式的に示す概略平面図である。
【
図10】
図10は、変更例の信号伝達装置の構成を模式的に示す回路図である。
【
図12】
図12は、変更例の信号伝達装置の構成を模式的に示す回路図である。
【
図14】
図14は、第2実施形態の信号伝達装置の構成を模式的に示す回路図である。
【発明を実施するための形態】
【0008】
以下、添付図面を参照して本開示の信号伝達装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0009】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0010】
本明細書において使用される「少なくとも1つ」という表現は、所望の選択肢の「1つ以上」を意味する。一例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が2つであれば「1つの選択肢のみ」または「2つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が3つ以上であれば「1つの選択肢のみ」または「2つ以上の任意の選択肢の組み合わせ」を意味する。
【0011】
(第1実施形態)
(信号伝達装置の概略構成)
図1から
図3を参照して、第1実施形態の信号伝達装置100の概略構成について説明する。
図1は、信号伝達装置100の回路構成の一例を簡略化して示している。
図2は、信号伝達装置100の内部構成を模式的に示す平面構造の一例を示している。
図3は、信号伝達装置100の一部の内部構成を模式的に示す断面構造の一例を示している。なお、
図3では、便宜上、ハッチング線を省略している。
【0012】
図1に示されるように、信号伝達装置100は、複数の第1端子101および複数の第2端子102と、を含む。複数の第1端子101および複数の第2端子102は、信号伝達装置100の外部端子である。複数の第1端子101および及び第2端子102は、信号伝達装置100における信号の入出力端子(入力端子、出力端子)、駆動電源を供給する電源端子、グランド端子、等として用いられる。信号伝達装置100は、入力端子と出力端子として用いられる第1端子101と第2端子102との間を電気的に絶縁しつつ、信号を伝達する装置である。信号伝達装置100は、たとえばデジタルアイソレータである。信号伝達装置100は、第2端子102に電気的に接続された第2回路20と、第1端子101に電気的に接続された第1回路10と、第2回路20と第1回路10とを電気的に絶縁するトランス30と、を含む。また、信号伝達装置100は、第1回路10と第2回路20との間に接続された第1キャパシタ40を含む。
【0013】
第2回路20は、第2電圧V2が印加されることによって動作するように構成された回路である。第2回路20は、たとえば外部の制御装置(図示略)に電気的に接続されている。第1回路10は、第2電圧V2とは異なる第1電圧V1が印加されることによって動作するように構成された回路である。第1電圧V1は、たとえば第2電圧V2よりも高い。第2電圧V2および第1電圧V1は直流電圧である。第1回路10は、たとえば制御装置の制御対象となる駆動回路に電気的に接続される。駆動回路の一例は、スイッチング回路である。
【0014】
第2回路20のグランドと第1回路10のグランドとのそれぞれが独立して設けられている。一例では、第1回路10と第2回路20のグランドの電位を基準電位としてよい。たとえば、第1回路10のグランドGND1の電位を第1基準電位、第1回路10のグランドGND2の電位を第2基準電位としてよい。第1電圧V1は、第1基準電位からの電圧であり、第2電圧V2は、第2基準電位からの電圧である。
【0015】
トランス30は、2つのコイル31,32を含む。コイル32は、第1回路10に接続され、コイル31は第2回路20に接続されている。一例では、第2回路20は、送信回路21を含み、第1回路10は、受信回路11を含む。第2回路20の送信回路21は、たとえば制御装置からの制御信号が第2端子102を通して入力される。第2回路20は、送信回路21によって、制御信号に応じた送信信号を出力する。その送信信号は、トランス30を経て、第1回路10の受信回路11により受信される。第1回路10は、受信信号に応じた信号、たとえばゲート駆動信号を駆動回路に出力する。
【0016】
また、第1回路10および第2回路20は、保護回路12,22を含んでいてよい。保護回路12は、複数の第1端子101において、入出力端子(入力端子、出力端子)とグランド端子、電源端子とグランド端子との間に設けられていてよい。保護回路12は、第1端子101に加わる異常電圧(たとえばサージ電圧)により生じる過電流をグランドGND1に流す機能を有している。保護回路12は、第1回路10を過電圧(過電流)から保護する。保護回路22は、複数の第2端子102において、入出力端子(入力端子、出力端子)とグランド端子、電源端子とグランド端子との間に設けられていてよい。保護回路22は、第2端子102に加わる異常電圧(たとえばサージ電圧)により生じる過電流をグランドGND2に流す機能を有している。保護回路22は、第2回路20を過電圧(過電流)から保護する。
【0017】
上述のとおり、信号伝達装置100は、トランス30によって第2回路20と第1回路10とが電気的に絶縁されている。より詳細には、トランス30は、第2回路20と第1回路10との間で直流電圧が伝達されることを規制する。さらに、トランス30は、第2回路20と第1回路10との間でパルス信号の伝達は可能となっている。トランス30は、第1回路10と第2回路20との間を電気的に絶縁するとともに、第1回路10と第2回路20との間で信号伝達する絶縁素子である。
【0018】
すなわち、第2回路20と第1回路10とが絶縁されている状態とは、第2回路20と第1回路10との間において、直流電圧の伝達が遮断されている状態を意味し、第2回路20から第1回路10へのパルス信号の伝達については許容している。このように、第1回路10は、第2回路20からの信号を受信するように構成されている。信号伝達装置100の絶縁耐圧は、たとえば250Vrms以上2500Vrms以下であってよい。
【0019】
第1回路10と第2回路20は、トランス30に対して、1次側回路と2次側回路ということもできる。一例では、第1回路10は2次側回路であり、第2回路20は1次側回路である。第1回路10が1次側回路であり、第2回路20が2次側回路であってよい。また、第1回路10と第2回路20のそれぞれに1次側回路と2次側回路とが含まれていてよい。
【0020】
図2、
図3に示されるように、信号伝達装置100は、一例では、2つの回路チップ50,70がパッケージ化された半導体装置である。一例では、回路チップ50は、
図1に示される第1回路10、トランス30、第1キャパシタ40を含んでいてよい。一例では、回路チップ70は、第2回路20を含んでいてよい。信号伝達装置100は、回路チップ50,70以外のチップを含んでいてよい。
【0021】
信号伝達装置100のパッケージ形式は、SO(Small Outline)系であり、一例ではSOP(Small Outline Package)である。また、信号伝達装置100のパッケージ形式は任意に変更可能である。パッケージ形式は、SOPに限らず、QFN(Quad For Non Lead Package)、DFP(Dual Flat Package)、DIP(Dual Inline Package)、QFP(Quad Flat Package)、SIP(Single Inline Package)、もしくはSOJ(Small Outline J-leaded Package)、または、これらに類する種々のパッケージ構造であってもよい。
【0022】
第1回路チップ50は、第1支持部材910に搭載されている。第2回路チップ70は、第2支持部材920に搭載されている。封止樹脂930は、第1支持部材910および第2支持部材920の一部、第1回路チップ50、および第2回路チップ70を封止する。また、
図2において、封止樹脂930は、信号伝達装置100の内部構造を説明する都合上、二点鎖線で示されている。
【0023】
封止樹脂930は、電気絶縁性を有する材料により形成されている。この樹脂は、たとえばエポキシ樹脂を含む樹脂である。また、この樹脂は、黒色等に着色されていてよい。封止樹脂930は、Z方向を厚さ方向とする矩形板状に形成されている。封止樹脂930は、4つの樹脂側面931~934を含む。より詳細には、封止樹脂930は、X方向の両端面としての樹脂側面931,932と、Y方向の両端面としての樹脂側面933,934と、を含む。X方向およびY方向は、Z方向に対して直交する方向である。X方向およびY方向は互いに直交している。なお、以降の説明において、平面視とは、Z方向から視ることを意味する。
【0024】
第1支持部材910および第2支持部材920はそれぞれ、導電性を有する。第1支持部材910および第2支持部材920は、Cu(銅)、Fe(鉄)、等を含む材料により形成されている。各支持部材910,920は、封止樹脂930の内外に跨って設けられている。
【0025】
第1支持部材910は、封止樹脂930内に配置されている第1ダイパッド911と、封止樹脂930の内外に跨って配置されている複数の第1リード端子912と、を含む。
第1ダイパッド911には、第1回路チップ50が搭載されている。平面視において、第1ダイパッド911は、そのY方向の中央が封止樹脂930のY方向の中央よりも樹脂側面933の近くとなるように配置されている。第1ダイパッド911は、封止樹脂930から露出していない。平面視における第1ダイパッド911の形状は、X方向が長辺方向となり、Y方向が短辺方向となる矩形状である。
【0026】
複数の第1リード端子912は、X方向において互いに離間して配列されている。複数の第1リード端子912のうちX方向の両端部に配置された第1リード端子912のそれぞれは、第1ダイパッド911と一体化されている。各第1リード端子912の一部は、樹脂側面933から封止樹脂930の外方に向けて突出している。
【0027】
第2支持部材920は、封止樹脂930内に配置されている第2ダイパッド921と、封止樹脂930の内外に跨って配置されている複数の第2リード端子922と、を含む。
第2ダイパッド921には、第2回路チップ70が搭載されている。平面視において、第2ダイパッド921は、Y方向において第1ダイパッド911よりも樹脂側面934の近くに配置されている。第2ダイパッド921は、封止樹脂930から露出していない。平面視における第2ダイパッド921の形状は、X方向が長辺方向となり、Y方向が短辺方向となる矩形状である。
【0028】
第1ダイパッド911と第2ダイパッド921とは、Y方向において離間して配列されている。このため、Y方向は、両ダイパッド911,921の配列方向ともいえる。
第1ダイパッド911および第2ダイパッド921のY方向の寸法は、搭載する半導体チップのサイズや数によって設定される。第1回路チップ50は第1ダイパッド911に搭載され、第2回路チップ70は第2ダイパッド921に搭載されている。このため、第1ダイパッド911のY方向の寸法が第2ダイパッド921のY方向の寸法よりも大きい。
【0029】
複数の第2リード端子922は、X方向において互いに離間して配列されている。複数の第2リード端子922のうち1つの第2リード端子922Aは、第2ダイパッド921と一体化されている。各第2リード端子922の一部は、樹脂側面934から封止樹脂930の外方に向けて突出している。
【0030】
第2リード端子922の数は、第1リード端子912の数と同じである。
図2から分かるように、複数の第1リード端子912および複数の第2リード端子922は、第1ダイパッド911および第2ダイパッド921の配列方向(Y方向)と直交する方向(X方向)に配列されている。なお、第2リード端子922の数および第1リード端子912の数のそれぞれは、任意に変更可能である。
【0031】
第1支持部材910および第2支持部材920は、リードフレームから構成される。信号伝達装置100の製造過程において、第1ダイパッド911、複数の第1リード端子912、第2ダイパッド921、および複数の第2リード端子922は、同一のリードフレームから形成される。
【0032】
リードフレームは、第1支持部材910および第2支持部材920を囲むように形成された外枠を含む。第1リード端子912および第2リード端子922は、外枠に連結されている。信号伝達装置100の製造過程において、第1リード端子912および第2リード端子922は、外枠から切り離される。
【0033】
第1ダイパッド911は、複数の第1リード端子912のうちの1つの第1リード端子912Aと接続されている。第1ダイパッド911と第1リード端子912Aは、一体化された一体物である。第1ダイパッド911は、第1リード端子912Aによって支持されている。第2ダイパッド921は、複数の第2リード端子922のうちの1つの第2リード端子922Aと接続されている。第2ダイパッド921と第2リード端子922Aは、一体化された一体物である。第2ダイパッド921は、第2リード端子922Aによって支持されている。このため、各ダイパッド911,921には、樹脂側面931,932から露出する吊りリードが設けられていない。このため、第1支持部材910と第2支持部材920との間の絶縁距離(沿面距離)を大きく取ることができる。
【0034】
また、第1ダイパッド911を1つの第1リード端子912Aにて支持することにより、他の第1リード端子912を信号の入出力端子等に割り当てることができる。同様に、第2ダイパッド921を1つの第2リード端子922Aにて支持することにより、他の第2リード端子922を信号の入出力端子等に割り当てることができる。
【0035】
第1回路チップ50および第2回路チップ70は、Y方向において互いに離間して配列されている。Y方向において第1リード端子912から第2リード端子922に向けて、第1回路チップ50、第2回路チップ70の順に配列されている。
【0036】
(第1回路チップ)
第1回路チップ50は、
図1に示される第1回路10を含む。平面視における第1回路チップ50の形状は、短辺および長辺を有する矩形状である。平面視において、第1回路チップ50は、長辺がX方向に沿い、短辺がY方向に沿うように第1ダイパッド911に搭載されている。
【0037】
図3に示されるように、第1回路チップ50は、Z方向において互いに反対側を向くチップ主面50sおよびチップ裏面50rを含む。第1回路チップ50のチップ裏面50rは、導電性接合材SDによって第1ダイパッド911に接合されている。導電性接合材SDは、はんだやAg(銀)ペースト等が用いられる。
【0038】
図2に示されるように、第1回路チップ50のチップ主面50sには、複数の第1電極51、複数の第2電極52、および複数の第3電極53が形成されている。第1電極51、第2電極52、および第3電極53は、第1回路10と電気的に接続されている。
【0039】
複数の第1電極51は、チップ主面50sのうちチップ主面50sのY方向の中央よりも第1リード端子912の近くに配置されている。複数の第1電極51は、X方向に配列されている。複数の第2電極52は、チップ主面50sのX方向の両端部に配置されている。複数の第3電極53は、チップ主面50sのY方向の両端部のうち第2回路チップ70に近い方の端部に配置されている。複数の第3電極53は、X方向に配列されている。
【0040】
図3に示されるように、第1回路チップ50は、第1半導体基板61と、第1半導体基板61上に設けられた第1絶縁体62と、を含んでいてよい。第1半導体基板61は、一例ではSi基板である。第1半導体基板61は、
図1に示される第1回路10を含んでいてよい。第1絶縁体62は、絶縁層63を含む。絶縁層63は、絶縁上面63sおよび絶縁下面63rを有している。第1絶縁体62は、第1コイル31と第2コイル32とを含む。また、第1絶縁体62は、第1電極層41と第2電極層42とを含む。一例では、絶縁層63は、複数の絶縁膜を含んでいてよい。
【0041】
(第2回路チップ)
第2回路チップ70は、
図1に示される第2回路20を含む。平面視における第2回路チップ70の形状は、短辺および長辺を有する矩形状である。平面視において、第2回路チップ70は、長辺がX方向に沿い、短辺がY方向に沿うように第2ダイパッド921に搭載されている。
【0042】
図3に示されるように、第2回路チップ70は、Z方向において互いに反対側を向くチップ主面70sおよびチップ裏面70rを含む。第2回路チップ70のチップ裏面70rは、導電性接合材SDによって第2ダイパッド921に接合されている。
【0043】
第2回路チップ70のチップ主面70sには、複数の第1電極71、複数の第2電極72、および複数の第3電極73が形成されている。第1電極71、第2電極72、および第3電極73は、第2回路20と電気的に接続されている。
【0044】
複数の第1電極71は、チップ主面70sのY方向の両端部のうち第2リード端子922に近い方の端部に配置されている。複数の第1電極71は、X方向に配列されている。複数の第2電極72は、チップ主面70sのX方向の両端部に配置されている。複数の第3電極73は、チップ主面70sのY方向の両端部のうち第1回路チップ50に近い方の端部に配置されている。複数の第3電極73は、X方向に配列されている。
【0045】
図3に示されるように、第2回路チップ70は、第2半導体基板81と、第2半導体基板81上に設けられた第2絶縁体82と、を含んでいてよい。第2半導体基板81は、一例ではSi基板である。第2半導体基板81は、
図1に示される第2回路20を含んでいてよい。第2絶縁体82は、絶縁層83を含む。絶縁層83は、絶縁上面83sおよび絶縁下面83rを有している。一例では、第2絶縁体82の絶縁層83は、第1絶縁体62の絶縁層63と同様に、複数の絶縁膜を含んでいてよい。
【0046】
第1回路チップ50および第2回路チップ70のそれぞれには、複数のワイヤW1~W3が接続されている。各ワイヤW1~W3は、ワイヤボンディング装置によって形成されるボンディングワイヤであり、たとえばAu(金)、Al(アルミニウム)、Cu等を含む導体により形成されている。
【0047】
第1回路チップ50は、ワイヤW1によって第1リード端子912と電気的に接続されている。より詳細には、第1回路チップ50の複数の第1電極51および複数の第2電極52と、複数の第1リード端子912とがワイヤW1によって接続されている。第1回路チップ50の複数の第2電極52と、複数の第1リード端子912のうち第1ダイパッド911と一体化された1つの第1リード端子912AとがワイヤW1によって接続されている。これにより、第1回路10と複数の第1リード端子912とが電気的に接続されている。第1ダイパッド911と一体化された第1リード端子912Aがグランド端子を構成し、かつワイヤW1によって第1回路10と第1ダイパッド911とが電気的に接続されている。このため、第1ダイパッド911が第1回路10の第1グランドGND1と同じ電位となる。
【0048】
第2回路チップ70と第2支持部材920の複数の第2リード端子922とのそれぞれは、ワイヤW3によって電気的に接続されている。より詳細には、第2回路チップ70の複数の第1電極71および複数の第2電極72と、第2リード端子922とがワイヤW3によって接続されている。これにより、第2回路20と複数の第2リード端子922とが電気的に接続されている。第2ダイパッド921と一体化された1つの第2リード端子922Aがグランド端子を構成し、かつワイヤW3によって第2回路20と第2ダイパッド921とが電気的に接続されている。このため、第2ダイパッド921が第2回路20の第2グランドGND2と同じ電位となる。
【0049】
第1回路チップ50は、第2回路チップ70とワイヤW2によって接続されている。より詳細には、第1回路チップ50の複数の第3電極53は、第2回路チップ70の複数の第3電極73とワイヤW2によって接続されている。
【0050】
なお、
図1に示される信号伝達装置100の構成は一例であり、第1回路チップ50、第2回路チップ70に含まれる回路構成は適宜変更されてよい。一例では、第2回路20に受信回路が含まれ、第1回路10に送信回路が含まれる構成であってよい。
【0051】
たとえば、第2回路20は、アナログ-デジタル変換回路を含んでいてよい。この場合、信号伝達装置100は、絶縁型A/D変換装置として構成される。
信号伝達装置100は、DC/DCコンバータなどの電力変換装置の一部を構成していてよい。
【0052】
また、第1回路10は、スイッチング素子のゲートを駆動するドライバ回路を含んでいてよい。なお、ドライバ回路は、信号伝達装置100の端子(一例では
図2に示される第2リード端子922)に接続されてよい。この場合、信号伝達装置100は、スイッチング素子を駆動する絶縁型ゲートドライバとして構成される。スイッチング素子は、SiMOSFET(Si Metal-Oxide-Semiconductor Field-Effect Transistor)、SiCMOSFET、IGBT(Insulated Gate Bipolar Transistor)などのパワー半導体素子が用いられてよい。スイッチング素子は、インバータ装置におけるモータドライバ回路に用いられる。ドライバ回路は、ローサイドスイッチング素子とハイサイドスイッチング素子とをトーテムポール状に接続したハーフブリッジ回路が一般的に使用される。
【0053】
絶縁ゲートドライバとして用いられる信号伝達装置100は、スイッチング素子の制御端子に駆動電圧信号を印加する。この場合、第2回路20の送信回路21は、たとえば制御装置から入力される制御信号をパルス信号に変換する。第1回路10のドライバ回路は、トランス30を通して受信回路11が受信した信号により駆動電圧信号をスイッチング素子の制御端子に出力する。第2回路20の送信回路21と第1回路10の受信回路11は、たとえばモータ近傍に配置された温度センサ等の検出信号を制御装置に伝達するために用いられてよい。
【0054】
(回路チップの詳細構成)
図4から
図6を参照して、第1実施形態の信号伝達装置100の第1回路チップ50の一例について説明する。
【0055】
以降の説明では、
図5、
図6に示される第1回路チップ50のチップ裏面50rからチップ主面50sに向かう方向を上方とし、チップ主面50sからチップ裏面50rに向かう方向を下方とする。
【0056】
図4に示されるように、第1回路チップ50は、チップ主面50sおよびチップ裏面50rの双方と直交する4つのチップ側面501,502,503,504を含む。チップ側面501~504は、チップ主面50sとチップ裏面50rとのZ方向の間に設けられている。チップ側面501,502は第1回路チップ50のY方向の両端面を構成し、チップ側面503,504は第1回路チップ50のX方向の両端面を構成している。平面視において、チップ側面501,502は第1回路チップ50の長辺を構成し、チップ側面503,504は第1回路チップ50の短辺を構成している。一例では、チップ側面501はチップ側面502よりも第2回路チップ70(
図2参照)に近い側面であり、チップ側面502はチップ側面501に対して第2回路チップ70(
図2参照)と反対側の側面である。
【0057】
図4、
図9、
図10に示されるように、第1回路チップ50は、半導体基板61と、半導体基板61上に形成された第1絶縁体62と、を含む。
半導体基板61は、一例では、Si(シリコン)を含む材料から形成された基板である。半導体基板61に用いられるSi基板としては、単結晶の真性半導体材料から構成される半導体基板、アクセプタ型不純物を含むp型半導体基板、ドナー型不純物を含むn型半導体基板、等があげられる。半導体基板61は、Si基板と、Si基板上に積層されたエピタキシャル層とを含むエピタキシャル基板であってよい。半導体基板61には、
図1に示される第1回路10の機能デバイスが形成されていてよい。機能デバイスは、抵抗等の受動素子、トランジスタ等の能動素子、複数の素子から構成された回路網、等を含んでいてよい。
【0058】
なお、半導体基板61は、半導体基板として、ワイドバンドギャップ半導体や化合物半導体が用いられてもよい。ワイドバンドギャップ半導体は、2.0eV以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、SiC(炭化シリコン)、GaN(窒化ガリウム)、Ga2O3(酸化ガリウム)、等であってもよい。化合物半導体は、III-V族化合物半導体であってもよい。化合物半導体は、AlN(窒化アルミニウム)、InN(窒化インジウム)、GaN、およびGaAs(ヒ化ガリウム)のうち少なくとも1つを含んでいてもよい。
【0059】
半導体基板61は、Z方向において互いに反対側を向く基板主面61sおよび基板裏面61rを含む。基板裏面61rは、第1回路チップ50のチップ裏面50rを構成している。
【0060】
第1絶縁体62は、絶縁層63を含む。絶縁層63は、絶縁上面63sと、絶縁上面63sとは反対側を向く絶縁下面63rとを含む。絶縁層63は、半導体基板61の基板主面61s上に形成されている。一例では、絶縁層63の絶縁下面63rは、半導体基板61の基板主面61sと接する。
【0061】
絶縁層63は、複数の絶縁膜631~635を含む。第1実施形態の絶縁層63は、5つの絶縁膜631~635を含んでいる。絶縁層63に含まれる絶縁膜の数は、適宜変更されてよい。複数の絶縁膜631~635は、半導体基板61の基板主面61sから、Z方向に積層されている。つまり、Z方向は、絶縁層63の厚さ方向であるともいえる。また、Z方向は、絶縁膜631~635の積層方向であるともいえる。
【0062】
最下層の絶縁膜631は、半導体基板61の基板主面61sを覆う絶縁膜である。最下層の絶縁膜631は、絶縁層63の絶縁下面63rを形成する絶縁膜であってよい。最上層の絶縁膜635は、絶縁層63の絶縁上面63sを形成する絶縁膜であってよい。
【0063】
絶縁膜631~635は、たとえば、SiO2(酸化シリコン)を含む材料により形成されていてよい。絶縁膜631~635は、たとえば層間絶縁膜である。絶縁膜631~635の厚さは、0.5μm以上3μm以下であってよい。一例では、絶縁膜631~635の厚さは1μmであってよい。絶縁膜631~635は、それぞれ複数の絶縁膜により構成されていてよい。一例では、絶縁膜631~635は、それぞれSiNを含む材料により形成された第1絶縁膜と、SiO2を含む材料により形成された第2絶縁膜とを含んでいてよい。
【0064】
(トランス、第1,第2コイル)
第1絶縁体62は、トランス30を構成する第1コイル31と第2コイル32とを含む。第1コイル31および第2コイル32は、平面視で、渦巻き状に形成されている。第1コイル31は、「第1導電層」に相当する。第2コイル32は、「第2導電層」に相当する。
【0065】
第1コイル31は、絶縁膜635の上に形成されている。第1コイル31は、絶縁層63の絶縁上面63sに設けられているといえる。第1コイル31は、絶縁膜634の上に形成されていてもよい。この場合、第1コイル31は、絶縁層63の絶縁上面63s寄りに設けられているといえる。
【0066】
第2コイル32は、絶縁膜631の上に形成されている。第2コイル32は、絶縁膜632により覆われている。第2コイル32は、絶縁層63内に設けられているといえる。第2コイル32は、絶縁層63の絶縁下面63r寄りに配置されているといえる。
図4に示されるように、第2コイル32は、Z方向から視て、第1コイル31と重なるように配置されている。第2コイル32は、Z方向において第1コイル31と対向している。
【0067】
図4に示されるように、第1コイル31は、内側端部311と外側端部312とを含む。第1コイル31は、2つの第3電極531,532と電気的に接続されている。2つの第3電極53は、第1パッドに相当する。
図6に示されるように、第3電極531,532は、絶縁膜635の上に形成されている。第3電極531は、第1コイル31の内側に配置されている。第3電極531は、第1内側パッドに相当する。第3電極532は、第1コイル31の外側に配置されている。第3電極532は、第1外側パッドに相当する。第1コイル31の内側端部311は第3電極531と電気的に接続されている。第1コイル31の外側端部312は、第3電極532と電気的に接続されている。
【0068】
図6に示されるように、第2コイル32は、第1半導体基板61に形成された第1回路10と電気的に接続されている。第2コイル32は、内側端部321と外側端部322とを含む。第2コイル32の内側端部321および外側端部322は、絶縁膜631を貫通する貫通配線571,572により半導体基板61に形成された第1回路10と電気的に接続されている。また、内側端部321または外側端部322は、第1回路10の第1グランドGND1と電気的に接続されている。一例では、第2コイル32の外側端部322は、第1回路10の第1グランドGND1と電気的に接続されている。第1グランドGND1は、一例では、半導体基板61のグランド電位であってよく、第1回路チップ50が搭載された第1ダイパッド911の電位であってよい。
【0069】
(第1キャパシタ)
図4から
図6に示されるように、第1絶縁体62は、第1キャパシタ40を含む。第1キャパシタ40は、第1電極層41および第2電極層42を含む。第1電極層41は、絶縁膜635の上に形成されている。第1電極層41は、絶縁層63の絶縁上面63sに設けられているといえる。第1電極層41は、絶縁膜634の上に形成されていてもよい。この場合、第1電極層41は、絶縁層63の絶縁上面63s寄りに設けられているといえる。
【0070】
第2電極層42は、絶縁膜631の上に形成されている。第2電極層42は、絶縁膜632により覆われている。第2電極層42は、絶縁層63内に設けられているといえる。第2電極層42は、絶縁層63の絶縁下面63r寄りに配置されているといえる。
図4に示されるように、第2電極層42は、Z方向から視て、第1電極層41と重なるように配置されている。第2電極層42は、Z方向において第1電極層41と対向している。
【0071】
図5に示されるように、第1実施形態において、第1コイル31および第1電極層41の双方は、絶縁膜635の上に形成されている。第1電極層41は、Z方向における第1コイル31の位置と同じ位置に配置されている。第2コイル32および第2電極層42の双方は、絶縁膜631の上に形成されている。第2電極層42は、Z方向における第2コイル32の位置と同じ位置に配置されている。したがって、Z方向において、第1コイル31と第2コイル32との間の距離D1は、第1電極層41と第2電極層42との間の距離D2と等しい。
【0072】
第1電極層41と第2電極層42とが重なる領域の面積は、第1コイル31と第2コイル32とが重なる領域の面積よりも大きい。第1電極層41と第2電極層42とは、第1キャパシタを構成する。互いに対向する第1コイル31と第2コイル32との間には、寄生キャパシタ33が形成される。そして、第1キャパシタ40の容量は、寄生キャパシタ33の容量、つまり第1コイル31と第2コイル32との間の容量よりも大きい。
【0073】
図4に示されるように、第1電極層41は、Z方向から視て、X方向に延びる第1辺411および第2辺412と、Y方向に延びる第3辺413および第4辺414を含む。第1電極層41の第1辺411は、第1回路チップ50のチップ側面501寄りの辺である。第1電極層41の第2辺412は、第1回路チップ50のチップ側面502寄りの辺である。第1電極層41の第3辺413は、第1回路チップ50のチップ側面503寄りの辺である。第1電極層41の第4辺414は、第1回路チップ50のチップ側面504寄りの辺である。
【0074】
第1電極層41は、第1辺411から、第1電極層41の内側に向けて窪む凹部415を含む。凹部415は、第1電極層41の第1辺411から第1電極層41の第2辺412に向けて形成されている。第1コイル31は、第1電極層41の凹部415内に配置されている。凹部415に配置された第1コイル31は、第1電極層41に囲まれているといえる。凹部415には、第1コイル31が接続された第3電極532が配置されている。第1コイル31の内側には、第3電極531が配置されている。したがって、第3電極531,532は、第1電極層41の凹部415に配置されているといえる。また、第3電極531,532は、第1電極層41に囲まれているといえる。
【0075】
図4において、第2電極層42は、第1電極層41と重なっている。第2電極層42は、Z方向から視て、X方向に延びる第1辺421および第2辺422と、Y方向に延びる第3辺423および第4辺424を含む。第2電極層42の第1辺421は、第1回路チップ50のチップ側面501寄りの辺である。第2電極層42の第2辺422は、第1回路チップ50のチップ側面502寄りの辺である。第2電極層42の第3辺423は、第1回路チップ50のチップ側面503寄りの辺である。第2電極層42の第4辺424は、第1回路チップ50のチップ側面504寄りの辺である。
【0076】
第2電極層42は、第1辺421から、第2電極層42の内側に向けて窪む凹部425を含む。凹部425は、第2電極層42の第1辺421から第2電極層42の第2辺422に向けて形成されている。第2コイル32は、第2電極層42の凹部425内に配置されている。
図4において、第2コイル32は、第1コイル31と重なっている。凹部425に配置された第2コイル32は、第2電極層42に囲まれているといえる。
【0077】
図5には、第1回路チップ50の第2電極521が示されている。この第2電極521は、
図2、
図4に示される複数の第2電極52のうちの1つである。この第2電極521は、
図2に示される第1リード端子912AとワイヤW1により電気的に接続された電極であり、グランド電極である。第2電極521は、絶縁膜635の上に形成されている。第2電極521は、絶縁層63の絶縁上面63sに設けられているといえる。なお、図示しないが、
図4に示される他の第2電極52および第1電極51は、第2電極521と同様に、絶縁膜631の上に形成されている。
【0078】
第1絶縁体62は、パッシベーション膜64を含んでいてよい。パッシベーション膜64は、絶縁層63の絶縁上面63sを覆うように形成されている。パッシベーション膜64は、絶縁層63を保護する膜であってよい。パッシベーション膜64は、第1回路チップ50の表面保護膜であってよい。パッシベーション膜64は、たとえばSiO2、SiN、SiCN、等を含む材料により形成されていてよい。
【0079】
図4から
図6に示されるように、パッシベーション膜64は、第1電極51、第2電極52、第3電極53の一部を露出する開口641,642,643を有している。
図4では、パッシベーション膜64の開口が一点鎖線にて示されている。これにより、第1電極51、第2電極52は、ワイヤW1を接続するための露出面を有している。第3電極53は、ワイヤW2を接続するための露出面を有している。
【0080】
図4に示されるように、パッシベーション膜64は、第1電極層41の一部を露出する開口644を有している。これにより、第1電極層41は、ワイヤW2を接続するための露出面を有している。この開口644が形成された第1電極層41の部分は、第3電極533(53)として機能する。したがって、第1回路チップ50は、第1電極層41を第2回路チップ70と電気的に接続する第3電極533(53)を含むといえる。また、この開口644により露出された第1電極層41の露出面は、第1電極層41を第2回路チップ70に電気的に接続する第2パッドとして機能する。したがって、第1回路チップ50は、第1電極層41を第2回路チップ70と電気的に接続する第2パッドを含むといえる。
【0081】
図4、
図5に示されるように、複数の第2電極52は、第1回路10の第1グランドGND1に接続された第2電極521を含んでいる。
図5に示されるように、第2電極521は、絶縁層63をZ方向に貫通する貫通配線55により、半導体基板61と電気的に接続されている。貫通配線55は、絶縁膜631~634の上面に形成された層配線と、各絶縁膜631~635を貫通して層配線同士および第2電極521を電気的に接続するビアとを含んでいてよい。貫通配線55は、層配線56により第2電極層42と電気的に接続されている。したがって、第2電極層42は、第2電極521と電気的に接続されている。また、第2電極層42は、半導体基板61と電気的に接続されている。半導体基板61は、第1回路10のグランドGND1と電気的に接続されている。したがって、第2電極層42は、第1回路10のグランドGND1と電気的に接続されている。なお、図示しないが、第1半導体基板61に形成された第1回路10は、同様の貫通配線によって、
図4に示される第1電極51,第2電極52と電気的に接続されてよい。
【0082】
図2、
図3に示されるように、第2回路チップ70は、第1回路チップ50の複数の第3電極53と電気的に接続される複数の第3電極73を含む。
第1回路チップ50の複数の第3電極53は、第3電極531、第3電極532、および第3電極533を含む。
図3では、第3電極531と第3電極532とが1つの電極として示されている。第2回路チップ70の複数の第3電極73は、第1回路チップ50の第3電極531,532に対応する第3電極731,732と、第1回路チップ50の第3電極533に対応する第3電極733と、を含む。
図3では、第3電極731,732が1つの電極として示されている。第2回路チップ70の第3電極731,732は、ワイヤW2によって第1回路チップ50の第3電極531,532と電気的に接続されている。第2回路チップ70の第3電極733は、ワイヤW2によって第1回路チップ50の第3電極533と電気的に接続されている。第2回路チップ70において、第3電極731,732は第1パッドに相当し、第3電極733は第2パッドに相当する。
【0083】
図3に示されるように、第2回路チップ70の第3電極731,732は、第2回路20と電気的に接続されている。第2回路20の送信回路21(
図1参照)は、第3電極731,732、ワイヤW2、第1回路チップ50の第3電極531,532を通して、第1回路チップ50に含まれる第1コイル31と電気的に接続されている。第2回路20の送信回路21は、第1回路チップ50に含まれる第1コイル31に対して、送信パルス信号を供給する。この送信パルス信号により第1コイル31に流れる電流によって磁束が生じる。第1コイル31により生じる磁束によって、第2コイル32に電流が流れ、第1回路10の受信回路11(
図1参照)は第2コイル32に流れる電流によって、送信回路21からの信号を受信する。
【0084】
第2回路チップ70の第3電極733は、第2回路20のグランドGND2と電気的に接続されている。第2回路20のグランドGND2は、第2半導体基板81と電気的に接続されている。したがって、第2回路チップ70の第3電極733は、第2半導体基板81と電気的に接続されているといえる。第2回路チップ70の第3電極733は、ワイヤW2、第1回路チップ50の第3電極733により第1回路チップ50の第1電極層41と電気的に接続されている。第1電極層41と対向する第2電極層42は、第1回路10のグランドGND1と電気的に接続されている。したがって、第1電極層41と第2電極層42とにより構成される第1キャパシタ40は、第1回路10のグランドGND1と第2回路20のグランドGND2との間に接続されているといえる。また、第2電極層42は、第1半導体基板61と電気的に接続されている。したがって、第1電極層41と第2電極層42とにより構成される第1キャパシタ40は、第1回路チップ50の第1半導体基板61と第2回路チップ70の第2半導体基板81との間に接続されているといえる。
【0085】
(作用)
次に、第1実施形態の信号伝達装置100の作用を説明する。
信号伝達装置100は、第1回路チップ50と、第1回路チップ50と電気的に接続された第2回路チップ70と、を含む。第1回路チップ50の第1絶縁体62は、絶縁層63の絶縁上面63sに設けられた第1コイル31と、絶縁層63内において、第1コイル31よりも絶縁下面63r寄りに配置され、絶縁層63のZ方向において第1コイル31と対向する第2コイル32と、を含む。
【0086】
第1絶縁体62は、絶縁上面63sに設けられた第1電極層41と、絶縁層63内において、第1電極層41よりも絶縁下面63r寄りに配置され、Z方向において第1電極層41と対向する第2電極層42と、を含む。第1電極層41は、Z方向から視て、第2電極層42と重なるように形成され、第1電極層41と第2電極層42とは第1キャパシタを構成しており、第1キャパシタ40の容量は、第1コイル31と第2コイル32との間の容量よりも大きい。
【0087】
信号伝達装置100は、Z方向における第1コイル31と第2コイル32との間の距離D1に応じた絶縁耐圧を有する。第1コイル31と第2コイル32との間の距離は、信号伝達装置100に対する絶縁耐圧要求に応じて設定される。つまり、第1コイル31と第2コイル32とを配置する絶縁層63の厚さは、信号伝達装置100に対する絶縁耐圧要求に応じて設定される。
【0088】
信号伝達装置100は、その用途に応じて、高いサージ耐性が求められることがある。信号伝達装置100は、たとえば製造工程やテスト工程等において、瞬間的に過大な異常電圧が加わることがある。また、信号伝達装置100の試験において、過大な電圧を端子に印加する場合がある。絶縁耐圧の低い信号伝達装置100では、過大な電圧により生じる過電流(サージ電流)によって、第1コイル31と第2コイル32とが短絡する絶縁破壊が生じるおそれがある。絶縁層63の厚さを厚くして第1コイル31と第2コイル32との間の距離D1を大きくすると、絶縁耐圧を高くすることができる分、絶縁層63を厚くするための工数が増加して、信号伝達装置100のコスト増加を招く。
【0089】
第1実施形態の信号伝達装置100は、第1コイル31と第2コイル32との間の容量よりも大きな容量の第1キャパシタ40を含む。この第1キャパシタ40は、信号伝達装置100において、過大な電圧によって生じる過電流(サージ電流)の電荷を吸収する。このため、第1コイル31と第2コイル32とが短絡することに起因する絶縁破壊が生じることを抑制できる。したがって、信号伝達装置100のサージ耐性を向上できる。
【0090】
第1実施形態の信号伝達装置100は、第1キャパシタ40によって、第1コイル31と第2コイル32との間の距離D1を大きくすることなく、サージ耐性を向上できる。したがって、第1実施形態の信号伝達装置100は、絶縁層63の厚さを厚くすることなく、サージ耐性を向上できる。
【0091】
第1キャパシタ40の第1電極層41は、トランス30の第1コイル31とZ方向において同じ位置に形成されている。したがって、第1電極層41は、第1コイル31と同時に形成することができる。また、第1キャパシタ40の第2電極層42は、トランス30の第2コイル32とZ方向において同じ位置に形成されている。したがって、第2電極層42は、第2コイル32と同時に形成することができる。このため、第1回路チップ50における工程の増加を抑制でき、コスト増加を抑制できる。
【0092】
(効果)
以上記述したように、第1実施形態の信号伝達装置100によれば、以下の効果を奏する。
【0093】
(1-1)信号伝達装置100は、第1回路10を含む第1半導体基板61と、第1半導体基板61上に設けられた第1絶縁体62と、を含む第1回路チップ50と、第2回路20を含む第2半導体基板81と、第2半導体基板81上に設けられた第2絶縁体82とを含み、第1回路チップ50と電気的に接続されている第2回路チップ70と、を含む。
【0094】
第1絶縁体62および第2絶縁体82の双方は、絶縁上面63sおよび絶縁下面63rを有する絶縁層63を含む。
第1回路チップ50の第1絶縁体62は、絶縁層63の絶縁上面63sに設けられた第1コイル31と、絶縁層63内において、第1コイル31よりも絶縁下面寄りに配置され、絶縁層63のZ方向において第1コイル31と対向する第2コイル32と、を含む。第1絶縁体62は、絶縁上面63sに設けられた第1電極層41と、絶縁層63内において、第1電極層41よりも絶縁下面63r寄りに配置され、Z方向において第1電極層41と対向する第2電極層42と、を含む。第1電極層41は、Z方向から視て、第2電極層42と重なるように形成され、第1電極層41と第2電極層42とは第1キャパシタを構成しており、第1キャパシタ40の容量は、第1コイル31と第2コイル32との間の容量よりも大きい。
【0095】
この信号伝達装置100の第1キャパシタ40は、過大な電圧によって生じる過電流(サージ電流)の電荷を吸収する。したがって、信号伝達装置100のサージ耐性を向上できる。
【0096】
(1-2)第1実施形態の信号伝達装置100は、第1キャパシタ40によって、第1コイル31と第2コイル32との間の距離D1を大きくすることなく、サージ耐性を向上できる。したがって、第1実施形態の信号伝達装置100は、絶縁層63の厚さを厚くすることなく、サージ耐性を向上できる。
【0097】
(1-3)第1電極層41は、凹部415を有し、この凹部415に第1コイル31が配置されている。第1電極層41は、第1コイル31を囲むように形成されている。したがって、第1電極層41の面積を確保できる。
【0098】
第2電極層42は、凹部425を有し、この凹部425に第2コイル32が配置されている。第2電極層42は、第2コイル32を囲むように形成されている。したがって、第2電極層42の面積を確保できる。
【0099】
第1電極層41と第2電極層42は、Z方向に対向して第1キャパシタ40を構成する。このため、第1キャパシタ40における第1電極層41と第2電極層42との対向面積を確保できる。そして、第1キャパシタ40の容量を確保できる。
【0100】
(1-4)第1キャパシタ40の第1電極層41は、トランス30の第1コイル31とZ方向において同じ位置に形成されている。したがって、第1電極層41は、第1コイル31と同時に形成することができる。また、第1キャパシタ40の第2電極層42は、トランス30の第2コイル32とZ方向において同じ位置に形成されている。したがって、第2電極層42は、第2コイル32と同時に形成することができる。このため、第1回路チップ50における工程の増加を抑制でき、コスト増加を抑制できる。
【0101】
(第1実施形態の変更例)
第1実施形態は例えば以下のように変更できる。第1実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、第1実施形態と共通する部分については、第1実施形態と同一の符号を付してその説明を省略する。
【0102】
図7に示されるように、変更例の第1回路チップ50Aは、第1電極層41および第2電極層42と電気的に絶縁された第3電極層43を含んでいてよい。第3電極層43は、平面視で第1電極層41と重なるように形成されている。また、第3電極層43は、平面視で第2電極層42と重ならないように形成されている。
【0103】
第3電極層43は、第1回路チップ50Aにおいて、電気的にフローティング状態となっている。第3電極層43は、Z方向において、第1電極層41と第2電極層42との間に設けられてよい。第3電極層43は、複数設けられてよい。一例では、第3電極層43は、絶縁膜633の上に形成された電極層431と、絶縁膜634の上に形成された電極層432と、を含んでいてよい。電極層431,432は、複数設けられてよい。第1回路チップ50Aは、Z方向において、複数の第3電極層43(431,432)を含んでいるといえる。
【0104】
第1電極層41、第2電極層42、および第3電極層43は、第1キャパシタ40を構成する。第1キャパシタ40は、第2電極層42と第1電極層41との間のキャパシタ401、電極層431,432と半導体基板61との間のキャパシタ402,403、および電極層431,432と第1電極層41との間のキャパシタ404,405と、を含む。各キャパシタ401~405の容量の合計値は、第1キャパシタ40の容量であって、第1コイル31と第2コイル32との間の容量よりも大きい。したがって、この第1回路チップ50Aを含む信号伝達装置においても、上記した第1実施形態の信号伝達装置100と同様の効果が得られる。
【0105】
第3電極層43は、絶縁膜633の上に形成された電極層431と、絶縁膜634の上に形成された電極層432と、を含む。電極層431,432は、絶縁膜633,634の上面における導電層(金属層)の占有率を、第1実施形態の第1回路チップ50と比べて大きくする。これにより、各絶縁膜631~635に対する占有率を確保できる。
【0106】
図8に示されるように、変更例の第1回路チップ50Bは、第3電極532と第1電極層41とを電気的に接続する接続配線45を含んでいてよい。第3電極532は、第1コイル31の外側端部312が電気的に接続されている。したがって、この第1回路チップ50Bでは、第1コイル31と第2回路チップ70(
図2、
図3参照)とを電気的に接続するワイヤW2と、第1電極層41と第2回路チップ70とを電気的に接続するワイヤW2とが共通化されている。これにより、第1回路チップ50Aと第2回路チップ70とを電気的に接続するワイヤの数を低減できる。
【0107】
図9に示されるように、変更例の信号伝達装置110は、第1回路チップ50Cと第2回路チップ70Cとを含む。変更例の第1回路チップ50Cは、第1コイル31と第2コイル32とから構成されるトランス30を含む。変更例の第2回路チップ70Cは、第1電極層41と第2電極層42とから構成される第1キャパシタ40を含む。第2回路チップ70Cの第2電極層42は「第4電極層」に相当する。第2回路チップ70Cの第1電極層41は「第3電極層」に相当する。このように、第2回路チップ70Cに第1キャパシタ40が含まれる信号伝達装置110においても、上記第1実施形態の信号伝達装置100と同様の効果を奏する。
【0108】
信号伝達装置に含まれるトランスの数は、適宜変更できる。
図10、
図11に示されるように、信号伝達装置120は、第1回路10D、第2回路20D、2つのトランス30A,30Bを含む。トランス30A,30Bは、それぞれ第1コイル31と第2コイル32とを含む。トランス30Aの第1コイル31とトランス30Bの第1コイル31は、コモン側端子が互いに接続されるとともに第2回路20Dと電気的に接続されている。トランス30Aの第2コイル32とトランス30Bの第2コイル32は、コモン側端子が互いに接続されるとともに第1回路10Dと電気的に接続されている。一例では、第2回路20Dの送信回路21は、入力パルス信号に応じて2の送信信号を生成し、2つのトランス30A,30Bを通して第1回路10Dに送信する。
図11に示されるように、第1回路チップ50Dは、トランス30A,30Bを含む。この変更例の信号伝達装置120においても、上記第1実施形態の信号伝達装置100と同様の効果を奏する。
【0109】
図12、
図13に示されるように、信号伝達装置130は、2つのトランス30A,30Bと、2つのキャパシタ40,40Bと、を含む。トランス30A,30Bは、それぞれ第1コイル31と第2コイル32とを含む。トランス30A,30Bの第1コイル31は、第2回路20Eと電気的に接続され、トランス30A,30Bの第2コイル32は、第1回路10Eと電気的に接続されている。第2回路チップ70Eの第1コイル31は「第3導電層」に相当し、第2回路チップ70Eの第2コイル32は「第4導電層」に相当する。2つのキャパシタ40,40Bは、第1回路10Eと第2回路20Eとの間に直列に接続されていてよい。なお、2つのキャパシタ40,40Bは、第1回路10Eと第2回路20Eとの間において、並列に接続されてよい。一例では、トランス30Aとキャパシタ40は第1回路チップ50Eに含まれ、トランス30Bとキャパシタ40Bは第2回路チップ70Eに含まれる。この変更例の信号伝達装置130においても、上記第1実施形態の信号伝達装置100と同様の効果を奏する。
【0110】
(第2実施形態)
(信号伝達装置の概略構成)
図14から
図16を参照して、第2実施形態の信号伝達装置200の概略構成について説明する。
【0111】
第2実施形態の信号伝達装置200は、第1実施形態の信号伝達装置100のトランス30に代えて第2キャパシタ230を含む点が異なる。第2実施形態において、第1実施形態と共通する部分については、第1実施形態と同一の符号を付してその説明を省略する。
【0112】
図14に示されるように、信号伝達装置200は、第1回路210と第2回路220との間に接続された第2キャパシタ230を含む。第1回路210と第2回路220は、第2キャパシタ230を通して信号伝達を可能に構成されている。第2実施形態の信号伝達装置200において、第2キャパシタ230は、第1回路210と第2回路220との間で信号伝達するとともに、第1回路210と第2回路220との間を絶縁する絶縁素子である。第2キャパシタ230は、第1回路210と第2回路220との間にあって、第1回路210と第2回路220との間で信号を伝達する信号伝達用キャパシタである。
【0113】
第2キャパシタ230は、第1電極層231と第2電極層232とを含む。第1電極層231は、第2回路220と電気的に接続され、第2電極層232は第1回路210と電気的に接続されている。
【0114】
図15、
図16に示されるように、信号伝達装置200は、一例では、2つの回路チップ250,270が1パッケージ化された半導体装置である。一例では、回路チップ250は、
図14に示される第2回路220、第2キャパシタ230、第1キャパシタ40、を含んでいてよい。一例では、回路チップ270は、第2回路220を含んでいてよい。信号伝達装置200は、回路チップ250,270以外のチップを含んでいてよい。
【0115】
(回路チップ)
図17、
図18を参照して、第2実施形態の第1回路チップ250の一例について説明する。
【0116】
図17に示されるように、第2キャパシタ230の第1電極層231は、平面視で矩形状に形成されている。第2キャパシタ230の第1電極層231は、第1キャパシタ40の第1電極層41の凹部415に配置されている。第2キャパシタ230の第1電極層231は、第1キャパシタ40の第1電極層41に囲まれているといえる。
【0117】
第2キャパシタ230の第2電極層232は、Z方向において、第2キャパシタ230の第1電極層231と重なっている。第1キャパシタ40の第2電極層42は、Z方向において、第1キャパシタ40の第1電極層41と重なっている。第2キャパシタ230の第2電極層232は、平面視で矩形状に形成されている。第2キャパシタ230の第2電極層232は、第1キャパシタ40の第2電極層42の凹部425に配置されている。第2キャパシタ230の第2電極層232は、第1キャパシタ40の第2電極層42に囲まれているといえる。
【0118】
第2キャパシタ230の第1電極層231および第2電極層232の平面視における形状は、円形、楕円形、長円形、多角形、等の任意に変更することができる。
図18に示されるように、第1絶縁体62は、第2キャパシタ230を構成する第1電極層231と第2電極層232とを含む。第1電極層231は、絶縁膜635の上に形成されている。第1電極層231は、絶縁層63の絶縁上面63sに設けられているといえる。第1電極層231は、絶縁膜634の上に形成されていてもよい。この場合、第1電極層231は、絶縁層63の絶縁上面63s寄りに設けられているといえる。
【0119】
第2電極層232は、絶縁膜631の上に形成されている。第2電極層232は、絶縁膜632により覆われている。第2電極層232は、絶縁層63内に設けられているといえる。第2電極層232は、絶縁層63の絶縁下面63r寄りに配置されているといえる。
図15に示されるように、第2電極層232は、Z方向から視て、第1電極層231と重なるように配置されている。第2電極層232は、Z方向において第1電極層231と対向している。第2キャパシタ230の第2電極層232は、絶縁膜631を貫通する貫通配線573により、第1半導体基板61に形成された第1回路210と電気的に接続されている。
【0120】
図18に示されるように、第2キャパシタ230の第1電極層231および第1キャパシタ40の第1電極層41の双方は、絶縁膜635の上に形成されている。第1キャパシタ40の第1電極層41は、Z方向における第2キャパシタ230の第1電極層231の位置と同じ位置に配置されている。第2キャパシタ230の第2電極層232および第1キャパシタ40の第2電極層42の双方は、絶縁膜631の上に形成されている。第1キャパシタ40の第2電極層42は、Z方向における第2キャパシタ230の第2電極層232の位置と同じ位置に配置されている。したがって、Z方向において、第2キャパシタ230の第1電極層231と第2キャパシタ230の第2電極層232との間の距離D3は、第1キャパシタ40の第1電極層41と第1キャパシタ40の第2電極層42との間の距離D2と等しい。
【0121】
第1キャパシタ40の第1電極層41と第1キャパシタ40の第2電極層42とが重なる領域の面積は、第2キャパシタ230の第1電極層231と第2キャパシタ230の第2電極層232とが重なる領域の面積よりも大きい。第1キャパシタ40の第1電極層41と第1キャパシタ40の第2電極層42とは、第1キャパシタを構成する。第1キャパシタ40の容量は、第2キャパシタ230の第1電極層231と第2キャパシタ230の第2電極層232との間の容量よりも大きい。
【0122】
図17、
図18に示されるように、パッシベーション膜64は、第2キャパシタ230の第1電極層231の一部を露出する開口645を有している。これにより、第2キャパシタ230の第1電極層231は、ワイヤW2を接続するための露出面を有している。この開口645が形成された第2キャパシタ230の第1電極層231の部分は、第3電極53として機能する。したがって、第1回路チップ250は、第2キャパシタ230の第1電極層231を第2回路チップ70と電気的に接続する第3電極53を含むといえる。また、この開口645により露出された第2キャパシタ230の第1電極層231の露出面は、第2キャパシタ230の第1電極層231を第2回路チップ70に電気的に接続する第1パッドとして機能する。したがって、第1回路チップ250は、第2キャパシタ230の第1電極層231を第2回路チップ70と電気的に接続する第1パッドを含むといえる。
【0123】
(効果)
以上記述したように、第2実施形態の信号伝達装置200は、第1実施形態の信号伝達装置100と同様の効果を奏する。
【0124】
(変更例)
上記実施形態は例えば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
【0125】
・
・第1実施形態の信号伝達装置100において、第1キャパシタ40の容量が第1コイル31と第2コイル32との間の容量よりも大きければよく、第1コイル31と第2コイル32との間の距離D1と、第1電極層41と第2電極層42との間の距離D2とが相違していてもよい。たとえば、
図5、
図6において、第1電極層41は、絶縁膜634の上に配置されていてもよい。また、第2電極層42は、絶縁膜632の上に配置されていてもよい。
【0126】
同様に、第2実施形態の信号伝達装置200において、第1キャパシタ40の容量が信号伝達用の第2キャパシタ230の容量よりも大きければよく、第2キャパシタ230の第1電極層231と第2電極層232との間の距離D3と、第1キャパシタ40の第1電極層41と第2電極層42との間の距離D2とが相違していてもよい。
【0127】
・平面視における第1コイル31と第2コイル32の形状は任意であってよい。たとえば、第1コイル31および第2コイル32は、X方向の長さがY方向の長さに対して大きい長円形の渦巻き状に形成されていてよい。また、第1コイル31および第2コイル32は、楕円形、多角形、等の任意の形状であってよい。
【0128】
・平面視における第1電極層41および第2電極層42の形状は任意であってよい。
・第2実施形態において、第2キャパシタ230の第1電極層231および第2電極層232は、円形、長円形、楕円、多角形、等の任意の形状であってよい。
【0129】
・
図5、
図6に示される第1実施形態の第1回路チップ50において、第1絶縁体62の絶縁層63を構成する絶縁膜631~635の数は、適宜変更されてよい。
本開示で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」との双方の意味を含む。したがって、「第1層が第2層上に形成される」という表現は、或る実施形態では第1層が第2層に接触して第2層上に直接配置され得るが、他の実施形態では第1層が第2層に接触することなく第2層の上方に配置され得ることが意図される。すなわち、「~上に」という用語は、第1層と第2層との間に他の層が形成される構造を排除しない。
【0130】
本開示で使用されるZ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造(たとえば、
図1に示される構造)は、本明細書で説明されるZ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。たとえば、X軸方向が鉛直方向であってもよく、またはY軸方向が鉛直方向であってもよい。
【0131】
(付記)
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0132】
(付記1)
第1回路(10)を含む第1半導体基板(61)と、前記第1半導体基板(61)上に設けられた第1絶縁体(62)と、を含む第1回路チップ(50)と、
第2回路(20)を含む第2半導体基板(81)と、前記第2半導体基板(81)上に設けられた第2絶縁体(82)とを含み、前記第1回路チップ(50)と電気的に接続されている第2回路チップ(70)と、
を含み、
前記第1絶縁体(62)および前記第2絶縁体(82)の双方は、絶縁上面(63s,83s)および絶縁下面(63r,83r)を有する絶縁層(63,83)を含み、
前記第1絶縁体(62)は、
前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1導電層(31,231)と、
前記絶縁層内において、前記第1導電層(31,231)よりも前記絶縁下面寄りに配置され、前記絶縁層の厚さ方向において前記第1導電層(31,231)と対向する第2導電層(32,232)と、
を含み、
前記第1絶縁体(62)および前記第2絶縁体(82)の少なくとも一方は、
前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第1電極層(41)と、
前記絶縁層内において、前記第1電極層(41)よりも前記絶縁下面寄りに配置され、前記厚さ方向において前記第1電極層(41)と対向する第2電極層(42)と、
を含み、
前記第1電極層(41)は、前記厚さ方向から視て、前記第2電極層(42)の少なくとも一部と重なるように形成され、
前記第1電極層(41)と前記第2電極層(42)とは第1キャパシタ(40)を構成しており、前記第1キャパシタ(40)の容量は、前記第1導電層(31,231)と前記第2導電層(32,232)との間の容量よりも大きい、
信号伝達装置。
【0133】
(付記2)
前記第1電極層(41)および前記第2電極層(42)は、前記第1絶縁体(62)に設けられ、前記第1絶縁体(62)において、前記厚さ方向から視て前記第1導電層(31,231)および前記第2導電層(32,232)と重ならない位置に設けられている、
付記1に記載の信号伝達装置。
【0134】
(付記3)
前記第2電極層(42)は、前記第1半導体基板(61)と電気的に接続され、
前記第1電極層(41)は、前記第2回路チップ(70)と電気的に接続されている、
付記1または付記2に記載の信号伝達装置。
【0135】
(付記4)
前記第1電極層(41)と前記第2電極層(42)とが重なる領域の面積は、前記第1導電層(31,231)と前記第2導電層(32,232)とが重なる領域の面積よりも大きい、
付記1から付記3のいずれか1つに記載の信号伝達装置。
【0136】
(付記5)
前記第1電極層(41)は、前記第1導電層(31,231)よりも大きく形成されている、
付記1から付記4のいずれか1つに記載の信号伝達装置。
【0137】
(付記6)
前記第1電極層(41)は、前記厚さ方向から視て、前記第2回路チップ(70)に向かう第1辺から前記第1電極層(41)の内側に向かって窪む凹部(415)を含み、
前記第1導電層(31,231)は、前記凹部(415)内に配置されており、前記第1電極層(41)に囲まれている、
付記1から付記5のいずれか1つに記載の信号伝達装置。
【0138】
(付記7)
前記厚さ方向から視て、前記第1電極層(41)と重なり、且つ前記第2電極層(42)と重ならないように配置されたフローティング状態の第3電極層(43)を含み、
前記厚さ方向において、前記第3電極層(43)は、前記第1電極層(41)と前記第2電極層(42)との間に配置され、
前記第1電極層(41)と前記第3電極層(43)とは第2キャパシタを構成しており、前記第3電極層(43)と前記第1半導体基板(61)とは第3キャパシタを構成しており、
前記第1キャパシタ(40)、前記第2キャパシタ、および前記第3キャパシタの容量の合計値は、前記第1導電層(31,231)と前記第2導電層(32,232)との間の容量よりも大きい、
付記1から付記6のいずれか1つに記載の信号伝達装置。
【0139】
(付記8)
前記厚さ方向において、前記第1電極層(41)と前記第2電極層(42)との間に複数の前記第3電極層(43)が設けられ、
複数の前記第3電極層(43)は、前記厚さ方向から視て互いに重ならないように配置され、且つ前記厚さ方向において互いに異なる位置に配置されている、
付記7に記載の信号伝達装置。
【0140】
(付記9)
前記第1導電層(31,231)は、前記第2回路(20)と電気的に接続され、
前記第2導電層(32,232)は、前記第1回路(10)と電気的に接続されている、
付記1から付記8のいずれか1つに記載の信号伝達装置。
【0141】
(付記10)
前記第1電極層(41)および前記第2電極層(42)は、前記第1絶縁体(62)に設けられ、
前記第2電極層(42)は、前記第1半導体基板(61)と電気的に接続され、
前記第1電極層(41)は、前記第2半導体基板(81)と電気的に接続されている、
付記1から付記9のいずれか1つに記載の信号伝達装置。
【0142】
(付記11)
前記第1電極層(41)および前記第2電極層(42)は、前記第1絶縁体(62)と前記第2絶縁体(82)との双方に設けられ、
前記第1絶縁体(62)の前記第2電極層(42)は、前記第1半導体基板(61)と電気的に接続され、
前記第1絶縁体(62)の前記第1電極層(41)は、前記第2半導体基板(81)と電気的に接続され、
前記第2絶縁体(82)の前記第1電極板は、前記第1半導体基板(61)と電気的に接続され、
前記第2絶縁体(82)の前記第2電極板は、前記第2半導体基板(81)と電気的に接続されている、
付記1から付記9のいずれか1つに記載の信号伝達装置。
【0143】
(付記12)
前記第1電極層(41)および前記第2電極層(42)は、前記第1絶縁体(62)と前記第2絶縁体(82)との双方に設けられ、
前記第1絶縁体(62)の前記第2電極層(42)は、前記第1半導体基板(61)と電気的に接続され、
前記第1絶縁体(62)の前記第1電極層(41)は、前記第2絶縁体(82)の前記第1電極板と電気的に接続され、
前記第2絶縁体(82)の前記第2電極板は、前記第2半導体基板(81)と電気的に接続されている、
付記1から付記9のいずれか1つに記載の信号伝達装置。
【0144】
(付記13)
前記第1導電層(31,231)は、前記厚さ方向から視て渦巻状に形成された第1コイルであり、
前記第2導電層(32,232)は、前記厚さ方向から視て渦巻状に形成された第2コイルであり、
前記第1コイルおよび前記第2コイルは、絶縁トランス(40)を構成する、
付記1から付記12のいずれか1つに記載の信号伝達装置。
【0145】
(付記14)
前記第1コイルの内側端部と電気的に接続された第1内側パッド(531)と、
前記第1コイルの外側端部と電気的に接続された第1外側パッド(531)と、
前記第1電極層(41)の一部に設定された第2パッド(533)と、
を含む、
付記13に記載の信号伝達装置。
【0146】
(付記15)
前記第1コイルの内側端部と電気的に接続された第1内側パッド(531)と、
前記第1コイルの外側端部と電気的に接続された第1外側パッド(532)と、
を含み、
前記第1電極層(41)は、前記第1外側パッド(532)と電気的に接続されている、
付記13に記載の信号伝達装置。
【0147】
(付記16)
前記第1導電層(31,231)および前記第2導電層(32,232)は、前記厚さ方向と直交する方向に延びる電極層であり、
前記電極層である前記第1導電層(31,231)および前記第2導電層(32,232)はキャパシタを構成する、
付記1から付記12のいずれか1つに記載の信号伝達装置。
【0148】
(付記17)
前記第1導電層(31,231)の一部に設定された第1パッド(53)と、
前記第1電極層(41)の一部に設定された第2パッド(533)と、
を含む、付記16に記載の信号伝達装置。
【0149】
(付記18)
前記第1回路チップ(50)が搭載された第1ダイパッド(911)と、
前記第2回路チップ(70)が搭載され、前記第1ダイパッド(911)と離隔して配置された第2ダイパッド(921)と、
を含む、付記1から付記17のいずれか1つに記載の信号伝達装置。
【0150】
(付記19)
前記第1回路チップ(50)および前記第2回路チップ(70)の双方を封止する封止樹脂(930)を含む、
付記1から付記18のいずれか1つに記載の信号伝達装置。
【0151】
(付記20)
前記第1回路チップ(50)が接続され、前記封止樹脂(930)から露出する第1リード(912)と、
前記第2回路チップ(70)が接続され、前記封止樹脂(930)から露出する第2リード(922)と、
を含む、付記19に記載の信号伝達装置。
【0152】
(付記21)
前記第1導電層(31,231)と前記第2導電層(32,232)との間の絶縁耐圧は250Vrms以上2500Vrms以下である、
付記1から付記20のいずれか1つに記載の信号伝達装置。
【0153】
(付記22)
前記絶縁層の厚さは、2μm以上4μm以下である、
付記1から付記21のいずれか1つに記載の信号伝達装置。
【0154】
(付記23)
前記絶縁層は、SiO2を含む材料により形成されている、
付記1から付記22のいずれか1つに記載の信号伝達装置。
【0155】
(付記24)
前記第2電極層(42)は、アルミニウムを含む材料により形成されている、
付記1から付記23のいずれか1つに記載の信号伝達装置。
【0156】
(付記25)
前記第1電極層(41)は、銅またはアルミニウムを含む材料により形成されている、
付記1から付記24のいずれか1つに記載の信号伝達装置。
【0157】
(付記26)
前記第1導電層(31,231)は、銅またはアルミニウムを含む材料により形成されている、
前記第2導電層(32,232)は、アルミニウムを含む材料により形成されている、
付記1から付記15のいずれか1つに記載の信号伝達装置。
【0158】
(付記27)
前記第1回路(10)と前記第2回路(20)は、前記第1導電層(31,231)および前記第2導電層(32,232)によって信号を伝達するように構成されている、
付記1から付記26のいずれか1つに記載の信号伝達装置。
【0159】
(付記28)
前記第2絶縁体(82)は、
前記絶縁上面または前記絶縁層内の前記絶縁上面寄りに設けられた第3導電層(31)と、
前記絶縁層内において、前記第3導電層(31)よりも前記絶縁下面寄りに配置され、前記厚さ方向において前記第3導電層(31)と対向する第4導電層(32)と、
を含む、
付記1から付記17のいずれか1つに記載の信号伝達装置。
【0160】
(付記29)
前記第1電極層(41)および前記第2電極層(42)の双方は、前記第2絶縁体(82)に設けられており、
前記第3導電層(31)および前記第4導電層(2)は、前記厚さ方向から視て、前記第1電極層(41)および前記第2電極層(42)と重ならない位置に配置されている、
付記28に記載の信号伝達装置。
【0161】
(付記30)
前記第3導電層は、前記第1回路(10)と電気的に接続され、
前記第4導電層は、前記第2回路(20)と電気的に接続されている、
付記28または付記29に記載の信号伝達装置。
【0162】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0163】
10,10D,10E 第1回路
20,20D,20E 第2回路
30,30A,30B トランス
31 第1コイル
32 第2コイル
33 寄生キャパシタ
40 第1キャパシタ
40B キャパシタ
41 第1電極層
42 第2電極層
43 第3電極層
45 接続配線
50,50A~50E 第1回路チップ
61 第1半導体基板
62 第1絶縁体
63 絶縁層
63r 絶縁下面
63s 絶縁上面
64 パッシベーション膜
70,70C,70E 第2回路チップ
81 第2半導体基板
82 第2絶縁体
83 絶縁層
83r 絶縁下面
83s 絶縁上面
100,110,120,130 信号伝達装置
200 信号伝達装置
210 第1回路
220 第2回路
230 第2キャパシタ
231 第1電極層
232 第2電極層
250 第1回路チップ
270 第2回路チップ
415,425 凹部
431,432 電極層
631~635 絶縁膜
641~645 開口
910 支持部材
910 第1支持部材
911 第1ダイパッド
912,912A 第1リード端子
920 支持部材
920 第2支持部材
921 第2ダイパッド
922,922A 第2リード端子
930 封止樹脂
D1~D3 距離
GND1 第1グランド
GND2 第2グランド
SD 導電性接合材
V1 第1電圧
V2 第2電圧
W1~W3 ワイヤ