特開 2024-173688 コンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024173688

(43)【公開日】2024-12-12

(54)【発明の名称】コンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法

(51)【国際特許分類】

   G06F 9/445 20180101AFI20241205BHJP

   G06F 11/30 20060101ALI20241205BHJP

   G06F 11/34 20060101ALI20241205BHJP

【ＦＩ】

G06F9/445

G06F11/30 140D

G06F11/34 119

G06F11/34 176

【審査請求】有

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2024066582

(22)【出願日】2024-04-17

(31)【優先権主張番号】112120586

(32)【優先日】2023-06-01

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】515358838

【氏名又は名称】ペガトロン コーポレイション

(74)【代理人】

【識別番号】100107364

【弁理士】

【氏名又は名称】斉藤 達也

(72)【発明者】

【氏名】ディー－ルン サイ

(72)【発明者】

【氏名】ザン－ユー ジャン

【テーマコード（参考）】

5B042

5B376

【Ｆターム（参考）】

5B042JJ22

5B042JJ36

5B042KK07

5B042KK14

5B376AE21

5B376AE54

5B376AE61

(57)【要約】

【課題】本発明はコンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法である。
【解決手段】方法は、コンピュータシステムの起動時に、第１タイマーによって計時を行うステップと、第１所定の時間内に第１段階確認信号を受信したか否かを判断するステップと、第１段階確認信号を受信した場合、第１タイマーを停止させて第２タイマーによって計時を行うステップと、第２所定の時間内に第２段階確認信号を受信したか否かを判断するステップと、第２段階確認信号を受信した場合、第２タイマーを停止させるステップと、第１所定の時間内に第１段階確認信号を受信しなかった場合、或いは第２所定の時間内に第２段階確認信号を受信しなかった場合、汎用入出力モジュールの入力ピンを低レベルとするステップと、低レベルに応じてデバッグ情報を出力するステップと、を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

汎用入出力（Ｇｅｎｅｒａｌ－ｐｕｒｐｏｓｅ ｉｎｐｕｔ／ｏｕｔｐｕｔ，ＧＰＩＯ）モジュール、ファームウェア制御モジュール、基本入出力システム、第１タイマー及び第２タイマーを含むコンピュータシステムに用いられるコンピュータシステムのデバッグ情報の処理方法であって、前記方法は、
前記コンピュータシステムの起動時に、前記第１タイマーによって計時を行うステップと、
前記ファームウェア制御モジュールによって、第１所定の時間内に第１段階確認信号を受信したか否かを判断するステップと、
前記第１段階確認信号を受信した場合、前記ファームウェア制御モジュールによって前記第１タイマーを停止させて前記第２タイマーによって計時を行うステップと、
前記ファームウェア制御モジュールによって、第２所定の時間内に第２段階確認信号を受信したか否かを判断するステップと、
前記第２段階確認信号を受信した場合、前記ファームウェア制御モジュールによって前記第２タイマーを停止させるステップと、
前記第１所定の時間内に前記第１段階確認信号を受信しなかった場合、或いは前記第２所定の時間内に前記第２段階確認信号を受信しなかった場合、前記ファームウェア制御モジュールによって前記汎用入出力モジュールの入力ピンを低レベルとするステップと、
前記基本入出力システムに低レベルに応じてデバッグ情報を出力させるステップと、を含む、コンピュータシステムのデバッグ情報の処理方法。

【請求項2】

前記第１タイマーが前記第１所定の時間に達した場合、或いは前記第２タイマーが前記第２所定の時間に達した場合、前記ファームウェア制御モジュールによって前記コンピュータシステムを再起動するように制御するステップをさらに含む、
請求項１に記載のコンピュータシステムのデバッグ情報の処理方法。

【請求項3】

前記第１所定の時間内に前記第１段階確認信号を受信した場合、或いは前記第２所定の時間内に前記第２段階確認信号を受信した場合、起動プロセスを実行し続けるステップをさらに含む、
請求項１又は２に記載のコンピュータシステムのデバッグ情報の処理方法。

【請求項4】

インテリジェント・プラットフォーム・マネジメント・インターフェース（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｌａｔｆｏｒｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ，ＩＰＭＩ）コマンドの実行によって、前記汎用入出力モジュールの前記入力ピンを低レベルに制御するステップをさらに含む、
請求項１に記載のコンピュータシステムのデバッグ情報の処理方法。

【請求項5】

前記デバッグ情報が前記汎用入出力モジュール、又は、前記ファームウェア制御モジュールのＳＯＬ（Ｓｅｒｉａｌ－ｏｖｅｒ－ＬＡＮ）を介して出力されるように制御するステップをさらに含む、
請求項１に記載のコンピュータシステムのデバッグ情報の処理方法。

【請求項6】

入力ピン及び出力ピンを含む汎用入出力モジュールと、
前記汎用入出力モジュールの前記出力ピンに電気的に接続されるファームウェア制御モジュールと、
前記汎用入出力モジュールの前記入力ピンに電気的に接続され、デバッグ情報を出力可能な基本入出力システムと、
前記ファームウェア制御モジュールに電気的に接続され、第１所定の時間を設定するための第１タイマーと、
前記ファームウェア制御モジュールに電気的に接続され、第２所定の時間を設定するための第２タイマーと、を含み、
前記コンピュータシステムの起動時に、前記第１タイマーによって計時を行い、前記ファームウェア制御モジュールが前記第１所定の時間内に第１段階確認信号を受信したことを検知した場合、前記第１タイマーを停止させて前記第２タイマーによって計時を行い、前記ファームウェア制御モジュールが前記第１タイマーが前記第１所定の時間に達したことを検知した場合、前記汎用入出力モジュールの前記入力ピンを低レベルに制御し、前記第２所定の時間内に第２段階確認信号を受信した場合、前記ファームウェア制御モジュールが前記第２タイマーを停止させ、前記ファームウェア制御モジュールが前記第２タイマーが前記第２所定の時間に達したことを検知した場合、前記汎用入出力モジュールの前記入力ピンを低レベルに制御し、前記基本入出力システムが、前記入力ピンの状態が低レベルである時に応じて、前記デバッグ情報を出力する、コンピュータシステム。

【請求項7】

前記第１タイマーが前記第１所定の時間に達した場合、或いは前記第２タイマーが前記第２所定の時間に達した場合、前記ファームウェア制御モジュールは前記コンピュータシステムを再起動するように制御する、
請求項６に記載のコンピュータシステム。

【請求項8】

前記ファームウェア制御モジュールは、前記第１所定の時間内に前記第１段階確認信号を受信した場合、或いは前記第２所定の時間内に前記第２段階確認信号を受信した場合、起動プロセスを実行し続ける、
請求項６に記載のコンピュータシステム。

【請求項9】

さらに、インテリジェント・プラットフォーム・マネジメント・インターフェースコマンドの実行によって、前記汎用入出力モジュールの前記入力ピンを低レベルに制御する、
請求項６に記載のコンピュータシステム。

【請求項10】

前記デバッグ情報は前記汎用入出力モジュール、又は、前記ファームウェア制御モジュールのＳＯＬを介して出力される、
請求項６に記載のコンピュータシステム。

【請求項11】

前記ファームウェア制御モジュールは、ベースボード管理コントローラ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ，ＢＭＣ）、システム入出力（Ｓｙｓｔｅｍ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ，ＳＩＯ）チップ、プログラマブル複合的論理デバイス（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ，ＣＰＬＤ）又はフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）である、
請求項６に記載のコンピュータシステム。

【請求項12】

前記第１タイマーはＦＲＢ－３（Ｆａｕｌｔ Ｒｅｓｉｌｉｅｎｔ Ｂｏｏｔ ３）モジュールであり、前記第２タイマーはＦＲＢ－２（Ｆａｕｌｔ Ｒｅｓｉｌｉｅｎｔ Ｂｏｏｔ ２）モジュールである、
請求項６に記載のコンピュータシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法、特にデバッグ情報を自動的に出力できるコンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法に関する。

【背景技術】

【0002】

現在、科学技術の日進月歩に伴い、新たなコンピュータシステムのハードウエア又はファームウェアが絶えずに開発されている。しかしながら、コンピュータシステムの開発段階において、コンピュータシステムは起動が未完成のままに起動のある段階に止まる場合がある。従来技術において、コンピュータシステムが正常に起動できなかった場合、何の出力情報もなく、フリーズしたおおよその区間しか知ることができないので、どの駆動素子において、いかなる状況が発生したかを把握して詳細にリストアップすることができない。したがって、従来技術において、コンピュータシステムが起動できなかった場合、通常、システムのシリアルポート（Ｓｅｒｉａｌ ｐｏｒｔ）によって情報デバッグ（Ｄｅｂｕｇ）モードをエクスポート可能なバージョンの基本入出力システム（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ，ＢＩＯＳ）をシステムの開発者にあらためて生成させて、機器にあらためて書き込んで、さらに、システムシリアルポート又はベースボード管理コントローラ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ，ＢＭＣ）のＳＯＬ（Ｓｅｒｉａｌ－ｏｖｅｒ－ＬＡＮ）によって詳細なシリアルポート情報をあらためてエクスポートする必要がある。基本入出力システム自体がデバッグモードを実行可能なファームウェアをすでに備えている場合であっても、システムの開発者は、自ら基本入出力システムのメニューからシリアルポートによるデバッグ情報の出力を開始するように選択してから、はじめてデバッグ情報を得ることができる。また、基本入出力システム自体はデバッグモードをオンにするファームウェアをすでに有している場合、システムの開発者がインテリジェント・プラットフォーム・マネジメント・インターフェース（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｌａｔｆｏｒｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ，ＩＰＭＩ）のコマンドによって基本入出力システムにおけるシリアルポートによるデバッグ情報の出力を開始してから、はじめてデバッグ情報を得ることができる。

【0003】

したがって、システムの開発者は、コンピュータシステムの起動に問題があるとき、詳細な情報をリアルタイムに集めることができないだけでなく、逆に、手動で新たなバージョンの基本入出力システムをあらためて作成するか、或いは、手動で基本入出力システムのメニュー若しくはＩＰＭＩ指令の入力により、基本入出力システムにおけるシリアルポートによるデバッグ情報の出力を開始しなければならない。システムの開発者にとって、時間とコストが余分に多くかかる。また、以上のように基本入出力システムをあらためて作成する動作によって、フリーズの真の原因を見いだせなくなる可能性もある。

【0004】

そのため、従来技術の欠如を解決するように、新たなコンピュータシステム及びそのコンピュータシステムのデバッグ情報の処理方法を発明する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、起動に失敗する時にデバッグ情報を自動的に出力できることを特徴とする、コンピュータシステムのデバッグ情報の処理方法を提供することを主な目的とする。

【0006】

本発明は、上記方法が適用されたコンピュータシステムを提供することを別の主な目的とする。

【課題を解決するための手段】

【0007】

上記した目的を達成するために、本発明に係るコンピュータシステムのデバッグ情報の処理方法はコンピュータシステムに用いられる。コンピュータシステムは、汎用入出力モジュール、ファームウェア制御モジュール、基本入出力システム、第１タイマー及び第２タイマーを含む。方法は、コンピュータシステムの起動時に、第１タイマーによって計時を行うステップと、ファームウェア制御モジュールによって第１所定の時間内に第１段階確認信号を受信したか否かを判断するステップと、第１段階確認信号を受信した場合、ファームウェア制御モジュールによって第１タイマーを停止させて第２タイマーによって計時を行うステップと、ファームウェア制御モジュールによって第２所定の時間内に第２段階確認信号を受信したか否かを判断するステップと、第２段階確認信号を受信した場合、ファームウェア制御モジュールによって第２タイマーを停止させるステップと、第１所定の時間内に第１段階確認信号を受信しなかった場合、或いは第２所定の時間内に第２段階確認信号を受信しなかった場合、ファームウェア制御モジュールによって汎用入出力モジュールの入力ピンを低レベルとするステップと、基本入出力システムに低レベルに応じてデバッグ情報を出力させるステップと、を含む。

【0008】

本発明に係るコンピュータシステムは、汎用入出力モジュール、ファームウェア制御モジュール、基本入出力システム、第１タイマー及び第２タイマーを含む。汎用入出力モジュールは入力ピン及び出力ピンを含む。ファームウェア制御モジュールは汎用入出力モジュールの出力ピンに電気的に接続される。基本入出力システムは汎用入出力モジュールの入力ピンに電気的に接続され、デバッグ情報を出力できる。第１タイマーはファームウェア制御モジュールに電気的に接続され、第１所定の時間を設定するためのものである。第２タイマーはファームウェア制御モジュールに電気的に接続され、第２所定の時間を設定するためのものである。コンピュータシステムの起動時に、第１タイマーによって計時を行う。ファームウェア制御モジュールは第１所定の時間内に第１段階確認信号を受信したことを検知した場合、第１タイマーを停止させて、第２タイマーによって計時を行う。ファームウェア制御モジュールは第１タイマーが該第１所定の時間に達したことを検知した場合、汎用入出力モジュールの入力ピンを低レベルに制御する。第２所定の時間内に第２段階確認信号を受信した場合、ファームウェア制御モジュールは第２タイマーを停止させる。ファームウェア制御モジュールは第２タイマーが第２所定の時間に達したことを検知した場合、汎用入出力モジュールの入力ピンを低レベルに制御する。基本入出力システムは入力ピンの状態が低レベルである時に応じて、デバッグ情報を出力する。

【図面の簡単な説明】

【0009】

【図1】本発明に係るコンピュータシステムの構成の模式図である。

【図2】本発明に係るコンピュータシステムのデバッグ情報の処理方法のフローチャートである。

【発明を実施するための形態】

【0010】

審査委員に本発明の技術内容をさらに理解させるように、好適かつ具体的な実施例を挙げて、以下のように説明する。

【0011】

以下、まず本発明に係るコンピュータシステムの構成模式図である図１を参照する。

【0012】

本発明に係るコンピュータシステム１は、開発者がシステムコンピュータシステム１の起動失敗における情報を容易に把握できるような、卓上型コンピュータ、サーボコンピュータなどのあらゆる開発設計中のシステムである。コンピュータシステム１は、汎用入出力（Ｇｅｎｅｒａｌ－ｐｕｒｐｏｓｅ ｉｎｐｕｔ／ｏｕｔｐｕｔ，ＧＰＩＯ）モジュール１０、ファームウェア制御モジュール２０、基本入出力システム（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ，ＢＩＯＳ）３０、第１タイマー４１及び第２タイマー４２を含む。汎用入出力モジュール１０は入力ピン１１及び出力ピン１２を含む。ファームウェア制御モジュール２０は、ベースボード管理コントローラ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ，ＢＭＣ）、システム入出力（Ｓｙｓｔｅｍ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ，ＳＩＯ）チップ、プログラマブル複合的論理デバイス（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ，ＣＰＬＤ）又はフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）であってもよいが、本発明はこれらに限定されるものではない。ファームウェア制御モジュール２０は、コンピュータシステム１の起動時に必要なプロセスを実行するように、該汎用入出力モジュール１０の該出力ピン１２に電気的に接続される。基本入出力システム３０は、該汎用入出力モジュール１０の該入力ピン１１に電気的に接続され、同様にコンピュータシステム１の起動時に必要なプロセスを実行するためのものであり、基本入出力システム３０の作動が終わってからはじめて作業システムなどのソフトウェアが動作し始める。また、本発明の一実施例において、基本入出力システム３０は、コンピュータシステム１が起動に失敗したタイミング、フリーズしたブロックなどのデバッグ（Ｄｅｂｕｇ）情報を記録可能であり、また、記録されたデバッグ情報を出力可能である。

【0013】

第１タイマー４１及び第２タイマー４２は該ファームウェア制御モジュール２０に電気的に接続される。第１タイマー４１は、コンピュータシステム１が起動する第１段階の計時機能として、第１所定の時間を設定するためのものである。この第１段階は、コンピュータシステム１が起動し始めてから基本入出力システム３０が作動し始めるまでの段階で、例えばチップ群とメモリの初期化や、データ転送などのプロセスであってもよい。第２タイマー４２は、コンピュータシステム１が起動する第２段階の計時機能として、第２所定の時間を設定するためのものである。この第２段階は、コンピュータシステム１の基本入出力システム３０が作動する段階であってもよい。該第１タイマー４１はＦＲＢ－３（Ｆａｕｌｔ Ｒｅｓｉｌｉｅｎｔ Ｂｏｏｔ ３）モジュールであってもよく、該第２タイマー４２はＦＲＢ－２（Ｆａｕｌｔ Ｒｅｓｉｌｉｅｎｔ Ｂｏｏｔ ２）モジュールであってもよく、かつ、第１所定の時間は１分間であっもてよく、第２所定の時間は６分間であってもよい。しかし、本発明はこれらの数値に限定されるものではない。なお、コンピュータシステム１の起動時にＦＲＢ－３モジュール又はＦＲＢ－２モジュールを利用して計時を行うことで起動の失敗を予防する技術はすでに本発明の属する技術の分野における通常の知識を有する者にとって周知の技術であるため、ここでその原理について繰り返して述べない。

【0014】

該コンピュータシステム１が起動してから、基本入出力システム３０が作動し始めるまでの段階において、この時、ファームウェア制御モジュール２０は計時するように第１タイマー４１を制御する。コンピュータシステム１が正常に起動してから基本入出力システム３０が作動し始める場合、基本入出力システム３０は第１段階確認信号を出力する。したがって、該第１所定の時間内において、ファームウェア制御モジュール２０は汎用入出力モジュール１０の出力ピン１２を介して基本入出力システム３０の第１段階確認信号を受信した場合、コンピュータシステム１の第１段階起動が完成したと確認できる。よって、ファームウェア制御モジュール２０は該第１タイマー４１を停止させ、計時するように第２タイマー４２を制御する。しかしながら、該ファームウェア制御モジュール２０は該第１タイマー４１が該第１所定の時間に達しても第１段階確認信号を受信しなかったことを検知した場合、コンピュータシステム１は第１段階起動の過程においてエラーによって起動に失敗したと確認できるので、ファームウェア制御モジュール２０は該汎用入出力モジュール１０の該入力ピン１１を低レベルに制御する。基本入出力システム３０は、入力ピン１１が低レベルであることを把握した場合、この低レベルに応じてデバッグ情報をシステムの開発者に自動的に出力する。また、ファームウェア制御モジュール２０もコンピュータシステム１を再起動させる。上記のデバッグ情報は該汎用入出力モジュール１０を介して直接に出力されてもよく、ファームウェア制御モジュール２０のＳＯＬ（Ｓｅｒｉａｌ－ｏｖｅｒ－ＬＡＮ）によって出力されてもよく、本発明はこれに限定されるものではない。

【0015】

また、基本入出力システム３０が起動プロセスを実行し終わると、基本入出力システム３０は第２段階確認信号を出力する。よって、ファームウェア制御モジュール２０は該第２所定の時間内に、汎用入出力モジュール１０の出力ピン１２を介して基本入出力システム３０からの第２段階確認信号を受信した場合、ファームウェア制御モジュール２０は該第２タイマー４２を停止させる。これは基本入出力システム３０における起動プロセスフローがすでに順調に完成したことを意味する。ファームウェア制御モジュール２０は該第２タイマー４２が該第２所定の時間に達しても基本入出力システム３０からの第２段階確認信号を受信しなかったことを検知した場合、基本入出力システム３０が第２段階起動の過程においてエラーによって起動に失敗したと確認できる。ファームウェア制御モジュール２０は、該汎用入出力モジュール１０の該入力ピン１１を低レベルに制御し、該基本入出力システム３０に該入力ピン１１の状態に応じて該デバッグ情報を出力させるとともに、再起動するように該コンピュータシステム１を制御する。

【0016】

一方、システムの開発者は、インテリジェント・プラットフォーム・マネジメント・インターフェース（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｌａｔｆｏｒｍ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ，ＩＰＭＩ）によってコマンドを出してもよい。ファームウェア制御モジュール２０は、インテリジェント・プラットフォーム・マネジメント・インターフェースコマンドの実行によって、該汎用入出力モジュール１０の該入力ピン１１を低レベルに制御する。基本入出力システム３０は該入力ピン１１の状態に応じて該デバッグ情報を出力してもよい。

【0017】

なお、コンピュータシステム１が有するそれぞれのモジュールはハードウエア装置、ファームウェアとハードウエアとを組み合わせた装置などの形態で構成されてもよいが、本発明は上記の形態に限定されない。そのほか、本実施形態においては、本発明の好適な実施例のみが例示されており、説明の繰り返しを回避するために、全ての可能な変更と組み合わせが詳細に記載されていない。しかしながら、本発明の属する技術の分野における通常の知識を有する者であれば、上記したそれぞれのモジュール又は素子はいずれも必要なものではないことを理解できるはずである。そして、本発明を実施するために、他の具体的な従来のモジュール又は素子が含まれてもよい。それぞれのモジュール又は素子はいずれも必要に応じて省略又は補正可能であり、かつ任意の２つのモジュールの間に必ずしも他のモジュールや素子が存在しないとは限らない。

【0018】

次に、本発明に係るコンピュータシステムのデバッグ情報の処理方法のフローチャートである図２を参照する。なお、以下、コンピュータシステム１を例として本発明に係るコンピュータシステムのデバッグ情報の処理方法について説明するが、本発明に係るコンピュータシステムのデバッグ情報の処理方法は、上記と同じ構造のコンピュータシステム１に用いられることに限定されない。

【0019】

まず、該コンピュータシステムの起動時に、該第１タイマーによって計時を行うステップ２０１を行う。

【0020】

はじめに、コンピュータシステム１による第１段階の起動時に、ファームウェア制御モジュール２０は、計時するように第１タイマー４１を制御する。この第１タイマー４１は第１所定の時間が設定される。

【0021】

次に、該第１所定の時間内に第１段階確認信号を受信したか否かを判断するステップ２０２を行う。

【0022】

次に、ファームウェア制御モジュール２０は、該第１所定の時間内に基本入出力システム３０の第１段階確認信号を受信したか否かを判断する。

【0023】

第１段階確認信号を受信した場合、コンピュータシステム１の第１段階起動が完成したことを意味し、該第１タイマーを停止させて該第２タイマーによって計時を行うステップ２０３を行う。

【0024】

この時、コンピュータシステム１の第１段階起動が完成したと確認できるので、ファームウェア制御モジュール２０は該第１タイマー４１を停止させ、計時するように第２タイマー４２を制御する。この第２タイマー４２は第２所定の時間が設定される。

【0025】

ステップ２０２において、第１所定の時間内に第１段階確認信号を受信しなかった場合、該汎用入出力モジュールの該入力ピンを低レベルとするステップ２０４を行う。

【0026】

該ファームウェア制御モジュール２０は、該第１タイマー４１が該第１所定の時間に達しても基本入出力システム３０の第１段階確認信号を受信しなかったことを検知した場合、コンピュータシステム１に第１段階起動の過程においてエラーがあったと確認できるので、該汎用入出力モジュール１０の該入力ピン１１を低レベルに制御する。

【0027】

続いて、該基本入出力システムにデバッグ情報を出力させるステップ２０５を行う。

【0028】

基本入出力システム３０は、入力ピン１１が低レベルであることを把握した場合、デバッグ情報をシステムの開発者に自動的に出力する。

【0029】

そして、コンピュータシステムを再起動させるステップ２０６を行う。

【0030】

そして、ファームウェア制御モジュール２０はコンピュータシステム１を再起動させ、つまりステップ２０１に戻る。

【0031】

また、ステップ２０３の後に、ファームウェア制御モジュール２０は、該第２所定の時間内に第２段階確認信号を受信したか否かを判断するステップ２０７を行う。

【0032】

この時、ファームウェア制御モジュール２０は、該第２所定の時間内に基本入出力システム３０からの第２段階確認信号を受信したか否かを判断する。

【0033】

第２段階確認信号を受信した場合、該第２タイマーを停止させるステップ２０８を行う。

【0034】

これは、コンピュータシステム１の第２段階起動、すなわち基本入出力システム３０の起動プロセスフローがすでに順調に完成して第２段階確認信号を送信したことを意味するので、ファームウェア制御モジュール２０はこの時に該第２タイマー４２を停止させる。

【0035】

ステップ２０７において、ファームウェア制御モジュール２０が第２所定の時間内に第２段階確認信号を受信しなかった場合、基本入出力システム３０の起動プロセスフローにエラーがあったことを意味する。ファームウェア制御モジュール２０は、該汎用入出力モジュールの該入力ピンを低レベルとするステップ２０４と、該基本入出力システムにデバッグ情報を出力させるステップ２０５と、コンピュータシステムを再起動させるステップ２０６とを実行する。

【0036】

また、ステップ２０４の前に、ファームウェア制御モジュール２０はシステムの開発者が出したインテリジェント・プラットフォーム・マネジメント・インターフェースのコマンドによって、該汎用入出力モジュール１０の該入力ピン１１を低レベルに制御してもよい。

【0037】

なお、本発明に係るコンピュータシステムのデバッグ情報の処理方法は上記のステップ手順に限定されず、本発明の目的を達成できる限り、上記のステップ手順は変更されてもよい。

【0038】

これにより、本発明に係るコンピュータシステム１は起動に成功しなかった時にデバッグデータを自動的に取得でき、システムの開発者によるコマンドの追加を必要とせず、従来技術の欠如を効果的に解決することができる。

【0039】

なお、上記の実施形態においては、本発明の好適な実施例のみが例示されており、説明の繰り返しを回避するために、全ての可能な変更と組み合わせが詳細に記載されていない。しかしながら、本発明の属する技術の分野における通常の知識を有する者であれば、上記したそれぞれのモジュール又は素子はいずれも必要なものではないことを理解できるはずである。そして、本発明を実施するために、他の具体的な従来のモジュール又は素子が含まれてもよい。それぞれのモジュール又は素子はいずれも必要に応じて省略又は補正可能であり、かつ任意の２つのモジュールの間に必ずしも他のモジュールや素子が存在しないとは限らない。本発明の基本構成から逸脱していないものであれば、いずれも本特許によって主張する権利範囲に属すべきであるので、特許請求の範囲を基準とすべきである。

【図1】

【図2】