特開2024-174047IP Force 特許公報全文掲載

技術分野

この発明は、半導体装置

要約特許出願時に添付された[要約書]

【課題】ゲートパッド領域でアバランシェ電流の集中をなくして、ゲートパッド領域の信頼性を向上できる半導体装置を提供する。
【解決手段】半導体装置は、活性部40とゲートパッド部50とを有する第1導電型の半導体基板1と、第1導電型の第1半導体層2と、第2導電型の第2半導体層6と、を有する。活性部40は、第1導電型の第1半導体領域7と、第1トレンチ16aと、ゲート絶縁膜9と、第1ゲート電極10と、層間絶縁膜11と、第2導電型の第2半導体領域3と、を備える。ゲートパッド部50は、第2トレンチ16bと、絶縁膜9bと、第2ゲート電極10bと、第2導電型の第4半導体領域3bと、ゲート電極パッド14と、を備える。ゲート電極パッド14と半導体基板1との間には、多結晶シリコン膜が設けられる。
【選択図】図2

発明が解決しようとする課題[発明の詳細な説明]から抜粋

図16は、従来の炭化珪素半導体装置のゲートパッド領域の第1の構造を示す断面図である。また、図17は、従来の炭化珪素半導体装置のゲートパッド領域の第2の構造を示す断面図である。ゲートパッド領域150では、活性領域140と同様に、n+型炭化珪素基板101のおもて面上に、n-型炭化珪素エピタキシャル層102およびp型炭化珪素エピタキシャル層106が設けられている。p型炭化珪素エピタキシャル層106上に層間絶縁膜111を介して、ゲート電極パッド114が設けられている。図17のように、層間絶縁膜111中にゲート電極配線115が設けられてもよい。n+型炭化珪素基板101の裏面には裏面電極113が設けられている。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、活性部とゲートパッド部とを含む半導体装置であって、第1導電型の第1半導体層と、前記第1半導体層のおもて面上に選択的に設けられた第2導電型の第2半導体層と、を備える。前記活性部は、前記第2半導体層の表面に設けられたソース電極と、前記ソース電極の下部に設けられ、第1方向に延在する第1ト・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる半導体装置によれば、ゲートパッド領域でアバランシェ電流の集中をなくして、ゲートパッド領域の信頼性を向上できるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態1にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。
【図2】 実施の形態1にかかる炭化珪素半導体装置のゲートパッド領域の第1の構造を示す断面図である。
【図3】 実施の形態1にかかる炭化珪素半導体装置のゲートパッド領域の第2の構造を示す断面図である。
【図4】 実施の形態1にかかる炭化珪素半導体装置のゲートパッド領域の第3の構造を示す断面図である。
【図5】 実施の形態1にかかる炭化珪素半導体装置のゲートパッド領域の第4の構造を示す断面図である。
【図6】 実施の形態1にかかる炭化珪素半導体装置のゲートパッド領域の第5の構造を示す断面図である。
【図7】 実施の形態1にかかる炭化珪素半導体装置の構造を示す上面図である。
【図8】 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その1)。
【図9】 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その2)。
【図10】 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その3)。
【図11】 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その4)。
【図12】 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その5)。
【図13】 実施の形態2にかかる炭化珪素半導体装置の活性領域とゲートパッド領域の構造を示す断面図である。
【図14】 実施の形態2にかかる炭化珪素半導体装置の構造を示す上面図である。
【図15】 従来の炭化珪素半導体装置の活性領域の構造を示す断面図である。
【図16】 従来の炭化珪素半導体装置のゲートパッド領域の第1の構造を示す断面図である。
【図17】 従来の炭化珪素半導体装置のゲートパッド領域の第2の構造を示す断面図である。

選択図 図2出願人が指定した本件の代表的な図

1、101 n+型炭化珪素基板 2、102 n-型炭化珪素エピタキシャル層 2a 下部n-型炭化珪素エピタキシャル層 2b 上部n-型炭化珪素エピタキシャル層 3、3b、103 第1p+型ベース領域 4、4b、104 第2p+型ベース領域 5、105 n型高濃度領域 6、106 p型炭化珪素エピタキシャル層 7、107 n+型ソース領域 8、108 p+型コンタクト領域 9、9b、109 ゲート絶縁膜 10、10b、110 ゲート電極 11、111 層間絶縁膜 12、112 ソース電極 13、113 裏面電極 14、114 ゲート電極パッド 15、115 ゲート電極配線 16a、16b、116 トレンチ 40 140 活性領域 50 150 ゲートパッド領域 70、170 トレンチ型MOSFET

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります