知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024174095
(43)【公開日】2024-12-13
(54)【発明の名称】タッチセンサ
(51)【国際特許分類】
G09F 9/30 20060101AFI20241206BHJP
G06F 3/041 20060101ALI20241206BHJP
G09F 9/00 20060101ALI20241206BHJP
H10K 59/40 20230101ALI20241206BHJP
H10K 59/131 20230101ALI20241206BHJP
H10K 50/822 20230101ALI20241206BHJP
H10K 50/81 20230101ALI20241206BHJP
【ＦＩ】
G09F9/30 338
G06F3/041
G09F9/00 366A
H10K59/40
H10K59/131
H10K50/822
H10K50/81
【審査請求】有
【請求項の数】2
【出願形態】ＯＬ
(21)【出願番号】P 2024169922
(22)【出願日】2024-09-30
(62)【分割の表示】P 2022505867の分割
【原出願日】2021-02-17
(31)【優先権主張番号】62/988,708
(32)【優先日】2020-03-12
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】000139403
【氏名又は名称】株式会社ワコム
(74)【代理人】
【識別番号】110004277
【氏名又は名称】弁理士法人そらおと
(72)【発明者】
【氏名】門脇 淳
(57)【要約】
【課題】垂直方向寄生キャパシタンスそれ自体を低減できるタッチセンサを提供する。
【解決手段】本発明によるタッチセンサは、マトリクス状に配置された複数の画素のそれぞれに対応して設けられた複数の画素電極、及び、前記複数の画素に共通に設けられた共通電極を有するディスプレイパネルと、指及びペンの少なくとも一方の位置を検出するためのタッチパネルと、が垂直方向に重畳して配置された構造を有するタッチセンサであって、前記共通電極は、第１の方向に見て前記マトリクスの１列おきに、第２の方向に並べて配置された複数のＨ型の穴を有し、前記複数のＨ型の穴はそれぞれ、前記第２の方向に隣接する２つの前記画素の間の領域と、該２つの前記画素の前記第１の方向の両側の領域とを用いて形成されており、前記第１の方向に隣接する２つの前記Ｈ型の穴の列では、１つの前記画素の分、前記Ｈ型の穴の位置がずれている、タッチセンサである。
【選択図】図１４
【解決手段】本発明によるタッチセンサは、マトリクス状に配置された複数の画素のそれぞれに対応して設けられた複数の画素電極、及び、前記複数の画素に共通に設けられた共通電極を有するディスプレイパネルと、指及びペンの少なくとも一方の位置を検出するためのタッチパネルと、が垂直方向に重畳して配置された構造を有するタッチセンサであって、前記共通電極は、第１の方向に見て前記マトリクスの１列おきに、第２の方向に並べて配置された複数のＨ型の穴を有し、前記複数のＨ型の穴はそれぞれ、前記第２の方向に隣接する２つの前記画素の間の領域と、該２つの前記画素の前記第１の方向の両側の領域とを用いて形成されており、前記第１の方向に隣接する２つの前記Ｈ型の穴の列では、１つの前記画素の分、前記Ｈ型の穴の位置がずれている、タッチセンサである。
【選択図】図１４
【特許請求の範囲】
【請求項1】
第１の方向及び前記第１の方向に直交する第２の方向に沿ってマトリクス状に配置された複数の画素のそれぞれに対応して設けられた複数の画素電極、及び、前記複数の画素に共通に設けられた共通電極を有するディスプレイパネルと、
指及びペンの少なくとも一方の位置を検出するためのタッチパネルと、
が垂直方向に重畳して配置された構造を有するタッチセンサであって、
前記共通電極は、前記第１の方向に見て前記マトリクスの１列おきに、前記第２の方向に並べて配置された複数のＨ型の穴を有し、
前記複数のＨ型の穴はそれぞれ、前記第２の方向に隣接する２つの前記画素の間の領域と、該２つの前記画素の前記第１の方向の両側の領域とを用いて形成されており、
前記第１の方向に隣接する２つの前記Ｈ型の穴の列では、１つの前記画素の分、前記Ｈ型の穴の位置がずれている、
タッチセンサ。
指及びペンの少なくとも一方の位置を検出するためのタッチパネルと、
が垂直方向に重畳して配置された構造を有するタッチセンサであって、
前記共通電極は、前記第１の方向に見て前記マトリクスの１列おきに、前記第２の方向に並べて配置された複数のＨ型の穴を有し、
前記複数のＨ型の穴はそれぞれ、前記第２の方向に隣接する２つの前記画素の間の領域と、該２つの前記画素の前記第１の方向の両側の領域とを用いて形成されており、
前記第１の方向に隣接する２つの前記Ｈ型の穴の列では、１つの前記画素の分、前記Ｈ型の穴の位置がずれている、
タッチセンサ。
【請求項2】
前記共通電極は、１以上の電源配線によって定電圧電源に接続され、
前記複数のＨ型の穴は、前記１以上の電源配線のいずれとも電気的に接続されない部分が前記共通電極内に発生しないように形成される、
請求項１に記載のタッチセンサ。
前記複数のＨ型の穴は、前記１以上の電源配線のいずれとも電気的に接続されない部分が前記共通電極内に発生しないように形成される、
請求項１に記載のタッチセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイパネルとタッチパネルとが垂直方向に重畳して配置された構造のタッチセンサに関する。
【背景技術】
【0002】
指又はペンの位置を検出するためのタッチパネルをディスプレイパネル上に配置してなる構造のタッチセンサが知られている。この種のタッチセンサのうち、ディスプレイパネルとタッチパネルが一体形成されているものは「オンセル型」と呼ばれ、ディスプレイパネルとタッチパネルが別々に形成されているものは「アウトセル型」と呼ばれる。以下では、これら「オンセル型」及び「アウトセル型」をまとめて、単に「タッチセンサ」と称する。
【0003】
タッチセンサにおいては、タッチパネル内のセンサ電極間に生ずる寄生キャパシタンスとは別に、タッチパネルとディスプレイパネルの間にも寄生キャパシタンスが生ずる。以下、後者の寄生キャパシタンスを「垂直方向寄生キャパシタンス」と称する。コンピュータからディスプレイパネルに供給されるディスプレイ駆動信号は、この垂直方向寄生キャパシタンスを介してタッチパネルにも到達する。こうしてタッチパネルに到達したディスプレイ駆動信号は、タッチパネルの動作に対するノイズとなり、指やペンの検出精度を低下させる。
【0004】
特許文献１，２には、このような検出精度の低下を防止するための技術が開示されている。具体的に説明すると、特許文献１には、画像データの内容及び各画素電極の極性に応じて複数の画素電極の駆動方法を変更するというディスプレイ側の処理により、上記ノイズを低減する技術が開示されている。特許文献２には、垂直方向寄生キャパシタンスに相当する量の電荷をタッチセンサのチャージアンプに与えることにより、上記ノイズの影響を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０１９／０８７３３２号公報
【特許文献2】特開２０１１－２２２０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記特許文献１，２に記載の技術によれば、ノイズは低減できるものの、垂直方向寄生キャパシタンス自体を低減できるわけではない。できる限りディスプレイの影響を受けずに指又はペンの位置を検出できるようにするためには、垂直方向寄生キャパシタンス自体を低減することが好ましい。
【0007】
したがって、本発明の目的の一つは、垂直方向寄生キャパシタンスそれ自体を低減できるタッチセンサを提供することにある。
【課題を解決するための手段】
【0008】
本発明によるタッチセンサは、複数の画素のそれぞれに対応して設けられた複数の画素電極、及び、前記複数の画素に共通に設けられた共通電極を有するディスプレイパネルと、指及びペンの少なくとも一方の位置を検出するためのタッチパネルと、が垂直方向に重畳して配置された構造を有するタッチセンサであって、前記共通電極は、該共通電極の面積を削減する導体面積抑制部を有する、タッチセンサである。
【発明の効果】
【0009】
本発明によれば、垂直方向キャパシタンスの一方の電極の大部分を構成する共通電極の面積を削減できるので、垂直方向寄生キャパシタンスそれ自体を低減することが可能になる。
【図面の簡単な説明】
【0010】
【図1】本発明の第１の実施の形態によるタッチセンサ２を含む電子機器１の構成を示す図である。
【図3】個々のＯＬＥＤセルＰＸの回路構成を示す図である。
【図6】本発明の第１の実施の形態の第１の変形例による共通電極３２の平面構成を示す図である。
【図8】本発明の第１の実施の形態の第２の変形例による共通電極３２の平面構成を示す図である。
【図9】本発明の第１の実施の形態の第３の変形例による共通電極３２の平面構成を示す図である。
【図10】本発明の第１の実施の形態の第４の変形例による共通電極３２の平面構成を示す図である。
【図11】本発明の第２の実施の形態によるタッチセンサ２に含まれる共通電極３２の平面構成を示す図である。
【図13】本発明の第２の実施の第１の変形例による共通電極３２の平面構成を示す図である。
【図14】本発明の第２の実施の第２の変形例による共通電極３２の平面構成を示す図である。
【発明を実施するための形態】
【0011】
以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。
【0012】
図１は、本実施の形態によるタッチセンサ２を含む電子機器１の構成を示す図である。同図においては、タッチセンサ２の部分のみ、パネル構造を示す垂直方向の断面図となっている。電子機器１は例えばタブレット端末、スマートフォン、ノート型パソコンのような個人用の情報機器であり、タッチセンサ２の他に、ホストプロセッサ５０、メモリ５１、及びセンサコントローラ５２を有して構成される。
【0013】
ホストプロセッサ５０は、電子機器１の中央処理装置である。また、メモリ５１は任意のデータを記憶可能に構成された記憶装置であり、ＤＲＡＭ(Dynamic Random Access Memory)などの主記憶装置と、ハードディスクなどの補助記憶装置とを含んで構成される。ホストプロセッサ５０は、メモリ５１内に記憶されるプログラムを読み出して実行することにより、電子機器１のオペレーティングシステムや描画アプリケーションを含む各種のアプリケーションを実行可能に構成される。メモリ５１は、ホストプロセッサ５０のワークメモリとして機能するとともに、ホストプロセッサ５０により生成されたデータを記憶する役割も有する。
【0014】
センサコントローラ５２は、タッチパネル６を用いて、後述するタッチ面２ａ上における指及びペンの位置を検出する集積回路である。センサコントローラ５２が行う処理の詳細については、後述する。指及びペンの位置の具体的な検出方式は特に限定されないが、例えば、指の位置検出は静電容量方式によって実行され、ペンの検出はアクティブ静電方式又は電磁誘導方式によって実行される。以下では、指の位置検出を静電容量方式により、ペンの位置検出をアクティブ静電方式によりそれぞれ実行することを前提として説明を続ける。
【0015】
タッチセンサ２は上述したオンセル型に類別されるタッチセンサであり、ディスプレイパネル４とタッチパネル６とが一体的に形成された構造を有している。より具体的には、図１に示すように、ガラス基板３（ボトムグラス）、ディスプレイパネル４、ガラス基板５（トップグラス）、タッチパネル６、偏光板７、空気ギャップ８、及びガラス基板９（ウインドウグラス）がこの順で積層されてなる構造を有している。このうちガラス基板９の表面は、ユーザが指やペンを摺動させるタッチ面２ａを構成する。以下でタッチセンサ２の上側というときはタッチ面２ａ側を指し、タッチセンサ２の下側というときはタッチ面２ａの反対側（ガラス基板３の表面）を指す。
【0016】
ディスプレイパネル４はガラス基板３上に配置された有機ＥＬディスプレイであり、それぞれが１つの画素（サブピクセル）を構成する複数のＯＬＥＤ(Organic Light Emitting Diode)セルをマトリクス状に配置してなる構造を有している。ディスプレイパネル４の構造については、後ほどより詳しく説明する。ディスプレイパネル４は、ホストプロセッサ５０から供給されるディスプレイ駆動信号に基づいて各ＯＬＥＤセルを個別に駆動することにより、ホストプロセッサ５０が生成した画像を表示する役割を果たす。
【0017】
タッチパネル６は、指及びペンの少なくとも一方の位置を検出するためのセンサであり、ディスプレイパネル４の上面（より具体的には、後述する共通電極３２の上面）にガラス基板５を介して配置される。ガラス基板５は、所定の誘電率εを有する厚みｄ２の透明な絶縁体である。厚みｄ２の具体的な値は、例えば数十μｍより小さい値となる。
【0018】
タッチパネル６内には、それぞれセンサコントローラ５２に接続された複数のセンサ電極（図示せず）が配置される。これら複数のセンサ電極には、長方形であるタッチパネル６の一辺に平行に延在し、かつ等間隔に配置された複数の第１の線状導体（図示せず）と、それぞれ上記一辺と直交する方向に延在し、等間隔に配置された複数の第２の線状導体（図示せず）とが含まれる。第１及び第２の線状導体はいずれも、酸化インジウムスズ（ＩＴＯ）などの透明な導体によって構成される。
【0019】
センサコントローラ５２は、タッチパネル６に含まれる複数のセンサ電極を用いてペンと双方向の通信を行うことにより、ペンの位置を検出するとともに、ペンが送信したデータを受信する処理を行う。また、センサコントローラ５２は、複数の第１の線状導体のそれぞれに対して指検出用信号を供給し、それを複数の第２の線状導体のそれぞれで受信することにより、指の位置を検出する処理を行う。センサコントローラ５２は、こうして検出したペン又は指の位置、及び、ペンから受信したデータを、逐次ホストプロセッサ５０に供給する。ホストプロセッサ５０は、こうして供給された位置及びデータに基づいて画像を生成し、生成した画像を表示させるためのディスプレイ駆動信号をディスプレイパネル４に供給する処理を行う。ホストプロセッサ５０が生成する画像には、指又はペンの位置に対応する位置に表示されたカーソルや、指又はペンの位置の軌跡を示すストロークデータなどが含まれる。
【0020】
偏光板７は、ディスプレイパネル４の屋外視認性を改善するためのもので、タッチパネル６の上面に配置される。ガラス基板９は平坦かつ透明な絶縁体であり、偏光板７上に空気ギャップ８を介して配置される。空気ギャップ８に代えて、又は、空気ギャップ８とともに樹脂層を用いてもよい。タッチパネル６とタッチ面２ａとの間の距離ｄ１は、これら偏光板７、空気ギャップ８、及びガラス基板９の厚みの合計値となる。距離ｄ１が大きいほど、タッチパネル６に含まれる複数のセンサ電極と指又はペンとの間の距離が長くなり、センサコントローラ５２による位置検出の精度が悪化するので、距離ｄ１はできるだけ小さくすることが好ましい。
【0021】
ここで、センサコントローラ５２による位置検出の精度には、距離ｄ１の他、上述したガラス基板５の厚みｄ２も影響する。すなわち、タッチパネル６には、上述した垂直方向寄生キャパシタンス（タッチパネル６とディスプレイパネル４の間に生ずる寄生キャパシタンス）を介して、ディスプレイパネル４から漏れ出たディスプレイ駆動信号が到達する。タッチパネル６に到達したディスプレイ駆動信号は、センサコントローラ５２とペンとの間で送受信される信号や上述した指検出用信号にノイズとして重畳するので、できるだけタッチパネル６に到達するディスプレイ駆動信号の強度を小さくすることが好ましく、そのためには、厚みｄ２を大きくして垂直方向寄生キャパシタンスを小さくすることが好ましい。ただし、タッチセンサ２の低背化やディスプレイパネル４の視認性の観点からは厚みｄ２を小さくすることが好ましく、現実の厚みｄ２はむしろ縮小傾向にある。厚みｄ２が小さくなると上述した距離ｄ１が相対的に大きくなり、結果として、センサコントローラ５２による位置検出の精度が悪化するので、厚みｄ２を大きくする以外の方法で、垂直方向寄生キャパシタンスを小さくする技術が求められている。
【0022】
本発明は、ディスプレイパネル４内の構造を工夫することにより、厚みｄ２を大きくする以外の方法で、垂直方向寄生キャパシタンスの低減を実現するものである。以下、図２～図５を参照しながら、厚みｄ２によらず垂直方向寄生キャパシタンスの低減を実現するディスプレイパネル４の構造について、具体的に説明する。
【0023】
図２は、ディスプレイパネル４の平面図である。同図に示すように、ディスプレイパネル４は、複数のＯＬＥＤセルＰＸ（画素）が図示したｘ方向及びｙ方向に沿ってマトリクス状に配置された構成を有している。なお、図２に示す各ＯＬＥＤセルＰＸの領域（長方形の領域）は、発光の範囲を表している。
【0024】
図２及び後掲の各図において「Ｒ」と記したＯＬＥＤセルＰＸは赤色に発光するように構成されたＯＬＥＤセルＰＸであり、「Ｇ」と記したＯＬＥＤセルＰＸは緑色に発光するように構成されたＯＬＥＤセルＰＸであり、「Ｂ」と記したＯＬＥＤセルＰＸは青色に発光するように構成されたＯＬＥＤセルＰＸである。図２に示すように、ｘ方向においては、左から順に「Ｒ」「Ｇ」「Ｂ」に対応する３つのＯＬＥＤセルＰＸのセットが繰り返し配置される。また、ｙ方向においては、同色のＯＬＥＤセルＰＸが繰り返し配置される。
【0025】
また、ディスプレイパネル４は、複数のゲート線ＧＬ、複数のソース線ＳＬ、及び、複数の電源線ＶＬを有して構成される。各ゲート線ＧＬは、ｘ方向に並ぶ複数のＯＬＥＤセルＰＸに共通に設けられ、対応する各ＯＬＥＤセルＰＸに接続される。また、各ソース線ＳＬ及び各電源線ＶＬはそれぞれ、ｙ方向に並ぶ複数のＯＬＥＤセルＰＸに共通に設けられ、対応する各ＯＬＥＤセルＰＸに接続される。
【0026】
図３は、個々のＯＬＥＤセルＰＸの回路構成を示す図である。同図に示すように、ＯＬＥＤセルＰＸは、スイッチングトランジスタＴｓと、駆動トランジスタＴｄと、有機発光ダイオードＥＬと、キャパシタＣとを有して構成される。このうちスイッチングトランジスタＴｓのゲートは対応するゲート線ＧＬに接続され、ソースは対応するソース線ＳＬに接続される。また、駆動トランジスタＴｄのソースは、対応する電源線ＶＬに接続される。スイッチングトランジスタＴｓのドレインは、駆動トランジスタＴｄのゲートに接続される。駆動トランジスタＴｄのゲートは、キャパシタＣを介して、自身のソースにも接続される。有機発光ダイオードＥＬのアノードは駆動トランジスタＴｄのドレインに接続され、カソードは接地される。
【0027】
ＯＬＥＤセルＰＸの駆動は、マトリクスの行単位で行われる。具体的に説明すると、ホストプロセッサ５０はまず、表示対象の画像に基づいてｘ方向に並ぶ一連のＯＬＥＤセルＰＸそれぞれの発光強度を決定し、決定した発光強度に応じた電位を各ソース線ＳＬに与える。次に、対応するゲート線ＧＬを活性化することにより、対応する一連のＯＬＥＤセルＰＸのスイッチングトランジスタＴｓをオンにする。これにより、対応するソース線ＳＬの電位が駆動トランジスタＴｄのゲートに供給され、駆動トランジスタＴｄがオンになる。電源線ＶＬは所定電圧の電源に接続されており、駆動トランジスタＴｄがオンになると、ソース線ＳＬの電位に応じた量の電流が有機発光ダイオードＥＬに供給される。これにより、決定した発光強度で有機発光ダイオードＥＬが発光することになる。
【0028】
図４（ａ）は、図２に示したＡ－Ａ線に対応するディスプレイパネル４の断面図であり、図４（ｂ）は、図２に示したＢ－Ｂ線に対応するディスプレイパネル４の断面図である。以下、この図４（ａ）及び図４（ｂ）を参照しながら、ディスプレイパネル４の積層構造について説明する。
【0029】
まず初めに、ディスプレイパネル４は、下側から順に６つの絶縁層１０～１５を有して構成される。絶縁層１０の上面には、スイッチングトランジスタＴｓのゲート２０と、駆動トランジスタＴｄのゲート２４と、ゲート線ＧＬとが形成される。このうちゲート２０とゲート線ＧＬとは、絶縁層１０の上面に形成される導体（図４には現れていない）を介して相互に接続される。また、絶縁層１１の上面には、スイッチングトランジスタＴｓのチャネル２１と、駆動トランジスタＴｄのチャネル２５とが形成される。
【0030】
絶縁層１２の上面には、スイッチングトランジスタＴｓのソース２２及びドレイン２３と、駆動トランジスタＴｄのドレイン２６及びソース２７と、ソース線ＳＬと、電源線ＶＬとが形成される。このうちソース２２は、絶縁層１２を貫くビア導体によってチャネル２１の一端に接続される。また、ドレイン２３は、絶縁層１２を貫くビア導体によってチャネル２１の他端に接続されるとともに、絶縁層１１，１２を貫くビア導体によってゲート２４にも接続される。ドレイン２６は、絶縁層１２を貫くビア導体によってチャネル２５の一端に接続される。ソース２７は、絶縁層１２を貫くビア導体によってチャネル２５の他端に接続される。図３に示したキャパシタＣは、ソース２７とゲート２４の間に形成される寄生キャパシタンスによって構成される。
【0031】
絶縁層１４の上面には、有機発光ダイオードＥＬのアノードに相当する画素電極３０が形成される。画素電極３０は、絶縁層１３，１４を貫くビア導体によってドレイン２６に接続される。図４（ｂ）に示すように、ｙ方向に隣接する２つの画素電極３０の間には絶縁層３３が形成されており、これによりｙ方向に隣接する２つの画素電極３０の間の絶縁が確保されている。一方、図４（ａ）に示すように、ｘ方向に隣接する２つの画素電極３０の間は、絶縁層１５によって絶縁される。
【0032】
絶縁層１５は絶縁層３３に比べて厚く形成されており、ｘ方向に隣接する２つの絶縁層１５の間は、底面に画素電極３０及び絶縁層３３が交互に露出した谷状の構造を呈している。この谷の底部には、発光層３１が一定の厚みで形成される。発光層３１は、対応する画素電極３０と共通電極３２との間の電位差に応じて発光する材料によって構成される。また、発光層３１の上面には、有機発光ダイオードＥＬのカソードに相当する共通電極３２が形成される。
【0033】
共通電極３２は、絶縁層１５によって構成される谷の側面と絶縁層１５の上面とにも形成されており、画素ごとではなくディスプレイパネル４の全体を覆う矩形のベタ導体を構成している。これにより共通電極３２は、垂直方向キャパシタンスの一方の電極の大部分を構成している。共通電極３２をベタ導体で構成するのは、共通電極３２をできるだけ低抵抗化するためであり、通常であれば共通電極３２に穴を開けることはあり得ないが、本実施の形態においては、共通電極３２に１以上の穴Ｈを設ける。この１以上の穴Ｈは、それぞれが共通電極３２の面積を削減する導体面積抑制部として機能するもので、共通電極３２の面積を全体として削減する役割を担っている。本実施の形態によるタッチセンサ２は、こうしてベタ導体に１以上の穴Ｈを設けて共通電極３２の面積を削減することにより、垂直方向寄生キャパシタンスの低減を実現するものである。
【0034】
図５は、共通電極３２の平面構成を示す図である。同図に示した破線は、各画素の発光の範囲を表している。同図に示すように、共通電極３２は、１以上の電源配線によって、接地電位ＧＮＤが供給される定電圧電源に接続されている。図５の例では、ディスプレイパネル４のｘ方向一端と他端に２本ずつ、計４本の電源配線が設けられている。
【0035】
図５に示すように、本実施の形態による共通電極３２の穴Ｈは、水平方向に見て複数の画素の間に相当する領域に形成される。より具体的に言えば、共通電極３２には複数の穴Ｈが設けられており、各穴Ｈは、それぞれｘ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれに、ｙ方向に延在するように形成されている。ただし、ｘ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれには数個のブリッジＨａ（穴Ｈを開けない部分）も設けられており、これにより、穴Ｈのｘ方向両側に位置する共通電極３２の各部分が電気的に相互に接続されている。
【0036】
図５に示した穴Ｈの配置によれば、複数の画素それぞれの少なくとも一部又は全部が共通電極３２に覆われた状態を維持できる。したがって、発光層３１から射出される光の透過率の均一性に影響を与えないように、穴Ｈを設けることが可能になる。また、図５の例では、ｘ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれに数個のブリッジＨａを設けているので、共通電極３２の一部が１以上の電源配線のいずれとも電気的に接続されず、接地電位の供給されないフローティング導体となってしまうことを回避できる。
【0037】
以上説明したように、本実施の形態によるタッチセンサ２によれば、垂直方向キャパシタンスの一方の電極の大部分を構成する共通電極３２の面積を削減できるので、垂直方向寄生キャパシタンスそれ自体を低減することが可能になる。したがって、距離ｄ２を大きくすることができなくても、ディスプレイ駆動信号に起因してセンサコントローラ５２による位置検出の精度が悪化することを防止できるようになる。また、発光層３１から射出される光の透過率の均一性に影響を与えないように穴Ｈを設けることができ、かつ、共通電極３２の一部が接地電位の供給されないフローティング導体になってしまうことも回避できる。
【0038】
なお、共通電極３２に設ける穴Ｈの位置は、図４（ａ）及び図５に示したものに限られない。例えば、図４（ａ）及び図５の例では規則性をもって穴Ｈを配置しているが、ランダムに穴Ｈを配置することとしてもよい。ランダムに穴Ｈを配置する場合、隣接する２つの画素の色の組み合わせごとに、該色に対応する２つの画素の間に配置される穴Ｈの数（或いは総面積又は総延長）が実質的に同じ値となるように穴Ｈを配置することが好ましい。
【0039】
一例を挙げると、赤に対応する画素と緑に対応する画素の間に配置される穴Ｈの総数Ｔ１と、緑に対応する画素と青に対応する画素の間に配置される穴Ｈの総数Ｔ２と、青に対応する画素と赤に対応する画素の間に配置される穴Ｈの総数Ｔ３とが実質的に同じ値になるように穴Ｈを配置することが好ましい。ただし、ここでいう「実質的に同じ値」とは、Ｔ１，Ｔ２，Ｔ３のうちの任意の２つの数の差の絶対値の最大値がＴ１，Ｔ２，Ｔ３の合計の１／３の５０％より小さい数であることを意味する。こうすることで、領域による色の異なり（色のムラ）を抑制することが可能になる。
【0040】
図６は、本実施の形態の第１の変形例による共通電極３２の平面構成を示す図である。また、図７（ａ）は、図６に示したＣ－Ｃ線に対応するディスプレイパネル４の断面図であり、図７（ｂ）は、図６に示したＤ－Ｄ線に対応するディスプレイパネル４の断面図である。本変形例は、それぞれｙ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれに、ｘ方向に延在する穴Ｈを設けている点で、図５に示した例と異なっている。ｙ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれに数個のブリッジＨａを設けている点は、図５に示した例と同様である。また、共通電極３２に接地電位ＧＮＤを供給するための電源配線は、ディスプレイパネル４のｙ方向一端と他端に２本ずつ設けられる。
【0041】
本変形例によっても、複数の画素それぞれの少なくとも一部又は全部が共通電極３２に覆われた状態を維持できるので、発光層３１から射出される光の透過率の均一性に影響を与えないように、穴Ｈを設けることが可能になる。また、ｙ方向に隣接する２つの画素の間に相当する複数の領域のそれぞれに数個のブリッジＨａを設けているので、共通電極３２の一部が接地電位の供給されないフローティング導体となってしまうことを回避できる。
【0042】
図８は、本実施の形態の第２の変形例による共通電極３２の平面構成を示す図である。この例では、ｘ方向に隣接する２つの画素の間に相当する領域の一部、及び、ｙ方向に隣接する２つの画素の間に相当する領域の一部に、ランダム又は一定の規則性をもって、穴Ｈを配置している。ただし、共通電極３２の一部が接地電位の供給されないフローティング導体となってしまうことを回避するべく、穴Ｈによって全体を囲まれた部分が生じないように穴Ｈのサイズ及び位置を調整している。この例によっても、発光層３１から射出される光の透過率の均一性に影響を与えないように穴Ｈを設けることができ、しかも、共通電極３２の一部が接地電位の供給されないフローティング導体となってしまうことを回避できる。
【0043】
図９は、本実施の形態の第３の変形例による共通電極３２の平面構成を示す図である。この例では、一部の画素のほぼ全体を覆うように穴Ｈを設けている。穴Ｈが発光層３１から射出される光の透過率の均一性にほとんど影響しない場合であれば、このように、一部の画素のほぼ全体を覆うように穴Ｈを設けることも可能である。
【0044】
図１０は、本実施の形態の第４の変形例による共通電極３２の平面構成を示す図である。本変形例は、ディスプレイパネル４が完成した後、共通電極３２に穴Ｈを穿孔する場合など、画素の配列とは関係なく共通電極３２に穴Ｈを設けなければならない場合の例である。この場合、穴Ｈが画質に影響することを極力避けるため、図１０に示すように、画素に比べて小さい面積で穴Ｈを形成することが好ましい。また、図１０に示すように穴Ｈを規則的に並べることによって、赤、緑、青のそれぞれに対して均一に穴Ｈが配置されるようにすることが好ましい。また、モアレが発生しないように、規則的に並べた穴Ｈのｘ方向のピッチＸ２が画素のｘ方向のピッチＸ１の倍数又は約数にならず、かつ、規則的に並べた穴Ｈのｙ方向のピッチＹ２が画素のｙ方向のピッチＹ１の倍数又は約数にならないように穴Ｈを設けることが好ましい。
【0045】
図１１は、本発明の第２の実施の形態によるタッチセンサ２に含まれる共通電極３２の平面構成を示す図である。また、図１２（ａ）は、図１１に示したＥ－Ｅ線に対応するディスプレイパネル４の断面図であり、図１２（ｂ）は、図１１に示したＦ－Ｆ線に対応するディスプレイパネル４の断面図である。本実施の形態によるタッチセンサ２は、ディスプレイパネル４が補助電極３５を有する点で、第１の実施の形態によるタッチセンサ２と異なっている。以下では、第１の実施の形態によるタッチセンサ２との相違点に着目して、本実施の形態によるディスプレイパネル４の構造を詳しく説明する。
【0046】
補助電極３５は共通電極３２の低抵抗化のために設けられる透明な導体であり、図１２（ａ）及び図１２（ｂ）に示すように、透明な絶縁体である保護層３４を介して、共通電極３２の上面に形成される。補助電極３５と共通電極３２とは、絶縁層１５の上方に相当する位置で、保護層３４を貫通するビア導体３５ａにより相互に接続される。補助電極３５を設けることで、共通電極３２の低抵抗化を実現できる一方で、補助電極３５を設けない場合に比べて垂直方向寄生キャパシタンスは大きくなる。
【0047】
本実施の形態による穴Ｈは、図１２（ａ）に示すように、補助電極３５、保護層３４、及び共通電極３２を貫通するように形成される。したがって、水平方向に見て１以上の穴Ｈが設けられる位置には、共通電極３２だけでなく補助電極３５も配置されない。
【0048】
補助電極３５に接地電位が供給されずフローティング導体となる部分が生じないようにするため、本実施の形態による１以上の穴Ｈは、少なくともフローティング導体である補助電極３５が生じない範囲でビア導体３５ａを残すように形成される。図１１に示した穴Ｈの配置は、そのような穴Ｈの配置の一例である。同図の例では、赤に対応する画素と緑に対応する画素の間に穴Ｈを配置する行と、緑に対応する画素と青に対応する画素の間に穴Ｈを配置する行と、青に対応する画素と赤に対応する画素の間に穴Ｈを配置する行とがディスプレイパネル４のｙ方向一端側から順に繰り返し並ぶこととなるよう、穴Ｈが配置される。これによれば、補助電極３５にフローティング導体となる部分が生じてしまうことを防止できる。
【0049】
以上説明したように、本実施の形態によるタッチセンサ２によれば、垂直方向キャパシタンスの一方の電極の大部分を構成する共通電極３２及び補助電極３５の面積を削減できるので、ディスプレイパネル４内に補助電極３５を設ける場合においても、垂直方向寄生キャパシタンスそれ自体を低減することが可能になる。したがって、図１に示した距離ｄ２を大きくすることができなくても、ディスプレイ駆動信号に起因してセンサコントローラ５２による位置検出の精度が悪化することを防止できるようになる。
【0050】
また、本実施の形態によるタッチセンサ２によれば、補助電極３５と共通電極３２の電気的な接続を維持できるので、共通電極３２は勿論、補助電極３５についても、接地電位が供給されずフローティング導体になってしまう部分が生ずることを回避できる。さらに、赤、緑、青のそれぞれに対して穴Ｈを均一に配置しているので、領域による色の異なり（色のムラ）を抑制することも可能になる。
【0051】
図１３は、本実施の形態の第１の変形例による共通電極３２の平面構成を示す図である。本変形例では、ｙ方向に隣接する２つの画素の間に、ｘ方向の幅が画素にほぼ等しい穴Ｈが設けられる。これによれば、ビア導体３５ａをすべて残しつつ、３つの色のそれぞれに対して穴Ｈを均一に配置することが可能になる。したがって、補助電極３５にフローティング導体となる部分が生ずることを回避しつつ、領域による色の異なり（色のムラ）を抑制することが可能になる。
【0052】
図１４は、本実施の形態の第２の変形例による共通電極３２の平面構成を示す図である。本変形例では、ｙ方向に隣接する２つの画素の間の領域と、これら２つの画素の両側の領域とを利用して、Ｈ型の穴Ｈが形成される。このＨ型の穴Ｈは、ｘ方向に見て１列おきに、ｙ方向に並べて配置される。また、ｘ方向に隣接する２つのＨ型の穴Ｈの列では、１画素分、穴Ｈの位置がずれている。以上のような構成とすることにより、本変形例によっても、補助電極３５にフローティング導体となる部分が生ずることを回避しつつ、領域による色の異なり（色のムラ）を抑制することが可能になる。
【0053】
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。
【0054】
例えば、上記各実施の形態では、有機ＥＬディスプレイであるディスプレイパネル４を有するタッチセンサ２に本発明を適用した例を説明したが、本発明は、他の種類のディスプレイであるディスプレイパネル４を有するタッチセンサ２にも適用可能である。例えば、ディスプレイパネル４が液晶ディスプレイである場合を例に取って説明すると、この例では、複数の画素のそれぞれに、対応する画素電極と共通電極との間の電位差に応じて光の通過を制御する材料（具体的には、液晶層）が含まれる。そして、これら複数の画素それぞれの少なくとも一部が共通電極に覆われた状態を維持するように、穴Ｈが形成される。こうすることで、上記各実施の形態と同様、距離ｄ２を大きくすることができなくても、ディスプレイ駆動信号に起因してセンサコントローラ５２による位置検出の精度が悪化することを防止できるようになる。また、発光層３１から射出される光の透過率の均一性に影響を与えないように穴Ｈを設けることができ、かつ、共通電極３２の一部が接地電位の供給されないフローティング導体になってしまうことも回避できる。
【0055】
また、上記各実施の形態では、オンセル型のタッチセンサ２に本発明を適用した例を説明したが、本発明は、アウトセル型のタッチセンサにも同様に適用可能である。
【0056】
また、上述した第２の実施の形態では、共通電極３２の上側に補助電極３５が形成される場合の例を説明したが、本発明は、画素電極３０の下側に補助電極が形成される場合にも適用可能である。この場合における穴Ｈは、第２の実施の形態と同様、共通電極３２と補助電極とを接続するビア導体を補助電極内にフローティング導体が生じない範囲で残しつつ、共通電極３２を貫通するように形成することが好ましい。この場合には、補助電極をも貫通するように穴Ｈを形成することは必ずしも必要でないが、補助電極をも貫通するように穴Ｈを形成しても構わない。
【0057】
また、上記各実施の形態では、導体面積抑制部として穴Ｈを用いる例を説明したが、他の手段により共通電極３２（及び補助電極）の面積を削減することとしてもよい。例えば、不純物のイオン注入によって共通電極３２（及び補助電極）の一部を高抵抗化することにより、導体面積抑制部を形成することとしてもよい。
【符号の説明】
【0058】
１ 電子機器
２ タッチセンサ
２ａ タッチ面
３ ガラス基板
４ ディスプレイパネル
５ ガラス基板
６ タッチパネル
７ 偏光板
８ 空気ギャップ
９ ガラス基板
１０～１５ 絶縁層
２０，２４ ゲート
２１，２５ チャネル
２２，２７ ソース
２３，２６ ドレイン
３０ 画素電極
３１ 発光層
３２ 共通電極
３３ 絶縁層
３４ 保護層
３５ 補助電極
３５ａ ビア導体
５０ ホストプロセッサ
５１ メモリ
５２ センサコントローラ
ＥＬ 有機発光ダイオード
ＧＬ ゲート線
ＧＮＤ 接地電位
Ｈ 穴
Ｈａ ブリッジ
ＰＸ ＯＬＥＤセル
ＳＬ ソース線
Ｔｄ 駆動トランジスタ
Ｔｓ スイッチングトランジスタ
ＶＬ 電源線
２ タッチセンサ
２ａ タッチ面
３ ガラス基板
４ ディスプレイパネル
５ ガラス基板
６ タッチパネル
７ 偏光板
８ 空気ギャップ
９ ガラス基板
１０～１５ 絶縁層
２０，２４ ゲート
２１，２５ チャネル
２２，２７ ソース
２３，２６ ドレイン
３０ 画素電極
３１ 発光層
３２ 共通電極
３３ 絶縁層
３４ 保護層
３５ 補助電極
３５ａ ビア導体
５０ ホストプロセッサ
５１ メモリ
５２ センサコントローラ
ＥＬ 有機発光ダイオード
ＧＬ ゲート線
ＧＮＤ 接地電位
Ｈ 穴
Ｈａ ブリッジ
ＰＸ ＯＬＥＤセル
ＳＬ ソース線
Ｔｄ 駆動トランジスタ
Ｔｓ スイッチングトランジスタ
ＶＬ 電源線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】