知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024174444
(43)【公開日】2024-12-17
(54)【発明の名称】電源回路
(51)【国際特許分類】
G05F 1/56 20060101AFI20241210BHJP
【ＦＩ】
G05F1/56 310A
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023092270
(22)【出願日】2023-06-05
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100133514
【弁理士】
【氏名又は名称】寺山 啓進
(74)【代理人】
【識別番号】100135714
【弁理士】
【氏名又は名称】西澤 一生
(74)【代理人】
【識別番号】100167612
【弁理士】
【氏名又は名称】安藤 直行
(72)【発明者】
【氏名】坂本 忠之
【テーマコード（参考）】
5H430
【Ｆターム（参考）】
5H430BB09
5H430BB11
5H430FF04
5H430FF13
5H430GG08
5H430HH01
5H430KK11
(57)【要約】
【課題】チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮できる電源回路を提供する。
【解決手段】電源回路１は、出力端子ＯＵＴに出力電圧Ｖｏｕｔを供給する出力回路１０と、出力端子ＯＵＴにそれぞれ接続されている第１電流経路２１と第２電流経路２２を含む放電回路２０と、出力回路１０および放電回路２０を制御する制御回路３０を備える。第２電流経路２２は、第１電流経路２１よりも電気抵抗が高い。制御回路３０は、出力電圧Ｖｏｕｔの供給を停止するタイミングにおいて、出力電圧Ｖｏｕｔの変化に応じて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を第１電流経路２１と第２電流経路２２の少なくともいずれかから選択する。
【選択図】図１
【解決手段】電源回路１は、出力端子ＯＵＴに出力電圧Ｖｏｕｔを供給する出力回路１０と、出力端子ＯＵＴにそれぞれ接続されている第１電流経路２１と第２電流経路２２を含む放電回路２０と、出力回路１０および放電回路２０を制御する制御回路３０を備える。第２電流経路２２は、第１電流経路２１よりも電気抵抗が高い。制御回路３０は、出力電圧Ｖｏｕｔの供給を停止するタイミングにおいて、出力電圧Ｖｏｕｔの変化に応じて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を第１電流経路２１と第２電流経路２２の少なくともいずれかから選択する。
【選択図】図１
【特許請求の範囲】
【請求項1】
出力端子に出力電圧を供給する出力回路と、
前記出力端子にそれぞれ接続されている第１電流経路、および前記第１電流経路よりも電気抵抗が高い第２電流経路を含む放電回路と、
前記出力回路および前記放電回路を制御する制御回路と
を備え、
前記制御回路が、前記出力電圧の供給を停止するタイミングにおいて、前記出力電圧の変化に応じて、前記出力端子から前記放電回路を介して流れる電流の電流経路を前記第１電流経路と前記第２電流経路の少なくともいずれかから選択する、電源回路。
前記出力端子にそれぞれ接続されている第１電流経路、および前記第１電流経路よりも電気抵抗が高い第２電流経路を含む放電回路と、
前記出力回路および前記放電回路を制御する制御回路と
を備え、
前記制御回路が、前記出力電圧の供給を停止するタイミングにおいて、前記出力電圧の変化に応じて、前記出力端子から前記放電回路を介して流れる電流の電流経路を前記第１電流経路と前記第２電流経路の少なくともいずれかから選択する、電源回路。
【請求項2】
前記制御回路が、
前記出力電圧が設定電圧値まで低下する第１期間では、前記第１電流経路に前記出力端子から電流が流れ、かつ、前記第２電流経路に前記出力端子から電流が流れないように前記放電回路を制御し、
前記出力電圧が前記設定電圧値まで低下した後の第２期間では、前記第１電流経路に前記出力端子から電流が流れず、かつ、前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御する
請求項１に記載の電源回路。
前記出力電圧が設定電圧値まで低下する第１期間では、前記第１電流経路に前記出力端子から電流が流れ、かつ、前記第２電流経路に前記出力端子から電流が流れないように前記放電回路を制御し、
前記出力電圧が前記設定電圧値まで低下した後の第２期間では、前記第１電流経路に前記出力端子から電流が流れず、かつ、前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御する
請求項１に記載の電源回路。
【請求項3】
前記制御回路が、
前記出力電圧が設定電圧値まで低下する第１期間では、前記第１電流経路および前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御し、
前記出力電圧が前記設定電圧値まで低下した後の第２期間では、前記第１電流経路に前記出力端子から電流が流れず、かつ、前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御する
請求項１に記載の電源回路。
前記出力電圧が設定電圧値まで低下する第１期間では、前記第１電流経路および前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御し、
前記出力電圧が前記設定電圧値まで低下した後の第２期間では、前記第１電流経路に前記出力端子から電流が流れず、かつ、前記第２電流経路に前記出力端子から電流が流れるように前記放電回路を制御する
請求項１に記載の電源回路。
【請求項4】
前記第１電流経路が第１の抵抗素子を含み、
前記第２電流経路が前記第１の抵抗素子より抵抗値が大きい第２の抵抗素子を含む、
請求項１乃至３のいずれか１項に記載の電源回路。
前記第２電流経路が前記第１の抵抗素子より抵抗値が大きい第２の抵抗素子を含む、
請求項１乃至３のいずれか１項に記載の電源回路。
【請求項5】
前記第１電流経路が、前記第１の抵抗素子に直列接続されている第１のトランジスタを含み、
前記第２電流経路が、前記第２の抵抗素子に直列接続されている第２のトランジスタを含み、
前記制御回路が、
前記第１のトランジスタの導通状態を設定して前記第１電流経路での電流の流れを制御し、
前記第２のトランジスタの導通状態を設定して前記第２電流経路での電流の流れを制御する、
請求項４に記載の電源回路。
前記第２電流経路が、前記第２の抵抗素子に直列接続されている第２のトランジスタを含み、
前記制御回路が、
前記第１のトランジスタの導通状態を設定して前記第１電流経路での電流の流れを制御し、
前記第２のトランジスタの導通状態を設定して前記第２電流経路での電流の流れを制御する、
請求項４に記載の電源回路。
【請求項6】
前記出力電圧をモニタするモニタ回路を更に備え、
前記制御回路は、前記モニタ回路によりモニタされた前記出力電圧に応じて前記第１のトランジスタおよび前記第２のトランジスタの導通状態を設定する、
請求項５に記載の電源回路。
前記制御回路は、前記モニタ回路によりモニタされた前記出力電圧に応じて前記第１のトランジスタおよび前記第２のトランジスタの導通状態を設定する、
請求項５に記載の電源回路。
【請求項7】
前記設定電圧値が０．１Ｖである、請求項２に記載の電源回路。
【請求項8】
前記第１の抵抗素子の抵抗値が１０Ω以下である、請求項４に記載の電源回路。
【請求項9】
前記第２の抵抗素子の抵抗値が１ｋΩ以上である、請求項４に記載の電源回路。
【請求項10】
前記第１電流経路と前記第２電流経路のそれぞれの一方の端部が前記出力端子であり、他方の端部が接地端子である、請求項１に記載の電源回路。
【請求項11】
前記出力回路が、前記出力電圧を一定に維持するように動作する、請求項１に記載の電源回路。
【請求項12】
前記出力回路が、リニアレギュレータを構成している、請求項１１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源回路に関する。
【背景技術】
【0002】
システムの消費電力を低減するために、システムに含まれる回路に電力を供給する電源回路のオン動作とオフ動作の切り替えが頻繁に行われる。このため、電源回路のオフ動作に要する時間（以下、「シャットダウン時間」と称する。）の短縮が重要である。シャットダウン時間を短縮するためには、出力端子に接続されている容量から電荷を放電させる時間の短縮が有効である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－０６２６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
出力端子から電荷が放電される電流経路を構成する抵抗素子の抵抗値を小さくすることにより、シャットダウン時間が短縮される。しかしながら、抵抗素子の抵抗値を小さくした場合に、抵抗素子の電流容量を確保するために抵抗素子の幅を広げると、電源回路のチップ面積が増大する。
【0005】
本開示の目的は、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮できる電源回路を提供することにある。
【課題を解決するための手段】
【0006】
本開示の一態様は、出力端子に出力電圧を供給する出力回路と、出力端子にそれぞれ接続されている第１電流経路と第２電流経路を含む放電回路と、出力回路および放電回路を制御する制御回路を備える電源回路である。第２電流経路は、第１電流経路よりも電気抵抗が高い。制御回路は、出力電圧の供給を停止するタイミングにおいて、出力電圧の変化に応じて、出力端子から放電回路を介して流れる電流の電流経路を第１電流経路と第２電流経路の少なくともいずれかから選択する。
【発明の効果】
【0007】
本開示の一態様によれば、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮できる電源回路を提供することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
次に、図面を参照して実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれていることは勿論である。
【0010】
また、以下に示す実施形態は、技術的思想を具体化するための装置又は方法を例示するものであって、構成部品の形状、構造、配置などを下記のものに特定するものでない。この実施形態は、特許請求の範囲において種々の変更を加えることができる。
【0011】
実施形態に係る電源回路１は、図１に示すように、出力回路１０と、放電回路２０と、出力回路１０および放電回路２０を制御する制御回路３０を備える。出力回路１０は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差に応じて出力電圧Ｖｏｕｔを出力端子ＯＵＴに供給する。放電回路２０は、出力端子ＯＵＴにそれぞれ接続されている第１電流経路２１と第２電流経路２２を含む。第２電流経路２２は、第１電流経路２１よりも電気抵抗が高い。制御回路３０は、出力回路１０が出力電圧Ｖｏｕｔの供給を停止するタイミングにおいて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を選択する。具体的には、制御回路３０は、出力電圧Ｖｏｕｔの変化に応じて、第１電流経路２１と第２電流経路２２の少なくともいずれかから、放電回路２０を流れる電流の電流経路を選択する。
【0012】
電源回路１の入力端子ＩＮに、入力電源Ｖｃが接続されている。また、入力端子ＩＮに入力コンデンサＣ１の一方の端子が接続され、入力コンデンサＣ１の他方の端子は接地電位に接続されている。
【0013】
電源回路１の出力端子ＯＵＴに、出力コンデンサＣ２が接続されている。出力回路１０が出力端子ＯＵＴに出力電圧Ｖｏｕｔを供給している状態（以下において、「動作状態」とも称する。）では、出力コンデンサＣ２が充電される。出力回路１０が動作状態から出力電圧Ｖｏｕｔの供給を停止した状態（以下において、「待機状態」とも称する。）に移行する際に、出力コンデンサＣ２から出力端子ＯＵＴを介して電荷が放電される。
【0014】
制御回路３０は、電源回路１を待機状態に設定する設定信号Ｓｅｎを、イネーブル端子ＥＮから出力回路１０に送信する。以下において、動作状態から待機状態になるまで出力電圧Ｖｏｕｔが徐々に低下するまでの電源回路１の動作を「シャットダウン動作」とも称する。
【0015】
動作状態において、出力回路１０は、出力電圧Ｖｏｕｔを一定に維持するように動作する。言い換えると、電源回路１は、一定の出力電圧Ｖｏｕｔを供給する定電圧電源として機能する。図１に示した電源回路１は、出力回路１０がリニアレギュレータを構成している。
【0016】
出力回路１０の非反転入力端（＋）に、基準電圧Ｖｒｅｆが入力する。出力回路１０の反転入力端（－）に、第１フィードバック抵抗Ｒｆ１と第２フィードバック抵抗Ｒｆ２により出力電圧Ｖｏｕｔを分圧したフィードバック電圧Ｖｆｂが入力する。以下において、第１フィードバック抵抗Ｒｆ１と第２フィードバック抵抗Ｒｆ２を総称してフィードバック抵抗Ｒｆとも称する。出力回路１０は、出力端子ＯＵＴから帰還されるフィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差ｄＶに応じて、出力電圧Ｖｏｕｔを一定に維持する。
【0017】
出力端子ＯＵＴから出力回路１０の反転入力端（－）に流れるフィードバック電流の大きさは、出力電圧Ｖｏｕｔとフィードバック抵抗Ｒｆの抵抗値により決まる。例えば、出力電圧が１Ｖの場合に、フィードバック抵抗Ｒｆの抵抗値が１ＭΩであると、フィードバック電流は１μＡである。
【0018】
第１電流経路２１は、第１の抵抗素子Ｒｄ１と第１のトランジスタＴｄ１を直列接続した構成を有する。第１の抵抗素子Ｒｄ１の第１端が出力端子ＯＵＴに接続され、第１の抵抗素子Ｒｄ１の第２端が第１のトランジスタＴｄ１の第１主電極に接続されている。第１のトランジスタＴｄ１の第２主電極は、接地電位の接地端子ＧＮＤに接続されている。つまり、第１電流経路２１の一方の端部が出力端子ＯＵＴであり、他方の端部が接地端子ＧＮＤである。第１のトランジスタＴｄ１がオン状態になると、第１の抵抗素子Ｒｄ１を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。
【0019】
第２電流経路２２は、第２の抵抗素子Ｒｄ２と第２のトランジスタＴｄ２を直列接続した構成を有する。第２の抵抗素子Ｒｄ２の第１端が出力端子ＯＵＴに接続され、第２の抵抗素子Ｒｄ２の第２端が第２のトランジスタＴｄ２の第１主電極に接続されている。第２のトランジスタＴｄ２の第２主電極は、接地端子ＧＮＤに接続されている。つまり、第２電流経路２２の一方の端部が出力端子ＯＵＴであり、他方の端部が接地端子ＧＮＤである。第２のトランジスタＴｄ２がオン状態になると、第２の抵抗素子Ｒｄ２を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。第２の抵抗素子Ｒｄ２は、第１の抵抗素子Ｒｄ１よりも抵抗値が大きい。このため、第１電流経路２１よりも第２電流経路２２は電気抵抗が高い。
【0020】
制御回路３０は、第１制御端子Ｐ１から第１のトランジスタＴｄ１の制御電極に第１制御信号Ｓ１を送信して、第１のトランジスタＴｄ１の導通状態を設定する。言い換えると、制御回路３０は、第１のトランジスタＴｄ１の導通状態を設定して、第１電流経路２１での電流の流れを制御する。また、制御回路３０は、第２制御端子Ｐ２から第２のトランジスタＴｄ２の制御電極に第２制御信号Ｓ２を送信して、第２のトランジスタＴｄ２の導通状態を設定する。言い換えると、制御回路３０は、第２のトランジスタＴｄ２の導通状態を設定して、第２電流経路２２での電流の流れを制御する。
【0021】
電源回路１は、出力電圧Ｖｏｕｔをリアルタイムで検知するモニタ回路４０を更に備える。モニタ回路４０は、シャットダウン動作において出力電圧Ｖｏｕｔが低下する際に、出力電圧Ｖｏｕｔが所定の設定電圧値まで低下したことを検知したときに、検知信号Ｓｄを制御回路３０の検知端子Ｐ３に送信する。制御回路３０は、モニタ回路４０により検知された出力電圧Ｖｏｕｔに応じて、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２の導通状態を設定する。
【0022】
以下に、図２に示したタイミングチャートを参照して、動作状態から待機状態に移行するまでの電源回路１のシャットダウン動作を説明する。図２に示したタイミングチャートでは、時刻ｔ０から電源回路１のシャットダウン動作が開始し、出力電圧Ｖｏｕｔが動作電圧Ｖ０から低下し始める。動作電圧Ｖ０は、例えば１Ｖである。
【0023】
時刻ｔ０において、制御回路３０は、第１のトランジスタＴｄ１の制御電極に第１制御信号Ｓ１を送信して、第１のトランジスタＴｄ１をオフ状態からオン状態に設定する。これにより、第１の抵抗素子Ｒｄ１を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。このとき、第２のトランジスタＴｄ２はオフ状態である。
【0024】
時刻ｔ１において、出力電圧Ｖｏｕｔが所定の設定電圧値Ｖ１まで低下すると、モニタ回路４０が、検知信号Ｓｄを制御回路３０の検知端子Ｐ３に送信する。検知信号Ｓｄを受信した制御回路３０は、第１のトランジスタＴｄ１の制御電極に第１制御信号Ｓ１を送信して、第１のトランジスタＴｄ１をオフ状態に設定する。同時に、時刻ｔ１において、制御回路３０は、第２のトランジスタＴｄ２の制御電極に第２制御信号Ｓ２を送信して、第２のトランジスタＴｄ２をオン状態に設定する。これにより、第２の抵抗素子Ｒｄ２を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。
【0025】
シャットダウン動作の後、出力電圧Ｖｏｕｔは待機状態の電圧、例えば接地電位になる。待機状態では、第１のトランジスタＴｄ１はオフ状態であり、第２のトランジスタＴｄ２はオン状態である。なお、待機状態から動作状態に移行するスタートアップ動作の際に、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２はオフ状態に設定される。
【0026】
上記のように、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する期間（以下、「第１期間Ｔ１」と称する。）では、第１電流経路２１に出力端子ＯＵＴから電流が流れるように、制御回路３０が放電回路２０を制御する。一方、第１期間Ｔ１において、第２電流経路２２に出力端子ＯＵＴから電流が流れないように、制御回路３０が放電回路２０を制御する。
【0027】
出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の期間（以下、「第２期間Ｔ２」と称する。）では、第１電流経路２１に出力端子ＯＵＴから電流が流れないように、制御回路３０が放電回路２０を制御する。一方、第２期間Ｔ２において、第２電流経路２２に出力端子ＯＵＴから電流が流れるように、制御回路３０が放電回路２０を制御する。
【0028】
オフ状態に設定された第１のトランジスタＴｄ１は、電源回路１が待機状態から動作状態に設定された後、更に動作状態から待機状態になるまでオン状態に設定されない。つまり、第２期間Ｔ２および待機状態の間は、第１電流経路２１に出力端子ＯＵＴからの電流は流れない。
【0029】
図２に示すタイミングチャートに従って動作する電源回路１によれば、第１電流経路２１の電気抵抗を低く設定することにより、シャットダウン時間を短縮することができる。例えば、第１電流経路２１に含まれる第１の抵抗素子Ｒｄ１の抵抗値を、１０Ω以下に設定してよい。そして、第２期間Ｔ２では、電気抵抗が高く設定された第２電流経路２２が出力端子ＯＵＴと接地端子ＧＮＤの間の電流経路になる。例えば、第２電流経路２２に含まれる第２の抵抗素子Ｒｄ２の抵抗値を、１ｋΩ以上に設定してよい。
【0030】
第２電流経路２２の電気抵抗を高く設定することにより、出力端子ＯＵＴに意図しない電圧が印加された場合にも、出力端子ＯＵＴから放電回路２０を介して流れる電流の大きさが抑制され、放電回路２０が破壊されることを抑制できる。例えば、入力端子ＩＮと出力端子ＯＵＴが短絡した場合なども、放電回路２０の破壊が抑制される。なお、シャットダウン動作において出力端子ＯＵＴから流れる電流に対応するために、第１の抵抗素子Ｒｄ１の幅を広くすることも考えられる。しかし、出力コンデンサＣ２の容量が１０μＦ程度の場合は、放電回路２０を電流が流れる時間が短いため、第１の抵抗素子Ｒｄ１の幅を広くしなくてよい。
【0031】
設定電圧値Ｖ１は任意に設定可能である。例えば、出力電圧Ｖｏｕｔが電源電圧として供給される外部回路の動作に影響しないように、外部回路を構成するトランジスタのしきい値よりも設定電圧値Ｖ１を低く設定してよい。例えば、設定電圧値Ｖ１を０．１Ｖ程度に設定してよい。
【0032】
第１の抵抗素子Ｒｄ１の抵抗値は、例えば出力電圧Ｖｏｕｔ、出力コンデンサＣ２の容量、所定のシャットダウン時間の条件などに応じて設定してよい。例えば、シャットダウン時間の目安が２００μ秒であるとき、出力コンデンサＣ２の容量Ｃが１０μＦの場合に、第１の抵抗素子Ｒｄ１の抵抗値Ｒを１０Ωとする。このとき、以下の式（１）で示されるシャットダウン時間Ｔｄｗｎが得られる。シャットダウン時間Ｔｄｗｎは、出力電圧Ｖｏｕｔが１Ｖから０．１Ｖまで低下する時間である：
Ｔｄｗｎ＝－ｌｎ（０．１／１）×Ｃ×Ｒ＝２３０［μ秒］ ・・・（１）
Ｔｄｗｎ＝－ｌｎ（０．１／１）×Ｃ×Ｒ＝２３０［μ秒］ ・・・（１）
【0033】
第２の抵抗素子Ｒｄ２の抵抗値は、出力端子ＯＵＴに意図せずに大きな電圧が印加されたときに第２の抵抗素子Ｒｄ２に流れる電流を許容できる抵抗素子のサイズに応じて設定してよい。以下において、許容電流を超えて抵抗素子が破壊される電流を「破壊電流」と称する。以下に、出力端子ＯＵＴから電荷が放電される電流経路を構成する抵抗素子の破壊電流について検討する。
【0034】
例えば、幅Ｗが８μｍ、長さＬが２４μｍ、抵抗値が１３０Ωの抵抗素子では、破壊電流が１３．５ｍＡである。このため、出力端子ＯＵＴに５．５Ｖの電圧が印加されると、抵抗値が１０Ωの抵抗素子に流れる電流は５５０ｍＡであり、抵抗素子が破壊される。抵抗値が１０Ωの抵抗素子の電流容量を確保するためには、幅Ｗが３２６μｍ、長さＬが７５μｍのサイズの抵抗素子が必要である。
【0035】
これに対し、抵抗素子の抵抗値を１ｋΩにすると、破壊電流は５．５ｍＡである。このため、第２の抵抗素子Ｒｄ２の抵抗値を１ｋΩにすることにより、幅Ｗが３．２６μｍ、長さＬが７５μｍの第２の抵抗素子Ｒｄ２を使用することができる。したがって、電流容量を確保するために第２の抵抗素子Ｒｄ２の幅を広げる必要がない。
【0036】
電源回路１では、シャットダウン動作においてオフ状態に設定された第１のトランジスタＴｄ１は、電源回路１が待機状態から動作状態になった後に次のシャットダウン動作を開始するまでオン状態に設定されない。このため、第１電流経路２１に破壊電流が流れることが防止される。したがって、シャットダウン時間を短縮するために第１の抵抗素子Ｒｄ１の抵抗値を小さくしても、第１の抵抗素子Ｒｄ１の幅を広くしなくてよい。上記のように、例えば第１の抵抗素子Ｒｄ１の抵抗値を１０Ω、第２の抵抗素子Ｒｄ２の抵抗値を１ｋΩにすることにより、シャットダウン時間を短縮し、且つチップ面積の増大を抑制することができる。
【0037】
以上に説明したように、実施形態に係る電源回路１は、シャットダウン動作における出力電圧Ｖｏｕｔの変化に応じて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を切り替える。具体的には、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する第１期間Ｔ１では、電気抵抗が低い第１電流経路２１を介して出力端子ＯＵＴから接地端子ＧＮＤに電流が流れることにより、シャットダウン時間が短縮される。そして、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の第２期間Ｔ２では、電気抵抗が高い第２電流経路２２を介して出力端子ＯＵＴから接地端子ＧＮＤに電流が流れることにより、電流経路の許容電流が確保される。したがって、電源回路１によれば、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮できる。
【0038】
上記のように、電源回路１では、出力端子ＯＵＴから接地端子ＧＮＤまでの電流経路の電気抵抗について、第１電流経路２１を介する電流経路の電気抵抗を低くし、第２電流経路２２を介する電流経路の電気抵抗を高くする。したがって、出力端子ＯＵＴから第１電流経路２１までの距離を、出力端子ＯＵＴから第２電流経路２２までの距離よりも短くなるように、チップのレイアウトを設定してよい。このため、第２電流経路２２よりも出力端子ＯＵＴに近い位置に第１電流経路２１を配置してもよい。例えば、図３に示すように、出力端子ＯＵＴから第１電流経路２１までの配線長Ｄ１を、出力端子ＯＵＴから第２電流経路２２までの配線長Ｄ２よりも短くしてよい。
【0039】
上記に図２を参照して説明した電源回路１の動作では、第１期間Ｔ１において第２電流経路２２に電流が流れない。しかし、図４に示すように、第１期間Ｔ１において第１電流経路２１と並行して第２電流経路２２に電流が流れてもよい。
【0040】
図４に示す電源回路１の動作では、シャットダウン動作が開始する時刻ｔ０において、制御回路３０が、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２をオフ状態からオン状態に設定する。これにより、第１期間Ｔ１において、第１の抵抗素子Ｒｄ１および第２の抵抗素子Ｒｄ２を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。
【0041】
時刻ｔ１において、出力電圧Ｖｏｕｔが所定の設定電圧値Ｖ１まで低下すると、制御回路３０が、第１のトランジスタＴｄ１をオフ状態に設定する。一方、制御回路３０は、第２のトランジスタＴｄ２をオン状態に維持する。これにより、第２期間Ｔ２では、第２の抵抗素子Ｒｄ２を介して出力端子ＯＵＴから接地端子ＧＮＤに電荷が放電される。
【0042】
図４に示すタイミングチャートに従って動作する電源回路１では、第１期間Ｔ１では第１電流経路２１と第２電流経路２２を介して出力端子ＯＵＴから電流が流れる。このため、シャットダウン時間を短縮できる。一方、第２期間Ｔ２では、第１電流経路２１に電流が流れず、第２電流経路２２に出力端子ＯＵＴから電流が流れる。抵抗値が小さい第１電流経路２１に電流が流れないため、第１の抵抗素子Ｒｄ１の幅を広くして許容電流を大きくする必要がない。したがって、チップ面積の増大が抑制される。
【0043】
上記のように、シャットダウン動作の間は、常に第２電流経路２２を介して出力端子ＯＵＴから接地端子ＧＮＤに電流が流れてもよい。このため、例えば、フィードバック抵抗Ｒｆの抵抗値が１ｋΩ程度である場合は、図５に示す変形例に係る電源回路１のように、フィードバック抵抗Ｒｆを第２の抵抗素子Ｒｄ２として使用してもよい。図５に示す電源回路１では、第１期間Ｔ１では第１電流経路２１とフィードバック抵抗Ｒｆを介して出力端子ＯＵＴから接地端子ＧＮＤに電流が流れ、第２期間Ｔ２ではフィードバック抵抗Ｒｆを介して出力端子ＯＵＴから接地端子ＧＮＤに電流が流れる。
【0044】
なお、電源回路１の回路構成は任意である。上記では電源回路１がリニアレギュレータである場合を例示的に説明したが、電源回路１が降圧レギュレータ又はスイッチングレギュレータであってもよい。
【0045】
なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。
【0046】
［付記］
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0047】
（付記１：図１）
電源回路１は、出力端子ＯＵＴに出力電圧Ｖｏｕｔを供給する出力回路１０と、出力端子ＯＵＴにそれぞれ接続されている第１電流経路２１と第２電流経路２２を含む放電回路２０と、出力回路１０および放電回路２０を制御する制御回路３０とを備える。第２電流経路２２は、第１電流経路２１よりも電気抵抗が高い。制御回路３０は、出力電圧Ｖｏｕｔの供給を停止するタイミングにおいて、出力電圧Ｖｏｕｔの変化に応じて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を第１電流経路２１と第２電流経路２２の少なくともいずれかから選択する。付記１に記載の電源回路１によれば、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
電源回路１は、出力端子ＯＵＴに出力電圧Ｖｏｕｔを供給する出力回路１０と、出力端子ＯＵＴにそれぞれ接続されている第１電流経路２１と第２電流経路２２を含む放電回路２０と、出力回路１０および放電回路２０を制御する制御回路３０とを備える。第２電流経路２２は、第１電流経路２１よりも電気抵抗が高い。制御回路３０は、出力電圧Ｖｏｕｔの供給を停止するタイミングにおいて、出力電圧Ｖｏｕｔの変化に応じて、出力端子ＯＵＴから放電回路２０を介して流れる電流の電流経路を第１電流経路２１と第２電流経路２２の少なくともいずれかから選択する。付記１に記載の電源回路１によれば、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
【0048】
（付記２：図２）
付記１に記載の電源回路１において、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する第１期間Ｔ１では、第１電流経路２１に出力端子ＯＵＴから電流が流れ、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れないように放電回路２０を制御する。更に、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の第２期間Ｔ２では、第１電流経路２１に出力端子ＯＵＴから電流が流れず、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。付記２に記載の電源回路１によれば、第１電流経路２１の電気抵抗を低く設定することにより、シャットダウン時間を短縮できる。そして、第２電流経路２２の電気抵抗を高く設定することにより、放電回路２０に破壊電流が流れることを抑制できる。
付記１に記載の電源回路１において、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する第１期間Ｔ１では、第１電流経路２１に出力端子ＯＵＴから電流が流れ、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れないように放電回路２０を制御する。更に、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の第２期間Ｔ２では、第１電流経路２１に出力端子ＯＵＴから電流が流れず、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。付記２に記載の電源回路１によれば、第１電流経路２１の電気抵抗を低く設定することにより、シャットダウン時間を短縮できる。そして、第２電流経路２２の電気抵抗を高く設定することにより、放電回路２０に破壊電流が流れることを抑制できる。
【0049】
（付記３：図４）
付記１に記載の電源回路１において、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する第１期間Ｔ１では、第１電流経路２１および第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。更に、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の第２期間Ｔ２では、第１電流経路２１に出力端子ＯＵＴから電流が流れず、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。付記３に記載の電源回路１によれば、第１電流経路２１の電気抵抗を低く設定することにより、シャットダウン時間を短縮できる。そして、第２電流経路２２の電気抵抗を高く設定することにより、放電回路２０に破壊電流が流れることを抑制できる。
付記１に記載の電源回路１において、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下する第１期間Ｔ１では、第１電流経路２１および第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。更に、制御回路３０が、出力電圧Ｖｏｕｔが設定電圧値Ｖ１まで低下した後の第２期間Ｔ２では、第１電流経路２１に出力端子ＯＵＴから電流が流れず、かつ、第２電流経路２２に出力端子ＯＵＴから電流が流れるように放電回路２０を制御する。付記３に記載の電源回路１によれば、第１電流経路２１の電気抵抗を低く設定することにより、シャットダウン時間を短縮できる。そして、第２電流経路２２の電気抵抗を高く設定することにより、放電回路２０に破壊電流が流れることを抑制できる。
【0050】
（付記４：図１）
付記１乃至３のいずれかに記載の電源回路１において、第１電流経路２１が第１の抵抗素子Ｒｄ１を含み、第２電流経路２２が第１の抵抗素子Ｒｄ１より抵抗値が大きい第２の抵抗素子Ｒｄ２を含む。付記４に記載の電源回路１によれば、第１の抵抗素子Ｒｄ１の抵抗値を小さくすることにより、第１電流経路２１の電気抵抗を低く設定できる。更に、第１の抵抗素子Ｒｄ１より第２の抵抗素子Ｒｄ２の抵抗値を大きくすることにより、第１電流経路２１よりも第２電流経路２２の電気抵抗を高く設定できる。
付記１乃至３のいずれかに記載の電源回路１において、第１電流経路２１が第１の抵抗素子Ｒｄ１を含み、第２電流経路２２が第１の抵抗素子Ｒｄ１より抵抗値が大きい第２の抵抗素子Ｒｄ２を含む。付記４に記載の電源回路１によれば、第１の抵抗素子Ｒｄ１の抵抗値を小さくすることにより、第１電流経路２１の電気抵抗を低く設定できる。更に、第１の抵抗素子Ｒｄ１より第２の抵抗素子Ｒｄ２の抵抗値を大きくすることにより、第１電流経路２１よりも第２電流経路２２の電気抵抗を高く設定できる。
【0051】
（付記５：図１）
付記１乃至４のいずれかに記載の電源回路１において、第１電流経路２１が、第１の抵抗素子Ｒｄ１に直列接続されている第１のトランジスタＴｄ１を含み、第２電流経路２２が、第２の抵抗素子Ｒｄ２に直列接続されている第２のトランジスタＴｄ２を含む。制御回路３０は、第１のトランジスタＴｄ１の導通状態を設定して第１電流経路２１での電流の流れを制御し、第２のトランジスタＴｄ２の導通状態を設定して第２電流経路２２での電流の流れを制御する。付記５に記載の電源回路１によれば、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２の導通状態を設定することにより、放電回路２０を流れる電流の電流経路を選択できる。
付記１乃至４のいずれかに記載の電源回路１において、第１電流経路２１が、第１の抵抗素子Ｒｄ１に直列接続されている第１のトランジスタＴｄ１を含み、第２電流経路２２が、第２の抵抗素子Ｒｄ２に直列接続されている第２のトランジスタＴｄ２を含む。制御回路３０は、第１のトランジスタＴｄ１の導通状態を設定して第１電流経路２１での電流の流れを制御し、第２のトランジスタＴｄ２の導通状態を設定して第２電流経路２２での電流の流れを制御する。付記５に記載の電源回路１によれば、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２の導通状態を設定することにより、放電回路２０を流れる電流の電流経路を選択できる。
【0052】
（付記６：図１）
付記１乃至５のいずれかに記載の電源回路１において、出力電圧Ｖｏｕｔをモニタするモニタ回路４０を更に備える。制御回路３０は、モニタ回路４０によりモニタされた出力電圧Ｖｏｕｔに応じて、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２の導通状態を設定する。付記６に記載の電源回路１によれば、制御回路３０が、出力電圧Ｖｏｕｔの変化に応じて放電回路２０を流れる電流の電流経路を選択できる。
付記１乃至５のいずれかに記載の電源回路１において、出力電圧Ｖｏｕｔをモニタするモニタ回路４０を更に備える。制御回路３０は、モニタ回路４０によりモニタされた出力電圧Ｖｏｕｔに応じて、第１のトランジスタＴｄ１および第２のトランジスタＴｄ２の導通状態を設定する。付記６に記載の電源回路１によれば、制御回路３０が、出力電圧Ｖｏｕｔの変化に応じて放電回路２０を流れる電流の電流経路を選択できる。
【0053】
（付記７：図１）
付記１乃至６のいずれかに記載の電源回路１において、設定電圧値Ｖ１が０．１Ｖである。
付記１乃至６のいずれかに記載の電源回路１において、設定電圧値Ｖ１が０．１Ｖである。
【0054】
（付記８：図１）
付記１乃至７のいずれかに記載の電源回路１において、第１の抵抗素子Ｒｄ１の抵抗値が１０Ω以下である。
付記１乃至７のいずれかに記載の電源回路１において、第１の抵抗素子Ｒｄ１の抵抗値が１０Ω以下である。
【0055】
（付記９：図１）
付記１乃至８のいずれかに記載の電源回路１において、第２の抵抗素子Ｒｄ２の抵抗値が１ｋΩ以上である。
付記１乃至８のいずれかに記載の電源回路１において、第２の抵抗素子Ｒｄ２の抵抗値が１ｋΩ以上である。
【0056】
（付記１０：図１）
付記１乃至９のいずれかに記載の電源回路１において、第１電流経路２１と第２電流経路２２のそれぞれの一方の端部が出力端子ＯＵＴであり、他方の端部が接地端子ＧＮＤである。
付記１乃至９のいずれかに記載の電源回路１において、第１電流経路２１と第２電流経路２２のそれぞれの一方の端部が出力端子ＯＵＴであり、他方の端部が接地端子ＧＮＤである。
【0057】
（付記１１：図１）
付記１乃至１０のいずれかに記載の電源回路１において、出力回路１０が、出力電圧Ｖｏｕｔを一定に維持するように動作する。付記１１に記載の電源回路１によれば、定電圧電源として機能する電源回路１において、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
付記１乃至１０のいずれかに記載の電源回路１において、出力回路１０が、出力電圧Ｖｏｕｔを一定に維持するように動作する。付記１１に記載の電源回路１によれば、定電圧電源として機能する電源回路１において、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
【0058】
（付記１２：図１）
付記１１に記載の電源回路１において、出力回路１０がリニアレギュレータを構成している。付記１２に記載の電源回路１によれば、低い入出力間電位差でも動作するリニアレギュレータにおいて、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
付記１１に記載の電源回路１において、出力回路１０がリニアレギュレータを構成している。付記１２に記載の電源回路１によれば、低い入出力間電位差でも動作するリニアレギュレータにおいて、チップ面積の増大を抑制し、かつ、シャットダウン時間を短縮することができる。
【符号の説明】
【0059】
１ 電源回路
１０ 出力回路
２０ 放電回路
２１ 第１電流経路
２２ 第２電流経路
３０ 制御回路
４０ モニタ回路
Ｒｄ１ 第１の抵抗素子
Ｒｄ２ 第２の抵抗素子
Ｔｄ１ 第１のトランジスタ
Ｔｄ２ 第２のトランジスタ
１０ 出力回路
２０ 放電回路
２１ 第１電流経路
２２ 第２電流経路
３０ 制御回路
４０ モニタ回路
Ｒｄ１ 第１の抵抗素子
Ｒｄ２ 第２の抵抗素子
Ｔｄ１ 第１のトランジスタ
Ｔｄ２ 第２のトランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】