知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024174519
(43)【公開日】2024-12-17
(54)【発明の名称】モータ駆動装置、モータシステム、および車両
(51)【国際特許分類】
H02P 27/06 20060101AFI20241210BHJP
H02M 7/48 20070101ALI20241210BHJP
【ＦＩ】
H02P27/06
H02M7/48 Z
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023092380
(22)【出願日】2023-06-05
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】▲高▼山 洋平
(72)【発明者】
【氏名】吉田 秋央
【テーマコード（参考）】
5H505
5H770
【Ｆターム（参考）】
5H505AA16
5H505BB03
5H505BB06
5H505CC01
5H505DD03
5H505DD08
5H505EE08
5H505HA01
5H505HA05
5H505HA06
5H505HA09
5H505LL55
5H770BA01
5H770DA44
5H770JA17W
5H770JA17Z
(57)【要約】
【課題】電源リレーおよびモータリレーのオンオフ制御を効率的な構成により行うことができるモータ駆動装置を提供する。
【解決手段】モータ駆動装置（１）は、モータリレー（７１，７２，７３）のゲートにゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）を出力するように構成される制御部（９０）を備え、電源リレー（６）のゲートに出力電圧（Ｖｃｐｈ）を印加させるか否かを切り替えるように構成される電源リレー制御部（９）に前記ゲート信号を入力させる。
【選択図】図３
【解決手段】モータ駆動装置（１）は、モータリレー（７１，７２，７３）のゲートにゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）を出力するように構成される制御部（９０）を備え、電源リレー（６）のゲートに出力電圧（Ｖｃｐｈ）を印加させるか否かを切り替えるように構成される電源リレー制御部（９）に前記ゲート信号を入力させる。
【選択図】図３
【特許請求の範囲】
【請求項1】
電源電圧の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタとローサイドトランジスタを有し、前記ハイサイドトランジスタと前記ローサイドトランジスタが接続されるノードにモータを接続可能に構成される少なくとも１つのハーフブリッジと、
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有する電源リレーと、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレーと、
前記電源電圧を昇圧して出力電圧を生成するように構成される昇圧回路と、
を備えるモータシステムにおいて用いられるモータ駆動装置であって、
前記モータリレーのゲートにゲート信号を出力するように構成される制御部を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部に前記ゲート信号を入力させる、モータ駆動装置。
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有する電源リレーと、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレーと、
前記電源電圧を昇圧して出力電圧を生成するように構成される昇圧回路と、
を備えるモータシステムにおいて用いられるモータ駆動装置であって、
前記モータリレーのゲートにゲート信号を出力するように構成される制御部を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部に前記ゲート信号を入力させる、モータ駆動装置。
【請求項2】
前記電源リレー制御部は、前記出力電圧の印加端と前記電源リレーのゲートとの間に接続される１つ以上のゲート遮断リレーを有し、
前記ゲート遮断リレーのゲートには、前記ゲート信号が印加可能である、請求項１に記載のモータ駆動装置。
前記ゲート遮断リレーのゲートには、前記ゲート信号が印加可能である、請求項１に記載のモータ駆動装置。
【請求項3】
前記電源リレー制御部は、並列接続される２つ以上の前記ゲート遮断リレーを有する、請求項２に記載のモータ駆動装置。
【請求項4】
前記出力電圧を出力するように構成される外部端子としての出力端子を備え、
前記出力端子と前記電源電圧の印加端との間にキャパシタが接続され、
前記ゲート遮断リレーは、前記出力端子に外部接続される、請求項２に記載のモータ駆動装置。
前記出力端子と前記電源電圧の印加端との間にキャパシタが接続され、
前記ゲート遮断リレーは、前記出力端子に外部接続される、請求項２に記載のモータ駆動装置。
【請求項5】
前記昇圧回路は、チャージポンプである、請求項４に記載のモータ駆動装置。
【請求項6】
外部端子としての出力端子を備え、
前記電源リレー制御部は、当該モータ駆動装置に内蔵され、
前記ゲート遮断リレーは、前記昇圧回路の出力端と前記出力端子との間に接続される、請求項２に記載のモータ駆動装置。
前記電源リレー制御部は、当該モータ駆動装置に内蔵され、
前記ゲート遮断リレーは、前記昇圧回路の出力端と前記出力端子との間に接続される、請求項２に記載のモータ駆動装置。
【請求項7】
前記出力電圧を出力するように構成される外部端子としての出力端子を備え、
前記昇圧回路は、チャージポンプであり、
前記昇圧回路は、前記出力端子と前記電源電圧の印加端との間に接続される第１トランジスタおよび第２トランジスタと、前記第１トランジスタまたは前記第２トランジスタの逆並列ダイオードと逆方向に接続されるダイオードを含む第３トランジスタと、を有し、
前記電源リレー制御部は、前記出力端子をグランド電位にプルダウンするためのプルダウンスイッチを有し、
前記電源リレー制御部は、前記ゲート信号に応じて第１モードと第２モードとを切り替えられるように構成され、
前記第１モードは、前記プルダウンスイッチをオフ状態とし、かつ、制御信号の切り替えに応じて前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのオンオフを切り替えるモードであり、
前記第２モードは、前記プルダウンスイッチをオン状態とし、かつ、前記制御信号に依らずに前記前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオフ状態とするモードである、請求項１に記載のモータ駆動装置。
前記昇圧回路は、チャージポンプであり、
前記昇圧回路は、前記出力端子と前記電源電圧の印加端との間に接続される第１トランジスタおよび第２トランジスタと、前記第１トランジスタまたは前記第２トランジスタの逆並列ダイオードと逆方向に接続されるダイオードを含む第３トランジスタと、を有し、
前記電源リレー制御部は、前記出力端子をグランド電位にプルダウンするためのプルダウンスイッチを有し、
前記電源リレー制御部は、前記ゲート信号に応じて第１モードと第２モードとを切り替えられるように構成され、
前記第１モードは、前記プルダウンスイッチをオフ状態とし、かつ、制御信号の切り替えに応じて前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのオンオフを切り替えるモードであり、
前記第２モードは、前記プルダウンスイッチをオン状態とし、かつ、前記制御信号に依らずに前記前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオフ状態とするモードである、請求項１に記載のモータ駆動装置。
【請求項8】
前記第１トランジスタは、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される、請求項７に記載のモータ駆動装置。
前記第２トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される、請求項７に記載のモータ駆動装置。
【請求項9】
前記第１トランジスタは、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタは、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第１トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される、請求項７に記載のモータ駆動装置。
前記第２トランジスタは、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタは、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第１トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される、請求項７に記載のモータ駆動装置。
【請求項10】
前記モータリレーは、２つ以上設けられ、
少なくともいずれかの前記ゲート信号がハイレベルの場合、前記電源リレー制御部は、前記第１モードとなり、すべての前記ゲート信号がローレベルの場合、前記電源リレー制御部は、前記第２モードとなる、請求項７に記載のモータ駆動装置。
少なくともいずれかの前記ゲート信号がハイレベルの場合、前記電源リレー制御部は、前記第１モードとなり、すべての前記ゲート信号がローレベルの場合、前記電源リレー制御部は、前記第２モードとなる、請求項７に記載のモータ駆動装置。
【請求項11】
選択信号が所定レベルの場合、前記電源リレー制御部は、前記ゲート信号に依らずに前記第１モードとなる、請求項１０に記載のモータ駆動装置。
【請求項12】
請求項１から請求項１１のいずれか１項に記載のモータ駆動装置と、
前記ハーフブリッジと、
前記モータと、を備えるモータシステム。
前記ハーフブリッジと、
前記モータと、を備えるモータシステム。
【請求項13】
請求項１２に記載のモータシステムを備える、車両。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、モータ駆動装置に関する。
【背景技術】
【0002】
従来、各種モータを駆動するためのモータ駆動装置が知られている。例えば、ブラシレスＤＣモータ等を駆動するモータ駆動装置は、ハーフブリッジと呼ばれる回路を用いてモータを駆動する。ハーフブリッジは、電源電圧の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタおよびローサイドトランジスタを有する。
【発明の概要】
【発明が解決しようとする課題】
【0003】
上記のようなモータ駆動装置を用いたシステムにおいては、例えば機能安全が重要となる車載分野などにおいて、ハーフブリッジへの電源供給のオンオフを切り替える電源リレーと、ハーフブリッジの出力端とモータとの間に接続されるモータリレーと、を設ける場合がある。
【0004】
本開示は、電源リレーおよびモータリレーのオンオフ制御を効率的な構成により行うことができるモータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
本開示の一態様に係るモータ駆動装置は、
電源電圧の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタとローサイドトランジスタを有し、前記ハイサイドトランジスタと前記ローサイドトランジスタが接続されるノードにモータを接続可能に構成される少なくとも１つのハーフブリッジと、
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有する電源リレーと、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレーと、
前記電源電圧を昇圧して出力電圧を生成するように構成される昇圧回路と、
を備えるモータシステムにおいて用いられるモータ駆動装置であって、
前記モータリレーのゲートにゲート信号を出力するように構成される制御部を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部に前記ゲート信号を入力させる構成としている。
電源電圧の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタとローサイドトランジスタを有し、前記ハイサイドトランジスタと前記ローサイドトランジスタが接続されるノードにモータを接続可能に構成される少なくとも１つのハーフブリッジと、
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有する電源リレーと、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレーと、
前記電源電圧を昇圧して出力電圧を生成するように構成される昇圧回路と、
を備えるモータシステムにおいて用いられるモータ駆動装置であって、
前記モータリレーのゲートにゲート信号を出力するように構成される制御部を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部に前記ゲート信号を入力させる構成としている。
【発明の効果】
【0006】
本開示に係るモータ駆動装置によれば、電源リレーおよびモータリレーのオンオフ制御を効率的な構成により行うことができる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下に本開示の例示的な実施形態について図面を参照して説明する。
【0009】
＜１．比較例＞
まず、本開示の実施形態について説明する前に、対比のための比較例について説明する。比較例を説明することで、課題がより明らかとなる。
まず、本開示の実施形態について説明する前に、対比のための比較例について説明する。比較例を説明することで、課題がより明らかとなる。
【0010】
＜＜モータシステム＞＞
図１は、比較例に係るモータシステム１０の構成を示す図である。モータシステム１０は、モータ駆動装置１と、ハーフブリッジＨＢ１，ＨＢ２，ＨＢ３と、電源リレー６と、モータリレー７１，７２，７３と、モータ８と、を備える。モータ駆動装置１は、ハーフブリッジＨＢ１，ＨＢ２，ＨＢ３を用いてモータ８を駆動する。モータ８は、ブラシレスＤＣモータの３相モータである。なお、駆動対象のモータは、ブラシレスＤＣモータに限らず、ステッピングモータまたはブラシ付きＤＣモータなど、ハーフブリッジを用いて駆動できるモータであればよい。
図１は、比較例に係るモータシステム１０の構成を示す図である。モータシステム１０は、モータ駆動装置１と、ハーフブリッジＨＢ１，ＨＢ２，ＨＢ３と、電源リレー６と、モータリレー７１，７２，７３と、モータ８と、を備える。モータ駆動装置１は、ハーフブリッジＨＢ１，ＨＢ２，ＨＢ３を用いてモータ８を駆動する。モータ８は、ブラシレスＤＣモータの３相モータである。なお、駆動対象のモータは、ブラシレスＤＣモータに限らず、ステッピングモータまたはブラシ付きＤＣモータなど、ハーフブリッジを用いて駆動できるモータであればよい。
【0011】
図１の構成においては、３相のモータ８に対応して、ハーフブリッジＨＢ１，ＨＢ２，ＨＢ３の３つのハーフブリッジが設けられる。第１ハーフブリッジＨＢ１は、後述する電源リレー６がオン状態の場合に電源電圧ＶＢを印加可能な印加端ＮＡと、グランド電位の印加端との間で直列に接続される第１ハイサイドトランジスタＭ１および第１ローサイドトランジスタＭ２を有する。具体的には、ＮチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）により構成される第１ハイサイドトランジスタＭ１のドレインは、印加端ＮＡに接続される。第１ハイサイドトランジスタＭ１のソースは、ＮチャネルＭＯＳＦＥＴにより構成される第１ローサイドトランジスタＭ２のドレインに第１ノードＮ１において接続される。第１ローサイドトランジスタＭ２のソースは、グランド電位の印加端に接続される。なお、第１ローサイドトランジスタＭ２のソースとグランド電位の印加端との間に電流検出抵抗を設けてもよく、ローサイドトランジスタＭ４，Ｍ６についても同様である。
【0012】
第２ハーフブリッジＨＢ２は、印加端ＮＡとグランド電位の印加端との間で直列に接続される第２ハイサイドトランジスタＭ３および第２ローサイドトランジスタＭ４を有する。具体的には、ＮチャネルＭＯＳＦＥＴにより構成される第２ハイサイドトランジスタＭ３のドレインは、印加端ＮＡに接続される。第２ハイサイドトランジスタＭ３のソースは、ＮチャネルＭＯＳＦＥＴにより構成される第２ローサイドトランジスタＭ４のドレインに第２ノードＮ２において接続される。第２ローサイドトランジスタＭ４のソースは、グランド電位の印加端に接続される。
【0013】
第３ハーフブリッジＨＢ３は、印加端ＮＡとグランド電位の印加端との間で直列に接続される第３ハイサイドトランジスタＭ５および第３ローサイドトランジスタＭ６を有する。具体的には、ＮチャネルＭＯＳＦＥＴにより構成される第３ハイサイドトランジスタＭ５のドレインは、印加端ＮＡに接続される。第３ハイサイドトランジスタＭ５のソースは、ＮチャネルＭＯＳＦＥＴにより構成される第３ローサイドトランジスタＭ６のドレインに第３ノードＮ３において接続される。第３ローサイドトランジスタＭ６のソースは、グランド電位の印加端に接続される。
【0014】
第１ノードＮ１とモータ８のＵ相入力端の間に第１モータリレー７１が接続される。第２ノードＮ２とモータ８のＶ相入力端の間に第２モータリレー７２が接続される。第３ノードＮ３とモータ８のＷ相入力端の間に第３モータリレー７３が接続される。モータリレー７１，７２，７３は、いずれもＮチャネルＭＯＳＦＥＴにより構成される。
【0015】
なお、モータリレーは、２つのＮチャネルＭＯＳＦＥＴにより構成してもよい。この場合、２つのＮチャネルＭＯＳＦＥＴのドレインまたはソースを同一ノードにおいて接続することで、２つのＮチャネルＭＯＳＦＥＴの各ボディダイオードが互いに逆方向に接続され、電流の逆流を阻止できる。
【0016】
電源リレー６は、電源電圧ＶＢの印加端と印加端ＮＡとの間に接続される。電源リレー６は、第１ＮチャネルＭＯＳＦＥＴ６１と、第２ＮチャネルＭＯＳＦＥＴ６２と、を有する。第１ＮチャネルＭＯＳＦＥＴ６１のドレインは、電源電圧ＶＢの印加端に接続される。第１ＮチャネルＭＯＳＦＥＴ６１のソースは、第２ＮチャネルＭＯＳＦＥＴ６２のソースに接続される。第２ＮチャネルＭＯＳＦＥＴ６２のドレインは、印加端ＮＡに接続される。すなわち、ＮチャネルＭＯＳＦＥＴ６１，６２のソース同士を同一ノードにおいて接続している。このような電源リレー６の構成により、ＮチャネルＭＯＳＦＥＴ６１，６２の各ボディダイオードは互いに逆方向に接続され、電流の逆流を阻止する構成としている。なお、電源リレー６の構成としては、これに限らず、ＮチャネルＭＯＳＦＥＴ６１，６２のドレイン同士を同一ノードにおいて接続してもよい。また、電源リレー６は、１つのＮチャネルＭＯＳＦＥＴにより構成されてもよい。
【0017】
ＮチャネルＭＯＳＦＥＴ６１，６２のゲート・ソース間には、プルダウン抵抗Ｒｐが接続される。
【0018】
モータ駆動装置１は、図１に示す内部構成を集積化して有する半導体装置である。モータ駆動装置１は、外部との電気的接続を確立するための外部端子として、ＤＲＮ端子（ドレイン端子）、ＧＨ１端子（第１ハイサイドゲート端子）、ＳＨ１端子（第１ハイサイドソース端子）、ＧＬ１端子（第１ローサイドゲート端子）、ＧＨ２端子（第２ハイサイドゲート端子）、ＳＨ２端子（第２ハイサイドソース端子）、ＧＬ２端子（第２ローサイドゲート端子）、ＧＨ３端子（第３ハイサイドゲート端子）、ＳＨ３端子（第３ハイサイドソース端子）、およびＧＬ３端子（第３ローサイドゲート端子）を有する。
【0019】
ＤＲＮ端子は、印加端ＮＡ、すなわちハイサイドトランジスタＭ１，Ｍ３，Ｍ５の各ドレインに接続される。モータ駆動装置１は、抵抗Ｒ１，Ｒ２，Ｒ３と、スイッチＳＷ１と、コンパレータ３１と、を有する。抵抗Ｒ１，Ｒ２，Ｒ３、スイッチＳＷ１およびコンパレータ３１は、電源リレー６における第１ＮチャネルＭＯＳＦＥＴ６１のショート異常を検知するための構成である。このようなショート異常の検知は、モータ８を動作させる前にスタティックに行われる。
【0020】
より具体的には、ＤＲＮ端子とグランド電位の印加端との間には、抵抗Ｒ１およびスイッチＳＷ１が接続される。また、ＤＲＮ端子とグランド電位の印加端との間には、抵抗Ｒ２，Ｒ３が直列に接続される。抵抗Ｒ２，Ｒ３が接続されるノードは、コンパレータ３１の第１入力端に接続される。コンパレータ３１の第２入力端は、基準電圧Ｖｒｅｆ１の印加端に接続される。
【0021】
ＧＨ１端子は、第１ハイサイドトランジスタＭ１のゲートに接続される。モータ駆動装置１は、プリドライバ４１と、抵抗Ｒ４，Ｒ５，Ｒ６と、スイッチＳＷ２と、コンパレータ５１と、を有する。プリドライバ４１から出力されるゲート信号Ｇｈ１は、ＧＨ１端子を介してハイサイドトランジスタＭ１のゲートに印加される。これにより、第１ハイサイドトランジスタＭ１がオンオフ駆動される。プリドライバ４１は、ハイレベルのゲート信号Ｇｈ１を後述するチャージポンプ２の出力電圧Ｖｃｐｈとすることで、第１ハイサイドトランジスタＭ１をオン状態とする。出力電圧Ｖｃｐｈは、後述するようにチャージポンプ２により昇圧されて電源電圧ＶＢよりも高い電圧であるため、ＮチャネルＭＯＳＦＥＴである第１ハイサイドトランジスタＭ１をオン状態とすることができる。一方、プリドライバ４１は、ローレベルのゲート信号Ｇｈ１をＳＨ１端子の電圧とすることで、第１ハイサイドトランジスタＭ１をオフ状態とする。ＳＨ１端子は、第１ハイサイドトランジスタＭ１のソースに接続される。
【0022】
ＧＬ１端子は、第１ローサイドトランジスタＭ２のゲートに接続される。ＧＬ１端子から出力されるゲート信号が第１ローサイドトランジスタＭ２のゲートに印加されることで、第１ローサイドトランジスタＭ２がオンオフ駆動される。
【0023】
ＳＨ１端子とグランド電位の印加端との間には、抵抗Ｒ４およびスイッチＳＷ２が接続される。また、ＳＨ１端子とグランド電位の印加端との間には、抵抗Ｒ５，Ｒ６が直列に接続される。抵抗Ｒ５，Ｒ６が接続されるノードは、コンパレータ５１の第１入力端に接続される。コンパレータ５１の第２入力端は、基準電圧Ｖｒｅｆ２の印加端に接続される。
【0024】
ＧＨ２端子は、第２ハイサイドトランジスタＭ３のゲートに接続される。モータ駆動装置１は、プリドライバ４２と、抵抗Ｒ７，Ｒ８，Ｒ９と、スイッチＳＷ３と、コンパレータ５２と、を有する。第２ハイサイドトランジスタＭ３は、プリドライバ４２によりＧＨ２端子を介して出力されるゲート信号Ｇｈ２によってオンオフ駆動される。ゲート信号Ｇｈ２は、ハイレベルとして出力電圧Ｖｃｐｈ、ローレベルとしてＳＨ２端子の電圧とされる。ＳＨ２端子は、第２ハイサイドトランジスタＭ３のソースに接続される。
【0025】
ＧＬ２端子は、第２ローサイドトランジスタＭ４のゲートに接続される。ＧＬ２端子から出力されるゲート信号が第２ローサイドトランジスタＭ４のゲートに印加されることで、第２ローサイドトランジスタＭ４がオンオフ駆動される。
【0026】
ＳＨ２端子とグランド電位の印加端との間には、抵抗Ｒ７およびスイッチＳＷ３が接続される。また、ＳＨ２端子とグランド電位の印加端との間には、抵抗Ｒ８，Ｒ９が直列に接続される。抵抗Ｒ８，Ｒ９が接続されるノードは、コンパレータ５２の第１入力端に接続される。コンパレータ５２の第２入力端は、基準電圧Ｖｒｅｆ３の印加端に接続される。
【0027】
ＧＨ３端子は、第３ハイサイドトランジスタＭ５のゲートに接続される。モータ駆動装置１は、プリドライバ４３と、抵抗Ｒ１０，Ｒ１１，Ｒ１２と、スイッチＳＷ４と、コンパレータ５３と、を有する。第３ハイサイドトランジスタＭ５は、プリドライバ４３によりＧＨ３端子を介して出力されるゲート信号Ｇｈ３によってオンオフ駆動される。ゲート信号Ｇｈ３は、ハイレベルとして出力電圧Ｖｃｐｈ、ローレベルとしてＳＨ３端子の電圧とされる。ＳＨ３端子は、第３ハイサイドトランジスタＭ５のソースに接続される。
【0028】
ＧＬ３端子は、第３ローサイドトランジスタＭ６のゲートに接続される。ＧＬ３端子から出力されるゲート信号が第３ローサイドトランジスタＭ６のゲートに印加されることで、第３ローサイドトランジスタＭ６がオンオフ駆動される。
【0029】
ＳＨ３端子とグランド電位の印加端との間には、抵抗Ｒ１０およびスイッチＳＷ４が接続される。また、ＳＨ３端子とグランド電位の印加端との間には、抵抗Ｒ１１，Ｒ１２が直列に接続される。抵抗Ｒ１１，Ｒ１２が接続されるノードは、コンパレータ５３の第１入力端に接続される。コンパレータ５３の第２入力端は、基準電圧Ｖｒｅｆ４の印加端に接続される。
【0030】
また、モータ駆動装置１は、外部端子としてＧＲ１端子（第１リレーゲート端子）、ＧＲ２端子（第２リレーゲート端子）、およびＧＲ３端子（第３リレーゲート端子）を有する。ＧＲ１端子は、モータリレー７１のゲートに接続される。ＧＲ２端子は、モータリレー７２のゲートに接続される。ＧＲ３端子は、モータリレー７３のゲートに接続される。ＧＲ１端子、ＧＲ２端子、およびＧＲ３端子それぞれから出力されるゲート信号によりモータリレー７１，７２，７３はそれぞれオンオフ駆動される。
【0031】
モータシステム１０は、例えば機能安全が要求される車載分野に好適であり、電源リレー６およびモータリレー７１～７３が設けられる。電源リレー６は、電源電圧ＶＢをハーフブリッジＨＢ１～ＨＢ３に供給するか否かを切り替える。例えば、電源リレー６により電源電圧ＶＢをハーフブリッジＨＢ１～ＨＢ３に供給した状態で異常が検知された場合、モータリレー７１～７３のうちいずれか１つをオフ状態とし、モータ８を３相駆動から２相駆動へ移行させることができる。また、例えば、異常が検知された場合に、電源リレー６をオフ状態とすることで電源電圧ＶＢのハーフブリッジＨＢ１～ＨＢ３への供給が遮断され、モータ８を停止させることもできる。
【0032】
また、モータシステム１０は、各トランジスタＭ１～Ｍ６のショート／オープン異常、モータリレー７１～７３のショート／オープン異常をモータ８を動作させる前にスタティックに検知する機能を有する。このようなショート／オープン異常の検知は、スイッチＳＷ２～ＳＷ４のオンオフ、トランジスタＭ１～Ｍ６のオンオフ、およびモータリレー７１～７３のオンオフの組み合わせにより設定されるパターンにおけるコンパレータ５１～５３の出力レベルに基づいて行うことができる。このようなパターンを切り替えることでシーケンスが実行される。
【0033】
＜＜チャージポンプ＞＞
モータ駆動装置１は、チャージポンプ２を有する。チャージポンプ２に対応して、モータ駆動装置１は、外部端子としてＶＣＰＨ端子（出力端子）、ＣＰＬ端子（キャパシタローサイド端子）、ＣＰＨ端子（キャパシタハイサイド端子）、およびＶＢＴ端子（電源端子）を有する。チャージポンプ２は、電源電圧ＶＢを昇圧して出力電圧Ｖｃｐｈを生成して出力する。出力電圧Ｖｃｐｈは、ＶＣＰＨ端子から出力されて電源リレー６におけるＮチャネルＭＯＳＦＥＴ６１，６２の各ゲートに印加される。また、先述したように、出力電圧Ｖｃｐｈは、プリドライバ４１～４３にも供給される。ＣＰＨ端子とＣＰＬ端子の間にはキャパシタＣ１が外部接続される。ＶＢＴ端子とＶＣＰＨ端子の間にはキャパシタＣ２が外部接続される。
モータ駆動装置１は、チャージポンプ２を有する。チャージポンプ２に対応して、モータ駆動装置１は、外部端子としてＶＣＰＨ端子（出力端子）、ＣＰＬ端子（キャパシタローサイド端子）、ＣＰＨ端子（キャパシタハイサイド端子）、およびＶＢＴ端子（電源端子）を有する。チャージポンプ２は、電源電圧ＶＢを昇圧して出力電圧Ｖｃｐｈを生成して出力する。出力電圧Ｖｃｐｈは、ＶＣＰＨ端子から出力されて電源リレー６におけるＮチャネルＭＯＳＦＥＴ６１，６２の各ゲートに印加される。また、先述したように、出力電圧Ｖｃｐｈは、プリドライバ４１～４３にも供給される。ＣＰＨ端子とＣＰＬ端子の間にはキャパシタＣ１が外部接続される。ＶＢＴ端子とＶＣＰＨ端子の間にはキャパシタＣ２が外部接続される。
【0034】
【0035】
トランジスタ２１は、ＰチャネルＭＯＳＦＥＴにより構成される。トランジスタ２１のソースは、ＶＣＰＨ端子に接続される。トランジスタ２２は、ＮチャネルＭＯＳＦＥＴにより構成される。トランジスタ２２のドレインは、ノードＮ２１においてトランジスタ２１のドレインに接続される。トランジスタ２２のソースは、電源電圧ＶＢの印加端に接続される。ノードＮ２１は、ＣＰＨ端子に接続される。
【0036】
トランジスタ２３は、ＰチャネルＭＯＳＦＥＴにより構成される。トランジスタ２３のソースは、電源電圧Ｖ１の印加端に接続される。トランジスタ２４は、ＮチャネルＭＯＳＦＥＴにより構成される。トランジスタ２４のドレインは、ノードＮ２２においてトランジスタ２３のドレインに接続される。トランジスタ２４のソースは、グランド電位の印加端に接続される。ノードＮ２２は、ＣＰＬ端子に接続される。
【0037】
制御回路２５は、トランジスタ２１のゲートに駆動信号Ｇ１、トランジスタ２２のゲートに駆動信号Ｇ２を印加することで、トランジスタ２１，２２を駆動する。制御回路２５は、ＶＣＰＨ端子の出力電圧Ｖｃｐｈを基準として駆動信号Ｇ１を生成し、電源電圧ＶＢを基準として駆動信号Ｇ２を生成する。
【0038】
制御回路２６は、トランジスタ２３のゲートに駆動信号Ｇ３、第４トランジスタ２４のゲートに駆動信号Ｇ４を印加することで、第３トランジスタ２３および第４トランジスタ２４を駆動する。制御回路２６は、電源電圧Ｖ１を基準として駆動信号Ｇ３を生成し、グランド電位を基準として駆動信号Ｇ４を生成する。
【0039】
このようなチャージポンプ２の定常動作時には、まずトランジスタ２２，２４がオン状態、トランジスタ２１，２３がオフ状態とされ、キャパシタＣ１に電源電圧ＶＢが印加されて充電される。その後、トランジスタ２２，２４がオフ状態、トランジスタ２１，２３がオン状態とされることで、ＣＰＨ端子の電圧がＶＢ＋Ｖ１となり、ＶＣＰＨ端子から出力電圧Ｖｃｐｈとして出力される。このとき、キャパシタＣ２が充電される。このような動作の繰り返しにより、電源電圧ＶＢの昇圧動作が行われる。電源電圧ＶＢが昇圧された出力電圧ＶｃｐｈがＮチャネルＭＯＳＦＥＴ６１，６２の各ゲートに印加されることで、ＮチャネルＭＯＳＦＥＴ６１，６２をオン状態とすることができる。この場合、電源リレー６がオン状態となり、電源電圧ＶＢがハーフブリッジＨＢ１～ＨＢ３に供給される。例えばＶＢ＝４８Ｖ、Ｖ１＝１２Ｖの場合は、Ｖｃｐｈ＝４８＋１２＝６０Ｖとなる。
【0040】
一方、チャージポンプ２の停止時には、トランジスタ２１～２４をオフ状態とする。このとき、電源電圧ＶＢの印加端からトランジスタ２２のボディダイオード、トランジスタ２１のボディダイオード、ＶＣＰＨ端子、プルダウン抵抗Ｒｐ、および第２ＮチャネルＭＯＳＦＥＴ６２のボディダイオードを介した電流経路が形成され、ＮチャネルＭＯＳＦＥＴ６１がオフしきれない課題がある。
【0041】
特に図１で示した構成において、第１ＮチャネルＭＯＳＦＥＴ６１のショート異常検知を行う場合、スイッチＳＷ１をオン状態として、コンパレータ３１の出力レベルを確認する。第１ＮチャネルＭＯＳＦＥＴ６１にショート異常がない場合は、ＤＲＮ端子の電圧＝ＶＢ－２Ｖｆ－Ｖｔｈ－１Ｖｆ＝ＶＢ－３Ｖｆ－Ｖｔｈとなる。ただし、Ｖｆは、トランジスタ２１，２２のボディダイオードおよび第２ＮチャネルＭＯＳＦＥＴ６２のボディダイオードの各順電圧であり、Ｖｔｈは、第１ＮチャネルＭＯＳＦＥＴ６１の閾値電圧である。一方、第１ＮチャネルＭＯＳＦＥＴ６１にショート異常がある場合は、ＤＲＮ端子の電圧＝ＶＢ－Ｖｆとなる。コンパレータ３１では、ＶＢ－３Ｖｆ－ＶｔｈとＶＢ－Ｖｆの微小な差である２Ｖｆ－Ｖｔｈを検知する必要がある。しかしながら、実際にはＮチャネルＭＯＳＦＥＴ６１がオフしきれないため（すなわち弱いオン状態）、ショート異常の有無によるＤＲＮ端子の電圧の差を確認し難くなる。例えば、ＶＢ＝４８Ｖ、Ｖｆ＝０．７Ｖ、Ｖｔｈ＝１．２Ｖである。
【0042】
＜２．第１実施形態＞
以下、上記課題に鑑み、本開示の実施形態について説明する。ここでは、図１に示す比較例の構成との相違点について主に述べる。図３は、第１実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、モータ駆動装置１の外部に電源リレー制御部９が設けられる。
以下、上記課題に鑑み、本開示の実施形態について説明する。ここでは、図１に示す比較例の構成との相違点について主に述べる。図３は、第１実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、モータ駆動装置１の外部に電源リレー制御部９が設けられる。
【0043】
電源リレー制御部９は、ゲート遮断リレー９１，９２，９３を有する。ゲート遮断リレーは、モータ８の３相に対応して３つ設けられる。ゲート遮断リレー９１～９３は、いずれもＮチャネルＭＯＳＦＥＴにより構成される。ゲート遮断リレー９１～９３は、ＶＣＰＨ端子と電源リレー６におけるＮチャネルＭＯＳＦＥＴ６１，６２のゲートとの間に接続される。具体的には、ゲート遮断リレー９１～９３の各ドレインは、ＶＣＰＨ端子に共通接続される。ゲート遮断リレー９１～９３の各ソースは、ＮチャネルＭＯＳＦＥＴ６１，６２のゲートに共通接続される。すなわち、ゲート遮断リレー９１～９３は、並列に接続される。
【0044】
ゲート遮断リレー９１～９３の各ゲートは、それぞれＧＲ１端子、ＧＲ２端子、ＧＲ３端子に接続される。モータ駆動装置１は制御部９０を有している。制御部９０は、各ゲート信号Ｇｒ１，Ｇｒ２，Ｇｒ３をそれぞれＧＲ１端子、ＧＲ２端子、ＧＲ３端子から出力する。図１に示すようにＧＲ１端子、ＧＲ２端子、ＧＲ３端子は、それぞれモータリレー７１～７３のそれぞれのゲートに接続される。これにより、ゲート信号Ｇｒ１～Ｇｒ３のそれぞれにより、モータリレー７１～７３のそれぞれのオンオフとゲート遮断リレー９１～９３のそれぞれのオンオフが制御される。このように、モータリレー７１～７３のゲート制御線を、電源リレー６のオンオフ制御のために設けられる電源リレー制御部９の制御に共用しているため、電源リレー制御部９を効率的な構成とし、外付けの部品点数の増加を抑えることができる。
【0045】
ここで、電源リレー制御部９の動作について説明する。ゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベルであるとする。当該ハイレベルは、チャージポンプ２から出力される出力電圧Ｖｃｐｈである。この場合、ハイレベルとされたゲート信号に応じてモータリレー７１～７３の少なくともいずれかがオン状態となり、かつ、ゲート遮断リレー９１～９３の各ソースの電圧がＶｃｐｈ－Ｖｔとなる。ただし、Ｖｔは、ゲート遮断リレー９１～９３の閾値電圧である。これにより、ハイレベルとされたゲート信号に応じてゲート遮断リレー９１～９３の少なくともいずれかがオン状態とされる。これにより、電源リレー制御部９はオン状態となり、出力電圧Ｖｃｐｈが電源リレー制御部９を介してＮチャネルＭＯＳＦＥＴ６１，６２のゲートに供給される。従って、電源リレー６はオン状態とされる。
【0046】
一方、ゲート信号Ｇｒ１～Ｇｒ３のすべてがローレベルであるとする。当該ローレベルは、ほぼグランド電位である。この場合、モータリレー７１～７３のすべてがオフ状態とされる。このとき、ゲート遮断リレー９１～９３の各ソースの電圧がグランド電位となり、ゲート遮断リレー９１～９３のすべてはオフ状態となる。これにより、ＮチャネルＭＯＳＦＥＴ６１，６２のゲートにグランド電位が印加される。このとき、プルダウン抵抗Ｒｐを介した電流経路が形成されず、第１ＮチャネルＭＯＳＦＥＴ６１はより確実にオフ状態となる。第１ＮチャネルＭＯＳＦＥＴ６１にショート異常がない場合、ＤＲＮ端子の電圧がグランド電位となる。従って、第１ＮチャネルＭＯＳＦＥＴ６１にショート異常がある場合のＤＲＮ端子の電圧＝ＶＢ－Ｖｔｈとグランド電位の差は大きく、コンパレータ３１によるショート異常検知は行いやすい。
【0047】
このように本実施形態では、電源リレー制御部９は、ゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベルの場合にオン状態となり、ゲート信号Ｇｒ１～Ｇｒ３のすべてがローレベルの場合にオフ状態となり、ＯＲリレーとして機能する。モータリレー７１～７３のすべてがオフ状態の場合にはモータ８を動作させる必要性がほぼないので、電源リレー制御部９をオフ状態とすることで電源リレー６をオフ状態とし、電源電圧ＶＢの供給を遮断するようにしている。
【0048】
なお、ハーフブリッジを１つだけ設けるような場合にモータリレーも１つだけ設けられる場合、電源リレー制御部においてゲート遮断リレーは１つだけ設けてもよい。すなわち、電源リレー制御部はＯＲリレーであることには限らない。
【0049】
＜３．第２実施形態＞
図４は、第２実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態の第１実施形態との相違点は、電源リレー制御部９をモータ駆動装置１に内蔵していることである。
図４は、第２実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態の第１実施形態との相違点は、電源リレー制御部９をモータ駆動装置１に内蔵していることである。
【0050】
図４に示す本実施形態では、電源リレー制御部９におけるゲート遮断リレー９１～９３の各ドレインは、チャージポンプ２におけるトランジスタ２１のソースに共通接続される。ゲート遮断リレー９１～９３の各ソースは、ＶＣＰＨ端子に共通接続される。すなわち、ゲート遮断リレー９１～９３は、トランジスタ２１のソース（チャージポンプ２の出力端）とＶＣＰＨ端子との間に接続される。
【0051】
このような本実施形態によっても、第１実施形態と同様に電源リレー制御部９がＯＲリレーとして機能し、電源リレー６のオンオフを制御できる。特に本実施形態では、外付け部品の増加をより抑制することができる。ただし、本実施形態では、トランジスタ２１がオン状態の場合に、電流が電源リレー制御部９およびＶＣＰＨ端子を介してキャパシタＣ２に充電され、電源リレー制御部９のオン抵抗による電流能力への影響を考慮し、電流能力の設計に留意する必要がある。
【0052】
＜４．第３実施形態＞
図５は、第３実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、チャージポンプ２において、ＮチャネルＭＯＳＦＥＴであるトランジスタ２２に対してＮチャネルＭＯＳＦＥＴであるトランジスタ２７を追加している。また、電源リレー制御部９の構成が第１、第２実施形態と異なっている。本実施形態では、電源リレー制御部９は、モータ駆動装置１に内蔵される。
図５は、第３実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、チャージポンプ２において、ＮチャネルＭＯＳＦＥＴであるトランジスタ２２に対してＮチャネルＭＯＳＦＥＴであるトランジスタ２７を追加している。また、電源リレー制御部９の構成が第１、第２実施形態と異なっている。本実施形態では、電源リレー制御部９は、モータ駆動装置１に内蔵される。
【0053】
a
図５に示す構成では、トランジスタ２７のソースは、トランジスタ２２のソースと同一ノードにおいて接続される。トランジスタ２７のドレインは、電源電圧ＶＢの印加端に接続される。これにより、トランジスタ２２のボディダイオード２２Ａとトランジスタ２７のボディダイオード２７Ａとが互いに逆方向に接続される。これにより、トランジスタ２７，２２，２１がオフ状態の場合、ボディダイオード２７Ａにより電源電圧ＶＢの印加端からの電流の逆流が阻止され、ＶＣＰＨ端子にＶＢ－２Ｖｆの電圧が印加されることを回避できる。
図５に示す構成では、トランジスタ２７のソースは、トランジスタ２２のソースと同一ノードにおいて接続される。トランジスタ２７のドレインは、電源電圧ＶＢの印加端に接続される。これにより、トランジスタ２２のボディダイオード２２Ａとトランジスタ２７のボディダイオード２７Ａとが互いに逆方向に接続される。これにより、トランジスタ２７，２２，２１がオフ状態の場合、ボディダイオード２７Ａにより電源電圧ＶＢの印加端からの電流の逆流が阻止され、ＶＣＰＨ端子にＶＢ－２Ｖｆの電圧が印加されることを回避できる。
【0054】
図５の構成においては、電源リレー制御部９は、ＡＮＤ回路９Ａと、ＡＮＤ回路９Ｂと、ＯＲ回路９Ｃと、プルダウンスイッチＳｐと、プルダウン抵抗Ｒｐｐと、を有する。ＡＮＤ回路９Ａには、ゲート信号Ｇｒ１～Ｇｒ３が反転されて入力されるとともに、選択信号ＳＥＬが入力される。ＡＮＤ回路９Ａは、入力の論理積を出力する。ＡＮＤ回路９Ｂには、ＡＮＤ回路９Ａの出力を反転させた信号と制御信号Ｓｃｔｒとが入力される。ＡＮＤ回路９Ｂの出力は、トランジスタ２２，２７のゲートに印加される。ＯＲ回路９Ｃには、ＡＮＤ回路９Ａの出力と制御信号Ｓｃｔｒが入力される。ＯＲ回路９Ｃの出力は、トランジスタ２１のゲートに印加される。また、ＡＮＤ回路９Ａの出力は、ＮチャネルＭＯＳＦＥＴにより構成されるプルダウンスイッチＳｐのゲートに印加される。プルダウンスイッチＳｐのソースは、グランド電位の印加端に接続される。プルダウンスイッチＳｐのドレインは、プルダウン抵抗Ｒｐｐを介してＶＣＰＨ端子に接続される。なお、プルダウン抵抗Ｒｐｐは必須ではない。
【0055】
ここで、選択信号ＳＥＬがハイレベルであるとする。ゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベルの場合、ＡＮＤ回路９Ａの出力がローレベルとなり、プルダウンスイッチＳｐはオフ状態とされる。このとき、ＡＮＤ回路９Ｂの出力は、制御信号Ｓｃｔｒのレベルに応じたものとなる。このようなモードは、電源リレー制御部９の第１モードとなる。
【0056】
ＡＮＤ回路９Ｂは、制御信号Ｓｃｔｒのレベルをレベルシフトする機能を有する。例えば、電源電圧ＶＢ＝４８Ｖとして、制御信号Ｓｃｔｒ＝０Ｖ（ローレベル）の場合、０Ｖから４８Ｖだけレベルシフトして、ローレベルとしての４８Ｖの出力信号を出力する。一方、例えば、制御信号Ｓｃｔｒ＝５Ｖ（ハイレベル）の場合、５Ｖから４８Ｖだけレベルシフトして、ハイレベルとしての４８Ｖ＋５Ｖの出力信号を出力する。
【0057】
制御信号Ｓｃｔｒがローレベルの場合、ＡＮＤ回路９Ｂの出力（＝ゲート信号Ｇ２）がローレベルとなる。例えば、ＶＢ＝４８Ｖの場合、ＡＮＤ回路９Ｂの出力＝４８Ｖとなり、トランジスタ２２，２７はいずれもオフ状態とされる。この場合、ＯＲ回路９Ｃの出力、すなわちトランジスタ２１のゲート信号Ｇ１はローレベルとされ、トランジスタ２１はオン状態とされ、ＣＰＨ端子の電圧（＝Ｖ１＋ＶＢ）がＶＣＰＨ端子から出力電圧Ｖｃｐｈとして出力される。例えば、ＣＰＨ端子の電圧＝Ｖ１＋ＶＢ＝１２Ｖ＋４８Ｖ＝６０Ｖであり、Ｇ１＝６０Ｖ－５Ｖである。
【0058】
一方、制御信号Ｓｃｔｒがハイレベルの場合、ＡＮＤ回路９Ｂの出力（＝ゲート信号Ｇ２）がハイレベルとなる。例えば、ＶＢ＝４８Ｖの場合、ＡＮＤ回路９Ｂの出力＝４８Ｖ＋５Ｖとなり、トランジスタ２２，２７はいずれもオン状態とされる。この場合、トランジスタ２１のゲート信号Ｇ１はハイレベル（＝ＶＣＰＨ端子の電圧）とされ、トランジスタ２１はオフ状態とされ、ＣＰＨ端子の電圧＝ＶＢとなる。このとき、例えば、ＶＣＰＨ端子の電圧＝６０Ｖであり、Ｇ１＝６０Ｖである。
【0059】
このように、選択信号ＳＥＬがハイレベルであり、かつゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベルの場合、制御信号Ｓｃｔｒの切り替えによってチャージポンプ２の昇圧動作が行われる。
【0060】
一方、選択信号ＳＥＬがハイレベルであり、かつゲート信号Ｇｒ１～Ｇｒ３のすべてがローレベルの場合、ＡＮＤ回路９Ａの出力がハイレベルとなり、プルダウンスイッチＳｐはオン状態とされる。このとき、ＡＮＤ回路９Ｂの出力（＝ゲート信号Ｇ２）が制御信号Ｓｃｔｒに依らずローレベルとなり、トランジスタ２２，２７はいずれもオフ状態とされる。このようなモードは、電源リレー制御部９の第２モードとなる。プルダウンスイッチＳｐによりＶＣＰＨ端子の電圧＝０Ｖとなる。このとき、ゲート信号Ｇ１がハイレベル（＝ＶＣＰＨ端子の電圧）とされ、トランジスタ２１はオフ状態とされる。これにより、第１ＮチャネルＭＯＳＦＥＴ６１のゲートに０Ｖが印加され、第１ＮチャネルＭＯＳＦＥＴ６１をより確実にオフ状態とすることができる。
【0061】
このような本実施形態によっても、モータリレー７１～７３の各ゲート制御線を共用して電源リレー制御部９を制御するため、電源リレー制御部９を効率的な構成とすることができる。また、ゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベルの場合、すなわちモータリレー７１～７３の少なくともいずれかがオン状態の場合にチャージポンプ２の昇圧動作により電源リレー６をオン状態とし、ゲート信号Ｇｒ１～Ｇｒ３のすべてがローレベルの場合、すなわちモータリレー７１～７３のすべてがオフ状態の場合に電源リレー６をオフ状態とすることができる。
【0062】
また、選択信号ＳＥＬがローレベルの場合、ＡＮＤ回路９Ａの出力がローレベルとなり、プルダウンスイッチＳｐはオフ状態とされる。このとき、ＡＮＤ回路９Ｂの出力およびＯＲ回路９Ｃの出力が制御信号Ｓｃｔｒに応じたレベルとなり、チャージポンプ２の昇圧動作が可能となり、電源リレー６はオン状態となる。この場合、ゲート信号Ｇｒ１～Ｇｒ３のレベルに依らずに電源リレー６をオン状態とすることができるので、ゲート信号Ｇｒ１～Ｇｒ３がすべてローレベル、すなわちモータリレー７１～７３がすべてオフ状態の場合に電源リレー６をオン状態とすることが可能である。
【0063】
これにより、スタティックにショート／オープン異常を検知するための各種パターンを実現できる。例えば図１においてスイッチＳＷ２＝オン状態、スイッチＳＷ３，ＳＷ４＝オフ状態、トランジスタＭ１～Ｍ６をすべてオフ状態、モータリレー７１～７３をすべてオフ状態、電源リレー６はオン状態としたパターンとして、トランジスタＭ１，Ｍ４，Ｍ６のショート異常検知を行うことができる。
【0064】
なお、本実施形態において、ＮチャネルＭＯＳＦＥＴであるトランジスタ２７を追加する場合に、トランジスタ２２，２７のドレインを同一ノードにおいて接続してもよい。また、ＡＮＤ回路９Ａについては、論理が等価であればＮＡＮＤ回路あるいはＯＲ回路などのＭＩＬ論理記号により表現してもよい。
【0065】
＜５．第４実施形態＞
図６は、第４実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、第３実施形態との相違点として、ＰチャネルＭＯＳＦＥＴであるトランジスタ２８をトランジスタ２１に対して追加している。トランジスタ２１，２８のソースは、同一ノードにおいて接続される。これにより、トランジスタ２１，２８の各ボディダイオードが互いに逆方向に接続され、トランジスタ２１，２２，２８がオフ状態の場合に電源電圧ＶＢの印加端からの電流の逆流を阻止できる。なお、トランジスタ２１，２８のドレインが同一ノードにおいて接続されるようにしてもよい。ただし、トランジスタ２１，２８のソースを同一ノードにおいて接続したほうが、ゲート・ソース間の保護素子（不図示）が一つで済む。
図６は、第４実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態では、第３実施形態との相違点として、ＰチャネルＭＯＳＦＥＴであるトランジスタ２８をトランジスタ２１に対して追加している。トランジスタ２１，２８のソースは、同一ノードにおいて接続される。これにより、トランジスタ２１，２８の各ボディダイオードが互いに逆方向に接続され、トランジスタ２１，２２，２８がオフ状態の場合に電源電圧ＶＢの印加端からの電流の逆流を阻止できる。なお、トランジスタ２１，２８のドレインが同一ノードにおいて接続されるようにしてもよい。ただし、トランジスタ２１，２８のソースを同一ノードにおいて接続したほうが、ゲート・ソース間の保護素子（不図示）が一つで済む。
【0066】
＜６．第５実施形態＞
図７は、第５実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態の第１実施形態（図３）との相違点は、昇圧回路としてチャージポンプの代わりに昇圧ＤＣ／ＤＣコンバータ２０を用いることである。
図７は、第５実施形態に係るモータシステム１０における一部構成を示す図である。本実施形態の第１実施形態（図３）との相違点は、昇圧回路としてチャージポンプの代わりに昇圧ＤＣ／ＤＣコンバータ２０を用いることである。
【0067】
昇圧ＤＣ／ＤＣコンバータ２０は、電源電圧ＶＢを昇圧して出力電圧Ｖｏｕｔを生成する。昇圧ＤＣ／ＤＣコンバータ２０は、インダクタＬ１と、ダイオードＤ１と、スイッチング素子Ｑ１と、を有する。インダクタＬ１およびダイオードＤ１は、モータ駆動装置１の外部に設けられる。インダクタＬ１の第１端は、電源電圧ＶＢの印加端に接続される。インダクタＬ１の第２端は、ダイオードＤ１のアノードに接続される。モータ駆動装置１は、外部端子としてＳＷ端子（スイッチ端子）を有する。ＳＷ端子は、インダクタＬ１の第２端に接続される。スイッチング素子Ｑ１は、モータ駆動装置１に内蔵され、ＮチャネルＭＯＳＦＥＴにより構成される。スイッチング素子Ｑ１のドレインは、ＳＷ端子に接続される。スイッチング素子Ｑ１のソースは、グランド電位の印加端に接続される。
【0068】
スイッチング素子Ｑ１がオンオフ駆動されることでダイオードＤ１のカソードに出力電圧Ｖｏｕｔが生成される。電源リレー制御部９は、出力電圧Ｖｏｕｔの印加端と電源リレー６との間に接続される。
【0069】
ゲート信号Ｇｒ１～Ｇｒ３の少なくともいずれかがハイレベル（＝Ｖｏｕｔ）の場合、電源リレー制御部９におけるゲート遮断リレー９１～９３の少なくともいずれかがオン状態となり、電源リレー６（ＮチャネルＭＯＳＦＥＴ６１，６２）はオン状態とされる。
【0070】
＜７．ハーフブリッジの個数＞
先述した実施形態では３相モータを用いたことからハーフブリッジの個数は３個であったが、これに限らない。例えば、ハーフブリッジを２個としてＨブリッジを構成してブラシ付きＤＣモータを駆動するようなモータシステムとしてもよい。または、例えば、ハーフブリッジを１個として、ブラシ付きＤＣモータを駆動するようなモータシステムとしてもよい。また、複数のハーフブリッジを設け、ハーフブリッジごとにモータを設けてもよい。
先述した実施形態では３相モータを用いたことからハーフブリッジの個数は３個であったが、これに限らない。例えば、ハーフブリッジを２個としてＨブリッジを構成してブラシ付きＤＣモータを駆動するようなモータシステムとしてもよい。または、例えば、ハーフブリッジを１個として、ブラシ付きＤＣモータを駆動するようなモータシステムとしてもよい。また、複数のハーフブリッジを設け、ハーフブリッジごとにモータを設けてもよい。
【0071】
＜８．車両への適用＞
図８は、先述したモータシステム１０を搭載した車両の一構成例を示す外観図である。図８においては、モータ８の適用例として、車両Ｘに搭載される各種モータＸ１１～Ｘ１７を示している。モータシステム１０は、特に機能安全が要求される車載用の用途に適する。
図８は、先述したモータシステム１０を搭載した車両の一構成例を示す外観図である。図８においては、モータ８の適用例として、車両Ｘに搭載される各種モータＸ１１～Ｘ１７を示している。モータシステム１０は、特に機能安全が要求される車載用の用途に適する。
【0072】
Ｘ１１は、電動パワーステアリング用モータである。Ｘ１２は、電動オイルポンプ用モータである。Ｘ１３は、ヘッドライト駆動用モータである。Ｘ１４は、電動パーキングブレーキ用モータである。Ｘ１５は、シート冷却ファン用モータである。Ｘ１６は、ドア開閉用モータである。Ｘ１７は、ドアロック用モータである。
【0073】
＜９．その他＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
【0074】
＜９．付記＞
上記のように例えば、本開示の一態様に係るモータ駆動装置（１）は、
電源電圧（ＶＢ）の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタ（Ｍ１，Ｍ３，Ｍ５）とローサイドトランジスタ（Ｍ２，Ｍ４，Ｍ６）を有し、前記ハイサイドトランジスタと前記ローサイドトランジスタが接続されるノード（Ｎ１，Ｎ２，Ｎ３）にモータ（８）を接続可能に構成される少なくとも１つのハーフブリッジ（ＨＢ１，ＨＢ２，ＨＢ３）と、
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴ（６１，６２）を有する電源リレー（６）と、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレー（７１，７２，７３）と、
前記電源電圧を昇圧して出力電圧（Ｖｃｐｈ）を生成するように構成される昇圧回路（２）と、
を備えるモータシステム（１０）において用いられるモータ駆動装置（１）であって、
前記モータリレーのゲートにゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）を出力するように構成される制御部（９０）を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部（９）に前記ゲート信号を入力させる構成としている（第１の構成）。
上記のように例えば、本開示の一態様に係るモータ駆動装置（１）は、
電源電圧（ＶＢ）の印加端とグランド電位の印加端との間で直列に接続されるハイサイドトランジスタ（Ｍ１，Ｍ３，Ｍ５）とローサイドトランジスタ（Ｍ２，Ｍ４，Ｍ６）を有し、前記ハイサイドトランジスタと前記ローサイドトランジスタが接続されるノード（Ｎ１，Ｎ２，Ｎ３）にモータ（８）を接続可能に構成される少なくとも１つのハーフブリッジ（ＨＢ１，ＨＢ２，ＨＢ３）と、
前記電源電圧の印加端と前記ハイサイドトランジスタとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴ（６１，６２）を有する電源リレー（６）と、
前記ノードと前記モータとの間に接続され、１つ以上のＮチャネルＭＯＳＦＥＴを有するモータリレー（７１，７２，７３）と、
前記電源電圧を昇圧して出力電圧（Ｖｃｐｈ）を生成するように構成される昇圧回路（２）と、
を備えるモータシステム（１０）において用いられるモータ駆動装置（１）であって、
前記モータリレーのゲートにゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）を出力するように構成される制御部（９０）を備え、
前記電源リレーのゲートに前記出力電圧を印加させるか否かを切り替えるように構成される電源リレー制御部（９）に前記ゲート信号を入力させる構成としている（第１の構成）。
【0075】
また、上記第１の構成において、前記電源リレー制御部（９）は、前記出力電圧（Ｖｃｐｈ）の印加端と前記電源リレー（６）のゲートとの間に接続される１つ以上のゲート遮断リレー（９１，９２，９３）を有し、
前記ゲート遮断リレーのゲートには、前記ゲート信号が印加可能である構成としてもよい（第２の構成）。
前記ゲート遮断リレーのゲートには、前記ゲート信号が印加可能である構成としてもよい（第２の構成）。
【0076】
また、上記第２の構成において、前記電源リレー制御部（９）は、並列接続される２つ以上の前記ゲート遮断リレー（９１，９２，９３）を有する構成としてもよい（第３の構成）。
【0077】
また、上記第２または第３の構成において、前記出力電圧（Ｖｃｐｈ）を出力するように構成される外部端子としての出力端子（ＶＣＰＨ端子）を備え、
前記出力端子と前記電源電圧（ＶＢ）の印加端との間にキャパシタ（Ｃ２）が接続され、
前記ゲート遮断リレー（９１，９２，９３）は、前記出力端子に外部接続される構成としてもよい（第４の構成）。
前記出力端子と前記電源電圧（ＶＢ）の印加端との間にキャパシタ（Ｃ２）が接続され、
前記ゲート遮断リレー（９１，９２，９３）は、前記出力端子に外部接続される構成としてもよい（第４の構成）。
【0078】
また、上記第４の構成において、前記昇圧回路は、チャージポンプ（２）である構成としてもよい（第５の構成）。
【0079】
また、上記第２の構成において、外部端子としての出力端子（ＶＣＰＨ端子）を備え、
前記電源リレー制御部（９）は、当該モータ駆動装置（１）に内蔵され、
前記ゲート遮断リレー（９１，９２，９３）は、前記昇圧回路（２）の出力端と前記出力端子との間に接続される構成としてもよい（第６の構成）。
前記電源リレー制御部（９）は、当該モータ駆動装置（１）に内蔵され、
前記ゲート遮断リレー（９１，９２，９３）は、前記昇圧回路（２）の出力端と前記出力端子との間に接続される構成としてもよい（第６の構成）。
【0080】
また、上記第１の構成において、前記出力電圧（Ｖｃｐｈ）を出力するように構成される外部端子としての出力端子（ＶＣＰＨ端子）を備え、
前記昇圧回路は、チャージポンプ（２）であり、
前記昇圧回路は、前記出力端子と前記電源電圧（ＶＢ）の印加端との間に接続される第１トランジスタ（２１）および第２トランジスタ（２２）と、前記第１トランジスタまたは前記第２トランジスタの逆並列ダイオード（２２Ａ）と逆方向に接続されるダイオード（２７Ａ）を含む第３トランジスタ（２７）と、を有し、
前記電源リレー制御部（９）は、前記出力端子をグランド電位にプルダウンするためのプルダウンスイッチ（Ｓｐ）を有し、
前記電源リレー制御部は、前記ゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）に応じて第１モードと第２モードとを切り替えられるように構成され、
前記第１モードは、前記プルダウンスイッチをオフ状態とし、かつ、制御信号（Ｓｃｔｒ）の切り替えに応じて前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのオンオフを切り替えるモードであり、
前記第２モードは、前記プルダウンスイッチをオン状態とし、かつ、前記制御信号に依らずに前記前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオフ状態とするモードである構成としてもよい（第７の構成）。
前記昇圧回路は、チャージポンプ（２）であり、
前記昇圧回路は、前記出力端子と前記電源電圧（ＶＢ）の印加端との間に接続される第１トランジスタ（２１）および第２トランジスタ（２２）と、前記第１トランジスタまたは前記第２トランジスタの逆並列ダイオード（２２Ａ）と逆方向に接続されるダイオード（２７Ａ）を含む第３トランジスタ（２７）と、を有し、
前記電源リレー制御部（９）は、前記出力端子をグランド電位にプルダウンするためのプルダウンスイッチ（Ｓｐ）を有し、
前記電源リレー制御部は、前記ゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）に応じて第１モードと第２モードとを切り替えられるように構成され、
前記第１モードは、前記プルダウンスイッチをオフ状態とし、かつ、制御信号（Ｓｃｔｒ）の切り替えに応じて前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのオンオフを切り替えるモードであり、
前記第２モードは、前記プルダウンスイッチをオン状態とし、かつ、前記制御信号に依らずに前記前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオフ状態とするモードである構成としてもよい（第７の構成）。
【0081】
また、上記第７の構成において、前記第１トランジスタ（２１）は、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタ（２２）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタ（２７）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される構成としてもよい（第８の構成、図５）。
前記第２トランジスタ（２２）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタ（２７）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される構成としてもよい（第８の構成、図５）。
【0082】
また、上記第７の構成において、前記第１トランジスタ（２１）は、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第２トランジスタ（２２）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタ（２８）は、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第１トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される構成としてもよい（第９の構成、図６）。
前記第２トランジスタ（２２）は、ＮチャネルＭＯＳＦＥＴにより構成され、
前記第３トランジスタ（２８）は、ＰチャネルＭＯＳＦＥＴにより構成され、
前記第１トランジスタと前記第３トランジスタのソースまたはドレインが同一ノードにおいて接続される構成としてもよい（第９の構成、図６）。
【0083】
また、上記第７から第９のいずれかの構成において、前記モータリレー（７１，７２，７３）は、２つ以上設けられ、
少なくともいずれかの前記ゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）がハイレベルの場合、前記電源リレー制御部は、前記第１モードとなり、すべての前記ゲート信号がローレベルの場合、前記電源リレー制御部は、前記第２モードとなる構成としてもよい（第１０の構成）。
少なくともいずれかの前記ゲート信号（Ｇｒ１，Ｇｒ２，Ｇｒ３）がハイレベルの場合、前記電源リレー制御部は、前記第１モードとなり、すべての前記ゲート信号がローレベルの場合、前記電源リレー制御部は、前記第２モードとなる構成としてもよい（第１０の構成）。
【0084】
また、上記第１０の構成において、選択信号（ＳＥＬ）が所定レベルの場合、前記電源リレー制御部は、前記ゲート信号に依らずに前記第１モードとなる構成としてもよい（第１１の構成）。
【0085】
また、本開示の一態様に係るモータシステム（１０）は、上記第１から第１１のいずれかの構成のモータ駆動装置（１）と、前記ハーフブリッジ（ＨＢ１，ＨＢ２，ＨＢ３）と、前記モータ（８）と、を備える（第１２の構成）。
【0086】
また、本開示の一態様に係る車両（Ｘ）は、上記第１２の構成のモータシステム（１０）を備える（第１３の構成）。
【産業上の利用可能性】
【0087】
本開示は、例えば、車載用のモータシステムに利用することが可能である。
【符号の説明】
【0088】
１ モータ駆動装置
２ チャージポンプ
６ 電源リレー
８ モータ
９ 電源リレー制御部
１０ モータシステム
２０ 昇圧ＤＣ／ＤＣコンバータ
２１～２４ トランジスタ
２２Ａ ボディダイオード
２５，２６ 制御回路
２７ トランジスタ
２７Ａ ボディダイオード
２８ トランジスタ
３１ コンパレータ
４１～４３ プリドライバ
５１～５３ コンパレータ
７１～７３ モータリレー
９０ 制御部
９１～９３ ゲート遮断リレー
９Ａ，９Ｂ ＡＮＤ回路
９Ｃ ＯＲ回路
Ｃ１，Ｃ２ キャパシタ
Ｄ１ ダイオード
ＨＢ１ 第１ハーフブリッジ
ＨＢ２ 第２ハーフブリッジ
ＨＢ３ 第３ハーフブリッジ
Ｌ１ インダクタ
Ｍ１ 第１ハイサイドトランジスタ
Ｍ２ 第１ローサイドトランジスタ
Ｍ３ 第２ハイサイドトランジスタ
Ｍ４ 第２ローサイドトランジスタ
Ｍ５ 第３ハイサイドトランジスタ
Ｍ６ 第３ローサイドトランジスタ
Ｑ１ スイッチング素子
Ｒ１～Ｒ１２ 抵抗
Ｒｐ，Ｒｐｐ プルダウン抵抗
ＳＷ１～ＳＷ４ スイッチ
Ｓｐ プルダウンスイッチ
Ｘ 車両
２ チャージポンプ
６ 電源リレー
８ モータ
９ 電源リレー制御部
１０ モータシステム
２０ 昇圧ＤＣ／ＤＣコンバータ
２１～２４ トランジスタ
２２Ａ ボディダイオード
２５，２６ 制御回路
２７ トランジスタ
２７Ａ ボディダイオード
２８ トランジスタ
３１ コンパレータ
４１～４３ プリドライバ
５１～５３ コンパレータ
７１～７３ モータリレー
９０ 制御部
９１～９３ ゲート遮断リレー
９Ａ，９Ｂ ＡＮＤ回路
９Ｃ ＯＲ回路
Ｃ１，Ｃ２ キャパシタ
Ｄ１ ダイオード
ＨＢ１ 第１ハーフブリッジ
ＨＢ２ 第２ハーフブリッジ
ＨＢ３ 第３ハーフブリッジ
Ｌ１ インダクタ
Ｍ１ 第１ハイサイドトランジスタ
Ｍ２ 第１ローサイドトランジスタ
Ｍ３ 第２ハイサイドトランジスタ
Ｍ４ 第２ローサイドトランジスタ
Ｍ５ 第３ハイサイドトランジスタ
Ｍ６ 第３ローサイドトランジスタ
Ｑ１ スイッチング素子
Ｒ１～Ｒ１２ 抵抗
Ｒｐ，Ｒｐｐ プルダウン抵抗
ＳＷ１～ＳＷ４ スイッチ
Ｓｐ プルダウンスイッチ
Ｘ 車両
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】