知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024174646
(43)【公開日】2024-12-17
(54)【発明の名称】半導体装置及び半導体装置の製造方法
(51)【国際特許分類】
H01L 21/3205 20060101AFI20241210BHJP
H01L 21/76 20060101ALI20241210BHJP
【ＦＩ】
H01L21/88 S
H01L21/88 J
H01L21/88 P
H01L21/76 L
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023092580
(22)【出願日】2023-06-05
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(72)【発明者】
【氏名】竹岡 玲應奈
(72)【発明者】
【氏名】柏谷 悠太
(72)【発明者】
【氏名】泉 直希
【テーマコード（参考）】
5F032
5F033
【Ｆターム（参考）】
5F032AA36
5F032AA37
5F032AA44
5F032AA46
5F032AA48
5F032AA54
5F032AA63
5F032AA64
5F032AA67
5F032AA77
5F032CA24
5F032DA12
5F032DA23
5F032DA24
5F032DA25
5F032DA26
5F032DA28
5F032DA33
5F032DA78
5F033GG01
5F033GG02
5F033HH04
5F033HH11
5F033HH19
5F033MM17
5F033PP06
5F033QQ09
5F033QQ13
5F033QQ16
5F033QQ19
5F033QQ21
5F033QQ48
5F033RR04
5F033RR06
5F033SS04
5F033SS11
5F033SS13
5F033WW01
5F033WW04
5F033XX02
(57)【要約】
【課題】 トレンチ内のシームを低減できる半導体装置を提供する。
【解決手段】
半導体装置１００は、デバイスを囲むトレンチ２００を含む半導体基板１と、トレンチ２００の内面を覆う絶縁膜２と、トレンチ２００内に設けられた導電領域とを備えている。トレンチ２００は、トレンチ２００の底面側に位置する第１トレンチ２０１と、トレンチ２００の表面側に位置し、第１トレンチ２０１に連続し、深さ方向に沿って幅が狭くなる第２トレンチ２０２とを備え、第２トレンチ２０２の単位深さ当たりの幅の減少量は、第１トレンチ２０１の単位深さ当たりの幅の減少量よりも大きい。
【選択図】 図４
【解決手段】
半導体装置１００は、デバイスを囲むトレンチ２００を含む半導体基板１と、トレンチ２００の内面を覆う絶縁膜２と、トレンチ２００内に設けられた導電領域とを備えている。トレンチ２００は、トレンチ２００の底面側に位置する第１トレンチ２０１と、トレンチ２００の表面側に位置し、第１トレンチ２０１に連続し、深さ方向に沿って幅が狭くなる第２トレンチ２０２とを備え、第２トレンチ２０２の単位深さ当たりの幅の減少量は、第１トレンチ２０１の単位深さ当たりの幅の減少量よりも大きい。
【選択図】 図４
【特許請求の範囲】
【請求項1】
デバイスを囲むトレンチを含む半導体基板と、
前記トレンチの内面を覆う絶縁膜と、
前記トレンチ内に設けられた導電領域と、
を備え、
前記トレンチは、
前記トレンチの底面側に位置する第１トレンチと、
前記トレンチの表面側に位置し、前記第１トレンチに連続し、深さ方向に沿って幅が狭くなる第２トレンチと、
を備え、
前記第２トレンチの単位深さ当たりの幅の減少量は、前記第１トレンチの単位深さ当たりの幅の減少量よりも大きい、半導体装置。
前記トレンチの内面を覆う絶縁膜と、
前記トレンチ内に設けられた導電領域と、
を備え、
前記トレンチは、
前記トレンチの底面側に位置する第１トレンチと、
前記トレンチの表面側に位置し、前記第１トレンチに連続し、深さ方向に沿って幅が狭くなる第２トレンチと、
を備え、
前記第２トレンチの単位深さ当たりの幅の減少量は、前記第１トレンチの単位深さ当たりの幅の減少量よりも大きい、半導体装置。
【請求項2】
前記半導体基板は、
下地基板と、
前記下地基板上に形成されたエピタキシャル結晶領域と、
を備え、
前記第１トレンチは、前記下地基板と前記エピタキシャル結晶領域との間の界面を貫通している、
請求項１に記載の半導体装置。
下地基板と、
前記下地基板上に形成されたエピタキシャル結晶領域と、
を備え、
前記第１トレンチは、前記下地基板と前記エピタキシャル結晶領域との間の界面を貫通している、
請求項１に記載の半導体装置。
【請求項3】
前記導電領域は、
前記第１トレンチ及び前記第２トレンチ内に埋め込まれた第１材料領域と、
前記第１材料領域の内側に埋め込まれ、前記第１材料領域とは異なるエッチング特性を有する第２材料領域と、
を備える、
請求項１に記載の半導体装置。
前記第１トレンチ及び前記第２トレンチ内に埋め込まれた第１材料領域と、
前記第１材料領域の内側に埋め込まれ、前記第１材料領域とは異なるエッチング特性を有する第２材料領域と、
を備える、
請求項１に記載の半導体装置。
【請求項4】
前記第１材料領域は、不純物が添加されたポリシリコンを含み、
前記第２材料領域は、前記第１材料領域の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む、
請求項３に記載の半導体装置。
前記第２材料領域は、前記第１材料領域の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む、
請求項３に記載の半導体装置。
【請求項5】
前記第１材料領域の第１不純物濃度Ｃ１及び前記第２材料領域の第２不純物濃度Ｃ２は、以下の関係、
１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３、
１×１０１５ｃｍ－３≦Ｃ２≦１×１０１８ｃｍ－３、
を満たす、
請求項４に記載の半導体装置。
１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３、
１×１０１５ｃｍ－３≦Ｃ２≦１×１０１８ｃｍ－３、
を満たす、
請求項４に記載の半導体装置。
【請求項6】
前記第２材料領域は、前記トレンチの底面に向かうほど狭くなる幅を有する領域を備えている、
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項7】
前記第２トレンチの最大幅を与える前記第２トレンチの外側端及び内側端に関して、前記外側端の位置を第１位置とし、前記内側端の位置を第２位置とし、前記トレンチの幅方向に隣接する第１凹部及び第２凹部を備え、
前記第１位置の上方には、前記第１凹部内の第１絶縁領域が位置し、
前記第２位置の上方には、前記第２凹部内の第２絶縁領域が位置する、
請求項１に記載の半導体装置。
前記第１位置の上方には、前記第１凹部内の第１絶縁領域が位置し、
前記第２位置の上方には、前記第２凹部内の第２絶縁領域が位置する、
請求項１に記載の半導体装置。
【請求項8】
前記半導体基板は、
下地基板と、
前記下地基板上に形成されたエピタキシャル結晶領域と、
備え、
前記第２トレンチの最大幅を与える前記第２トレンチの外側端及び内側端に関して、前記外側端の位置を第１位置とし、前記内側端の位置を第２位置とし、前記トレンチの幅方向に隣接する第１凹部及び第２凹部を備え、
前記第１位置の上方には、前記第１凹部内の第１絶縁領域が位置し、
前記第１凹部の深さは、前記エピタキシャル結晶領域の深さよりも小さい、
請求項１に記載の半導体装置。
下地基板と、
前記下地基板上に形成されたエピタキシャル結晶領域と、
備え、
前記第２トレンチの最大幅を与える前記第２トレンチの外側端及び内側端に関して、前記外側端の位置を第１位置とし、前記内側端の位置を第２位置とし、前記トレンチの幅方向に隣接する第１凹部及び第２凹部を備え、
前記第１位置の上方には、前記第１凹部内の第１絶縁領域が位置し、
前記第１凹部の深さは、前記エピタキシャル結晶領域の深さよりも小さい、
請求項１に記載の半導体装置。
【請求項9】
前記第２位置の上方には、前記第２凹部内の第２絶縁領域が位置し、
前記第２凹部の深さは、前記エピタキシャル結晶領域の深さよりも小さい、
請求項８に記載の半導体装置。
前記第２凹部の深さは、前記エピタキシャル結晶領域の深さよりも小さい、
請求項８に記載の半導体装置。
【請求項10】
前記第１凹部の深さは、１００ｎｍ以上である、
請求項７に記載の半導体装置。
請求項７に記載の半導体装置。
【請求項11】
前記第２凹部の深さは、１００ｎｍ以上である、
請求項１０に記載の半導体装置。
請求項１０に記載の半導体装置。
【請求項12】
前記第１絶縁領域の底面と、前記第２絶縁領域の底面との間の距離は、前記第２トレンチの最大幅よりも小さい、
請求項７に記載の半導体装置。
請求項７に記載の半導体装置。
【請求項13】
前記第２トレンチの幅方向及び深さ方向を含む断面と、前記第２トレンチの内面との交わりによって構成される複数の交線は、それぞれ直線的に延びている、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項14】
前記第２トレンチの幅方向及び深さ方向を含む断面と、前記第２トレンチの内面との交わりによって構成される複数の交線は、それぞれ弧状を有している、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項15】
半導体基板上に設けられたマスクの開口を介して、前記半導体基板をエッチングし、前記開口の直下、及び、前記開口の幅方向の両端位置よりも外側の領域の直下に、空間を形成する工程と、
前記開口を介して前記半導体基板をドライエッチングし、前記空間に連続するトレンチを形成する工程と、
前記空間及び前記トレンチの露出表面上に、絶縁膜を形成する工程と、
前記開口を介して、前記トレンチ内に、第１導電体材料を供給し、第１導電領域を形成すると共に、前記空間内に、前記第１導電体材料を供給し、シームを有する第２導電領域を形成し、前記第１導電領域及び前記第２導電領域を含む第１材料領域を形成する工程と、
前記開口を介して、前記第２導電領域内の前記シームに到達するまで、前記第２導電領域をエッチングする工程と、
前記開口を介して前記シーム内に第２導電体材料を供給し、前記シーム内に第２材料領域を形成する工程と、
を備える半導体装置の製造方法。
前記開口を介して前記半導体基板をドライエッチングし、前記空間に連続するトレンチを形成する工程と、
前記空間及び前記トレンチの露出表面上に、絶縁膜を形成する工程と、
前記開口を介して、前記トレンチ内に、第１導電体材料を供給し、第１導電領域を形成すると共に、前記空間内に、前記第１導電体材料を供給し、シームを有する第２導電領域を形成し、前記第１導電領域及び前記第２導電領域を含む第１材料領域を形成する工程と、
前記開口を介して、前記第２導電領域内の前記シームに到達するまで、前記第２導電領域をエッチングする工程と、
前記開口を介して前記シーム内に第２導電体材料を供給し、前記シーム内に第２材料領域を形成する工程と、
を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
特許文献１は、トレンチを備えた半導体装置を開示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２３－３２３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示の一実施形態は、トレンチ内のシームを低減できる半導体装置及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0005】
本開示の一実施形態は、デバイスを囲むトレンチを含む半導体基板と、トレンチの内面を覆う絶縁膜と、トレンチ内に設けられた導電領域と、を備え、トレンチは、トレンチの底面側に位置する第１トレンチと、トレンチの表面側に位置し、第１トレンチに連続し、深さ方向に沿って幅が狭くなる第２トレンチと、を備え、第２トレンチの単位深さ当たりの幅の減少量は、第１トレンチの単位深さ当たりの幅の減少量よりも大きい半導体装置を提供する。
【0006】
本開示の一実施形態は、半導体基板上に設けられたマスクの開口を介して、半導体基板をエッチングし、この開口の直下、及び、この開口の幅方向の両端位置よりも外側の領域の直下に、空間を形成する工程と、上記開口を介して半導体基板をドライエッチングし、上記空間に連続するトレンチを形成する工程と、上記空間及びトレンチの露出表面上に、絶縁膜を形成する工程と、上記開口を介して、トレンチ内に、第１導電体材料を供給し、第１導電領域を形成すると共に、上記空間内に、第１導電体材料を供給し、シームを有する第２導電領域を形成し、第１導電領域及び第２導電領域を含む第１材料領域を形成する工程と、上記開口を介して、上記第２導電領域内のシームに到達するまで、第２導電領域をエッチングする工程と、上記開口を介してシーム内に第２導電体材料を供給し、シーム内に第２材料領域を形成する工程とを備える半導体装置の製造方法を提供する。
【発明の効果】
【0007】
本開示の一実施形態は、トレンチ内のシームを低減できる半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【0010】
まず、半導体装置の基本構造について説明する。
【0011】
図１は、半導体装置の平面図である。
【0012】
半導体装置１００は、直方体形状のチップ１０１（半導体チップ）を含む。チップ１０１は一方側の第１主面３、他方側の第２主面４（図３参照）を備えている。チップ１０１は第１主面３及び第２主面４を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃ、第４側面５Ｄを有している。チップ１０１の厚み方向をＺ軸方向とし、Ｚ軸に垂直な方向をＸ軸方向とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。なお、チップ１０１の深さ方向（基板に形成されるトレンチの深さ方向）をＺ軸の正方向とし、Ｚ軸の負方向は半導体基板の第２主面４（裏面）から第１主面３（上面）に向かう方向を示すものとする。
【0013】
第１主面３及び第２主面４は、それぞれＺ軸に垂直である。第１主面３の法線方向（Ｚ軸方向）からみた第１主面３の平面形状（平面視の形状）は長方形（四角形）である。第２主面４の平面視の形状は長方形（四角形）である。平面視において長方形の対向する二辺を構成する第１側面５Ａ及び第２側面５Ｂは、それぞれＸ軸方向に沿って延びている。平面視において長方形の対向する他の二辺を構成する第３側面５Ｃ及び第４側面５Ｄは、それぞれＹ軸方向に沿って延びている。これらの隣接する側面は平面視において直交しているが、直交以外の角度で交差することもできる。
【0014】
半導体装置１００は、第１主面３に設けられた複数のデバイス領域１０を含む。それぞれのデバイス領域１０と、チップ１０１の各側面（第１側面５Ａから第４側面５Ｄ）との間には間隔があいている。デバイス領域１０の個数、配置及び形状は任意であり、特定の個数、配置及び形状に限定されない。
【0015】
それぞれのデバイス領域１０内には、各種のデバイスが形成されている。少なくとも１つのデバイス領域１０は、デバイス５０を囲むトレンチを備えている。トレンチの数は単数であっても、複数であってもよい。例示的な１つのデバイス領域１０は、第１トレンチ構造ＴＲ１及び第２トレンチ構造ＴＲ２を備えている。
【0016】
それぞれのデバイス領域１０内に形成されるデバイス５０は、半導体スイッチングデバイス、半導体整流デバイス及び受動デバイスのうちの少なくとも１つをそれぞれ含んでもよい。半導体スイッチングデバイスは、ＪＦＥＴ（Junction Field Effect Transistor：接合型トランジスタ）、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：絶縁ゲート型の電界効果トランジスタ）、ＢＪＴ（Bipolar Junction Transistor：バイポーラトランジスタ）、及び、ＩＧＢＴ（Insulated Gate Bipolar Junction Transistor：絶縁ゲート型のバイポーラトランジスタ）のうちの少なくとも１つを含んでいてもよい。
【0017】
ＭＩＳＦＥＴとして、ＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor）を用いることができる。デバイス５０はパワートランジスタとすることもできる。パワーＭＯＳＦＥＴとして、ＤＭＯＳ（Double-diffused MOSFET）を用いることができ、縦型（ＶＤＭＯＳ）、横型（ＬＤＭＯＳ）などのタイプを用いることができる。ＭＩＳＦＥＴのドレイン・ソース間電圧として、高電圧ＨＶ（high voltage：例えば１００Ｖ以上１０００Ｖ以下）、中電圧ＭＶ（middlevoltage：例えば３０Ｖ以上１００Ｖ以下）、低電圧ＬＶ（low voltage：例えば１Ｖ以上３０Ｖ以下）のものも知られている。その他、デバイス領域１０内に形成されるデバイス５０として、発光素子や受光素子などの光デバイスを用いることができる。
【0018】
本例のチップ１０１を構成する半導体材料は、シリコン（Ｓｉ）である。チップ１０１を構成する半導体材料として、化合物半導体を用いることもできる。化合物半導体としては、ＩＩＩ－Ｖ族化合物半導体、ＩＶ－ＩＶ族化合物半導体、これらの半導体を用いた混晶半導体などがある。ＩＩＩ－Ｖ族化合物半導体としては、ＧａＡｓ及びＧａＮなどのＧａ含有半導体を用いることができる。ＩＶ－ＩＶ族化合物半導体としては、ＳｉＣ及びＳｉＧｅなどのＳｉ含有半導体を用いることができる。
【0019】
【0020】
デバイス領域１０は、第１トレンチ構造ＴＲ１及び第２トレンチ構造ＴＲ２を備えている。第１トレンチ構造ＴＲ１は、第２トレンチ構造ＴＲ２を囲んでおり、その外側に位置する。第２トレンチ構造ＴＲ２は、デバイス５０を囲んでいる。
【0021】
第１トレンチ構造ＴＲ１の平面視形状は環状である。第１トレンチ構造ＴＲ１の第１幅Ｗ１は０．５μｍ以上１０μｍ以下であってもよい。第１幅Ｗ１は２μｍ以上４μｍ以下であってもよい。第２トレンチ構造ＴＲ２の平面視形状は環状である。第２トレンチ構造ＴＲ２の第２幅Ｗ２は０．５μｍ以上１０μｍ以下であってもよい。第２幅Ｗ２は、１．５μｍ以上３．５μｍ以下であってもよい。第２幅Ｗ２は、第１幅Ｗ１よりも小さい（Ｗ２＜Ｗ１）こととしてもよい。
【0022】
平面視における第１トレンチ構造ＴＲ１と第２トレンチ構造ＴＲ２との間の距離は、第３幅Ｗ３で与えられる。平面視において第３幅Ｗ３を与える半導体領域は、深さ方向（＋Ｚ方向）に沿って、幅が広くなっている。第３幅Ｗ３は０．５μｍ以上１０μｍ以下であってもよい。第３幅Ｗ３は、１μｍ以上３μｍ以下であってもよい。第３幅Ｗ３は第１幅Ｗ１未満（Ｗ３＜Ｗ１）であってもよい。第３幅Ｗ３は第２幅Ｗ２未満（Ｗ３＜Ｗ２）とすることができる。第３幅Ｗ３は第２幅Ｗ２以上（Ｗ２≦Ｗ３）であってもよく、第１幅Ｗ１以上（Ｗ１≦Ｗ３）であってもよい。
【0023】
【0024】
半導体装置を構成するデバイス領域１０は、半導体基板１と、半導体基板１上に設けられた保護膜１４を備えている。半導体基板１は、下地基板１Ａと、下地基板１Ａに形成されたエピタキシャル結晶領域１Ｂ（エピタキシャル層）とを備えている。エピタキシャル結晶領域１Ｂは、下地基板１Ａ側の第１エピタキシャル層１Ｂ１と、その上に形成された第２エピタキシャル層１Ｂ２を備えている。第１トレンチ構造ＴＲ１は、半導体基板１の表面から深部に向けて先細りするように延びている。第１トレンチ構造ＴＲ１（第１トレンチ）は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。第２トレンチ構造ＴＲ２は、半導体基板１の表面から深部に向けて先細りするように延びている。第２トレンチ構造ＴＲ２（第２トレンチ）は、下地基板１Ａとエピタキシャル結晶領域との間の界面（第２位置Ｚ２）を貫通している。
【0025】
デバイス５０は、平面視において、第２トレンチ構造ＴＲ２によってＺ軸周りに囲まれている。第２トレンチ構造ＴＲ２の外側には第１トレンチ構造ＴＲ１が位置している。第２トレンチ構造ＴＲ２は、平面視において、第１トレンチ構造ＴＲ１によってＺ軸周りに囲まれている。デバイス５０の構造は、特に限定されるものではないが、一例について説明する。
【0026】
例示的なデバイス５０は、高電圧ＨＶを用いるタイプのトランジスタ（ＨＶ－ＭＩＳＦＥＴセル）である。デバイス５０は、エピタキシャル結晶領域１Ｂ内に、第１ウエル領域５１と、複数の第２ウエル領域５２を含んでいる。第１ウエル領域５１内には、ドレイン領域５３が形成されている。それぞれの第２ウエル領域５２内には、ソース領域５４及びコンタクト領域５６が形成されている。ドレイン領域５３とソース領域５４との間の半導体基板１の表面表域上にはゲート絶縁膜５８が設けられている。ゲート絶縁膜５８上には、ゲート電極５９が配置されている。プレーナゲート構造５７は、ゲート絶縁膜５８とゲート電極５９により構成されている。
【0027】
半導体基板１の表面側には、複数の絶縁部６０が間隔をあけて配置されている。絶縁部６０は、第２トレンチ構造ＴＲ２と第２ウエル領域５２との境界位置に配置されている。絶縁部６０は、ドレイン領域５３とソース領域５４との間の領域であって、ドレイン領域５３に隣接する位置に配置されている。それぞれの絶縁部６０は、シャロートレンチアイソレーション（ＳＴＩ）から構成することができ、シャロートレンチ６１内に埋め込まれた絶縁体６２を備えている。
【0028】
ドレイン領域５３には、ドレインコンタクト電極６３を介してドレイン電位ＶＤが与えられる。ソース領域５４には、ソースコンタクト電極６４及びコンタクト領域５６を介して、ソース電位ＶＳが与えられる。ゲート電極５９には、ゲートコンタクト電極６５を介して、ゲート電位ＶＧが与えられる。スイッチをＯＮするゲート電位ＶＧが与えられると、ゲート電極５９の直下の半導体基板１の表層には、チャネル５５が形成される。チャネル５５を流れる電荷は、ドレイン領域５３に隣接する絶縁部６０の下方領域をドリフトして、ソース領域５４とドレイン領域５３とを電気的に接続することができる。
【0029】
第１トレンチ構造ＴＲ１には第１コンタクト電極７１を介して第１電位Ｖ１が与えられる。第２トレンチ構造ＴＲ２には第２コンタクト電極７２を介して第２電位Ｖ２が与えられる。第１トレンチ構造ＴＲ１と第２トレンチ構造ＴＲ２との間の領域は、メサ部２７を構成している。メサ部２７には、第３コンタクト電極７３を介して第３電位Ｖ３が与えられる。第３電位Ｖ３は、ドレイン電位ＶＤ以下（好ましくはドレイン電位ＶＤ未満）の電位とすることができる。換言すれば、第３電位Ｖ３は、最大のデバイス電位未満であることができる。第３電位Ｖ３は、第１電位Ｖ１以上（Ｖ１≦Ｖ３）とすることができる。第３電位Ｖ３は、第１電位Ｖ１を超えている（Ｖ１＜Ｖ３）とすることができる。第３電位Ｖ３は、第２電位Ｖ２以下（Ｖ３≦Ｖ２）とすることができる。第３電位Ｖ３は、第２電位Ｖ２未満（Ｖ３＜Ｖ２）とすることができる。この場合、各電位は、デバイス５０から離れる方向に漸減する（ＶＤ＞Ｖ２＞Ｖ３＞Ｖ１の順になる）ように設定されることができる。
【0030】
半導体装置を構成する各半導体領域は、本例では、ｎ型を第１導電型とし、ｐ型を第２導電型とするが、これらの導電型は相互に置換可能である。例示的なｐ型の不純物（３価元素）はホウ素（Ｂ）である。例示的なｎ型の不純物（５価元素）は燐（Ｐ）又は砒素（Ａｓ）である。ｎ型の不純物として燐（Ｐ）が好ましい場合がある。
【0031】
本例の半導体基板１の材料はＳｉである。下地基板１Ａはｐ型のＳｉからなる。第１エピタキシャル層１Ｂ１はｐ型のＳｉからなる。第２エピタキシャル層１Ｂ２はｎ型のＳｉからなる。第１ウエル領域５１はｎ型のＳｉからなる。第２ウエル領域５２はｐ型のＳｉからなる。ドレイン領域５３はｎ型のＳｉからなる。ソース領域５４はｎ型のＳｉからなる。コンタクト領域５６はｐ型のＳｉからなる。
【0032】
下地基板１Ａの不純物濃度は１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。下地基板１Ａの厚みは５０μｍ以上５００μｍ以下であってもよい。下地基板１Ａの材料は、デバイスの種類によっては、Ａｌ２Ｏ３などの絶縁体とする構成も可能である。第１エピタキシャル層１Ｂ１の不純物濃度は、下地基板１Ａの不純物濃度よりも低く、１×１０１４ｃｍ－３以上１×１０１７ｃｍ－３以下であってもよい。第１エピタキシャル層１Ｂ１の厚みは１μｍ以上２０μｍ以下であってもよい。第２エピタキシャル層１Ｂ２の不純物濃度は、少なくとも第１ウエル領域５１と同じ深さの領域においては、１×１０１４ｃｍ－３以上１×１０１７ｃｍ－３以下であってもよい。第２エピタキシャル層１Ｂ２は、５μｍ以上４０μｍ以下の厚さを有していてもよく、５μｍ以上３０μｍ以下の厚さを有していてもよい。
【0033】
第１ウエル領域５１、第２ウエル領域５２、ドレイン領域５３、ソース領域５４、及び、コンタクト領域５６の不純物濃度及び厚みは、一般的な値を用いることができる。
【0034】
絶縁部６０内に埋設された絶縁体６２は、酸化シリコン（ＳｉＯ２）又は窒化シリコン（Ｓｉ３Ｎ４）などの絶縁体（無機絶縁体）からなる。保護膜１４の材料は、酸化シリコン又は窒化シリコンなどの絶縁体（無機絶縁体）からなる。保護膜１４の厚みは特に限定されない。
【0035】
半導体基板１の第１主面３のＺ軸方向の位置を基準位置Ｚ０とする。第１ウエル領域５１又は第２ウエル領域５２のＺ軸方向の深さの位置を第１位置Ｚ１とする。エピタキシャル結晶領域１ＢのＺ軸方向の深さの位置を第２位置Ｚ２とする。第１トレンチ構造ＴＲ１又は第２トレンチ構造ＴＲ２の底面の位置を第３位置Ｚ３とする。エピタキシャル結晶領域１Ｂの厚み（Ｚ２―Ｚ０）は、第１ウエル領域５１又は第２ウエル領域５２の厚み（Ｚ１－Ｚ０）よりも大きい。第１トレンチ構造ＴＲ１の深さ（Ｚ３―Ｚ０）は、エピタキシャル結晶領域１Ｂの厚み（Ｚ２－Ｚ０）よりも大きい。
【0036】
第１エピタキシャル層１Ｂ１と第２エピタキシャル層１Ｂ２との界面位置をｐｎ接合位置ＺＪとすると、ｐｎ接合位置ＺＪから第３位置Ｚ３までの距離（Ｚ３－ＺＪ）は、１μｍ以上３０μｍ以下であってもよい。距離（Ｚ３－ＺＪ）は、５μｍ以上２５μｍ以下とすることができる。距離（Ｚ３－ＺＪ）は、１０μｍ以上２０μｍ以下とすることができる。距離（Ｚ３－ＺＪ）は、基準位置Ｚ０とｐｎ接合位置ＺＪとの間の距離（ＺＪ－Ｚ０）よりも大きい（（ＺＪ－Ｚ０）＜（Ｚ３－ＺＪ））ことが好ましい。トレンチが深い場合には、トレンチによるアイソレーション機能を確実に奏することができる。
【0037】
第１トレンチ構造ＴＲ１の深さと、第２トレンチ構造ＴＲ２の深さは同一であってもよい。第１トレンチ構造ＴＲ１の底面の位置を第３位置Ｚ３（ＴＲ１）とし、第２トレンチ構造ＴＲ２の底面の位置を第３位置Ｚ３（ＴＲ２）とする。これらの距離の差（第３位置Ｚ３（ＴＲ１）－Ｚ３（ＴＲ２））は、５μｍ以下であることが好ましく、１μｍ以下であることが更に好ましい。複数のトレンチの深さが近い場合には、同一プロセスで製造することができる。
【0038】
第１トレンチ構造ＴＲ１の深さと、第２トレンチ構造ＴＲ２の深さは異ならせてもよい。例えば、第２トレンチ構造ＴＲ２の深さを小さく設定する（第３位置Ｚ３（ＴＲ２）＜第３位置Ｚ３（ＴＲ１））こともできる。
【0039】
第１トレンチ構造ＴＲ１の底面近傍には、トレンチ内部領域を下地基板１Ａに電気的に接続する第１端部領域Ｒ１を形成してもよい。第２トレンチ構造ＴＲ２の底面近傍領域には、逆バイアスが印加される第２端部領域Ｒ２（ダイオード）を形成してもよい（図４６）参照）。
【0040】
以下、上述の半導体装置における第１トレンチ構造ＴＲ１又は第２トレンチ構造ＴＲ２として適用可能なトレンチ構造ＴＲについて、説明する。
【0041】
次に、第１半導体装置について説明する。
【0042】
図４は、トレンチ構造ＴＲを含む第１半導体装置の縦断面図（ＸＺ断面図）である。
【0043】
半導体装置１００は、トレンチ構造ＴＲを備えている。トレンチ構造として、ディープトレンチアイソレーション構造（ＤＴＩ構造）と、シャロ―トレンチアイソレーション構造（ＳＴＩ構造）が知られている。本例のトレンチ構造ＴＲは、ＤＴＩ構造２０と、第１ＳＴＩ構造２１と、第２ＳＴＩ構造２２とを備えている。ＤＴＩ構造２０は、第１ＳＴＩ構造２１と第２ＳＴＩ構造２２との間に位置する。トレンチ構造ＴＲは、平面視においては環状であるが、平面視において、第１ＳＴＩ構造２１は、第２ＳＴＩ構造２２の外側に位置する。
【0044】
ＤＴＩ構造２０は、半導体基板１に形成された溝としてのトレンチ２００を含んでいる。トレンチ２００は、平面視においては、第１位置Ｚ１よりも浅い領域に設けられたデバイス５０（図３参照）を囲んでいる。トレンチ２００の内面は絶縁膜２によって覆われている。トレンチ２００は、トレンチ２００の底面側に位置する第１トレンチ２０１と、トレンチ２００の表面側に位置する第２トレンチ２０２とを備えている。第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。第２トレンチ２０２は、第１トレンチ２０１に連続しており、深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。換言すれば、第１トレンチ２０１及び第２トレンチ２０２は、それぞれ先細り形状を有している。表面側に位置する第２トレンチ２０２の単位深さ当たりの幅の減少量は、底面側に位置する第１トレンチ２０１の単位深さ当たりの幅の減少量よりも大きい。
【0045】
トレンチ２００内には、第１材料領域１１が設けられている。第１材料領域１１は、トレンチ２００を覆う絶縁膜２に接触している。第１材料領域１１は、第１導電領域１１Ａと第２導電領域１１Ｂとを備えている。第１導電領域１１Ａは、第１トレンチ２０１の内側に位置する。第２導電領域１１Ｂは、第２トレンチ２０２の内側に位置する。第１導電領域１１Ａ及び第２導電領域１１Ｂは、同一の材料から構成され、連続している。第１材料領域１１は、第１トレンチ２０１及び第２トレンチ２０２内に埋め込まれた第１導電領域１１Ａ及び第２導電領域１１Ｂを備えている。
【0046】
第２導電領域１１Ｂの上部には、境界線ＢＤ２を介して第２材料領域１２が位置している。第２導電領域１１Ｂの製造工程と、第２材料領域１２の製造工程とは異なるが、主原料が同一の材料からこれらを製造した場合には、境界線ＢＤ２は観察できない場合がある。境界線ＢＤ２は深さ方向に突出して尖った形状を有している。第２材料領域１２は、第２導電領域１１Ｂ（第１材料領域１１）の内側に埋め込まれており、第２導電領域１１Ｂとは異なるエッチング特性を有する。半導体領域内に添加された不純物濃度が異なる場合、エッチング液又はエッチングガスに対する耐性が異なるため、エッチング速度が異なり、エッチング特性が異なることとなる。
【0047】
本例においては、第１材料領域１１は、不純物が添加されたポリシリコンを含み、第２材料領域１２は、第１材料領域１１の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む。第１材料領域１１の不純物濃度（例：ホウ素）が高い場合は、第１材料領域１１のエッチングがしやすく、エッチング後に第１材料領域１１内に第２材料領域１２を埋め込んだ場合には、第２材料領域１２の不純物濃度が相対的に低いため、第２材料領域１２の耐性が高くなる。第１材料領域１１の導電型は、ｐ型とすることもできるし、ｎ型とすることも可能である。
【0048】
このような観点から、第１材料領域１１の第１不純物濃度Ｃ１及び第２材料領域１２の第２不純物濃度Ｃ２は、以下の関係を満たすことができる。すなわち、１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３
、１×１０１５ｃｍ－３≦Ｃ２≦１×１０１８ｃｍ－３である。
【0049】
なお、第１材料領域１１及び第２材料領域１２に用いられる導電材料として、ポリシリコンに代えて、タングステン、銅などの材料を用いることも可能である。
【0050】
第２材料領域１２は、境界線ＢＤ２によって示されるように、トレンチ２００の底面に向かうほど狭くなる幅を有する領域１２Ａを備えている。なお、上述のように、境界線ＢＤ２は、観察できない場合がある。第２トレンチ２０２は、底面に向けて幅が狭くなる形状を有している。したがって、第２トレンチ２０２の内部に導電材料を充填する工程において、導電材料が第２トレンチ２０２の幅方向の中央近傍に充填されず、ここにシーム（空間）が形成される。シームは、第２トレンチ２０２の形状をトレースした形状となるので、シームは下向きに突出した形状を有する。第２材料領域１２は、これをシーム内に充填して形成しているので、領域１２Ａは、底面に向けて突出した形状となる。
【0051】
第１トレンチ２０１は、第１外側内面２０１Ａと第１内側内面２０１Ｂを備えている。第２トレンチ２０２は、第２外側内面２０２Ａと第２内側内面２０２Ｂを備えている。絶縁膜２は、外側絶縁膜２Ａと内側絶縁膜２Ｂを備えている。外側絶縁膜２Ａは、第１外側内面２０１Ａ及び第２外側内面２０２Ａに接触している。内側絶縁膜２Ｂは、第１内側内面２０１Ｂ及び第２内側内面２０２Ｂに接触している。
【0052】
第１トレンチ２０１と第２トレンチ２０２との境界位置ＢＤは、第１位置Ｚ１よりも基板表面側に位置している。下地基板１Ａとエピタキシャル結晶領域１Ｂとの界面の位置である第２位置Ｚ２は、第１位置Ｚ１よりも深い位置にある。第１トレンチ２０１は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。
【0053】
第１ＳＴＩ構造２１は、半導体基板１（エピタキシャル結晶領域１Ｂ）の表面に形成された第１凹部ＤＰ１と、第１凹部ＤＰ１内に充填された第１絶縁領域１３ＯＵＴを備えている。第２ＳＴＩ構造２２は、半導体基板１の表面に形成された第２凹部ＤＰ２と、第２凹部ＤＰ２内に充填された第２絶縁領域１３ＩＮを備えている。保護膜１４の材料が、第１絶縁領域１３ＯＵＴ及び第２絶縁領域１３ＩＮと同一材料の場合、これらは一体化する。保護膜１４は、ＤＴＩ構造２０の上部に位置する第２材料領域１２を被覆している。保護膜１４は、第１ＳＴＩ構造２１及び第２ＳＴＩ構造２２を被覆している。
【0054】
ＤＴＩ構造２０の最上部に埋め込まれた第２材料領域１２の上部主表面の位置を基準位置Ｚ０とする。第１凹部ＤＰ１の底面の位置を第１底面位置ＺＳとする。基準位置Ｚ０から第１底面位置ＺＳまでの距離は、第１凹部ＤＰ１又は第２凹部ＤＰ２の深さΔＺとする。ＳＴＩ構造は、隣接素子間のリーク電流を抑制し、耐圧を確保する機能を有する。かかる機能の観点から、基準位置Ｚ０からみた第１凹部ＤＰ１及び第２凹部ＤＰ２の凹部深さΔＺは、一定値以上の深さを有することが好ましい。第１凹部ＤＰ１の深さ（凹部深さΔＺ）は、１００ｎｍ以上であることが好ましい。第２凹部ＤＰ２の深さ（凹部深さΔＺ）は、１００ｎｍ以上であることが好ましい。本例ではＤＴＩ構造とＳＴＩ構造を組み合わせているので、ＳＴＩ構造は深すぎる必要はない。かかる観点から、ＳＴＩ構造を規定する凹部深さΔＺは、１００ｎｍ以上５００ｎｍ以下とすることができる。また、凹部深さΔＺは、第１位置Ｚ１の深さ（Ｚ１－Ｚ０）よりも小さい。凹部深さΔＺは、エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２の深さ（Ｚ２－Ｚ０））よりも小さい。ＤＴＩ構造と組み合わせることにより、このような深さ条件においても、十分なアイソレーション機能を奏することができる。なお、第１凹部ＤＰ１及び第２凹部ＤＰ２の深さは、エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい。
【0055】
【0056】
ＤＴＩ構造２０の外側には第１ＳＴＩ構造２１が配置され、内側には第２ＳＴＩ構造２２が配置されている。各ＳＴＩ構造は、凹部内に絶縁体（絶縁領域）を埋設してなる。第２トレンチ２０２の最大幅ＷＤＴＢを与える第２トレンチ２０２の外側端の位置を第１位置（Ｘ１）とし、内側端の位置を第２位置（Ｘ６）とする。第１凹部ＤＰ１の底面における第１位置（Ｘ１）の上方には、第１凹部ＤＰ１内の第１絶縁領域１３ＯＵＴが位置している。第１絶縁領域１３ＯＵＴにより十分なリーク電流の抑制を行うことができる。第２凹部ＤＰ２の底面における第２位置（Ｘ６）の上方には、第２凹部ＤＰ２内の第２絶縁領域１３ＩＮが位置している。第２絶縁領域１３ＩＮにより十分なリーク電流の抑制を行うことができる。
【0057】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）との間の幅方向距離ＷＤＴＣは、第２トレンチ２０２の最大幅ＷＤＴＢよりも小さい。幅方向距離ＷＤＴＣは、第１底面１４１の内側端部位置（Ｘ２）と、第２底面１４２の外側端部位置（Ｘ５）と間の距離で規定される。
【0058】
図５においては、ＸＺ断面内の寸法及び角度が示されている。幅方向距離ＷＤＴＣを与える両端の近傍領域は、ＸＺ断面においてノッチ形状を有している。第１底面１４１の内側端部位置（Ｘ２）の第１近傍領域１１ＯＵＴにおいて、第２導電領域１１Ｂは、絶縁膜２と第１絶縁領域１３ＯＵＴの第１底面１４１と間の隙間に充填されている。第１近傍領域１１ＯＵＴにおいて、絶縁膜２の内面と第１底面１４１の成す第１角度θ１４１は、鋭角である。第２底面１４２の内側端部位置（Ｘ５）の第２近傍領域１１ＩＮにおいて、第２導電領域１１Ｂは、絶縁膜２と第２絶縁領域１３ＩＮの第２底面１４２と間の隙間に充填されている。第２近傍領域１１ＩＮにおいて、絶縁膜２の内面と第２底面１４２の成す第２角度θ１４２は、鋭角である。
【0059】
製造工程において、上部を開放可能な形状のシーム（図７（Ａ）のシーム３１０を参照）を形成し、その後のシーム内に導電材料を充填する（図７（Ｃ）参照）ためには、第１角度θ１４１は、３０°≦第１角度θ１４１≦６０°に設定されることが好ましい。同様に、第２角度θ１４２は、３０°≦第２角度θ１４２≦６０°に設定されることが好ましい。また、同様の理由から、幅方向距離ＷＤＴＣは、２μｍ≦幅方向距離ＷＤＴＣ≦８μｍに設定されることが好ましい。また、同様の理由から、絶縁膜２の水平方向の厚みをΔＷとして、最大幅ＷＤＴＢは、１μｍ≦（ＷＤＴＢ－２×ΔＷ）≦１０μｍに設定されることが好ましい。最大幅ＷＤＴＢは、１μｍ≦ＷＤＴＢ≦１０μｍに設定してもよい。
【0060】
この場合の絶縁膜２の厚み（ΔＷ）の例示的な好適範囲は、１００ｎｍ≦ΔＷ≦１０００ｎｍである。絶縁膜２の水平方向の厚みΔＷが深さ方向に、ほぼ一定である場合は、例示的には境界位置ＢＤにおける厚みΔＷを用いることができるが、トレンチの最大幅を与える深さ位置における厚みを用いてもよい。境界位置ＢＤを与えるトレンチ２００の境界位置幅ＷＤＴＡは、Ｘ軸方向の第３位置（Ｘ３）と第４位置（Ｘ４）との間の距離で規定される。境界位置幅ＷＤＴＡは、最大幅ＷＤＴＢよりも小さい。
【0061】
ＸＺ断面（第１トレンチ２０１の幅方向及び深さ方向を含む断面）と、第１トレンチ２０１の交わりによって構成される交線（第１外側内面２０１Ａ、第１内側内面２０１Ｂ）は、それぞれ線分であり、直線的に延びている。ＸＺ断面（第２トレンチ２０２の幅方向及び深さ方向を含む断面）と、第２トレンチ２０２の交わりによって構成される交線（第２外側内面２０２Ａ、第２内側内面２０２Ｂ）は、それぞれ線分であり、直線的に延びている。直線的に延びているため、形状制御の再現性が高いという利点がある。
【0062】
第１トレンチ２０１の第１外側内面２０１Ａと水平面（ＸＹ面）との成す角度（θ１Ａ）は、鋭角である。第２トレンチ２０２の第２外側内面２０２Ａと水平面（ＸＹ面）との成す角度（θ２Ａ）は、鋭角である。同様に、第１トレンチ２０１の第１内側内面２０１Ｂと水平面（ＸＹ面）との成す角度（θ１Ｂ）は、鋭角である。第２トレンチ２０２の第２内側内面２０２Ｂと水平面（ＸＹ面）との成す角度（θ２Ｂ）は、鋭角である。なお、これらの角度（θ１Ａ、θ２Ａ、θ１Ｂ、θ２Ｂ）は、ＸＺ平面内において、トレンチ中心軸から水平方向に沿って離れる方向と、各トレンチ内面を上方向に向かう方向の成す角度である。第１トレンチ２０１の角度（θ１Ａ）は、第２トレンチ２０２の角度（θ２Ａ）よりも大きい（θ２Ａ＜θ１Ａ）。第１トレンチ２０１の角度（θ１Ｂ）は、第２トレンチ２０２の角度（θ２Ｂ）よりも大きい（θ２Ｂ＜θ１Ｂ）。
【0063】
第１トレンチ２０１は、深い位置まで延びているので、その角度（θ１Ａ）及び角度（θ１Ｂ）は、基準角度（θＵＮＤＥＲ）よりも大きくなり、且つ、９０°よりも小さい（θＵＮＤＥＲ＜θ１Ａ＜９０°、θＵＮＤＥＲ＜θ１Ｂ＜９０°）。例示的に好適な基準角度（θＵＮＤＥＲ）は８９．０°である。第２トレンチ２０２の角度（θ２Ａ）及び角度（θ２Ｂ）は、シーム充填等の理由から、８０°≦角度（θ２Ａ）＜９０°、８０°≦角度（θ２Ｂ）＜９０°に設定することができる。
【0064】
第２材料領域１２は、基準位置Ｚ０よりも少し深い位置（ＺＲ）までは幅が一定である。位置（ＺＲ）から深さ方向に向かって、第１底面１４１及び第２底面１４２の位置まで、第２材料領域１２の幅は、徐々に広くなっている。製造工程において、第２材料領域１２の頂面（基準位置Ｚ０）上には、これと同じ幅のマスクが配置されており（図８（Ｆ）の第５絶縁膜３１３（マスク））、当該マスクを介して、マスク開口内の下方の半導体領域をエッチングしたため、このような形状になっている。マスク幅を変更すると、上述の幅方向距離ＷＤＴＣが変わる。換言すれば、本例の形状は、マスク幅を調整することで、幅方向距離ＷＤＴＣが、上述の好適範囲内に収まるように制御された構造であることを示している。
【0065】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0066】
【0067】
図６（Ａ）に示すように、半導体基板１上に、第１絶縁膜３０１、第２絶縁膜３０２、第３絶縁膜３０３を積層する。第３絶縁膜３０３上に、第１レジスト材料３０４を形成する。第１レジスト材料３０４をパターニングして、第１開口３０５を形成する。半導体基板１の材料はシリコン（Ｓｉ）である。第１絶縁膜３０１の材料は二酸化シリコン（ＳｉＯ２）、第２絶縁膜３０２の材料は窒化シリコン（Ｓｉ３Ｎ４）、第３絶縁膜３０３の材料は二酸化シリコン（ＳｉＯ２）である。
【0068】
第１絶縁膜３０１のように、露出したシリコン表面上に二酸化シリコンを形成する場合、シリコンの熱酸化を用いることができる。第２絶縁膜３０２のように、窒化シリコンを形成する場合、窒化シリコン形成用の減圧（Low Pressure）ＣＶＤ（化学的気相成長）法を用いることができる。窒化シリコン形成用のＣＶＤ法の原料ガスとしては、ジクロロシランガス（ＳｉＨ２Ｃｌ２）、アンモニアガス（ＮＨ３）及び窒素ガス（Ｎ２）の混合ガスが例示される。第３絶縁膜３０３のように比較的厚い二酸化シリコンを形成する場合、ＣＶＤ法を用いることができる。二酸化シリコン形成用のＣＶＤ法として、ＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）を用いた形成法が例示される。
【0069】
図６（Ｂ）に示すように、パターニングされた第１レジスト材料３０４をマスクとして、第３絶縁膜３０３、第２絶縁膜３０２、第１絶縁膜３０１を順次エッチングし、マスク開口と同一形状に、これらをパターニングする。エッチング方法として、絶縁膜用の異方性ドライエッチングを用いることができる。パターニングされた第３絶縁膜３０３、第２絶縁膜３０２、及び第１絶縁膜３０１からなる積層体をハードマスクとする。絶縁膜用の異方性ドライエッチングを行う場合、フッ化炭素系のエッチングガスが例示される。
【0070】
図６（Ｃ）に示すように、第１レジスト材料３０４を除去する。第１レジスト材料３０４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0071】
図６（Ｄ）に示すように、第３絶縁膜３０３を含むハードマスクの開口を介して、半導体基板１の表面側をエッチングし、表面側凹部３０６を形成する。表面側凹部３０６は、上述の第２トレンチ２０２（図４参照）に対応する。エッチング方法としては、シリコン用のウエットエッチングを用いることができる。表面側凹部３０６の上部の幅は、第１絶縁膜３０１の下面が露出する位置まで広がる。
【0072】
シリコン用のウエットエッチング法に用いられるエッチング液としては、酸性エッチング液としては、フッ酸及び硝酸等が例示され、アルカリ性エッチング液としてはＫＯＨ及びアンモニア等が例示される。これらのウエットエッチング法を用いた場合、ハードマスクの下面において、等方性エッチングが行われる。エッチング初期においてウエットエッチングを用い、その後、ドライエッチングを用いることもできる。ドライエッチングには、反応性イオンエッチング（ＲＩＥ）などの異方性エッチングと、活性種を用いた等方性ドライエッチングが知られている。したがって、表面側凹部３０６の形成において、等方性ドライエッチングのみを用いることも可能である。エッチング時の制御パラメータ（温度、時間、エッチング液又はエッチングガスの種類等）を変更することにより、所望の形状のエッチングを行うことができる。シリコン用の異方性ドライエッチング法として、反応性イオンエッチング（ＲＩＥ）を用いる方法が例示される。ドライエッチング用のエッチングガスとしては、ＣＦ４及びＳＦ６等のフッ素含有ガスを用いるものが例示される。
【0073】
図６（Ｄ）の工程においては、半導体基板１上に設けられたマスク（第３絶縁膜を含むハードマスク）の開口を介して、半導体基板１をエッチングし、開口の直下、及び、開口の幅方向の両端位置よりも外側の領域の直下に、空間（第２トレンチ２０２（図４参照））を形成している。
【0074】
図６（Ｅ）に示すように、第３絶縁膜３０３を含むハードマスクの開口を介して、半導体基板１を更にエッチングし、すなわち、表面側凹部３０６の底部をエッチングして、底深凹部３０７からなるトレンチを形成する。エッチング方法としては、シリコン用のドラインエッチングを用いることができる。例示的にはＲＩＥを用いた異方性ドライエッチングを用いることができる。この工程においては、ハードマスクの開口を介して半導体基板１をドライエッチングし、空間（第２トレンチ２０２）に連続するトレンチ（第１トレンチ２０１）を形成している。
【0075】
図６（Ｆ）に示すように、露出した底深凹部３０７（トレンチ）の表面に絶縁膜２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、絶縁膜２として二酸化シリコンを形成することができる。この工程においては、空間（第２トレンチ２０２）及びトレンチ（第１トレンチ２０１）の露出表面上に、絶縁膜２を形成している。
【0076】
図６（Ｇ）に示すように、絶縁膜２のうち、底深凹部３０７（トレンチ）の底面に位置する部分を除去し、底深凹部３０７の底面に位置する半導体基板１を露出させる。除去方法としては、絶縁膜用の異方性ドライエッチングを用いることができる。
【0077】
図６（Ｈ）に示すように、トレンチ内部の絶縁膜２、第３絶縁膜３０３を含むハードマスクの開口内側面、及びハードマスクの上面を覆うように、第１導電体材料３０９を形成する。第１導電体材料３０９は不純物を添加したポリシリコンであり、形成方法はＣＶＤ法を用いることができる。トレンチ内部において、第１導電体材料３０９が充填されない領域（シーム３１０）が形成される。ポリシリコンを形成可能なＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。この工程においては、ハードマスクの開口を介して、トレンチ（第１トレンチ２０１）内に、第１導電体材料３０９を供給し、第１導電領域１１Ａを形成すると共に、この空間（第２トレンチ２０２）内に、第１導電体材料３０９を供給し、シーム３１０を有する第２導電領域１１Ｂを形成し、第１導電領域１１Ａ及び第２導電領域１１Ｂを含む第１材料領域１１を形成している。
【0078】
図７（Ａ）に示すように、第１導電体材料３０９の露出表面を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。
【0079】
図７（Ｂ）に示すように、第３絶縁膜３０３を含むハードマスクの開口内に充填された導電材料をエッチングし、シーム３１０の上部を開放し、露出させる。このエッチングは、シリコン用の異方性ドライエッチングを用いることができる。エッチングは、第１絶縁膜３０１の下面位置よりも深い位置まで行われる。このエッチングにより、トレンチ内に第１材料領域１１が形成される。この工程では、ハードマスクの開口を介して、第２導電領域１１Ｂ内のシーム３１０に到達するまで、第２導電領域１１Ｂをエッチングしている。
【0080】
図７（Ｃ）に示すように、第３絶縁膜３０３を含むハードマスクの開口内を埋めるように、上部導電材料３１１を形成する。第１材料領域１１の上部に存在していたシーム３１０の内部は、上部導電材料３１１によって充填される。上部導電材料３１１は、第３絶縁膜３０３の表面上にも堆積される。上部導電材料３１１の材料は、アンドープのポリシリコンであり、ＣＶＤ法を用いて形成することができる。ポリシリコンを形成可能なＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。この工程では、ハードマスクの開口を介してシーム３１０内に上部導電材料３１１を供給し、シーム３１０内に第２材料領域１２を形成している。
【0081】
図７（Ｄ）に示すように、上部導電材料３１１の露出表面を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。
【0082】
図７（Ｅ）に示すように、第３絶縁膜３０３の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。この工程より、第３絶縁膜３０３の開口内に存在していた上部導電材料３１１も除去される。
【0083】
図７（Ｆ）に示すように、第２絶縁膜３０２を除去する。窒化シリコンからなる第２絶縁膜３０２の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。
【0084】
図７（Ｇ）に示すように、第１絶縁膜３０１を除去する。二酸化シリコンからなる第１絶縁膜３０１の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、フッ酸（ＨＦ）などが例示される。
【0085】
図８（Ａ）に示すように、半導体基板１の露出表面上に第４絶縁膜３１２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第４絶縁膜３１２として二酸化シリコンを形成することができる。
【0086】
図８（Ｂ）に示すように、第４絶縁膜３１２上に第５絶縁膜３１３を形成する。第５絶縁膜３１３は窒化シリコンからなり、形成方法としては、窒化シリコン形成用の減圧ＣＶＤ法を用いることができる。
【0087】
図８（Ｃ）に示すように、第５絶縁膜３１３上に第２レジスト材料３１４を形成する。第２レジスト材料３１４は、ＳＴＩ構造用の凹部形成予定領域が開口するようにパターニングされる。
【0088】
図８（Ｄ）に示すように、第２レジスト材料３１４により構成されるマスクの開口内に存在する第５絶縁膜３１３及び第４絶縁膜３１２を順次エッチングし、第５絶縁膜３１３を含むハードマスクを形成する。このエッチングには、絶縁膜用のドライエッチングを用いることができる。
【0089】
図８（Ｅ）に示すように、第２レジスト材料３１４を除去する。第２レジスト材料３１４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0090】
図８（Ｆ）に示すように、第５絶縁膜３１３を含むハードマスクの開口を介して、半導体基板１をエッチングし、第１凹部ＤＰ１及び第２凹部ＤＰ２を形成する。エッチング方法としては、シリコン用のウエットエッチング法又はドラインエッチング法を用いることができる。なお、このエッチング工程において、第１凹部ＤＰ１及び第２凹部ＤＰ２の底面よりも高い位置に、絶縁膜２の最上部を位置させることができる。
【0091】
図８（Ｇ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２の露出表面上に第６絶縁膜３１５を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第６絶縁膜３１５として二酸化シリコンを形成することができる。
【0092】
図８（Ｈ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２内を充填するように、第７絶縁膜３１６を形成する。形成方法としては、二酸化シリコン形成用のＣＶＤ法を用いることができ、ＴＥＯＳを用いた形成法が例示され、第７絶縁膜３１６として二酸化シリコンを形成することができる。第７絶縁膜３１６は、第５絶縁膜３１３上にも形成される。
【0093】
図９（Ａ）に示すように、第７絶縁膜３１６の露出表面を化学機械研磨（ＣＭＰ）し、第５絶縁膜３１３の上面を露出させる。
【0094】
図９（Ｂ）に示すように、第５絶縁膜３１３を除去する。窒化シリコンからなる第５絶縁膜３１３の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。最後に、基板表面上を覆う保護膜を形成し、図４に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0095】
図１０は、ＳＴＩ構造を備えないトレンチ構造を含む第１半導体装置の縦断面図である。
【0096】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図４に示した半導体装置と異なり、他の構成は、同一である。絶縁膜２の上部は保護膜１４に連続しており、絶縁膜２が形成される第２トレンチ２０２の上端部分の形状が、図４に示した半導体装置と異なる。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。
【0097】
第１近傍領域１１ＯＵＴにおいて、絶縁膜２の内面と第１底面１４１の成す第１角度θ１４１は、鋭角である。第２近傍領域１１ＩＮにおいて、絶縁膜２の内面と第２底面１４２の成す第２角度θ１４２は、鋭角である。これらの第１角度θ１４１及び第２角度θ１４２の好適範囲は、図５に示した第１角度θ１４１及び第２角度θ１４２の好適範囲と同一である。境界線ＢＤ２は、底面位置ＺＴから深さ方向に広がっている。この構造は、図８（Ａ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0098】
次に、第２半導体装置について説明する。
【0099】
図１１は、トレンチ構造ＴＲを含む第２半導体装置の縦断面図（ＸＺ断面図）である。
【0100】
【0101】
第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。第２トレンチ２０２は、第１トレンチ２０１に連続しており、深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。表面側に位置する第２トレンチ２０２の単位深さ当たりの幅の減少量は、底面側に位置する第１トレンチ２０１の単位深さ当たりの幅の減少量よりも大きいが、第２トレンチ２０２のＸＺ断面形状を構成するトレンチ内面の交線は、それぞれ弧状となっている。
【0102】
第２導電領域１１Ｂの上部には、境界線ＢＤ２を介して第２材料領域１２が位置している。第２導電領域１１Ｂの製造工程と、第２材料領域１２の製造工程とは異なるが、主原料が同一の材料からこれらを製造した場合には、境界線ＢＤ２は観察できない場合がある。本例の境界線ＢＤ２は深さ方向に膨らんだ弧状の形状を有している。
【0103】
第２材料領域１２は、境界線ＢＤ２によって示されるように、トレンチ２００の底面に向かうほど狭くなる幅を有する領域１２Ａを備えている。第２トレンチ２０２の内部に導電材料を充填する工程において、導電材料が第２トレンチ２０２の幅方向の中央近傍に充填されず、ここに弧状の底面を有するシーム（空間）が形成される。シームは、第２トレンチ２０２の形状をトレースした形状となるので、シームは下向きに膨らんだ形状を有する。第２材料領域１２は、これをシーム内に充填して形成しているので、領域１２Ａは、底面に向けて緩やかに突出した形状となる。
【0104】
【0105】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）との間の幅方向距離ＷＤＴＣは、第２トレンチ２０２の最大幅ＷＤＴＢよりも小さい。幅方向距離ＷＤＴＣは、第１底面１４１の内側端部位置（Ｘ２）と、第２底面１４２の外側端部位置（Ｘ５）と間の距離で規定される。
【0106】
第１底面１４１と絶縁膜２の交差する第１近傍領域１１ＯＵＴにおいて、第２導電領域１１Ｂは、絶縁膜２と第１絶縁領域１３ＯＵＴの第１底面１４１と間の隙間に充填されている。第１近傍領域１１ＯＵＴにおいて、絶縁膜２の内面と第１底面１４１の成す第１角度θ１４１は、鋭角である。第２底面１４２と絶縁膜２の交差する第２近傍領域１１ＩＮにおいて、第２導電領域１１Ｂは、絶縁膜２と第２絶縁領域１３ＩＮの第２底面１４２と間の隙間に充填されている。第２近傍領域１１ＩＮにおいて、絶縁膜２の内面と第２底面１４２の成す第２角度θ１４２は、鋭角である。
【0107】
製造工程において、上部を開放可能な形状のシーム（図１４（Ａ）のシーム３１０を参照）を形成し、その後のシーム内に導電材料を充填する（図１４（Ｃ）参照）ためには、第１角度θ１４１は、３０°≦第１角度θ１４１≦６０°に設定することができる。同様に、第２角度θ１４２は、３０°≦第２角度θ１４２≦６０°に設定することができる。なお、図１２における第１角度θ１４１及び第２角度θ１４２は、図５に示した角度よりも大きな角度、或いは、上記範囲よりも大きな角度に設定してもよい。
【0108】
また、同様の理由から、幅方向距離ＷＤＴＣは、２μｍ≦幅方向距離ＷＤＴＣ≦８μｍに設定されることが好ましい。また、同様の理由から、絶縁膜２の厚みをΔＷとして、最大幅ＷＤＴＢは、１μｍ≦（ＷＤＴＢ－２×ΔＷ）≦１０μｍに設定されることが好ましい。最大幅ＷＤＴＢは、１μｍ≦ＷＤＴＢ≦１０μｍに設定してもよい。
【0109】
この場合の絶縁膜２の厚み（ΔＷ）の例示的な好適範囲は、１００ｎｍ（０．１μｍ）≦ΔＷ≦１０００ｎｍ（１μｍ）である。絶縁膜２の水平方向の厚みΔＷが深さ方向に、ほぼ一定である場合は、例示的には境界位置ＢＤにおける厚みΔＷを用いることができるが、トレンチの最大幅を与える深さ位置における厚みを用いてもよい。境界位置ＢＤを与えるトレンチ２００の境界位置幅ＷＤＴＡは、Ｘ軸方向の第３位置（Ｘ３）と第４位置（Ｘ４）との間の距離で規定される。境界位置幅ＷＤＴＡは、最大幅ＷＤＴＢよりも小さい。
【0110】
ＸＺ断面（第２トレンチ２０２の幅方向及び深さ方向を含む断面）と、第２トレンチ２０２の交わりによって構成される交線（第２外側内面２０２Ａ、第２内側内面２０２Ｂ）は、それぞれ弧状に延びている。これらの弧状の交線は深さ方向に膨らむように湾曲している。換言すれば、深さ方向に向かうにしたがって、すなわち、境界位置ＢＤに近づくほど、第２トレンチ２０２の幅の深さあたりの減少率が大きくなっている。第１角度θ１４１及び第２角度θ１４２が大きい場合は、この領域に第２材料領域１２を充填しやすくなる。
【0111】
第１トレンチ２０１の内面角度は、第１半導体装置の場合と同一である。第２トレンチ２０２の内面は、弧状であるため、その平均的な角度を、第２トレンチ２０２のＺ軸方向距離の１／２の位置において規定する。すなわち、第１トレンチ２０１と第２トレンチ２０２との境界位置ＢＤと、第１底面１４１との間のＺ軸方向距離をΔＣとし、境界位置ＢＤよりもΔＣ／２だけ上方の位置において、第２トレンチ２０２の角度を規定する。
【0112】
第２トレンチ２０２の第２外側内面２０２Ａと水平面（ＸＹ面）との成す角度（θ２Ａ）は、鋭角である。第２トレンチ２０２の第２内側内面２０２Ｂと水平面（ＸＹ面）との成す角度（θ２Ｂ）は、鋭角である。第１トレンチ２０１の角度（θ１Ａ）は、第２トレンチ２０２の角度（θ２Ａ）よりも大きい（θ２Ａ＜θ１Ａ）。第１トレンチ２０１の角度（θ１Ｂ）は、第２トレンチ２０２の角度（θ２Ｂ）よりも大きい（θ２Ｂ＜θ１Ｂ）。
【0113】
第２トレンチ２０２の角度（θ２Ａ）及び角度（θ２Ｂ）は、シーム充填等の理由から、８０°≦角度（θ２Ａ）＜９０°、８０°≦角度（θ２Ｂ）＜９０°に設定することができる。
【0114】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0115】
【0116】
【0117】
図１３（Ｄ）の工程においては、第３絶縁膜３０３を含むハードマスクの開口を介して、半導体基板１の表面側をエッチングし、表面側凹部３０６を形成する。この点は、図６（Ｄ）の工程と同一であるが、図１３（Ｄ）の工程においては、図６（Ｄ）の工程と比較して、エッチングの等方性を増加させている。エッチング方法としては、シリコン用のウエットエッチングを用いることができる。表面側凹部３０６の上部の幅は、第１絶縁膜３０１の下面が露出する位置まで広がる。表面側凹部３０６の縦断面形状は、弧状となる。
【0118】
図１３（Ｄ）の工程においては、半導体基板１上に設けられたマスク（第３絶縁膜を含むハードマスク）の開口を介して、半導体基板１をエッチングし、開口の直下、及び、開口の幅方向の両端位置よりも外側の領域の直下に、空間（第２トレンチ２０２（図１１参照））を形成している。
【0119】
【0120】
【0121】
【0122】
図１６（Ａ）～図１６（Ｂ）の工程は、図９（Ａ）～図９（Ｂ）の工程と同一である。最後に、基板表面上を覆う保護膜を形成し、図１１に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0123】
図１７は、ＳＴＩ構造を備えないトレンチ構造を含む第２半導体装置の縦断面図である。
【0124】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図１１に示した半導体装置と異なり、他の構成は、同一である。絶縁膜２の上部は保護膜１４に連続しており、絶縁膜２が形成される第２トレンチ２０２の上端部分の形状が、図１１に示した半導体装置と異なる。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。
【0125】
第１近傍領域１１ＯＵＴにおいて、絶縁膜２の内面と第１底面１４１の成す第１角度θ１４１は、鋭角である。第２近傍領域１１ＩＮにおいて、絶縁膜２の内面と第２底面１４２の成す第２角度θ１４２は、鋭角である。これらの第１角度θ１４１及び第２角度θ１４２の好適範囲は、図１２に示した第１角度θ１４１及び第２角度θ１４２の好適範囲と同一である。境界線ＢＤ２は、底面位置ＺＴから深さ方向に広がっている。この構造は、図１５（Ａ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0126】
次に、第３半導体装置について説明する。
【0127】
図１８は、トレンチ構造ＴＲを含む第３半導体装置の縦断面図（ＸＺ断面図）である。
【0128】
半導体装置１００は、トレンチ構造ＴＲを備えている。本例のトレンチ構造ＴＲは、ＤＴＩ構造２０と、第１ＳＴＩ構造２１と、第２ＳＴＩ構造２２とを備えている。ＤＴＩ構造２０は、第１ＳＴＩ構造２１と第２ＳＴＩ構造２２との間に位置する。トレンチ構造ＴＲは、平面視においては環状であるが、平面視において第１ＳＴＩ構造２１は第２ＳＴＩ構造２２の外側に位置する。
【0129】
ＤＴＩ構造２０は、半導体基板１に形成された溝としてのトレンチ２００を含んでいる。トレンチ２００は、平面視においては、第１位置Ｚ１よりも浅い領域に設けられたデバイス５０（図３参照）を囲んでいる。トレンチ２００の内面は絶縁膜２によって覆われている。トレンチ２００は、第１及び第２半導体装置と同様の第１トレンチ２０１を備えており、第１トレンチ２０１の内面の傾斜角は、上述の範囲を満たすことができる。第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。換言すれば、第１トレンチ２０１は、先細り形状を有している。
【0130】
トレンチ２００内には、第１材料領域１１が設けられている。第１材料領域１１は、トレンチ２００を覆う絶縁膜２に接触している。第１材料領域１１の上部には、境界線ＢＤ２を介して第２材料領域１２が位置している。第１材料領域１１及び第２材料領域１２は、導電領域を構成する。第１及び第２材料領域は、製造工程が異なるが、主原料が同一の材料から、これらを製造した場合には、境界線ＢＤ２は観察できない場合がある。境界線ＢＤ２は、水平面（ＸＹ平面）内に沿って延びている。第２材料領域１２は、第１材料領域１１とは、異なるエッチング特性を有する。半導体領域内に添加された不純物濃度が異なる場合、エッチング液又はエッチングガスに対する耐性が異なるため、エッチング速度が異なり、エッチング特性が異なることとなる。
【0131】
本例においては、第１材料領域１１は、不純物が添加されたポリシリコンを含み、第２材料領域１２は、第１材料領域１１の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む。第１材料領域１１の不純物濃度（例：ホウ素）が高い場合は、第１材料領域１１のエッチングがしやすく、エッチング後に第１材料領域１１上に、第２材料領域１２を形成した場合には、第２材料領域１２の不純物濃度が相対的に低いため、第２材料領域１２の耐性が高くなる。第１材料領域１１の導電型は、ｐ型とすることもできるし、ｎ型とすることも可能である。
【0132】
このような観点から、第１材料領域１１の第１不純物濃度Ｃ１及び第２材料領域１２の第２不純物濃度Ｃ２は、上述の第１半導体装置及び第２半導体装置における濃度範囲と同一に設定することができる。
【0133】
トレンチ２００内に埋め込まれる導電材料は、トレンチ２００の内面形状をトレースする傾向がある。トレンチ２００の開口幅が広く、内面の傾斜が緩い場合には、埋め込んだ導電材料内にシームが形成されにくい。したがって、製造時において、トレンチ開口幅が広く、且つ、絶縁膜２の上部位置（第１上部位置２ＡＴ、第２上部位置２ＢＴ（図２０（Ｆ））参照）の表面傾斜が緩やかな場合、シームが形成されにくい。緩やかな表面を形成する場合には、絶縁膜２を厚くする。本例では、トレンチ２００の開口幅が比較的広く、絶縁膜２の厚みΔＷ（水平面内（幅方向（Ｘ軸方向））の厚み）が大きく設定されている。
【0134】
半導体基板１の厚み方向に垂直な方向を水平方向とし、トレンチ２００内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、以下の範囲を満たす。すなわち、０．１μｍ≦ΔＷ≦１μｍである。
【0135】
ΔＷの最大値が下限値を下回るとシーム発生の抑制効果が低減し、上限値を超えると必要以上にトレンチ寸法が大きくなる。なお、厚みΔＷの最大値が得られる深さは、本例では第１凹部ＤＰ１の第１底面位置ＺＳの近傍位置である。
【0136】
第１トレンチ２０１は、第１外側内面２０１Ａと第１内側内面２０１Ｂを備えている。絶縁膜２は、外側絶縁膜２Ａと内側絶縁膜２Ｂを備えている。外側絶縁膜２Ａは、第１外側内面２０１Ａに接触している。内側絶縁膜２Ｂは、第１内側内面２０１Ｂに接触している。
【0137】
第１トレンチ２０１は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。
【0138】
第１ＳＴＩ構造２１は、半導体基板１（エピタキシャル結晶領域１Ｂ）の表面に形成された第１凹部ＤＰ１と、第１凹部ＤＰ１内に充填された第１絶縁領域１３ＯＵＴを備えている。第２ＳＴＩ構造２２は、半導体基板１の表面に形成された第２凹部ＤＰ２と、第２凹部ＤＰ２内に充填された第２絶縁領域１３ＩＮを備えている。保護膜１４の材料が、第１絶縁領域１３ＯＵＴ及び第２絶縁領域１３ＩＮと同一材料の場合、これらは一体化する。保護膜１４は、ＤＴＩ構造２０の上部に位置する第２材料領域１２を被覆している。保護膜１４は、第１ＳＴＩ構造２１及び第２ＳＴＩ構造２２を被覆している。
【0139】
ＤＴＩ構造２０の最上部に埋め込まれた第２材料領域１２の上部主表面の位置を基準位置Ｚ０とする。第１凹部ＤＰ１の底面の位置を第１底面位置ＺＳとする。基準位置Ｚ０から第１底面位置ＺＳまでの距離は、第１凹部ＤＰ１又は第２凹部ＤＰ２の深さΔＺとする。ＳＴＩ構造は、隣接素子間のリーク電流を抑制し、耐圧を確保する機能を有する。かかる機能の観点から、基準位置Ｚ０からみた第１凹部ＤＰ１及び第２凹部ＤＰ２の凹部深さΔＺは、一定値以上の深さを有することが好ましい。第１凹部ＤＰ１の深さ（凹部深さΔＺ）及び第２凹部ＤＰ２の深さ（凹部深さΔＺ）は、第１半導体装置において説明した範囲と、同一範囲に設定することができる。
【0140】
【0141】
ＤＴＩ構造２０の外側には第１ＳＴＩ構造２１が配置され、内側には第２ＳＴＩ構造２２が配置されている。各ＳＴＩ構造は、凹部内に絶縁体（絶縁領域）を埋設してなる。トレンチ２００の最大幅ＷＤＴＢを与えるトレンチ２００の外側端の位置を第１位置（Ｘ１）とし、内側端の位置を第２位置（Ｘ６）とする。
【0142】
絶縁膜２の水平方向の厚みをΔＷとして、最大幅ＷＤＴＢは、１μｍ≦（ＷＤＴＢ－２×ΔＷ）≦１０μｍに設定されることが好ましい。最大幅ＷＤＴＢは、１μｍ≦ＷＤＴＢ≦１０μｍに設定してもよい。絶縁膜２の水平方向の厚みΔＷは、例示的には第１底面位置ＺＳにおける厚みΔＷを用いることができるが、トレンチの最大幅を与える深さ位置における厚みを用いてもよい。
【0143】
第１凹部ＤＰ１は、第１位置（Ｘ１）よりも外側に広がっている。第２凹部ＤＰ２は、第２位置（Ｘ６）よりも内側に広がっている。第１凹部ＤＰ１内には、第１絶縁領域１３ＯＵＴが位置している。第１絶縁領域１３ＯＵＴにより十分なリーク電流の抑制を行うことができる。第２凹部ＤＰ２内には、第２絶縁領域１３ＩＮが位置している。第２絶縁領域１３ＩＮにより十分なリーク電流の抑制を行うことができる。
【0144】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）の深さ方向の位置は、第１底面位置ＺＳである。上述のトレンチ２００（第１トレンチ２０１）内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、例示的には、第１底面位置ＺＳにおける値である。なお、第１絶縁領域１３ＯＵＴの第１底面１４１と、第２絶縁領域１３ＩＮの第２底面１４２との間の距離（幅方向距離）は、トレンチ２００の最大幅ＷＤＴＢよりも大きい。
【0145】
ＸＺ断面（第１トレンチ２０１の幅方向及び深さ方向を含む断面）と、第１トレンチ２０１の交わりによって構成される交線（第１外側内面２０１Ａ、第１内側内面２０１Ｂ）は、それぞれ線分であり、直線的に延びている。直線的に延びているため、形状制御の再現性が高いという利点がある。
【0146】
第２材料領域１２は、基準位置Ｚ０から深さ方向に沿って幅が徐々に広くなっている。製造工程において、第２材料領域１２の頂面（基準位置Ｚ０）上には、これと同じ幅のマスクが配置されており（図２２（Ｆ）の第５絶縁膜３１３（マスク））、当該マスクを介して、マスク開口内の下方の半導体領域をエッチングしている。マスク幅及びエッチング方法によって、第２材料領域１２の頂面より下方の領域の形状を制御することができる。
【0147】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0148】
【0149】
【0150】
図２０（Ｄ）に示すように、第３絶縁膜３０３を含むハードマスクの開口を介して、半導体基板１をエッチングし、底深凹部３０７からなるトレンチ２００を形成する。エッチング方法としては、シリコン用のドラインエッチングを用いることができる。例示的にはＲＩＥを用いた異方性ドライエッチングを用いることができる。異方性ドライエッチングの方法は、第１及び第２半導体装置の製造方法において説明した通りである。
【0151】
図２０（Ｅ）に示すように、露出した底深凹部３０７（トレンチ）の表面に絶縁膜２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、絶縁膜２として二酸化シリコンを形成することができる。
【0152】
図２０（Ｆ）に示すように、絶縁膜２のうち、底深凹部３０７（トレンチ）の底面に位置する部分を除去し、底深凹部３０７の底面に位置する半導体基板１を露出させる。除去方法としては、絶縁膜用の異方性ドライエッチングを用いることができる。このエッチングにより、ＸＺ断面内において、絶縁膜２の上部端面の形状が緩やかな弧状となる。絶縁膜２の第１上部位置２ＡＴ及び第２上部位置２ＢＴの表面は、異方性ドライエッチングにより、緩やかにトレンチの内側に落ち込むように変形する。
【0153】
図２０（Ｇ）に示すように、トレンチ内部の絶縁膜２、第３絶縁膜３０３を含むハードマスクの開口内側面、及びハードマスクの上面を覆うように、第１導電体材料３０９を形成する。第１導電体材料３０９は不純物を添加したポリシリコンであり、形成方法はＣＶＤ法を用いることができる。上述の理由から、トレンチ内部において、第１導電体材料３０９が充填されない領域の発生が抑制される。ポリシリコンを形成可能なＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。
【0154】
図２０（Ｈ）に示すように、第１導電体材料３０９の露出表面を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。
【0155】
図２１（Ａ）に示すように、第３絶縁膜３０３を含むハードマスクの開口内に充填された第１導電体材料３０９をエッチングし、上述の第１上部位置２ＡＴ及び第２上部位置２ＢＴを露出させる。第１導電体材料３０９（第１材料領域１１）の頂面位置は、トレンチ２００の内部まで低下する。このエッチングは、シリコン用の異方性ドライエッチングを用いることができる。エッチングは、第１絶縁膜３０１の下面位置よりも深い位置まで行われる。このエッチングにより、トレンチ２００内に第１導電体材料３０９（第１材料領域１１）が残留する。
【0156】
図２１（Ｂ）に示すように、第３絶縁膜３０３を含むハードマスクの開口内を埋めるように、第１導電体材料３０９上に、上部導電材料３１１を形成する。上部導電材料３１１は、第３絶縁膜３０３の表面上にも堆積される。上部導電材料３１１の材料は、アンドープのポリシリコンであり、シラン（ＳｉＨ４）を用いたＣＶＤ法等を用いて形成することができる。
【0157】
図２１（Ｃ）に示すように、上部導電材料３１１の露出表面を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。
【0158】
図２１（Ｄ）に示すように、第３絶縁膜３０３の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。この工程より、第３絶縁膜３０３の開口内に存在していた上部導電材料３１１も除去される。
【0159】
図２１（Ｅ）に示すように、第２絶縁膜３０２を除去する。窒化シリコンからなる第２絶縁膜３０２の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。
【0160】
図２１（Ｆ）に示すように、第１絶縁膜３０１を除去する。二酸化シリコンからなる第１絶縁膜３０１の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、フッ酸（ＨＦ）などが例示される。
【0161】
図２２（Ａ）に示すように、半導体基板１の露出表面上に第４絶縁膜３１２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第４絶縁膜３１２として二酸化シリコンを形成することができる。
【0162】
図２２（Ｂ）に示すように、第４絶縁膜３１２上に第５絶縁膜３１３を形成する。第５絶縁膜３１３は窒化シリコンからなり、形成方法としては、窒化シリコン形成用の減圧ＣＶＤ法を用いることができる。
【0163】
図２２（Ｃ）に示すように、第５絶縁膜３１３上に第２レジスト材料３１４を形成する。第２レジスト材料３１４は、ＳＴＩ構造用の凹部形成予定領域が開口するようにパターニングされる。
【0164】
図２２（Ｄ）に示すように、第２レジスト材料３１４により構成されるマスクの開口内に存在する第５絶縁膜３１３及び第４絶縁膜３１２を順次エッチングし、第５絶縁膜３１３を含むハードマスクを形成する。このエッチングには、絶縁膜用のドライエッチングを用いることができる。
【0165】
図２２（Ｅ）に示すように、第２レジスト材料３１４を除去する。第２レジスト材料３１４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0166】
図２２（Ｆ）に示すように、第５絶縁膜３１３を含むハードマスクの開口を介して、半導体基板１をエッチングし、第１凹部ＤＰ１及び第２凹部ＤＰ２を形成する。エッチング方法としては、シリコン用のウエットエッチング法又はドラインエッチング法を用いることができる。なお、このエッチング工程において、第１凹部ＤＰ１及び第２凹部ＤＰ２の底面よりも高い位置に、絶縁膜２の最上部を位置させることができる。
【0167】
図２２（Ｇ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２の露出表面上に第６絶縁膜３１５を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第６絶縁膜３１５として二酸化シリコンを形成することができる。
【0168】
図２２（Ｈ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２内を充填するように、第７絶縁膜３１６を形成する。形成方法としては、二酸化シリコン形成用のＣＶＤ法を用いることができ、ＴＥＯＳを用いた形成法が例示され、第７絶縁膜３１６として二酸化シリコンを形成することができる。第７絶縁膜３１６は、第５絶縁膜３１３上にも形成される。
【0169】
図２３（Ａ）に示すように、第７絶縁膜３１６の露出表面を化学機械研磨（ＣＭＰ）し、第５絶縁膜３１３の上面を露出させる。
【0170】
図２３（Ｂ）に示すように、第５絶縁膜３１３を除去する。窒化シリコンからなる第５絶縁膜３１３の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。最後に、基板表面上を覆う保護膜を形成し、図１８に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0171】
図２４は、ＳＴＩ構造を備えないトレンチ構造を含む第３半導体装置の縦断面図である。
【0172】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図１８に示した半導体装置と異なり、他の構成は、同一である。絶縁膜２の上部は保護膜１４に連続している。ＸＺ断面内において、底面側から直線的に延びた第１トレンチ２０１は、保護膜１４の下面に連続する。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。境界線ＢＤ２は、底面位置ＺＴよりも深い位置に設定することができる。境界線ＢＤ２は、図２０（Ｆ）に示した第１上部位置２ＡＴ及び第２上部位置２ＢＴの表面に接するように設定することができる。絶縁膜２の水平方向の厚みΔＷの最大値を与える深さは、第１上部位置２ＡＴ及び第２上部位置２ＢＴの直下の位置に設定することができる。この構造は、図２２（Ａ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0173】
次に、第４半導体装置について説明する。
【0174】
図２５は、トレンチ構造ＴＲを含む第４半導体装置の縦断面図（ＸＺ断面図）である。
【0175】
半導体装置１００は、トレンチ構造ＴＲを備えている。本例のトレンチ構造ＴＲは、ＤＴＩ構造２０と、第１ＳＴＩ構造２１と、第２ＳＴＩ構造２２とを備えている。ＤＴＩ構造２０は、第１ＳＴＩ構造２１と第２ＳＴＩ構造２２との間に位置する。トレンチ構造ＴＲは、平面視においては環状であるが、平面視において第１ＳＴＩ構造２１は第２ＳＴＩ構造２２の外側に位置する。
【0176】
ＤＴＩ構造２０は、半導体基板１に形成された溝としてのトレンチ２００を含んでいる。トレンチ２００は、平面視においては、第１位置Ｚ１よりも浅い領域に設けられたデバイス５０（図３参照）を囲んでいる。トレンチ２００の内面は絶縁膜２によって覆われている。トレンチ２００は、第１～第３半導体装置と同様の第１トレンチ２０１を備えており、第１トレンチ２０１の内面の傾斜角は、上述の範囲を満たすことができる。第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。換言すれば、第１トレンチ２０１は、先細り形状を有している。
【0177】
第１トレンチ２０１は、第１外側内面２０１Ａと第１内側内面２０１Ｂを備えている。絶縁膜２は、外側絶縁膜２Ａと内側絶縁膜２Ｂを備えている。外側絶縁膜２Ａは、第１外側内面２０１Ａに接触している。内側絶縁膜２Ｂは、第１内側内面２０１Ｂに接触している。第１トレンチ２０１は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。
【0178】
絶縁膜２の内面は、トレンチ２００の底面側に位置する第１内面（第１下側面２ＡＸ，第２下側面２ＢＸ）を備えている。絶縁膜２の内面は、トレンチ２００の表面側（基板表面側）に位置し、第１内面に連続し、深さ方向に沿って幅が狭くなる第２内面（湾曲面２ＡＡ，湾曲面２ＢＢ）を備えている。本例においては、これらの第１内面と第２内面との境界位置ＢＤは、深さ方向の第１底面位置ＺＳよりも上側に設定されているが、下側に設定することもできる。
【0179】
絶縁膜２の第１下側面２ＡＸは、第１トレンチ２０１の第１外側内面２０１Ａに対向しており、第２下側面２ＢＸは、第１トレンチ２０１の第１内側内面２０１Ｂに対向している。絶縁膜２の上部に位置する湾曲面２ＡＡは、弧状を有しており、深さ方向に膨らむ形状を有している。絶縁膜２の上部に位置する湾曲面２ＢＢは、弧状を有しており、深さ方向に膨らむ形状を有している。換言すれば、トレンチ２００の幅方向及び深さ方向を含む断面（ＸＺ断面）と、第２内面（湾曲面２ＡＡ，湾曲面２ＢＢ）の交わりによって構成される複数の交線は、それぞれ弧状を有している。
【0180】
なお、トレンチ２００の内側に充填された導電領域（第１材料領域１１）は、絶縁膜２の最も深い位置（第３位置Ｚ３）よりも深い位置まで延びている。これは上述の第２内面（湾曲面２ＡＡ，湾曲面２ＢＢ）の形成後、トレンチ内部の充填材料を、絶縁膜２の底が抜けるまで除去した（図２８（Ｄ）参照）ためである。第１材料領域１１の最深部の位置は、絶縁膜２の最深部位置（第３位置Ｚ３）よりも、深さ差分ΔＺ３だけ深い。この深さ差分ΔＺ３は、他の半導体装置におけるトレンチ構造にも適用できる。本例において、例示的な深さ差分ΔＺ３は、以下の範囲を満たすことが好ましい。すなわち、０．１μｍ≦ΔＺ３≦１μｍである。
【0181】
【0182】
トレンチ２００内に設けられる第１材料領域１１は、トレンチ２００を覆う絶縁膜２に接触している。本例においては、第１材料領域１１は、不純物が添加されたポリシリコンを含む。第１材料領域１１の不純物濃度（例：ホウ素）が高い場合は、第１材料領域１１のエッチングがしやすい。第１材料領域１１の導電型は、ｐ型とすることもできるし、ｎ型とすることも可能である。このような観点から、第１材料領域１１の第１不純物濃度Ｃ１は、上述の第１半導体装置における濃度範囲と同一に設定することができる。
【0183】
半導体基板１の厚み方向に垂直な方向を水平方向とし、トレンチ２００内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、以下の範囲を満たす。すなわち、０．１μｍ≦ΔＷ（最大値）≦１μｍである。厚い絶縁膜２として、シーム発生抑制効果を得るためには、０．３μｍ≦ΔＷ（最大値）以上とすることができ、０．５μｍ≦ΔＷ（最大値）とすることができ、０．７μｍ≦ΔＷ（最大値）とすることができる。
【0184】
なお、厚みΔＷの最大値が得られる深さは、トレンチの最大幅ＷＤＴＢ（図２６参照）が得られる位置である。
【0185】
第１ＳＴＩ構造２１は、半導体基板１（エピタキシャル結晶領域１Ｂ）の表面に形成された第１凹部ＤＰ１と、第１凹部ＤＰ１内に充填された第１絶縁領域１３ＯＵＴを備えている。第２ＳＴＩ構造２２は、半導体基板１の表面に形成された第２凹部ＤＰ２と、第２凹部ＤＰ２内に充填された第２絶縁領域１３ＩＮを備えている。保護膜１４の材料が、第１絶縁領域１３ＯＵＴ及び第２絶縁領域１３ＩＮと同一材料の場合、これらは一体化する。保護膜１４は、ＤＴＩ構造２０の上部に位置する第１材料領域１１を被覆している。保護膜１４は、第１ＳＴＩ構造２１及び第２ＳＴＩ構造２２を被覆している。
【0186】
ＤＴＩ構造２０の最上部に位置する第１材料領域１１の上部主表面の位置を基準位置Ｚ０とする。第１凹部ＤＰ１の底面の位置を第１底面位置ＺＳとする。基準位置Ｚ０から第１底面位置ＺＳまでの距離は、第１凹部ＤＰ１又は第２凹部ＤＰ２の深さΔＺとする。ＳＴＩ構造は、隣接素子間のリーク電流を抑制し、耐圧を確保する機能を有する。かかる機能の観点から、基準位置Ｚ０からみた第１凹部ＤＰ１及び第２凹部ＤＰ２の凹部深さΔＺは、一定値以上の深さを有することが好ましい。第１凹部ＤＰ１の深さ（凹部深さΔＺ）及び第２凹部ＤＰ２の深さ（凹部深さΔＺ）は、第１半導体装置において説明した範囲と、同一範囲に設定することができる。
【0187】
第１材料領域１１は、基準位置Ｚ０と第３基準位置ＢＤ３との間において、深さ方向に向かうにしたがって、幅が広くなっている。第３基準位置ＢＤ３は、深さ方向に向かって幅が狭くなる弧状の湾曲面２ＡＡ及び湾曲面２ＢＢの上端位置により規定される。
【0188】
【0189】
ＤＴＩ構造２０の外側には第１ＳＴＩ構造２１が配置され、内側には第２ＳＴＩ構造２２が配置されている。各ＳＴＩ構造は、凹部内に絶縁体（絶縁領域）を埋設してなる。トレンチ２００の最大幅ＷＤＴＢを与える第１トレンチ２０１の外側端の位置を第１位置（Ｘ１）とし、内側端の位置を第２位置（Ｘ６）とする。
【0190】
絶縁膜２の水平方向の厚みをΔＷとして、最大幅ＷＤＴＢは、１μｍ≦（ＷＤＴＢ－２×ΔＷ）≦１０μｍに設定されることが好ましい。最大幅ＷＤＴＢは、１μｍ≦ＷＤＴＢ≦１０μｍに設定してもよい。本例では、この厚みΔＷは、トレンチの最大幅ＷＤＴＢを与える深さ位置における厚みである。
【0191】
第１凹部ＤＰ１は、第１位置（Ｘ１）よりも外側に広がっている（図３０（Ａ）参照）。第２凹部ＤＰ２は、第２位置（Ｘ６）よりも内側に広がっている（図３０（Ａ）参照）。第１凹部ＤＰ１内には、第１絶縁領域１３ＯＵＴが位置している。第１絶縁領域１３ＯＵＴにより十分なリーク電流の抑制を行うことができる。第２凹部ＤＰ２内には、第２絶縁領域１３ＩＮが位置している。第２絶縁領域１３ＩＮにより十分なリーク電流の抑制を行うことができる。
【0192】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）の深さ方向の位置は、第１底面位置ＺＳである。上述のトレンチ２００（第１トレンチ２０１）内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、例示的には、第１底面位置ＺＳにおける値である。
【0193】
ＸＺ断面（第１トレンチ２０１の幅方向及び深さ方向を含む断面）と、第１トレンチ２０１の交わりによって構成される交線（第１外側内面２０１Ａ、第１内側内面２０１Ｂ）は、それぞれ線分であり、直線的に延びている。直線的に延びているため、形状制御の再現性が高いという利点がある。
【0194】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0195】
【0196】
【0197】
図２７（Ｅ）に示すように、形成された底深凹部３０７（トレンチ２００）内に、第１絶縁材料３１７を埋め込む。第１絶縁材料３１７として、二酸化シリコンを用いることができる。第１絶縁材料３１７は、ＣＶＤ法を用いて形成することができる。二酸化シリコン形成用のＣＶＤ法として、ＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）を用いた形成法が例示される。第１絶縁材料３１７は、トレンチ２００の内部に加えて、第３絶縁膜３０３の上部にも形成され、これと一体化する。トレンチ２００の内側において、第１絶縁材料３１７の内部には、材料が充填されない空間（シーム３１０）が形成される。
【0198】
図２７（Ｆ）に示すように、第３絶縁膜３０３（第１絶縁材料３１７の上部領域）の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。
【0199】
図２７（Ｇ）に示すように、第２絶縁膜３０２の表面を含む基板露出表面上に、マスク用導電材料３１８を形成する。本例のマスク用導電材料３１８は、アンドープのポリシリコンであり、シラン（ＳｉＨ４）を用いたＣＶＤ法等を用いて形成することができる。
【0200】
図２７（Ｈ）に示すように、マスク用導電材料３１８上に第３レジスト材料３１９を形成する。第３レジスト材料３１９には、トレンチ２００の上部位置に第２開口３２０を有するパターンが形成される。
【0201】
図２８（Ａ）に示すように、第３レジスト材料３１９の第２開口３２０を介して、マスク用導電材料３１８をエッチングする。このエッチングには、シリコン用の異方性ドライエッチングを用いることができる。これにより、マスク用導電材料３１８にも第２開口３２０が形成される。
【0202】
図２８（Ｂ）に示すように、第３レジスト材料３１９を除去する。第３レジスト材料３１９が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0203】
図２８（Ｃ）に示すように、マスク用導電材料３１８の開口を介して、第１絶縁材料３１７の表層領域をエッチングし、底浅凹部３２１を形成する。このエッチングには、等方性エッチングを用いることができ、本例では、フッ酸を用いたウエットエッチングを用いる。底浅凹部３２１の底面は、シーム３１０に連続し、シーム３１０の上部が開放する。
【0204】
図２８（Ｄ）に示すように、底浅凹部３２１の底部を更にエッチングし、第２の底深凹部３２２を形成する。第２の底深凹部３２２の底面位置は、第１絶縁材料３１７の底面よりも深くなり、第１絶縁材料３１７の底部は除去される。このエッチングには、ＲＩＥを用いた異方性ドライエッチングを用いることができる。エッチングガスとしては、炭化フッ素などのフッ素系ガスを用いることもできる。
【0205】
図２８（Ｅ）に示すように、マスク用導電材料３１８を除去する。除去方法としては、シリコン用のエッチングを用いることができる。フッ素系ガスを含んだガスを用いたエッチング方法などを用いることができる。
【0206】
図２８（Ｆ）に示すように、第３導電体材料３２３をトレンチ２００内に埋め込むように形成する。第３導電体材料３２３は、第２絶縁膜３０２上にも形成される。第３導電体材料３２３は不純物を添加したポリシリコンであり、形成方法はＣＶＤ法を用いることができる。ポリシリコンを形成可能なＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。
【0207】
図２９（Ａ）に示すように、第３導電体材料３２３の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。
【0208】
図２９（Ｂ）に示すように、第２絶縁膜３０２を除去する。窒化シリコンからなる第２絶縁膜３０２の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。
【0209】
図２９（Ｃ）に示すように、第１絶縁膜３０１を除去する。二酸化シリコンからなる第１絶縁膜３０１の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、フッ酸（ＨＦ）などが例示される。
【0210】
図２９（Ｄ）に示すように、半導体基板１の露出表面上に第４絶縁膜３１２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第４絶縁膜３１２として二酸化シリコンを形成することができる。
【0211】
図２９（Ｅ）に示すように、第４絶縁膜３１２上に第５絶縁膜３１３を形成する。第５絶縁膜３１３は窒化シリコンからなり、形成方法としては、窒化シリコン形成用の減圧ＣＶＤ法を用いることができる。
【0212】
図２９（Ｆ）に示すように、第５絶縁膜３１３上に第２レジスト材料３１４を形成する。第２レジスト材料３１４は、ＳＴＩ構造用の凹部形成予定領域が開口するようにパターニングされる。
【0213】
図２９（Ｇ）に示すように、第２レジスト材料３１４により構成されるマスクの開口内に存在する第５絶縁膜３１３及び第４絶縁膜３１２を順次エッチングし、第５絶縁膜３１３を含むハードマスクを形成する。このエッチングには、絶縁膜用のドライエッチングを用いることができる。
【0214】
図２９（Ｈ）に示すように、第２レジスト材料３１４を除去する。第２レジスト材料３１４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0215】
図３０（Ａ）に示すように、第５絶縁膜３１３を含むハードマスクの開口を介して、半導体基板１をエッチングし、第１凹部ＤＰ１及び第２凹部ＤＰ２を形成する。エッチング方法としては、シリコン用のウエットエッチング法又はドラインエッチング法を用いることができる。なお、このエッチング工程において、第１凹部ＤＰ１及び第２凹部ＤＰ２の底面よりも高い位置に、絶縁膜２の最上部を位置させることができる。
【0216】
図３０（Ｂ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２の露出表面上に第６絶縁膜３１５を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第６絶縁膜３１５として二酸化シリコンを形成することができる。
【0217】
図３０（Ｃ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２内を充填するように、第７絶縁膜３１６を形成する。形成方法としては、二酸化シリコン形成用のＣＶＤ法を用いることができ、ＴＥＯＳを用いた形成法が例示され、第７絶縁膜３１６として二酸化シリコンを形成することができる。第７絶縁膜３１６は、第５絶縁膜３１３上にも形成される。
【0218】
図３０（Ｄ）に示すように、第７絶縁膜３１６の露出表面を化学機械研磨（ＣＭＰ）し、第５絶縁膜３１３の上面を露出させる。
【0219】
図３０（Ｅ）に示すように、第５絶縁膜３１３を除去する。窒化シリコンからなる第５絶縁膜３１３の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。最後に、基板表面上を覆う保護膜を形成し、図２５に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0220】
図３１は、ＳＴＩ構造を備えないトレンチ構造を含む第４半導体装置の縦断面図である。
【0221】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図２５に示した半導体装置と異なり、他の構成は、同一である。絶縁膜２の上部は保護膜１４に連続している。ＸＺ断面内において、底面側から直線的に延びた第１トレンチ２０１は、保護膜１４の下面に連続する。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。第３基準位置ＢＤ３は、深さ方向に向かって幅が狭くなる弧状の湾曲面２ＡＡ及び湾曲面２ＢＢの絶縁膜２の部分の上端位置により規定される。本例では、底面位置ＺＴと第３基準位置ＢＤ３の深さ方の位置は一致しているが、異ならせることもできる。この構造は、図２９（Ｄ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0222】
次に、第５半導体装置について説明する。
【0223】
図３２は、トレンチ構造ＴＲを含む第５半導体装置の縦断面図（ＸＺ断面図）である。
【0224】
半導体装置１００は、トレンチ構造ＴＲを備えている。本例のトレンチ構造ＴＲは、ＤＴＩ構造２０と、第１ＳＴＩ構造２１と、第２ＳＴＩ構造２２とを備えている。ＤＴＩ構造２０は、第１ＳＴＩ構造２１と第２ＳＴＩ構造２２との間に位置する。トレンチ構造ＴＲは、平面視においては環状であるが、平面視において第１ＳＴＩ構造２１は第２ＳＴＩ構造２２の外側に位置する。
【0225】
ＤＴＩ構造２０は、半導体基板１に形成された溝としてのトレンチ２００を含んでいる。トレンチ２００は、平面視においては、第１位置Ｚ１よりも浅い領域に設けられたデバイス５０（図３参照）を囲んでいる。トレンチ２００（第１トレンチ２０１）は、第１外側内面２０１Ａと第１内側内面２０１Ｂを備えている。第１トレンチ２０１の内面は第１絶縁膜２Ｓによって覆われている。第１トレンチ２０１の内面の傾斜角は、上述の第１半導体装置における第１トレンチ２０１と同一の角度範囲を満たすことができる。第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。換言すれば、第１トレンチ２０１は、先細り形状を有している。
【0226】
ＤＴＩ構造２０は、第１絶縁膜２Ｓを備えている。第１絶縁膜２Ｓは上述の絶縁膜２に対応する絶縁膜であり、トレンチ２００（第１トレンチ２０１）の内面に接触している。第１絶縁膜２Ｓは、絶縁膜２ＳＡと、絶縁膜２ＳＢを備えている。絶縁膜２ＳＡは、トレンチの第１外側内面２０１Ａに接触する。絶縁膜２ＳＢは、トレンチの第１内側内面２０１Ｂに接触する。
【0227】
第１導電膜１１Ｓ（外側導電領域）は、第１絶縁膜２Ｓの内側に形成されている。第１導電膜１１Ｓは、導電膜１１ＳＡと、導電膜１１ＳＢを備えている。導電膜１１ＳＡは、絶縁膜２ＳＡに接触する。導電膜１１ＳＢは、絶縁膜２ＳＢに接触する。第２絶縁膜２Ｔは、第１導電膜１１Ｓの内側に形成されている。第２絶縁膜２Ｔは、絶縁膜２ＴＡと、絶縁膜２ＴＢを備えている。絶縁膜２ＴＡは、導電膜１１ＳＡに接触する。絶縁膜２ＴＢは、導電膜１１ＳＢに接触する。第１材料領域１１は、第２絶縁膜２Ｔの内側に形成されている。第１材料領域１１は、絶縁膜２ＴＡと絶縁膜２ＴＢとの間に設けられている。
【0228】
本例においては、第１導電膜１１Ｓ及び第１材料領域１１は、不純物が添加されたポリシリコンを含む。第１導電膜１１Ｓ及び第１材料領域１１の不純物濃度（例：ホウ素）が高い場合は、第１導電膜１１Ｓ及び第１材料領域１１のエッチングがしやすい。第１導電膜１１Ｓ及び第１材料領域１１の導電型は、ｐ型とすることもできるし、ｎ型とすることも可能である。
【0229】
このような観点から、第１導電膜１１Ｓ及び第１材料領域１１の第１不純物濃度Ｃ１は、上述の第１半導体装置における濃度範囲と同一に設定することができる。
【0230】
半導体基板１の厚み方向に垂直な方向を水平方向とし、トレンチ２００内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、以下の範囲を満たす。すなわち、０．１μｍ≦ΔＷ（最大値）≦１μｍである。
【0231】
なお、厚みΔＷの最大値が得られる深さは、本例では第１トレンチ２０１の最大幅ＷＤＴＢ（図３３参照）を与える位置である。
【0232】
第１トレンチ２０１は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。
【0233】
第１ＳＴＩ構造２１は、半導体基板１（エピタキシャル結晶領域１Ｂ）の表面に形成された第１凹部ＤＰ１と、第１凹部ＤＰ１内に充填された第１絶縁領域１３ＯＵＴを備えている。第２ＳＴＩ構造２２は、半導体基板１の表面に形成された第２凹部ＤＰ２と、第２凹部ＤＰ２内に充填された第２絶縁領域１３ＩＮを備えている。保護膜１４の材料が、第１絶縁領域１３ＯＵＴ及び第２絶縁領域１３ＩＮと同一材料の場合、これらは一体化する。保護膜１４は、ＤＴＩ構造２０の上部に位置する第１材料領域１１を被覆している。保護膜１４は、第１ＳＴＩ構造２１及び第２ＳＴＩ構造２２を被覆している。
【0234】
ＤＴＩ構造２０の最上部に位置する第１材料領域１１の上部主表面の位置を基準位置Ｚ０とする。第１凹部ＤＰ１の底面の位置を第１底面位置ＺＳとする。基準位置Ｚ０から第１底面位置ＺＳまでの距離は、第１凹部ＤＰ１又は第２凹部ＤＰ２の深さΔＺとする。ＳＴＩ構造は、隣接素子間のリーク電流を抑制し、耐圧を確保する機能を有する。かかる機能の観点から、基準位置Ｚ０からみた第１凹部ＤＰ１及び第２凹部ＤＰ２の凹部深さΔＺは、一定値以上の深さを有することが好ましい。第１凹部ＤＰ１の深さ（凹部深さΔＺ）及び第２凹部ＤＰ２の深さ（凹部深さΔＺ）は、第１半導体装置において説明した範囲と、同一範囲に設定することができる。
【0235】
なお、トレンチ２００の内側に充填された導電領域（第１導電膜１１Ｓ、第１材料領域１１）は、絶縁膜２の最も深い位置（第３位置Ｚ３）よりも深い位置まで延びている。これは図３４（Ｆ）の工程において、絶縁膜２を底が抜けるまでエッチングしたためである。この導電領域の最深部の位置は、絶縁膜２の最深部位置（第３位置Ｚ３）よりも、深さ差分ΔＺ３だけ深い。例示的な深さ差分ΔＺ３は、第４半導体装置において規定したような範囲を満たすことができる。なお、トレンチ底面の絶縁膜２を除去する場合において、深さ差分ΔＺ３を０とすることもできる。
【0236】
【0237】
ＤＴＩ構造２０の外側には第１ＳＴＩ構造２１が配置され、内側には第２ＳＴＩ構造２２が配置されている。各ＳＴＩ構造は、凹部内に絶縁体（絶縁領域）を埋設してなる。トレンチ２００の最大幅ＷＤＴＢを与えるトレンチ２００（第１トレンチ２０１）の外側端の位置を第１位置（Ｘ１）とし、内側端の位置を第２位置（Ｘ６）とする。
【0238】
絶縁膜２の水平方向の厚みをΔＷとして、最大幅ＷＤＴＢは、１μｍ≦（ＷＤＴＢ－２×ΔＷ）≦１０μｍに設定されることが好ましい。最大幅ＷＤＴＢは、１μｍ≦ＷＤＴＢ≦１０μｍに設定してもよい。この厚みΔＷとして、トレンチの最大幅ＷＤＴＢを与える深さ位置における水平方向の厚みを用いることができる。
【0239】
第１凹部ＤＰ１は、第１位置（Ｘ１）よりも外側に広がっている。第２凹部ＤＰ２は、第２位置（Ｘ６）よりも内側に広がっている。第１凹部ＤＰ１内には、第１絶縁領域１３ＯＵＴが位置している。第１絶縁領域１３ＯＵＴにより十分なリーク電流の抑制を行うことができる。第２凹部ＤＰ２内には、第２絶縁領域１３ＩＮが位置している。第２絶縁領域１３ＩＮにより十分なリーク電流の抑制を行うことができる。
【0240】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）の深さ方向の位置は、第１底面位置ＺＳである。第１底面位置ＺＳとトレンチの第１外側内面２０１Ａとの間には、上方向に凹んだ第１凹表面ＤＡがある。第１底面位置ＺＳとトレンチの第１内側内面２０１Ｂとの間には、上方向に凹んだ第２凹表面ＤＢがある。第１凹表面ＤＡ及び第２凹表面ＤＢの最深部に位置する位置を上端位置ＺＤとする。第１絶縁領域１３ＯＵＴの第１底面１４１と、第２絶縁領域１３ＩＮの第２底面１４２との間の距離は、トレンチ２００の最大幅ＷＤＴＢよりも大きい。
【0241】
トレンチ２００（第１トレンチ２０１）の最大幅ＷＤＴＢを与える上端位置ＺＤは、例示的には、第１底面位置ＺＳよりも浅く設定される。深さ方向の位置が上端位置ＺＤにおける絶縁膜２ＴＡ及び絶縁膜２ＴＢの水平方向の厚みをそれぞれ第２厚みΔＷ２とする。本例におけるΔＷ２は、ΔＷよりも小さい（ΔＷ２＜ΔＷ）。第２厚みΔＷ２は、例示的には以下の範囲を満たす。すなわち、０．１μｍ≦ΔＷ２≦１μｍである。第２厚みΔＷ２が、上限値を超えた場合、及び、下限値を下回った場合には、シーム抑制効果が小さくなる傾向がある。
【0242】
ＸＺ断面（第１トレンチ２０１の幅方向及び深さ方向を含む断面）と、第１トレンチ２０１の交わりによって構成される交線（第１外側内面２０１Ａ、第１内側内面２０１Ｂ）は、それぞれ線分であり、直線的に延びている。直線的に延びているため、形状制御の再現性が高いという利点がある。
【0243】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0244】
【0245】
【0246】
図３４（Ｅ）に示すように、露出した底深凹部３０７（トレンチ）の表面に絶縁膜２（図３２の第１絶縁膜２Ｓ）を形成する。形成方法としては、シリコンの熱酸化に加えて、ＴＥＯＳ等を用いた減圧ＣＶＤ法を用いる。絶縁膜２として二酸化シリコンを形成することができる。
【0247】
図３４（Ｆ）に示すように、絶縁膜２のうち、底深凹部３０７（トレンチ）の底面に位置する部分を除去し、底深凹部３０７の底面に位置する半導体基板１を露出させる。除去方法としては、絶縁膜用の異方性ドライエッチングを用いることができる。このエッチングにより、ＸＺ断面内において、半導体基板１の表面よりも上部に位置する第３絶縁膜３０３のトレンチ開口端面の形状が緩やかな弧状となる。第３絶縁膜３０３の第１上部位置２ＡＴ及び第２上部位置２ＢＴの表面は、異方性ドライエッチングにより、緩やかにトレンチの内側に落ち込むように変形する。
【0248】
図３４（Ｇ）に示すように、トレンチ内部の絶縁膜２の表面と、第３絶縁膜３０３の表面を覆うように、第４導電体材料３２４（導電膜）（図３２の第１導電膜１１Ｓ）を形成する。第４導電体材料３２４は不純物を添加したポリシリコンであり、形成方法はＣＶＤ法を用いることができる。ポリシリコンを形成可能はＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。
【0249】
図３４（Ｈ）に示すように、トレンチ内部及び外部の第４導電体材料３２４を覆うように、第８絶縁膜３２５（図３２の第２絶縁膜２Ｔ）を形成する。第８絶縁膜３２５の形成方法は、シリコンの熱酸化を用いることができる。
【0250】
図３５（Ａ）に示すように、第３絶縁膜３０３の上部表面上に位置する第８絶縁膜３２５をエッチングする。エッチング方法としては、絶縁膜の異方性ドライエッチングを用いることができる。トレンチ内部の第８絶縁膜３２５は、残留する。
【0251】
図３５（Ｂ）に示すように、トレンチ２００の内部を充填し、第４導電体材料３２４の表面を覆うように第５導電体材料３２６（図３２の第１材料領域１１）を形成する。第５導電体材料３２６は、アンドープのポリシリコンであり、シラン（ＳｉＨ４）を用いたＣＶＤ法等を用いて形成することができる。
【0252】
図３５（Ｃ）に示すように、第５導電体材料３２６の露出表面及び第４導電体材料３２４の上面部分を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。
【0253】
図３５（Ｄ）に示すように、ハードマスクを構成した第３絶縁膜３０３の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。この工程より、第３絶縁膜３０３の開口内に存在していた第５導電体材料３２６も除去される。
【0254】
図３５（Ｅ）に示すように、第２絶縁膜３０２を除去する。窒化シリコンからなる第２絶縁膜３０２の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。
【0255】
図３５（Ｆ）に示すように、第１絶縁膜３０１を除去する。二酸化シリコンからなる第１絶縁膜３０１の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、フッ酸（ＨＦ）などが例示される。
【0256】
図３６（Ａ）に示すように、半導体基板１の露出表面上に第４絶縁膜３１２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第４絶縁膜３１２として二酸化シリコンを形成することができる。
【0257】
図３６（Ｂ）に示すように、第４絶縁膜３１２上に第５絶縁膜３１３を形成する。第５絶縁膜３１３は窒化シリコンからなり、形成方法としては、窒化シリコン形成用の減圧ＣＶＤ法を用いることができる。
【0258】
図３６（Ｃ）に示すように、第５絶縁膜３１３上に第２レジスト材料３１４を形成する。第２レジスト材料３１４は、ＳＴＩ構造用の凹部形成予定領域が開口するようにパターニングされる。
【0259】
図３６（Ｄ）に示すように、第２レジスト材料３１４により構成されるマスクの開口内に存在する第５絶縁膜３１３および第４絶縁膜３１２を順次エッチングし、第５絶縁膜３１３を含むハードマスクを形成する。このエッチングには、絶縁膜用のドライエッチングを用いることができる。
【0260】
図３６（Ｅ）に示すように、第２レジスト材料３１４を除去する。第２レジスト材料３１４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0261】
図３６（Ｆ）に示すように、第５絶縁膜３１３を含むハードマスクの開口を介して、半導体基板１をエッチングし、第１凹部ＤＰ１及び第２凹部ＤＰ２を形成する。エッチング方法としては、シリコン用のウエットエッチング法又はドラインエッチング法を用いることができる。なお、このエッチング工程において、第１凹部ＤＰ１及び第２凹部ＤＰ２の底面よりも高い位置に、絶縁膜２の最上部を位置させることができる。
【0262】
図３６（Ｇ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２の露出表面上に第６絶縁膜３１５を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第６絶縁膜３１５として二酸化シリコンを形成することができる。
【0263】
図３６（Ｈ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２内を充填するように、第７絶縁膜３１６を形成する。形成方法としては、二酸化シリコン形成用のＣＶＤ法を用いることができ、ＴＥＯＳを用いた形成法が例示され、第７絶縁膜３１６として二酸化シリコンを形成することができる。第７絶縁膜３１６は、第５絶縁膜３１３上にも形成される。
【0264】
図３７（Ａ）に示すように、第７絶縁膜３１６の露出表面を化学機械研磨（ＣＭＰ）し、第５絶縁膜３１３の上面を露出させる。
【0265】
図３７（Ｂ）に示すように、第５絶縁膜３１３を除去する。窒化シリコンからなる第５絶縁膜３１３の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。最後に、基板表面上を覆う保護膜を形成し、図３２に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0266】
図３８は、ＳＴＩ構造を備えないトレンチ構造を含む第５半導体装置の縦断面図である。
【0267】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図３２に示した半導体装置と異なり、他の構成は、同一である。第１絶縁膜２Ｓの上部は保護膜１４に連続している。ＸＺ断面内において、底面側から直線的に延びた第１トレンチ２０１は、保護膜１４の下面に連続する。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。第１材料領域１１の最上部に位置する頂面（基準位置Ｚ０）は、底面位置ＺＴよりも高い位置に設定される。この構造は、図３６（Ａ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0268】
次に、第６半導体装置について説明する。
【0269】
図３９は、トレンチ構造ＴＲを含む第６半導体装置の縦断面図（ＸＺ断面図）である。
【0270】
半導体装置１００は、トレンチ構造ＴＲを備えている。本例のトレンチ構造ＴＲは、ＤＴＩ構造２０と、第１ＳＴＩ構造２１と、第２ＳＴＩ構造２２とを備えている。ＤＴＩ構造２０は、第１ＳＴＩ構造２１と第２ＳＴＩ構造２２との間に位置する。トレンチ構造ＴＲは、平面視においては環状であるが、平面視において第１ＳＴＩ構造２１は第２ＳＴＩ構造２２の外側に位置する。
【0271】
ＤＴＩ構造２０は、半導体基板１に形成された溝としてのトレンチ２００を含んでいる。トレンチ２００は、平面視においては、第１位置Ｚ１よりも浅い領域に設けられたデバイス５０（図３参照）を囲んでいる。トレンチ２００の内面は絶縁膜２によって覆われている。トレンチ２００は、第１及び第２半導体装置と同様の第１トレンチ２０１を備えており、第１トレンチ２０１の内面の傾斜角は、上述の範囲を満たすことができる。第１トレンチ２０１は深さ方向（Ｚ軸の正方向）に沿って幅が狭くなっている。換言すれば、第１トレンチ２０１は、先細り形状を有している。
【0272】
トレンチ２００内には、第１材料領域１１（導電領域）が設けられている。第１材料領域１１は、トレンチ２００を覆う絶縁膜２に接触している。第１材料領域１１の上部領域内において、埋込絶縁領域２Ｕが設けられている。埋込絶縁領域２Ｕは、トレンチ２００の幅方向の中央位置に設けられ、トレンチ２００の深さ方向に沿って延びた形状を有している。
【0273】
本例においては、第１材料領域１１は、不純物が添加されたポリシリコンを含む。第１材料領域１１の不純物濃度（例：ホウ素）が高い場合は、第１材料領域１１のエッチングがしやすい。第１材料領域１１の導電型は、ｐ型とすることもできるし、ｎ型とすることも可能である。
【0274】
このような観点から、第１材料領域１１の第１不純物濃度Ｃ１は、上述の第１半導体装置における濃度範囲と同一に設定することができる。
【0275】
半導体基板１の厚み方向に垂直な方向を水平方向とし、トレンチ２００内における絶縁膜２の水平方向に沿った厚みΔＷの最大値は、以下の範囲を満たす。すなわち、０．１μｍ≦ΔＷ≦１μｍである。なお、厚みΔＷの最大値が得られる深さは、本例では第１トレンチ２０１の最大幅ＷＤＴＢ（図４０参照）を与える位置である。
【0276】
第１トレンチ２０１は、第１外側内面２０１Ａと第１内側内面２０１Ｂを備えている。絶縁膜２は、外側絶縁膜２Ａと内側絶縁膜２Ｂを備えている。外側絶縁膜２Ａは、第１外側内面２０１Ａに接触している。内側絶縁膜２Ｂは、第１内側内面２０１Ｂに接触している。
【0277】
第１トレンチ２０１は、下地基板１Ａとエピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している。
【0278】
第１ＳＴＩ構造２１は、半導体基板１（エピタキシャル結晶領域１Ｂ）の表面に形成された第１凹部ＤＰ１と、第１凹部ＤＰ１内に充填された第１絶縁領域１３ＯＵＴを備えている。第２ＳＴＩ構造２２は、半導体基板１の表面に形成された第２凹部ＤＰ２と、第２凹部ＤＰ２内に充填された第２絶縁領域１３ＩＮを備えている。保護膜１４の材料が、第１絶縁領域１３ＯＵＴおよび第２絶縁領域１３ＩＮと同一材料の場合、これらは一体化する。保護膜１４は、ＤＴＩ構造２０の上部に位置する第１材料領域１１を被覆している。保護膜１４は、第１ＳＴＩ構造２１及び第２ＳＴＩ構造２２を被覆している。
【0279】
第１材料領域１１は、境界位置ＢＤより深い位置の領域である第１導電領域１１Ａと、境界位置ＢＤよりも浅い位置の領域である第２導電領域１１Ｂを備えている。第１導電領域１１Ａは、深さ方向に向かって幅が狭くなっている。第２導電領域１１Ｂは、深さ方向に沿って幅が広くなっている。境界位置ＢＤは、埋込絶縁領域２Ｕを水平方向に横断する位置に設定されている。
【0280】
ＤＴＩ構造２０の最上部に埋め込まれた第１材料領域１１の上部主表面の位置を基準位置Ｚ０とする。第１凹部ＤＰ１の底面の位置を第１底面位置ＺＳとする。基準位置Ｚ０から第１底面位置ＺＳまでの距離は、第１凹部ＤＰ１又は第２凹部ＤＰ２の深さΔＺとする。ＳＴＩ構造は、隣接素子間のリーク電流を抑制し、耐圧を確保する機能を有する。かかる機能の観点から、基準位置Ｚ０からみた第１凹部ＤＰ１及び第２凹部ＤＰ２の凹部深さΔＺは、一定値以上の深さを有することが好ましい。第１凹部ＤＰ１の深さ（凹部深さΔＺ）及び第２凹部ＤＰ２の深さ（凹部深さΔＺ）は、第１半導体装置において説明した範囲と、同一範囲に設定することができる。
【0281】
なお、トレンチ２００の内側に充填された導電領域（第１材料領域１１）は、絶縁膜２の最も深い位置（第３位置Ｚ３）よりも深い位置まで延びている。これは図４１（Ｆ）の工程において、絶縁膜２を底が抜けるまでエッチングしたためである。この導電領域の最深部の位置は、絶縁膜２の最深部位置（第３位置Ｚ３）よりも、深さ差分ΔＺ３だけ深い。例示的な深さ差分ΔＺ３は、第４半導体装置において規定したような範囲を満たすことができる。なお、トレンチ底面の絶縁膜２を除去する場合において、深さ差分ΔＺ３を０とすることもできる。
【0282】
【0283】
埋込絶縁領域２Ｕの幅方向（Ｘ軸方向）の寸法の最大値（第１最大幅Ｘ２Ｕ）は、以下の範囲を満たす。第１最大幅Ｘ２Ｕが下限値を下回ると、製造時に絶縁材料がシーム内に充填される傾向が低下し、上限値を上回ると、周辺の導電領域が小さくなる傾向がある。したがって、第１最大幅Ｘ２Ｕは、以下の範囲を満たすことが好ましい。すなわち、０．１μｍ≦Ｘ２Ｕ≦５μｍである。
【0284】
埋込絶縁領域２Ｕの深さ方向（Ｚ軸方向）の寸法の最大値（第１最大厚Ｚ２Ｕ）は、以下の範囲を満たす。第１最大厚Ｚ２Ｕは、製造時において、好適な第１最大幅Ｘ２Ｕが得られるように、第１最大厚Ｚ２Ｕは設定することができる。例示的に好適な第１最大厚Ｚ２Ｕは、以下の範囲を満たすことが好ましい。すなわち、０．１μｍ≦Ｚ２Ｕ≦２０μｍである。
【0285】
ＤＴＩ構造２０の外側には第１ＳＴＩ構造２１が配置され、内側には第２ＳＴＩ構造２２が配置されている。各ＳＴＩ構造は、凹部内に絶縁体（絶縁領域）を埋設してなる。トレンチ２００の最大幅ＷＤＴＢを与えるトレンチ２００の外側端の位置を第１位置（Ｘ１）とし、内側端の位置を第２位置（Ｘ６）とする。
【0286】
絶縁膜２の厚みをΔＷとして、最大幅ＷＤＴＢは、第５半導体装置（図３３）と同様の範囲に設定することができる。
【0287】
第１凹部ＤＰ１は、第１位置（Ｘ１）よりも外側に広がっている。第２凹部ＤＰ２は、第２位置（Ｘ６）よりも内側に広がっている。第１凹部ＤＰ１内には、第１絶縁領域１３ＯＵＴが位置している。第１絶縁領域１３ＯＵＴにより十分なリーク電流の抑制を行うことができる。第２凹部ＤＰ２内には、第２絶縁領域１３ＩＮが位置している。第２絶縁領域１３ＩＮにより十分なリーク電流の抑制を行うことができる。
【0288】
第１絶縁領域１３ＯＵＴの第１底面１４１（第１凹部ＤＰ１の底面）と、第２絶縁領域１３ＩＮの第２底面１４２（第２凹部ＤＰ２の底面）の深さ方向の位置は、第１底面位置ＺＳである。第１底面位置ＺＳは、埋込絶縁領域２Ｕの最深部位置ＺＭよりも浅い位置に設定することができる。第１絶縁領域１３ＯＵＴの第１底面１４１と、第２絶縁領域１３ＩＮの底面１４２との間の距離は、トレンチ２００の最大幅ＷＤＴＢよりも大きい。
【0289】
ＸＺ断面（第１トレンチ２０１の幅方向及び深さ方向を含む断面）と、第１トレンチ２０１の交わりによって構成される交線（第１外側内面２０１Ａ、第１内側内面２０１Ｂ）は、それぞれ線分であり、直線的に延びている。直線的に延びているため、形状制御の再現性が高いという利点がある。
【0290】
上述のトレンチ構造を備えた半導体装置の製造方法について説明する。
【0291】
【0292】
【0293】
図４１（Ｇ）に示すように、トレンチ内部の絶縁膜２及び第３絶縁膜３０３の上面を覆うように、第１導電体材料３０９（導電体膜）を形成する。第１導電体材料３０９は不純物を添加したポリシリコンであり、形成方法はＣＶＤ法を用いることができる。ポリシリコンを形成可能はＣＶＤ法として、シラン（ＳｉＨ４）を用いた形成法などが例示される。第１導電体材料３０９の厚みは、トレンチ２００内にシーム３１０（空間）ができるように設定される。
【0294】
図４１（Ｈ）に示すように、第１導電体材料３０９の表面に第９絶縁膜３２７を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第９絶縁膜３２７として二酸化シリコンを形成することができる。シーム内にも第９絶縁膜３２７が充填される。
【0295】
図４２（Ａ）に示すように、シーム内の第９絶縁膜３２７を除いて、第１導電体材料３０９上の第９絶縁膜３２７を除去する。例示的な除去方法としては、フッ酸等を用いたウエットエッチングを用いることができる。
【0296】
図４２（Ｂ）に示すように、第１導電体材料３０９を被覆するように第１０導電体材料３２８を形成する。第１０導電体材料３２８の最深部は、シーム内の第９絶縁膜３２７に接触する。第１０導電体材料３２８は、アンドープのポリシリコンであり、シラン（ＳｉＨ４）を用いたＣＶＤ法等を用いて形成することができる。
【0297】
図４２（Ｃ）に示すように、第１０導電体材料３２８及び第１導電体材料３０９の露出表面を化学機械研磨（ＣＭＰ）し、第３絶縁膜３０３の上面を露出させる。シーム内の第９絶縁膜３２７に接触した一部の第１０導電体材料３２８は残留する。
【0298】
図４２（Ｄ）に示すように、第３絶縁膜３０３の露出表面を化学機械研磨（ＣＭＰ）し、第２絶縁膜３０２の上面を露出させる。この工程より、第３絶縁膜３０３の開口内に存在していた第１０導電体材料３２８も除去され、第９絶縁膜３２７の頂面が露出し、第９絶縁膜３２７は上述の埋込絶縁領域２Ｕ（図３９参照）となる。
【0299】
図４２（Ｅ）に示すように、第２絶縁膜３０２を除去する。窒化シリコンからなる第２絶縁膜３０２の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。
【0300】
図４２（Ｆ）に示すように、第１絶縁膜３０１を除去する。二酸化シリコンからなる第１絶縁膜３０１の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、フッ酸（ＨＦ）などが例示される。
【0301】
図４３（Ａ）に示すように、半導体基板１の露出表面上に第４絶縁膜３１２を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第４絶縁膜３１２として二酸化シリコンを形成することができる。
【0302】
図４３（Ｂ）に示すように、第４絶縁膜３１２上に第５絶縁膜３１３を形成する。第５絶縁膜３１３は窒化シリコンからなり、形成方法としては、窒化シリコン形成用の減圧ＣＶＤ法を用いることができる。
【0303】
図４３（Ｃ）に示すように、第５絶縁膜３１３上に第２レジスト材料３１４を形成する。第２レジスト材料３１４は、ＳＴＩ構造用の凹部形成予定領域が開口するようにパターニングされる。
【0304】
図４３（Ｄ）に示すように、第２レジスト材料３１４により構成されるマスクの開口内に存在する第５絶縁膜３１３及び第４絶縁膜３１２を順次エッチングし、第５絶縁膜３１３を含むハードマスクを形成する。このエッチングには、絶縁膜用のドライエッチングを用いることができる。
【0305】
図４３（Ｅ）に示すように、第２レジスト材料３１４を除去する。第２レジスト材料３１４が、樹脂からなる場合は、有機溶剤を用いて除去することができる。
【0306】
図４３（Ｆ）に示すように、第５絶縁膜３１３を含むハードマスクの開口を介して、半導体基板１をエッチングし、第１凹部ＤＰ１及び第２凹部ＤＰ２を形成する。エッチング方法としては、シリコン用のウエットエッチング法又はドラインエッチング法を用いることができる。なお、このエッチング工程において、第１凹部ＤＰ１及び第２凹部ＤＰ２の底面よりも高い位置に、絶縁膜２の最上部を位置させることができる。
【0307】
図４３（Ｇ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２の露出表面上に第６絶縁膜３１５を形成する。形成方法としては、シリコンの熱酸化を用いることができ、第６絶縁膜３１５として二酸化シリコンを形成することができる。
【0308】
図４３（Ｈ）に示すように、第１凹部ＤＰ１及び第２凹部ＤＰ２内を充填するように、第７絶縁膜３１６を形成する。形成方法としては、二酸化シリコン形成用のＣＶＤ法を用いることができ、ＴＥＯＳを用いた形成法が例示され、第７絶縁膜３１６として二酸化シリコンを形成することができる。第７絶縁膜３１６は、第５絶縁膜３１３上にも形成される。
【0309】
図４４（Ａ）に示すように、第７絶縁膜３１６の露出表面を化学機械研磨（ＣＭＰ）し、第５絶縁膜３１３の上面を露出させる。
【0310】
図４４（Ｂ）に示すように、第５絶縁膜３１３を除去する。窒化シリコンからなる第５絶縁膜３１３の除去方法としては、ウエットエッチングを用いることができる。エッチング液としては、リン酸（Ｈ３ＰＯ４）などが例示される。最後に、基板表面上を覆う保護膜を形成し、図３９に示した保護膜１４を有する構造が完成する。保護膜１４は二酸化シリコン形成用のＣＶＤ法を用いて形成することができる。
【0311】
図４５は、ＳＴＩ構造を備えないトレンチ構造を含む第６半導体装置の縦断面図である。
【0312】
本例の半導体装置は、ＳＴＩ構造を有していない点が、図３９に示した半導体装置と異なり、他の構成は、同一である。絶縁膜２の上部は保護膜１４に連続している。ＸＺ断面内において、底面側から直線的に延びた第１トレンチ２０１は、保護膜１４の下面に連続する。平面形状が環状を構成するトレンチの外側に位置する保護膜１４の底面を第１底面１４１とし、トレンチの内側に位置する保護膜１４の底面を第２底面１４２とし、この底面位置をＺＴとする。第１導電領域１１Ａは、絶縁膜２の内面が直線的に延びた部分とし、この内面が湾曲する深さ位置を境界位置ＢＤとし、境界位置ＢＤよりも浅い位置の導電材料を第２導電領域１１Ｂとする。第２導電領域１１Ｂは、深さ方向に向かって幅が狭くなるが、深くなるほど、単位深さ当たりの幅の減少率が小さくなっている。境界位置ＢＤは、底面位置ＺＴよりも深い位置に設定することができる。絶縁膜２の水平方向の厚みΔＷの最大値を与える深さは、例示的には境界位置ＢＤに設定することができる。この構造は、図４３（Ａ）の工程の後、基板露出表面上に保護膜１４を形成することで製造することができる。
【0313】
【0314】
図４６（Ａ）に示すように、第１端部領域Ｒ１の構造の一例として、第１材料領域１１の導電型をｐ型とし、第１材料領域１１の最深部よりも深い位置にｐ型不純物を添加し、高濃度不純物領域１Ｐとすることができる。
【0315】
図４６（Ｂ）に示すように、第１端部領域Ｒ１の構造の一例として、第１材料領域１１の導電型をｐ型とするが、内側半導体領域１１Ｐ２の不純物濃度よりも、内側半導体領域１１Ｐ２を挟む外側半導体領域１１Ｐ１の不純物濃度を高くすることもできる。外側半導体領域１１Ｐ１の最深部には、高濃度不純物領域１Ｐを連続させることもできる。
【0316】
図４６（Ｃ）に示すように、第２端部領域Ｒ２の構造の一例として、表面側半導体領域１１Ｎ（第１材料領域１１）の導電型をｎ型とするが、底面側半導体領域１１Ｐ３の導電型をｐ型とし、これらの間にＰＮ接合を構成し、ダイオードを構成することもできる。ダイオードには逆バイアスを印加してもよい。
【0317】
不純物濃度の一例は、以下の通りである。高濃度不純物領域１Ｐの不純物濃度Ｃ１Ｐは、１×１０１９ｃｍ－３≦Ｃ１Ｐ≦１×１０２２ｃｍ―３である。外側半導体領域１１Ｐ１の不純物濃度Ｃ１１Ｐ１は、１×１０１６ｃｍ－３≦Ｃ１１Ｐ１≦１×１０１９ｃｍ―３である。内側半導体領域１１Ｐ２の不純物濃度Ｃ１１Ｐ２は、１×１０１６ｃｍ－３≦Ｃ１１Ｐ２≦１×１０２２ｃｍ―３である。底面側半導体領域１１Ｐ３の不純物濃度Ｃ１１Ｐ３は、１×１０１７ｃｍ－３≦Ｃ１１Ｐ３≦１×１０２０ｃｍ―３である。表面側半導体領域１１Ｎの不純物濃度Ｃ１１Ｎは、１×１０１２ｃｍ－３≦Ｃ１１Ｎ≦１×１０１６ｃｍ―３である。
【0318】
なお、各半導体領域において、その半導体領域における第１導電型とは反対の第２導電型の不純物を含むこともできる。
【0319】
【0320】
下地基板１Ａに形成されたエピタキシャル結晶領域１Ｂは、ｐ型の第１エピタキシャル層１Ｂ１と、ｎ型の第２エピタキシャル層１Ｂ２を備えている。ｎ型の第２エピタキシャル層１Ｂ２は、第１半導体層１Ｂ２１、第２半導体層１Ｂ２２、第３半導体層１Ｂ２３を順次積層してなる。第２半導体層１Ｂ２２の不純物濃度は、第１半導体層１Ｂ２１及び第３半導体層１Ｂ２３のいずれよりも高く設定される。第１半導体層１Ｂ２１の不純物濃度Ｃ１Ｂ２１、第２半導体層１Ｂ２２の不純物濃度Ｃ１Ｂ２２、第３半導体層１Ｂ２３の不純物濃度Ｃ１Ｂ２３の例示的な好適範囲は、以下の通りである。すなわち、１×１０１４ｃｍ－３≦Ｃ１Ｂ２１≦１×１０１８ｃｍ―３、１×１０１６ｃｍ－３≦Ｃ１Ｂ２２≦１×１０２１ｃｍ―３、１×１０１４ｃｍ－３≦Ｃ１Ｂ２３≦１×１０１７ｃｍ―３である。
【0321】
第１半導体層１Ｂ２１の厚みは、０．１μｍ以上５μｍ以下とすることができ、好ましくは、０．５μｍ以上２．５μｍ以下に設定することができる。第２半導体層１Ｂ２２の厚みは、０．１μｍ以上５μｍ以下とすることができ、好ましくは、０．５μｍ以上２．５μｍ以下に設定することができる。第３半導体層１Ｂ２３の厚みは、５μｍ以上３０μｍ以下とすることができる。
【0322】
以上、説明した通り、本開示における種々の実施形態は、以下の付記として規定しうる。
【0323】
【0324】
[Ａ１] デバイス５０を囲むトレンチ２００を含む半導体基板１と、前記トレンチ２００の内面を覆う絶縁膜２と、前記トレンチ２００内に設けられた導電領域（第１材料領域１１、第２材料領域１２）と、を備え、前記トレンチ２００は、前記トレンチ２００の底面側に位置する第１トレンチ２０１と、前記トレンチ２００の表面側に位置し、前記第１トレンチ２０１に連続し、深さ方向に沿って幅が狭くなる第２トレンチ２０２と、を備え、前記第２トレンチ２０２の単位深さ当たりの幅の減少量は、前記第１トレンチ２０１の単位深さ当たりの幅の減少量よりも大きい半導体装置。
【0325】
[Ａ２] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、を備え、前記第１トレンチ２０１は、前記下地基板１Ａと前記エピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している、Ａ１に記載の半導体装置。
【0326】
[Ａ３] 前記導電領域は、前記第１トレンチ２０１及び前記第２トレンチ２０２内に埋め込まれた第１材料領域１１と、前記第１材料領域１１の内側に埋め込まれ、前記第１材料領域１１とは異なるエッチング特性を有する第２材料領域１２と、を備える、Ａ１又はＡ２に記載の半導体装置。
【0327】
[Ａ４] 前記第１材料領域１１は、不純物が添加されたポリシリコンを含み、前記第２材料領域１２は、前記第１材料領域１１の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む、Ａ３に記載の半導体装置。
【0328】
［Ａ５］ 前記第１材料領域１１の第１不純物濃度Ｃ１及び前記第２材料領域１２の第２不純物濃度Ｃ２は、以下の関係、１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３
、１×１０１５ｃｍ－３≦Ｃ２≦１×１０１８ｃｍ－３を満たす、Ａ３又はＡ４に記載の半導体装置。
【0329】
[Ａ６] 前記第２材料領域１２は、前記トレンチ２００の底面に向かうほど狭くなる幅を有する領域１２Ａを備えている、Ａ３～Ａ５のいずれか一項に記載の半導体装置。
【0330】
[Ａ７] 前記第２トレンチ２０２の最大幅ＷＤＴＢを与える前記第２トレンチ２０２の外側端及び内側端に関して、前記外側端の位置を第１位置（Ｘ１）とし、前記内側端の位置を第２位置（Ｘ６）とし、前記第１位置（Ｘ１）の上方には、第１凹部ＤＰ１内の第１絶縁領域１３ＯＵＴが位置し、前記第２位置（Ｘ６）の上方には、第２凹部ＤＰ２内の第２絶縁領域１３ＩＮが位置する、Ａ１～Ａ６のいずれか一項に記載の半導体装置。
【0331】
[Ａ８] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、備え、前記第２トレンチ２０２の最大幅ＷＤＴＢを与える前記第２トレンチ２０２の外側端及び内側端に関して、前記外側端の位置を第１位置（Ｘ１）とし、前記内側端の位置を第２位置（Ｘ６）とし、前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１位置（Ｘ１）の上方には、第１凹部ＤＰ１内の第１絶縁領域１３ＯＵＴが位置し、前記第１凹部ＤＰ１の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ａ１～Ａ６のいずれか一項に記載の半導体装置。
【0332】
［Ａ９］ 前記第２位置（Ｘ６）の上方には、第２凹部ＤＰ２内の第２絶縁領域１３ＩＮが位置し、前記第２凹部ＤＰ２の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ａ８に記載の半導体装置。
【0333】
［Ａ１０］ 前記第１凹部ＤＰ１の深さは、１００ｎｍ以上である、Ａ７～Ａ９のいずれか一項に記載の半導体装置。
【0334】
［Ａ１１］ 前記第２凹部ＤＰ２の深さは、１００ｎｍ以上である、Ａ７～Ａ９のいずれか一項に記載の半導体装置。
【0335】
[Ａ１２] 前記第１絶縁領域１３ＯＵＴの底面１４１と、前記第２絶縁領域１３ＩＮの底面１４２との間の距離（幅方向距離ＷＤＴＣ）は、前記第２トレンチ２０２の最大幅ＷＤＴＢよりも小さい、Ａ７又はＡ９に記載の半導体装置。
【0336】
[Ａ１３] 前記第２トレンチ２０２の幅方向及び深さ方向を含む断面（ＸＺ断面）と、前記第２トレンチ２０２の内面との交わりによって構成される複数の交線（第２外側内面２０２Ａ、第２内側内面２０２Ｂ）は、それぞれ直線的に延びている、Ａ１～１２のいずれか一項に記載の半導体装置。
【0337】
【0338】
[Ｂ１４] 前記第２トレンチ２０２の幅方向及び深さ方向を含む断面（ＸＺ断面）と、前記第２トレンチ２０２の内面との交わりによって構成される複数の交線（第２外側内面２０２Ａ、第２内側内面２０２Ｂ）は、それぞれ弧状を有している、Ａ１～Ａ１２のいずれか一項に記載の半導体装置。
【0339】
上述の第１半導体装置及び第２半導体装置に関して、Ｂ１５を規定する。
【0340】
[Ｂ１５] 半導体基板１上に設けられたマスク（第３絶縁膜３０３を含むハードマスク）の開口を介して、半導体基板をエッチングし、開口の直下、及び、開口の幅方向の両端位置よりも外側の領域の直下に、空間を形成する工程（図６（Ｄ）、図１３（Ｄ））と、開口を介して半導体基板１をドライエッチングし、空間に連続するトレンチを形成する工程（図６（Ｅ）、図１３（Ｅ））と、この空間及びトレンチの露出表面上に、絶縁膜２を形成する工程（図６（Ｆ）、図１３（Ｆ））と、マスクの開口を介して、トレンチ内に、第１導電体材料３０９を供給し、第１導電領域（１１Ａ）を形成すると共に、この空間内に、第１導電体材料３０９を供給し、シーム３１０を有する第２導電領域（１１Ｂ）を形成し、第１導電領域（１１Ａ）及び第２導電領域（１１Ｂ）を含む第１材料領域（１１）を形成する工程（図６（Ｈ）、図１３（Ｈ））と、マスクの開口を介して、第２導電領域（１１Ｂ）内のシーム３１０に到達するまで、第２導電領域（１１Ｂ）をエッチングする工程（図７（Ｂ）、図１４（Ｂ））と、マスクの開口を介してシーム３１０内に第２導電体材料（上部導電材料３１１）を供給し、シーム３１０内に第２材料領域１２を形成する工程（図７（Ｃ）、図１４（Ｃ））とを備えた半導体装置の製造方法。
【0341】
【0342】
[Ｃ１] デバイス５０を囲むトレンチ２００を含む半導体基板１と、前記トレンチ２００の内面を覆う絶縁膜２と、前記トレンチ２００内に設けられた導電領域（第１材料領域１１、第２材料領域１２）と、を備え、前記半導体基板１の厚み方向に垂直な方向を水平方向とし、前記トレンチ２００内における前記絶縁膜２の前記水平方向に沿った厚みΔＷの最大値は、０．１μｍ以上１μｍ以下である、半導体装置。
【0343】
[Ｃ２] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、を備え、前記トレンチ２００は、前記下地基板１Ａと前記エピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している、Ｃ１に記載の半導体装置。
【0344】
[Ｃ３] 前記導電領域は、前記トレンチ２００内に埋め込まれた第１材料領域１１と、前記第１材料領域１１の上部に設けられ、前記第１材料領域１１とは異なるエッチング特性を有する第２材料領域１２と、を備える、Ｃ１又はＣ２に記載の半導体装置。
【0345】
[Ｃ４] 前記第１材料領域１１は、不純物が添加されたポリシリコンを含み、前記第２材料領域１２は、前記第１材料領域１１の不純物濃度よりも、低い不純物濃度を有するポリシリコンを含む、Ｃ３に記載の半導体装置。
【0346】
［Ｃ５］ 前記第１材料領域１１の第１不純物濃度Ｃ１及び前記第２材料領域１２の第２不純物濃度Ｃ２は、以下の関係、１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３
、１×１０１５ｃｍ－３≦Ｃ２≦１×１０１８ｃｍ－３を満たす、Ｃ３又はＣ４に記載の半導体装置。
【0347】
［Ｃ６］ 前記トレンチ２００の最大幅ＷＤＴＢは、以下の関係、１μｍ≦ＷＤＴＢ≦１０μｍ満たす、Ｃ１～Ｃ５のいずれか一項に記載の半導体装置。
【0348】
［Ｃ７］ 前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置する、Ｃ１～Ｃ６のいずれか一項に記載の半導体装置。
【0349】
［Ｃ８］ 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、備え、前記トレンチの幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置し、前記第１凹部ＤＰ１の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｃ１～Ｃ６のいずれか一項に記載の半導体装置。
【0350】
[Ｃ９] 前記第２凹部ＤＰ２の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｃ８に記載の半導体装置。
【0351】
［Ｃ１０］ 前記第１凹部ＤＰ１の深さは、１００ｎｍ以上である、Ｃ７～Ｃ１０のいずれか一項に記載の半導体装置。
【0352】
［Ｃ１１］ 前記第２凹部ＤＰ２の深さは、１００ｎｍ以上である、Ｃ７～Ｃ１１のいずれか一項に記載の半導体装置。
【0353】
[Ｃ１２] 半導体基板１上に設けられたマスク（第３絶縁膜３０３を含むハードマスク）の開口を介して、半導体基板１をドライエッチングし、トレンチ２００を形成する工程（図２０（Ｄ））と、トレンチ２００の露出表面上に、絶縁膜２を形成する工程（図２０（Ｅ））と、マスクの開口を介して、トレンチ２００内に、第１導電体材料３０９を供給し、第１材料領域（１１）を形成する工程（図２０（Ｇ））とを備え、前記半導体基板１の厚み方向に垂直な方向を水平方向とし、前記トレンチ２００内における前記絶縁膜２の前記水平方向に沿った厚みΔＷの最大値は、０．１μｍ以上１μｍ以下である、半導体装置の製造方法。
【0354】
【0355】
[Ｄ１] デバイス５０を囲むトレンチ２００を含む半導体基板１と、前記トレンチ２００の内面を覆う絶縁膜２と、前記トレンチ２００内に設けられた導電領域（第１材料領域１１）と、を備え、前記絶縁膜２の内面は、前記トレンチ２００の底面側に位置する第１内面（第１下側面２ＡＸ，第２下側面２ＢＸ）と、前記トレンチ２００の表面側に位置し、前記第１内面に連続し、深さ方向に沿って幅が狭くなる第２内面（湾曲面２ＡＡ，湾曲面２ＢＢ）と、を備え、前記トレンチ２００の幅方向及び深さ方向を含む断面（ＸＺ断面）と、前記第２内面（湾曲面２ＡＡ，湾曲面２ＢＢ）の交わりによって構成される複数の交線（第２外側内面２０２Ａ、第２内側内面２０２Ｂ）は、それぞれ弧状を有しており、且つ、前記導電領域（第１材料領域１１）は、前記絶縁膜２の最も深い位置（第３位置Ｚ３）よりも深い位置まで延びている、半導体装置。
【0356】
[Ｄ２] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、を備え、前記トレンチ２００は、前記下地基板１Ａと前記エピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している、Ｄ１に記載の半導体装置。
【0357】
［Ｄ３］ 前記導電領域は、不純物が添加されたポリシリコンを含む、Ｄ１又はＤ２に記載の半導体装置。
【0358】
［Ｄ４］ 前記不純物の濃度は、以下の第１不純物濃度Ｃ１の範囲を満たす、１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３、Ｄ３に記載の半導体装置。
【0359】
［Ｄ５］ 前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置する、Ｄ１～Ｄ４のいずれか一項に記載の半導体装置。
【0360】
[Ｄ６] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、備え、前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置し、前記第１凹部ＤＰ１の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｄ１～Ｄ４のいずれか一項に記載の半導体装置。
【0361】
[Ｄ７] 前記第２凹部ＤＰ２の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｄ６に記載の半導体装置。
【0362】
［Ｄ８］ 前記第１凹部ＤＰ１の深さは、１００ｎｍ以上である、Ｄ５～Ｄ７のいずれか一項に記載の半導体装置。
【0363】
［Ｄ９］ 前記第２凹部ＤＰ２の深さは、１００ｎｍ以上である、Ｄ５～Ｄ８のいずれか一項に記載の半導体装置。
【0364】
[Ｄ１０] 半導体基板１をエッチングしてトレンチ２００を形成する工程（図２７（Ｄ））と、前記トレンチ２００内に絶縁材料（第１絶縁材料３１７）を充填する工程（図２７（Ｅ））と、前記半導体基板１上に設けられたマスク（マスク用導電材料３１８）の開口を介して、前記トレンチ２００内の前記絶縁材料（第１絶縁材料３１７）をエッチングし、前記開口の直下、及び、前記開口の幅方向の両端位置よりも外側の領域の直下に、空間（底浅凹部３２１）を形成する工程（図２８（Ｃ））と、前記開口を介して前記トレンチ２００内の前記絶縁材料（第１絶縁材料３１７）を異方性エッチングして、空間（底浅凹部３２１）に連続し、半導体基板１内に到達する凹部（第２の底深凹部３２２）を形成する工程（図２８（Ｅ））と、前記空間（底浅凹部３２１）及び前記凹部（第２の底深凹部３２２）内に導電体材料（３２３）を供給し、第１材料領域１１を形成する工程（図２８（Ｆ））を備えた半導体装置の製造方法。
【0365】
【0366】
[Ｅ１] デバイス５０を囲むトレンチ２００を含む半導体基板１と、前記トレンチ２００の内面を覆う第１絶縁膜２Ｓ（絶縁膜２ＳＡ、絶縁膜２ＳＢ）と、前記トレンチ２００内において、前記第１絶縁膜２Ｓ（絶縁膜２ＳＡ、絶縁膜２ＳＢ）よりも内側に設けられた外側導電領域（第１導電膜１１Ｓ）と、前記トレンチ２００内において、前記外側導電領域（第１導電膜１１Ｓ）よりも内側に設けられた第２絶縁膜２Ｔ（絶縁膜２ＴＡ、絶縁膜２ＴＢ）と、前記トレンチ２００内において、前記第２絶縁膜２Ｔ（絶縁膜２ＴＡ、絶縁膜２ＴＢ）よりも内側に設けられた内側導電領域（第１材料領域１１）と、を備える、半導体装置。
【0367】
[Ｅ２] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、を備え、前記トレンチ２００は、前記下地基板１Ａと前記エピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している、Ｅ１に記載の半導体装置。
【0368】
[Ｅ３] 前記外側導電領域（第１導電膜１１Ｓ）は、不純物が添加されたポリシリコンを含み、前記内側導電領域（第１材料領域１１）は、不純物が添加されたポリシリコンを含む、Ｅ１又はＥ２に記載の半導体装置。
【0369】
［Ｅ４］ 前記外側導電領域（第１導電膜１１Ｓ）の外側用不純物濃度ＣＯＵＴ及び前記内側導電領域（第１材料領域１１）の内側用不純物濃度ＣＩＮは、以下の関係、１×１０１８ｃｍ－３≦ＣＯＵＴ≦１×１０２２ｃｍ－３
、１×１０１５ｃｍ－３≦ＣＩＮ≦１×１０１８ｃｍ－３を満たす、Ｅ１～Ｅ３のいずれか一項に記載の半導体装置。
【0370】
［Ｅ５］ 前記トレンチ２００の最大幅ＷＤＴＢは、以下の関係、１μｍ≦ＷＤＴＢ≦１０μｍを満たす、Ｅ１～Ｅ４のいずれか一項に記載の半導体装置。
【0371】
[Ｅ６] 前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置する、Ｅ１～Ｅ５のいずれか一項に記載の半導体装置。
【0372】
[Ｅ７] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、備え、前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置し、前記第１凹部ＤＰ１の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｅ１～Ｅ５のいずれか一項に記載の半導体装置。
【0373】
[Ｅ８] 前記第２凹部ＤＰ２の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｅ７に記載の半導体装置。
【0374】
［Ｅ９］ 前記第１凹部ＤＰ１の深さは、１００ｎｍ以上である、Ｅ６～Ｅ８のいずれか一項に記載の半導体装置。
【0375】
［Ｅ１０］ 前記第２凹部ＤＰ２の深さは、１００ｎｍ以上である、Ｅ６～Ｅ９のいずれか一項に記載の半導体装置。
【0376】
[Ｅ１１] 半導体基板１をエッチングしてトレンチ２００を形成する工程（図３４（Ｄ）と、前記トレンチ２００内に第１絶縁膜（絶縁膜２、第１絶縁膜２Ｓ）を形成する工程（図３４（Ｅ））と、前記第１絶縁膜上に導電膜（第４導電体材料３２４、第１導電膜１１Ｓ）を形成する工程（図３４（Ｇ））と、前記導電膜（第４導電体材料３２４）上に第２絶縁膜（第８絶縁膜３２５、第２絶縁膜２Ｔ）を形成する工程（図３４（Ｈ））と、前記トレンチ２００内の前記第２絶縁膜（第８絶縁膜３２５、第２絶縁膜２Ｔ）上に導電材料（第５導電体材料３２６）を供給し、導電領域（図３２の第１材料領域１１）を形成する工程（図３５（Ｂ））を備えた半導体装置の製造方法。
【0377】
【0378】
[Ｆ１] デバイス５０を囲むトレンチ２００を含む半導体基板１と、前記トレンチ２００の内面を覆う絶縁膜２と、前記トレンチ２００内に設けられた導電領域（第１材料領域１１）と、前記トレンチ２００の幅方向の中央位置に設けられ、前記トレンチ２００の深さ方向に沿って延びた形状を有する埋込絶縁領域２Ｕと、を備える、半導体装置。
【0379】
[Ｆ２] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、を備え、前記トレンチ２００は、前記下地基板１Ａと前記エピタキシャル結晶領域１Ｂとの間の界面（第２位置Ｚ２）を貫通している、Ｆ１に記載の半導体装置。
【0380】
［Ｆ３］ 前記埋込絶縁領域２Ｕの深さ方向（Ｚ方向）の第１最大厚（Ｚ２Ｕ）及び幅方向（Ｘ方向）の第１最大幅（Ｘ２Ｕ）は、以下の関係、０．１μｍ≦Ｚ２Ｕ≦２０μｍ、０．１μｍ≦Ｘ２Ｕ≦５μｍを満たす、Ｆ１又はＦ２に記載の半導体装置。
【0381】
［Ｆ４］ 前記導電領域は、不純物が添加されたポリシリコンを含む、Ｆ１～Ｆ２のいずれか一項に記載の半導体装置。
【0382】
［Ｆ５］ 前記導電領域の第１不純物濃度Ｃ１は、以下の関係、１×１０１８ｃｍ－３≦Ｃ１≦１×１０２２ｃｍ－３
、を満たす、Ｆ４に記載の半導体装置。
【0383】
[Ｆ６] 前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置する、Ｆ１～Ｆ５のいずれか一項に記載の半導体装置。
【0384】
[Ｆ７] 前記半導体基板１は、下地基板１Ａと、前記下地基板１Ａ上に形成されたエピタキシャル結晶領域１Ｂと、備え、前記トレンチ２００の幅方向に隣接する第１凹部ＤＰ１及び第２凹部ＤＰ２を備え、前記第１凹部ＤＰ１内には第１絶縁領域１３ＯＵＴが位置し、前記第２凹部ＤＰ２内には第２絶縁領域１３ＩＮが位置し、前記第１凹部ＤＰ１の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｆ１～Ｆ５のいずれか一項に記載の半導体装置。
【0385】
[Ｆ８] 前記第２凹部ＤＰ２の深さは、前記エピタキシャル結晶領域１Ｂの深さ（第２位置Ｚ２）よりも小さい、Ｆ７に記載の半導体装置。
【0386】
［Ｆ９］ 前記第１凹部ＤＰ１の深さは、１００ｎｍ以上である、Ｆ６～Ｆ８のいずれか一項に記載の半導体装置。
【0387】
［Ｆ１０］ 前記第２凹部ＤＰ２の深さは、１００ｎｍ以上である、Ｆ６～Ｆ９のいずれか一項に記載の半導体装置。
【0388】
[Ｆ１１] 半導体基板１をエッチングしてトレンチ２００を形成する工程（図４１（Ｄ））と、前記トレンチ２００内に絶縁膜２を形成する工程（図４１（Ｅ））と、前記絶縁膜２上に第１導電体材料３０９を供給し、前記トレンチ２００内にシーム３１０を形成する工程（図４１（Ｇ））と、前記シーム３１０内に絶縁膜（第９絶縁膜３２７）を形成する工程（図４１（Ｈ））と、を備えた半導体装置の製造方法。
【0389】
なお、上述の第１～第６半導体装置及びその製造方法に関して、各要素は、必要に応じて組み合わせることも可能である。
【0390】
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。また、以上の説明から、本開示の種々の実施形態は、説明の目的本明細書において説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
【符号の説明】
【0391】
１…半導体基板、１Ａ…下地基板、１Ｂ…エピタキシャル結晶領域、１Ｂ１…第１エピタキシャル層、１Ｂ２…第２エピタキシャル層、１Ｂ２１…第１半導体層、１Ｂ２２…第２半導体層、１Ｂ２３…第３半導体層、１Ｐ…高濃度不純物領域、２…絶縁膜、２ＡＴ…第１上部位置、２ＢＴ…第２上部位置、２Ａ…外側絶縁膜、２ＡＡ…湾曲面、２ＡＸ…第１下側面、２Ｂ…内側絶縁膜、２ＢＢ…湾曲面、２ＢＸ…第２下側面、２Ｓ…第１絶縁膜、２ＳＡ…絶縁膜、２ＳＢ…絶縁膜、２Ｔ…第２絶縁膜、２ＴＡ…絶縁膜、２ＴＢ…絶縁膜、２Ｕ…埋込絶縁領域、３…第１主面、４…第２主面、５Ａ…第１側面、５Ｂ…第２側面、５Ｃ…第３側面、５Ｄ…第４側面、１０…デバイス領域、１１…第１材料領域、１１ＯＵＴ…第１近傍領域、１１ＩＮ…第２近傍領域、１１Ｎ…表面側半導体領域、１１Ｐ１…外側半導体領域、１１Ｐ２…内側半導体領域、１１Ｐ３…底面側半導体領域、１１Ｓ…第１導電膜、１１ＳＡ…導電膜、１１ＳＢ…導電膜、１１Ａ…第１導電領域、１１Ｂ…第２導電領域、１２…第２材料領域、１２Ａ…領域、１３ＯＵＴ…第１絶縁領域、１３ＩＮ…第２絶縁領域、１４…保護膜、２０…ＤＴＩ構造、２１…第１ＳＴＩ構造、２２…第２ＳＴＩ構造、２７…メサ部、５０…デバイス、５１…第１ウエル領域、５２…第２ウエル領域、５３…ドレイン領域、５４…ソース領域、５５…チャネル、５６…コンタクト領域、５７…プレーナゲート構造、５８…ゲート絶縁膜、５９…ゲート電極、６０…絶縁部、６１…シャロートレンチ、６２…絶縁体、６３…ドレインコンタクト電極、６４…ソースコンタクト電極、６５…ゲートコンタクト電極、７１…第１コンタクト電極、７２…第２コンタクト電極、７３…第３コンタクト電極、１００…半導体装置、１０１…チップ、１４１…第１底面、１４２…第２底面、２００…トレンチ、２０１…第１トレンチ、２０２…第２トレンチ、２０１Ａ…第１外側内面、２０１Ｂ…第１内側内面、２０２Ａ…第２外側内面、２０２Ｂ…第２内側内面、３０１…第１絶縁膜、３０２…第２絶縁膜、３０３…第３絶縁膜、３０４…第１レジスト材料、３０５…第１開口、３０６…表面側凹部、３０７…底深凹部、３０９…第１導電体材料、３１０…シーム、３１１…上部導電材料、３１２…第４絶縁膜、３１３…第５絶縁膜、３１４…第２レジスト材料、３１５…第６絶縁膜、３１６…第７絶縁膜、３１７…第１絶縁材料、３１８…マスク用導電材料、３１９…第３レジスト材料、３２０…第２開口、３２１…底浅凹部、３２２…第２の底深凹部、３２３…第３導電体材料、３２４…第４導電体材料、３２５…第８絶縁膜、３２６…第５導電体材料、３２７…第９絶縁膜、３２８…第１０導電体材料、ＤＰ１…第１凹部、ＤＰ２…第２凹部、ＴＲ…トレンチ構造、ＴＲ１…第１トレンチ構造、ＴＲ２…第２トレンチ構造、ＢＤ…境界位置、ＢＤ２…境界線、ＢＤ３…第３基準位置、ＤＡ…第１凹表面、ＤＢ…第２凹表面、Ｒ１…第１端部領域、Ｒ２…第２端部領域、Ｒ３…界面領域、Ｓ１…第１領域、Ｓ２…第２領域、Ｓ３…第３領域、Ｓ４…第４領域、Ｓ５…第５領域、Ｓ６…第６領域、Ｖ１…第１電位、Ｖ２…第２電位、Ｖ３…第３電位、ＶＤ…ドレイン電位、ＶＧ…ゲート電位、ＶＳ…ソース電位、ＷＤＴＢ…最大幅、ＷＤＴＣ…幅方向距離、Ｗ１…第１幅、Ｗ２…第２幅、Ｗ３…第３幅、Ｘ２Ｕ…第１最大幅、θ１４１…第１角度、θ１４２…第２角度、Ｚ０…基準位置、Ｚ１…第１位置、Ｚ２…第２位置、Ｚ３…第３位置、ＺＤ…上端位置、ＺＪ…ｐｎ接合位置、ＺＭ…最深部位置、ＺＳ…第１底面位置、ＺＴ…底面位置、ΔＺ３…深さ差分、Ｚ２Ｕ…第１最大厚。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】