特開 2024-175004 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024175004

(43)【公開日】2024-12-17

(54)【発明の名称】信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

(51)【国際特許分類】

   H03K 19/0185 20060101AFI20241210BHJP

   G09G 3/20 20060101ALI20241210BHJP

   G09G 3/36 20060101ALI20241210BHJP

   G02F 1/133 20060101ALI20241210BHJP

【ＦＩ】

H03K19/0185 240

G09G3/20 621B

G09G3/20 623C

G09G3/20 623D

G09G3/20 612E

G09G3/20 641C

G09G3/20 623R

G09G3/20 623G

G09G3/20 623F

G09G3/36

G09G3/20 670M

G09G3/20 611C

G09G3/20 611A

G09G3/20 621F

G09G3/20 670L

G09G3/20 611J

G09G3/20 611H

G02F1/133 550

G02F1/133 520

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2024158187

(22)【出願日】2024-09-12

(62)【分割の表示】P 2020216101の分割

【原出願日】2020-12-25

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】土 弘

(72)【発明者】

【氏名】小泉 勇人

(57)【要約】      （修正有）

【課題】低電圧の入力電圧信号を第１極性の高電圧信号及び第２極性の高電圧信号に変換する駆動回路、表示ドライバ及び表示装置を提供する。
【解決手段】駆動回路２００＿１は、オン状態時に第１のノードＮｓ１１の電圧を出力端子ＤＬ１に供給し、オフ状態時には第１のノードと出力端子との接続を遮断するトランジスタスイッチ１１と、第２極性の高電圧制御信号ＳＢ４Ｌ、ＸＳＢ４Ｌに応じて、トランジスタスイッチ１１をオンオフ制御する第２極性の高電圧出力制御信号ＧＰをトランジスタスイッチ１１の制御端に供給する正極出力ＳＷ制御部１１２と、信号レベル変換回路１００＿２と、を含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

低電圧の制御信号群に基づき駆動タイミングが制御され、負荷駆動時において所定の基準電源電圧に対し第１極性をなす高電圧の第１極性駆動電圧信号を出力端子から出力する駆動回路であって、
第１極性の高電圧入力信号を受け、前記第１極性の高電圧入力信号を増幅した前記第１極性駆動電圧信号を第１極性の高電圧制御信号に応じて第１のノードに出力する出力部と、
オン状態時に前記第１のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第１のノードと前記出力端子との接続を遮断する第１導電型のトランジスタスイッチと、
前記基準電源電圧に対し第２極性の高電圧制御信号に応じて、前記第１導電型のトランジスタスイッチをオンオフ制御する第２極性の高電圧出力制御信号を前記第１導電型のトランジスタスイッチの制御端に供給する制御部と、
第１及び第２の信号レベル変換回路を含む信号レベル変換部と、を備え、
前記第１の信号レベル変換回路は、前記低電圧の制御信号群の第１の制御信号の振幅を第１極性の第１の電源電圧及び第２極性の第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の高電圧制御信号として前記出力部に供給し、
前記第２の信号レベル変換回路は、前記低電圧の制御信号群の第２の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の高電圧制御信号として前記制御部に供給する、ことを特徴とする駆動回路。

【請求項2】

低電圧の制御信号群に基づき駆動タイミングが制御され、負荷駆動時において所定の基準電源電圧に対し第１極性をなす高電圧の第１極性駆動電圧信号及び第２極性をなす高電圧の第２極性駆動電圧信号のうちの一方を選択して出力端子から出力する駆動回路であって、
第１極性の高電圧入力信号を受け、前記第１極性の高電圧入力信号を増幅した前記第１極性駆動電圧信号を第１極性の第１の高電圧制御信号に応じて第１のノードに出力する第１の出力部と、
オン状態時に前記第１のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第１のノードと前記出力端子との接続を遮断する第１導電型のトランジスタスイッチと、
第２極性の第１の高電圧制御信号に応じて、前記第１導電型のトランジスタスイッチをオンオフ制御する第２極性の高電圧出力制御信号を前記第１導電型のトランジスタスイッチの制御端に供給する第１の制御部と、
第２極性の高電圧入力信号を受け、前記第２極性の高電圧入力信号を増幅した前記第２極性駆動電圧信号を第２極性の第２の高電圧制御信号に応じて第２のノードに出力する第２の出力部と、
オン状態時に前記第２のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第２のノードと前記出力端子との接続を遮断する第２導電型のトランジスタスイッチと、
第１極性の第２の高電圧制御信号に応じて、前記第２導電型のトランジスタスイッチをオンオフ制御する第１極性の高電圧出力制御信号を前記第２導電型のトランジスタスイッチの制御端に供給する第２の制御部と、
第１～第４の信号レベル変換回路を含む信号レベル変換部と、を備え、
前記第１の信号レベル変換回路は、前記低電圧の制御信号群の第１の制御信号の振幅を第１極性の第１の電源電圧及び第２極性の第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第１の高電圧制御信号として前記第１の出力部に供給し、
前記第２の信号レベル変換回路は、前記低電圧の制御信号群の第２の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の第１の高電圧制御信号として前記第１の制御部に供給し、
前記第３の信号レベル変換回路は、前記低電圧の制御信号群の第３の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、第２極性の前記第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の第２の高電圧制御信号として前記第２の出力部に供給し、
前記第４の信号レベル変換回路は、前記低電圧の制御信号群の第４の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、第１極性の前記第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第２の高電圧制御信号として前記第２の制御部に供給する、ことを特徴とする駆動回路。

【請求項3】

前記第４の制御信号が前記第２の制御信号と共通とされ、
前記第２及び第４の信号レベル変換回路に替えて、
前記低電圧の制御信号群の前記第２の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換して第１及び第２の電圧信号を生成し、更に前記第１の電圧信号の振幅を第２極性の前記第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を前記第２極性の第１の高電圧制御信号として出力すると共に、前記第２の電圧信号の振幅を第１極性の前記第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第２の高電圧制御信号として出力する第５の信号レベル変換回路と、を含むことを特徴とする請求項２に記載の駆動回路。

【請求項4】

第１極性の前記第３の電源電圧及び第２極性の前記第４の電源電圧間の電圧差より低い耐圧のトランジスタで構成されることを特徴とする請求項２又は３に記載の駆動回路。

【請求項5】

映像信号に基づく各画素の輝度レベルを表す画素データ片の系列を取り込み、取り込んだ複数の前記画素データ片を出力するデータレジスタラッチと、
前記データレジスタラッチから出力された前記複数の画素データ片各々の信号レベルを正極性の高電圧信号及び負極性の高電圧信号に夫々変換する複数のレベルシフト回路群と、
前記画素データ片毎の前記正極性の高圧信号及び負極性の高圧信号を夫々正極性の階調電圧信号及び負極性の階調電圧信号に変換するデコーダ部と、
駆動タイミングを制御する低電圧の制御信号群に基づき、出力チャネル毎に前記正極性の階調電圧信号及び前記負極性の階調電圧信号を交互に選択した信号を駆動電圧信号として出力端子を介して出力する駆動回路群と、を有し、
前記第１極性及び前記第２極性が夫々正極性及び負極性とされ、
前記駆動回路群は、前記基準電源電圧に対応する駆動基準電源電圧と、前記基準電源電圧に対し前記第１及び第３の電源電圧に夫々対応する正極性の低電圧正極電源電圧及び高電圧正極電源電圧と、前記基準電源電圧に対し前記第２及び第４の電源電圧に夫々対応する負極性の低電圧負極電源電圧及び高電圧負極電源電圧と、を受け、前記低電圧の制御信号群の電圧振幅を変換して高電圧の制御信号群を生成する前記信号レベル変換部を備え、
前記駆動回路群は、前記高電圧正極電源電圧及び前記高電圧負極電源電圧間の電圧差より低い素子耐圧のトランジスタで構成されており、
前記駆動回路群の各駆動回路は、請求項２～４のいずれか１に記載の駆動回路を含むことを特徴とする表示ドライバ。

【請求項6】

請求項５に記載の表示ドライバと、
前記表示ドライバの前記出力チャネル毎の前記出力端子から出力された前記駆動電圧信号に応じて駆動される液晶表示パネルと、を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入力信号を正極性の高電圧信号及び負極性の高電圧信号に変換する信号レベル変換回路、当該信号レベル変換回路を含む駆動回路、当該駆動回路を含む表示ドライバ及び表示装置に関する。

【背景技術】

【0002】

現在、ＴＶ、モニタ、ＰＣ、カーナビゲーション等様々な用途の表示装置において、表示デバイスとしてアクティブマトリクス駆動方式の液晶パネルを用いた液晶表示装置が採用されている。これらの液晶表示装置は、年々大画面化や高品質化が進み、高解像度及び高駆動周波数の要求が高まっている。

【0003】

液晶パネルには、２次元画面の垂直方向に夫々伸張する複数のデータ線と、２次元画面の水平方向に夫々伸張する複数のゲート線と、が交叉して配置されている。更に、これら複数のデータ線と、複数のゲート線との各交叉部には、データ線及びゲート線に接続されている画素部が形成されている。

【0004】

液晶表示装置には、かかる液晶パネルと共に、各画素の輝度レベルに対応したアナログ電圧値を有する階調データ信号を１水平走査期間単位のデータパルスでデータ線に供給するデータドライバが含まれている。

【0005】

データドライバは、液晶パネルの劣化を防ぐために、第１極性（正極）の階調データ信号と第２極性（負極）の階調データ信号と、を所定のフレーム期間毎に交互に液晶パネルに供給する極性反転駆動を行う。

【0006】

このような極性反転駆動を行うデータドライバとして、０ボルト基準で正極の駆動電圧及び負極の駆動電圧を切り替えて出力する駆動回路を備えたものが提案されている（例えば特許文献１の図８～図１０参照）。特許文献１に記載の駆動回路では、同文献の図８に示すスイッチＳＷ１～ＳＷ１２を用いることで、正極電圧信号（５Ｖ）を出力パッドＯＵＴ１から出力している状態（同文献の図８の状態）から、負極電圧信号（－５Ｖ）を出力パッドＯＵＴ１から出力する状態（同文献の図１０の状態）に切り替える。

【0007】

更に、このような極性切替を行うにあたり、当該駆動回路では、同文献の図９のように一旦、各スイッチの一端を０Ｖの状態に設定してから、同文献の図１０に示す状態に切り換えている。これにより、各スイッチ（トランジスタ）の通常使用耐圧を液晶駆動電圧範囲の約１／２の低耐圧素子で構成できるようになる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００８－１０２２１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

ところで、特許文献１に記載のスイッチＳＷ１は、正極電圧信号（０Ｖ～５Ｖ）を通すスイッチ（例えばＣＭＯＳトランジスタスイッチ）であり、正極電圧範囲内で動作する。スイッチＳＷ９は、正極電圧信号を通すノードを０Ｖにリセットするスイッチ（例えばＮＭＯＳトランジスタスイッチ）であり、正極電圧範囲内で動作する。スイッチＳＷ５は、オン時には正極電圧信号（０Ｖ～５Ｖ）を出力端子ＯＵＴ１に出力し、オフ時には出力端子ＯＵＴ１に出力される負極電圧信号（０Ｖ～－５Ｖ）が正極電圧信号出力回路側に入らないように遮断する。このためスイッチＳＷ５はＰＭＯＳトランジスタスイッチで構成する。この際、ＰＭＯＳトランジスタスイッチＳＷ５が正極電圧信号（０Ｖ～５Ｖ）を通すためには、ＰＭＯＳトランジスタスイッチＳＷ５のゲートを、素子耐圧内の負極電圧範囲（０Ｖ～－５Ｖ）内で制御しなければならない。また、スイッチＳＷ２は、負極電圧信号（０Ｖ～－５Ｖ）を通すスイッチ（例えばＣＭＯＳトランジスタスイッチ）であり、負極電圧範囲内で動作する。スイッチＳＷ１０は、負極電圧信号を通すノードを０Ｖにリセットするスイッチ（例えばＰＭＯＳトランジスタスイッチ）であり、負極電圧範囲内で動作する。スイッチＳＷ６は、オン時には負極電圧信号（０Ｖ～－５Ｖ）を出力端子ＯＵＴ１に出力し、オフ時には出力端子ＯＵＴ１に出力される正極電圧信号（０Ｖ～５Ｖ）が負極電圧信号出力回路側に入らないように遮断する。このためスイッチＳＷ６はＮＭＯＳトランジスタスイッチで構成する。そして、ＮＭＯＳトランジスタスイッチＳＷ６が負極電圧信号（０Ｖ～－５Ｖ）を通すためには、ＮＭＯＳトランジスタスイッチＳＷ６のゲートは素子耐圧内の正極電圧範囲内（０Ｖ～５Ｖ）で制御しなければならない。

【0010】

以上のように、特許文献１に記載の駆動回路では、正極電圧信号を出力端子ＯＵＴ１に出力する場合には、スイッチＳＷ１及びＳＷ９を正極電圧範囲の制御信号で制御し、スイッチＳＷ５を負極電圧範囲の制御信号で制御する必要がある。また、負極電圧信号を出力端子ＯＵＴ１に出力する場合には、スイッチＳＷ２及びＳＷ１０を負極電圧範囲の制御信号で制御し、スイッチＳＷ６を正極電圧範囲の制御信号で制御する必要がある。

【0011】

更に、上記駆動回路では、極性切替を正しく行うにあたり、正極側の制御信号と負極側の制御信号のタイミングを同期させる必要がある。

【0012】

しかしながら、正極側の制御信号は正極側の耐圧範囲内（０Ｖ～５Ｖ）で回路（正極側制御回路）が構成され、負極側の制御信号は負極側の耐圧範囲内（０Ｖ～－５Ｖ）で回路（負極側制御回路）が構成されており、且つ低コスト化の観点から正負両極性の電圧範囲に跨る耐圧の素子は使用できない。また、回路構成上、正極側制御回路の回路遅延と負極側制御回路の回路遅延とが一致しない場合が生じる。

【0013】

この際、正極側の制御信号と負極側の制御信号とのタイミングに同期が取れていないと、当該駆動回路による駆動制御において駆動回路内の貫通電流の発生に伴う信号ノイズや消費電力の増加が生じたり、極性切替時の素子の耐圧超過防止のためスイッチの一端を０Ｖに駆動する期間を長くすることで高駆動周波数への対応に制限が生じる場合があった。

【0014】

そこで、本願発明は、出力電圧範囲よりも低い素子耐圧のスイッチ素子を用いて、低電圧の入力電圧信号を、第１極性の高電圧信号及び第２極性の高電圧信号に変換し夫々を同期したタイミングで出力することが可能な信号レベル変換回路、当該信号レベル変換回路を含む駆動回路、表示ドライバ及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0015】

本発明に係る信号レベル変換回路は、入力電圧信号の振幅をレベルシフトする信号レベル変換回路であって、前記入力電圧信号の振幅を所定の基準電源電圧に対し第１極性をなす第１の電源電圧及び前記基準電源電圧に対して前記第１極性とは反対極性をなす第２極性の第２の電源電圧との間の振幅に変換した電圧信号を生成する第１レベルシフト部と、
前記電圧信号の振幅を前記基準電源電圧及び前記第１の電源電圧間の振幅に変換した信号を第１極性電圧信号として生成する第２レベルシフト部と、前記第１極性電圧信号の振幅を、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換した信号を第１極性の高電圧信号として出力する第３レベルシフト部と、を有する。あるいは、更に、前記第１レベルシフト部で生成された前記電圧信号の振幅を前記基準電源電圧及び前記第２の電源電圧間の振幅に変換した信号を第２極性電圧信号として生成する第４レベルシフト部と、前記第２極性電圧信号の振幅を、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換した信号を第２極性の高電圧信号として出力する第５レベルシフト部と、を有する。

【0016】

また、本発明に係る信号レベル変換回路は、第１及び第２の入力電圧信号の振幅をレベルシフトする信号レベル変換回路であって、前記第１の入力電圧信号の振幅を所定の基準電源電圧に対し第１極性をなす第１の電源電圧及び前記基準電源電圧に対して前記第１極性とは反対極性をなす第２極性の第２の電源電圧との間の振幅に変換した第１の電圧信号を生成する第１レベルシフト部と、前記第１の電圧信号の振幅を前記基準電源電圧及び前記第１の電源電圧間の振幅に変換した信号を第１極性電圧信号として生成する第２レベルシフト部と、前記第１極性電圧信号の振幅を、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換した信号を第１極性の高電圧信号として出力する第３レベルシフト部と、前記第２の入力電圧信号の振幅を前記第１の電源電圧及び前記第２の電源電圧間の振幅に変換した第２の電圧信号を生成する第４レベルシフト部と、前記第２の電圧信号の振幅を前記基準電源電圧及び前記第２の電源電圧間の振幅に変換した信号を第２極性電圧信号として生成する第５レベルシフト部と、前記第２極性電圧信号の振幅を、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換した信号を第２極性の高電圧信号として出力する第６レベルシフト部と、を有する。

【0017】

また、本発明に係る駆動回路は、低電圧の制御信号群に基づき駆動タイミングが制御され、負荷駆動時において所定の基準電源電圧に対し第１極性をなす高電圧の第１極性駆動電圧信号を出力端子から出力する駆動回路であって、第１極性の高電圧入力信号を受け、前記第１極性の高電圧入力信号を増幅した前記第１極性駆動電圧信号を第１極性の高電圧制御信号に応じて第１のノードに出力する出力部と、オン状態時に前記第１のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第１のノードと前記出力端子との接続を遮断する第１導電型のトランジスタスイッチと、前記基準電源電圧に対し第２極性をなす高電圧制御信号に応じて、前記第１導電型のトランジスタスイッチをオンオフ制御する第２極性の高電圧出力制御信号を前記第１導電型のトランジスタスイッチの制御端に供給する制御部と、第１及び第２の信号レベル変換回路を含む信号レベル変換部と、を備え、前記第１の信号レベル変換回路は、前記低電圧の制御信号群の第１の制御信号の振幅を第１極性の第１の電源電圧及び第２極性の第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第１の高電圧制御信号として前記第１の出力部に供給し、前記第２の信号レベル変換回路は、前記低電圧の制御信号群の第２の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の第１の高電圧制御信号として前記第１の制御部に供給する。

【0018】

また、本発明に係る駆動回路は、低電圧の制御信号群に基づき駆動タイミングが制御され、負荷駆動時において所定の基準電源電圧に対し第１極性をなす高電圧の第１極性駆動電圧信号及び第２極性をなす高電圧の第２極性駆動電圧信号のうちの一方を選択して出力端子から出力する駆動回路であって、第１極性の高電圧入力信号を受け、前記第１極性の高電圧入力信号を増幅した前記第１極性駆動電圧信号を第１極性の第１の高電圧制御信号に応じて第１のノードに出力する第１の出力部と、オン状態時に前記第１のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第１のノードと前記出力端子との接続を遮断する第１導電型のトランジスタスイッチと、第２極性の第１の高電圧制御信号に応じて、前記第１導電型のトランジスタスイッチをオンオフ制御する第２極性の高電圧出力制御信号を前記第１導電型のトランジスタスイッチの制御端に供給する第１の制御部と、第２極性の高電圧入力信号を受け、前記第２極性の高電圧入力信号を増幅した前記第２極性駆動電圧信号を第２極性の第２の高電圧制御信号に応じて第２のノードに出力する第２の出力部と、オン状態時に前記第２のノードの電圧を前記出力端子に供給する一方、オフ状態時には前記第２のノードと前記出力端子との接続を遮断する第２導電型のトランジスタスイッチと、 第１極性の第２の高電圧制御信号に応じて、前記第２導電型のトランジスタスイッチをオンオフ制御する第１極性の高電圧出力制御信号を前記第２導電型のトランジスタスイッチの制御端に供給する第２の制御部と、第１～第４の信号レベル変換回路を含む信号レベル変換部と、を備え、前記第１の信号レベル変換回路は、前記低電圧の制御信号群の第１の制御信号の振幅を第１極性の第１の電源電圧及び第２極性の第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第１の電源電圧よりも大きい第１極性の第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第１の高電圧制御信号として前記第１の出力部に供給し、前記第２の信号レベル変換回路は、前記低電圧の制御信号群の第２の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、前記基準電源電圧との電圧差が前記第２の電源電圧よりも大きい第２極性の第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の第１の高電圧制御信号として前記第１の制御部に供給し、前記第３の信号レベル変換回路は、前記低電圧の制御信号群の第３の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、第２極性の前記第４の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第２極性の第２の高電圧制御信号として前記第２の出力部に供給し、前記第４の信号レベル変換回路は、前記低電圧の制御信号群の第４の制御信号の振幅を第１極性の前記第１の電源電圧及び第２極性の前記第２の電源電圧間の振幅に一旦変換した後に、第１極性の前記第３の電源電圧及び前記基準電源電圧間の振幅に変換して生成した信号を、前記第１極性の第２の高電圧制御信号として前記第２の制御部に供給する。

【0019】

また、本発明に係る表示ドライバは、映像信号に基づく各画素の輝度レベルを表す画素データ片の系列を取り込み、取り込んだ複数の前記画素データ片を出力するデータレジスタラッチと、前記データレジスタラッチから出力された前記複数の画素データ片各々の信号レベルを正極性の高電圧信号及び負極性の高電圧信号に夫々変換する複数のレベルシフト回路群と、前記画素データ片毎の前記正極性の高圧信号及び負極性の高圧信号を夫々正極性の階調電圧信号及び負極性の階調電圧信号に変換するデコーダ部と、駆動タイミングを制御する低電圧の制御信号群に基づき、出力チャネル毎に前記正極性の階調電圧信号及び前記負極性の階調電圧信号を交互に選択した信号を駆動電圧信号として出力端子を介して出力する駆動回路群と、を有し、前記駆動回路群は、駆動基準電源電圧と、前記基準電源電圧に対し正極性の低電圧正極電源電圧及び高電圧正極電源電圧、前記基準電源電圧に対し負極性の低電圧負極電源電圧及び高電圧負極電源電圧が供給され、且つ、前記低電圧の制御信号群の電圧振幅を変換して高電圧の制御信号群を生成する信号レベル変換部を備え、更に前記高電圧正極電源電圧及び前記高電圧負極電源電圧間の電圧差より低い素子耐圧のトランジスタで全て構成されており、前記駆動回路群の各駆動回路は、上記した本発明に係る駆動回路であることを特徴とする。

【0020】

また、本発明に係る表示装置は、上記した本発明に係る表示ドライバと、前記表示ドライバの前記出力チャネル毎の前記出力端子から出力された前記駆動電圧信号に応じて駆動される液晶表示パネルと、を有する。

【発明の効果】

【0021】

本発明に係る信号レベル変換回路では、先ず、第１レベルシフト部にて、低電圧の入力信号の振幅をその入力信号の極性とは反対の極性側にレベルシフトすることで、正極性の低電圧から負極性の低電圧の範囲で振幅する電圧信号を得る。次に、このような正極性の低電圧から負極性の低電圧の範囲で振幅する電圧信号を、第２レベルシフト部にて正極性の低電圧信号に変換し、第３レベルシフト部にて当該正極性の低電圧信号の振幅を正極性の高電圧信号にレベルシフトする。また、正極性の低電圧から負極性の低電圧の範囲で振幅する電圧信号を、第４レベルシフト部にて負極性の低電圧信号に変換し、第５レベルシフト部にて当該負極性の低電圧信号の振幅を負極性の高電圧信号にレベルシフトする。

【0022】

かかる構成によれば、第１、第２及び第３レベルシフト部からなる正極性用の信号レベル変換部での処理時間と、第１、第４及び第５レベルシフト部からなる負極性用の信号レベル変換部での処理時間と、を等しくすることが可能となる。

【0023】

更に、第１～第５のレベルシフト部の各々では、負極性の高電圧信号から正極性の高電圧信号までの出力電圧範囲よりも低い耐圧のスイッチ素子（トランジスタ）を用いることが可能となる。

【0024】

よって、本発明に係る信号レベル変換回路によれば、出力電圧範囲よりも低い素子耐圧のスイッチ素子を用いて、低電圧の入力電圧信号を第１極性の高電圧信号及び第２極性の高電圧信号に変換し、夫々を同期したタイミングで出力することが可能となる。また複数の低電圧の入力電圧信号を、それぞれ本発明に係る信号レベル変換回路により第１極性の高電圧信号や第２極性の高電圧信号に変換した場合も、複数の低電圧の入力電圧信号間のタイミングを維持したまま第１極性の高電圧信号や第２極性の高電圧信号に変換が可能となる。

【0025】

また、低電圧の制御信号に応じて正極性の高電圧の駆動電圧信号及び負極性の駆動電圧信号を交互に１つの出力端子から出力する駆動回路に、上記した信号レベル変換回路を採用して、低電圧の制御信号群から駆動タイミング制御用の高電圧の正極性及び負極性の制御信号群に変換することで、出力電圧範囲よりも低い素子耐圧のトランジスタで構成した省面積の駆動回路を実現でき、且つ、高精度な駆動タイミング制御が必要な高駆動周波数対応が可能となる。

【図面の簡単な説明】

【0026】

【図1】本発明に係る第１の実施例としての信号レベル変換回路１００の構成の一例を示すブロック図である。

【図2A】本発明に係る第１の実施例の信号レベル変換回路１００の変形例１００＿Ｈを示すブロック図である。

【図2B】本発明に係る第１の実施例の信号レベル変換回路１００の別の変形例１００＿Ｌを示すブロック図である。

【図3】本発明に係る第２の実施例としての信号レベル変換回路１００＿１の構成を示す回路図である。

【図4】本発明に係る第３の実施例としての駆動回路２００＿１の構成を示すブロック図である。

【図5】本発明に係る第４の実施例としての駆動回路２００＿２の構成を示すブロック図である。

【図6】駆動回路２００＿１又は２００＿２における、本発明に係る第５の実施例としての制御動作を示すタイムチャートである。

【図7】本発明に係る信号レベル変換回路及び駆動回路を含むデータドライバを備えた、本発明に係る第６の実施例としての液晶表示装置４００の構成を示すブロック図である。

【図8】データドライバ８０の構成を示すブロック図である。

【発明を実施するための形態】

【実施例0027】

図１は、本発明に係る第１の実施例としての信号レベル変換回路１００の構成の一例を示すブロック図である。

【0028】

信号レベル変換回路１００は、例えば入力された電圧信号ＳＳ０に基づきロジック回路９が出力した第１極性（正極）の電圧信号Ｓ１及び電圧信号Ｓ１の位相を反転させた相補信号ＸＳ１を受ける。尚、以降、電圧信号ＳＳ０及びＳ１、ＸＳ１が夫々論理回路用の低電圧の信号であることから、ＬＶ（low voltage）電圧信号ＳＳ０及びＳ１、ＸＳ１とも称する。更に、信号レベル変換回路１００は、基準電源電圧ＶＧＮＤを基準として、当該基準電源電圧ＶＧＮＤ以上の電圧を第１極性（正極）とし、基準電源電圧ＶＧＮＤ以下の電圧を第２極性（負極）とした、以下の大小関係を有する複数の電源電圧（ＶＤＤ２Ｌ、ＶＤＤ１Ｌ、ＶＧＮＤ、ＶＤＤ１Ｈ、ＶＤＤ２Ｈ）の供給を受ける。

【0029】

ＶＤＤ２Ｌ＜ＶＤＤ１Ｌ＜ＶＧＮＤ＜ＶＤＤ１Ｈ＜ＶＤＤ２Ｈ
（ＶＤＤ１Ｈ－ＶＤＤ１Ｌ）≦ＶＤＤ２Ｈ
（ＶＤＤ１Ｈ－ＶＤＤ１Ｌ）≦｜ＶＤＤ２Ｌ｜
尚、以降、電源電圧ＶＤＤ１Ｈ及びＶＤＤ１ＬをＬＶ電源電圧、電源電圧ＶＤＤ２Ｈ及びＶＤＤ２Ｌを、当該ＬＶ電源電圧よりも高電圧であることからＨＶ（High voltage）電源電圧とも称する。

【0030】

信号レベル変換回路１００は、ＬＶ電圧信号Ｓ１とその相補信号ＸＳ１を入力し、ＬＶ電圧信号Ｓ１を、第１極性（正極）の高電圧（ＶＤＤ２Ｈ）の電圧信号（以降、ＨＶ電圧信号と称する）と、第２極性（負極）の高電圧（ＶＤＤ２Ｌ）のＨＶ電圧信号に変換する。尚、レベル変換回路１００を構成する各素子の耐圧（通常使用耐圧）としては、低電圧素子を耐圧ＶＤＤ１Ｍ、高電圧素子を耐圧ＶＤＤ２Ｍとした場合に、以下の関係を満たすものを採用する。

【0031】

ＶＤＤ１Ｍ≒ＶＤＤ１Ｈ＋Δ１
ＶＤＤ１Ｍ≒｜ＶＤＤ１Ｌ｜＋Δ１
ＶＤＤ２Ｍ≒ＶＤＤ２Ｈ＋Δ２
ＶＤＤ２Ｍ≒｜ＶＤＤ２Ｌ｜＋Δ２
Δ１、Δ２：電圧マージン
図１に示すように、信号レベル変換回路１００は、第１レベルシフト部１０、第２レベルシフト部２０、第３レベルシフト部３０、第４レベルシフト部４０、及び第５レベルシフト部５０を含む。

【0032】

第１レベルシフト部１０は、ＬＶ電圧信号Ｓ１、ＸＳ１の振幅（ＶＤＤ１Ｈ～ＶＧＮＤ）を、基準電源電圧ＶＧＮＤを基準として第２極性（負極）側に拡張するようにレベルシフトした振幅（ＶＤＤ１Ｌ～ＶＤＤ１Ｈ）を有する電圧信号に変換する。具体的には、第１レベルシフト部１０は、ＬＶ電圧信号Ｓ１、ＸＳ１を第１極性（正極）用の電圧信号Ｓ２Ｈ（ＶＤＤ１Ｌ、ＶＤＤ１Ｈ）と、第２極性（負極）用のＨＶ電圧信号Ｓ２Ｌと、に変換する。第１レベルシフト部１０は、電圧信号Ｓ２Ｈを第２レベルシフト部２０に供給すると共に、電圧信号Ｓ２Ｌを第３レベルシフト部３０に供給する。

【0033】

第２レベルシフト部２０は、第１レベルシフト部１０から供給される電圧信号Ｓ２Ｈの振幅（ＶＤＤ１Ｌ～ＶＤＤ１Ｈ）を、基準電源電圧ＶＧＮＤを基準としてレベルシフトした振幅（ＶＧＮＤ～ＶＤＤ１Ｈ）を有する第１極性（正極）の電圧信号Ｓ３Ｈ及びその相補信号ＸＳ３Ｈに変換し、当該電圧信号Ｓ３Ｈ、ＸＳ３Ｈを第３レベルシフト部３０に供給する。

【0034】

第３レベルシフト部３０は、電圧信号Ｓ３Ｈ、ＸＳ３Ｈの振幅（ＶＧＮＤ～ＶＤＤ１Ｈ）を、基準電源電圧ＶＧＮＤを基準として第１極性（正極）側に拡張するようにレベルシフトした振幅（ＶＧＮＤ～ＶＤＤ２Ｈ）を有する第１極性（正極）のＨＶ電圧信号Ｓ４Ｈ及びその相補信号ＸＳ４Ｈに変換し、ＨＶ電圧信号Ｓ４Ｈ、ＸＳ４Ｈの一方又は両方を出力する。

【0035】

第４レベルシフト部４０は、第１レベルシフト部１０から供給される電圧信号Ｓ２Ｌの振幅（ＶＤＤ１Ｌ～ＶＤＤ１Ｈ）を、基準電源電圧ＶＧＮＤを基準としてレベルシフトした振幅（ＶＧＮＤ～ＶＤＤ１Ｌ）を有する電圧信号Ｓ３Ｌ及びその相補信号ＸＳ３Ｌに変換し、当該電圧信号Ｓ３Ｌ、ＸＳ３Ｌを第５レベルシフト部５０に供給する。

【0036】

第５レベルシフト部５０は、電圧信号Ｓ３Ｌ、ＸＳ３Ｌの振幅（ＶＧＮＤ～ＶＤＤ１Ｌ）を、基準電源電圧ＶＧＮＤを基準として第２極性（負極）側に拡張するようにレベルシフトした振幅（ＶＧＮＤ～ＶＤＤ２Ｌ）を有する第２極性（負極）のＨＶ電圧信号Ｓ４Ｌ及びその相補信号ＸＳ４Ｌに変換し、ＨＶ電圧信号Ｓ４Ｌ、ＸＳ４Ｌの一方又は両方を出力する。

【0037】

このように、図１に示す信号レベル変換回路１００では、信号レベルの変換対象となるＬＶ電圧信号Ｓ１、ＸＳ１の振幅を、第１レベルシフト部１０で負極側に拡張することで、負極から正極に跨るＶＤＤ１Ｈ～ＶＤＤ１Ｌの振幅を有する電圧信号Ｓ２Ｈ、Ｓ２Ｌを得る。この際、第１レベルシフト部１０から供給される電圧信号Ｓ２Ｈ、Ｓ２Ｌは、互いに同相信号又は相補信号のいずれでもよく、電圧信号Ｓ２Ｈを第１極性（正極）用の電圧信号として出力すると共に、電圧信号Ｓ２Ｌを第２極性（負極）用の電圧信号として出力する。

【0038】

そして、第１極性（正極）用の電圧信号Ｓ２Ｈを、第１極性用レベルシフト部（２０、３０）により、その振幅をＶＧＮＤ～ＶＤＤ２Ｈにレベルシフトした第１極性（正極）のＨＶ電圧信号Ｓ４Ｈ（ＸＳ４Ｈ）に変換する。更に、第２極性（負極）用の電圧信号Ｓ２Ｌを、第２極性用レベルシフト部（４０、５０）により、その振幅をＶＧＮＤ～ＶＤＤ２Ｌにレベルシフトした第２極性（負極）のＨＶ電圧信号Ｓ４Ｌ（ＸＳ４Ｌ）に変換する。

【0039】

要するに、信号レベル変換回路１００は、以下の第１～第５のレベルシフト部によって低電圧の入力電圧信号を第１極性の高電圧信号及び第２極性の高電圧信号にレベル変換するのである。つまり、第１のレベルシフト部（１０）は、入力電圧信号（Ｓ１、ＸＳ１）の振幅を負極性の第１の負極電源電圧（ＶＤＤ１Ｌ）及び正極性の第１の正極電源電圧（ＶＤＤ１Ｈ）間の振幅に変換した電圧信号（Ｓ２Ｈ、Ｓ２Ｌ）を生成する。第２レベルシフト部（２０）は、上記した電圧信号（Ｓ２Ｈ）の振幅を所定の基準電源電圧（ＶＧＮＤ）及び第１の正極電源電圧（ＶＤＤ１Ｈ）間の振幅に変換した信号を第１極性電圧信号（Ｓ３Ｈ、ＸＳ３Ｈ）として生成する。第３レベルシフト部（３０）は、第１極性電圧信号（Ｓ３Ｈ、ＸＳ３Ｈ）の振幅を、第１の正極電源電圧（ＶＤＤ１Ｈ）よりも高い第２の正極電源電圧（ＶＤＤ２Ｈ）及び基準電圧間の振幅に変換した信号を第１極性の高電圧信号（Ｓ４Ｈ、ＸＳ４Ｈ）として出力する。第４レベルシフト部（４０）は、電圧信号（Ｓ２Ｌ）の振幅を基準電源電圧（ＶＧＮＤ）及び第１の負極電源電圧（ＶＤＤ１Ｌ）間の振幅に変換した信号を第２極性電圧信号（Ｓ３Ｌ、ＸＳ３Ｌ）として生成する。第５レベルシフト部（５０）は、第２極性電圧信号（Ｓ３Ｌ、ＸＳ３Ｌ）の振幅を、第１の負極電源電圧（ＶＤＤ１Ｌ）よりも低い第２の負極電源電圧（ＶＤＤ２Ｌ）及び基準電源電圧間の振幅に変換した信号を第２極性の高電圧信号（Ｓ４Ｌ、ＸＳ４Ｌ）として出力する。このように、信号レベル変換回路１００は、第１のレベルシフト部（１０）において、低電圧の入力電圧信号を、負極から正極に跨るＶＤＤ１Ｌ～ＶＤＤ１Ｈ間の振幅の電圧信号Ｓ２Ｈ、Ｓ２Ｌに一旦変換し、電圧信号Ｓ２Ｈ、Ｓ２Ｌを基準電源電圧ＶＧＮＤに対して正極側と負極側へそれぞれ対称的に振幅を拡張するレベルシフト部（２０、３０及び４０、５０）を備える。

【0040】

かかる構成によれば、信号レベル変換回路１００は、低電圧の電圧信号（Ｓ１、ＸＳ１）に対して、それぞれ振幅拡張した第１極性の高電圧信号（Ｓ４Ｈ、ＸＳ４Ｈ）と第２極性の高電圧信号（Ｓ４Ｌ、ＸＳ４Ｌ）の振幅変換処理時間（タイミング）を揃えることが可能となる。更に、信号レベル変換回路１００を構成する素子の製造プロセスや環境温度等による特性変動に対しても振幅変換処理時間（タイミング）の変動を抑制することが可能である。なお、正極側の電源電圧ＶＤＤ１Ｈ及び負極側の電源電圧ＶＤＤ１Ｌは、それぞれ基準電源電圧ＶＧＮＤからの電圧差が同等程度が好ましい。また、正極側の電源電圧ＶＤＤ２Ｈ及び負極側の電源電圧ＶＤＤ２Ｌも、それぞれ基準電源電圧ＶＧＮＤからの電圧差が同等程度が好ましい。

【0041】

更に、第１～第５のレベルシフト部１０～５０の各々では、負極性の高電圧信号（Ｓ４Ｌ）から正極性の高電圧信号（Ｓ４Ｈ）までの電源電圧範囲（ＶＤＤ２Ｌ～ＶＤＤ２Ｈ）よりも低い素子耐圧（例えば正極から負極に跨る電源電圧範囲（ＶＤＤ２Ｌ～ＶＤＤ２Ｈ）の約１／２）のトランジスタで構成することが可能となる。

【0042】

よって、図１に示す信号レベル変換回路１００によれば、出力電圧範囲よりも低い素子耐圧のトランジスタを用いて、ＬＶ電圧信号Ｓ１を第１極性（正極）のＨＶ電圧信号Ｓ４Ｈと、第２極性（負極）のＨＶ電圧信号Ｓ４Ｌとにレベル変換し、夫々を同期したタイミングで出力させることが可能となる。

【0043】

なお、図１において、第１、第３及び第５のレベルシフト部１０、３０、５０は、互いに相補となる２つの信号を受けて振幅変換を行う構成例を示すが、その２つの信号の一方のみを受ける構成であってもよい。

【0044】

尚、図１に示す第１極性用レベルシフト部（２０、３０）、又は第２極性用レベルシフト部（４０、５０）に、両者の出力タイミングを調整する機能を設けても良い。

【0045】

なお、図１に示す信号レベル変換回路１００では、１つのＬＶ電圧信号Ｓ１（ＸＳ１）を信号レベルの変換対象としているが、２つ又は３つ以上の複数のＬＶ電圧信号を変換対象として、夫々を第１極性（正極）及び第２極性（負極）のＨＶ電圧信号にレベル変換する構成に拡張しても良い。複数の異なる低電圧の電圧信号に対して、それぞれ信号レベル変換回路１００により振幅拡張した第１極性及び第２極性の高電圧信号群についても、製造プロセスや環境温度等の素子特性変動の影響を抑えて、極性間及び高電圧信号群間における振幅変換処理時間（タイミング）を揃えることが可能となる。

【0046】

また、必要に応じて、第１レベルシフト部１０には、第１極性用レベルシフト部（２０、３０）及び第２極性用レベルシフト部（４０、５０）を同期制御する為の制御信号を生成する論理回路が含まれていても良い。また、過度な素子特性のばらつきに対処する場合には、信号レベル変換回路１００の外部からの制御信号により、ＨＶ電圧信号Ｓ４Ｈ及びＳ４Ｌ同士のタイミングずれを補正する機能を、信号レベル変換回路１００に搭載するようにしても良い。

【0047】

また、図１の信号レベル変換回路１００の変形例を図２Ａ及び図２Ｂに示す。図２Ａは図１から第４及び第５レベルシフト部４０、５０を取り去った信号レベル変換回路１００＿Ｈである。図２Ａの信号レベル変換回路１００＿Ｈは、低電圧の電圧信号Ｓ１、ＸＳ１を第１極性（正極）の高電圧信号Ｓ４Ｈ（ＸＳ４Ｈ）にレベル変換する。また、図２Ｂは図１から第２及び第３レベルシフト部２０、３０を取り去った信号レベル変換回路１００＿Ｌである。図２Ｂの信号レベル変換回路１００＿Ｌは、低電圧の電圧信号Ｓ１、ＸＳ１を第２極性（負極）の高電圧信号Ｓ４Ｌ（ＸＳ４Ｌ）にレベル変換する。

【0048】

図２Ａ及び図２Ｂの信号レベル変換回路１００＿Ｈ、１００＿Ｌは、低電圧の電圧信号の振幅を正極側及び負極側の一方のみに拡張する場合に用いることができる。複数の異なる低電圧の電圧信号群から、極性毎に複数の高電圧信号群（例えばタイミング制御信号群）を生成する場合において、信号レベル変換回路１００、１００＿Ｈ、１００＿Ｌを用いて複数の高電圧信号群を生成することにより、複数の異なる低電圧の電圧信号群間のタイミングを維持したまま振幅拡張した高電圧信号群を生成できる。こうして生成した第１極性及び第２極性の高電圧信号群は、素子特性変動の影響を抑え、極性間及び高電圧信号群間における振幅変換処理時間（タイミング）を揃えることが可能となる。

【実施例0049】

図３は、本発明に係る第２の実施例としての信号レベル変換回路１００＿１の構成を示す回路図である。

【0050】

図３は、図１に示す信号レベル変換回路１００の第１レベルシフト部１０、第２レベルシフト部２０、第３レベルシフト部３０、第４レベルシフト部４０、及び第５レベルシフト部５０各々の具体的な回路例を示す。尚、図３では、便宜上、１つのＬＶ電圧信号ＳＳ０に対して、第１極性（正極）のＨＶ電圧信号（Ｓ４Ｈ、ＸＳ４Ｈ）、及び第２極性（負極）のＨＶ電圧信号（Ｓ４Ｌ，ＸＳ４Ｌ）を生成する構成を示す。

【0051】

図２において、ロジック回路９は、ＬＶ電圧信号ＳＳ０の論理レベルを反転させたものをＬＶ電圧信号Ｓ１信号として出力するインバータＩ１を含む。信号レベル変換回路１００＿１の第１レベルシフト部１０は、インバータＩ１から出力されたＬＶ電圧信号Ｓ１及びその相補信号ＸＳ１（＝ＳＳ０）を受ける。なお図３のロジック回路９は、便宜上インバータＩ１のみの構成であるが、ＬＶ電圧信号Ｓ１、ＸＳ１を出力する任意の構成で構わない。

【0052】

第１レベルシフト部１０は、夫々のソースで第１極性（正極）の電源電圧ＶＤＤ１Ｈを受けるＰＭＯＳトランジスタＱ１及びＱ２と、夫々のソースで負極性の電源電圧ＶＤＤ１Ｌを受けるＮＭＯＳトランジスタＱ３及びＱ４を含む。

【0053】

ＰＭＯＳトランジスタＱ１のドレインは、ＮＭＯＳトランジスタＱ３のドレイン及びＮＭＯＳトランジスタＱ４のゲートに夫々接続されている。ＰＭＯＳトランジスタＱ１のゲートには、ロジック回路９から出力されたＬＶ電圧信号Ｓ１が供給されている。ＰＭＯＳトランジスタＱ２のドレインは、ＮＭＯＳトランジスタＱ４のドレイン及びＮＭＯＳトランジスタＱ３のゲートに夫々接続されている。ＰＭＯＳトランジスタＱ２のゲートには、ＬＶ電圧信号ＸＳ１が供給されている。

【0054】

かかる構成により、第１レベルシフト部１０は、ＰＭＯＳトランジスタＱ２のドレインと、ＮＭＯＳトランジスタＱ４のドレインとの接続点に生じた信号を負極用の電圧信号Ｓ２Ｌとして出力する。また、第１レベルシフト部１０は、ＰＭＯＳトランジスタＱ１のドレインと、ＮＭＯＳトランジスタＱ３のドレインとの接続点に生じた信号、つまり電圧信号Ｓ２Ｌの位相を反転させた相補信号を電圧信号Ｓ２Ｈとして出力する。なお、電圧信号Ｓ２Ｌ、Ｓ２Ｈは互いに相補な信号でなくてもよい。例えば、ＰＭＯＳトランジスタＱ２のドレインとＮＭＯＳトランジスタＱ４のドレインとの接続点に生じた信号、又は、ＰＭＯＳトランジスタＱ１のドレインとＮＭＯＳトランジスタＱ３のドレインとの接続点に生じた信号のいずれか一方を共通の電圧信号Ｓ２Ｌ、Ｓ２Ｈとして出力してもよい。

【0055】

第２レベルシフト部２０は、直列に接続されているインバータＩ２及びＩ３を含む。インバータＩ２及びＩ３は、第１極性（正極）の電源電圧ＶＤＤ１Ｈ及び基準電源電圧ＶＧＮＤを受ける。

【0056】

インバータＩ２は、電圧信号Ｓ２Ｈを受け、当該電圧信号Ｓ２Ｈが第１極性（正極）の電源電圧ＶＤＤ１Ｈを表す場合には、基準電源電圧ＶＧＮＤを表す信号を出力する。一方、該電圧信号Ｓ２Ｈが第２極性（負極）の電源電圧ＶＤＤ１Ｌを表す場合には、インバータＩ２は、第１極性（正極）の電源電圧ＶＤＤ１Ｈを表す信号を出力する。インバータＩ２は、上記したように出力した信号を電圧信号Ｓ３Ｈとして、インバータＩ３及び第４レベルシフト部４０に供給する。インバータＩ３は、電圧信号Ｓ３Ｈの位相を反転させた相補信号を電圧信号ＸＳ３Ｈとして第４レベルシフト部４０に供給する。

【0057】

第４レベルシフト部４０は、直列に接続されているインバータＩ４及びＩ５を含む。インバータＩ４及びＩ５は、基準電源電圧ＶＧＮＤ及び第２極性（負極）の電源電圧ＶＤＤ１Ｌを受ける。

【0058】

インバータＩ４は、電圧信号Ｓ２Ｌを受け、当該電圧信号Ｓ２Ｌが第１極性（正極）の電源電圧ＶＤＤ１Ｈを表す場合には、第２極性（負極）の電源電圧ＶＤＤ１Ｌを表す信号を出力する。また、インバータ１４は、電圧信号Ｓ２Ｌが第２極性（負極）の電源電圧ＶＤＤ１Ｌを表す場合には、基準電源電圧ＶＧＮＤを表す信号を出力する。インバータＩ４は、上記したように出力した信号を電圧信号ＸＳ３Ｌとして、インバータＩ５及び第５レベルシフト部５０に供給する。インバータＩ５は、電圧信号Ｘ３ＳＬの位相を反転させた相補信号を電圧信号Ｓ３Ｌとして第５レベルシフト部５０に供給する。

【0059】

第３レベルシフト部３０は、夫々のソースで第１極性（正極）の電源電圧ＶＤＤ２Ｈを受けるＰＭＯＳトランジスタＱ５及びＱ６と、夫々のソースで基準電源電圧ＶＧＮＤを受けるＮＭＯＳトランジスタＱ７及びＱ８を含む。

【0060】

ＰＭＯＳトランジスタＱ５のドレインは、ＰＭＯＳトランジスタＱ６のゲート及びＮＭＯＳトランジスタＱ７のドレインに夫々接続されている。ＰＭＯＳトランジスタＱ６のドレインは、ＰＭＯＳトランジスタＱ５のゲート及びＮＭＯＳトランジスタＱ８のドレインに夫々接続されている。ＮＭＯＳトランジスタＱ７のゲートには、第２レベルシフト部２０から出力された電圧信号ＸＳ３Ｈが供給されている。ＮＭＯＳトランジスタＱ８のゲートには、第２レベルシフト部２０から出力された電圧信号Ｓ３Ｈが供給されている。

【0061】

かかる構成により、第３レベルシフト部３０は、ＰＭＯＳトランジスタＱ６のドレインと、ＮＭＯＳトランジスタＱ８のドレインとの接続点に生じた信号を第１極性（正極）のＨＶ電圧信号Ｓ４Ｈとして出力する。また、第３レベルシフト部３０は、ＰＭＯＳトランジスタＱ５のドレインと、ＮＭＯＳトランジスタＱ７のドレインとの接続点に生じた信号を、ＨＶ電圧信号Ｓ４Ｈの位相を反転させた第１極性（正極）のＨＶ電圧信号ＸＳ４Ｈとして出力する。

【0062】

第５レベルシフト部５０は、夫々のソースで基準電源電圧ＶＧＮＤを受けるＰＭＯＳトランジスタＱ９及びＱ１０と、夫々のソースで第２極性（負極）の電源電圧ＶＤＤ２Ｌを受けるＮＭＯＳトランジスタＱ１１及びＱ１２を含む。

【0063】

ＰＭＯＳトランジスタＱ９のドレインは、ＮＭＯＳトランジスタＱ１２のゲート及びＮＭＯＳトランジスタＱ１１のドレインに夫々接続されている。ＰＭＯＳトランジスタＱ１０のドレインは、ＮＭＯＳトランジスタＱ１１のゲート及びＮＭＯＳトランジスタＱ１２のドレインに夫々接続されている。ＮＭＯＳトランジスタＱ９のゲートには、第４レベルシフト部４０から出力された電圧信号Ｓ３Ｌが供給されている。ＮＭＯＳトランジスタＱ１０のゲートには、第４レベルシフト部４０から出力された電圧信号ＸＳ３Ｌが供給されている。

【0064】

かかる構成により、第５レベルシフト部５０は、ＰＭＯＳトランジスタＱ１０のドレインと、ＮＭＯＳトランジスタＱ１２のドレインとの接続点に生じた信号を第２極性（負極）のＨＶ電圧信号Ｓ４Ｌとして出力する。また、第５レベルシフト部５０は、ＰＭＯＳトランジスタＱ９のドレインと、ＮＭＯＳトランジスタＱ１１のドレインとの接続点に生じた信号を、ＨＶ電圧信号Ｓ４Ｌの位相を反転させた第２極性（負極）のＨＶ電圧信号ＸＳ４Ｌとして出力する。

【0065】

かかる構成により、各レベルシフト部を構成するＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの特性ばらつきや温度条件の変動等による極性間のＨＶ電圧信号のタイミングずれを抑制することができる。よって、ＬＶ電圧信号Ｓ１、ＸＳ１を第１極性（正極）のＨＶ電圧信号（Ｓ４Ｈ、ＸＳ４Ｈ）、及び第２極性（負極）のＨＶ電圧信号（Ｓ４Ｌ、ＸＳ４Ｌ）に変換し、夫々を同期したタイミングで出力することが可能となる。

【0066】

尚、図２に示す信号レベル変換回路１００＿１では、入力されたＬＶ電圧信号（Ｓ１、ＸＳ１）の電圧振幅を拡大するレベルシフト部としての第１レベルシフト部１０、第３レベルシフト部３０、及び第５レベルシフト部５０を、夫々４素子のＭＯＳトランジスタで構成しているが、他の構成を採用しても良い。
また、第２レベルシフト部２０及び第４レベルシフト部４０は基準電源電圧ＶＧＮＤに対して対称構成が好ましく、第３レベルシフト部３０及び第５レベルシフト部５０も基準電源電圧ＶＧＮＤに対して対称構成が好ましい。具体的には、図３の構成例のように、第４レベルシフト部４０は、第２レベルシフト部２０に供給される第１極性（正極）の電源電圧ＶＤＤ１Ｈを第２極性（負極）の電源電圧ＶＤＤ１Ｌに入れ替えるとともに、第２レベルシフト部２０を構成するトランジスタの導電型を入れ替えた構成とされることが好ましい。同様に、第５レベルシフト部５０も、第３レベルシフト部３０に供給される第１極性（正極）の電源電圧ＶＤＤ２Ｈを第２極性（負極）の電源電圧ＶＤＤ２Ｌに入れ替えるとともに、第４レベルシフト部４０を構成するトランジスタの導電型を入れ替えた構成とされることが好ましい。
かかる構成により、電圧振幅の変換時における極性間のＨＶ電圧信号のタイミングずれを抑制することができる。よって、ＬＶ電圧信号Ｓ１、ＸＳ１を第１極性（正極）のＨＶ電圧信号（Ｓ４Ｈ、ＸＳ４Ｈ）、及び第２極性（負極）のＨＶ電圧信号（Ｓ４Ｌ、ＸＳ４Ｌ）に変換し、夫々を同期したタイミングで出力することが容易に可能となる。