特開 2024-175238 半導体装置の製造方法及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024175238

(43)【公開日】2024-12-18

(54)【発明の名称】半導体装置の製造方法及び半導体装置

(51)【国際特許分類】

   H01L 21/301 20060101AFI20241211BHJP

   H01L 21/683 20060101ALI20241211BHJP

【ＦＩ】

H01L21/78 L

H01L21/78 Q

H01L21/68 N

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023092851

(22)【出願日】2023-06-06

(71)【出願人】

【識別番号】523214672

【氏名又は名称】ＳＹＮＯＶＡ ＪＡＰＡＮ 株式会社

(74)【代理人】

【識別番号】100165179

【弁理士】

【氏名又は名称】田▲崎▼ 聡

(74)【代理人】

【識別番号】100140718

【弁理士】

【氏名又は名称】仁内 宏紀

(74)【代理人】

【識別番号】100211122

【弁理士】

【氏名又は名称】白石 卓也

(74)【代理人】

【識別番号】100154852

【弁理士】

【氏名又は名称】酒井 太一

(72)【発明者】

【氏名】神月 靖

(72)【発明者】

【氏名】田上 良治

【テーマコード（参考）】

5F063

5F131

【Ｆターム（参考）】

5F063AA06

5F063AA07

5F063AA36

5F063BA11

5F063BA22

5F063BA31

5F063BA43

5F063BA45

5F063BB11

5F063CA04

5F063CA06

5F063DD30

5F063DD59

5F063DD90

5F063DF01

5F063DG31

5F063DG32

5F063EE85

5F131AA02

5F131BA31

5F131BA52

5F131BA53

5F131CA31

5F131EC32

5F131EC42

5F131EC44

5F131EC52

5F131EC53

5F131EC54

5F131EC55

5F131EC64

5F131EC65

(57)【要約】

【課題】半導体素子の裏面に金属フレームが接合される半導体装置において、製造工程を簡素化し、半導体素子と金属フレームとの接合強度を向上させ、半導体素子の熱伝導率を向上させる。
【解決手段】単一の半導体ウェーハ１０を複数の半導体素子に分離する半導体装置の製造方法であって、半導体ウェーハ１０の表面に対して、各々の半導体素子に応じた加工を行う表面加工工程と、半導体ウェーハ１０の裏面の全面に対して、接合フィルム４を介して、金属フレーム３を接合する金属フレーム接合工程と、金属フレーム３ごと半導体ウェーハ１０をダイシングして半導体素子に応じて分離するダイシング工程とを有し、接合フィルム４が、金属フレーム３と共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

単一の半導体ウェーハを複数の半導体素子に分離する半導体装置の製造方法であって、
半導体ウェーハの表面に対して、各々の前記半導体素子に応じた加工を行う表面加工工程と、
前記半導体ウェーハの裏面の少なくとも複数の半導体素子の形成領域を含む範囲に対して、接合層を介して、金属フレームを接合する金属フレーム接合工程と、
前記金属フレームごと前記半導体ウェーハをダイシングして前記半導体素子に応じて分離するダイシング工程と
を有し、
前記接合層は、前記金属フレームと共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む
半導体装置の製造方法。

【請求項2】

前記金属フレーム接合工程では、真空接合によって前記金属フレームを前記半導体ウェーハの前記裏面に接合する
請求項１記載の半導体装置の製造方法。

【請求項3】

第１３族元素あるいは第１５族元素の前記ドーパントは、第３周期あるいは第５周期に属し、砒素、アンチモン、ボロン及びアルミニウムのいずれかである
請求項１または２記載の半導体装置の製造方法。

【請求項4】

前記半導体ウェーハは、シリコン、炭化ケイ素及び窒化ガリウムのいずれかの半導体基板からなる
請求項１または２記載の半導体装置の製造方法。

【請求項5】

前記ダイシング工程では、レーザ光を水ジェット内部で全反射させながら案内する水レーザを用いて前記半導体ウェーハをダイシングする
請求項１または２記載の半導体装置の製造方法。

【請求項6】

表面に加工が施された半導体素子と、
前記半導体素子の裏面に接合層を介して接合された金属フレームと
を備え、
前記接合層は、前記金属フレームと共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む
半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法及び半導体装置に関するものである。

【背景技術】

【0002】

周知のように、電気自動車やハイブリッド自動車の他、様々な電子装置には多くの半導体装置が搭載されている。このような半導体装置の一種であるディスクリート半導体は、トランジスタやダイオード等として機能する。このようなディスクリート半導体は、半導体素子の表裏面に電極等として機能する金属層が形成され、半導体素子の裏面側が、銅等で形成された金属フレームが接合されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－７２２４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ディスクリート半導体に限らず、半導体素子の裏面側が金属フレームに接合される半導体装置では、通常、はんだを介して半導体素子が金属フレームに接合されている。製造時には、半導体素子の裏面に、チタン、ニッケル、金等からなる電極層が形成され、電極層に重ねて、はんだ層が形成される。はんだ層が裏面に形成された半導体素子は、ダイシングされて半導体ウェーハから分離された後に、リフロー処理等で金属フレームに対して接合される。このような半導体素子の裏面に対しては、多くの真空製膜工程を行う必要がある。しかしながら、半導体素子の裏面への多数の真空成膜工程は、半導体装置の製造工程を複雑なものにしている。また、半導体素子は、はんだ接合により金属フレームに対して液相接合されるため、半導体素子と金属フレームとの接合強度が低い。このため、半導体装置において、半導体素子と金属フレームとのさらなる接合強度の向上が望まれている。

【0005】

本発明は、上述する問題点に鑑みてなされたもので、半導体素子の裏面側に金属フレームが接合される半導体装置において、製造工程を簡素化すると共に半導体素子と金属フレームとの接合強度を向上させることを目的とする。

【課題を解決するための手段】

【0006】

本発明は、上記課題を解決するための手段として、以下の構成を採用する。

【0007】

本発明の第１の態様は、単一の半導体ウェーハを複数の半導体素子に分離する半導体装置の製造方法であって、半導体ウェーハの表面に対して、各々の上記半導体素子に応じた加工を行う表面加工工程と、上記半導体ウェーハの裏面の少なくとも複数の半導体素子の形成領域を含む範囲に対して、接合層を介して、金属フレームを接合する金属フレーム接合工程と、上記金属フレームごと上記半導体ウェーハをダイシングして上記半導体素子に応じて分離するダイシング工程とを有し、上記接合層が、上記金属フレームと共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含むという構成を採用する。

【0008】

本発明の第２の態様は、上記第１の態様において、上記金属フレーム接合工程では、真空接合によって上記金属フレームを上記半導体ウェーハの上記裏面に接合するという構成を採用する。

【0009】

本発明の第３の態様は、上記第１または第２の態様において、第１３族元素あるいは第１５族元素の上記ドーパントが、第３周期あるいは第５周期に属し、砒素、アンチモン、ボロン及びアルミニウムのいずれかであるという構成を採用する。

【0010】

本発明の第４の態様は、上記第１～第３のいずれか一つの態様において、上記半導体ウェーハが、シリコン、炭化ケイ素及び窒化ガリウムのいずれかの半導体基板からなるという構成を採用する。

【0011】

本発明の第５の態様は、上記第１～第４のいずれか一つの態様において、上記ダイシング工程では、レーザ光を水ジェット内部で全反射させながら案内する水レーザを用いて上記半導体ウェーハをダイシングするという構成を採用する。

【0012】

本発明の第６の態様は、半導体装置であって、表面に加工が施された半導体素子と、上記半導体素子の裏面に接合層を介して接合された金属フレームとを備え、上記接合層が、上記金属フレームと共晶反応により接合され、インジウム、スズ、銀、銅及びドーパントを含むという構成を採用する。

【発明の効果】

【0013】

本発明によれば、接合層がドーパントを含んでおり、半導体素子の裏面層にドーパントを添加し、半導体素子の裏面層の抵抗率を低下させることができる。また、本発明によれば、接合層と金属フレームとが共晶反応により接合されている。さらに、本発明によれば、接合層がインジウムを含むことで軟性が向上されており、引け巣やクラックが生じることを抑制しつつ半導体ウェーハの裏面に金属フレームを接合することができる。このような本発明によれば、半導体素子の裏面に何度も真空成膜を行うことなく、半導体素子と金属フレームとを接合することができ、半導体装置の製造工程を簡略化することができる。さらに、接合層と金属フレームとが共晶反応により接合されているため、半導体素子と金属フレームとの接合強度を向上させることができる。

【図面の簡単な説明】

【0014】

【図1】本発明の第１実施形態における半導体装置の概略構成を示す模式図である。

【図2】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図3】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図4】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図5】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図6】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図7】本発明の第１実施形態における半導体装置の製造方法を説明するための模式図である。

【図8】本発明の第１実施形態における半導体装置の製造方法で用いられる真空接合を説明するためのグラフである。

【図9】本発明の第２実施形態における半導体装置の製造方法を説明するための模式図である。

【発明を実施するための形態】

【0015】

以下、図面を参照して、本発明に係る半導体装置の製造方法及び半導体装置の一実施形態について説明する。

【0016】

（第１実施形態）
図１は、本実施形態の半導体装置１の概略構成を示す模式図である。図１に示す本実施形態の半導体装置１は、半導体素子２と、金属フレーム３と、接合フィルム４（接合層）と、ヒートスプレッダ５と、を備える。なお、本実施形態の半導体装置１は、不図示の配線層等を備えており、基板等に実装されることで、例えばディスクリート半導体として機能する。ただし、半導体装置１は、ディスクリート半導体に限定されるものではない。

【0017】

半導体素子２は、半導体材料によって形成されている。例えば、半導体素子２は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、砒化ガリウム（ＧａＡｓ）あるいは窒化ガリウム（ＧａＮ）を用いた半導体基板にて形成することができる。例えば、半導体装置１をパワー半導体として用いる場合には、半導体素子２は、シリコン、炭化シリコンあるいは窒化ガリウムのいずれかの半導体基板からなるとよい。

【0018】

半導体素子２は、シート状に形成されており、図１に示すように表面２ａと裏面２ｂとを有する。例えば、表面２ａには、不図示の電極等が設けられている。例えば、半導体装置１が、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である場合には、表面２ａには、ゲート電極が設けられている。また、半導体素子２の裏面２ｂには、接合フィルム４を介して、金属フレーム３が接合されている。

【0019】

金属フレーム３は、半導体素子２に接合され、例えば導電経路及び導熱経路として機能する。金属フレーム３は、例えば、銅（Ｃｕ）によって形成されている。この金属フレーム３は、接合フィルム４に対して共晶反応により接合されている。つまり、金属フレーム３と接合フィルム４との境界部には、金属フレーム３と接合フィルム４との共晶合金が形成されている。このような金属フレーム３の厚さ寸法は、例えば、０．０１ｍｍ～３ｍｍである。例えば、金属フレーム３の厚さ寸法を大きくすることで、金属フレーム３の熱容量が増加し、半導体素子２の熱伝導率を向上させることができる。

【0020】

接合フィルム４は、半導体素子２と、金属フレーム３とを接合する層である。この接合フィルム４は、例えば液相接合あるいは共晶反応による接合によって半導体素子２の裏面２ｂと接合されている。また、接合フィルム４は、金属フレーム３に対して共晶反応により接合されている。後に説明する真空接合により、このような接合フィルム４を介して、半導体素子２と金属フレーム３とが接合される。

【0021】

接合フィルム４は、インジウム（Ｉｎ）、スズ（Ｓｎ）、銀（Ａｇ）、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む。半導体素子２に求められる性能に応じて、ドーパントとしては、第３周期あるいは第５周期に属する砒素（Ａｓ）、アンチモン（Ｓｂ）、ボロン（Ｂ）及びアルミニウム（Ａｌ）のいずれかを用いることができる。ただし、この他のドーパントを接合フィルム４に含めてもよい。例えば、ドーパントは、接合フィルム４に対して、１重量％～２５重量％含めるとよい。

【0022】

接合フィルム４に含まれるドーパントは、接合フィルム４が半導体素子２と接合されることで、半導体素子２の裏面２ｂ近傍に添加される。このようなドーパントが半導体素子２に添加されることで、半導体素子２の抵抗率が低下する。つまり、接合フィルム４を用いることで、半導体素子２の裏面に、低効率が低下された層を形成することができる。

【0023】

なお、接合フィルム４に換えて、メッキ層やプリント材等の接合層を配置してもよい。つまり、本実施形態の半導体装置１は、金属フレーム３と共晶反応により接合され、インジウム、スズ、銀、銅及びドーパントを含む接合層を備えることができる。このような接合層として、接合フィルム４の他、メッキ層やプリント材を用いることができる。

【0024】

インジウムは、接合フィルム４の軟性を向上させる。接合フィルム４にインジウムが含まれることで、接合フィルム４の軟性は、インジウムが含まれていない場合よりも向上する。この結果、接合フィルム４に対して、引き巣やクラックが生じることを抑制できる。

【0025】

半導体素子２は、後述の半導体ウェーハ１０をダイシングにより分離することで形成される。上述のようなインジウムを含むことで軟性が向上された接合フィルム４は、ダイシング前に半導体ウェーハ１０の裏面の全面に形成しても、ダイシングによりクラックが発生し難い。また、このような接合フィルム４を用いることで、半導体素子２と金属フレーム３との接合部が繰り返される温度変化（温度サイクル）に耐えることが可能となる。接合フィルム４を用いることによる温度サイクルに対する耐性の向上については、温度サイクル試験で確認することができる。例えば、インジウムは、接合フィルム４に対して、１重量％～２５重量％含めるとよい。

【0026】

スズ、銀及び銅は、接合フィルム４に含まれるロウ材材料である。スズ、銀及び銅は、周知のように鉛フリーはんだの形成材料である。つまり、本実施形態においては、接合フィルム４に対しては、鉛フリーはんだがロウ材として含まれている。なお、接合フィルム４に対しては、他のロウ材材料が含まれてもよい。このようなロウ材材料は、上述のドーパント、インジウムを除いた接合フィルム４の残部を形成する。

【0027】

ヒートスプレッダ５は、半導体素子２の表面２ａ側に位置し、半導体素子２に対して熱的に接続されている。ヒートスプレッダ５は、例えば、銅によって形成されている。このようなヒートスプレッダ５は、例えば不図示のヒートシンクと接続されており、半導体素子２の熱をヒートシンクに伝える。

【0028】

なお、本実施形態では、半導体素子２の表面２ａ側にはヒートスプレッダ５が配置され、半導体素子２の裏面２ｂ側には金属フレーム３が配置されている。このため、半導体素子２は、表面２ａ側と裏面２ｂ側との両面から放熱が可能である。ただし、ヒートスプレッダ５を設けず、主として、半導体素子２の裏面２ｂ側から放熱するようにしてもよい。

【0029】

図１に示すように、本実施形態においては、半導体素子２の厚さ方向と沿った方向から見て、金属フレーム３及び接合フィルム４は、半導体素子２と同じ大きさに形成されている。また、半導体素子２の厚さ方向と沿った方向から見て、ヒートスプレッダ５は、半導体素子２よりも小さく形成されている。ヒートスプレッダ５が半導体素子２よりも小さいことで、半導体素子２の表面２ａに形成された電極等との接続スペースを確保することできる。

【0030】

このような本実施形態の半導体装置１は、例えば半導体素子２等を覆う不図示のモールドを備える。また、半導体装置１は、モールドから露出した配線を介して、基板に実装される。

【0031】

続いて、図２～図８を参照して、本実施形態の半導体装置１の製造方法について説明する。

【0032】

図２～図７は、本実施形態の半導体装置１の製造方法について説明するための模式図であり、（ａ）が斜視図であり、（ｂ）が模式的な断面図である。本実施形態の半導体装置１は、単一の半導体ウェーハ１０を複数の半導体素子２に分離することで製造される。まず、半導体ウェーハ１０の表層１０ａ（図２参照）に対して、各々の半導体素子２に応じた加工を行う（表面加工工程）。ここでは、例えば、各々の半導体素子２に応じたドーピング処理が行われる。また、各々の半導体素子２に応じた配線層や電極の形成が行われる。また、ここでは、ヒートスプレッダ５を半導体ウェーハ１０の表層１０ａに配置してもよい。このような場合には、例えば、個片化された複数のヒートスプレッダ５が各々の半導体素子２の形成領域に応じて、互いに隙間を空けて配置される。なお、ヒートスプレッダ５の配置は、後述する金属フレーム接合工程の前後に行うようにしてもよい。

【0033】

このように半導体ウェーハ１０の表層１０ａに対する加工が行われた後、図２に示すように、半導体ウェーハ１０の表層１０ａに保護テープ２０を貼付する。なお、図２においては、半導体ウェーハ１０の表層１０ａを下側にして図示している。続いて、図３に示すように、半導体ウェーハ１０の裏面１０ｂに対して、グラインドラップ処理を行う。グラインドラップ処理は、研削加工とラップ加工とを同時に行う加工である。ただし、研削加工とラップ加工とを分けて行ってもよい。

【0034】

続いて、図４に示すように、半導体ウェーハ１０と金属フレーム３との間に、接合フィルム４を配置する。ここでは、金属フレーム３は、半導体ウェーハ１０の裏面１０ｂの全面を覆うことができる大きさに形成されている。本実施形態では、金属フレーム３は、半導体ウェーハ１０と同径の円板状に形成されている。また、接合フィルム４も、裏面１０ｂの全面を覆うことができる大きさに形成されている。本実施形態では、接合フィルム４も、半導体ウェーハ１０と同径の円板状に形成されている。これらの半導体ウェーハ１０と、接合フィルム４と、金属フレーム３とが、図４に示すように積層される。なお、半導体ウェーハ１０と金属フレーム３との間に、接合フィルム４を配置する場合には、保護テープ２０を剥がしてよい。また、接合フィルム４は、裏面１０ｂの全面を覆わなくてもよい。接合フィルム４は、裏面１０ｂの少なくとも複数の半導体素子２の形成領域を含む範囲を覆うように設けられる。

【0035】

続いて、図５に示すように、金属フレーム３を半導体ウェーハ１０の裏面１０ｂに接合する（金属フレーム接合工程）。真空接合により、金属フレーム３を半導体ウェーハ１０の裏面１０ｂに接合する。ここでは、例えば、酸素濃度が３ｐｐｍ以下の不活性ガス雰囲気中で半導体ウェーハ１０、接合フィルム４及び金属フレーム３を加熱することで、金属フレーム３を半導体ウェーハ１０の裏面１０ｂに接合する。このような真空接合では、例えば金属フレーム３が銅である場合には、３６０℃前後に加熱することで共晶反応を起こして接合フィルム４と金属フレーム３とを接合できる。

【0036】

図８は、真空接合における温度、真空度及び酸素濃度の時間変化の一例を示すグラフである。この図に示すように、真空接合では、酸素濃度を３ｐｐｍ以下に低下させると共に、温度を３６０℃程度に昇温する。このような状態を１０分程度継続する。これによって、接合フィルム４と金属フレーム３との境界部で共晶反応が起こり、接合フィルム４と金属フレーム３とを接合できる。

【0037】

続いて、図６に示すように、金属フレーム３が接合された半導体ウェーハ１０にフラットリング３０を貼り付ける。続いて、図７に示すように、金属フレーム３が接合された半導体ウェーハ１０をダイシングして半導体素子２ごとに分離する（ダイシング工程）。このとき、金属フレーム３及び接合フィルム４も、半導体ウェーハ１０と同様に分離する。つまり、金属フレーム３及び接合フィルム４は、半導体素子２に応じて分離されることで個片化される。

【0038】

ダイシング工程では、ダイシングブレードを用いて半導体ウェーハ１０を分離してもよい。また、ダイシング工程では、水レーザを用いて半導体ウェーハ１０を分離してもよい。この水レーザは、レーザ光を水ジェット内部で全反射させながら案内し、半導体ウェーハ１０に照射する装置である。このような水レーザは、レーザ光が円筒状に水ジェットの内部で案内されるため、半導体ウェーハ１０の熱影響を抑えつつ深い加工が可能である。このため、金属フレーム３の厚み寸法が大きい場合であっても、水レーザを用いてダイシング加工を行うことが可能である。なお、例えばダイシング工程の後にモールドを形成する。ただし、ダイシング工程の前にモールドを形成し、ダイシング工程でモールドを切断するようにしてもよい。

【0039】

以上のような本実施形態の半導体装置１の製造方法は、単一の半導体ウェーハ１０を複数の半導体素子２に分離する製造方法である。この本実施形態の半導体装置１の製造方法は、表面加工工程と、金属フレーム接合工程と、ダイシング工程とを有する。表面加工工程は、半導体ウェーハ１０の表面に対して、各々の半導体素子２に応じた加工を行う工程である。また、金属フレーム接合工程は、半導体ウェーハ１０の裏面１０ｂの全面に対して、接合フィルム４を介して、金属フレーム３を接合する工程である。ダイシング工程は、金属フレーム３ごと半導体ウェーハ１０をダイシングして半導体素子２に応じて分離する工程である。また、本実施形態の半導体装置１の製造方法では、接合フィルム４は、金属フレーム３と共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む。

【0040】

このような本実施形態の半導体装置１の製造方法によれば、接合フィルム４がドーパントを含んでおり、半導体素子２の裏面層にドーパントを添加し、半導体素子２の裏面層の抵抗率を低下させることができる。また、本実施形態の半導体装置１の製造方法によれば、接合フィルム４と金属フレーム３とが共晶反応により接合されている。さらに、本実施形態の半導体装置１の製造方法によれば、接合フィルム４がインジウムを含むことで軟性が向上されており、引け巣やクラックが生じることを抑制しつつ半導体ウェーハ１０の裏面１０ｂの全面に金属フレーム３を接合することができる。このような本実施形態の半導体装置１の製造方法によれば、半導体素子２の裏面に何度も真空成膜を行うことなく、半導体素子２と金属フレーム３とを接合することができ、半導体装置１の製造工程を簡略化することができる。さらに、接合フィルム４と金属フレーム３とが共晶反応により接合されているため、半導体素子２と金属フレーム３との接合強度を向上させることができる。

【0041】

なお、上述のような共晶反応を用いた接合とは異なる常温での接合技術は、常温のため合金化及び活性化されず、本実施形態と同様の半導体装置１を製造することはできない。例えば、常温での接合技術としては、真空圧接技術が挙げられる。この真空圧接技術は、常温の場合は、合金化及び活性化されない。真空圧接技術は、高温の場合には合金化されるが共晶を目的としていないために活性化されない。ただし、予め半導体ウェーハ１０を活性化しておくことで、真空圧接技術を用いることも可能である。本発明は、このように、予め活性化した半導体ウェーハ１０を用いることも可能である。

【0042】

また、本実施形態の半導体装置１の製造方法は、金属フレーム接合工程では、真空接合によって金属フレーム３を半導体ウェーハ１０の裏面１０ｂに接合する。このような本実施形態の半導体装置１の製造方法によれば、３６０℃前後の低温にて金属フレーム３と接合フィルム４とを共晶反応により接合することができる。したがって、半導体素子２に接合時の熱の影響が生じることを抑制できる。

【0043】

また、本実施形態の半導体装置１の製造方法では、ドーパントとして、第１３族元素あるいは第１５族元素のものを用いる。具体的には、ドーパントとして、第３周期あるいは第５周期に属する砒素、アンチモン、ボロン及びアルミニウムのいずれかを用いることができる。このため、半導体素子２に求められる特性を付与することができる。

【0044】

また、本実施形態の半導体装置１の製造方法では、半導体ウェーハ１０を、シリコン、炭化ケイ素及び窒化ガリウムのいずれかの半導体基板から形成することができる。このような本実施形態の半導体装置１の製造方法によれば、半導体装置１を例えばパワー半導体として用いることができる。

【0045】

また、本実施形態の半導体装置１の製造方法では、ダイシング工程は、レーザ光を水ジェット内部で全反射させながら案内する水レーザを用いて半導体ウェーハ１０をダイシングすることができる。水レーザを用いることで、半導体ウェーハ１０の熱影響を抑えることができる。また、水レーザを用いることで、金属フレーム３の厚さ寸法を大きくできる。

【0046】

また、本実施形態の半導体装置１は、表面に加工が施された半導体素子２と、半導体素子２の裏面に接合フィルム４を介して接合された金属フレーム３とを備える。また、接合フィルム４は、金属フレーム３と共晶反応により接合され、インジウム、スズ、銀、銅、及び、第１３族元素あるいは第１５族元素のドーパントを含む。

【0047】

このような本実施形態の半導体装置１によれば、接合フィルム４がドーパントを含んでおり、半導体素子２の裏面層にドーパントを添加し、半導体素子２の裏面層の抵抗率を低下させることができる。また、本実施形態の半導体装置１によれば、接合フィルム４と金属フレーム３とが共晶反応により接合されている。さらに、本実施形態の半導体装置１によれば、接合フィルム４がインジウムを含むことで軟性が向上されており、引け巣やクラックが生じることを抑制しつつ半導体ウェーハ１０の裏面１０ｂの全面に金属フレーム３を接合することができる。したがって、本実施形態の半導体装置１によれば、半導体素子２の裏面に何度も真空成膜を行うことなく、半導体素子２と金属フレーム３とを接合することができ、半導体装置１の製造工程を簡略化することができる。さらに、接合フィルム４と金属フレーム３とが共晶反応により接合されているため、半導体素子２と金属フレーム３との接合強度を向上させることができる。

【0048】

（第２実施形態）
次に、本発明の第２実施形態について、図９を参照して説明する。なお、本実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。

【0049】

図９は、本実施形態の半導体装置の製造方法について説明するための模式図であり、（ａ）が斜視図であり、（ｂ）が模式的な断面図である。この図に示すように、半導体ウェーハ１０と金属フレーム３との間に、接合フィルム４を配置する場合に、本実施形態では、接合フィルム４が金属フレーム３の全面に付着されている。例えば、接合フィルム４は、接着剤によって金属フレーム３の全面に付着されている。このように、接合フィルム４を金属フレーム３に貼付した状態で、半導体ウェーハ１０と金属フレーム３との間に、接合フィルム４を配置してもよい。

【0050】

このような本実施形態の半導体装置の製造方法によれば、接合フィルム４が金属フレーム３に予め付着されている。このため、接合フィルム４を容易に半導体素子２と金属フレーム３との間に配置することができる。

【0051】

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の趣旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

【0052】

例えば、上記実施形態においては、真空接合によって金属フレーム３と接合フィルム４とを共晶反応させる構成について説明した。しかしながら、半導体素子２の耐熱温度を超えない温度環境にて金属フレーム３と接合フィルム４とを共晶反応させる方法であれば、真空接合に限られるものではない。

【0053】

また、上記実施形態においては、半導体ウェーハの裏面１０ｂに対して金属膜が設けずに半導体装置１を製造する方法に本発明を適用した例について説明した。しかしながら、本発明は、半導体ウェーハの裏面１０ｂに対して、別途金属膜を設ける半導体装置の製造方法にも適用できる。このような場合には、半導体装置１は、半導体素子２と接合フィルム４との間に介装される金属膜を有する。

【0054】

また、本発明をフラットリングやダイシングフレームを用いた半導体装置の製造方法に適用することも可能である。

【符号の説明】

【0055】

１……半導体装置、２……半導体素子、２ａ……表面、２ｂ……裏面、３……金属フレーム、４……接合フィルム、５……ヒートスプレッダ、１０……半導体ウェーハ、１０ａ……表層、１０ｂ……裏面、２０……保護テープ、３０……フラットリング

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】